JP4717625B2

JP4717625B2 - 同期整流回路

Info

Publication number: JP4717625B2
Application number: JP2005364552A
Authority: JP
Inventors: 祐喜千葉
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 2005-12-19
Filing date: 2005-12-19
Publication date: 2011-07-06
Anticipated expiration: 2025-12-19
Also published as: JP2007174727A

Description

本発明は、フライバック側整流素子とフォワード側整流素子と平滑用のリアクトル及びコンデンサを含む同期整流回路に関する。

スイッチング電源装置は、例えば、トランスの一次巻線に印加する直流電圧をスイッチング素子によりオン、オフし、トランスの二次巻線の誘起電圧を整流平滑化した出力電圧を負荷に供給すると共に、その出力電圧を所定値となるように、スイッチング素子のオン、オフ期間を制御するものである。通常、トランスの二次巻線の誘起電圧をダイオードにより整流する場合が一般的であるが、変換効率を向上する為に、同期整流回路を適用する構成が各種知られている。

従来の同期整流回路に於いては、フォワード側整流素子とフライバック側整流素子とを電界効果トランジスタＦＥＴにより構成する場合が一般的であり、負荷電流が減少した時に、平滑用のリアクトルに流れる電流が断続する状態となってサージ電圧が発生し、整流素子に障害を与える可能性が大きくなるから、負荷電流が減少した時に、整流素子の電界効果トランジスタのオン、オフ制御を中止して、フライバック側整流素子の電界効果トランジスタの寄生ダイオードを、フライバックダイオードとして利用する構成が知られている（例えば、特許文献１参照）。

又図４は、従来例の同期整流回路の要部を示すもので、フォワード方式のスイッチング電源装置の同期整流回路に於いて、トランスＴ１の一次巻線に印加する直流電圧を、スイッチングトランジスタＴｒ１によりオン、オフ制御し、トランスＴ１の二次巻線の誘起電圧を、フォワード側整流素子の電界効果トランジスタＴｒ２と、フライバック側整流素子の電界効果トランジスタＴｒ３とを、トランスＴ１の補助巻線の誘起電圧をゲートに印加することにより同期整流して、負荷１に安定化した直流電圧を供給する。又ＧＤ１はスイッチングトランジスタＴｒ１の駆動回路、ＰＷＭ１はパルス幅制御回路、Ｂ１、Ｂ２は可飽和リアクトル（通常は、可飽和ビーズコアを用いたリアクトル）、Ｌ１は平滑用のチョークコイル、Ｃ１は平滑用のコンデンサ、ＲＳ１は電流検出用抵抗、Ｄ１はダイオード、Ｒｇ１，Ｒｇ２は抵抗、Ｔｒ４は同期駆動停止素子を構成する電界効果トランジスタ、ＣＳ１は電流検出回路、ＳＴＰ１は同期駆動停止制御回路を示す。

パルス幅制御回路ＰＷＭ１は、負荷１に印加する電圧と、電流検出回路ＣＳ１により検出した負荷電流とを基に、スイッチングトランジスタＴｒ１のオン期間を制御し、それに同期して電界効果トランジスタＴｒ４のオン、オフを制御する。又電界効果トランジスタＴｒ２は、トランスＴ１の補助巻線の誘起電圧に従ってオン、オフし、又電界効果トランジスタＴｒ３は、トランスＴ１の補助巻線の誘起電圧が、ダイオードＤ１、抵抗Ｒｇ１，Ｒｇ２を介してゲートに印加され、電界効果トランジスタＴｒ２とは反対のタイミングで、オン、オフする。又電流検出回路ＣＳ１により検出した負荷電流が過電流状態となった時は、パルス幅制御回路ＰＷＭ１は、スイッチングトランジスタＴｒ１のオン期間を短縮して、トランスＴ１の二次巻線の誘起電圧を低下させ、負荷１に印加する直流電圧を垂下させて、過電流保護を行う。

又同期駆動停止制御回路ＳＴＰ１は、電流検出回路ＣＳ１による負荷電流の検出値が予め設定した電流範囲以下となった時に、前述のように、リアクトルＬ１に流れる電流が不連続となってサージ電圧が発生する場合があるから、電界効果トランジスタＴｒ４を同期駆動停止制御回路ＳＴＰ１により強制的にオンとし、フライバック側整流素子の電界効果トランジスタＴｒ３のゲートに、トランスＴ１の補助巻線の誘起電圧をダイオードＤ１と抵抗Ｒｇ１，Ｒｇ２とを介して印加される電圧をバイパスする。それにより、電界効果トランジスタＴｒ３はオフ状態を継続し、その間は、電界効果トランジスタＴｒ３の寄生ダイオードが、フライバックダイオードとして作用することになる（例えば、特許文献２参照）。
特開２００３−１４３８４６号公報特開２００４−８０９１５号公報

スイッチング電源装置は、複数種類の安定化直流電圧を出力する構成を可能とすると共に、小型化と高効率化とが要求されている。従って、同期整流回路に対しても低損失化により、高密度実装が可能な構成が要求されている。しかし、前述の従来例に於いては、負荷電流が所定範囲以下に減少時に、フライバック側整流素子の電界効果トランジスタＴｒ３をオフ状態とする為に、電界効果トランジスタＴｒ４を同期駆動停止制御回路ＳＴＰ１により強制的にオン状態とするものであり、それにより、トランスＴ１の補助巻線の誘起電圧は、ダイオードＤ１と抵抗Ｒｇ１とに印加され、電力損失が生じる問題がある。

本発明は、前述の従来例の問題点を解決するものであり、同期整流回路の低損失化を図ることを目的とする。

本発明の同期整流回路は、パルス幅制御回路によりオン、オフ期間が制御されるスイッチングトランジスタを介した直流電圧をトランスの一次巻線に印加し、該トランスの二次巻線の誘起電圧を、フォワード側整流素子の電界効果トランジスタとフライバック側整流素子の電界効果トランジスタと平滑用のリアクトル及びコンデンサとにより同期整流する同期整流回路に於いて、負荷電流が所定範囲以下に減少したか否かを検出する同期駆動停止制御回路と、前記トランスの補助巻線と前記フライバック側整流素子の電界効果トランジスタのゲートとの間に接続し、前記同期駆動停止制御回路により前記負荷電流が所定範囲以下に減少したことを検出した時にオフ状態に制御するスイッチ回路とを備えている。

又パルス幅制御回路によりオン、オフ期間が制御されるスイッチングトランジスタを介した直流電圧をトランスの一次巻線に印加し、該トランスの二次巻線の誘起電圧を、フォワード側整流素子の電界効果トランジスタとフライバック側整流素子の電界効果トランジスタと平滑用のリアクトル及びコンデンサとにより同期整流する同期整流回路に於いて、負荷電流が所定範囲以下に減少したか否かを検出する同期駆動停止制御回路と、前記スイッチングトランジスタのオン、オフ制御と同期して前記フライバック側整流素子の電界効果トランジスタのゲートをアースに接続する同期駆動停止素子の電界効果トランジスタと、前記トランスの補助巻線と前記フライバック側整流素子の電界効果トランジスタのゲートとの間に接続したスイッチ回路と、負荷電流が所定範囲以下に減少したことを検出した時に、前記同期駆動停止素子の電界効果トランジスタをオン状態に、且つ前記スイッチ回路をオフ状態に制御する同期駆動停止制御回路とを備えている。

又パルス幅制御回路によりオン、オフ期間が制御されるスイッチングトランジスタを介した直流電圧をトランスの一次巻線に印加し、該トランスの二次巻線の誘起電圧を、フォワード側整流素子の電界効果トランジスタとフライバック側整流素子の電界効果トランジスタと平滑用のリアクトル及びコンデンサとにより同期整流する同期整流回路に於いて、前記スイッチングトランジスタのオン、オフ制御と同期して前記フライバック側整流素子の電界効果トランジスタのゲートをアースに接続する同期駆動停止素子の電界効果トランジスタと、前記トランスの補助巻線と前記フライバック側整流素子の電界効果トランジスタのゲートとの間に直列に接続したダイオードと抵抗とコンデンサと、前記スイッチングトランジスタのオン、オフ制御と同期して前記フライバック側整流素子の電界効果トランジスタのゲートをアースに接続する同期駆動停止素子の電界効果トランジスタと、負荷電流が所定範囲以下に減少したことを検出した時に、前記同期駆動停止素子の電界効果トランジスタをオン状態に制御する同期駆動停止制御回路とを備えている。

負荷電流が所定範囲以下に減少した時に、フライバック側整流素子の電界効果トランジスタをオフ状態に制御して、その寄生ダイオードをフライバック側整流素子のダイオードとして作用させると共に、トランスの補助巻線からフライバック側整流素子の電界効果トランジスタのゲートに電圧を印加する経路をスイッチ回路によりオフとして、消費電力を低減することができる。

本発明の同期整流回路は、図１を参照すると、パルス幅制御回路ＰＷＭ１によりオン、オフ期間が制御されるスイッチングトランジスタＴｒ１を介した直流電圧をトランスＴ１の一次巻線に印加し、このトランスＴ１の二次巻線の誘起電圧を、フォワード側整流素子の電界効果トランジスタＴｒ２とフライバック側整流素子の電界効果トランジスタＴｒ３と平滑用のリアクトルＬ１及びコンデンサＣ１とにより同期整流する同期整流回路に於いて、前記スイッチングトランジスタＴｒ１のオン、オフ制御と同期して前記フライバック側整流素子の電界効果トランジスタＴｒ３のゲートをアースに接続する同期駆動停止素子の電界効果トランジスタＴｒ４と、前記トランスＴ１の補助巻線と前記フライバック側整流素子の電界効果トランジスタＴｒ３のゲートとの間に直列に接続したダイオードＤ１と第１の抵抗Ｒｇ１とコンデンサＣｓと第２の抵抗Ｒｇ２と、前記スイッチングトランジスタＴｒ１のオン、オフ制御と同期して前記フライバック側整流素子の電界効果トランジスタＴｒ３のゲートに接続した前記コンデンサＣｓと前記第２の抵抗Ｒｇ２との接続点とアースとの間を接続する同期駆動停止素子の電界効果トランジスタＴｒ４と、負荷電流が所定範囲以下に減少したことを検出した時に、前記同期駆動停止素子の電界効果トランジスタをオン状態に制御する同期駆動停止制御回路ＳＴＰ１とを備えている。

図１は、本発明の実施例１の説明図であり、フォワード方式のスイッチング電源装置の同期整流回路を示し、図４に於ける符号と同一符号は同一名称部分を示す。又図１に於いて、ＳＷ１は半導体素子等により構成されたスイッチ回路を示す。パルス幅制御回路ＰＷＭ１は、負荷１に印加する直流電圧が設定値となるように駆動回路ＧＤ１を介してスイッチングトランジスタＴｒ１のオン、オフを制御し、トランスＴ１の補助巻線の誘起電圧に従ってフォワード側整流素子の電界効果トランジスタＴｒ２と、フライバック側整流素子の電界効果トランジスタＴｒ３とを交互にオン、オフ制御し、トランスＴ１の二次巻線の誘起電圧を同期整流し、リアクトルＬ１とコンデンサＣ１とにより平滑化して負荷１に安定化した直流電圧を印加する。又トランスＴ１の補助巻線の誘起電圧を、スイッチ回路ＳＷ１と抵抗Ｒｇ２とを介して、フライバック側整流素子の電界効果トランジスタＴｒ３のゲートに印加する構成とし、スイッチ回路ＳＷ１のオン又はオフを、同期駆動停止制御回路ＳＴＰ１により制御する。

又抵抗ＲＳ１の両端の負荷電流に比例した電圧を、電流検出回路ＣＳ１により負荷電流として検出し、この負荷電流が過電流状態を示す時、パルス幅制御回路ＰＷＭ１は、スイッチングトランジスタＴｒ１のオン期間を短縮するように制御して、負荷１に印加する直流電圧を垂下させることにより過電流保護を行う。又負荷電流が所定範囲以下に減少した時は、同期駆動停止制御回路ＳＴＰ１からスイッチ回路ＳＷ１を制御し、トランスＴ１の補助巻線の誘起電圧が、抵抗Ｒｇ２を介して電界効果トランジスタＴｒ３のゲートに印加されないように、スイッチ回路ＳＷ１をオフとする。それにより、電界効果トランジスタＴｒ３はオフ状態となり、その電界効果トランジスタＴｒ３の寄生ダイオードがフライバックダイオードとして作用する状態となる。又トランスＴ１の補助巻線は開放状態となり、同期駆動停止状態に於ける電力消費を低減することができる。なお、スイッチ回路ＳＷ１は、トランジスタ等の半導体素子によるスイッチ機能、又は発光ダイオードと受光素子とからなるフォトカプラ或いは受光素子をＭＯＳトランジスタとしたフォトモスリレー等によるスイッチ機能として構成することができる。従って、小型且つ低電力の構成とすることができる。

図２は、本発明の実施例２の説明図であり、図１及び図４と同一符号は同一名称部分を示し、トランスＴｒ１の補助巻線を、スイッチ回路ＳＷ１と抵抗Ｒｇ２とを介して、フライバック側整流素子の電界効果トランジスタＴｒ３のゲートに接続する。又パルス幅制御回路ＰＷＭ１によりオン、オフ制御され、同期駆動停止制御回路ＳＴＰ１によりオン状態継続に制御される同期駆動停止素子の電界効果トランジスタＴｒ４を、スイッチ回路ＳＷ１と抵抗Ｒｇ２との接続点とアースとの間に接続する。

この実施例に於いて、負荷１に供給する電流が所定の範囲内の場合、電界効果トランジスタＴｒ４は、パルス幅制御回路ＰＷＭ１により、スイッチングトランジスタＴｒ１と同期してオン、オフが制御される。この電界効果トランジスタＴｒ４がオンの時には、電界効果トランジスタＴｒ３のゲートを、抵抗Ｒｇ２を介してアース側に接続して、電界効果トランジスタＴｒ３をオフとする。又負荷電流が所定の範囲以下に減少した場合は、同期駆動停止制御回路ＳＴＰ１によりスイッチ回路ＳＷ１はオフ、電界効果トランジスタＴｒ４はオンに制御される。従って、フライホイール側整流素子の電界効果トランジスタＴｒ３はオフとなり、この電界効果トランジスタＴｒ３の寄生ダイオードがフライホイールダイオードとして作用する。又トランスＴ１の補助巻線は、スイッチ回路ＳＷ１により開放状態となり、この補助巻線を介した電力の消費は発生しない状態となる。

図３は、本発明の実施例３の説明図であり、図１、図２及び図４と同一符号は同一名称部分を示し、Ｃｓはコンデンサを示す。この実施例３に於いては、トランスＴｒ１の補助巻線を、ダイオードＤ１と抵抗Ｒｇ１とコンデンサＣｓと抵抗Ｒｇ２とを介して、フライバック側整流素子の電界効果トランジスタＴｒ３のゲートに接続する。又コンデンサＣｓと抵抗Ｒｇ２との接続点とアースとの間に電界効果トランジスタＴｒ４を接続し、図２に示す場合と同様に、電界効果トランジスタＴｒ４を、電流検出回路ＣＳ１による検出電流値が所定の範囲内の負荷電流状態では、パルス幅制御回路ＰＷＭ１からオン、オフを制御し、負荷電流が所定範囲以下となると、同期駆動停止制御回路ＳＴＰ１によりオン状態継続に制御する。

前述のダイオードＤ１とコンデンサＣｓとの機能により、スイッチ回路ＳＷ１と同様に低消費電力化を図ることができるものである。又スイッチングトランジスタＴｒ１のスイッチング周波数は、比較的高くする場合が多いから、トランスＴ１の補助巻線の誘起電圧もそれに伴った周波数の電圧となり、ダイオードＤ１により、電界効果トランジスタＴｒ３のゲート駆動電圧の極性とし、コンデンサＣｓを介して電界効果トランジスタＴｒ３のゲートに印加して、電界効果トランジスタＴｒ３をオンとする制御が可能である。その場合のコンデンサＣｓは、比較的小型品で充分である。そして、負荷電流が所定の範囲以下に低減した時、同期駆動停止制御回路ＳＴＰ１は、同期駆動停止素子の電界効果トランジスタＴｒ４をオンに制御し、電界効果トランジスタＴｒ３のゲートを、抵抗Ｒｇ２を介してアースに接続した状態とする。その場合、トランスＴ１の補助巻線は、ダイオードＤ１と抵抗Ｒｇ１とコンデンサＣｓと電界効果トランジスタＴｒ４とを介して接続した状態となるが、コンデンサＣｓに対する僅かなダイオードＤ１と抵抗Ｒｇ１とを介して充放電電流が流れるだけとなり、従来例に比較して低電力化を図ることができる。

本発明の実施例１の説明図である。本発明の実施例２の説明図である。本発明の実施例３の説明図である。従来例の説明図である。

符号の説明

１負荷
Ｔ１トランス
Ｔｒ１スイッチングトランジスタ
Ｔｒ２フォワード側整流素子の電界効果トランジスタ
Ｔｒ３フライバック側整流素子の電界効果トランジスタ
ＳＷ１スイッチ回路
ＳＴＰ１同期駆動停止制御回路
ＰＷＭ１パルス幅制御回路
ＧＤ１駆動回路
ＣＳ１電流検出回路
Ｌ１平滑用のチョークコイル
Ｃ１平滑用のコンデンサ
Ｂ１，Ｂ２可飽和リアクトル

Claims

パルス幅制御回路によりオン、オフ期間が制御されるスイッチングトランジスタを介した直流電圧をトランスの一次巻線に印加し、該トランスの二次巻線の誘起電圧を、フォワード側整流素子の電界効果トランジスタとフライバック側整流素子の電界効果トランジスタと平滑用のリアクトル及びコンデンサとにより同期整流する同期整流回路に於いて、
前記スイッチングトランジスタのオン、オフ制御と同期して前記フライバック側整流素子の電界効果トランジスタのゲートをアースに接続する同期駆動停止素子の電界効果トランジスタと、
前記トランスの補助巻線と前記フライバック側整流素子の電界効果トランジスタのゲートとの間に直列に接続したダイオードと第１の抵抗とコンデンサと第２の抵抗と、
前記スイッチングトランジスタのオン、オフ制御と同期して前記フライバック側整流素子の電界効果トランジスタのゲートに接続した前記コンデンサと前記第２の抵抗との接続点とアースとの間を接続する同期駆動停止素子の電界効果トランジスタと、
負荷電流が所定範囲以下に減少したことを検出した時に、前記同期駆動停止素子の電界効果トランジスタをオン状態に制御する同期駆動停止制御回路と
を備えたことを特徴とする同期整流回路。