JP4663857B2 - レイアウトパターンデータ補正方法及び半導体デバイスの製造方法 - Google Patents
レイアウトパターンデータ補正方法及び半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP4663857B2 JP4663857B2 JP2000259008A JP2000259008A JP4663857B2 JP 4663857 B2 JP4663857 B2 JP 4663857B2 JP 2000259008 A JP2000259008 A JP 2000259008A JP 2000259008 A JP2000259008 A JP 2000259008A JP 4663857 B2 JP4663857 B2 JP 4663857B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- patterns
- layout pattern
- rule
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイス製造に用いるリソグラフィーやエッチング等のパターン形成プロセスで生じるパターン歪を補正するレイアウトパターンデータ補正装置，補正方法及び半導体デバイスの製造方法並びに記録媒体に関する。
【０００２】
【従来の技術】
現在、半導体デバイスのデザインルールは０．１５μｍレベルまで達しており、それを転写するためのステッパの光源波長（ＫｒＦエキシマレーザを用いる場合で０．２４８μｍ）よりも小さくなっている。このような状況では、解像性が極端に悪化するため、変形照明技術といった特殊な転写技術によって解像性能を向上させている。
【０００３】
この特殊な転写技術を用いた場合、解像性は向上するが、パターンの忠実性は悪化する。また、エッチングプロセスなど他のプロセスにおいてもパターンの微細化によりパターンの疎密差によるパターンの寸法変動が発生する。
【０００４】
これらの問題に対応するために、所望のパターンが得られるように設計レイアウトパターンを変形するＯＰＣ（光近接効果補正）技術が広く用いられており、従来、このＯＰＣの方法として、３種類が知られている。すなわち、シミュレーションの結果に基いてパターンの変形を行なうモデルベースＯＰＣと、設計レイアウトパターンの図形的特徴（各パターンの幅，隣接するパターン間の距離，コーナ部からの距離）を考慮して、設計レイアウトパターンを変形させる仕様（ＯＰＣルール）を予め設定しておき、このルールに基づき設計レイアウトパターンの変形を行なうルールベースＯＰＣと、これら２つのＯＰＣを組み合わせて用いる方法である。
【０００５】
【発明が解決しようとする課題】
ところで、近年、パターンの微細化に伴い、複雑なＯＰＣ処理が必要となってきている。これに伴ない、前述したルールベースＯＰＣを実施するために、予め設定されるＯＰＣルールが複雑化している。表１に、従来のルールベースＯＰＣの仕様の一例を示す。
【表１】
この表１は、補正の対象とするパターンのライン幅及び隣接するパターンとの間隔に基づく補正量を示したものである。例えば、あるパターンについて、そのライン幅が０．６０μｍ以上のパターンであり、且つ、隣接するパターンとの間隔が０．２０μｍ以上０．２５μｍ未満である場合には、補正量が−０．０４μｍとなり、この量に基づき、パターンのエッジが所定方向へ０．０４μｍ移動させられて、補正が行なわれる。
【０００６】
ルールベースＯＰＣにおいて、かかる補正処理をルール化するためには、表１に示すように、パターンの幅および隣接するパターンとの間隔に応じて、補正量が異なり、これによって、膨大な量のＯＰＣルールの記述が必要となる。更にパターンの微細化が進むと、パターン歪みを更に細かく補正する必要が生じることから、ＯＰＣルールは一層複雑化し、その記述も更に増大することになる。このようにＯＰＣルールが複雑化し、その記述が増大する場合には、ＯＰＣルールの作成時間の増大といった問題が生じる。
【０００７】
本発明は、上記技術的課題に鑑みてなされたもので、レイアウトパターンデータ補正に必要とされるＯＰＣルールの記述を削減できるレイアウトパターンデータ補正装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本願の第１の発明は、回路のレイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割するパターン分割ステップと、該パターン分割ステップにおいて分割されてなる複数の領域パターンを、所定の分類ルールに基づいて、異なるマスク毎に分類するパターン分類ステップとを有し、上記パターン分割ステップが、上記レイアウトパターンを、所定の範囲の幅を有する複数の領域パターンに分割することを特徴としたものである。
【００１４】
本願の第２の発明は、回路のレイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割するパターン分割ステップと、該パターン分割ステップにおいて分割されてなる複数の領域パターンを、所定の分類ルールに基づいて、異なるマスク毎に分類するパターン分類ステップとを有し、上記パターン分割ステップが、上記レイアウトパターンを、所定の範囲の面積を有する複数の領域パターンに分割することを特徴としたものである。
【００１５】
また、本願の第３の発明は、上記第１又は第２の発明において、上記パターン分類ステップが、上記パターン分割ステップにおいて分割されてなる複数の領域パターンを、互いに所定以上の間隔を有するパターンの組に分類することを特徴としたものである。
【００１７】
本願の第４の発明は、回路レイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割し、該分割されてなる複数の領域パターンを、所定の分類ルールに基づいて異なるマスク毎に分類することで作成された複数の上記異なるマスクを用いて、ウエハ上に前記回路パターンを露光する工程を含み、上記回路レイアウトパターンの分割は、上記回路レイアウトパターンを、所定の範囲の幅を有する複数の領域パターンに分割することを特徴としたものである。
【００１８】
本願の第５の発明は、回路レイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割し、該分割されてなる複数の領域パターンを、所定の分類ルールに基づいて異なるマスク毎に分類することで作成された複数の上記異なるマスクを用いて、ウエハ上に前記回路パターンを露光する工程を含み、上記回路レイアウトパターンの分割は、上記回路レイアウトパターンを、所定の範囲の面積を有する複数の領域パターンに分割することを特徴としたものである。
【００１９】
また、本願の第６の発明は、上記第４又は第５の発明において、上記回路レイアウトパターンの分類は、上記分割された上記複数の領域パターンを、互いに所定以上の間隔を有するパターンの組に分類することを特徴としたものである。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照しながら説明する。
実施の形態１．
図１は、本発明の実施の形態１に係るレイアウトパターンデータ補正装置の構成を示す図である。この補正装置１０は、レイアウトパターンを保持するレイアウトパターンデータ保持部１と、パターンを分割するための条件が記述されたルールを保持する分割ルール保持部２と、該分割ルール保持部２に保持されたルールに基づき、パターンを分割するパターン分割部３と、分割されたパターンを分類するためのルールを保持する分類ルール保持部４と、該分類ルール保持部４に保持されたルールに基づき、異なるマスクのレイアウトパターンデータに分類するパターン分類部５と、分割・分類後のレイアウトパターンデータを保持する複数の分割・分類後レイアウトパターンデータ保持部６と、レイアウトパターンデータ補正を行なうためのＯＰＣルールを保持するＯＰＣルール保持部７と、該ＯＰＣルール保持部７に保持されたＯＰＣルールに基づきＯＰＣを行なうＯＰＣ処理部８と、ＯＰＣ後のレイアウトパターンデータを保持する複数のＯＰＣ後レイアウトパターンデータ保持部９とを有している。
【００２９】
レイアウトパターンデータ補正装置１０は、例えば図２に示すようなハードウェア構成を有する情報処理装置で構成することができる。この場合、情報処理装置のＣＰＵ５０２が所定の制御プログラムを実行することにより、図２に示す各部の機能、すなわち、後述するレイアウトパターンデータ補正装置の動作を実現できる。この場合、ＣＰＵ５０２が実行するプログラムはＣＤ−ＲＯＭ５２０等の情報記録媒体により提供される。
【００３０】
図２において、レイアウトパターンデータ補正装置１０は、制御プログラムを実行するＣＰＵ（中央演算処理装置）５０２を有し、ＣＰＵ５０２がバス５０１を介してプログラム及びデータを格納するＲＡＭ（ランダムアクセスメモリ）５０３やＲＯＭ（読み出し専用メモリ）５０５、情報を表示する表示部５１３、キーボードやマウス等からなりユーザが操作を行なう操作部５１１、ＬＡＮ等のネットワーク２００に接続するためのネットワークインタフェース部５１５、外部の情報機器と接続するための外部インタフェース部５１７に接続されて構成される。また、補正装置１０は、補助記憶装置としてのハードディスク装置５０７や、情報記録媒体であるＣＤ−ＲＯＭからプログラムやデータの読み込みを行なうための装置であるＣＤドライブ５０９を備える。
【００３１】
図３は、かかる構成のレイアウトパターンデータ補正装置によるＯＰＣ処理のフローチャートである。ＯＰＣ処理がスタートすると、まず、所定の分割ルールに基づき、レイアウトパターンを複数の領域パターンに分割する（Ｓ１０）。次に、全レイアウトパターンの分割が終了したか否かを確認し（Ｓ１１）、分割終了（ＹＥＳ）と判断した場合、Ｓ１２へ進む。他方、分割未終了（ＮＯ）と判断した場合には、Ｓ１０へ戻り、続けて、レイアウトパターンを分割する。
【００３２】
Ｓ１２では、所定の分類ルールに基づき、複数の領域パターンを、異なるマスク毎に、１つ又は複数の領域パターンからなるグループに分類する。次に、全領域パターンの分類が終了したか否かを確認する（Ｓ１３）。分類未終了（ＮＯ）と判断した場合、Ｓ１２へ戻り、続けて、領域パターンを分類する。他方、分類終了（ＹＥＳ）と判断した場合、所定のＯＰＣルールに基づき、各グループ毎にＯＰＣ処理を実行する（Ｓ１４）。以上で、ＯＰＣ処理を終了する。
【００３３】
次に、図４に示す金属配線のレイアウトパターンを例に挙げて、上記ＯＰＣ処理を説明する。このレイアウトパターン１５は、所定の間隔で隔てられた第１，第２及び第３のパターン１６，１７及び１８から構成されている。まず、これらパターン１６，１７及び１８は、複数の領域パターンに分割される。この分割に際して、分割ルール保持部２に保持される所定の分割ルールが参照される。この実施の形態１では、参照された分割ルールに基づき、各パターン１６，１７及び１８が、同じライン幅を有する領域パターンで構成されるように分割される。ここでは、第１のパターン１６のライン幅を基準として、各パターンが分割される。なお、ライン幅とは、パターン１６，１７及び１８の幅方向（図中の水平方向）に沿った幅である。
【００３４】
図５に、同じライン幅を有する複数の領域パターンから構成される分割後のレイアウトパターンを示す。第１のパターン１６が領域パターン１９から構成され、また、第２のパターン１７が、領域パターン２０及び２１から構成され、更に、第３のパターン１８が、領域パターン２２，２３，２４から構成されている。続いて、これら領域パターン１９〜２４が、異なるマスク毎に、１つ又は複数の領域パターンからなるグループに分類される。この分類に際し、分類ルール保持部４に保持される所定の分類ルールが参照される。
【００３５】
図６の（ａ）及び（ｂ）に、それぞれ、参照された分類ルールに基づき分類されてなる第１及び第２のグループを示す。これら第１及び第２のグループは、互いに隣接しない領域パターンからなるもので、第１のグループは、領域パターン１９，２１，２２及び２４から構成され、また、第２のグループは、領域パターン２０，２３から構成されている。続いて、これら第１及び第２のグループが、ＯＰＣ処理される。このＯＰＣ処理に際し、ＯＰＣルール保持部７に保持される所定のＯＰＣルールが参照される。表２は、かかるＯＰＣルールとしての、補正の対象とするパターンのライン幅及び隣接するパターンとの間隔に基づく補正量をあらわすものである。なお、隣接するパターンとの間隔とは、補正の対象とするパターンの側縁部から、隣接するパターンの側縁部までの間隔である。
【表２】
この表２からよく分かるように、実施の形態１では、第１及び第２のグループを構成する領域パターンのライン幅が同じであるため、ＯＰＣ処理に際しては、隣接する領域パターンとの間隔のみを考慮すればよい。表２には、ライン幅が０．２０μｍ以上０．２５μｍ未満である領域パターンについて、隣接する領域パターンとの間隔（０．２０μｍ以上）に対応する補正量があらわされている。この表２から、各領域パターンに関し、隣接する領域パターンとの間隔に対応する補正量が取得され、取得された補正量に基づき、各領域パターンがその幅方向について補正される。
【００３６】
図７の（ａ）及び（ｂ）に、それぞれ、各領域パターンをＯＰＣ処理した後の第１及び第２のグループを示す。表２から各領域パターンに関して取得された補正量は正の値であり、このため、各領域パターンの両側又は片側には、補正量に応じた補正パターン２５〜３４が付加されている。ＯＰＣ後、図６に示す第１及び第２のグループを構成する各パターンに基づき、マスク描画データが作成され、２枚の異なるマスクが作成される。そして、これらマスクで露光しエッチングすることにより、ウエハ上に目的のパターンが形成される。
【００３７】
このように、実施の形態１では、元のレイアウトパターン１５が同じライン幅を有する複数の領域パターンに分割された上で補正されるため、ＯＰＣ処理に際しては、補正の対象とする領域パターンについて、隣接するパターンとの間隔のみを考慮すればよく、これにより、ＯＰＣルール保持部７に保持されるべきＯＰＣルールの記述を簡略化することができる。
【００３８】
以下、本発明の別の実施の形態について説明する。
実施の形態２．
上記実施の形態１では、領域パターンのライン幅が同一になるように、元のレイアウトパターンを分割したが、例えば、分割後の領域パターンの間隔が禁止間隔となる場合、また、分割後の領域パターン同士の重複が禁止される場合等、領域パターンの幅を同一にできない場合がある。実施の形態２では、これに対処すべく、領域パターンの幅を数種類に分けて分割した上で、領域パターンの間隔を所定以上確保するように、上記領域パターンを分類する。
【００３９】
図８に、図４に示すレイアウトパターン１５が２種類の幅を有する領域パターンに分割されてなるパターンを示す。このパターンでは、第１のパターン１６に対応する領域パターン４７の幅、及び、第２のパターン１７に対応する領域パターン４８の幅を基準として、第３のパターン１８に対応するパターンが、領域パターン４７と等しい幅範囲（０．２０μｍ以上０．２５μｍ未満）を有する領域パターン４９、及び、領域パターン４８と等しい幅範囲（０．３５μｍ以上０．４０μｍ未満）を有する領域パターン５０に分割されている。続いて、これら領域パターン４７〜５０が、異なるマスク毎に、１つ又は複数の領域パターンからなるグループに分類される。この分類に際し、分類ルール保持部４に保持される所定の分類ルールが参照される。この実施の形態２では、参照された分類ルールに基づいて、領域パターンの間隔が所定以上確保されるように、領域パターン４７〜５０が分類される。
【００４０】
図９の（ａ）及び（ｂ）に、それぞれ、参照された分類ルールに基づき分類されてなる第１，第２及び第３のグループを示す。これら第１，第２及び第３のグループは、所定以上の間隔が確保された領域パターンからなるもので、第１のグループは、領域パターン４７及び５０から構成され、また、第２のグループは、領域パターン４８から構成され、更に、第３のグループは、領域パターン４９から構成されている。続いて、これら第１，第２及び第３のグループが、ＯＰＣ処理される。このＯＰＣ処理に際し、ＯＰＣルール保持部７に保持される所定のＯＰＣルールが参照される。表３は、かかるＯＰＣルールとしての、補正の対象とするパターンのライン幅及び隣接するパターンとの間隔に基づく補正量をあらわすものである。
【表３】
この表３からよく分かるように、実施の形態２では、領域パターンの幅が２種類に限定されるとともに、第１及び第２のグループを構成する領域パターンの間隔が所定以上確保されているため、ＯＰＣ処理に際しては、隣接するパターンと所定以上の間隔を有する領域パターンのみを考慮すればよい。表３には、ライン幅が０．２０μｍ以上０．２５μｍ未満及び０．３５μｍ以上０．４０μｍ未満である領域パターンについて、０．５０μｍ以上の間隔に対応する補正量があらわされている。この表３から、各領域パターンに関し、隣接する領域パターンとの間隔に対応する補正量が取得され、取得された補正量に基づき、各領域パターンがその幅方向について補正される。
【００４１】
図１０の（ａ），（ｂ）及び（ｃ）に、それぞれ、各領域パターンをＯＰＣ処理した後の第１，第２及び第３のグループを示す。表３から各領域パターンに関して取得された補正量は正の値であり、このため、各領域パターンの両側には、補正量に応じた補正パターン５１〜５８が付加されている。ＯＰＣ後、図１０に示す第１，第２及び第３のグループを構成する各パターンに基づき、マスク描画データが作成され、３枚の異なるマスクが作成される。そして、これらマスクで露光しエッチングすることにより、ウエハ上に目的のパターンが形成される。
【００４２】
このように、実施の形態２では、元のレイアウトパターン１５が複数の領域パターンに分割され、更に、所定以上の間隔を有する領域パターンで構成されるグループに分類された上で補正されるため、ＯＰＣ処理に際しては、隣接するパターンと所定以上の間隔を有するパターンのみを考慮すればよく、これにより、ＯＰＣルール保持部７に保持されるべきＯＰＣルールの記述を簡略化することができる。
【００４３】
実施の形態３．
図１１に、本発明の実施の形態３に係るレイアウトパターン分割後の領域パターンを示す。この実施の形態３では、第１，第２及び第３のパターン１６，１７及び１８（図４参照）が、各パターン毎に、同一の面積を有しパターンの長さ方向（図中の垂直方向）に配列する領域パターンに分割されている。すなわち、第１のパターン１６を構成する領域パターン６７，６８，第２のパターン１７を構成する領域パターン６９，７０，７１、及び、第３のパターン１８を構成する領域パターン７２，７３，７４，７５，７６は、その形状について互いに異なるものの、同一の面積を有している。続いて、これら領域パターン６７〜７６が、異なるマスク毎に、複数の領域パターンからなるグループに分類される。この分類に際し、分類ルール保持部４に保持される所定の分類ルールが参照される。
【００４４】
図１２の（ａ）及び（ｂ）に、それぞれ、参照された分類ルールに基づき分類されてなる第１及び第２のグループを示す。これら第１及び第２のグループは、互いに隣接しない領域パターンからなるもので、第１のグループは、領域パターン６７，６９，７１，７２，７４，７６から構成され、また、第２のグループは、領域パターン６８，７０，７３，７５から構成されている。続いて、これら第１及び第２のグループが、ＯＰＣ処理される。このＯＰＣ処理に際し、ＯＰＣルール保持部７に保持される所定のＯＰＣルールが参照される。表４は、かかるＯＰＣルールとしての、補正の対象とするパターンの面積に基づく補正量をあらわすものである。
【表４】
この表４からよく分かるように、実施の形態３では、元のレイアウトパターンが、同じ面積を有する領域パターンに分割されるため、その面積のみに基づいて、補正量が決定される。表４には、面積が０．１２μｍ2以上０．１４μｍ2未満である領域パターンについて、−０．０１の補正量が示されている。この表４から、図１２の（ａ）及び（ｂ）に示す第１及び第２のグループを構成する全領域パターン６７〜７６に関して同じ補正量が取得され、取得された補正量に基づき、各領域パターンがその長さ方向及び幅方向について補正される。
【００４５】
図１３の（ａ）及び（ｂ）に、それぞれ、各領域パターンをＯＰＣ処理した後の第１及び第２のグループを示す。表４から領域パターン６７〜７６に関して取得された補正量は負の値であり、このため、ＯＰＣ処理では、領域パターン６７〜７６よりもその長さ方向及び幅方向について小さい領域パターン８７〜９６になるように補正される。ＯＰＣ後、図１３に示す第１及び第２のグループを構成する各領域パターン８７〜９６に基づき、マスク描画データが作成され、２枚の異なるマスクが作成される。そして、これらマスクで露光しエッチングすることにより、ウエハ上に目的のパターンが形成される。
【００４６】
このように、実施の形態３では、元のレイアウトパターン１５が同じ面積を有する領域パターンに分割された上で補正されるため、ＯＰＣルール保持部７に保持されるべきＯＰＣルールの記述を簡略化することができる。
【００４７】
実施の形態４．
図１４に、本発明の実施の形態４に係る金線配線のレイアウトパターン９７，９８を示す。レイアウトパターン９７，９８の周囲にある複数の正方形のブロックは、パターン密度を向上させるために設定される密度向上用パターン９９である。図１５に示すように、これらレイアウトパターン９７，９８は、それぞれ、最小の矩形ブロックからなる領域パターン１００から構成されるように分割される。続いて、図１６の（ａ）及び（ｂ）に示すように、各々が所定範囲に収まるパターン密度を有するブロック領域が設定され、領域パターン１００を含むブロック領域１０１，１０３内では、該領域パターン１００が、異なるマスク毎に分類される。このとき、寸法精度の不要な密度向上用パターンを重複して用い、一定のパターン密度を確保する。その後、図１６の（ａ）及び（ｂ）に示すパターンが、ＯＰＣ処理される。このＯＰＣ処理に際し、ＯＰＣルール保持部７に保持される所定のＯＰＣルールが参照される。表５は、かかるＯＰＣルールとしての、各ブロック領域の密度に基づく補正量をあらわすものである。
【００４８】
【表５】
この表５からよく分かるように、実施の形態４では、所定の範囲に収まる密度に基づいて、補正量が決定される。表５には、密度が１０％より大きく４０％以下であるブロック領域について、−０．０１０の補正量が示されている。この表５から、各ブロック領域に関して補正量が取得され、取得された補正量に基づき、領域パターン１００及び密度向上用パターン９９がその長さ方向及び幅方向について補正される。
【００４９】
図１７の（ａ）及び（ｂ）に、それぞれ、各領域パターンをＯＰＣ処理した後の第１及び第２のグループを示す。表５から各ブロック領域に関して取得された補正量は負の値であり、このため、ＯＰＣ処理では、領域パターン１００及び密度向上用パターン９９よりもその長さ方向及び幅方向について小さい領域パターン１０４及び密度向上用パターン１０５になるように補正される。ＯＰＣ後、図１７に示す各領域パターン１０４及び密度向上用パターン１０５に基づき、マスク描画データが作成され、２枚の異なるマスクが作成される。そして、これらマスクで露光しエッチングすることにより、ウエハ上に目的のパターンが形成される。
【００５０】
このように、実施の形態４では、所定の範囲に収まる密度を有するように元のレイアウトパターンを構成する領域パターンを分類するため、ＯＰＣルール保持部７に保持されるべきＯＰＣルールの記述を簡略化することができる。
【００５１】
なお、本発明は、例示された実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲において、種々の改良及び設計上の変更が可能であることは言うまでもない。
【００５２】
【発明の効果】
本願の請求項１の発明によれば、回路のレイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割するパターン分割ステップと、該パターン分割ステップにおいて分割されてなる複数の領域パターンを、所定の分類ルールに基づいて、異なるマスク毎に分類するパターン分類ステップとを有しているので、ＯＰＣルールの記述を簡略化することができる。更に、上記パターン分割ステップが、上記レイアウトパターンを、所定の範囲の幅を有する複数の領域パターンに分割するので、ＯＰＣルールの記述を簡略化することができる。
【００５８】
本願の請求項２の発明によれば、回路のレイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割するパターン分割ステップと、該パターン分割ステップにおいて分割されてなる複数の領域パターンを、所定の分類ルールに基づいて、異なるマスク毎に分類するパターン分類ステップとを有しているので、ＯＰＣルールの記述を簡略化することができる。更に、上記パターン分割ステップが、上記レイアウトパターンを、所定の範囲の面積を有する複数の領域パターンに分割するので、ＯＰＣルールの記述を簡略化することができる。
【００５９】
また、本願の請求項３の発明によれば、上記パターン分類ステップが、上記パターン分割ステップにおいて分割されてなる複数の領域パターンを、互いに所定以上の間隔を有するパターンの組に分類するので、ＯＰＣルールの記述を簡略化することができる。
【００６１】
本願の請求項４の発明によれば、回路レイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割し、該分割されてなる複数の領域パターンを、所定の分類ルールに基づいて異なるマスク毎に分類することで作成された複数の上記異なるマスクを用いて、ウエハ上に前記回路パターンを露光する工程を含むので、ＯＰＣルールの記述を簡略化することができる。更に、上記回路レイアウトパターンの分割は、上記回路レイアウトパターンを、所定の範囲の幅を有する複数の領域パターンに分割するので、ＯＰＣルールの記述を簡略化することができる。
【００６２】
本願の請求項５の発明によれば、回路レイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割し、該分割されてなる複数の領域パターンを、所定の分類ルールに基づいて異なるマスク毎に分類することで作成された複数の上記異なるマスクを用いて、ウエハ上に前記回路パターンを露光する工程を含むので、ＯＰＣルールの記述を簡略化することができる。更に、上記回路レイアウトパターンの分割は、上記回路レイアウトパターンを、所定の範囲の面積を有する複数の領域パターンに分割するので、ＯＰＣルールの記述を簡略化することができる。
【００６３】
また、本願の請求項６の発明によれば、上記回路レイアウトパターンの分類は、上記分割された上記複数の領域パターンを、互いに所定以上の間隔を有するパターンの組に分類するので、ＯＰＣルールの記述を簡略化することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るレイアウトパターンデータ補正装置の構成を示す図である。
【図２】 上記レイアウトパターンデータ補正装置のハードウェア構成図である。
【図３】 上記レイアウトパターンデータ補正装置による補正処理のフローチヤートである。
【図４】 金属配線のレイアウトパターンを示す図である。
【図５】 パターン分割後のレイアウトパターンを示す図である。
【図６】（ａ）分類後の第１のレイアウトパターンを示す図である。
（ｂ）分類後の第２のレイアウトパターンを示す図である。
【図７】（ａ）ＯＰＣ後の第１のレイアウトパターンを示す図である。
（ｂ）ＯＰＣ後の第２のレイアウトパターンを示す図である。
【図８】 本発明の実施の形態２に係るパターン分割後のレイアウトパターンを示す図である。
【図９】（ａ）上記実施の形態２に係る分類後の第１のレイアウトパターンを示す図である。
（ｂ）上記実施の形態２に係る分類後の第２のレイアウトパターンを示す図である。
（ｃ）上記実施の形態２に係る分類後の第３のレイアウトパターンを示す図である。
【図１０】（ａ）上記実施の形態２に係るＯＰＣ後の第１のレイアウトパターンを示す図である。
（ｂ）上記実施の形態２に係るＯＰＣ後の第２のレイアウトパターンを示す図である。
（ｃ）上記実施の形態２に係るＯＰＣ後の第３のレイアウトパターンを示す図である。
【図１１】 本発明の実施の形態３に係るパターン分割後のレイアウトパターンを示す図である。
【図１２】（ａ）上記実施の形態３に係る分類後の第１のレイアウトパターンを示す図である。
（ｂ）上記実施の形態３に係る分類後の第２のレイアウトパターンを示す図である。
【図１３】（ａ）上記実施の形態３に係るＯＰＣ後の第１のレイアウトパターンを示す図である。
（ｂ）上記実施の形態３に係るＯＰＣ後の第２のレイアウトパターンを示す図である。
【図１４】 本発明の実施の形態４に係る金属配線のレイアウトパターンを示す図である。
【図１５】 上記実施の形態４に係るパターン分割後のレイアウトパターンを示す図である。
【図１６】（ａ）上記実施の形態４に係る分類後の第１のレイアウトパターンを示す図である。
（ｂ）上記実施の形態４に係る分類後の第２のレイアウトパターンを示す図である。
【図１７】（ａ）上記実施の形態４に係るＯＰＣ後の第１のレイアウトパターンを示す図である。
（ｂ）上記実施の形態４に係るＯＰＣ後の第２のレイアウトパターンを示す図である。
【符号の説明】
１ レイアウトパターン保持部，２ 分割ルール保持部，３ パターン分割部，４ 分類ルール保持部，５ パターン分類部，６ 分割及び分類後レイアウトパターンデータ保持部，７ ＯＰＣルール保持部，８ ＯＰＣ処理部，９ ＯＰＣ後レイアウトパターンデータ保持部，１０ レイアウトパターン補正装置，５２０ ＣＤ−ＲＯＭ
【発明の属する技術分野】
本発明は、半導体デバイス製造に用いるリソグラフィーやエッチング等のパターン形成プロセスで生じるパターン歪を補正するレイアウトパターンデータ補正装置，補正方法及び半導体デバイスの製造方法並びに記録媒体に関する。
【０００２】
【従来の技術】
現在、半導体デバイスのデザインルールは０．１５μｍレベルまで達しており、それを転写するためのステッパの光源波長（ＫｒＦエキシマレーザを用いる場合で０．２４８μｍ）よりも小さくなっている。このような状況では、解像性が極端に悪化するため、変形照明技術といった特殊な転写技術によって解像性能を向上させている。
【０００３】
この特殊な転写技術を用いた場合、解像性は向上するが、パターンの忠実性は悪化する。また、エッチングプロセスなど他のプロセスにおいてもパターンの微細化によりパターンの疎密差によるパターンの寸法変動が発生する。
【０００４】
これらの問題に対応するために、所望のパターンが得られるように設計レイアウトパターンを変形するＯＰＣ（光近接効果補正）技術が広く用いられており、従来、このＯＰＣの方法として、３種類が知られている。すなわち、シミュレーションの結果に基いてパターンの変形を行なうモデルベースＯＰＣと、設計レイアウトパターンの図形的特徴（各パターンの幅，隣接するパターン間の距離，コーナ部からの距離）を考慮して、設計レイアウトパターンを変形させる仕様（ＯＰＣルール）を予め設定しておき、このルールに基づき設計レイアウトパターンの変形を行なうルールベースＯＰＣと、これら２つのＯＰＣを組み合わせて用いる方法である。
【０００５】
【発明が解決しようとする課題】
ところで、近年、パターンの微細化に伴い、複雑なＯＰＣ処理が必要となってきている。これに伴ない、前述したルールベースＯＰＣを実施するために、予め設定されるＯＰＣルールが複雑化している。表１に、従来のルールベースＯＰＣの仕様の一例を示す。
【表１】
【０００６】
ルールベースＯＰＣにおいて、かかる補正処理をルール化するためには、表１に示すように、パターンの幅および隣接するパターンとの間隔に応じて、補正量が異なり、これによって、膨大な量のＯＰＣルールの記述が必要となる。更にパターンの微細化が進むと、パターン歪みを更に細かく補正する必要が生じることから、ＯＰＣルールは一層複雑化し、その記述も更に増大することになる。このようにＯＰＣルールが複雑化し、その記述が増大する場合には、ＯＰＣルールの作成時間の増大といった問題が生じる。
【０００７】
本発明は、上記技術的課題に鑑みてなされたもので、レイアウトパターンデータ補正に必要とされるＯＰＣルールの記述を削減できるレイアウトパターンデータ補正装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本願の第１の発明は、回路のレイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割するパターン分割ステップと、該パターン分割ステップにおいて分割されてなる複数の領域パターンを、所定の分類ルールに基づいて、異なるマスク毎に分類するパターン分類ステップとを有し、上記パターン分割ステップが、上記レイアウトパターンを、所定の範囲の幅を有する複数の領域パターンに分割することを特徴としたものである。
【００１４】
本願の第２の発明は、回路のレイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割するパターン分割ステップと、該パターン分割ステップにおいて分割されてなる複数の領域パターンを、所定の分類ルールに基づいて、異なるマスク毎に分類するパターン分類ステップとを有し、上記パターン分割ステップが、上記レイアウトパターンを、所定の範囲の面積を有する複数の領域パターンに分割することを特徴としたものである。
【００１５】
また、本願の第３の発明は、上記第１又は第２の発明において、上記パターン分類ステップが、上記パターン分割ステップにおいて分割されてなる複数の領域パターンを、互いに所定以上の間隔を有するパターンの組に分類することを特徴としたものである。
【００１７】
本願の第４の発明は、回路レイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割し、該分割されてなる複数の領域パターンを、所定の分類ルールに基づいて異なるマスク毎に分類することで作成された複数の上記異なるマスクを用いて、ウエハ上に前記回路パターンを露光する工程を含み、上記回路レイアウトパターンの分割は、上記回路レイアウトパターンを、所定の範囲の幅を有する複数の領域パターンに分割することを特徴としたものである。
【００１８】
本願の第５の発明は、回路レイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割し、該分割されてなる複数の領域パターンを、所定の分類ルールに基づいて異なるマスク毎に分類することで作成された複数の上記異なるマスクを用いて、ウエハ上に前記回路パターンを露光する工程を含み、上記回路レイアウトパターンの分割は、上記回路レイアウトパターンを、所定の範囲の面積を有する複数の領域パターンに分割することを特徴としたものである。
【００１９】
また、本願の第６の発明は、上記第４又は第５の発明において、上記回路レイアウトパターンの分類は、上記分割された上記複数の領域パターンを、互いに所定以上の間隔を有するパターンの組に分類することを特徴としたものである。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照しながら説明する。
実施の形態１．
図１は、本発明の実施の形態１に係るレイアウトパターンデータ補正装置の構成を示す図である。この補正装置１０は、レイアウトパターンを保持するレイアウトパターンデータ保持部１と、パターンを分割するための条件が記述されたルールを保持する分割ルール保持部２と、該分割ルール保持部２に保持されたルールに基づき、パターンを分割するパターン分割部３と、分割されたパターンを分類するためのルールを保持する分類ルール保持部４と、該分類ルール保持部４に保持されたルールに基づき、異なるマスクのレイアウトパターンデータに分類するパターン分類部５と、分割・分類後のレイアウトパターンデータを保持する複数の分割・分類後レイアウトパターンデータ保持部６と、レイアウトパターンデータ補正を行なうためのＯＰＣルールを保持するＯＰＣルール保持部７と、該ＯＰＣルール保持部７に保持されたＯＰＣルールに基づきＯＰＣを行なうＯＰＣ処理部８と、ＯＰＣ後のレイアウトパターンデータを保持する複数のＯＰＣ後レイアウトパターンデータ保持部９とを有している。
【００２９】
レイアウトパターンデータ補正装置１０は、例えば図２に示すようなハードウェア構成を有する情報処理装置で構成することができる。この場合、情報処理装置のＣＰＵ５０２が所定の制御プログラムを実行することにより、図２に示す各部の機能、すなわち、後述するレイアウトパターンデータ補正装置の動作を実現できる。この場合、ＣＰＵ５０２が実行するプログラムはＣＤ−ＲＯＭ５２０等の情報記録媒体により提供される。
【００３０】
図２において、レイアウトパターンデータ補正装置１０は、制御プログラムを実行するＣＰＵ（中央演算処理装置）５０２を有し、ＣＰＵ５０２がバス５０１を介してプログラム及びデータを格納するＲＡＭ（ランダムアクセスメモリ）５０３やＲＯＭ（読み出し専用メモリ）５０５、情報を表示する表示部５１３、キーボードやマウス等からなりユーザが操作を行なう操作部５１１、ＬＡＮ等のネットワーク２００に接続するためのネットワークインタフェース部５１５、外部の情報機器と接続するための外部インタフェース部５１７に接続されて構成される。また、補正装置１０は、補助記憶装置としてのハードディスク装置５０７や、情報記録媒体であるＣＤ−ＲＯＭからプログラムやデータの読み込みを行なうための装置であるＣＤドライブ５０９を備える。
【００３１】
図３は、かかる構成のレイアウトパターンデータ補正装置によるＯＰＣ処理のフローチャートである。ＯＰＣ処理がスタートすると、まず、所定の分割ルールに基づき、レイアウトパターンを複数の領域パターンに分割する（Ｓ１０）。次に、全レイアウトパターンの分割が終了したか否かを確認し（Ｓ１１）、分割終了（ＹＥＳ）と判断した場合、Ｓ１２へ進む。他方、分割未終了（ＮＯ）と判断した場合には、Ｓ１０へ戻り、続けて、レイアウトパターンを分割する。
【００３２】
Ｓ１２では、所定の分類ルールに基づき、複数の領域パターンを、異なるマスク毎に、１つ又は複数の領域パターンからなるグループに分類する。次に、全領域パターンの分類が終了したか否かを確認する（Ｓ１３）。分類未終了（ＮＯ）と判断した場合、Ｓ１２へ戻り、続けて、領域パターンを分類する。他方、分類終了（ＹＥＳ）と判断した場合、所定のＯＰＣルールに基づき、各グループ毎にＯＰＣ処理を実行する（Ｓ１４）。以上で、ＯＰＣ処理を終了する。
【００３３】
次に、図４に示す金属配線のレイアウトパターンを例に挙げて、上記ＯＰＣ処理を説明する。このレイアウトパターン１５は、所定の間隔で隔てられた第１，第２及び第３のパターン１６，１７及び１８から構成されている。まず、これらパターン１６，１７及び１８は、複数の領域パターンに分割される。この分割に際して、分割ルール保持部２に保持される所定の分割ルールが参照される。この実施の形態１では、参照された分割ルールに基づき、各パターン１６，１７及び１８が、同じライン幅を有する領域パターンで構成されるように分割される。ここでは、第１のパターン１６のライン幅を基準として、各パターンが分割される。なお、ライン幅とは、パターン１６，１７及び１８の幅方向（図中の水平方向）に沿った幅である。
【００３４】
図５に、同じライン幅を有する複数の領域パターンから構成される分割後のレイアウトパターンを示す。第１のパターン１６が領域パターン１９から構成され、また、第２のパターン１７が、領域パターン２０及び２１から構成され、更に、第３のパターン１８が、領域パターン２２，２３，２４から構成されている。続いて、これら領域パターン１９〜２４が、異なるマスク毎に、１つ又は複数の領域パターンからなるグループに分類される。この分類に際し、分類ルール保持部４に保持される所定の分類ルールが参照される。
【００３５】
図６の（ａ）及び（ｂ）に、それぞれ、参照された分類ルールに基づき分類されてなる第１及び第２のグループを示す。これら第１及び第２のグループは、互いに隣接しない領域パターンからなるもので、第１のグループは、領域パターン１９，２１，２２及び２４から構成され、また、第２のグループは、領域パターン２０，２３から構成されている。続いて、これら第１及び第２のグループが、ＯＰＣ処理される。このＯＰＣ処理に際し、ＯＰＣルール保持部７に保持される所定のＯＰＣルールが参照される。表２は、かかるＯＰＣルールとしての、補正の対象とするパターンのライン幅及び隣接するパターンとの間隔に基づく補正量をあらわすものである。なお、隣接するパターンとの間隔とは、補正の対象とするパターンの側縁部から、隣接するパターンの側縁部までの間隔である。
【表２】
【００３６】
図７の（ａ）及び（ｂ）に、それぞれ、各領域パターンをＯＰＣ処理した後の第１及び第２のグループを示す。表２から各領域パターンに関して取得された補正量は正の値であり、このため、各領域パターンの両側又は片側には、補正量に応じた補正パターン２５〜３４が付加されている。ＯＰＣ後、図６に示す第１及び第２のグループを構成する各パターンに基づき、マスク描画データが作成され、２枚の異なるマスクが作成される。そして、これらマスクで露光しエッチングすることにより、ウエハ上に目的のパターンが形成される。
【００３７】
このように、実施の形態１では、元のレイアウトパターン１５が同じライン幅を有する複数の領域パターンに分割された上で補正されるため、ＯＰＣ処理に際しては、補正の対象とする領域パターンについて、隣接するパターンとの間隔のみを考慮すればよく、これにより、ＯＰＣルール保持部７に保持されるべきＯＰＣルールの記述を簡略化することができる。
【００３８】
以下、本発明の別の実施の形態について説明する。
実施の形態２．
上記実施の形態１では、領域パターンのライン幅が同一になるように、元のレイアウトパターンを分割したが、例えば、分割後の領域パターンの間隔が禁止間隔となる場合、また、分割後の領域パターン同士の重複が禁止される場合等、領域パターンの幅を同一にできない場合がある。実施の形態２では、これに対処すべく、領域パターンの幅を数種類に分けて分割した上で、領域パターンの間隔を所定以上確保するように、上記領域パターンを分類する。
【００３９】
図８に、図４に示すレイアウトパターン１５が２種類の幅を有する領域パターンに分割されてなるパターンを示す。このパターンでは、第１のパターン１６に対応する領域パターン４７の幅、及び、第２のパターン１７に対応する領域パターン４８の幅を基準として、第３のパターン１８に対応するパターンが、領域パターン４７と等しい幅範囲（０．２０μｍ以上０．２５μｍ未満）を有する領域パターン４９、及び、領域パターン４８と等しい幅範囲（０．３５μｍ以上０．４０μｍ未満）を有する領域パターン５０に分割されている。続いて、これら領域パターン４７〜５０が、異なるマスク毎に、１つ又は複数の領域パターンからなるグループに分類される。この分類に際し、分類ルール保持部４に保持される所定の分類ルールが参照される。この実施の形態２では、参照された分類ルールに基づいて、領域パターンの間隔が所定以上確保されるように、領域パターン４７〜５０が分類される。
【００４０】
図９の（ａ）及び（ｂ）に、それぞれ、参照された分類ルールに基づき分類されてなる第１，第２及び第３のグループを示す。これら第１，第２及び第３のグループは、所定以上の間隔が確保された領域パターンからなるもので、第１のグループは、領域パターン４７及び５０から構成され、また、第２のグループは、領域パターン４８から構成され、更に、第３のグループは、領域パターン４９から構成されている。続いて、これら第１，第２及び第３のグループが、ＯＰＣ処理される。このＯＰＣ処理に際し、ＯＰＣルール保持部７に保持される所定のＯＰＣルールが参照される。表３は、かかるＯＰＣルールとしての、補正の対象とするパターンのライン幅及び隣接するパターンとの間隔に基づく補正量をあらわすものである。
【表３】
【００４１】
図１０の（ａ），（ｂ）及び（ｃ）に、それぞれ、各領域パターンをＯＰＣ処理した後の第１，第２及び第３のグループを示す。表３から各領域パターンに関して取得された補正量は正の値であり、このため、各領域パターンの両側には、補正量に応じた補正パターン５１〜５８が付加されている。ＯＰＣ後、図１０に示す第１，第２及び第３のグループを構成する各パターンに基づき、マスク描画データが作成され、３枚の異なるマスクが作成される。そして、これらマスクで露光しエッチングすることにより、ウエハ上に目的のパターンが形成される。
【００４２】
このように、実施の形態２では、元のレイアウトパターン１５が複数の領域パターンに分割され、更に、所定以上の間隔を有する領域パターンで構成されるグループに分類された上で補正されるため、ＯＰＣ処理に際しては、隣接するパターンと所定以上の間隔を有するパターンのみを考慮すればよく、これにより、ＯＰＣルール保持部７に保持されるべきＯＰＣルールの記述を簡略化することができる。
【００４３】
実施の形態３．
図１１に、本発明の実施の形態３に係るレイアウトパターン分割後の領域パターンを示す。この実施の形態３では、第１，第２及び第３のパターン１６，１７及び１８（図４参照）が、各パターン毎に、同一の面積を有しパターンの長さ方向（図中の垂直方向）に配列する領域パターンに分割されている。すなわち、第１のパターン１６を構成する領域パターン６７，６８，第２のパターン１７を構成する領域パターン６９，７０，７１、及び、第３のパターン１８を構成する領域パターン７２，７３，７４，７５，７６は、その形状について互いに異なるものの、同一の面積を有している。続いて、これら領域パターン６７〜７６が、異なるマスク毎に、複数の領域パターンからなるグループに分類される。この分類に際し、分類ルール保持部４に保持される所定の分類ルールが参照される。
【００４４】
図１２の（ａ）及び（ｂ）に、それぞれ、参照された分類ルールに基づき分類されてなる第１及び第２のグループを示す。これら第１及び第２のグループは、互いに隣接しない領域パターンからなるもので、第１のグループは、領域パターン６７，６９，７１，７２，７４，７６から構成され、また、第２のグループは、領域パターン６８，７０，７３，７５から構成されている。続いて、これら第１及び第２のグループが、ＯＰＣ処理される。このＯＰＣ処理に際し、ＯＰＣルール保持部７に保持される所定のＯＰＣルールが参照される。表４は、かかるＯＰＣルールとしての、補正の対象とするパターンの面積に基づく補正量をあらわすものである。
【表４】
【００４５】
図１３の（ａ）及び（ｂ）に、それぞれ、各領域パターンをＯＰＣ処理した後の第１及び第２のグループを示す。表４から領域パターン６７〜７６に関して取得された補正量は負の値であり、このため、ＯＰＣ処理では、領域パターン６７〜７６よりもその長さ方向及び幅方向について小さい領域パターン８７〜９６になるように補正される。ＯＰＣ後、図１３に示す第１及び第２のグループを構成する各領域パターン８７〜９６に基づき、マスク描画データが作成され、２枚の異なるマスクが作成される。そして、これらマスクで露光しエッチングすることにより、ウエハ上に目的のパターンが形成される。
【００４６】
このように、実施の形態３では、元のレイアウトパターン１５が同じ面積を有する領域パターンに分割された上で補正されるため、ＯＰＣルール保持部７に保持されるべきＯＰＣルールの記述を簡略化することができる。
【００４７】
実施の形態４．
図１４に、本発明の実施の形態４に係る金線配線のレイアウトパターン９７，９８を示す。レイアウトパターン９７，９８の周囲にある複数の正方形のブロックは、パターン密度を向上させるために設定される密度向上用パターン９９である。図１５に示すように、これらレイアウトパターン９７，９８は、それぞれ、最小の矩形ブロックからなる領域パターン１００から構成されるように分割される。続いて、図１６の（ａ）及び（ｂ）に示すように、各々が所定範囲に収まるパターン密度を有するブロック領域が設定され、領域パターン１００を含むブロック領域１０１，１０３内では、該領域パターン１００が、異なるマスク毎に分類される。このとき、寸法精度の不要な密度向上用パターンを重複して用い、一定のパターン密度を確保する。その後、図１６の（ａ）及び（ｂ）に示すパターンが、ＯＰＣ処理される。このＯＰＣ処理に際し、ＯＰＣルール保持部７に保持される所定のＯＰＣルールが参照される。表５は、かかるＯＰＣルールとしての、各ブロック領域の密度に基づく補正量をあらわすものである。
【００４８】
【表５】
【００４９】
図１７の（ａ）及び（ｂ）に、それぞれ、各領域パターンをＯＰＣ処理した後の第１及び第２のグループを示す。表５から各ブロック領域に関して取得された補正量は負の値であり、このため、ＯＰＣ処理では、領域パターン１００及び密度向上用パターン９９よりもその長さ方向及び幅方向について小さい領域パターン１０４及び密度向上用パターン１０５になるように補正される。ＯＰＣ後、図１７に示す各領域パターン１０４及び密度向上用パターン１０５に基づき、マスク描画データが作成され、２枚の異なるマスクが作成される。そして、これらマスクで露光しエッチングすることにより、ウエハ上に目的のパターンが形成される。
【００５０】
このように、実施の形態４では、所定の範囲に収まる密度を有するように元のレイアウトパターンを構成する領域パターンを分類するため、ＯＰＣルール保持部７に保持されるべきＯＰＣルールの記述を簡略化することができる。
【００５１】
なお、本発明は、例示された実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲において、種々の改良及び設計上の変更が可能であることは言うまでもない。
【００５２】
【発明の効果】
本願の請求項１の発明によれば、回路のレイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割するパターン分割ステップと、該パターン分割ステップにおいて分割されてなる複数の領域パターンを、所定の分類ルールに基づいて、異なるマスク毎に分類するパターン分類ステップとを有しているので、ＯＰＣルールの記述を簡略化することができる。更に、上記パターン分割ステップが、上記レイアウトパターンを、所定の範囲の幅を有する複数の領域パターンに分割するので、ＯＰＣルールの記述を簡略化することができる。
【００５８】
本願の請求項２の発明によれば、回路のレイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割するパターン分割ステップと、該パターン分割ステップにおいて分割されてなる複数の領域パターンを、所定の分類ルールに基づいて、異なるマスク毎に分類するパターン分類ステップとを有しているので、ＯＰＣルールの記述を簡略化することができる。更に、上記パターン分割ステップが、上記レイアウトパターンを、所定の範囲の面積を有する複数の領域パターンに分割するので、ＯＰＣルールの記述を簡略化することができる。
【００５９】
また、本願の請求項３の発明によれば、上記パターン分類ステップが、上記パターン分割ステップにおいて分割されてなる複数の領域パターンを、互いに所定以上の間隔を有するパターンの組に分類するので、ＯＰＣルールの記述を簡略化することができる。
【００６１】
本願の請求項４の発明によれば、回路レイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割し、該分割されてなる複数の領域パターンを、所定の分類ルールに基づいて異なるマスク毎に分類することで作成された複数の上記異なるマスクを用いて、ウエハ上に前記回路パターンを露光する工程を含むので、ＯＰＣルールの記述を簡略化することができる。更に、上記回路レイアウトパターンの分割は、上記回路レイアウトパターンを、所定の範囲の幅を有する複数の領域パターンに分割するので、ＯＰＣルールの記述を簡略化することができる。
【００６２】
本願の請求項５の発明によれば、回路レイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割し、該分割されてなる複数の領域パターンを、所定の分類ルールに基づいて異なるマスク毎に分類することで作成された複数の上記異なるマスクを用いて、ウエハ上に前記回路パターンを露光する工程を含むので、ＯＰＣルールの記述を簡略化することができる。更に、上記回路レイアウトパターンの分割は、上記回路レイアウトパターンを、所定の範囲の面積を有する複数の領域パターンに分割するので、ＯＰＣルールの記述を簡略化することができる。
【００６３】
また、本願の請求項６の発明によれば、上記回路レイアウトパターンの分類は、上記分割された上記複数の領域パターンを、互いに所定以上の間隔を有するパターンの組に分類するので、ＯＰＣルールの記述を簡略化することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るレイアウトパターンデータ補正装置の構成を示す図である。
【図２】 上記レイアウトパターンデータ補正装置のハードウェア構成図である。
【図３】 上記レイアウトパターンデータ補正装置による補正処理のフローチヤートである。
【図４】 金属配線のレイアウトパターンを示す図である。
【図５】 パターン分割後のレイアウトパターンを示す図である。
【図６】（ａ）分類後の第１のレイアウトパターンを示す図である。
（ｂ）分類後の第２のレイアウトパターンを示す図である。
【図７】（ａ）ＯＰＣ後の第１のレイアウトパターンを示す図である。
（ｂ）ＯＰＣ後の第２のレイアウトパターンを示す図である。
【図８】 本発明の実施の形態２に係るパターン分割後のレイアウトパターンを示す図である。
【図９】（ａ）上記実施の形態２に係る分類後の第１のレイアウトパターンを示す図である。
（ｂ）上記実施の形態２に係る分類後の第２のレイアウトパターンを示す図である。
（ｃ）上記実施の形態２に係る分類後の第３のレイアウトパターンを示す図である。
【図１０】（ａ）上記実施の形態２に係るＯＰＣ後の第１のレイアウトパターンを示す図である。
（ｂ）上記実施の形態２に係るＯＰＣ後の第２のレイアウトパターンを示す図である。
（ｃ）上記実施の形態２に係るＯＰＣ後の第３のレイアウトパターンを示す図である。
【図１１】 本発明の実施の形態３に係るパターン分割後のレイアウトパターンを示す図である。
【図１２】（ａ）上記実施の形態３に係る分類後の第１のレイアウトパターンを示す図である。
（ｂ）上記実施の形態３に係る分類後の第２のレイアウトパターンを示す図である。
【図１３】（ａ）上記実施の形態３に係るＯＰＣ後の第１のレイアウトパターンを示す図である。
（ｂ）上記実施の形態３に係るＯＰＣ後の第２のレイアウトパターンを示す図である。
【図１４】 本発明の実施の形態４に係る金属配線のレイアウトパターンを示す図である。
【図１５】 上記実施の形態４に係るパターン分割後のレイアウトパターンを示す図である。
【図１６】（ａ）上記実施の形態４に係る分類後の第１のレイアウトパターンを示す図である。
（ｂ）上記実施の形態４に係る分類後の第２のレイアウトパターンを示す図である。
【図１７】（ａ）上記実施の形態４に係るＯＰＣ後の第１のレイアウトパターンを示す図である。
（ｂ）上記実施の形態４に係るＯＰＣ後の第２のレイアウトパターンを示す図である。
【符号の説明】
１ レイアウトパターン保持部，２ 分割ルール保持部，３ パターン分割部，４ 分類ルール保持部，５ パターン分類部，６ 分割及び分類後レイアウトパターンデータ保持部，７ ＯＰＣルール保持部，８ ＯＰＣ処理部，９ ＯＰＣ後レイアウトパターンデータ保持部，１０ レイアウトパターン補正装置，５２０ ＣＤ−ＲＯＭ
Claims (6)
- 回路のレイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割するパターン分割ステップと、
上記パターン分割ステップにおいて分割されてなる複数の領域パターンを、所定の分類ルールに基づいて、異なるマスク毎に分類するパターン分類ステップとを有し、
上記パターン分割ステップが、上記レイアウトパターンを、所定の範囲の幅を有する複数の領域パターンに分割することを特徴とするレイアウトパターンデータ補正方法。 - 回路のレイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割するパターン分割ステップと、
上記パターン分割ステップにおいて分割されてなる複数の領域パターンを、所定の分類ルールに基づいて、異なるマスク毎に分類するパターン分類ステップとを有し、
上記パターン分割ステップが、上記レイアウトパターンを、所定の範囲の面積を有する複数の領域パターンに分割することを特徴とするレイアウトパターンデータ補正方法。 - 上記パターン分類ステップが、上記パターン分割ステップにおいて分割されてなる複数の領域パターンを、互いに所定以上の間隔を有するパターンの組に分類することを特徴とする請求項１又は請求項２記載のレイアウトパターンデータ補正方法。
- 回路レイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割し、上記分割されてなる複数の領域パターンを、所定の分類ルールに基づいて異なるマスク毎に分類することで作成された複数の上記異なるマスクを用いて、ウエハ上に前記回路パターンを露光する工程を含み、
上記回路レイアウトパターンの分割は、上記回路レイアウトパターンを、所定の範囲の幅を有する複数の領域パターンに分割することを特徴とする半導体デバイスの製造方法。 - 回路レイアウトパターンを、所定の分割ルールに基づいて、複数の領域パターンに分割し、上記分割されてなる複数の領域パターンを、所定の分類ルールに基づいて異なるマスク毎に分類することで作成された複数の上記異なるマスクを用いて、ウエハ上に前記回路パターンを露光する工程を含み、
上記回路レイアウトパターンの分割は、上記回路レイアウトパターンを、所定の範囲の面積を有する複数の領域パターンに分割することを特徴とする半導体デバイスの製造方法。 - 上記回路レイアウトパターンの分類は、上記分割された上記複数の領域パターンを、互いに所定以上の間隔を有するパターンの組に分類することを特徴とする請求項４又は請求項５記載の半導体デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000259008A JP4663857B2 (ja) | 2000-07-25 | 2000-08-29 | レイアウトパターンデータ補正方法及び半導体デバイスの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-223731 | 2000-07-25 | ||
| JP2000223731 | 2000-07-25 | ||
| JP2000259008A JP4663857B2 (ja) | 2000-07-25 | 2000-08-29 | レイアウトパターンデータ補正方法及び半導体デバイスの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002107902A JP2002107902A (ja) | 2002-04-10 |
| JP2002107902A5 JP2002107902A5 (ja) | 2007-10-11 |
| JP4663857B2 true JP4663857B2 (ja) | 2011-04-06 |
Family
ID=26596620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000259008A Expired - Fee Related JP4663857B2 (ja) | 2000-07-25 | 2000-08-29 | レイアウトパターンデータ補正方法及び半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4663857B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004008246A2 (en) * | 2002-07-12 | 2004-01-22 | Cadence Design Systems, Inc. | Method and system for context-specific mask writing |
| JP2006189724A (ja) * | 2005-01-07 | 2006-07-20 | Toshiba Corp | パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム |
| KR100655428B1 (ko) | 2005-10-24 | 2006-12-08 | 삼성전자주식회사 | 광근접효과보정 시스템 및 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04212957A (ja) * | 1990-10-19 | 1992-08-04 | Fujitsu Ltd | レチクル及び露光方法 |
| JPH08227140A (ja) * | 1994-11-17 | 1996-09-03 | Internatl Business Mach Corp <Ibm> | 位相シフト・リソグラフィ・マスクおよびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3268692B2 (ja) * | 1993-08-05 | 2002-03-25 | 株式会社日立製作所 | 半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法 |
| JP3512954B2 (ja) * | 1996-03-06 | 2004-03-31 | 富士通株式会社 | パターン近接効果補正方法、プログラム、及び装置 |
| JP3583559B2 (ja) * | 1996-09-30 | 2004-11-04 | 株式会社ルネサステクノロジ | 光近接効果補正方法 |
| JP3954216B2 (ja) * | 1997-09-30 | 2007-08-08 | 株式会社東芝 | マスクデータ設計方法 |
| JP2001174974A (ja) * | 1999-12-20 | 2001-06-29 | Matsushita Electric Ind Co Ltd | 光学的近接効果補正方法及び光強度シミュレーション方法 |
-
2000
- 2000-08-29 JP JP2000259008A patent/JP4663857B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04212957A (ja) * | 1990-10-19 | 1992-08-04 | Fujitsu Ltd | レチクル及び露光方法 |
| JPH08227140A (ja) * | 1994-11-17 | 1996-09-03 | Internatl Business Mach Corp <Ibm> | 位相シフト・リソグラフィ・マスクおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002107902A (ja) | 2002-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4104574B2 (ja) | エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンｉｃ設計のための改善された方法および装置 | |
| US8601403B2 (en) | Resolution enhancing technology using phase assignment bridges | |
| JP4282051B2 (ja) | 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法 | |
| KR101264114B1 (ko) | 포토마스크 레이아웃의 생성 방법 및 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 마스크 이미징 시스템 | |
| US8332784B2 (en) | Semiconductor device | |
| JPH1069058A (ja) | 光学的近接補正方法 | |
| JP2000162758A (ja) | 光学的近接効果補正方法 | |
| JP4817746B2 (ja) | 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法 | |
| US10877380B1 (en) | Using inverse lithography technology in a method of mask data preparation for generating integrated circuit | |
| US6622296B2 (en) | Exposure mask pattern correction method, pattern formation method, and a program product for operating a computer | |
| JP2001100390A (ja) | 露光用マスクのパターン補正方法 | |
| JP2002083757A (ja) | レイアウトパターンデータ補正装置、補正方法及び半導体装置の製造方法並びに記録媒体 | |
| JP2008129118A (ja) | マスクパターン補正プログラムおよびマスクパターン補正システム | |
| US8176447B2 (en) | Formation of masks/reticles having dummy features | |
| JP4461806B2 (ja) | パターン描画装置及びパターン描画方法ならびにそのプログラム、フォトマスクとその製造方法および半導体集積回路とその製造方法 | |
| JP4663857B2 (ja) | レイアウトパターンデータ補正方法及び半導体デバイスの製造方法 | |
| JP2002328460A (ja) | パターン形成方法、露光用マスクの形成方法及び露光用マスク | |
| CN110187600B (zh) | 一种根据规则添加sraf的方法 | |
| JP2000235248A (ja) | リソグラフィ用データ補正装置及びその装置での処理をコンピュータにて行なわせるためのプログラムを格納した記録媒体 | |
| JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
| JP4383752B2 (ja) | マスクパタン生成方法およびマスクパタン生成装置 | |
| US6560767B2 (en) | Process for making photomask pattern data and photomask | |
| JP3470369B2 (ja) | 半導体装置の回路パターン設計方法及び直接描画装置 | |
| JP2002182363A (ja) | マスク及びパターン形成方法 | |
| JP2003045780A (ja) | マスク描画データの作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070827 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |