JP4661588B2 - ミリ波実装用配線基板 - Google Patents
ミリ波実装用配線基板 Download PDFInfo
- Publication number
- JP4661588B2 JP4661588B2 JP2005374207A JP2005374207A JP4661588B2 JP 4661588 B2 JP4661588 B2 JP 4661588B2 JP 2005374207 A JP2005374207 A JP 2005374207A JP 2005374207 A JP2005374207 A JP 2005374207A JP 4661588 B2 JP4661588 B2 JP 4661588B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- millimeter wave
- conductor
- transmission line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Waveguides (AREA)
Description
図9はこれらの要部を従来例の斜視図として示したものである。
シリコン基板1の上に全面にわたり絶縁膜7を形成し、更に絶縁膜7の上に伝送線路の導体、この例ではコプレーナ線路を構成する信号導体2と両側の接地導体3を構成し、信号導体2と接地導体3に半導体チップ4をバンプ5によりフリップチップ実装し、信号導体2の端面に外部端子6を形成している。
一方、ミリ波用基本素子はその高速性を実現するため、例えば電界効果トランジスタの場合はゲート長をできる限り微細にし、またバイポーラトランジスタの場合はエミッタ寸法を微細にしている。
このため、ミリ波用基本素子の静電破損電圧は低速の素子に比べて小さい値となり、外部端子6から見た静電破損電圧を向上させる必要があった。
ミリ波実装用配線基板は、シリコン基板11と、シリコン基板11上に形成した30〜300GHzのミリ波信号を伝達する伝送線路の導体12,13とで構成される。
図1,2の場合、伝送線路としてコプレーナ線路を使用しているので、中央に信号導体12、その両側に接地導体13が並行して形成され、信号導体12の端面には外部からミリ波信号が入力される外部端子16が形成されている。
コプレーナ線路はシリコン基板11上にフォトリソグラフィ技術により形成し、信号導体12及び接地導体13がシリコン基板11と電気的に接触、例えば、オーミック接触、ショットキ接触等、好ましくはオーミック接触がとれるように熱処理を行っている。
なお、シリコン基板11には抵抗率が0.5〜10.5kΩ・cm、好ましくは0.9〜10.1kΩ・cm、更に好ましくは1〜10kΩ・cmの高抵抗シリコン基板が適当であるが、実施例1ではシリコン基板11として抵抗率が1kΩ・cmのものを用いている。
また、ミリ波モノリシック集積回路14の入力端子は内部に結合容量が挿入されているので、低周波では高インピーダンスになっている。
このように構成されたミリ波実装用配線基板は図示していないセラミック基板等に搭載され、ミリ波通信モジュールが構成される。
また、コプレーナ線路12,13の配線導体厚は数μm程度で、線路導体12,13はシリコン基板11に電気的に接触されている。
なお、コプレーナ線路として、図2でシリコン基板11の厚さを間隔s又は幅wと同程度の寸法にし、シリコン基板11の底面に更に接地電極を形成したグランデッドコプレーナ線路を拳げることもできる。
このとき、シリコン基板11はシリコンが半導体なのである程度導電性があるが、その抵抗率が約300Ω・cm以上では誘電緩和周波数が500MHz程度となり、30GHz以上のミリ波ではほぼ誘電体として振る舞い、シリコン基板11上に形成された伝送線路12,13でミリ波信号の伝送が十分可能となる。
実施例1では、抵抗率が1kΩ・cmであるので、単位長さ当たりの損失は0.032dB/mmとなり、10mmの伝送線路全体では0.32dBの損失で、実用上問題ない値となっている。
なお、抵抗率が0.5〜10.5kΩ・cmであっても、図3で示した伝送損失から判断して十分に使用に耐え得るものである。
また、図1の外部端子16から静電気が印加された場合、シリコン基板11に導電性があることから、静電気を逃がす経路がシリコン基板11により形成され、静電気の電流は信号導体12、シリコン基板11、接地導体13の経路で流れることになる。
静電耐圧試験器17は人体モデルにするため、可変の直流電源Vaから充電用直列抵抗R1、スイッチSWを介して100pFの容量Cに充電した静電気を1.5kΩの抵抗R2を通して伝送線路配線基板18の外部端子16に印加するように構成されている。
なお、実施例1の場合、伝送線路配線基板18のシリコン基板上に構成されたミリ波伝送線路に相当する並列抵抗R3は、コプレーナ線路の周知な等角写像解析により、シリコン基板の抵抗率、伝送線路の導体長、導体幅、間隔の数値を使用して計算され、674Ωとなる。
ミリ波モノリシック集積回路19の入力端子20には図示してないが内部にミリ波帯用結合容量が挿入されており、ミリ波の周期に比べて静電耐圧試験器17で発生する静電気のパルス時間は十分長いため、ミリ波モノリシック集積回路19は静電気パルスに対しては高インピーダンスとなり、等価回路的には図4のようにほぼ開放となる。
即ち、R2=1.5kΩ、R3=0.674kΩなので、静電気パルスはR3/(R2+R3)=0.674/(1.5+0.674)=1/3.2となる。
従って、実施例1と従来例を比較すると、ミリ波モノリシック集積回路への入力電圧Vinは1/3.2となるので、実施例1の静電耐圧は従来例の約3.2倍に向上する。
ミリ波実装用配線基板は、シリコン基板21と、シリコン基板21に形成したミリ波信号を伝達する伝送線路の導体22,23で構成される。
図5,6の場合、伝送線路としてマイクロストリップ線路を使用しているので、シリコン基板21の表面にマイクロストリップ線路の信号導体22が形成され、裏面にマイクロストリップ線路の接地導体23が形成され、信号導体22の端面には外部からミリ波信号が入力される外部端子26が形成されている。
半導体チップ24とミリ波実装用配線基板は接地導体が表面に形成されている実装基板28に搭載されてミリ波通信モジュールが構成される。
なお、実施例2では抵抗率が2kΩ・cmのシリコン基板を使用する。
また、ミリ波モノリシック集積回路24の図示してない入力端子は内部に結合容量が挿入されているので、低周波では高インピーダンスになっている。
このとき、シリコン基板24にはある程度導電性があるが、その抵抗率が約300Ω・cm以上では誘電緩和周波数が500MHzとなり、30GHz以上のミリ波ではほぼ誘電体として振る舞い、シリコン基板21上に形成された伝送線路22でミリ波信号の伝送が十分可能となる。
実施例2では、抵抗率が2kΩ・cmであるので、単位長さ当たりの損失は0.018dB/mmとなり、10mmの伝送線路全体では0.18dBの損失で、実用上問題ない値となっている。
また、図5の外部端子26から静電気が印加された場合、シリコン基板21に導電性があることから、静電気を逃がす経路がシリコン基板21により形成され、静電気の電流は図6の信号導体22、シリコン基板21、接地導体23の経路で流れることになる。
実施例1のときと同様にR2=1.5kΩ、R3=1.18kΩを適用して従来例と比較すると、ミリ波モノリシック集積回路24への入力電圧Vinは1.18/(1.5+1.18)=1/2.3となり、実施例2の静電耐圧は従来例の約2.3倍に向上する。
実施例1の場合は、シリコン基板11上に直接信号導体12及び接地導体13を形成して電気的に接触させた構造にしているが、実施例3では、信号導体32及び接地導体33の大半がシリコン基板31の表面に形成した絶縁膜39上に形成され、信号導体32及び接地導体33の一部は絶縁膜39が形成されていないシリコン基板31上に形成され、電気的に接触されている。半導体チップ34がバンプ35により線路導体32,33にフリップチップ接続されるのは実施例1と同じである。
このように構成した場合にも、信号導体32及び接地導体33とシリコン基板31との導通がとれるので、実施例1と同等の効果を得ることができる。
なお、上記した実施例2では、半導体チップをミリ波モノリシック集積回路を例にして説明したが、ミリ波半導体素子であっても構わない。
12,22,32 信号導体
13,23,33 接地導体
14,24,34 半導体チップ
15,35 バンプ
16,26,36 外部端子
27 リボンワイヤ
28 実装基板
39 絶縁膜
Claims (3)
- ミリ波半導体チップを実装する抵抗率が0.5〜10.5kΩ・cmのシリコン基板に、ミリ波信号を伝達する伝送線路を構成する信号導体及び接地導体を電気的に接触させて形成し、前記信号導体に静電気が印加された場合、前記シリコン基板を通じて前記接地導体に静電気を逃がすようにしたことを特徴とするミリ波実装用配線基板。
- ミリ波半導体チップを実装する抵抗率が0.5〜10.5kΩ・cmのシリコン基板に、ミリ波信号を伝達する伝送線路を構成する信号導体及び接地導体の一部を電気的に接触させて形成し、残りの前記信号導体及び接地導体を前記シリコン基板上に形成した絶縁膜上に形成し、前記信号導体に静電気が印加された場合、前記シリコン基板を通じて前記シリコン基板に電気的に接触させて形成した前記接地導体に静電気を逃がすようにしたことを特徴とするミリ波実装用配線基板。
- 請求項1又は2に記載のミリ波実装用配線基板において、前記電気的に接触させる手段がオーミック接触又はショットキ接触であることを特徴とするミリ波実装用配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005374207A JP4661588B2 (ja) | 2005-12-27 | 2005-12-27 | ミリ波実装用配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005374207A JP4661588B2 (ja) | 2005-12-27 | 2005-12-27 | ミリ波実装用配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007180119A JP2007180119A (ja) | 2007-07-12 |
JP4661588B2 true JP4661588B2 (ja) | 2011-03-30 |
Family
ID=38305042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005374207A Expired - Fee Related JP4661588B2 (ja) | 2005-12-27 | 2005-12-27 | ミリ波実装用配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4661588B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5260127B2 (ja) * | 2008-04-18 | 2013-08-14 | 国立大学法人東北大学 | 炭化珪素の製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267659A (ja) * | 1992-03-19 | 1993-10-15 | Nec Corp | 半導体装置 |
JPH0774285A (ja) * | 1993-04-07 | 1995-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH0974118A (ja) * | 1995-09-04 | 1997-03-18 | Matsushita Electric Ind Co Ltd | 半導体装置、配線基板およびこれらの製造方法 |
JPH11176989A (ja) * | 1997-12-08 | 1999-07-02 | Ricoh Co Ltd | 誘電体基板および誘電体基板を用いた高周波回路 |
JPH11251532A (ja) * | 1997-12-29 | 1999-09-17 | Texas Instr Inc <Ti> | 集積回路マザ―ボ―ド |
JP2000068714A (ja) * | 1998-08-19 | 2000-03-03 | Sharp Corp | ミリ波用整合回路および通信モジュール |
JP2000114423A (ja) * | 1998-09-30 | 2000-04-21 | New Japan Radio Co Ltd | 半導体素子の実装方法 |
JP2002319658A (ja) * | 2001-04-20 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004356310A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | 半導体高周波装置とその製造方法 |
-
2005
- 2005-12-27 JP JP2005374207A patent/JP4661588B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267659A (ja) * | 1992-03-19 | 1993-10-15 | Nec Corp | 半導体装置 |
JPH0774285A (ja) * | 1993-04-07 | 1995-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH0974118A (ja) * | 1995-09-04 | 1997-03-18 | Matsushita Electric Ind Co Ltd | 半導体装置、配線基板およびこれらの製造方法 |
JPH11176989A (ja) * | 1997-12-08 | 1999-07-02 | Ricoh Co Ltd | 誘電体基板および誘電体基板を用いた高周波回路 |
JPH11251532A (ja) * | 1997-12-29 | 1999-09-17 | Texas Instr Inc <Ti> | 集積回路マザ―ボ―ド |
JP2000068714A (ja) * | 1998-08-19 | 2000-03-03 | Sharp Corp | ミリ波用整合回路および通信モジュール |
JP2000114423A (ja) * | 1998-09-30 | 2000-04-21 | New Japan Radio Co Ltd | 半導体素子の実装方法 |
JP2002319658A (ja) * | 2001-04-20 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004356310A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | 半導体高周波装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007180119A (ja) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6903402B2 (en) | Interdigital capacitor having a cutting target portion | |
US6727716B1 (en) | Probe card and probe needle for high frequency testing | |
JP4251855B2 (ja) | 高周波・高速用デバイスの検査治具の製法 | |
JP3005288B2 (ja) | インピーダンス・マッチング・カプラ | |
WO2004107401A3 (en) | Probe for testing a device under test | |
ATE350767T1 (de) | Leistungstransistoranordnung höher frequenz | |
JP6270762B2 (ja) | Ic回路 | |
EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
US20040227163A1 (en) | Semiconductor device | |
JP4661588B2 (ja) | ミリ波実装用配線基板 | |
JP4784158B2 (ja) | プローブカード、およびこれを用いた直流特性測定方法 | |
US6762493B2 (en) | Microwave integrated circuit | |
JP2018170610A5 (ja) | ||
US10707180B2 (en) | Impedance matching circuit for RF devices and method therefor | |
CN111095670B (zh) | 传输线偏压电阻器 | |
JP4045830B2 (ja) | 受光モジュール | |
CN108663547B (zh) | 接地回路减少装置 | |
US4004256A (en) | High frequency amplifier stage with input reference translation and output matching | |
JP2005101097A (ja) | 半導体装置及びその製造方法 | |
JP2880023B2 (ja) | 高周波トランジスタ回路 | |
CN114778921B (zh) | 一种基于边缘电场的功率模块开关电压测量方法 | |
JP3378808B2 (ja) | 拡張コア・コネクタ | |
WO2023182051A1 (ja) | 電子部品 | |
JP2005101218A (ja) | 半導体装置の製造方法 | |
JPH08226934A (ja) | プローブ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |