JP2004356310A - 半導体高周波装置とその製造方法 - Google Patents
半導体高周波装置とその製造方法 Download PDFInfo
- Publication number
- JP2004356310A JP2004356310A JP2003151149A JP2003151149A JP2004356310A JP 2004356310 A JP2004356310 A JP 2004356310A JP 2003151149 A JP2003151149 A JP 2003151149A JP 2003151149 A JP2003151149 A JP 2003151149A JP 2004356310 A JP2004356310 A JP 2004356310A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring conductor
- concave portion
- frequency device
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Waveguides (AREA)
Abstract
【解決手段】シリコン基板1に形成された凹部1a及びシリコン基板1の表面上に形成されたミアンダ形状のストリップ導体である配線導体膜50と、その両端のシリコン基板1上に位置する引き出し電極50a,50bとによりインダクタデバイス60を形成する。当該インダクタデバイス60を、そのシリコン基板1の凹部1aが別のシリコン基板11に形成されたRF−CMOS素子回路11aの形成面に対向するように、メタルバンプ9及び樹脂補強材10を用いてフリップチップ実装することにより半導体高周波装置を形成した。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、マイクロ波、準ミリ波及びミリ波などの高周波信号を伝送し又は処理する、高周波伝送線路、高周波デバイスや高周波回路などの高周波装置を半導体素子に適用する半導体高周波装置とその製造方法に関する。
【0002】
【従来の技術】
近年、マイクロマシニング技術を用いた高周波デバイスである、いわゆるRFMEMS(Radio Frequency Micro−Electro−Mechanical−Systems)デバイスが注目されている。本技術では、高アスペクト構造やメンブレイン構造を作製できるため、安価なシリコン基板上に高周波回路を作製しても基板の影響を受けにくく、従って、低コストで高性能な高周波デバイスが期待できる。また、近年、高周波用のシリコンCMOS回路において、その使用可能な上限周波数がGHz帯まで伸びており、シリコンのCMOS能動回路とRF−MEMS受動回路を一体化することによって、高周波用モジュールの高機能化と小型化が期待されている。
【0003】
一方、高周波受動回路素子と、能動回路である半導体素子とを一体化する方法は、両者を同一基板上に形成するモノリシック手法と、素子の何れか一方を他方にフリップチップ実装するハイブリッド手法がある。ここで、「フリップチップ実装」とは、ICチップ表面部の電極(ボンディングパッド)にバンプと呼ばれる瘤形状の突起電極を有するICチップ、もしくはそのようなチップ形態をいい、このチップを下向きに(フェースダウン)にしてプリント基板などの配線部に実装させることをいう。
【0004】
例えば、モノリシック手法を用いて、高周波受動回路素子と、能動回路である半導体素子とを一体化した高周波装置(以下、従来例という。)が非特許文献1において報告されている。この従来例の高周波装置では、シリコン基板上に受動回路であるスパイラル型インダクタが、有機高分子材料であるBCB(ベンゾシクロブテン)を層間絶縁膜に用いて形成されており、このスパイラル型インダクタを含む高周波回路では、同一のシリコン基板上に能動回路素子が配置され、上記受動回路とモノリシックで構成されている。
【0005】
【非特許文献1】
P. Abele et al., ”Si MMIC Quadrature Hybrid Coupler for 1.35GHz”, Proceedings of IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, pp.83−86, Germany, April, 2000。
【0006】
【発明が解決しようとする課題】
高周波受動回路素子と、能動回路である半導体素子とを一体化するための、モノリシック手法とハイブリッド手法においては、各手法において長所、短所があるが、高周波装置では、受動回路素子がかなりの面積を占めるため、モノリシック手法では全体サイズが大きくなってしまう。また、10GHz以上の高い周波数帯になると、能動回路で使われる低抵抗シリコン基板が、受動回路側では損失の原因となり、モノリシック化には問題があった。
【0007】
特に、従来例の高周波装置では、高い周波数側で層間絶縁膜の誘電率が無視できなくなり、所望の特性を得るための適用可能な周波数上限は高々5GHz程度であった。
【0008】
以上説明したように、従来例の高周波装置では、安価なシリコン基板を用いる場合、適用周波数に限界があり、5GHz以上の通信用途に対しては有効でない。また、受動回路が能動回路と同一平面上に存在するため、素子サイズが大きくなるなどの問題があった。
【0009】
本発明の目的は以上の問題点を解決し、従来技術に比較して、小型・軽量化することができ、製造方法が簡単であって、しかも5GHz以上の高い周波数帯においても低損失である半導体高周波装置とその製造方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明に係る半導体高周波装置は、基板表面に第1の凹部を有する第1の基板と、少なくとも上記第1の凹部を含む上記第1の基板上に形成された配線導体とを備えた機能デバイスと、
基板表面に半導体素子回路を有する第2の基板とを備えた半導体高周波装置であって、
上記第1の基板の第1の凹部が上記半導体素子回路に対向するように、上記第1の基板を上記第2の基板にフリップチップ実装したことを特徴とする。
【0011】
【発明の実施の形態】
以下、本発明に係る種々の実施の形態について詳細説明する。なお、図面において、同様の構成要素については同一の符号を付して、その詳細説明を省略する。
【0012】
実施の形態1.
図1は本発明に係る実施の形態1であるインダクタデバイス60の構造を示す斜視図であり、図2は図1のインダクタデバイス60をフェースダウンで、RF−CMOS素子回路11aを有するシリコン基板11にフリップチップ実装してなる半導体高周波装置において、インダクタデバイス60の幅方向の中央部を切断したときの縦断面図である。
【0013】
この実施の形態1に係るインダクタデバイス60は、MEMS技術を用いて形成された機能デバイスであって、図1及び図2に示すように、シリコン基板1に形成された凹部1a及びシリコン基板1の表面上に形成されたミアンダ形状のストリップ導体である配線導体膜50と、その両端のシリコン基板1上に位置する引き出し電極50a,50bとによりインダクタデバイス60を形成し、当該インダクタデバイス60を、そのシリコン基板1の凹部1aが別のシリコン基板11に形成されたRF−CMOS素子回路11aの形成面に対向するように、メタルバンプ9及び樹脂補強材10を用いてフリップチップ実装したことを特徴としている。
【0014】
まず、インダクタデバイス60の構造及び製造方法について図1及び図2を参照して以下に説明する。
【0015】
図1及び図2において、シリコン基板1には所定の深さを有する逆矩形錐台形状の凹部1aが、いわゆるマイクロマイニング技術により、例えばKOHにてなるアルカリ水溶液を用いてシリコン基板1の表面をエッチングすることにより形成される。次いで、当該凹部1aの底面に、並びにその底面から斜面を介して例えば符号50a,50bで示すごとくシリコン基板1の表面に延在するように、スパッタリング法、写真製版法及びイオンビームエッチング法を用いて、Auにてなりミアンダ形状を有する配線導体膜50が形成されている。さらに、上記凹部1aの底面であって配線導体膜50が形成されていない部分をさらに、当該配線導体膜50をマスクパターンとして用いて例えばイオンビームエッチング法又はウエットエッチング法を用いてエッチングすることにより、凹部1aの底面よりも深い凹部1bを形成する。すなわち、配線導体膜50は凹部1aの底面上に形成されているが、その周囲はさらなるエッチングによりより深い凹部1bが形成されている。
【0016】
次いで、以上のように形成された図1のインダクタデバイス60に加えて、図2に示すように、シリコン基板1上に、高周波FETなどの半導体素子回路を含む能動回路であるRF−CMOS素子回路11aを形成してなるシリコン基板1を用意する。ここで、RF−CMOS素子回路11aは、その形成面上に、少なくとも、2つの電極パッド12a,12bを有している。
【0017】
そして、上記インダクタデバイス60を、図2に示すように上下逆にひっくり返してフェースダウンし、シリコン基板1の凹部1aの底面が別のシリコン基板11のRF−CMOS素子回路11aの形成面に対向するように配置し、かつ引き出し電極50aがメタルバンプ9aを介してRF−CMOS素子回路11aの電極パッド12aに電気的に接続され、引き出し電極50bがメタルバンプ9bを介してRF−CMOS素子回路11aの電極パッド12bに電気的に接続されるように、メタルバンプ9a,9b及びいわゆるアンダーフィルと呼ばれる樹脂補強材10を用いて、インダクタデバイス60をシリコン基板1上にフリップチップ実装する。以上の工程により、実施の形態1に係る半導体高周波装置が完成する。ここで、図2に示すように、シリコン基板1の配線導体膜50と、シリコン基板11のRF−CMOS素子回路11aとの間に空隙21が形成される。
【0018】
ここで、樹脂補強材10は、フリップチップ実装時の2つのシリコン基板1,11間の接着固定度を高めてその信頼性を上げるために用いられる。また、凹部1aの底面のうち配線導体膜50が形成されていない底面をさらにエッチングしてより深い底面の凹部1bを形成していることにより、配線導体膜50を含むインダクタデバイス60に高周波信号を入力したときに、配線導体膜50と、RF−CMOS素子回路11aの接地導体(図示せず。)との間に発生する電磁界がシリコン基板1内に漏洩することを防止し、これにより、インダクタデバイス60自体の伝送損失を大幅に低減できる。なお、本実施の形態において凹部1bの形成は省略してもよい。
【0019】
以上のように構成された本実施の形態に係る半導体高周波装置によれば、以下の特有の効果を有する。
(1)例えばインダクタデバイス60の受動回路に凹部1a,1bを形成し、その底面に回路パターンを形成するため、フェースダウンで、RF−CMOS素子回路11aである能動素子を有するシリコン基板11にフリップチップ実装しても、上記凹部1aにより、シリコン基板1の配線導体膜50と、シリコン基板11のRF−CMOS素子回路11aとの間に空隙21が形成されているので、受動回路が能動回路からの漏洩する電磁波の干渉を受けにくい。
(2)また、これにより、インダクタデバイス60の伝送線路の特性インピーダンスなどのパラメータを、フリップチップ実装した後の影響をほとんど考えずに、受動回路単体で最適化でき、設計自由度が大幅に増大する。
(3)さらに、能動回路であるRF−CMOS素子回路11aの直上に受動回路であるインダクタデバイス60を実装できるため、全体としてのデバイス面積を小さくすることができる。
(4)またさらに、受動回路であるインダクタデバイス60と、能動回路であるRF−CMOS素子回路11aが別々のシリコン基板1,11で形成されているので、受動回路のために高抵抗率のシリコン基板1が適用可能で、より高い周波数帯でも低損失な受動回路であるインダクタデバイス60が実現できる。
【0020】
実施の形態2.
図3は本発明に係る実施の形態2であるインダクタデバイス70の構造を示す分解斜視図であり、図4は図3のインダクタデバイス70の構造を示す、一点鎖線の折れ線のA−A’線についての縦断面図である。また、図5は図3及び図4のインダクタデバイス70をフェースダウンし、RF−CMOS素子回路11aを有するシリコン基板11にフリップチップ実装してなる半導体高周波装置において、インダクタデバイス70の幅方向の中央部付近のA−A’線を切断したときの縦断面図である。
【0021】
この実施の形態2に係るインダクタデバイス70は、図3及び図4に示すように、シリコン基板1に形成された凹部1a及びシリコン基板1の表面上に形成された誘電体支持膜3と、凹部1a内の空隙を挟設する、誘電体支持膜3上に形成されたミアンダ形状のストリップ導体である配線導体膜4と、凹部1a上に形成された接地導体膜2とにより、マイクロストリップ線路を構成することにより、インダクタデバイス70を形成し、ここで、配線導体膜4が形成されていない誘電体支持膜3上に形成された配線導体膜6をスルーホール7内のスルーホール導体7cを介して接地導体膜2aに接続して接地し、さらに、図5に示すように、上記形成されたインダクタデバイス70を、そのシリコン基板1の凹部1aが別のシリコン基板11に形成されたRF−CMOS素子回路11aの形成面に対向するように、メタルバンプ9及び樹脂補強材10を用いてフリップチップ実装したことを特徴としている。
【0022】
図3及び図4において、シリコン基板1には所定の深さを有する逆矩形錐台形状の凹部1aが形成され、当該凹部1aの表面に、並びにその表面から例えば符号2aで示すごとくシリコン基板1の表面に延在して、インダクタデバイスのQ値を上げるために、Auにてなる接地導体膜2が形成されている。シリコン基板1及びその凹部1aの直上であって空隙20を介して、SixNy(0<x<3,2<y<5)にてなり、いわゆる誘電体メンブレイン支持膜と呼ばれる誘電体支持膜3が形成され、さらに、当該誘電体支持膜3上にAuにてなるミアンダ形状のストリップ導体であって、高周波においてインダクタを構成する配線導体膜4が形成されている。当該配線導体膜4の一端4a及び他端4bは、図5のシリコン基板11に形成されたRF−CMOS素子回路11aの電極パッド12a,12bと接続される端子として形成される。さらに、シリコン基板1の凹部1aが形成されていない接地導体膜2aの直上であって、配線導体膜4が形成されていないが配線導体膜6が形成されたシリコン基板1の縁端部の位置において、誘電体支持膜3をその厚さ方向に貫通するスルーホール7にスルーホール導体7cが充填され、これにより、上記配線導体膜6は、スルーホール導体7cを介して、その直下の接地導体膜2aに接続されて接地される。
【0023】
また、シリコン基板1の凹部1a上であって、配線導体膜4が形成されていない誘電体支持膜3の複数の部分において、誘電体支持膜3を貫通する矩形形状の開口部8が形成されている。当該開口部8は後述する製造工程において凹部1a内に充填されたレジスト犠牲層32をエッチングするために用いられる。ここで、レジスト犠牲層32が除去されることにより、凹部1a上の接地導体膜2と、配線導体膜4が形成された誘電体支持膜3との間に凹部1aとほぼ同じ体積を有し、空気層を構成する空隙20が形成される。
【0024】
図6(a)乃至図6(f)及び図7(a)乃至図7(e)は、図3及び図4のインダクタデバイス70の製造工程のうちの各工程を示す縦断面図である。これら図6及び図7を参照して、図3及び図4のインダクタデバイス70の製造工程について以下に説明する。
【0025】
まず、図6(a)に示すように、シリコン基板1の表面上に、シリコン酸化膜からなり、所定のパターンを有するマスクパターン層31が熱酸化法及び写真製版法を用いて形成される。次いで、図6(b)に示すように、いわゆるマイクロマシニング技術により、例えばKOHにてなるアルカリ水溶液を用いてシリコン基板1の表面をエッチングすることにより、所定の深さを有する凹部1aを形成する。当該エッチングされる深さはインダクタデバイスに要求されるQ値に基づいて決定されるが、一例として30μmである。そして、図6(c)に示すように、シリコン基板1の凹部1aに、並びにそれからシリコン基板1の表面に延在して、Auにてなる接地導体膜2をスパッタリング法などを用いて形成する。さらに、図6(d)に示すように、接地導体膜2の不要な箇所を写真製版法及びイオンビームエッチング法を用いて除去する。なお、ここで、図3に示すシリコン基板1の表面上の接地導体膜2aなどは残される。
【0026】
次いで、図6(e)に示すように、シリコン基板1の表面、その凹部1a及び接地導体膜2上に、レジスト犠牲層32を塗布して形成することにより、凹部1aの内部をレジスト犠牲層32のレジストにより充填する。さらに、図6(f)に示すように、写真製版法を用いてレジスト犠牲層32のうち、凹部1aより大きいパターン部分を残すようにエッチングし、ここで、それ以外のパターン部分を除去する。
【0027】
次いで、図7(a)に示すように、接地導体膜2やレジスト犠牲層32が形成されたシリコン基板1上において、化学機械的研磨法(Chemical Mechanical Polishing;以下、CMP法という。)を用いてレジスト犠牲層32の表面を接地導体膜2と同一平面上になるまで研磨することにより平坦化する。図7(b)に示すように、研磨後の表面上において、誘電体支持膜3をスパッタリング法などを用いて形成した後、写真製版法及び反応性イオンエッチング法を用いて、誘電体支持膜3をその厚さ方向で貫通するスルーホール7(図7において図示せず、図3において図示する。)を形成する。また、図7(c)に示すように、誘電体支持膜3上に、Auにてなる配線導体膜4をスパッタリング法などを用いて形成した後、写真製版法とイオンビームエッチング法を用いて、当該配線導体膜4がインダクタデバイスの所定のミアンダ形状のストリップ導体となるように所定のパターンでエッチングすることによりインダクタデバイスのための配線導体膜4を形成する。このとき、スルーホール7には、配線導体膜6の材料がスルーホール導体7cとして充填され、これにより、配線導体膜6はスルーホール導体7cを介して接地導体膜2aに接続される(図3参照。)。
【0028】
そして、図7(d)に示すように、レジスト犠牲層32の直上部であって、配線導体膜4が形成されていない誘電体支持膜3の複数の部分において、写真製版法及び反応性イオンエッチング法を用いて、誘電体支持膜3をその厚さ方向で貫通する矩形形状の複数の開口部8を形成する。さらに、図7(e)に示すように、ウエットエッチング法を用いて開口部8を介してレジスト犠牲層32をエッチングすることにより、当該レジスト犠牲層32を除去し、これにより、インダクタデバイスを製造することができる。
【0029】
以上の製造工程では、図6及び図7の工程を用いているが、本発明はこれに限らず、図6(f)の工程を省略して、図6(e)の工程から図7(a)の工程に進んでもよい。この場合においては、図6(e)の工程後の当該インダクタデバイスにおいて、レジスト犠牲層32に対して直接に、CMP法を用いてレジスト犠牲層32の表面を接地導体膜2と同一平面上になるまで研磨することにより平坦化してもよい。また、当該CMP法に代えて、所定の現像液を用いてレジスト犠牲層32をエッチングすることにより平坦化してもよい。これらの製造方法の変形例は他の実施の形態に対して適用してもよい。
【0030】
以上のように構成されたインダクタデバイス70においては、シリコン基板1上及びその凹部1a上に形成された誘電体支持膜3上に高周波用インダクタを構成する配線導体膜4を形成しており、いわゆるメンブレイン構造を有している。図3及び図4において、誘電体支持膜3及び空隙20を挟設する配線導体膜4及び接地導体膜2とにより、マイクロストリップ線路を構成しており、当該マイクロストリップ線路に高周波信号を入力したとき、当該高周波信号は配線導体膜4の長手方向に伝搬し、当該高周波信号の電磁界は誘電体支持膜3及び空隙20を介して配線導体膜4と接地導体膜2との間で発生する。しかしながら、誘電体支持膜3はきわめて薄く、また電磁界の発生箇所のほとんどが空隙20であるので、誘電体基板を用いる従来技術のマイクロストリップ線路に比較して、伝送損失を大幅に低減できる。また、この実施の形態2では、1枚のシリコン基板1のみを用いているので、デバイス構造がきわめて簡単であって、製造工程が簡単であり、これにより、製造コストを大幅に低減できるという特有の効果を有している。
【0031】
また、以上のように構成されたインダクタデバイス70においては、誘電体支持膜3上の配線導体膜6はスルーホール導体7cを介して接地導体である配線導体膜2aに接続されているので、接地導体の導体パッドを誘電体支持膜3上に形成することができ、当該インダクタデバイス70における配線設計上の自由度を増大できる。
【0032】
次いで、以上のように形成された図3のインダクタデバイス70に加えて、図5に示すように、シリコン基板1上にRF−CMOS素子回路11aを形成してなるシリコン基板1を用意する。ここで、RF−CMOS素子回路11aは、その形成面上に、少なくとも、2つの電極パッド12a,12bを有している。
【0033】
そして、上記インダクタデバイス70を、図5に示すように上下逆にひっくり返してフェースダウンし、シリコン基板1の凹部1aの底面が別のシリコン基板11のRF−CMOS素子回路11aの形成面に対向するように配置し、かつ引き出し電極50aがメタルバンプ9aを介してRF−CMOS素子回路11aの電極パッド12aに電気的に接続され、引き出し電極50bがメタルバンプ9bを介してRF−CMOS素子回路11aの電極パッド12bに電気的に接続されるように、メタルバンプ9a,9b及び樹脂補強材10を用いて、インダクタデバイス70をシリコン基板1上にフリップチップ実装する。以上の工程により、実施の形態2に係る半導体高周波装置が完成する。ここで、図5に示すように、インダクタデバイス70において、誘電体支持膜4上の配線導体膜4と接地導体膜2との間に空隙20が形成されるとともに、シリコン基板1の配線導体膜4と、シリコン基板11のRF−CMOS素子回路11aとの間に空隙22が形成される。
【0034】
以上のように構成された本実施の形態に係る半導体高周波装置によれば、以下の特有の効果を有する。
(1)例えばインダクタデバイス70の受動回路に凹部1aを形成し、その底面に回路パターンを形成するため、フェースダウンで、RF−CMOS素子回路11aである能動素子を有するシリコン基板11にフリップチップ実装しても、上記凹部1aにより、シリコン基板1の配線導体膜4と、シリコン基板11のRF−CMOS素子回路11aとの間に空隙22が形成されているので、受動回路が能動回路からの漏洩する電磁波の干渉を受けにくい。
(2)また、これにより、インダクタデバイス70の伝送線路であるマイクロストリップ線路の特性インピーダンスなどのパラメータを、フリップチップ実装した後の影響をほとんど考えずに、受動回路単体で最適化でき、設計自由度が大幅に増大する。
(3)さらに、能動回路であるRF−CMOS素子回路11aの直上に受動回路であるインダクタデバイス70を実装できるため、全体としてのデバイス面積を小さくすることができる。
(4)またさらに、受動回路であるインダクタデバイス70と、能動回路であるRF−CMOS素子回路11aが別々のシリコン基板1,11で形成されているので、受動回路のために高抵抗率のシリコン基板1が適用可能で、より高い周波数帯でも低損失な受動回路であるインダクタデバイス60が実現できる。
【0035】
実施の形態3.
図8は本発明に係る実施の形態3であるインダクタデバイス80の構造を示す斜視図であり、図9は図8のB−B’線についての縦断面図である。この実施の形態3に係るインダクタデバイス80は、図8及び図9に示すように、図1のインダクタデバイス60に比較して以下の点が異なる。その他の構成は実施の形態1と同様であり、その詳細な説明を省略する。
(1)ミアンダ形状のストリップ導体である配線導体膜50に代えて、矩形のスパイラル形状のストリップ導体である配線導体膜50を形成したこと。
(2)配線導体膜50の一端はシリコン基板1のおもて面上の引き出し電極50bに接続されて同じであるが、その他端はシリコン基板1の凹部1aの中央部に形成された矩形錐台形状の凸部1c上に形成された引き出し電極50cに接続されたこと。なお、凸部1cの上面はシリコン基板1のおもて面と実質的に同一の高さを有する。
(3)凹部1aよりも深い凹部1bは形成されていない。
【0036】
従って、図8及び図9に示すように、引き出し電極50bからの配線導体膜50は、シリコン基板1のおもて面上から凹部1aの傾斜面を経て、凹部1aの底面に達し、当該凹部1aの底面において矩形のスパイラル形状のストリップ導体で延在し、さらに、凸部1cの傾斜面を経て凸部1cのおもて面上の引き出し電極50cに至るように形成されている。
【0037】
図10は図8のインダクタデバイス80をフェースダウンし、RF−CMOS素子部11aを有するシリコン基板11にフリップチップ実装してなる半導体高周波装置において、インダクタデバイス80の幅方向の中央部を切断したとき(B−B’線に対応する)の縦断面図である。すなわち、図8のインダクタデバイス80も、図1のインダクタデバイス60と同様に、インダクタデバイス80をフェースダウンし、RF−CMOS素子部11aを有するシリコン基板11にフリップチップ実装することにより、図10の半導体高周波装置を得る。
【0038】
ここで、引き出し電極50bはメタルバンブ9bを介してシリコン基板11上に形成されたRF−CMOS素子回路12の電極パッド12bに接続され、引き出し電極50cはメタルバンブ9cを介してシリコン基板11上に形成されたRF−CMOS素子回路12の電極パッド12bに接続される。また、図10に示すように、シリコン基板1の配線導体膜50と、シリコン基板11のRF−CMOS素子回路11aとの間に空隙21が形成される。以上のように構成されたインダクタデバイス80及びそれを備えた半導体高周波装置は、図1及び図2のそれらと同様の作用効果を有する。
【0039】
ところで、従来技術のスパイラル型インダクタデバイスでは、非特許文献1で示されたように、2層のメタル膜が層間絶縁膜(非特許文献1でのBCBに相当する)を介して配線されていた。本実施の形態に係る構造では、MEMS特有の立体配線技術を利用しているため、以下の特有の効果を有する。
(1)2層のメタル膜間の層間絶縁膜が不要であり、配線導体膜50としてメタル1層で構成できるため形成プロセスがきわめて容易で、かつ低コストで半導体高周波装置を製造できる。
(2)上記層間絶縁膜に起因した誘電損がない。
【0040】
次いで、実施の形態3の変形例について以下に説明する。図11は本発明に係る実施の形態3の変形例であるインダクタデバイス80aの構造を示す縦断面図であり、図12は図11のインダクタデバイス80aをフェースダウンし、RF−CMOS素子部11aを有するシリコン基板11にフリップチップ実装してなる半導体高周波装置において、インダクタデバイス80aの幅方向の中央部を切断したときの縦断面図である。この実施の形態3の変形例に係るインダクタデバイス80aは、実施の形態3に係るインダクタデバイス80に比較して、図1の実施の形態1と同様に、凹部1aよりも深い凹部1bを形成したことを特徴としている。これ以外の構成は、実施の形態3と同様である。
【0041】
すなわち、図11及び図12に示すように、誘電損を実施の形態3よりもさらに低減するために、凹部1aの底面において配線導体膜50が形成された凹部1a以外の底面については、凹部1aよりも深い凹部1bを形成したことを特徴としている。その他の作用効果については、実施の形態3と同様である。
【0042】
なお、実施の形態3及びその変形例において、メタルバンプ9cをフリップチップをより強固にするための固定用のために用いているが、上述の電気的な接続に使用しないときは、メタルバンプ9cの形成を省略してもよい。
【0043】
他の変形例.
以上の実施の形態においては、インダクタデバイス、キャパシタデバイス、ハイブリッド回路、低域通過フィルタ回路、及び伝送線路の一例について説明しているが、本発明はこれに限らず、マイクロ波、準ミリ波又はミリ波などの高周波帯で動作可能な種々の高周波デバイス、高周波回路、高周波伝送線路などを含む高周波装置に広く適用することができる。
【0044】
以上の実施の形態においては、複数の開口部8を形成しているが、本発明はこれに限らず、レジスト犠牲層32を除去するために必要な少なくとも1つの開口部8を形成してもよい。
【0045】
以上の実施の形態においては、シリコン基板1,11を用いているが、本発明はこれに限らず、その他の半導体基板や、ガラス基板などの誘電体基板を用いてもよい。また、上記の誘電体支持膜3の材料はSixNyに限定するものでなく、誘電体支持膜3をシリコン酸化膜やポリイミド膜などで形成してもよい。さらに、配線導体膜4,6,50や接地導体膜2の材料はAuに限らず、Cuなどの低い抵抗値を有する金属導体膜であればよい。
【0046】
以上の実施の形態において、レジスト犠牲層32の材料としてレジストを用いているが、本発明はこれに限らず、ポリイミドなどの他の高分子有機材料を用いてもよい。ただし、図6(f)の工程においてパターニングするので、当該高分子有機材料は感光性であることが望ましい。
【0047】
【発明の効果】
以上詳述したように、本発明に係る半導体高周波装置によれば、基板表面に第1の凹部を有する第1の基板と、少なくとも上記第1の凹部を含む上記第1の基板上に形成された配線導体とを備えた機能デバイスと、
基板表面に半導体素子回路を有する第2の基板とを備えた半導体高周波装置であって、
上記第1の基板の第1の凹部が上記半導体素子回路に対向するように、上記第1の基板を上記第2の基板にフリップチップ実装する。
従って、本発明に係る半導体高周波装置は以下の特有の効果を有している。
(1)機能デバイスである受動回路に凹部を設け、その底面に回路パターンを形成するため、フェースダウンで半導体素子回路である能動回路素子にフリップチップ実装しても、受動回路が能動回路からの電磁波の干渉を受けにくい。
(2)また、これにより、機能デバイスにおける伝送線路の特性インピーダンスなどのパラメータを、実装した後の影響を殆ど考えずに、機能デバイスの受動素子単体で最適化でき、設計自由度を大幅に増大させることができる。
(3)さらに、半導体素子回路である能動回路の直上に、機能デバイスである受動回路を実装できるため、全体としてのデバイスの面積を小さくすることができる。
(4)またさらに、機能デバイスである受動回路と、半導体素子回路である能動回路が別々の基板で形成されているので、受動回路用として高抵抗率のシリコン基板を適用可能であって、より高い周波数帯においても低損失な受動回路を実現できる。
【図面の簡単な説明】
【図1】本発明に係る実施の形態1であるインダクタデバイス60の構造を示す斜視図である。
【図2】図1のインダクタデバイス60をフェースダウンし、RF−CMOS素子部11aを有するシリコン基板11にフリップチップ実装してなる半導体高周波装置において、インダクタデバイス60の幅方向の中央部を切断したときの縦断面図である。
【図3】本発明に係る実施の形態2であるインダクタデバイス70の構造を示す分解斜視図である。
【図4】図3のインダクタデバイス70の構造を示す、一点鎖線の折れ線のA−A’線についての縦断面図である。
【図5】図3及び図4のインダクタデバイス70をフェースダウンし、RF−CMOS素子部11aを有するシリコン基板11にフリップチップ実装してなる半導体高周波装置において、インダクタデバイス70の幅方向の中央部付近のA−A’線を切断したときの縦断面図である。
【図6】(a)は図3及び図4のインダクタデバイス70の製造工程のうちの第1の工程を示す縦断面図であり、(b)は図3及び図4のインダクタデバイス70の製造工程のうちの第2の工程を示す縦断面図であり、(c)は図3及び図4のインダクタデバイス70の製造工程のうちの第3の工程を示す縦断面図であり、(d)は図3及び図4のインダクタデバイス70の製造工程のうちの第4の工程を示す縦断面図であり、(e)は図3及び図4のインダクタデバイス70の製造工程のうちの第5の工程を示す縦断面図であり、(f)は図3及び図4のインダクタデバイス70の製造工程のうちの第6の工程を示す縦断面図である。
【図7】(a)は図3及び図4のインダクタデバイス70の製造工程のうちの第7の工程を示す縦断面図であり、(b)は図3及び図4のインダクタデバイス70の製造工程のうちの第8の工程を示す縦断面図であり、(c)は図3及び図4のインダクタデバイス70の製造工程のうちの第9の工程を示す縦断面図であり、(d)は図3及び図4のインダクタデバイス70の製造工程のうちの第10の工程を示す縦断面図であり、(e)は図3及び図4のインダクタデバイス70の製造工程のうちの第11の工程を示す縦断面図である。
【図8】本発明に係る実施の形態3であるインダクタデバイス80の構造を示す斜視図である。
【図9】図8のB−B’線についての縦断面図である。
【図10】図8のインダクタデバイス80をフェースダウンし、RF−CMOS素子部11aを有するシリコン基板11にフリップチップ実装してなる半導体高周波装置において、インダクタデバイス80の幅方向の中央部を切断したとき(B−B’線に対応する)の縦断面図である。
【図11】本発明に係る実施の形態3の変形例であるインダクタデバイス80aの構造を示す縦断面図である。
【図12】図11のインダクタデバイス80aをフェースダウンし、RF−CMOS素子部11aを有するシリコン基板11にフリップチップ実装してなる半導体高周波装置において、インダクタデバイス80aの幅方向の中央部を切断したときの縦断面図である。
【符号の説明】
1 シリコン基板、1a,1b 凹部、1c 凸部、2,2a 接地導体膜、3誘電体支持膜、4 配線導体膜、4a,4b 引き出し電極、6 配線導体膜、7 スルーホール、7c スルーホール導体、8 開口部、9a,9b,9cメタルバンプ、10 樹脂補強材、11 シリコン基板、11a RF−CMOS素子回路、12a,12b 電極パッド、20,21,22 空隙、31 マスクパターン層、32 レジスト犠牲層、50 配線導体膜、50a,50b,50c 引き出し電極、60,70、80,80a インダクタデバイス。
Claims (10)
- 基板表面に第1の凹部を有する第1の基板と、少なくとも上記第1の凹部を含む上記第1の基板上に形成された配線導体とを備えた機能デバイスと、
基板表面に半導体素子回路を有する第2の基板とを備えた半導体高周波装置であって、
上記第1の基板の第1の凹部が上記半導体素子回路に対向するように、上記第1の基板を上記第2の基板にフリップチップ実装したことを特徴とする半導体高周波装置。 - 上記配線導体が形成された上記第1の凹部の部分以外の、上記第1の凹部の部分において形成され、上記第1の凹部よりも深い深さを有する第2の凹部をさらに備えたことを特徴とする請求項1記載の半導体高周波装置。
- 基板表面に凹部を有する第1の基板を備えた機能デバイスと、基板表面に半導体素子回路を有する第2の基板とを備えた半導体高周波装置であって、
上記機能デバイスは、
少なくとも上記凹部を含む上記第1の基板上に形成された第1の配線導体と、上記第1の基板の凹部の直上に第1の空隙を挟んで上記第1の基板上に形成された誘電体支持膜と、上記誘電体支持膜の表面の一部に形成された第2の配線導体とをさらに備え、
上記第2の配線導体が第2の空隙を挟んで上記半導体素子回路に対向するように、上記第1の基板を上記第2の基板にフリップチップ実装したことを特徴とする半導体高周波装置。 - 上記機能デバイスは、
上記誘電体支持膜の表面の一部に形成された第3の配線導体と、
上記第1の配線導体と上記第3の配線導体の位置における上記誘電体支持膜を貫通するように形成された少なくとも1つのスルーホールと、
上記スルーホールに形成され、上記第1の配線導体と上記第3の配線導体とを接続するスルーホール導体とをさらに備えたことを特徴とする請求項3記載の半導体高周波装置。 - 上記機能デバイスは、上記誘電体支持膜を貫通するように上記第1の空隙の直上に形成され、上記空隙を形成するための少なくとも1つの開口部をさらに備えたことを特徴とする請求項3又は4記載の半導体高周波装置。
- 上記第1の配線導体は接地導体であることを特徴とする請求項3乃至5のうちの少なくとも1つ記載の半導体高周波装置。
- 第1の基板の基板表面を所定の深さまでエッチングして第1の凹部を形成する第1の工程と、
少なくとも上記第1の凹部を含む上記第1の基板上に第1の配線導体を形成する第2の工程と、
第2の基板の基板表面に半導体素子回路を形成する第3の工程と、
上記第1の基板の第1の凹部が上記半導体素子回路に対向するように、上記第1の基板を上記第2の基板にフリップチップ実装する第4の工程とを含むことを特徴とする半導体高周波装置の製造方法。 - 請求項7記載の半導体高周波装置の製造方法において、
上記第2の工程よりも後であって、上記第4の工程よりも前に実行され、上記配線導体が形成された上記第1の凹部の部分以外の、上記第1の凹部の部分において、上記第1の凹部よりも深い深さを有する第2の凹部を形成する第5の工程をさらに含むことを特徴とする半導体高周波装置の製造方法。 - 第1の基板の基板表面を所定の深さまでエッチングして凹部を形成する第1の工程と、
少なくとも上記凹部を含む上記基板上に第1の配線導体を形成する第2の工程と、
上記第1の基板の凹部の中に犠牲層材料を充填し、少なくとも上記凹部とその周辺以外の第1の基板上に形成された当該犠牲層材料を除去する第3の工程と、
上記犠牲層材料の表面と、上記第1の基板又は上記第1の配線導体の表面が実質的に同一の平面上になるように平坦化して犠牲層を形成する第4の工程と、
少なくとも平坦化された上記犠牲層の表面及び上記第1の基板上に誘電体支持膜を形成する第5の工程と、
上記誘電体支持膜の表面に第2の配線導体を形成する第6の工程と、
上記誘電体支持膜を貫通する少なくとも1つの開口部を上記犠牲層の直上に形成する第7の工程と、
上記開口部を介して上記犠牲層を除去する第8の工程と、
第2の基板の基板表面に半導体素子回路を形成する第9の工程と、
上記第2の配線導体が第2の空隙を挟んで上記半導体素子回路に対向するように、上記第1の基板を上記第2の基板にフリップチップ実装する第10の工程とを含むことを特徴とする半導体高周波装置の製造方法。 - 請求項9記載の半導体高周波装置の製造方法において、
上記第6の工程は、上記誘電体支持膜の表面に第3の配線導体を形成することを含み、
上記第5の工程と上記第6の工程との間に、上記第1の配線導体と上記第3の配線導体の位置における上記誘電体支持膜を貫通するスルーホールを形成する第11の工程をさらに含み、
上記第6の工程は、上記第3の配線導体を上記スルーホールに充填し、上記第1の配線導体と上記第3の配線導体を接続するスルーホール導体を形成することを特徴とする高周波装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003151149A JP2004356310A (ja) | 2003-05-28 | 2003-05-28 | 半導体高周波装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003151149A JP2004356310A (ja) | 2003-05-28 | 2003-05-28 | 半導体高周波装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004356310A true JP2004356310A (ja) | 2004-12-16 |
Family
ID=34046761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003151149A Pending JP2004356310A (ja) | 2003-05-28 | 2003-05-28 | 半導体高周波装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004356310A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173433A (ja) * | 2005-12-21 | 2007-07-05 | Toyota Motor Corp | 凸部の頂面に被覆膜を形成する方法 |
JP2007180119A (ja) * | 2005-12-27 | 2007-07-12 | Oki Electric Ind Co Ltd | ミリ波実装用配線基板 |
KR100750742B1 (ko) | 2005-02-14 | 2007-08-22 | 삼성전자주식회사 | Rf 시스템 및 그 제조방법 |
JP2007288652A (ja) * | 2006-04-19 | 2007-11-01 | Mitsubishi Electric Corp | 高周波伝送線路 |
JP2008518467A (ja) * | 2004-10-29 | 2008-05-29 | アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド | 集積回路のパッケージング及び製造 |
JP2012217109A (ja) * | 2011-04-01 | 2012-11-08 | Mitsubishi Electric Corp | 高周波回路基板 |
JP2012244324A (ja) * | 2011-05-18 | 2012-12-10 | Mitsubishi Electric Corp | 高周波装置 |
-
2003
- 2003-05-28 JP JP2003151149A patent/JP2004356310A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008518467A (ja) * | 2004-10-29 | 2008-05-29 | アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド | 集積回路のパッケージング及び製造 |
KR100750742B1 (ko) | 2005-02-14 | 2007-08-22 | 삼성전자주식회사 | Rf 시스템 및 그 제조방법 |
JP2007173433A (ja) * | 2005-12-21 | 2007-07-05 | Toyota Motor Corp | 凸部の頂面に被覆膜を形成する方法 |
JP4675227B2 (ja) * | 2005-12-21 | 2011-04-20 | トヨタ自動車株式会社 | 凸部の頂面に被覆膜を形成する方法 |
JP2007180119A (ja) * | 2005-12-27 | 2007-07-12 | Oki Electric Ind Co Ltd | ミリ波実装用配線基板 |
JP4661588B2 (ja) * | 2005-12-27 | 2011-03-30 | 沖電気工業株式会社 | ミリ波実装用配線基板 |
JP2007288652A (ja) * | 2006-04-19 | 2007-11-01 | Mitsubishi Electric Corp | 高周波伝送線路 |
JP4563958B2 (ja) * | 2006-04-19 | 2010-10-20 | 三菱電機株式会社 | 高周波伝送線路 |
JP2012217109A (ja) * | 2011-04-01 | 2012-11-08 | Mitsubishi Electric Corp | 高周波回路基板 |
JP2012244324A (ja) * | 2011-05-18 | 2012-12-10 | Mitsubishi Electric Corp | 高周波装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7285841B2 (en) | Method of manufacturing signal processing apparatus | |
US10103450B2 (en) | Integration of area efficient antennas for phased array or wafer scale array antenna applications | |
TWI441307B (zh) | 內插器、模組及包括該內插器之電子裝置 | |
JP3939504B2 (ja) | 半導体装置並びにその製造方法および実装構造 | |
EP0782766B1 (en) | Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same | |
US6528732B1 (en) | Circuit device board, semiconductor component, and method of making the same | |
EP1487019A1 (en) | Electronic device and method of manufacturing thereof | |
CN107204295B (zh) | 电子元件封装件及制造该电子元件封装件的方法 | |
JP5522858B2 (ja) | 無線アプリケーション用高出力半導体素子および高出力半導体素子の製造方法 | |
JP2003115557A (ja) | 高周波モジュール基板装置 | |
KR20080057190A (ko) | 향상된 접지 성능과 매립된 안테나를 갖는 3d 전자 패키징구조체 | |
JP3941416B2 (ja) | 高周波モジュール装置及びその製造方法 | |
JPH11195732A (ja) | 半導体装置 | |
JP3173596B2 (ja) | マイクロ波・ミリ波回路装置 | |
JP2004356310A (ja) | 半導体高周波装置とその製造方法 | |
JP4426413B2 (ja) | 半導体装置の製造方法 | |
US6411182B1 (en) | Cavity resonator for reducing phase noise of voltage controlled oscillator and method for fabricating the same | |
JP4015746B2 (ja) | 半導体装置 | |
JP3608640B2 (ja) | 半導体装置およびその実装方法 | |
JP4462473B2 (ja) | 高周波回路基板及びそれを用いた半導体装置 | |
JP2007234763A (ja) | 半導体装置およびその製造方法 | |
JPH10290105A (ja) | 高周波用配線ボード | |
JPH10242599A (ja) | 配線基板 | |
JP4595240B2 (ja) | 高周波モジュール基板装置及びその製造方法 | |
TWI409935B (zh) | 薄膜元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |