JP4659885B2 - アクティブマトリクス基板、表示パネル、及び表示装置 - Google Patents

Description

本発明は、複数の画素がマトリクス状に設けられるアクティブマトリクス基板、及びこれを用いた表示パネル並びに表示装置に関する。

近年、液晶表示装置に代表される薄型ディスプレイの普及に伴って、その用途も益々多様化している。例えば、自動車の計器盤（インストルメントパネル）などに液晶表示装置が用いられることもある。つまり、液晶表示装置では、用途の多様化に対応すべく、既存の矩形の表示領域以外に、台形状、円形、あるいは五角形以上の多角形などの異形の表示領域をもつ表示パネルを構成することが望まれており、外形デザインの設計自由度を高めることが要望されている。さらに、液晶表示装置では、表示領域以外の領域を小さくして、表示パネル内の有効表示面積率を高めることも、コスト面や機構面の点からも望まれている。

一方、従来の液晶表示装置には、例えば特開２０００−７５２５７号公報または特開２００４−２１２５００号公報に記載されているように、楕円形、扇形状、あるいは多角形等の異形の形状に形成された表示領域を備えたものが提案されている。具体的には、これらの従来例では、最初に矩形の液晶表示装置を形成した後、前記矩形の液晶表示装置に対して破断処理や分断処理を施すことにより、異形の表示領域を具備した液晶表示装置を製造していた。

また、従来の液晶表示装置には、特開２００５−１９５７８８号公報に記載されているように、例えば丸形の液晶パネルにおいて、扇形の切り欠き部を形成するとともに、切り欠き部及び外周部に対して、液晶パネルをアクティブ駆動するための２種類の信号線の入力端子をそれぞれ設置することが提案されている。

すなわち、この従来例では、上記切り欠き部の縁に沿って、アクティブマトリクス基板上で同心円状に配線された複数の走査線にそれぞれ接続されて走査信号を入力する複数の走査線用の入力端子を設置していた。また、この従来例では、上記外周部の縁に沿って、アクティブマトリクス基板上で円の中心方向に各々延設された複数のデータ線にそれぞれ接続されてデータ信号を入力する複数のデータ線用の入力端子を設置していた。そして、この従来例では、アクティブマトリクス基板上で複数の走査線及び複数のデータ線を交差させるとともに、交差部に応じてＴＦＴ（薄膜トランジスタ；Thin Film Transistor）や画素電極などを含んだ画素を複数設け、丸形の液晶パネルにおいて画素単位のアクティブ駆動を行うことが可能とされていた。

しかしながら、上記のような従来の液晶表示装置では、輝度ムラや一走査線分の画素または一データ線分の画素の輝度のみが他の画素の輝度と異なるライン状欠陥などが発生し、表示品位が低下するという問題点があった。

具体的にいえば、上記従来の液晶表示装置では、上記のような異形の表示領域を形成した場合、そのアクティブマトリクス基板上の複数の走査線及び複数のデータ線において、画素数が異なる走査線及びデータ線が発生した。このため、従来の液晶表示装置では、複数の走査線及び複数のデータ線において、負荷が異なる走査線及びデータ線が生じて、輝度ムラやライン状欠陥などの発生を抑制することができずに、表示品位の低下を生じることがあった。

また、従来の液晶表示装置において、画素数に応じて、走査線及びデータ線にそれぞれ対する信号の大きさ（電圧値）を変更することにより、複数の走査線及び複数のデータ線での各負荷の不均一を是正することも考えられる。しかしながら、このような信号電圧値を変更してアクティブ駆動する場合、画素数の相異に応じて走査線及びデータ線への各信号電圧値を細かく変更したり、表示すべき情報の輝度に従って各データ線への信号電圧値を変更したりすることなどが要求される。このため、信号電圧値を変更して負荷の不均一を是正することは実際上不可能であった。

上記の課題を鑑み、本発明は、矩形以外の形状の表示領域に用いられるときでも、表示品位が低下するのを容易に防止することができるアクティブマトリクス基板、及びこれを用いた表示パネル並びに表示装置を提供することを目的とする。

上記の目的を達成するために、本発明にかかるアクティブマトリクス基板は、複数の行及び複数の列を有するマトリクス状に複数の画素が設けられるとともに、表示パネルの基板として用いられるアクティブマトリクス基板であって、
前記マトリクス状の行方向に配線される複数の第１の信号線と、
前記第１の信号線と交差するように、前記マトリクス状の列方向に配線される複数の第２の信号線とを備え、
前記複数の画素では、矩形以外の形状に形成された表示パネルの表示領域に対応するように、前記複数の行のうち、少なくとも１つの行の画素の設置数と他の行の画素の設置数とが相異されるとともに、前記複数の列のうち、少なくとも１つの列の画素の設置数と他の列の画素の設置数とが相異され、
前記複数の第１の信号線のうち、画素の設置数が他の行よりも少ない行に配線された第１の信号線と、前記複数の第２の信号線のうち、画素の設置数が他の列よりも少ない列に配線された第２の信号線とを、前記表示領域以外の箇所で交差させたことを特徴とするものである。

上記のように構成されたアクティブマトリクス基板では、上記マトリクス状に設けられる複数の画素において、複数の行のうち、少なくとも１つの行の画素の設置数と他の行の画素の設置数とを相異させ、かつ、複数の列のうち、少なくとも１つの列の画素の設置数と他の列の画素の設置数とを相異させることにより、矩形以外の形状に形成された表示パネルの表示領域に対応可能に構成されている。また、複数の第１の信号線のうち、画素の設置数が他の行よりも少ない行に配線された第１の信号線と、複数の第２の信号線のうち、画素の設置数が他の列よりも少ない列に配線された第２の信号線とを、表示領域以外の箇所で交差させている。これにより、画素の設置数が少ない第１及び第２の各信号線において、表示領域以外の箇所での交差部で容量を発生させることができ、第１及び第２の各信号線への信号電圧値を変更することなく、第１及び第２の各信号線において、負荷の不均一を是正することができる。したがって、上記従来例と異なり、矩形以外の形状の表示領域に用いられるときでも、負荷の不均一に起因する輝度ムラ及びライン状欠陥などの発生を抑制することができ、表示品位が低下するのを容易に防止することができる。

尚、上記画素には、ユーザに視認される有効な上記表示領域に設けられる画素だけでなく、ユーザに視認されない非表示領域（表示領域以外の箇所）に設けられるダミー画素を含ませることができる。

また、上記アクティブマトリクス基板では、前記複数の第１の信号線及び前記複数の第２の信号線において、画素の設置数が他の行よりも少ない行に配線された第１の信号線及び画素の設置数が他の列よりも少ない列に配線された第２の信号線の一方の信号線を延伸させて、表示領域以外の箇所で他方の信号線と交差させてもよい。

この場合、アクティブマトリクス基板のコンパクト化を簡単に図ることができる。

また、上記アクティブマトリクス基板において、前記複数の第１の信号線及び前記複数の第２の信号線の少なくとも一方の信号線には、入力される信号の信号入力方向が互いに異なる信号線が含まれていることが好ましく、さらに信号入力方向が互いに異なる信号線を交互に配線することが好ましい。

この場合、上記信号入力方向を揃えて複数の信号線を配線する場合に比べて、当該信号線の配線作業を簡単に行わせることができる。また、信号線間の電気絶縁耐力を容易に高めることができ、信号電圧のリーク対策も容易なものとすることができる。さらには、信号入力方向が互いに異なる信号線を交互に配線した場合、信号線間の電気絶縁耐力をより容易に高めることができ、信号電圧のリーク対策もより容易なものとすることができる。

また、上記アクティブマトリクス基板では、前記信号入力方向が互いに異なる信号線が、前記複数の第１の信号線及び前記複数の第２の信号線の一方の信号線に含まれている場合において、前記一方の信号線では、前記信号の入力側が前記表示領域以外の箇所で、前記複数の第１の信号線及び前記複数の第２の信号線の他方の信号線と交差していることが好ましい。

この場合、上記信号の非入力側で交差させる場合に比べて、上記一方の信号線の配線作業の簡単化を図りつつ、当該一方の信号線間で信号電圧のリークが生じるのを容易に防ぐことができる。この結果、不良品の発生率が小さい製造簡単なアクティブマトリクス基板を構成することができる。

また、上記アクティブマトリクス基板では、前記複数の第１の信号線及び前記複数の第２の信号線において、前記表示領域以外の箇所で交差している交差部で互いに対向する対向面積が、前記表示領域で交差している交差部で互いに対向する対向面積より大きくてもよい。

この場合、表示領域以外の箇所で交差している交差部において、発生する容量を確実に大きくすることができ、第１及び第２の各信号線での負荷の不均一を容易に是正することができる。

また、上記アクティブマトリクス基板において、前記表示領域以外の箇所で交差している交差部で互いに対向する対向面積が、前記表示領域で交差している交差部で互いに対向する対向面積の２倍以上であってもよい。

この場合、第１及び第２の各信号線での負荷の不均一をより容易に是正することができる。

また、上記アクティブマトリクス基板では、前記複数の第１の信号線及び前記複数の第２の信号線において、前記表示領域以外の箇所で交差している交差部に設けられた絶縁膜の厚さが、前記表示領域で交差している交差部に設けられた絶縁膜の厚さより薄くてもよい。

この場合、表示領域以外の箇所で交差している交差部において、発生する容量を確実に大きくすることができ、第１及び第２の各信号線での負荷の不均一を容易に是正することができる。

また、上記アクティブマトリクス基板において、前記表示領域以外の箇所で交差している交差部に設けられた絶縁膜の厚さが、前記表示領域で交差している交差部に設けられた絶縁膜の厚さの１／２以下であってもよい。

この場合、第１及び第２の各信号線での負荷の不均一をより容易に是正することができる。

また、上記アクティブマトリクス基板において、前記複数の第１の信号線及び前記複数の第２の信号線が配線される基板本体と、
前記複数の第１の信号線及び前記複数の第２の信号線に対し、信号をそれぞれ入力させる第１及び第２の駆動回路が設置される回路設置部を備えてもよい。

この場合、複数の第１の信号線及び複数の第２の信号線と第１及び第２の駆動回路との接続作業を簡単に行えるとともに、コンパクトで取扱性に優れたアクティブマトリクス基板を構成することができる。

また、本発明の表示パネルは、上記いずれかのアクティブマトリクス基板を備えていることを特徴とするものである。

上記のように構成された表示パネルでは、矩形以外の形状の表示領域に用いられるときでも、表示品位の低下を容易に防止されたアクティブマトリクス基板が使用されているので、優れた表示性能を有する表示パネルを容易に構成することができる。

また、上記表示パネルにおいて、外形形状が、矩形以外の形状に形成された表示領域の形状を基に定められていることが好ましい。

この場合、表示領域以外の領域を小さくした高い有効表示面積率を有する表示パネルを容易に構成することができる。

また、上記表示パネルにおいて、前記アクティブマトリクス基板に対向して配置される対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層とを備えてもよい。

この場合、優れた表示性能を有する液晶パネルを容易に構成することができる。

また、本発明の表示装置は、表示部を備えた表示装置であって、
前記表示部には、上記いずれかの表示パネルが用いられていることを特徴とするものである。

上記のように構成された表示装置では、矩形以外の形状の表示領域を有し、かつ、優れた表示性能を有する表示パネルが表示部に用いられているので、矩形以外の形状の表示領域を備えた高性能な表示装置を容易に構成することができる。

本発明によれば、矩形以外の形状の表示領域に用いられるときでも、表示品位が低下するのを容易に防止することができるアクティブマトリクス基板、及びこれを用いた表示パネル並びに表示装置を提供することが可能となる。

本発明の第１の実施形態にかかるアクティブマトリクス基板及びこれを用いた液晶表示装置の要部構成を示す平面図である。 （ａ）は図１に示したアクティブマトリクス基板の部分拡大図であり、（ｂ）は（ａ）のIIｂ−IIｂ線断面図であり、（ｃ）は（ａ）のIIｃ−IIｃ線断面図である。 図１に示した画素の具体的な構成を説明する図である。 （ａ）は図３のIVａ−IVａ線断面図であり、（ｂ）は図３のIVｂ−IVｂ線断面図である。 比較品１のアクティブマトリクス基板及びこれを用いた液晶表示装置の要部構成を示す平面図である。 図５に示したアクティブマトリクス基板の部分拡大図である。 比較品２のアクティブマトリクス基板の部分拡大図である。 本発明の第２の実施形態にかかるアクティブマトリクス基板及びこれを用いた液晶表示装置の要部構成を示す平面図である。 （ａ）は図８に示したアクティブマトリクス基板の部分拡大図であり、（ｂ）は（ａ）のIXｂ−IXｂ線断面図であり、（ｃ）は（ａ）のIXｃ−IXｃ線断面図である。 本発明の第３の実施形態にかかるアクティブマトリクス基板及びこれを用いた液晶表示装置の要部構成を示す平面図である。 本発明の第４の実施形態にかかるアクティブマトリクス基板及びこれを用いた液晶表示装置の要部構成を示す平面図である。 本発明の第５の実施形態にかかるアクティブマトリクス基板及びこれを用いた液晶表示装置の要部構成を示す平面図である。

以下、本発明の表示装置の好ましい実施形態について、図面を参照しながら説明する。なお、以下の説明では、本発明を透過型の液晶表示装置に適用した場合を例示して説明する。

［第１の実施形態］
図１は、本発明の第１の実施形態にかかるアクティブマトリクス基板及びこれを用いた液晶表示装置の要部構成を示す平面図である。図１において、本実施形態の液晶表示装置１は、台形状の外形形状に形成された表示部としての液晶パネル２と、本発明のアクティブマトリクス基板３とを備えており、液晶表示装置１には、複数の画素Ｐが複数の行及び複数の列を有するマトリクス状に設けられている。

アクティブマトリクス基板３は、図１に例示するように、複数のデータ線Ｓ１〜Ｓ１１（以下、“Ｓ”にて総称する。）及び複数の走査線Ｇ１〜Ｇ７（以下、“Ｇ“にて総称する。）が配線された基板本体３ａと、データ線Ｓに接続されてデータ信号を入力するソースドライバ４及び走査線Ｇに接続されて走査信号を入力するゲートドライバ５Ｌ及び５Ｒが設置されたドライバ設置部３ｂとを備えている。走査線Ｇ及びデータ線Ｓは、それぞれマトリクス状の行方向及び列方向に配線される第１及び第２の信号線を構成している。

基板本体３ａは、長方形と台形とを組み合わせた台形状の形状に構成されており、台形状の表示領域に対応可能になっている。一方、ドライバ設置部３ｂは、第２の駆動回路としてのソースドライバ４及び第１の駆動回路としてのゲートドライバ５Ｌ、５Ｒを設置する回路設置部を構成しており、長方形の形状に構成されている。尚、図１では、基板本体３ａとドライバ設置部３ｂとを明確にするために、それらの境界線を実線（直線）にて示しているが、実際のアクティブマトリクス基板３では、基板本体３ａとドライバ設置部３ｂとは一体的に構成されており、上記境界線は存在しない（後掲の図５、図８、図１０〜図１２においても同様。）。

また、基板本体３ａでは、図１の上下方向に配線されたデータ線Ｓと、同図の左右方向に配線された走査線Ｇとの交差部単位に、複数のスイッチング素子Ｓｗ（図に斜線部にて図示）が設けられている。これらの各スイッチング素子Ｓｗには、例えば薄膜トランジスタ（ＴＦＴ）が用いられており、各スイッチング素子Ｓｗは、上記複数の画素Ｐ毎に設けられている。

すなわち、液晶パネル２では、スイッチング素子Ｓｗが設けられ、かつ、隣接する２本のデータ線Ｓ及び隣接する２本の走査線Ｇにて区画された領域が、各画素Ｐの画素領域を構成している。そして、液晶パネル２では、図１に示すように、長方形と台形とを組み合わせた台形状の表示領域が形成されている。さらに、液晶パネル２では、その外形形状が台形状の表示領域を基に定められている。これにより、液晶パネル２では、表示領域以外の領域を小さくして、そのパネル全面（表示面）での有効表示面積率を容易に高めることができる。

ここで、図３及び図４を参照して、液晶パネル２の画素Ｐについて具体的に説明する。

図３は、図１に示した画素の具体的な構成を説明する図である。図４（ａ）は図３のIVａ−IVａ線断面図であり、図４（ｂ）は図３のIVｂ−IVｂ線断面図である。

図３に例示するように、画素Ｐでは、２本のデータ線Ｓ１と走査線Ｇ４、Ｇ５とで囲まれた画素領域の内部に、スイッチング素子Ｓｗ、画素電極Ｐｅ、及び補助容量対向電極Ｃｓ'が設けられている。また、データ線Ｓ１及びスイッチング素子Ｓｗ上には、ブラックマトリクス９が配置されている。尚、図３では、図面の簡略化のために、データ線Ｓ１に関して図の左側に設けられた画素の画素電極Ｐｅの図示は省略している。

スイッチング素子Ｓｗでは、ソース電極Ｓｗｓがデータ線Ｓ１に接続され、ゲート電極Ｓｗｇが走査線Ｇ４に接続されている。また、スイッチング素子Ｓｗのドレイン電極Ｓｗｄは、補助容量配線Ｃｓに対向するように設けられた補助容量対向電極Ｃｓ'に接続され、補助容量対向電極Ｃｓ'は、画素電極Ｐｅに接続されている。

そして、この画素Ｐでは、走査線Ｇ４から走査信号がゲート電極Ｓｗｇに入力されてスイッチング素子Ｓｗがオン状態にされたときに、表示すべき情報の階調に応じたデータ信号（電圧信号）がデータ線Ｓ１からソース電極Ｓｗｓに入力される。その後、データ信号はソース電極Ｓｗｓからドレイン電極Ｓｗｄ及び補助容量対向電極Ｃｓ'を経て画素電極Ｐｅに出力され、データ信号の電圧が当該画素Ｐにて保持される。

また、図４に示すように、液晶表示装置１は、アクティブマトリクス基板３の基板本体３ａと、アクティブマトリクス基板３の基板本体３ａに対向して配置される対向基板１０と、アクティブマトリクス基板３の基板本体３ａと対向基板１０との間に設けられた液晶層１１とを備えている。

基板本体３ａには、ガラス材または合成樹脂材からなる透明基板１２が含まれており、図４（ａ）に示すように、スイッチング素子Ｓｗの近傍では、互いに並設されたデータ線Ｓ１及びゲート電極Ｓｗｇと、これらのデータ線Ｓ１及びゲート電極Ｓｗｇを覆うように形成された絶縁膜６とが、透明基板１２上に設けられている。さらに、絶縁膜６の上方には、スイッチング素子Ｓｗの半導体層Ｓｗ１、コンタクト層Ｓｗ２、Ｓｗ３、ソース電極Ｓｗｓ及びドレイン電極Ｓｗｄ、保護膜７、層間絶縁膜８、画素電極Ｐｅ、及び配向膜１３が順次積層されている。

また、対向基板１０には、ガラス材または合成樹脂材からなる透明基板１４が含まれており、この透明基板１４上にブラックマトリクス９、ＲＧＢのいずれかのカラーフィルタ１５、及び隣接する画素Ｐのカラーフィルタ１５’が形成されている。また、互いに異なる色のカラーフィルタ１５、１５’上には、対向（共通）電極１６及び配向膜１７が順次積層されている。

また、図４（ｂ）に示すように、補助容量対向電極Ｃｓ’の近傍では走査線Ｇ４及び補助容量配線Ｃｓが透明基板１２上に並設されており、絶縁膜６にて覆われている。補助容量配線Ｃｓは、絶縁膜６を介して補助容量対向電極Ｃｓ’に対向配置されている。また、補助容量対向電極Ｃｓ’は、コンタクトホールｈにて画素電極Ｐｅに接続されている。さらに、走査線Ｇ４は、絶縁膜６を介してデータ線Ｓ１と交差するようになっている。

液晶層１１には、例えばＴＮモードの液晶が使用されており、液晶表示装置１では、透明基板１２の下側（非表示面側）に配置されたバックライト装置（図示せず）からの光が照射されるようになっている。さらに、透明基板１２の下側表面及び透明基板１４の液晶層１１と逆側の上側表面には、偏光板(図示せず)が貼り付けられている。そして、液晶表示装置１では、液晶層１１が表示すべき情報に応じて、画素単位に駆動されることにより、当該液晶層１１を通過する光量が制御されて、液晶パネル２の表示面に情報が表示される。

図１に戻って、基板本体３ａでは、上記台形状の表示領域に対応するために、図１の左右方向に平行な複数の行のうち、少なくとも１つの行の画素Ｐの設置数と他の行の画素Ｐの設置数とが相異されている。また、基板本体３ａでは、図１の上下方向に平行な複数の列のうち、少なくとも１つの列の画素Ｐの設置数と他の列の画素Ｐの設置数とが相異されている。

また、基板本体３ａでは、上記のような異形の画素領域を構成するために、データ線Ｓには、長さが異なるデータ線Ｓ１〜Ｓ１１を設けている。そして、ソースドライバ４が、データ線Ｓ１〜Ｓ１１に対して、データ信号を一方向（図の下方向）から入力させるようになっている。

一方、走査線Ｇには、ソースドライバ４を挟むように設けられたゲートドライバ５Ｌ、５Ｒのいずれかに接続されて、走査信号の信号入力方向が互いに異なる信号線Ｇ１〜Ｇ７が含まれている。つまり、ゲートドライバ５Ｌには、図１に示すように、２本の走査線Ｇ１と、走査線Ｇ２、Ｇ４、Ｇ６とが接続され、ゲートドライバ５Ｒには、ゲートドライバ５Ｌに接続された２本の走査線Ｇ１、Ｇ２、Ｇ４、Ｇ６と交互に配線されるように、２本の走査線Ｇ１と、走査線Ｇ３、Ｇ５、Ｇ７とが接続されている。そして、ゲートドライバ５Ｌは、対応する走査線Ｇ１、Ｇ２、Ｇ４、Ｇ６に対して、図の左側から走査信号を入力させ、ゲートドライバ５Ｒは、対応する走査線Ｇ１、Ｇ３、Ｇ５、Ｇ７に対して、図の右側から走査信号を入力させるようになっている。

以上のように、走査線Ｇでは、入力される走査信号の信号入力方向が互いに異なる走査線Ｇ１、Ｇ２、Ｇ４、Ｇ６と走査線Ｇ１、Ｇ３、Ｇ５、Ｇ７とが含まれているので、信号入力方向を揃えて複数の走査線Ｇを基板本体３ａ上に配線する場合に比べて、当該走査線Ｇの配線作業を簡単に行わせることができる。さらに、走査線Ｇ間の電気絶縁耐力を容易に高めることができ、走査信号（電圧）のリーク対策も容易なものとすることができる。しかも、走査線Ｇ１、Ｇ２、Ｇ４、Ｇ６と走査線Ｇ１、Ｇ３、Ｇ５、Ｇ７とが交互に配線されているので、上記電気絶縁耐力及びリーク対策をより容易に高めることができる。

尚、上記の説明以外に、データ線Ｓについて、走査線Ｇと同様に、データ信号の信号入力方向が互いに異なる二つのデータ線群に分けて、二つのソースドライバからそれぞれデータ信号を入力させることもできる。

また、データ線Ｓ６は、ダミーデータ線であり、最外周、つまり図１の右端列の各画素Ｐでの寄生容量が他の画素Ｐの寄生容量と同様量になるように、基板本体３ａ上に設けられている。また、このデータ線Ｓ６では、４本の走査線Ｇ１との各交差部の近傍に、図示を省略したスイッチング素子が接続されており、情報表示に寄与しないダミー画素が構成されている。そして、右端列の各画素Ｐにおいて、データ線Ｓと画素電極Ｐｅ間の寄生容量の相異や開口率の相異に起因して輝度ムラが発生するのを防いでいる。

同様に、走査線Ｇ７は、ダミー走査線であり、最外周、つまり図１の上端行の各画素Ｐでの寄生容量が他の画素Ｐの寄生容量と同様量になるように、基板本体３ａ上に設けられている。また、この走査線Ｇ７では、１６本のデータ線Ｓ１との各交差部の近傍に、図示を省略したスイッチング素子が接続されており、情報表示に寄与しないダミー画素が構成されている。そして、上端行の各画素Ｐにおいて、走査線Ｇと画素電極Ｐｅ間の寄生容量の相異や開口率の相異に起因して輝度ムラが発生するのを防いでいる。

尚、上記の説明では、ダミーデータ線Ｓ６及びダミー走査線Ｇ７の各々にスイッチング素子を接続してダミー画素を構成した場合について説明したが、本実施形態はこれに限定されるものではなく、ダミーデータ線Ｓ６やダミー走査線Ｇ７にスイッチング素子（さらには、画素電極）を接続しない構成でもよい。すなわち、ダミー画素を構成することなく、ダミーデータ線Ｓ６やダミー走査線Ｇ７だけを設けることにより、上記輝度ムラの発生を防止することもできる。

さらに、基板本体３ａでは、データ線Ｓ及び走査線Ｇのうち、画素Ｐの設置数が少ない列に配線されたデータ線Ｓを適宜延伸させて、表示領域の外側で画素Ｐの設置数が少ない行に配線された走査線Ｇと交差させている。これにより、基板本体３ａでは、画素Ｐの設置数が少ない行及び列にそれぞれ配線された走査線Ｇとデータ線Ｓとの交差部の数を増加させて、上記台形状の表示領域に応じて、複数の行及び複数の列の各々において画素Ｐの設置数を異ならせたときでも、輝度ムラ及びライン状欠陥などの発生を抑制できるよう構成されている（詳細は後述）。

具体的にいえば、基板本体３ａでは、データ線Ｓ２、Ｓ３が表示領域の外側で走査線Ｇ７と交差するように延ばされている。また、データ線Ｓ４、Ｓ５が表示領域の外側で走査線Ｇ５、Ｇ７と各々交差するように延ばされ、データ線Ｓ６が表示領域の外側で走査線Ｇ３、Ｇ５、Ｇ７と交差するように延ばされている。また、データ線Ｓ８、Ｓ９が表示領域の外側で走査線Ｇ６と交差するように延ばされ、データ線Ｓ１０、Ｓ１１が表示領域の外側で走査線Ｇ４、Ｇ６と各々交差するように延ばされている。

また、上記のように、画素Ｐの設置数が少ない行及び列にそれぞれ配線された走査線Ｇ及びデータ線Ｓを交差させているので、これらの走査線Ｇとデータ線Ｓとの交差部には容量が発生して、負荷を大きくすることができる。

すなわち、図２（ａ）に例示するように、データ線Ｓ２は、走査線Ｇ７と交差するように、図の上側に向かって真直ぐに延ばされている。このデータ線Ｓ２と走査線Ｇ７との交差部では、表示領域の内側でのデータ線Ｓと走査線Ｇとの交差部と同様に、データ線Ｓ２及び走査線Ｇ７が、絶縁膜６を介して互いに対向した状態で交差する（図２（ｂ）及び（ｃ）を参照。）。これにより、データ線Ｓ２と走査線Ｇ７との交差部では、これらのデータ線Ｓ２と走査線Ｇ７との間の絶縁膜６に容量が発生する。

言い換えれば、データ線Ｓ２と走査線Ｇ７との交差部では、表示領域の内側の交差部（例えば、図２（ｃ）に示すデータ線Ｓ１と走査線Ｇ５との交差部）と同一の容量を発生させることが可能となり、データ線Ｓ２及び走査線Ｇ７の各負荷を大きくすることができる。この結果、基板本体３ａでは、データ線Ｓ及び走査線Ｇの各々において、負荷の不均一を是正することができる。

ここで、図５〜図６も参照して、本実施形態品と比較品１との対比を行うことにより、本実施形態品において、負荷の不均一が是正されていることについて具体的に説明する。

まず、図５及び図６を用いて、比較品１について説明する。この比較品１の液晶表示装置５１は従来相当品であり、図５に示すように、比較品１の液晶パネル５２には、基板本体５３ａ及びドライバ設置部５３ｂを備えたアクティブマトリクス基板５３が使用されている。また、アクティブマトリクス基板５３では、本実施形態品と同一の台形状の表示領域に対応するように、データ線Ｓ５１〜Ｓ６１及び走査線Ｇ５１〜Ｇ５７が配線され、複数の画素Ｐが設けられている。そして、液晶表示装置５１では、本実施形態品と同様に、ソースドライバ５４からのデータ信号がデータ線Ｓ５１〜Ｓ６１に入力され、ゲートドライバ５５Ｌ、５５Ｒからの走査信号が対応する走査線Ｇ５１〜Ｇ５７に入力されることで、情報の表示が行われるようになっている。

また、比較品１の基板本体５３ａでは、本実施形態品と異なり、表示領域の外側で、画素Ｐの設置数が少ない行及び列にそれぞれ配線された走査線Ｇ５２〜Ｇ５７とデータ線Ｓ５２〜Ｓ６１とは交差されていない。具体的には、図６に例示するように、比較品１では、データ線Ｓ５２は、図２に示した本実施形態品と異なり、走査線Ｇ５７に向かって真直ぐに延ばされておらずに、表示領域の内側の画素Ｐの画素領域を構成するように、走査線Ｇ５６と交差した箇所で止められている。

以上のように構成された比較品１では、データ線Ｓ５１〜Ｓ６１と走査線Ｇ５１〜Ｇ５７との交差部の数は、次の表１に示すものとなる。

ここで、上記の各交差部で発生する容量を１ｐＦと仮定すると、例えばデータ線Ｓ５１とデータ線Ｓ５６とでは、５ｐＦ（＝１０−５）の容量差が発生する。また、走査線Ｇ５１と走査線Ｇ５７とでは、１０ｐＦ（＝２６−１６）の容量差が発生する。このようにデータ線Ｓ５１〜Ｓ６１及び走査線Ｇ５１〜Ｇ５７では、交差部の数（つまり、画素数）の相違により、容量差が各々生じており、負荷もまた各々不均一となっている。

このため、比較品１では、データ線Ｓ５１〜Ｓ６１及び走査線Ｇ５１〜Ｇ５７に対し、それぞれ同じ電圧値のデータ信号及び走査信号をそれぞれ入力させた場合、データ線Ｓ５１〜Ｓ６１及び走査線Ｇ５１〜Ｇ５７の各々において、負荷の不均一に起因して、対応するデータ信号または走査信号の一定時間中に到達する電位に差が発生する。この結果、比較品１では、輝度ムラやライン状欠陥が発生して、表示品位の低下を招く。

これに対して、本実施形態品では、上述のように、画素Ｐの設置数が少ない行及び列にそれぞれ配線された走査線Ｇとデータ線Ｓとを交差させているので、データ線Ｓ１〜Ｓ１１と走査線Ｇ１〜Ｇ７との交差部の数は、次の表２に示すものとなる。

ここで、本実施形態品において、比較品１と同様に、上記の各交差部で発生する容量を１ｐＦと仮定すると、例えばデータ線Ｓ１とデータ線Ｓ６との容量差は、２ｐＦ（＝１０−８）となり、比較品１での５ｐＦに比べて、容量差が小さくされている。同様に、走査線Ｇ１と走査線Ｇ７との容量差は、５ｐＦ（＝２６−２１）となり、比較品１での１０ｐＦに比べて、容量差が小さくされている。

このように、本実施形態品では、比較品１に比べ、データ線Ｓ１〜Ｓ１１及び走査線Ｇ１〜Ｇ７の各々において、容量差を小さくすることが可能となり、負荷の不均一を是正することができる。この結果、本実施形態品では、輝度ムラ及びライン状欠陥の発生を抑制することができ、表示品位の低下が生じるのを防ぐことができる。

また、本実施形態品では、上述したように、データ線Ｓ及び走査線Ｇのうち、データ線Ｓだけを適宜延伸させて、表示領域の外側で走査線Ｇと交差させることにより、負荷の不均一を是正して表示品位の改善が図られている。すなわち、本実施形態品では、走査線Ｇは、走査信号の信号入力方向が交互となるように配線されるとともに、走査信号が入力されない非入力側を延ばすことなく、データ線Ｓと適宜交差するようになっている。これにより、走査線Ｇでは、その配線作業の簡単化を行うことができ、アクティブマトリクス基板３を効率よく製造することができる。

具体的にいえば、例えば図７に二点鎖線にて示すように、走査線Ｇ３がデータ線Ｓ１１と交差するように、当該走査線Ｇ３の非入力側を延ばしたり、走査線Ｇ５がデータ線Ｓ９〜Ｓ１１と交差するように、当該走査線Ｇ５の非入力側を延ばしたりすることにより、走査線Ｇ１などに対する走査線Ｇ３、Ｇ５の各負荷の不均一をさらに是正することができる。

しかしながら、図７に示したように、走査線Ｇ３、Ｇ５の各非入力側を延伸させた場合、これらの非入力側の配線部分は、走査線Ｇ２、Ｇ４間及び走査線Ｇ４、Ｇ６間に設ける必要がある。このため、非入力側の配線部分と対応する走査線Ｇ２、Ｇ４、Ｇ６との間で走査信号のリークの発生などが生じ易くなる。

これに対して、本実施形態品では、走査線Ｇ３、Ｇ５の各非入力側を延伸させていないので、走査線Ｇ２〜Ｇ６の配線作業を簡単に行うことができ、さらには隣接する２本の走査線Ｇ間で走査信号のリークが生じるのを容易に防ぐことができる。この結果、不良品の発生率が小さい製造簡単なアクティブマトリクス基板３を構成することができる。

以上のように構成された本実施形態のアクティブマトリクス基板３では、複数の画素Ｐにおいて、複数の行のうち、少なくとも１つの行の画素Ｐの設置数と他の行の画素Ｐの設置数とを相異させ、かつ、複数の列のうち、少なくとも１つの列の画素Ｐの設置数と他の列の画素Ｐの設置数とを相異させることにより、台形状に形成された液晶パネル（表示パネル）２の表示領域に対応可能に構成されている。

また、本実施形態のアクティブマトリクス基板３では、複数の走査線（第１の信号線）Ｇのうち、画素Ｐの設置数が他の行よりも少ない行に配線された走査線Ｇ３〜Ｇ７と、複数のデータ線（第２の信号線）Ｓのうち、画素Ｐの設置数が他の列よりも少ない列に配線されたデータ線Ｓ２〜Ｓ６、Ｓ８〜Ｓ１１とを、表示領域の外側で交差させている。これにより、本実施形態のアクティブマトリクス基板３では、画素Ｐの設置数が少ない走査線Ｇ３〜Ｇ７とデータ線Ｓ２〜Ｓ６、Ｓ８〜Ｓ１１との各々において、表示領域の外側での交差部で容量を発生させることができる。

この結果、本実施形態のアクティブマトリクス基板３では、データ線Ｓ及び走査線Ｇへの各信号電圧値を変更することなく、データ線Ｓ及び走査線Ｇの各信号線において、負荷の不均一を是正することができる。したがって、本実施形態のアクティブマトリクス基板３では、上記従来例と異なり、台形状の表示領域に用いられるときでも、負荷の不均一に起因する輝度ムラ及びライン状欠陥などの発生を抑制することができ、表示品位が低下するのを容易に防止することができる。

また、本実施形態の液晶パネル２では、台形状の表示領域に用いられるときでも、表示品位の低下を容易に防止されたアクティブマトリクス基板３が使用されているので、優れた表示性能を有する液晶パネルを容易に構成することができる。

また、本実施形態の液晶表示装置１では、台形状の表示領域を有し、かつ、優れた表示性能を有する液晶パネル２が表示部に用いられているので、矩形以外の形状の表示領域を備えた高性能な液晶表示装置を容易に構成することができる。

［第２の実施形態］
図８は、本発明の第２の実施形態にかかるアクティブマトリクス基板及びこれを用いた液晶表示装置の要部構成を示す平面図である。図９（ａ）は図８に示したアクティブマトリクス基板の部分拡大図であり、図９（ｂ）は図９（ａ）のIXｂ−IXｂ線断面図であり、図９（ｃ）は図９（ａ）のIXｃ−IXｃ線断面図である。図において、本実施形態と上記第１の実施形態との主な相違点は、複数のデータ線及び複数の走査線において、表示領域の外側で交差している交差部で互いに対向する対向面積が、表示領域で交差している交差部で互いに対向する対向面積より大きくした点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。

すなわち、図８において、本実施形態のアクティブマトリクス基板３では、同図に○にて示した表示領域の外側の交差部において、互いに対向するデータ線Ｓ及び走査線Ｇの対向面積が表示領域の内側の交差部での対向面積より大きくなるように構成されている。

具体的にいえば、図９（ａ）に例示するように、データ線Ｓ２、Ｓ３では、走査線Ｇ７と交差する交差部において、他の部分よりも大きく構成した拡大部Ｓαが設けられている。また、データ線Ｓ４、Ｓ５では、各々走査線Ｇ５、Ｇ７と交差する交差部において、他の部分よりも大きく構成した拡大部Ｓαが設けられている。

また、拡大部Ｓαでは、交差部において走査線Ｇと対向するデータ線Ｓの対向面積が大きく、例えば２倍となるように、拡大部Ｓαは、他の部分よりも大きい形状に構成されている。すなわち、図９（ｂ）に例示する表示領域の内側でのデータ線Ｓ１に比べて、拡大部Ｓαは、図９（ｃ）に示すように、図の左右方向の寸法が２倍とされて、走査線Ｇ５と対向するデータ線Ｓ１の対向面積を２倍としている。これにより、データ線Ｓ１と走査線Ｇ７とでは、これらのデータ線Ｓ１と走査線Ｇ７との間の絶縁膜６に発生する容量を２倍とすることができる。

以上の構成により、本実施形態のアクティブマトリクス基板３では、第１の実施形態に比べて、表示領域の外側で交差している交差部において、発生する容量を確実に大きくすることができ、データ線Ｓ及び走査線Ｇの各信号線において、負荷の不均一を容易に是正することができる。

具体的にいえば、第１の実施形態と同様に、上記の各交差部で発生する容量を１ｐＦと仮定すると、データ線Ｓ１〜Ｓ１１及び走査線Ｇ１〜Ｇ７の各信号線において、交差部で生じる容量の和は、次の表３に示すものとなる。

表３より明らかなように、本実施形態のアクティブマトリクス基板３では、データ線Ｓでの容量分布、つまりデータ線Ｓ１〜Ｓ１１での最大の容量差は、２ｐＦ（＝１１−９）であり、表２に示した第１の実施形態での３ｐＦ（＝１０−７）に比べて、容量差が小さくされている。また、全ての走査線Ｇ１〜Ｇ７において、２６ｐＦとされているため、走査線Ｇでの容量分布は、０ｐＦであり、第１の実施形態での５ｐＦ（＝２６−２１）の容量差が解消されている。

以上のように、本実施形態のアクティブマトリクス基板３では、第１の実施形態に比べて、データ線Ｓ及び走査線Ｇの各信号線での負荷の不均一がより是正されており、輝度ムラ及びライン状欠陥の発生を確実に抑制して、表示品位の低下が生じるのを確実に防ぐことができる。

尚、上記の説明では、データ線Ｓに拡大部Ｓαを設けて、走査線Ｇに対する対向面積を２倍にした場合について説明したが、データ線Ｓ及び走査線Ｇの少なくとも一方に拡大部を設けて、表示領域の外側の交差部で互いに対向するデータ線Ｓ及び走査線Ｇの対向面積を大きくする構成でもよい。

また、上記拡大部によって対向面積を２倍以上に構成してもよい。このように構成した場合には、各画素Ｐに含まれるスイッチング素子Ｓｗなどでの容量差を小さくすることができ、データ線Ｓ及び走査線Ｇの各信号線での負荷の不均一をより容易に是正することができる。

また、上記の説明以外に、データ線Ｓ及び走査線Ｇの各信号線において、表示領域の外側で交差している交差部に設けられた絶縁膜６の厚さを、表示領域で交差している交差部に設けられた絶縁膜６の厚さより薄くする構成でもよい。すなわち、図９（ｂ）に示した絶縁膜６の厚さが、例えば４０００×１０^-10（ｍ）であるとき、図９（ｃ）に示した絶縁膜６の厚さを２０００×１０^-10（ｍ）としてもよい。

以上のように、表示領域で交差している交差部に設けられた絶縁膜６の厚さに対して、表示領域の外側で交差している交差部に設けられた絶縁膜６の厚さを１／２とすることにより、データ線Ｓと走査線Ｇとの間の絶縁膜６に発生する容量を２倍にすることができる。

また、表示領域で交差している交差部に設けられた絶縁膜６の厚さに対して、表示領域の外側で交差している交差部に設けられた絶縁膜６の厚さを１／２以下とした場合には、上記拡大部にて対向面積を２倍以上とした場合と同様に、各画素Ｐに含まれるスイッチング素子Ｓｗなどでの容量差を小さくすることができ、データ線Ｓ及び走査線Ｇの各信号線での負荷の不均一をより容易に是正することができる。

さらに、表示領域の外側で交差している交差部でのデータ線Ｓ及び走査線Ｇの対向面積及び絶縁膜６の厚さの双方を変更することにより、データ線Ｓ及び走査線Ｇの各信号線での負荷の不均一を是正することもできる。また、例えばデータ線Ｓと走査線Ｇとの間の絶縁膜が、絶縁膜６以外の絶縁膜を含んだ多層構造に構成されている場合では、表示領域の内側の交差部での絶縁膜の層数よりも、表示領域の外側の交差部での絶縁膜の層数を小さくすることにより、データ線Ｓ及び走査線Ｇの各信号線での負荷の不均一を是正することもできる。

［第３の実施形態］
図１０は、本発明の第３の実施形態にかかるアクティブマトリクス基板及びこれを用いた液晶表示装置の要部構成を示す平面図である。図において、本実施形態と上記第１の実施形態との主な相違点は、台形状に代えて、半円状の外形形状を有する液晶パネルを構成した点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。

すなわち、図１０に示すように、本実施形態の液晶表示装置１には、半円状の外形形状に形成された液晶パネル２と、アクティブマトリクス基板３１とが設けられており、複数の画素Ｐが、半円状の表示領域に対応するように、設置されている。

また、アクティブマトリクス基板３１には、複数のデータ線Ｓ１〜Ｓ１１及び複数の走査線Ｇ１〜Ｇ７が配線された基板本体３１ａと、データ線Ｓに接続されてデータ信号を入力するソースドライバ４及び走査線Ｇに接続されて走査信号を入力するゲートドライバ５Ｌ及び５Ｒが設置されたドライバ設置部３１ｂとを備えている。

また、アクティブマトリクス基板３１では、画素Ｐの設置数が他の行よりも少ない行に配線された走査線Ｇ３〜Ｇ７と、画素Ｐの設置数が他の列よりも少ない列に配線されたデータ線Ｓ２〜Ｓ６、Ｓ８〜Ｓ１１とを、表示領域の外側で交差させている。

以上の構成により、本実施形態では、第１の実施形態と同様な作用効果を奏することができる。つまり、本実施形態のアクティブマトリクス基板３１では、半円状の表示領域に用いられるときでも、負荷の不均一に起因する輝度ムラ及びライン状欠陥などの発生を抑制することができ、表示品位が低下するのを容易に防止することができる。したがって、半円状の表示領域を有し、かつ、優れた表示性能を有する液晶パネル２及び液晶表示装置１を容易に構成することができる。

尚、上記の説明以外に、第２の実施形態と同様に、表示領域の外側で交差している交差部でのデータ線Ｓ及び走査線Ｇの対向面積及び絶縁膜６の厚さのいずれか一方を変更して、データ線Ｓ及び走査線Ｇの各信号線での負荷の不均一をより是正することもできる（後掲の各実施形態においても、同様。）。

［第４の実施形態］
図１１は、本発明の第４の実施形態にかかるアクティブマトリクス基板及びこれを用いた液晶表示装置の要部構成を示す平面図である。図において、本実施形態と上記第１の実施形態との主な相違点は、ドライバ設置部の形状を凹状に変更して、上記２つのゲートドライバを対向するように設置した点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。

すなわち、図１１に示すように、本実施形態のアクティブマトリクス基板３２には、複数のデータ線Ｓ１〜Ｓ１１及び複数の走査線Ｇ１〜Ｇ７が配線された基板本体３２ａと、データ線Ｓに接続されてデータ信号を入力するソースドライバ４及び走査線Ｇに接続されて走査信号を入力するゲートドライバ５Ｌ及び５Ｒが設置されたドライバ設置部３２ｂとを備えている。ドライバ設置部３２ｂは、液晶パネル２の外形形状に合わせて、凹状に構成されており、ゲートドライバ５Ｌ及び５Ｒが互いに対向するように設けられている。これにより、基板本体３２ａ上で複数の走査線Ｇ１〜Ｇ７を容易に配線することができるとともに、液晶パネル２の外形寸法が不必要に大きくなるのを極力防ぐことができる。

また、アクティブマトリクス基板３２では、画素Ｐの設置数が他の行よりも少ない行に配線された走査線Ｇ３〜Ｇ７と、画素Ｐの設置数が他の列よりも少ない列に配線されたデータ線Ｓ２〜Ｓ６、Ｓ８〜Ｓ１１とを、表示領域の外側で交差させている。

以上の構成により、本実施形態では、第１の実施形態と同様な作用効果を奏することができる。

［第５の実施形態］
図１２は、本発明の第５の実施形態にかかるアクティブマトリクス基板及びこれを用いた液晶表示装置の要部構成を示す平面図である。図において、本実施形態と上記第１の実施形態との主な相違点は、台形状に代えて、１／４円状の外形形状を有する液晶パネルを構成した点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。

すなわち、図１２に示すように、本実施形態の液晶表示装置１では、１／４円状の外形形状に形成された液晶パネル２と、アクティブマトリクス基板３１とが設けられており、複数の画素Ｐが、１／４円状の表示領域に対応するように、設置されている。

また、アクティブマトリクス基板３３は、複数のデータ線Ｓ１〜Ｓ１１及び複数の走査線Ｇ１〜Ｇ７が配線された基板本体３３ａを備えている。また、本実施形態のアクティブマトリクス基板３３では、液晶パネル２（液晶表示装置１）の外形形状を極力大きくしないように、例えば走査線Ｇに対して、走査信号を入力するゲートドライバ５Ｒのみがドライバ設置部３３ｂに設置されている。つまり、図に示すように、ドライバ設置部３３ｂには、データ線Ｓに接続されてデータ信号を入力するソースドライバ４と、走査線Ｇに接続されて走査信号を入力するゲートドライバ５Ｒとが設置されている。そして、ゲートドライバ５Ｒは、走査線Ｇに対して、走査信号を図の右側から入力させるようになっている。

また、アクティブマトリクス基板３３では、画素Ｐの設置数が他の行よりも少ない行に配線された走査線Ｇ２〜Ｇ７と、画素Ｐの設置数が他の列よりも少ない列に配線されたデータ線Ｓ２〜Ｓ６とを、表示領域の外側で交差させている。

以上の構成により、本実施形態では、第１の実施形態と同様な作用効果を奏することができる。つまり、本実施形態のアクティブマトリクス基板３３では、１／４円状の表示領域に用いられるときでも、負荷の不均一に起因する輝度ムラ及びライン状欠陥などの発生を抑制することができ、表示品位が低下するのを容易に防止することができる。したがって、１／４円状の表示領域を有し、かつ、優れた表示性能を有する液晶パネル２及び液晶表示装置１を容易に構成することができる。

尚、上記の実施形態はすべて例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって規定され、そこに記載された構成と均等の範囲内のすべての変更も本発明の技術的範囲に含まれる。

例えば、上記の説明では、本発明を透過型の液晶表示装置に適用した場合について説明したが、本発明の表示装置はアクティブマトリクス基板を具備した表示パネルを表示部に使用したものであれば何等限定されない。具体的には、本発明の表示パネル及び表示装置は、半透過型や反射型の液晶パネルあるいは有機ＥＬ（Electronic Luminescence）素子、無機ＥＬ素子、電界放出ディスプレイ（Field Emission Display）等のアクティブマトリクス基板を用いた各種表示パネル及びこれを表示部に用いた表示装置に適用することができる。

また、上記の説明では、走査線（第１の信号線）Ｇ及びデータ線（第２の信号線）Ｓのうち、データ線Ｓだけを延伸させた場合について説明したが、本発明のアクティブマトリクス基板は複数の第１の信号線のうち、画素の設置数が他の行よりも少ない行に配線された第１の信号線と、複数の第２の信号線のうち、画素の設置数が他の列よりも少ない列に配線された第２の信号線との少なくとも一方の信号線を延伸させて、表示領域以外の箇所で他方の信号線と交差させたものであればよい。

但し、上記実施形態のように、第１及び第２の信号線の一方の信号線だけを延伸させて、他方の信号線と表示領域以外の箇所で交差させる場合の方が、アクティブマトリクス基板のコンパクト化を簡単に図ることができる点で好ましい。

また、上記の説明では、ダミーデータ線Ｓ６を延伸させて交差させたり、データ線Ｓ１をダミー走査線Ｇ７に交差させたりした構成について説明したが、本発明のアクティブマトリクス基板はこれに限定されるものではなく、ユーザに視認される有効な表示領域に設けられる画素用の第１及び第２の信号線だけを表示領域以外の箇所で交差させる構成でもよい。

また、上記の説明では、画素の設置数が少ない第１及び第２の信号線を表示領域の外側で交差させた場合について説明したが、本発明のアクティブマトリクス基板は表示領域以外の箇所で画素の設置数が少ない第１及び第２の信号線を交差させたものであればよい。

具体的には、例えば表示領域の中心部に円形の非表示領域が形成されているドーナツ状の表示パネルに適用する場合では、表示領域内側の円形の非表示領域に対応する箇所で、画素の設置数が少ない第１及び第２の信号線を交差させればよい。このように、本発明のアクティブマトリクス基板は、ドーナツ状や額縁状などの表示領域の内部に非表示領域が設けられた異形の表示パネルに対しても、信号電圧の大きさを変更したり、遮光部材の設置を省略したりすることなく、第１及び第２の各信号線の負荷の不均一を是正して、高品位な表示パネルを容易に構成することができる。

また、上記の説明では、マトリクス状の行方向に配線される第１の信号線として走査線を用いるとともに、マトリクス状の列方向に配線される第２の信号線としてデータ線を用いた場合について説明したが、データ線及び走査線を行方向及び列方向にそれぞれ配線して、第１及び第２の信号線としてもよい。

また、上記の説明では、スイッチング素子に薄膜トランジスタを使用した場合について説明したが、本発明のスイッチング素子はこれに限定されるものではなく、電界効果トランジスなどの他の３端子あるいは薄膜ダイオードなどの２端子のスイッチング素子を使用することもできる。

また、上記の説明では、第１及び第２の信号線が配線された基板本体と、第１及び第２の信号線に対し、信号をそれぞれ入力させる第１及び第２の駆動回路が設置された回路設置部とを設けた場合について説明したが、本発明のアクティブマトリクス基板は、これに限定されるものではなく、少なくとも上記基板本体を備えたものであればよい。

但し、上記実施形態のように、基板本体と一体的に構成される回路設置部を設ける場合の方が、複数の第１の信号線及び複数の第２の信号線と第１及び第２の駆動回路との接続作業を簡単に行えるとともに、コンパクトで取扱性に優れたアクティブマトリクス基板を構成することができる点で好ましい。

また、上記の説明では、台形状、半円状、１／４円状の表示領域を有する液晶パネルに適用した場合について説明したが、本発明のアクティブマトリクス基板はこれに限定されない。具体的には、本発明のアクティブマトリクス基板は、三角形、平行四辺形、菱形、五角形以上の多角形、あるいは円形、半円等の円弧状の形状、または多角形と円弧状の形状とを組み合わせたものなどの矩形（正方形を含む。）以外の形状である異形の表示領域をもつ表示パネルに適用することができる。

本発明は、矩形以外の形状の表示領域に用いられるときでも、表示品位が低下するのを容易に防止することができるアクティブマトリクス基板、及びこれを用いた高性能な表示パネル並びに表示装置に対して有用である。

Claims (13)

1. 複数の行及び複数の列を有するマトリクス状に複数の画素が設けられるとともに、表示パネルの基板として用いられるアクティブマトリクス基板であって、
   前記マトリクス状の行方向に配線される複数の第１の信号線と、
   前記第１の信号線と交差するように、前記マトリクス状の列方向に配線される複数の第２の信号線とを備え、
   前記複数の画素では、矩形以外の形状に形成された表示パネルの表示領域に対応するように、前記複数の行のうち、少なくとも１つの行の画素の設置数と他の行の画素の設置数とが相異されるとともに、前記複数の列のうち、少なくとも１つの列の画素の設置数と他の列の画素の設置数とが相異され、
   前記複数の第１の信号線のうち、画素の設置数が他の行よりも少ない行に配線された第１の信号線と、前記複数の第２の信号線のうち、画素の設置数が他の列よりも少ない列に配線された第２の信号線とを、前記表示領域以外の箇所で交差させた、
   ことを特徴とするアクティブマトリクス基板。
2. 前記複数の第１の信号線及び前記複数の第２の信号線において、画素の設置数が他の行よりも少ない行に配線された第１の信号線及び画素の設置数が他の列よりも少ない列に配線された第２の信号線の一方の信号線を延伸させて、表示領域以外の箇所で他方の信号線と交差させている請求項１に記載のアクティブマトリクス基板。
3. 前記複数の第１の信号線及び前記複数の第２の信号線の少なくとも一方の信号線には、入力される信号の信号入力方向が互いに異なる信号線が含まれている請求項１または２に記載のアクティブマトリクス基板。
4. 前記信号入力方向が互いに異なる信号線が、前記複数の第１の信号線及び前記複数の第２の信号線の一方の信号線に含まれている場合において、前記一方の信号線では、前記信号の入力側が前記表示領域以外の箇所で、前記複数の第１の信号線及び前記複数の第２の信号線の他方の信号線と交差している請求項３に記載のアクティブマトリクス基板。
5. 前記複数の第１の信号線及び前記複数の第２の信号線において、前記表示領域以外の箇所で交差している交差部で互いに対向する対向面積が、前記表示領域で交差している交差部で互いに対向する対向面積より大きい請求項１〜４のいずれか１項に記載のアクティブマトリクス基板。
6. 前記表示領域以外の箇所で交差している交差部で互いに対向する対向面積が、前記表示領域で交差している交差部で互いに対向する対向面積の２倍以上である請求項５に記載のアクティブマトリクス基板。
7. 前記複数の第１の信号線及び前記複数の第２の信号線において、前記表示領域以外の箇所で交差している交差部に設けられた絶縁膜の厚さが、前記表示領域で交差している交差部に設けられた絶縁膜の厚さより薄い請求項１〜６のいずれか１項に記載のアクティブマトリクス基板。
8. 前記表示領域以外の箇所で交差している交差部に設けられた絶縁膜の厚さが、前記表示領域で交差している交差部に設けられた絶縁膜の厚さの１／２以下である請求項７に記載のアクティブマトリクス基板。
9. 前記複数の第１の信号線及び前記複数の第２の信号線が配線される基板本体と、
   前記複数の第１の信号線及び前記複数の第２の信号線に対し、信号をそれぞれ入力させる第１及び第２の駆動回路が設置される回路設置部を備えている請求項１〜８のいずれか１項に記載のアクティブマトリクス基板。
10. 請求項１〜９のいずれか１項に記載されたアクティブマトリクス基板を備えていることを特徴とする表示パネル。
11. 外形形状が、矩形以外の形状に形成された表示領域の形状を基に定められている請求項１０に記載の表示パネル。
12. 前記アクティブマトリクス基板に対向して配置される対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層とを備えている請求項１０または１１に記載の表示パネル。
13. 表示部を備えた表示装置であって、
    前記表示部には、請求項１０〜１２のいずれか１項に記載の表示パネルが用いられていることを特徴とする表示装置。

Images