KR102352312B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102352312B1
KR102352312B1 KR1020170127882A KR20170127882A KR102352312B1 KR 102352312 B1 KR102352312 B1 KR 102352312B1 KR 1020170127882 A KR1020170127882 A KR 1020170127882A KR 20170127882 A KR20170127882 A KR 20170127882A KR 102352312 B1 KR102352312 B1 KR 102352312B1
Authority
KR
South Korea
Prior art keywords
line
display area
fan
out line
pixels
Prior art date
Application number
KR1020170127882A
Other languages
English (en)
Other versions
KR20190038718A (ko
Inventor
송희림
김경훈
정미혜
정민재
최선영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170127882A priority Critical patent/KR102352312B1/ko
Priority to US16/111,908 priority patent/US10411083B2/en
Priority to EP18197484.1A priority patent/EP3462499B1/en
Priority to EP24175635.2A priority patent/EP4390907A2/en
Priority to CN201811147798.7A priority patent/CN109585500B/zh
Priority to CN202410184332.3A priority patent/CN117881220A/zh
Publication of KR20190038718A publication Critical patent/KR20190038718A/ko
Priority to US16/564,650 priority patent/US10840321B2/en
Priority to US17/097,114 priority patent/US11476318B2/en
Priority to KR1020220004894A priority patent/KR102503178B1/ko
Application granted granted Critical
Publication of KR102352312B1 publication Critical patent/KR102352312B1/ko
Priority to US17/966,691 priority patent/US20230037775A1/en

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3211—
    • H01L27/3258—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 제1 표시 영역, 상기 제1 표시 영역의 일측에 연결되며 상기 제1 표시 영역보다 작은 면적을 갖는 제2 표시 영역, 상기 제1 표시 영역의 타측에 연결되며 상기 제1 표시 영역보다 작은 면적을 갖는 제3 표시 영역, 및 비표시 영역을 구비한 기판; 상기 제1 내지 제3 표시 영역에 제공된 복수의 화소들; 각 화소에 연결되며, 상기 화소들에 제1 전원을 제공하는 전원 배선; 및 상기 비표시 영역에 제공되며, 상기 화소들로 데이터 신호를 제공하는 팬아웃 라인을 포함할 수 있다. 상기 전원 배선은 제1 방향으로 연장된 부가 전원 배선, 상기 제1 방향과 교차하는 제2 방향으로 연장되며 제1 절연층을 사이에 두고 상기 부가 전원 배선 상에 제공된 제1 전원 배선, 및 제2 절연층을 사이에 두고 상기 제1 전원 배선 상에 제공된 제2 전원 배선을 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 실시예는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 영상을 표시하는 표시 영역과 상기 표시 영역의 적어도 일측을 둘러싸는 비표시 영역을 포함할 수 있다.
최근 들어, 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 요구 및 상업화가 중점적으로 이루어지고 있다. 특히, 상기 표시 장치의 비표시 영역에 해당하는 베젤을 줄여 상기 표시 영역의 면적을 최대로 확보하기 위한 요구가 높아지면서 상기 비표시 영역을 최소화하는 다양한 연구가 이루어지고 있다.
본 발명의 실시예는 비표시 영역을 최소화할 수 있는 표시 장치를 제공하는 데 그 목적이 있다.
또한, 본 발명의 실시예는 화질을 향상시킬 수 있는 표시 장치를 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 표시 영역, 상기 제1 표시 영역의 일측에 연결되며 상기 제1 표시 영역보다 작은 면적을 갖는 제2 표시 영역, 상기 제1 표시 영역의 타측에 연결되며 상기 제1 표시 영역보다 작은 면적을 갖는 제3 표시 영역, 및 비표시 영역을 구비한 기판; 상기 제1 내지 제3 표시 영역에 제공된 복수의 화소들; 각 화소에 연결되며, 상기 화소들에 제1 전원을 제공하는 전원 배선; 및 상기 비표시 영역에 제공되며, 상기 화소들로 데이터 신호를 제공하는 팬아웃 라인을 포함할 수 있다. 상기 전원 배선은 제1 방향으로 연장된 부가 전원 배선, 상기 제1 방향과 교차하는 제2 방향으로 연장되며 제1 절연층을 사이에 두고 상기 부가 전원 배선 상에 제공된 제1 전원 배선, 및 제2 절연층을 사이에 두고 상기 제1 전원 배선 상에 제공된 제2 전원 배선을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 부가 전원 배선, 상기 제1 및 제2 전원 배선은 서로 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 평면 상에서 볼 때, 상기 제2 전원 배선은 상기 부가 전원 배선에 중첩되는 제1 부분 및 상기 제1 전원 배선에 중첩되는 제2 부분을 포함할 수 있다. 상기 제2 전원 배선은 메쉬(mesh) 형태를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판은 상기 제1 및 제3 표시 영역 사이에 제공되는 제4 표시 영역을 더 포함할 수 있다. 상기 제4 표시 영역은, 상기 제1 표시 영역의 화소들과 동일한 화소 열에 배열된 화소들을 구비한 제1 영역; 및 상기 제1 영역을 제외하고, 상기 제1 및 제3 표시 영역의 화소들과 동일한 화소 열에 배열된 화소들을 구비한 제2 영역을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제4 표시 영역의 제1 영역은 상기 제2 방향을 따라 상기 제1 표시 영역으로부터 멀어질수록 폭이 감소하는 라운드 형상을 갖는 모서리부일 수 있다.
본 발명의 일 실시예에 있어서, 상기 팬아웃 라인은, 상기 제2 표시 영역에 제공된 화소들로 상기 데이터 신호를 인가하는 제1 팬아웃 라인; 상기 제4 표시 영역의 상기 제1 영역에 제공된 화소들로 상기 데이터 신호를 인가하는 제2 팬아웃 라인; 및 상기 제3 표시 영역에 제공된 화소들로 상기 데이터 신호를 인가하는 제3 팬아웃 라인을 포함할 수 있다. 여기서, 상기 제3 팬아웃 라인은 상기 제3 표시 영역에 제공된 화소들과 동일한 화소 열에 배치되는 상기 제1 표시 영역의 화소들에도 상기 데이터 신호를 인가할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인은 상기 기판 상에서 서로 상이한 층에 제공되는 제1-1 팬아웃 라인 및 제1-2 팬아웃 라인을 포함할 수 있다. 상기 제1-1 팬아웃 라인 및 상기 제1-2 팬아웃 라인은 서로 교번하여 배치될 수 있다.
본 발명의 일 실시예에 있어서, 평면 상에서 볼 때, 상기 제1 내지 제3 팬아웃 라인은 상기 기판 상에서 서로 일정 간격 이격될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 내지 제3 팬아웃 라인은 서로 상이한 층에 제공될 수 있다. 여기서, 상기 제2 팬아웃 라인은 상기 제1 및 제2 절연층을 사이에 두고 상기 제1 팬아웃 라인 상에 제공될 수 있다. 평면 상에서 볼 때, 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인은 중첩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 비표시 영역에 제공되며, 상기 전원 배선으로 상기 제1 전원을 인가하는 제1 구동 전압 배선; 및 상기 비표시 영역에 제공되며 각 화소로 제2 전원을 인가하는 제2 구동 전압 배선을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 구동 전압 배선은 상기 제3 표시 영역의 일측에 대응되도록 상기 비표시 영역 내에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 구동 전압 배선은 상기 제2 표시 영역의 일측, 상기 제3 표시 영역의 일측, 및 상기 제4 표시 영역의 일측을 둘러싸도록 상기 비표시 영역 내에 배치될 수 있다. 평면 상에서 볼 때, 상기 제1 구동 전압 배선은 상기 제1 팬아웃 라인과 중첩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 구동 전압 배선은 제1 금속층과, 상기 제2 절연층을 사이에 두고 상기 제1 금속층 상에 제공된 제2 금속층을 포함하는 이중층 구조로 이루어질 수 있다. 또한, 평면 상에서 볼 때, 상기 제1 금속층과 상기 제2 금속층은 완전히 중첩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 평면 상에서 볼 때 상기 비표시 영역에서 상기 제2 구동 전압 배선과 상기 제1 팬아웃 라인 사이에 제공되며, 상기 화소들을 구동하기 위한 구동 신호를 제공하는 구동부를 더 포함할 수 있다. 여기서, 상기 구동부는 회로 구동부 및 상기 회로 구동부에 연결된 신호 배선부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 평면 상에서 볼 때, 상기 제1 팬아웃 라인의 일부는 상기 제2 팬아웃 라인에 중첩되고, 상기 제1 팬아웃 라인의 다른 일부는 상기 제2 구동 전압 배선에 중첩되며, 상기 제1 팬아웃 라인의 나머지는 상기 신호 배선부에 중첩될 수 있다.
본 발명의 일 실시예에 있어서, 평면 상에서 볼 때, 상기 제1 팬아웃 라인의 일부는 상기 제2 팬아웃 라인에 중첩되고, 상기 제1 팬아웃 라인의 나머지는 상기 제2 구동 전압 배선에 중첩될 수 있다. 여기서, 상기 제2 구동 전압 배선은 상기 제1 절연층을 사이에 두고 상기 제1 팬아웃 라인 상에 제공되고, 상기 제2 팬아웃 라인은 상기 제2 절연층을 사이에 두고 상기 제2 구동 전압 배선 상에 제공될 수 있다. 상기 제2 구동 전압 배선은 단일층 구조로 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 방향으로 연장되며 각 화소에 연결된 스캔 배선; 상기 제2 방향으로 연장되며 각 화소에 연결된 데이터 배선; 및 상기 제2 방향을 따라 상기 비표시 영역에서 상기 제1 표시 영역과 상기 제4 표시 영역의 제2 영역으로 연장되며, 상기 제1 전원 배선과 상기 제2 전원 배선 사이에 제공된 컨택 라인을 더 포함할 수 있다. 상기 제4 표시 영역의 제2 영역으로 연장된 상기 컨택 라인은 상기 제1 방향으로 절곡되어 상기 제1 영역에 제공된 화소의 데이터 배선에 전기적으로 연결되고, 상기 제1 표시 영역으로 연장된 상기 컨택 라인은 상기 제1 방향으로 절곡되어 상기 제2 표시 영역에 제공된 화소의 데이터 배선에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 배선은 상기 제3 팬아웃 라인과 동일한 층에 동일한 층에 제공될 수 있다. 여기서, 상기 데이터 배선과 상기 제3 팬아웃 라인은 일체로 제공되며 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 및 제3표시 영역 각각은 상기 제2 방향을 따라 상기 제1 표시 영역으로부터 멀어질수록 폭이 감소하는 라운드 형상을 가질 수 있다. 여기서, 상기 제1 내지 제3 팬아웃 라인은 동일한 층에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 각 화소는, 상기 기판 상에 제공된 적어도 하나 이상의 트랜지스터; 및 상기 트랜지스터에 연결되어 광을 발광하는 발광 소자를 포함할 수 있다. 상기 트랜지스터는, 상기 기판 상에 제공된 액티브 패턴; 게이트 절연층을 사이에 두고 상기 액티브 패턴 상에 제공된 게이트 전극; 및 상기 액티브 패턴에 각각 연결된 소스 전극 및 드레인 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자는, 상기 트랜지스터에 연결된 제1 전극; 상기 제1 전극 상에 제공된 발광층; 및 상기 발광층 상에 제공된 제2 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 트랜지스터와 상기 제1 전극 사이에 제공되며, 상기 트랜지스터와 상기 발광 소자를 전기적으로 연결하는 브릿지 패턴을 더 포함할 수 있다. 여기서, 상기 브릿지 패턴은 상기 제2 전원 배선과 동일한 층에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 평면 상에서 볼 때, 상기 제2 전원 배선은 상기 브릿지 패턴과 중첩되지 않으며 판(plate) 형태를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 및 제3 표시 영역은 상기 기판 상에서 접이선을 따라 상기 제1 표시 영역의 외측 방향으로 폴딩 가능할 수 있다.
상술한 바와 같은 표시 장치는 비표시 영역을 최소화하며 화질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 도 1의 표시 장치에서 화소들 및 구동부의 실시예를 나타낸 블록도이다.
도 3은 도 2에 도시된 화소들 중 하나의 화소를 나타내는 등가 회로도이다.
도 4는 도 3에 도시된 하나의 화소를 상세하게 도시한 평면도이다.
도 5는 도 4의 A ~ A'선에 따른 단면도이다.
도 6a는 도 1의 EA1 부분을 확대한 평면도이고, 도 6b는 도 6a의 B ~ B'선에 따른 단면도이고, 도 6c는 도 6a의 EA2 부분을 확대한 평면도이고, 도 6d는 도 6c의 C ~ C'선에 따른 단면도이고, 도 6e는 도 6c의 D ~ D'선에 따른 단면도이고, 도 6f는 도 6a의 EA3 부분을 확대한 평면도이고, 도 6g는 도 6f의 E ~ E'선에 따른 단면도이며 도 6h는 도 6b의 제1 팬아웃 라인을 다른 형태로 구현한 것으로 도 6a의 B ~ B'선에 대응되는 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 7b는 도 7a의 F ~ F'선에 따른 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 8b는 도 8a의 G ~ G'선에 따른 단면도이다.
도 9a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 9b는 도 9a의 H ~ H'선에 따른 단면도이다.
도 10a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 10b는 도 10a의 I ~ I'선에 따른 단면도이다.
도 11a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 11b는 도 11a의 J ~ J'선에 따른 단면도이다.
도 12a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 12b는 도 12a의 K ~ K'선에 따른 단면도이다.
도 13a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이고, 도 13b는 도 13a의 EA4 부분을 확대한 평면도이며, 도 13c는 도 13b의 L ~ L'선에 따른 단면도이다.
도 14a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이고, 도 14b는 도 14a의 M ~ M'선에 따른 단면도이고, 도 14c는 도 14a의 하나의 화소를 도시한 평면도이며, 도 14d는 도 14c의 N ~ N'선에 따른 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 따른 표시 장치에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 화소들(PXL), 상기 기판(SUB) 상에 제공되며 상기 화소들(PXL)을 구동하는 구동부, 상기 화소들(PXL)에 전원을 공급하는 전원 공급부, 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부를 포함할 수 있다.
상기 기판(SUB)은 대략적으로 직사각형 형상을 가질 수 있다. 본 발명의 일 실시예에 있어서, 상기 기판(SUB)은 제1 방향(DR1)으로 서로 평행한 한 쌍의 단변들과 제2 방향(DR2)으로 서로 평행한 한 쌍의 장변들을 포함할 수 있다. 그러나, 상기 기판(SUB)의 형상은 이에 한정되는 것은 아니며, 다양한 형상을 가질 수 있다. 예를 들어, 상기 기판(SUB)은 직선의 변을 포함하는 닫힌 형태의 다각형 형상을 가질 수 있다. 또한, 상기 기판(SUB)은 곡선의 변을 포함하는 원 및 타원 등과 같은 형상을 가질 수도 있다. 또한, 상기 기판(SUB)은 직선 및 곡선의 변들을 포함하는 반원 및 반타원 등의 형상을 가질 수도 있다.
본 발명의 일 실시예에 있어서, 상기 기판(SUB)이 직선으로 이루어진 변을 갖는 경우, 각 형상의 모서리 중 적어도 일부는 곡선으로 이루어질 수도 있다. 예를 들어, 상기 기판(SUB)이 직사각 형상을 가질 때, 서로 인접한 직선 변들이 만나는 부분이 소정의 곡률을 가지는 곡선으로 대체될 수 있다.
상기 기판(SUB)이 복수 개의 영역들을 포함하는 경우, 각 영역 또한 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선의 변을 포함하는 원 및 타원, 직선 및 곡선의 변들을 포함하는 반원 및 반타원 등과 같이 다양한 형상을 가질 수 있다.
상기 기판(SUB)은 영상을 표시하는 표시 영역 및 상기 표시 영역의 적어도 일측에 제공된 비표시 영역(NDA)을 포함할 수 있다. 상기 표시 영역은 상기 기판(SUB)에 대응하는 형상으로 제공될 수 있다.
상기 표시 영역은 복수 개로 제공될 수 있다. 구체적으로, 상기 표시 영역은, 평면 상에서 볼 때, 가장 큰 면적을 차지하는 제1 표시 영역(DA1), 상기 제1 표시 영역(DA1)의 상측에 제공된 제2 표시 영역(DA2), 상기 제1 표시 영역(DA1)의 하측에 제공된 제3 표시 영역(DA3), 상기 제1 표시 영역(DA1)의 좌측에 제공된 제4 표시 영역(DA4), 및 상기 제1 표시 영역(DA1)의 우측에 제공된 제5 표시 영역(DA5)를 포함할 수 있다.
상기 제1 내지 제5 표시 영역(DA1 ~ DA5) 각각은 다양한 형상을 가질 수 있다. 예를 들어, 상기 제1 내지 제5 표시 영역(DA1 ~ DA5) 각각은 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선의 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다.
상기 제1 표시 영역(DA1)은 서로 평행한 두 쌍의 변들을 가지는 직사각 형의 판상으로 제공될 수 있다. 이러한 경우, 두 쌍의 변들 중 어느 한 쌍의 변이 다른 한 쌍의 변보다 길게 제공될 수 있다. 본 발명의 일 실시예에서는, 상기 제1 표시 영역(DA1)은 제1-1 표시 영역(DA1_1) 및 제1-2 표시 영역(DA1_2)을 포함할 수 있다. 상기 제1-1 표시 영역(DA1_1)은 한 쌍의 장변과 한쌍의 단변을 갖는 직사각 형상을 가질 수 있다. 상기 제1-2 표시 영역(DA1_2)은 인접한 직선 변들이 만나는 부분이 소정 곡률을 갖는 제1 영역과 상기 제1 영역을 제외한 제2 영역을 포함하는 다각 형상을 가질 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 영역은 상기 제1- 표시 영역(DA1_2)의 모서리부일 수 있다. 도 1에 있어서, 상기 단변의 연장 방향을 상기 제1 방향(DR1)으로 표시하고, 상기 장변의 연장 방향을 상기 제2 방향(DR2)으로 표시하였다.
상기 제1-2 표시 영역(DA1_2)은 상기 제2 방향(DR2)을 따라 상기 제1-1 표시 영역(DA1_1)의 서로 마주하는 양측에 배치될 수 있다. 상기 제1-2 표시 영역(DA1_2)은 상기 제1-1 표시 영역(DA1_1)에서 멀어질수록 폭이 감소되는 형상을 가질 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1-2 표시 영역(DA1_2)은 상기 제1-1 표시 영역(DA1_1)에서 멀어질수록 폭이 감소하는 라운드 형상을 가질 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 제1-2 표시 영역(DA1_2)은 경사진 직선의 변들을 포함한 모서리부들로 인해 사다리꼴 형상을 가지거나 단차부를 갖는 모서리부들로 인해 계단 형상을 가질 수도 있다.
상기 제2 표시 영역(DA2)은 상기 제1-2 표시 영역(DA1_2)에 연결되며 상기 제1-2 표시 영역(DA1_2)으로부터 돌출된 형태로 제공될 수 있다. 상기 제2 표시 영역(DA2)은 상기 제1 표시 영역(DA1)의 형상에 대응하는 형상으로 제공될 수 있으나, 이에 제한되는 것은 아니다. 상기 제2 표시 영역(DA2)은 제1 접이선(FL1)을 따라 상기 제1 표시 영역(DA1)의 외측으로 폴딩 가능한 표시 영역일 수 있다. 여기서, 상기 제1 접이선(FL1)은 상기 제1-2 표시 영역(DA1_1)과 상기 제2 표시 영역(DA2)의 경계부에 제공될 수 있다.
상기 제3 표시 영역(DA3)은 상기 제1-2 표시 영역(DA1_2)에 연결되며 상기 제1-2 표시 영역(DA1_2)으로부터 돌출된 형태로 제공될 수 있다. 평면 상에서 볼 때, 상기 제3 표시 영역(DA3)은 상기 제2 방향(DR2)에서 상기 제1 표시 영역(DA1)을 사이에 두고 상기 제2 표시 영역(DA2)과 마주볼 수 있다. 상기 제3 표시 영역(DA3)은 상기 제1 표시 영역(DA1)의 형상에 대응하는 형상으로 제공될 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 제3 표시 영역(DA3)은 제2 접이선(FL2)을 따라 상기 제1 표시 영역(DA1)의 외측으로 폴딩 가능한 표시 영역일 수 있다.
상기 제4 표시 영역(DA4)은 상기 제1-1 표시 영역(DA1_1)에 연결되며 상기 제1-1 표시 영역(DA1_1)으로부터 돌출된 형태로 제공될 수 있다. 상기 제4 표시 영역(DA4)은 상기 제1 표시 영역(DA1)의 형상에 대응하는 형상으로 제공될 수 있으나, 이에 제한되는 것은 아니다. 상기 제4 표시 영역(DA4)은 제3 접이선(FL3)을 따라 상기 제1 표시 영역(DA1)의 외측으로 폴딩 가능한 표시 영역일 수 있다.
상기 제5 표시 영역(DA5)은 상기 제1-1 표시 영역(DA1_1)에 연결되며 상기 제1-1 표시 영역(DA1_1)으로부터 돌출된 형태로 제공될 수 있다. 평면 상에서 볼 때, 상기 제5 표시 영역(DA5)은 상기 제1 방향(DR1)에서 상기 제1 표시 영역(DA1)을 사이에 두고 상기 제4 표시 영역(DA4)에 마주볼 수 있다. 상기 제5 표시 영역(DA5)은 상기 제1 표시 영역(DA1)의 형상에 대응하는 형상으로 제공될 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 제5 표시 영역(DA5)은 제4 접이선(FL4)을 따라 상기 제1 표시 영역(DA1)의 외측으로 폴딩 가능한 표시 영역일 수 있다.
상기 제1 내지 제5 표시 영역(DA1 ~ DA5) 각각에는 상기 복수의 화소들(PXL)이 제공될 수 있다. 각 화소(PXL)는 적색(red) 화소, 녹색(green) 화소, 청색(blue) 화소, 및 백색(white) 화소 중 어느 하나일 수 있으나, 본 실시예에서 이를 한정하는 것은 아니다. 예를 들어, 각 화소(PXL)는 마젠타(magenta) 화소, 시안(cyan) 화소, 및 옐로(yellow) 화소 중 어느 하나일 수 있다. 각 화소(PXL)는 상기 영상을 표시하는 최소 단위이며, 광을 출사하는 표시 소자를 포함할 수 있다. 상기 표시 소자는 유기 발광층을 포함하는 발광 소자일 수 있으나, 이에 한정되는 것은 아니며, 액정 소자, 전기 영동 소자, 전기 습윤 소자 등 다양한 형태로 구현될 수 있다. 본 발명의 일 실시예에 있어서, 상기 화소들(PXL)은 발광 소자일 수 있다.
상기 제1 내지 제5 표시 영역(DA1 ~ DA5) 각각에 배치된 상기 화소들(PXL)은 상기 제1 방향(DR1)으로 연장된 행과 상기 제2 방향(DR2)으로 연장된 열을 따라 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 상기 화소들(PXL)의 배열 형태는 특별히 한정되는 것은 아니며 다양한 형태로 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수의 화소들(PXL)은 제1 내지 제5 화소(PXL1 ~ PXL5)를 포함할 수 있다. 상기 제1 화소(PXL1)는 상기 제1 표시 영역(DA1)에 배치되고, 상기 제2 화소(PXL2)는 상기 제2 표시 영역(DA2)에 배치되고, 상기 제3 화소(PXL3)는 상기 제3 표시 영역(DA3)에 배치되고, 상기 제4 화소(PXL4)는 상기 제4 표시 영역(DA4)에 배치되며, 상기 제5 화소(PXL5)는 상기 제5 표시 영역(DA5)에 배치될 수 있다. 상기 제1 내지 제5 화소(PXL1 ~ PXL5) 각각은 동일한 구조로 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 내지 제5 표시 영역(DA2 ~ DA5)은 상기 제1 표시 영역(DA1)의 면적보다 작은 면적을 가질 수 있다. 또한, 상기 제2 표시 영역(DA2)과 상기 제3 표시 영역(DA3)은 서로 동일한 면적을 가질 수 있으나, 이에 한정되는 것은 아니다. 또한, 상기 제4 표시 영역(DA4)과 상기 제5 표시 영역(DA5)은 서로 동일한 면적을 가질 수 있으나, 이에 한정되는 것은 아니다.
상기 비표시 영역(NDA)은 상기 화소들(PXL)이 제공되지 않는 영역으로서, 상기 영상이 표시되지 않는 영역일 수 있다. 상기 비표시 영역(NDA)에는 상기 화소들(PXL)을 구동하기 위한 데이터 구동부(DDV), 상기 전원 공급부로부터 구동 전압을 제공받는 제1 및 제2 구동 전압 배선(미도시), 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부(미도시)가 제공될 수 있다. 상기 비표시 영역(NDA)은 최종적인 표시 장치에서의 베젤에 대응하며, 상기 비표시 영역(NDA)의 폭에 따라 상기 베젤의 폭이 결정될 수 있다.
상기 배선부는 상기 데이터 구동부(DDV)로부터 각 화소(PXL)에 데이터 신호를 제공하는 팬아웃 라인을 포함할 수 있다.
상기 데이터 구동부(DDV)는 상기 팬아웃 라인들을 통해 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)에 배치된 각 화소(PXL)에 상기 데이터 신호를 제공할 수 있다. 상기 데이터 구동부(DDV)는 상기 비표시 영역(NDA) 내에서 상기 제1 방향(DR1)을 따라 길게 배치될 수 있다.
도 1에 있어서, 설명의 편의를 위해, 주사 구동부, 발광 구동부 등을 도시하지 않았으나, 상기 주사 구동부, 상기 발광 구동부 등도 상기 비표시 영역(NDA)에 제공될 수 있다. 이때, 상기 비표시 영역(NDA)에는 상기 주사 구동부 및 상기 발광 구동부 각각에 연결된 복수의 배선부(미도시)들이 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 연결 수단(CNP)을 통해 상기 비표시 영역(NDA)의 일측에 부착된 연성 인쇄 회로 기판(FPCB)을 더 포함할 수 있다. 여기서, 상기 연결 수단(CNP)은 칩 온 필름일 수 있다.
상기 연성 인쇄 회로 기판(FPCB)은 상기 표시 장치에서 영상을 표시하지 않는 영역에 배치될 수 있다. 공간 효율성을 극대화하고, 사용자의 시인 필요성이 없는 구성을 숨기기 위해, 상기 연성 인쇄 회로 기판(FPCB)은 상기 연결 수단(CNP)에 일체화하여 제공될 수 있다. 상기 연성 인쇄 회로 기판(FPCB)에는 상기 데이터 구동부(DDV), 상기 주사 구동부, 및 상기 발광 구동부 등을 제어하는 타이밍 제어부(미도시), 사용자의 터치를 감지하는 터치 구동부(미도시), 및 상기 전원 공급부 등이 실장될 수 있다.
도 2는 도 1의 표시 장치에서 화소들 및 구동부의 실시예를 나타낸 블록도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 화소들(PXL), 구동부, 및 배선부를 포함할 수 있다.
상기 화소들(PXL)은 복수 개로 제공될 수 있다. 상기 구동부는 주사 구동부(SDV), 발광 구동부(EDV), 데이터 구동부(DDV), 및 타이밍 제어부(TC)를 포함할 수 있다. 도 2에 있어서, 상기 주사 구동부(SDV), 상기 발광 구동부(EDV), 상기 데이터 구동부(DDV), 및 상기 타이밍 제어부(TC)의 위치는 설명의 편의를 위해 설정된 것으로서, 실제 표시 장치를 구현할 때는 표시 장치 내에서의 다른 위치에 배치될 수 있다.
상기 배선부는 표시 영역에 배치되어 상기 구동부로부터 각 화소(PXL)에 신호를 제공하는 스캔 배선, 데이터 배선, 발광 제어 배선, 전원 배선(PL), 및 초기화 전원 배선(미도시)을 포함할 수 있다. 상기 스캔 배선은 복수 개의 스캔 배선들(S1 ~ Sn)을 포함하고, 상기 발광 제어 배선은 복수 개의 발광 제어 배선들(E1 ~ En)을 포함하며, 상기 데이터 배선은 복수 개의 데이터 배선들(D1 ~ Dm)을 포함할 수 있다.
상기 화소들(PXL)은 제1 내지 제5 표시 영역(DA1 ~ DA5) 각각에 제공될 수 있다. 각 화소(PXL)는 대응되는 스캔 배선으로부터 스캔 신호가 공급될 때 대응되는 데이터 배선으로부터 데이터 신호를 공급받을 수 있다. 상기 데이터 신호를 공급받는 상기 화소(PXL)는 상기 전원 배선(PL)을 통해 제공된 제1 전원(ELVDD)으로부터 발광 소자(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
상기 주사 구동부(SDV)는 상기 타이밍 제어부(TC)로부터의 제1 게이트 제어 신호(GCS1)에 대응하여 상기 스캔 배선들(S1 ~ Sn)로 상기 스캔 신호를 공급할 수 있다. 예를 들어, 상기 주사 구동부(SDV)는 상기 스캔 배선들(S1 ~ Sn)로 상기 스캔 신호를 순차적으로 공급할 수 있다. 상기 스캔 배선들(S1 ~ Sn)로 상기 스캔 신호가 순차적으로 공급되면, 상기 화소들(PXL)이 수평 라인 단위로 순차적으로 선택될 수 있다.
상기 발광 구동부(EDV)는 상기 타이밍 제어부(TC)로부터의 제2 게이트 제어 신호(GCS2)에 대응하여 상기 발광 제어 배선들(E1 ~ En)로 발광 제어 신호를 공급할 수 있다. 예를 들어, 상기 발광 구동부(EDV)는 상기 발광 제어 배선들(E1 ~ En)로 상기 발광 제어 신호를 순차적으로 공급할 수 있다.
여기서, 상기 발광 제어 신호는 상기 스캔 신호보다 넓은 폭으로 설정될 수 있다. 예를 들어, i(i는 자연수) 번째 발광 제어 배선(Ei)으로 공급되는 발광 제어 신호는 i-1번째 스캔 배선(Si-1)으로 공급되는 스캔 신호 및 i번째 스캔 라인(Si)으로 공급되는 스캔 신호와 적어도 일부 구간 중첩되도록 공급될 수 있다. 추가적으로, 상기 발광 제어 신호는 상기 화소들(PXL)에 포함된 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압(예를 들면, 하이 전압)으로 설정되고, 상기 스캔 신호는 상기 화소들(PXL)에 포함되는 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 로우 전압)으로 설정될 수 있다.
상기 데이터 구동부(DDV)는 데이터 제어 신호(DCS)에 대응하여 상기 데이터 배선들(D1 ~ Dm)로 상기 데이터 신호를 공급할 수 있다. 상기 데이터 배선들(D1 ~ Dm)로 공급된 상기 데이터 신호는 상기 스캔 신호에 의하여 선택된 화소들(PXL)로 공급될 수 있다.
상기 타이밍 제어부(TC)는 외부로부터 공급되는 타이밍 신호들에 기초하여 생성된 게이트 제어 신호(GCS1, GCS2)를 상기 주사 구동부(SDV) 및 상기 발광 구동부(EDV)로 공급하고, 상기 데이터 제어 신호(DCS)를 상기 데이터 구동부(DDV)로 공급할 수 있다.
상기 게이트 제어 신호들(GCS1 및 GCS2) 각각에는 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 상기 스타트 펄스는 첫 번째 스캔 신호 또는 첫 번째 발광 제어 신호의 타이밍을 제어한다. 상기 클럭 신호들은 상기 스타트 펄스를 쉬프트시키기 위하여 사용된다.
상기 데이터 제어 신호(DCS)에는 소스 스타트 펄스 및 클럭 신호들이 포함된다. 상기 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 상기 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용된다.
도 3은 도 2에 도시된 화소들 중 하나의 제1 화소를 나타내는 등가 회로도이다. 도 3에 있어서, 설명의 편의를 위해, j번째 데이터 라인(Dj), i번째 발광 제어 라인(Ei), i번째 스캔 라인(Si), 및 i-1번째 스캔 배선(Si-1)에 접속된 하나의 제1 화소를 도시하였다.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 제1 화소(PXL1)는 발광 소자(OLED), 제1 내지 제7 트랜지스터(T1 ~ T7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
상기 발광 소자(OLED)의 애노드 전극은 상기 제6 트랜지스터(T6)를 경유하여 상기 제1 트랜지스터(T1)에 접속되고, 상기 발광 소자(OLED)의 캐소드 전극은 제2 전원(ELVSS)에 접속될 수 있다. 상기 발광 소자(OLED)는 상기 제1 트랜지스터(T1)로부터 공급되는 전류 량에 대응하여 소정 휘도의 광을 생성할 수 있다. 상기 발광 소자(OLED)로 전류가 흐를 수 있도록 전원 배선(PL)으로 인가되는 제1 전원(ELVDD)은 상기 제2 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
상기 제1 트랜지스터(T1; 구동 트랜지스터)의 소스 전극은 상기 제5 트랜지스터(T5)를 경유하여 상기 제1 전원(ELVDD)에 접속되고, 드레인 전극은 상기 제6 트랜지스터(T6)를 경유하여 발광 소자(OLED)의 상기 애노드 전극에 접속된다. 이와 같은 상기 제1 트랜지스터(T1)는 자신의 게이트 전극인 제1 노드(N1)의 전압에 대응하여 상기 제1 전원(ELVDD)으로부터 상기 발광 소자(OLED)를 경유하여 상기 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
상기 제2 트랜지스터(T2; 스위칭 트랜지스터)는 j번째 데이터 라인(Dj)과 상기 제1 트랜지스터(T1)의 소스 전극 사이에 접속된다. 그리고, 상기 제2 트랜지스터(T2)의 게이트 전극은 i번째 스캔 라인(Si)에 접속된다. 이와 같은 상기 제2 트랜지스터(T2)는 상기 i번째 스캔 라인(Si)으로 스캔 신호가 공급될 때 턴-온되어 상기 j번째 데이터 라인(Dj)과 상기 제1 트랜지스터(T1)의 소스 전극을 전기적으로 접속시킨다.
상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 제1 노드(N1) 사이에 접속된다. 그리고, 상기 제3 트랜지스터(T3)의 게이트 전극은 상기 i번째 스캔 라인(Si)에 접속된다. 이와 같은 상기 제3 트랜지스터(T3)는 상기 i번째 스캔 라인(Si)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 제1 노드(N1)를 전기적으로 접속시킨다. 따라서, 상기 제3 트랜지스터(T3)가 턴-온될 때 상기 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
상기 제4 트랜지스터(T4)는 상기 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 상기 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 스캔 라인(Si-1)에 접속된다. 이와 같은 상기 제4 트랜지스터(T4)는 상기 i-1번째 스캔 라인(Si-1)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 노드(N1)로 상기 초기화 전원(Vint)의 전압을 공급한다. 여기서, 상기 초기화 전원(Vint)은 상기 데이터 신호보다 낮은 전압으로 설정된다.
상기 제5 트랜지스터(T5)는 상기 제1 전원(ELVDD)과 상기 제1 트랜지스터(T1)의 소스 전극 사이에 접속된다. 그리고, 상기 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속된다. 이와 같은 상기 제5 트랜지스터(T5)는 상기 i번째 발광 제어 라인(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
상기 제6 트랜지스터(T6)는 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 발광 소자(OLED)의 애노드 전극 사이에 접속된다. 그리고, 상기 제6 트랜지스터(T6)의 게이트 전극은 상기 i번째 발광 제어 라인(Ei)에 접속된다. 이와 같은 상기 제6 트랜지스터(T6)는 상기 i번째 발광 제어 라인(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
상기 제7 트랜지스터(T7)는 상기 초기화 전원(Vint)과 상기 발광 소자(OLED)의 애노드 전극 사이, 즉 초기화 전원(Vint)과 제2 노드 사이에 접속된다. 그리고, 상기 제7 트랜지스터(T7)의 게이트 전극은 상기 i-1번째 스캔 라인(Si-1)에 접속된다. 이와 같은 상기 제7 트랜지스터(T7)는 상기 i-1번째 스캔 라인(Si-1)으로 스캔 신호가 공급될 때 턴-온되어 상기 초기화 전원(Vint)의 전압을 상기 발광 소자(OLED)의 애노드 전극으로 공급한다.
상기 스토리지 커패시터(Cst)는 상기 제1 전원(ELVDD)과 상기 제1 노드(N1) 사이에 접속된다. 이와 같은 상기 스토리지 커패시터(Cst)는 상기 데이터 신호 및 상기 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
도 4는 도 3에 도시된 하나의 화소를 상세하게 도시한 평면도이며, 도 5는 도 4의 A ~ A'선에 따른 단면도이다. 도 4 및 도 5에 있어서, 제1 표시 영역에 배치된 i번째 행 및 j번째 열에 배치된 하나의 제1 화소(PXL1)를 기준으로, 상기 하나의 제1 화소(PXL1)에 연결된 두 개의 스캔 배선, 하나의 발광 제어 배선, 하나의 전원 배선, 및 서로 인접한 두 개의 데이터 배선을 도시하였다.
도 4 및 도 5에 있어서, 설명의 편의를 위해, 하나의 제1 화소(PXL1)에 제공되는 배선들에 있어서, 스캔 신호가 인가되는 두 개의 스캔 배선들 중 i-1번째 행의 스캔 배선을 "i-1번째 스캔 배선(SL2)"이라 하고, i번째 행의 스캔 배선을 "i번째 스캔 배선(SL1)"이라 한다. 또한, 발광 제어 신호가 인가되는 i번째 행의 발광 제어 배선을 "발광 제어 배선(EL)"이라 하고, 데이터 신호가 인가되는 j번째 열의 데이터 배선을 "데이터 배선(DL1)"이라 하며 초기화 전원(Vint)이 인가되는 초기화 전원 배선을 "초기화 전원 배선(IPL)"이라 한다.
도 3 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 배선부, 및 제1 화소(PXL1)를 포함할 수 있다.
상기 기판(SUB)은 투명 절연 물질을 포함하여 광을 투과시킬 수 있다. 또한, 상기 기판(SUB)은 경성(Rigid) 기판 또는 가요성(Flexibility) 기판일 수 있다. 상기 경성 기판은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판을 포함할 수 있다. 상기 가요성 기판은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판을 포함할 수 있다. 예를 들면, 상기 가요성 기판은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate), 트리아세테이트 셀룰로오스(TAC, triacetate cellulose), 및 셀룰로오스아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 중 하나를 포함할 수 있다. 또한, 상기 가요성 기판은 유리 섬유 강화플라스틱(FRP, fiber glass reinforced plastic)을 포함할 수도 있다.
상기 기판(SUB)에 적용되는 물질은 상기 표시 장치의 제조 공정 시, 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직할 수 있다. 본 발명의 일 실시예에 있어서, 상기 기판(SUB)은 전체 또는 적어도 일부가 가요성(flexibility)을 가질 수 있다.
상기 배선부는 스캔 배선(SL1, SL2), 데이터 배선(DL1), 발광 제어 배선(EL), 전원 배선(PL), 및 초기화 전원 배선(IPL)을 포함할 수 있다.
상기 스캔 배선(SL1, SL2)은 제1 방향(DR1)으로 연장될 수 있다. 상기 스캔 배선(SL1, SL2)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 순차적으로 배열된 i번째 스캔 배선(SL1) 및 i-1번째 스캔 배선(SL2)을 포함할 수 있다. 상기 스캔 배선(SL1, SL2)에는 스캔 신호가 인가될 수 있다. 예를 들면, 상기 i-1번째 스캔 배선(SL2)에는 i-1번째 스캔 신호가 인가될 수 있으며, 상기 i번째 스캔 배선(SL1)에는 i번째 스캔 신호가 인가될 수 있다. 본 발명의 일 실시예에서, 상기 i-1번째 스캔 배선(SL2)은 두 개의 배선으로 분기될 수 있으며, 분기된 i-1번째 스캔 배선들(SL2)은 서로 다른 트랜지스터에 연결될 수 있다.
상기 발광 제어 배선(EL)은 상기 제1 방향(DR1)으로 연장되며 상기 i번째 스캔 배선(SL1)과 이격되게 배치될 수 있다. 상기 발광 제어 배선(EL)에는 발광 제어 신호가 인가될 수 있다.
상기 데이터 배선(DL1)은 상기 제2 방향(DR2)으로 연장되며 상기 제1 방향(DR1)을 따라 순차적으로 배열될 수 있다. 상기 데이터 배선(DL1)에는 데이터 신호가 인가될 수 있다.
상기 전원 배선(PL)은 부가 전원 배선(APL), 제1 전원 배선(PL1), 및 제2 전원 배선(PL2)을 포함할 수 있다. 상기 부가 전원 배선(APL), 상기 제1 전원 배선(PL1), 및 상기 제2 전원 배선(PL2)은 서로 전기적으로 연결될 수 있다. 상기 부가 전원 배선(APL)은 상기 제1 방향(DR1)을 따라 연장되고, 상기 제1 전원 배선(PL1)은 상기 제2 방향(DR2)을 따라 연장되며, 상기 제2 전원 배선(PL2)은 상기 제1 및 제2 방향(DR1, DR2)을 따라 연장될 수 있다. 평면 상에서 볼 때, 상기 부가 전원 배선(APL), 상기 제1 전원 배선(PL1), 및 상기 제2 전원 배선(PL2)은 서로 중첩될 수 있다. 상기 제2 전원 배선(PL2)에는 제1 전원(도 3의 ELVDD 참고)이 인가될 수 있다. 상기 제2 전원 배선(PL2)이 상기 제1 전원 배선(PL1)에 전기적으로 연결되므로, 상기 제1 전원(ELVDD)은 상기 제1 전원 배선(PL1)으로 인가될 수 있다. 또한, 상기 제1 전원 배선(PL1)은 상기 부가 전원 배선(APL)과 전기적으로 연결되므로, 상기 제1 전원(ELVDD)은 상기 부가 전원 배선(APL)에 인가될 수 있다.
상기 초기화 전원 배선(IPL)은 상기 제1 방향(DR1)을 따라 연장되며, 상기 i-1번째 스캔 배선(SL2)과 다음 행 화소의 발광 제어 배선(EL) 사이에 제공될 수 있다. 상기 초기화 전원 배선(IPL)에는 초기화 전원(Vint)이 인가될 수 있다.
상기 화소(PXL)는 제1 내지 제7 트랜지스터(T1 ~ T7), 스토리지 커패시터(Cst), 및 발광 소자(OLED)를 포함할 수 있다.
상기 제1 트랜지스터(T1)는 제1 게이트 전극(GE1), 제1 액티브 패턴(ACT1), 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 및 제1 컨택부(CNL1)를 포함할 수 있다.
상기 제1 게이트 전극(GE1)은 상기 제1 컨택부(CNL1)를 통해 상기 제3 트랜지스터(T3)의 제3 드레인 전극(DE3) 및 상기 제4 트랜지스터(T4)의 제4 드레인 전극(DE4)에 연결될 수 있다. 상기 제1 컨택부(CNL1)의 일 단은 제1 컨택홀(CH1)을 통해 상기 제1 게이트 전극(GE1)과 연결되고, 그 타 단은 제2 컨택 홀(CH2)을 통해 상기 제3 드레인 전극(DE3)과 상기 제4 드레인 전극(DE4)에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 액티브 패턴(ACT1)과 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 불순물이 도핑되지 않거나 상기 불순물이 도핑된 반도체층으로 형성될 수 있다. 예를 들면, 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 상기 불순물이 도핑된 반도체층으로 이루어지며, 상기 제1 액티브 패턴(ACT1)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다.
상기 제1 액티브 패턴(ACT1)은 소정 방향으로 연장된 바(bar) 형상을 가지며, 연장된 길이 방향을 따라 복수 회 절곡된 형상을 가질 수 있다. 상기 제1 액티브 패턴(ACT1)은 평면 상에서 볼 때 상기 제1 게이트 전극(GE1)과 중첩할 수 있다. 상기 제1 액티브 패턴(ACT1)이 길게 형성됨으로써 상기 제1 트랜지스터(T1)의 채널 영역이 길게 형성될 수 있다. 이에 따라, 상기 제1 트랜지스터(T1)에 인가되는 게이트 전압의 구동 범위가 넓어지게 된다. 이로 인해, 이후 상기 발광 소자(OLED)에서 방출되는 빛의 계조를 세밀하게 제어할 수 있다.
상기 제1 소스 전극(SE1)은 상기 제1 액티브 패턴(ACT1)의 일 단에 연결될 수 있다. 또한, 상기 제1 소스 전극(SE1)은 상기 제2 트랜지스터(T2)의 제2 드레인 전극(DE2)과 상기 제5 트랜지스터(T5)의 제5 드레인 전극(DE5)과 연결될 수 있다.
상기 제1 드레인 전극(DE1)은 상기 제1 액티브 패턴(ACT1)의 타 단에 연결될 수 있다. 또한, 상기 제1 드레인 전극(DE1)은 상기 제3 트랜지스터(T3)의 제3 소스 전극(SE3)과 상기 제6 트랜지스터(T6)의 제6 소스 전극(SE6)에 연결될 수 있다.
상기 제2 트랜지스터(T2)는 제2 게이트 전극(GE2), 제2 액티브 패턴(ACT2), 제2 소스 전극(SE2), 및 상기 제2 드레인 전극(DE2)을 포함할 수 있다.
상기 제2 게이트 전극(GE2)은 상기 i번째 스캔 배선(SL1)에 연결될 수 있다. 상기 제2 게이트 전극(GE2)은 상기 i번째 스캔 배선(SL1)의 일부로 제공되거나 상기 i번째 스캔 배선(SL1)으로부터 돌출된 형상으로 제공될 수 있다.
상기 제2 액티브 패턴(ACT2)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 평면 상에서 볼 때, 상기 제2 액티브 패턴(ACT2)은 상기 제2 게이트 전극(GE2)에 중첩될 수 있다.
상기 제2 소스 전극(SE2)은 일 단이 상기 제2 액티브 패턴(ACT2)에 연결되고, 타 단이 제5 컨택 홀(CH5)을 통해 상기 데이터 배선(DL1)에 연결될 수 있다.
상기 제2 드레인 전극(DE2)은 일 단이 상기 제2 액티브 패턴(ACT2)에 연결되고, 타 단이 상기 제1 트랜지스터(T1)의 상기 제1 소스 전극(SE1)과 상기 제5 트랜지스터(T5)의 상기 제5 드레인 전극(DE5)에 연결될 수 있다.
상기 제3 트랜지스터(T3)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다. 즉, 상기 제3 트랜지스터(T3)는 제3a 트랜지스터(T3a)와 제3b 트랜지스터(T3b)를 포함할 수 있다. 상기 제3a 트랜지스터(T3a)는 제3a 게이트 전극(GE3a), 제3a 액티브 패턴(ACT3a), 제3a 소스 전극(SE3a), 및 제3a 드레인 전극(DE3a)을 포함할 수 있다. 상기 제3b 트랜지스터(T3b)는 제3b 게이트 전극(GE3b), 제3b 액티브 패턴(ACT3b), 제3b 소스 전극(SE3b), 및 제3b 드레인 전극(DE3b)을 포함할 수 있다. 본 발명의 일 실시예에서는 설명의 편의를 위해 상기 제3a 게이트 전극(GE3a)과 상기 제3b 게이트 전극(GE3b)을 제3 게이트 전극(GE3)으로, 상기 제3a 액티브 패턴(ACT3a)과 상기 제3b 액티브 패턴(ACT3b)을 제3 액티브 패턴(ACT3)으로, 상기 제3a 소스 전극(SE3a)과 상기 제3b 소스 전극(SE3b)을 제3 소스 전극(SE3)으로, 그리고 상기 제3a 드레인 전극(DE3a)과 상기 제3b 드레인 전극(DE3b)을 제3 드레인 전극(DE3)으로 지칭한다.
상기 제3 게이트 전극(GE3)은 상기 i번째 스캔 배선(SL1)에 연결될 수 있다. 상기 제3 게이트 전극(GE3)은 상기 i번째 스캔 배선(SL1)의 일부로 제공되거나, 상기 i번째 스캔 배선(SL1)으로부터 돌출된 형상으로 제공될 수 있다.
상기 제3 액티브 패턴(ACT3)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 평면 상에서 볼 때, 상기 제3 액티브 패턴(ACT3)은 상기 제3 게이트 전극(GE3)에 중첩될 수 있다.
상기 제3 소스 전극(SE3)의 일 단은 상기 제3 액티브 패턴(ACT3)에 연결될 수 있다. 상기 제3 소스 전극(SE3)의 타 단은 상기 제1 트랜지스터(T1)의 상기 제1 드레인 전극(DE1)과 상기 제6 트랜지스터(T6)의 상기 제6 소스 전극(SE6)에 연결될 수 있다.
상기 제3 드레인 전극(DE3)의 일 단은 상기 제3 액티브 패턴(ACT3)에 연결될 수 있다. 상기 제3 드레인 전극(DE3)의 타 단은 상기 제4 트랜지스터(T4)의 상기 제4 드레인 전극(DE4)와 상기 제1 트랜지스터(T1)의 상기 제1 게이트 전극(GE1)에 연결될 수 있다.
상기 제4 트랜지스터(T4)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다. 즉, 상기 제4 트랜지스터(T4)는 제4a 트랜지스터(T4a)와 제4b 트랜지스터(T4b)를 포함할 수 있다. 상기 제4a 트랜지스터(T4a)는 제4a 게이트 전극(GE4a), 제4a 액티브 패턴(ACT4a), 제4a 소스 전극(SE4a), 및 제4a 드레인 전극(DE4a)을 포함하고, 상기 제4b 트랜지스터(T4b)는 제4b 게이트 전극(GE4b), 제4b 액티브 패턴(ACT4b), 제4b 소스 전극(SE4b), 및 제4b 드레인 전극(DE4b)을 포함할 수 있다. 본 발명의 일 실시예에서는, 설명의 편의를 위해 상기 제4a 게이트 전극(GE4a)과 상기 제4b 게이트 전극(GE4b)을 제4 게이트 전극(GE4)으로, 상기 제4a 액티브 패턴(ACT4a)과 상기 제4b 액티브 패턴(ACT4b)을 제4 액티브 패턴(ACT4)으로, 상기 제4a 소스 전극(SE4a)과 상기 제4b 소스 전극(SE4b)을 제4 소스 전극(SE4)으로, 그리고 상기 제4a 드레인 전극(DE4a)과 상기 제4b 드레인 전극(DE4b)을 제4 드레인 전극(DE4)으로 지칭한다.
상기 제4 게이트 전극(GE4)은 상기 i-1번째 스캔 배선(SL2)에 연결될 수 있다. 상기 제4 게이트 전극(GE4)은 상기 i-1번째 스캔 배선(SL2)의 일부로 제공되거나 상기 i-1번째 스캔 배선(SL2)으로부터 돌출된 형상으로 제공될 수 있다.
상기 제4 액티브 패턴(ACT4)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 평면 상에서 볼 때, 상기 제4 액티브 패턴(ACT4)은 상기 제4 게이트 전극(GE4)에 중첩될 수 있다.
상기 제4 소스 전극(SE4)의 일 단은 상기 제4 액티브 패턴(ACT4)에 연결될 수 있다. 상기 제4 소스 전극(SE4)의 타 단은 상기 제7 트랜지스터(T7)의 제7 드레인 전극(DE7) 및 상기 초기화 전원 배선(IPL)에 연결될 수 있다. 상기 제4 소스 전극(SE4)과 상기 초기화 전원 배선(IPL) 사이에 제3 컨택부(CNL3)가 제공될 수 있다. 상기 제3 컨택부(CNL3)의 일 단은 제6 컨택 홀(CH6)을 통해 상기 제4 소스 전극(SE4)에 연결될 수 있다. 상기 제3 컨택부(CNL3)의 타 단은 제7 컨택 홀(CH7)을 통해 상기 초기화 전원 배선(IPL)에 연결될 수 있다.
상기 제4 드레인 전극(DE4)의 일 단은 상기 제4 액티브 패턴(ACT4)에 연결될 수 있다. 상기 제4 드레인 전극(DE4)의 타 단은 상기 제3 트랜지스터(T3)의 상기 제3 드레인 전극(DE3) 및 상기 제1 트랜지스터(T1)의 상기 제1 게이트 전극(GE1)에 연결된다.
상기 제5 트랜지스터(T5)는 제5 게이트 전극(GE5), 제5 액티브 패턴(ACT5), 제5 소스 전극(SE5), 및 상기 제5 드레인 전극(DE5)를 포함할 수 있다.
상기 제5 게이트 전극(GE5)은 상기 발광 제어 배선(EL)에 연결될 수 있다. 상기 제5 게이트 전극(GE5)은 상기 발광 제어 배선(EL)의 일부로 제공되거나 상기 발광 제어 배선(EL)으로부터 돌출된 형상으로 제공될 수 있다.
상기 제5 액티브 패턴(ACT5)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 평면 상에서 볼 때, 상기 제5 액티브 패턴(ACT5)은 상기 제5 게이트 전극(GE5)에 중첩될 수 있다.
상기 제5 소스 전극(SE5)의 일 단은 상기 제5 액티브 패턴(ACT5)에 연결될 수 있다. 상기 제5 소스 전극(SE5)의 타 단은 제4 컨택 홀(CH)을 통해 상기 제1 전원 공급 배선(PL1)에 연결될 수 있다.
상기 제5 드레인 전극(DE5)의 일 단은 상기 제5 액티브 패턴(ACT5)에 연결될 수 있다. 상기 제5 드레인 전극(DE5)의 타 단은 상기 제1 트랜지스터(T1)의 상기 제1 소스 전극(SE1) 및 상기 제2 트랜지스터(T2)의 상기 제2 드레인 전극(DE2)에 연결될 수 있다.
상기 제6 트랜지스터(T6)는 제6 게이트 전극(GE6), 제6 액티브 패턴(ACT6), 상기 제6 소스 전극(SE6), 및 제6 드레인 전극(DE6)을 포함할 수 있다.
상기 제6 게이트 전극(GE6)은 상기 발광 제어 배선(EL)에 연결될 수 있다. 상기 제6 게이트 전극(GE6)은 상기 발광 제어 배선(EL)의 일부로 제공되거나 상기 발광 제어 배선(EL)으로부터 돌출된 형상으로 제공될 수 있다.
상기 제6 액티브 패턴(ACT6)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 평면 상에서 볼 때, 상기 제6 액티브 패턴(ACT6)은 상기 제6 게이트 전극(GE6)에 중첩될 수 있다.
상기 제6 소스 전극(SE6)의 일 단은 상기 제6 액티브 패턴(ACT6)에 연결될 수 있다. 상기 제6 소스 전극(SE6)의 타 단은 상기 제1 트랜지스터(T1)의 상기 제1 드레인 전극(DE1) 및 상기 제3 트랜지스터(T3)의 상기 제3 소스 전극(SE3)에 연결될 수 있다.
상기 제6 드레인 전극(DE6)의 일 단은 상기 제6 액티브 패턴(ACT6)에 연결될 수 있다. 상기 제6 드레인 전극(DE6)의 타 단은 이전 행 화소(PXL)의 제7 트랜지스터(T7)의 제7 소스 전극(SE7)에 연결될 수 있다.
상기 제7 트랜지스터(T7)는 제7 게이트 전극(GE7), 제7 액티브 패턴(ACT7), 상기 제7 소스 전극(SE7), 및 상기 제7 드레인 전극(DE7)을 포함할 수 있다.
상기 제7 게이트 전극(GE7)은 상기 i-1번째 스캔 배선(SL2)에 연결될 수 있다. 상기 제7 게이트 전극(GE7)은 상기 i-1번째 스캔 배선(SL2)의 일부로 제공되거나 상기 i-1번째 스캔 배선(SL2)으로부터 돌출된 형상으로 제공될 수 있다.
상기 제7 액티브 패턴(ACT7)은 상기 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 평면 상에서 볼 때, 상기 제7 액티브 패턴(ACT7)은 상기 제7 게이트 전극(GE7)에 중첩될 수 있다.
상기 제7 소스 전극(SE7)의 일 단은 상기 제7 액티브 패턴(ACT7)에 연결될 수 있다. 상기 제7 소스 전극(SE7)의 타 단은 상기 제6 트랜지스터(T6)의 상기 제6 드레인 전극(DE6)에 연결될 수 있다.
상기 제7 드레인 전극(DE7)의 일 단은 상기 제7 액티브 패턴(ACT7)에 연결될 수 있다. 상기 제7 드레인 전극(DE7)의 타 단은 상기 초기화 전원 배선(IPL) 및 상기 제4 트랜지스터(T4)의 상기 제4 소스 전극(SE4)에 연결될 수 있다.
상기 스토리지 커패시터(Cst)는 하부 전극(LE)과 상부 전극(UE)을 포함할 수 있다. 상기 하부 전극(LE)은 상기 제1 트랜지스터(T1)의 상기 제1 게이트 전극(GE1)으로 이루어질 수 있다.
상기 상부 전극(UE)은 상기 하부 전극(LE)과 중첩하며, 평면 상에서 볼 때 상기 하부 전극(LE)을 커버할 수 있다. 상기 상부 전극(UE)과 상기 하부 전극(LE)과의 중첩 면적을 넓힘으로써 상기 스토리지 캐패시터(Cst)의 커패시턴스가 증가될 수 있다. 상기 상부 전극(UE)은 상기 제1 방향(DR1)으로 연장될 수 있다. 본 발명의 일 실시예에 있어서, 상기 상부 전극(UE)은 상기 부가 전원 배선(APL)일 수 있다. 따라서, 상기 상부 전극(UE)에는 상기 제1 전원(ELVDD)과 동일한 레벨의 전압이 인가될 수 있다. 상기 상부 전극(UE)은 상기 제1 게이트 전극(GE1)과 상기 제1 컨택부(CNL1)가 연결되는 제1 컨택 홀(CH1)이 형성되는 영역에 개구부(OPN)를 가질 수 있다.
상기 발광 소자(OLED)는 제1 전극(EL1), 제2 전극(EL2), 및 상기 두 전극(EL1, EL2) 사이에 제공된 발광층(EML)을 포함할 수 있다.
상기 제1 전극(EL1)은 각 화소(PXL)에 제공될 수 있다. 상기 제1 전극(EL1)은 제8 내지 제10 컨택 홀(CH8 ~ CH10)을 통해 상기 제7 트랜지스터(T7)의 상기 제7 소스 전극(SE7)과, 상기 제6 트랜지스터(T6)의 상기 제6 드레인 전극(DE6)에 연결될 수 있다. 상기 제8 내지 제10 컨택 홀(CH8 ~ CH10)사이에는 제2 컨택부(CNL2) 및 브릿지 패턴(BRP)이 제공되어 상기 제6 드레인 전극(DE6) 및 상기 제7 소스 전극(SE7)과 상기 제1 전극(EL1)을 연결할 수 있다.
하기에서는, 도 4 및 도 5를 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 구조에 대해 적층 순서에 따라 설명한다.
상기 기판(SUB) 상에 상기 제1 내지 제7 액티브 패턴(ACT1 ~ ACT7)이 제공될 수 있다. 상기 제1 내지 제7 액티브 패턴(ACT1 ~ ACT7)은 반도체 소재로 형성될 수 있다.
상기 기판(SUB)과 상기 제1 내지 제7 액티브 패턴(ACT1 ~ ACT7) 사이에는 버퍼층(미도시)이 제공될 수 있다. 상기 버퍼층은 상기 제1 내지 제7 트랜지스터(T1 ~ T7)에 불순물이 확산되는 것을 방지할 수 있다. 상기 버퍼층은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 상기 버퍼층이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 상기 버퍼층은 상기 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
상기 제1 내지 제7 액티브 패턴(ACT1 ~ ACT7)이 제공된 상기 기판(SUB) 상에 게이트 절연층(GI)이 제공될 수 있다. 상기 게이트 절연층(GI)은 무기 재료를 포함하는 무기 절연막일 수 있다. 예를 들어, 상기 게이트 절연층(GI)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 중 적어도 어느 하나를 포함할 수 있다.
상기 게이트 절연층(GI) 상에는 상기 i번째 스캔 배선(SL1), 상기 i-1번째 스캔 배선(SL2), 상기 발광 제어 배선(EL), 상기 제1 내지 제7 게이트 전극(GE1 ~ GE7)이 제공될 수 있다. 상기 제1 게이트 전극(GE1)은 상기 스토리지 커패시터(Cst)의 상기 하부 전극(LE)이 될 수 있다. 상기 제2 게이트 전극(GE2)과 상기 제3 게이트 전극(GE3)은 상기 i번째 스캔 배선(SL1)과 일체로 형성될 수 있다. 상기 제4 게이트 전극(GE4) 및 상기 제7 게이트 전극(GE7)은 상기 i-1번째 스캔 배선(SL2)과 일체로 형성될 수 있다. 상기 제5 게이트 전극(GE5)과 상기 제6 게이트 전극(GE6)은 상기 발광 제어 배선(EL)과 일체로 형성될 수 있다.
상기 스캔 배선들(SL1, SL2) 등이 형성된 상기 기판(SUB) 상에는 제1 층간 절연층(ILD1)이 제공될 수 있다. 상기 제1 층간 절연층(ILD1)은 상기 게이트 절연층(GI)과 동일한 물질을 포함할 수 있다.
상기 제1 절연층(IL1) 상에는 상기 스토리지 커패시터(Cst)의 상기 상부 전극(UE), 상기 초기화 전원 배선(IPL), 및 상기 부가 전원 배선(APL)이 제공될 수 있다.
상기 상부 전극(UE)은 상기 하부 전극(LE)를 커버할 수 있다. 상기 상부 전극(UE)은 상기 제1 층간 절연층(ILD1)을 사이에 두고 상기 하부 전극(LE)과 함께 상기 스토리지 커패시터(Cst)를 구성할 수 있다. 상기 상부 전극(UE)은 상기 부가 전원 배선(APL)과 일체로 제공될 수 있다.
상기 부가 전원 배선(APL) 등이 배치된 상기 기판(SUB) 상에 제2 층간 절연층(ILD2)이 제공될 수 있다.
상기 제2 층간 절연층(ILD2) 상에는 상기 데이터 배선(DL1), 상기 제1 전원 배선(PL1), 상기 제1 내지 제3 컨택부(CNL1 ~ CNL3)이 제공될 수 있다.
상기 데이터 배선(DL1)은 상기 게이트 절연층(GI), 상기 제1 및 제2 층간 절연층(ILD1, ILD2)을 순차적으로 관통하는 상기 제5 컨택 홀(CH5)을 통해 상기 제2 소스 전극(SE2)에 연결될 수 있다.
상기 제1 전원 배선(PL1)은 상기 제2 층간 절연층(ILD2)을 관통하는 제3 컨택 홀(CH3)을 통해 상기 스토리지 커패시터(Cst)의 상부 전극(UE) 및 상기 부가 전원 배선(APL)에 연결될 수 있다. 또한, 상기 제1 전원 배선(PL1)은 상기 게이트 절연층(GI), 상기 제1 및 제2 층간 절연층(ILD1, ILD2)을 순차적으로 관통하는 제4 컨택 홀(CH4)을 통해 상기 제5 소스 전극(SE5)에 연결될 수 있다.
상기 제1 컨택부(CNL1)는 상기 제1 및 제2 층간 절연층(ILD1, ILD2)을 순차적으로 관통하는 상기 제1 컨택 홀(CH1)을 통해 상기 제1 게이트 전극(GE1)에 연결될 수 있다. 또한, 상기 제1 컨택부(CNL1)는 상기 게이트 절연층(GI), 상기 제1 및 제2 층간 절연층(ILD1, ILD2)을 순차적으로 관통하는 상기 제2 컨택 홀(CH2)을 통해 상기 제3 드레인 전극(DE3) 및 상기 제4 드레인 전극(DE4)에 연결될 수 있다.
상기 제2 컨택부(CNL2)는 상기 제6 드레인 전극(DE6)과 상기 제1 전극(EL1) 사이에서 상기 제6 드레인 전극(DE6)과 상기 제1 전극(EL1)을 연결하는 매개체로 제공되는 도전 패턴일 수 있다. 상기 제2 컨택 부(CNL2)는 상기 게이트 절연층(GI), 상기 제1 및 제2 층간 절연층(ILD1, ILD2)을 순차적으로 관통하는 상기 제8 컨택 홀(CH8)을 통해 상기 제6 드레인 전극(DE6)과 상기 제7 소스 전극(SE7)에 연결될 수 있다.
상기 제3 컨택부(CNL3)는 상기 제2 층간 절연층(ILD2)을 관통하는 상기 제7 컨택 홀(CH7)을 통해 상기 초기화 전원 배선(IPL)에 연결될 수 있다. 또한, 상기 제3 컨택부(CNL3)는 상기 게이트 절연층(GI), 상기 제1 및 제2 층간 절연층(ILD1, ILD2)을 순차적으로 관통하는 상기 제6 컨택 홀(CH6)을 통해 상기 제4 소스 전극(DE4) 및 상기 제7 드레인 전극(DE7)에 연결될 수 있다.
상기 데이터 배선(DL1) 등이 배치된 상기 기판(SUB) 상에는 제3 층간 절연층(ILD3)이 제공될 수 있다. 상기 제3 층간 절연층(ILD3)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 본 발명의 실시예에 있어서, 상기 제3 층간 절연층(ILD3)은 유기 절연막일 수 있다. 상기 제3 층간 절연층(ILD3)은 도면에 도시된 바와 같이 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 이루어질 수 있다. 상기 제3 층간 절연층(ILD3)이 다중층으로 이루어진 경우, 상기 제3 층간 절연층(ILD3)은 복수의 무기 절연막 또는 복수의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 예를 들어, 상기 제3 층간 절연층(ILD3)은 제1 유기 절연막, 무기 절연막, 및 제2 유기 절연막이 순차적으로 적층된 구조를 가질 수 있다.
상기 제3 층간 절연층(ILD3) 상에는 상기 브릿지 패턴(BRP) 및 상기 제2 전원 배선(PL2)이 제공될 수 있다.
상기 브릿지 패턴(BRP)은 상기 제3 층간 절연층(ILD3)을 관통하는 상기 제9 컨택 홀(CH9)을 통해 상기 제2 컨택 부(CNL2)에 연결될 수 있다.
상기 제2 전원 배선(PL2)은 상기 제3 층간 절연층(ILD3)을 관통하는 제11 컨택 홀(CH11)을 통해 상기 제1 전원 배선(PL1)에 연결될 수 있다.
상기 브릿지 패턴(BRP) 등이 배치된 상기 기판(SUB) 상에는 보호층(PSV)이 제공될 수 있다.
상기 보호층(PSV) 상에는 상기 제1 전극(EL1)이 제공될 수 있다. 상기 제1 전극(EL1)은 상기 보호층(PSV)을 관통하는 상기 제10 컨택 홀(CH10)을 통해 상기 브릿지 패턴(BRP)에 연결될 수 있다. 상기 브릿지 패턴(BRP)은 상기 제9 컨택 홀(CH9)을 통해 상기 제2 컨택부(CNL2)에 연결되므로, 상기 제1 전극(EL1)은 상기 브릿지 패턴(BRP) 및 상기 제2 컨택부(CNL2)를 통해 최종적으로 상기 제6 드레인 전극(DE6)과 상기 제7 소스 전극(SE7)에 연결될 수 있다.
상기 제1 전극(EL1)이 형성된 상기 기판(SUB) 상에는 각 화소(PXL)에 대응하도록 발광 영역을 구획하는 화소 정의막(PDL)이 제공될 수 있다. 상기 화소 정의막(PDL)은 상기 제1 전극(EL1)의 상면을 노출하며 상기 화소(PXL)의 둘레를 따라 상기 기판(SUB)으로부터 돌출될 수 있다.
상기 화소 정의막(PDL)에 의해 둘러싸인 상기 제1 전극(EL1) 상에는 상기 발광층(EML)이 제공되며, 상기 발광층(EML) 상에는 상기 제2 전극(EL2)이 제공될 수 있다.
상기 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 폴리스티렌(polystyrene), 폴리메틸메타아크릴레이트(PMMA, polymethylmethacrylate), 폴리아크릴로니트릴(PAN, polyacrylonitrile), 폴리아미드(PA, polyamide), 폴리이미드(PI, polyimide), 폴리아릴에테르(PAE, polyarylether), 헤테로사이클릭 폴리머(heterocyclic polymer), 파릴렌(parylene), 에폭시(epoxy), 벤조시클로부텐(BCB, benzocyclobutene), 실록산계 수지(siloxane based resin) 및 실란계 수지(silane based resin) 중 적어도 하나를 포함할 수 있다.
상기 발광층(EML)은 상기 제1 전극(EL1)의 노출된 표면 상에 배치될 수 있다. 상기 발광층(EML)은 적어도 광 생성층(light generation layer, LGL)을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들면, 상기 발광층(EML)은 정공을 주입하는 정공 주입층(hole injection layer, HIL), 정공의 수송성이 우수하고 상기 광 생성층에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer, HTL), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 상기 광 생성층, 상기 광 생성층에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer, HBL), 전자를 상기 광 생성층으로 원활히 수송하기 위한 전자 수송층(electron transport layer, ETL), 및 전자를 주입하는 전자 주입층(electron injection layer, EIL)을 구비할 수 있다.
상기 광 생성층에서 생성되는 광의 색상은 적색(red), 녹색(green), 청색(blue) 및 백색(white) 중 하나일 수 있으나, 본 실시예에서 이를 한정하는 것은 아니다. 예를 들어, 상기 발광층(EML)의 상기 광 생성층에서 생성되는 광의 색상은 마젠타(magenta), 시안(cyan), 옐로(yellow) 중 하나일 수도 있다.
상기 정공 주입층, 상기 정공 수송층, 상기 정공 억제층, 상기 전자 수송층 및 상기 전자 주입층은 서로 인접하는 발광 영역들에서 연결되는 공통막일 수 있다.
상기 제2 전극(EL2) 상에는 상기 제2 전극(EL2)을 커버하는 박막 봉지 필름(TFE)이 제공될 수 있다.
상기 박막 봉지 필름(TFE)은 상기 발광 소자(OLED)로 산소 및 수분이 침투하는 것을 방지할 수 있다. 상기 박막 봉지 필름(TFE)은 단일층으로 이루어질 수 있으나, 다중층으로 이루어질 수 있다. 상기 박막 봉지 필름(TFE)은 상기 발광 소자(OLED)를 커버하는 복수의 절연막을 포함할 수 있다. 구체적으로, 상기 박막 봉지 필름(TFE)은 복수의 무기막 및 복수의 유기막을 포함할 수 있다. 예를 들면, 상기 박막 봉지 필름(TFE)은 상기 무기막 및 상기 유기막이 교번 적층된 구조를 가질 수 있다. 또한, 경우에 따라, 상기 박막 봉지 필름(TFE)은 상기 발광 소자(OLED) 상에 배치되고 실런트를 통해 상기 기판(SUB)과 합착되는 봉지 기판일 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 상기 박막 봉지 필름(TFE) 상에 제공되는 터치 센서(TS)를 포함할 수 있다. 상기 터치 센서(TS)는 상기 기판(SUB)의 영상이 출사되는 방향의 면 상에 배치되어 사용자의 터치 입력을 수신할 수 있다. 상기 터치 센서(TS)는 사용자의 손이나 별도의 입력 수단을 통해 상기 표시 장치로의 터치 이벤트를 인식할 수 있다.
상기 터치 센서(TS)는 정전 용량(mutual capacitance) 방식으로 구동될 수 있다. 상기 정전 용량(mutual capacitance) 방식은 두 개의 터치 센싱 전극들 간의 상호 작용에 의한 정전 용량의 변화를 센싱하는 것이다. 또한, 상기 터치 센서(TS)는 자기 정전 용량(self capacitance) 방식으로 구동될 수 있다. 상기 자기 정전 용량(self capacitance) 방식은 매트릭스 형상으로 배열된 터치 센싱 전극들과 상기 터치 센싱 전극들 각각에 연결된 센싱 라인들을 이용하여, 사용자의 터치가 있을 경우 터치된 영역의 감지 전극의 정전 용량 변화를 센싱하는 것이다.
상기 터치 센서(TS)는 상기 터치 센싱 전극, 상기 터치 센싱 전극에 연결된 센싱 라인, 및 상기 센싱 라인의 단부에 연결된 패드부를 포함할 수 있다.
상기 터치 센서(TS) 상에는 상기 터치 센서(TS)의 노출면을 보호하기 위한 윈도우(미도시)가 제공될 수 있다. 상기 윈도우는 상기 기판(SUB)으로부터의 영상을 투과시킴과 동시에 외부의 충격을 완화시킴으로써, 외부의 충격에 상기 표시 장치가 파손되거나 오작동하는 것을 방지할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 있어서, 상기 전원 배선(PL)은 상기 부가 전원 배선(APL), 상기 제1 전원 배선(PL1), 및 상기 제2 전원 배선(PL2)을 포함할 수 있다.
상기 부가 전원 배선(APL), 상기 제1 및 제2 전원 배선(PL1, PL2)은 서로 상이한 층에 제공될 수 있다. 예를 들어, 상기 제2 전원 배선(PL2)은 상기 제3 층간 절연층(ILD3)을 사이에 두고 상기 제1 전원 배선(PL1) 상에 제공될 수 있고, 상기 제1 전원 배선(PL1)은 상기 제2 층간 절연층(ILD2)을 사이에 두고 상기 부가 전원 배선(APL) 상에 제공될 수 있다.
상기 부가 전원 배선(APL)과 상기 제1 전원 배선(PL1)은 상기 제3 컨택 홀(CH3)을 통해 전기적으로 연결되고, 상기 제1 전원 배선(PL1)과 상기 제2 전원 배선(PL2)은 상기 제11 컨택 홀(CH11)을 통해 전기적으로 연결될 수 있다. 결국, 상기 부가 전원 배선(APL), 상기 제1 및 제2 전원 배선(PL1, PL2)은 서로 전기적으로 연결될 수 있다. 상기 제2 전원 배선(PL2)에 상기 제1 전원(ELVDD)이 제공됨에 따라, 상기 부가 전원 배선(APL) 및 상기 제1 전원 배선(PL1)에도 상기 제1 전원(ELVDD)이 제공될 수 있다.
평면 상에서 볼 때, 상기 제2 전원 배선(PL2)은 상기 제1 방향(DR1)을 따라 연장되며 상기 부가 전원 배선(APL)에 중첩되는 제1 부분(PL2a) 및 상기 제2 방향(DR2)을 따라 연장되며 상기 제1 전원 배선(PL1)에 중첩되는 제2 부분(PL2b)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 전원 배선(PL2)의 상기 제1 부분(PL2a)과 상기 제2 부분(PL2b)은 상기 기판(SUB) 상에서 메쉬(mesh) 형태로 제공될 수 있다. 상기 기판(SUB) 상에서 메쉬(mesh) 형태로 배치된 상기 제2 전원 배선(PL2)으로 상기 제1 전원(ELVDD)이 제공되며, 상기 표시 장치의 각 화소(PXL)에 상기 제1 전원(ELVDD)이 균일하게 제공될 수 있다. 이로 인해, 상기 표시 장치는 전 표시 영역(도 1의 DA1 ~ D5 참고)에 걸쳐 균일한 휘도를 구현할 수 있다.
도 6a는 도 1의 EA1 부분을 확대한 평면도이며, 도 6b는 도 6a의 B ~ B'선에 따른 단면도이다.
도 6a에 있어서, 설명의 편의를 위해 비표시 영역에 배치되는 구성 요소들, 예를 들어, 팬아웃 라인들, 제1 및 제2 구동 전압 배선, 구동부 등의 배치 관계를 위주로 도시하였다.
도 1 내지 도 5, 도 6a, 및 도 6b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 내지 제5 표시 영역(DA1 ~ DA5) 및 비표시 영역(NDA)을 포함한 기판(SUB), 상기 기판(SUB) 상에 젝공된 복수의 화소들(PXL), 상기 화소들(PXL)에 연결된 배선부를 포함할 수 있다.
상기 화소들(PXL)은 매트릭스 형상으로 배치될 수 있다. 예를 들면, 상기 화소들(PXL)은 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)에서 복수의 화소 행들 및 복수의 화소 열들을 구성할 수 있다. 상기 화소 행들은 제1 방향(DR1)으로 배열된 복수의 화소들(PXL)을 포함하여, 상기 제1 방향(DR1)으로 연장된 형상을 가질 수 있다. 상기 화소 행들은 제2 방향(DR2)으로 배열될 수 있다. 상기 화소 열들은 상기 제2 방향(DR2)으로 배열되는 복수의 화소들(PXL)을 포함하여, 상기 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 상기 화소 열들은 상기 제1 방향(DR1)으로 배열될 수 있다. 본 발명의 일 실시예에서는, 상기 화소들(PXL)이 매트릭스 형상으로 배치됨을 예로서 설명하였으나, 이에 한정되는 것은 아니며, 상기 화소들(PXL)은 다양한 형상으로 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소들(PXL)은 상기 제1 표시 영역(DA1)에 배치된 제1 화소들(PXL1), 상기 제2 표시 영역(DA2)에 배치되는 제2 화소들(PXL2), 상기 제3 표시 영역(DA3)에 배치되는 제3 화소들(PXL3), 상기 제4 표시 영역(DA4)에 배치되는 제4 화소들(PXL4), 및 상기 제5 표시 영역(DA5)에 배치되는 제5 화소들(PXL5)을 포함할 수 있다.
상기 제1 표시 영역(DA1)은 한 쌍의 단변 및 한 쌍의 장변으로 이루어지며, 제1-1 표시 영역(DA1_1) 및 적어도 하나의 제1-2 표시 영역(DA1_2)을 포함할 수 있다. 상기 제1-2 표시 영역(DA1_2)은 상기 제2 방향(DR2)에서 상기 제1-1 표시 영역(DA1_1)의 서로 마주하는 양측에 배치될 수 있다.
상기 제1-2 표시 영역(DA1_2)은 인접한 두 변이 접하는 모서리부가 라운드 형상을 가질 수 있다. 이로 인해, 상기 제1-2 표시 영역(DA1_2)은 상기 제2 방향(DR2)에서 상기 제1-1 표시 영역(DA1_1)으로부터 멀어질수록 폭이 감소되는 형상을 가질 수 있다. 예를 들면, 상기 제1-2 표시 영역(DA1_2)은 상기 제1-1 표시 영역(DA1_1)으로부터 멀어질수록 폭이 감소되는 라운드 형상을 가질 수 있다. 이에 따라, 상기 제1-2 표시 영역(DA1_2)에서는 각 화소 행에 제공되는 제1 화소들(PXL1)의 수가 상기 제1-1 표시 영역(DA1_1)에서 멀어질수록 감소될 수 있다.
한편, 본 발명의 일 실시예에서는 상기 제1-2 표시 영역(DA1_2)이 라운드 형상의 모서리부들을 포함하는 것을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 제1-2 표시 영역(DA1_2)은 경사진 직선의 변들을 포함한 모서리부들로 인해 사다리꼴 형상을 가지거나 단차부를 갖는 직선의 변들을 포함한 모서리부들로 인해 계단 형상을 가질 수도 있다.
한편, 도 6a에서는 설명의 편의를 위해, 상기 기판(SUB)의 일측부분만을 도시하였으나, 상기 기판(SUB)의 형상이 좌우 대칭이 되도록, 타측부분도 실질적으로 동일한 방식으로 형성될 수 있다. 여기서, 상기 제1-2 표시 영역(DA1_2)의 각 화소 행의 길이가 상기 제1-1 표시 영역(DA1_1)에서 멀어질수록 동일한 비율로 그 길이가 감소(또는, 동일한 비율로 화소 행에 배열된 제1 화소들(PXL1)의 개수가 감소)할 필요는 없으며, 상기 제1-2 표시 영역(DA1_2)의 각 화소 행에 배열된 제1 화소들(PXL1)의 개수는 다양하게 변할 수 있다.
상기 제3 표시 영역(DA3)은 제2 접이선(FL2)을 따라 상기 제1 표시 영역(DA1)의 외측으로 폴딩 가능한 표시 영역으로, 상기 제3 화소들(PXL3)이 제공될 수 있다.
상기 제4 표시 영역(DA4)은 제3 접이선(FL3)을 따라 상기 제1 표시 영역(DA1)의 외측으로 폴딩 가능한 표시 영역으로, 상기 제4 화소들(PXL4)이 제공될 수 있다.
상기 비표시 영역(NDA)은 상기 화소들(PXL)이 제공되지 않은 영역일 수 있다. 상기 비표시 영역(NDA)에는 구동 전압 배선(DVL), 데이터 구동부(DDV), 구동부, 팬아웃 라인부가 배치될 수 있다.
상기 구동 전압 배선(DVL)은 제1 구동 전압 배선(DVL1)과 제2 구동 전압 배선(DVL2)을 포함할 수 있다. 상기 제1 구동 전압 배선(DVL1)은 제1 전원(도 3의 ELVDD 참고)을 상기 화소들(PXL)로 인가하고, 상기 제2 구동 전압 배선(DVL2)은 제2 전원(도 3의 ELVSS 참고)을 상기 화소들(PXL)로 인가할 수 있다.
평면 상에서 볼 때, 상기 제1 구동 전압 배선(DVL1)은 상기 제3 표시 영역(DA3)의 하부에만 대응되도록 상기 비표시 영역(NDA) 내에 배치될 수 있다. 상기 제1 구동 전압 배선(DVL1)은 상기 제3 화소들(PXL3)에 연결된 제2 전원 배선(PL2)에 전기적으로 연결되어 상기 제1 전원(ELVDD)을 상기 제3 화소들(PXL3)로 전달할 수 있다.
상기 제2 구동 전압 배선(DVL2)은 상기 비표시 영역(NDA)의 최외각에 배치될 수 있다. 예를 들어, 상기 제2 구동 전압 배선(DVL2)은 상기 비표시 영역(NDA)에서 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)을 에워싸도록 배치될 수 있다.
상기 데이터 구동부(DDV)는 상기 팬아웃 라인부를 통해 상기 화소들(PXL) 각각에 데이터 신호를 제공할 수 있다. 상기 데이터 구동부(DDV)는 상기 비표시 영역(NDA) 내에서 상기 제1 표시 영역(DA1)의 폭 방향을 따라 길게 배치될 수 있다.
상기 구동부는 상기 제2 구동 전압 배선(DVL2)과 상기 팬아웃 라인부 사이에 제공될 수 있다. 상기 구동부는 상기 화소들(PXL)에 스캔 신호를 전달하는 주사 구동부와 상기 화소들(PXL)에 발광 제어 신호를 전달하는 발광 제어 구동부를 포함하는 회로 구동부(CDV) 및 상기 회로 구동부(CDV)에 연결된 신호 배선부(WLP)를 포함할 수 있다. 상기 회로 구동부(CDV)는 적어도 하나 이상의 트랜지스터(미도시)를 포함할 수 있다. 상기 신호 배선부(WLP)는 상기 트랜지스터에 전기적으로 연결된 복수 개의 배선들을 포함할 수 있다. 예를 들어, 상기 배선들은 클럭 신호를 전달하는 클럭 신호 배선 등을 포함할 수 있다. 편의를 위해, 이하의 실시예에서 상기 신호 배선부(WLP)는 클럭 신호 배선을 예로서 설명한다.
상기 팬아웃 라인부는 제1 팬아웃 라인 블록(FOLB1) 및 제2 팬아웃 라인 블록(FOLB2)을 포함할 수 있다.
상기 제1 팬아웃 라인 블록(FOLB1)은 상기 데이터 구동부(DDV)와 상기 제4 표시 영역(DA4)의 화소 열들에 배치된 제4 화소들(PXL4)을 전기적으로 연결하는 제1 팬아웃 라인(FFOL)을 포함할 수 있다. 상기 제1 팬아웃 라인(FFOL)의 일 단은 상기 제4 화소들(PXL4)이 제공된 각 화소 열에 연결된 데이터 배선(DL)에 연결될 수 있다. 또한, 상기 제1 팬아웃 라인(FFOL)의 타 단은 상기 데이터 구동부(DDV)에 연결될 수 있다. 따라서, 상기 데이터 구동부(DDV)로부터의 데이터 신호가 상기 제1 팬아웃 라인(FFOL)을 통해 상기 제4 화소들(PXL4)에 인가될 수 있다. 상기 제1 팬아웃 라인(FFOL)은 대체적으로 상기 제2 방향(DR2)을 따라 연장될 수 있다. 상기 제1 팬아웃 라인(FFOL)은 적어도 일부가 꺽여 상기 제2 방향(DR2)과 경사진 방향으로 연장될 수 있다. 상기 제1 팬아웃 라인(FFOL)은 적어도 일부가 소정 곡률을 갖는 곡선부를 포함할 수 있다.
상기 제1 팬아웃 라인(FFOL)은 상기 기판(SUB) 상에서 서로 교번하여 배치되는 제1-1 팬아웃 라인(FFOL_1) 및 제1-2 팬아웃 라인(FFOL_2)을 포함할 수 있다. 상기 제1-1 팬아웃 라인(FFOL_1) 및 상기 제1-2 팬아웃 라인(FFOL_2)은 서로 상이한 층에 제공될 수 있다.
상기 제2 팬아웃 라인 블록(FOLB2)은 제2 팬아웃 라인(SFOL)을 포함할 수 있다. 상기 제2 팬아웃 라인(SFOL)은 상기 데이터 구동부(DDV)와 상기 제1-2 표시 영역(DA1_2)의 모서리부로부터 상기 제1-1 표시 영역(DA1_1)으로 연장된 화소 열에 배치된 상기 제1 화소(PXL1)를 전기적으로 연결할 수 있다. 상기 제2 팬아웃 라인(SFOL)의 일 단은 상기 제1 화소들(PXL1)이 제공된 각 화소 열에 연결된 데이터 배선(DL)에 연결될 수 있다. 또한, 상기 제2 팬아웃 라인(SFOL)의 타 단은 상기 데이터 구동부(DDV)에 연결될 수 있다. 따라서, 상기 데이터 구동부(DDV)로부터의 데이터 신호가 상기 제2 팬아웃 라인(SFOL)을 통해 상기 제1-2 표시 영역(DA1_2)의 제1 화소들(PXL1)에 인가될 수 있다.
상기 팬아웃 라인부는 상기 데이터 구동부(DDV)와 상기 제3 표시 영역(DA3)의 화소 열들에 배치된 상기 제3 화소들(PXL3)을 연결하는 제3 팬아웃 라인(TFOL)을 포함할 수 있다. 상기 제3 팬아웃 라인(TFOL)의 일 단은 상기 제3 화소들(PXL3)이 제공된 각 화소 열에 연결된 데이터 배선(DL)에 연결될 수 있다. 또한, 상기 제3 팬아웃 라인(TFOL)의 타 단은 상기 데이터 구동부(DDV)에 연결될 수 있다. 따라서, 상기 데이터 구동부(DDV)로부터의 데이터 신호가 상기 제3 팬아웃 라인(TFOL)을 통해 상기 제3 화소들(PXL3)에 인가될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 화소들(PXL3)에 연결된 데이터 배선(DL)은 상기 제2 방향(DR2)을 따라 상기 제1 표시 영역(DA1)으로 연장될 수 있다. 즉, 상기 제3 화소들(PXL3)은 동일한 화소 열에 배치되는 상기 제1 화소들(PXL1)과 동일한 데이터 배선(DL)을 공유할 수 있다. 따라서, 상기 제3 팬아웃 라인(TFOL)은 상기 데이터 구동부(DDV)로부터의 데이터 신호를 상기 제3 화소들(PXL3)로 인가할 뿐만 아니라, 상기 제3 화소들(PXL3)과 동일한 화소 열에 배치된 제1 화소들(PXL1)로도 인가할 수 있다. 또한, 상기 제3 화소들(PXL3)에 연결된 상기 제2 전원 배선(PL2)은 상기 제2 방향(DR2)을 따라 상기 제1 표시 영역(DA1)으로 연장될 수 있다. 따라서, 상기 제3 화소들(PXL3)은 동일한 화소 열에 배치되는 상기 제1 화소들(PXL1)과 동일한 제2 전원 배선(PL2)을 공유할 수 있다.
상기 제2 구동 전압 배선(DVL2)은 상기 비표시 영역(NDA) 내에서 제4 폭(d4)을 갖고, 상기 신호 배선부(WLP) 및 상기 회로 구동부(CDV)를 포함한 구동부는 상기 비표시 영역(NDA) 내에서 제3 폭(d3)을 갖고, 상기 제1 팬아웃 라인 블록(FOLB1)은 상기 비표시 영역(NDA) 내에서 제2 폭(d2)을 가지며, 상기 제2 팬아웃 라인 블록(FOLB2)은 상기 비표시 영역(NDA) 내에서 제1 폭(d1)을 가질 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 내지 제4 폭(d1 ~ d4)은 서로 상이할 수 있다. 예를 들어, 상기 제2 폭(d2)이 가장 클 수 있다.
평면 상에서 볼 때, 상기 제2 구동 전압 배선(DVL2), 상기 구동부, 상기 제1 및 제2 팬아웃 라인 블록(FOLB1, FOLB2)는 중첩되지 않을 수 있다.
상술한 바와 같이, 상기 제3 화소들(PXL3)은 상기 제1 구동 전압 배선(DVL1)에 연결된 상기 제2 전원 배선(PL2)을 통해 상기 제1 전원(ELVDD)을 제공받을 수 있다. 상기 제3 화소들(PXL3)에 상기 제1 전원(EVLDD)이 제공됨에 따라, 상기 제3 화소들(PXL3)과 동일한 화소 열에 배치된 상기 제1 화소들(PXL1)에도 상기 제1 전원(ELVDD)이 제공될 수 있다.
본 발명의 일 실시예에 있어서, 동일한 화소 열에 배치되는 상기 제3 화소들(PXL3)과 상기 제1 화소들(PXL1)은 동일한 상기 제2 전원 배선(PL2)을 공유할 수 있다.
상기 제2 전원 배선(PL2)은 도 4에 도시된 바와 같이, 각 화소(PXL) 내에서 상기 제1 방향(DR1)으로 연장된 제1 부분(PL2a) 및 상기 제2 방향(DR2)으로 연장된 제2 부분(PL2b)을 포함하는 메쉬(mesh) 형상을 가질 수 있다. 상기 제2 전원 배선(PL2)이 메쉬(mesh) 형상을 가짐에 따라, 하나의 화소(PXL)에 배치된 제2 전원 배선(PL2)과 상기 하나의 화소(PXL)에 인접한 화소(PXL)에 배치된 제2 전원 배선(PL2)은 전기적으로 연결될 수 있다. 이로 인해, 상기 하나의 화소(PXL)와 그에 인접한 화소(PXL)에는 상기 제1 전원(ELVDD)이 균일하게 제공될 수 있다.
따라서, 상기 제3 화소들(PXL3)에 연결된 상기 제2 전원 배선(PL2)만이 상기 제1 구동 전압 배선(DVL1)에 연결되더라도, 상기 제2 전원 배선(PL2)의 구조적 특징인 메쉬(mesh) 형상으로 인해 상기 제1 전원(ELVDD)은 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)으로 제공될 수 있다. 따라서, 상기 제1 구동 전압 배선(DVL1)으로부터의 상기 제1 전원(ELVDD)은 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)으로 균일하게 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 구동 전압 배선(DVL1)은 상기 제3 표시 영역(DA3)의 하부에 대응되도록 상기 비표시 영역(NDA) 내에 배치될 수 있다. 이로 인해, 상기 제1 구동 전압 배선(DVL1)은 상기 제2 전원 배선(PL2)을 통해 상기 제3 표시 영역(DA3)의 상기 제3 화소들(PXL3)로 상기 제1 전원(ELVDD)을 직접 인가할 수 있다. 또한, 상기 제3 화소들(PXL3)과 동일한 제2 전원 배선(PL2)을 공유하는 일부 제1 화소들(PXL1)에도 상기 제1 전원(ELVDD)이 직접 인가될 수 있다. 상기 제3 화소들(PXL3) 및 상기 일부 제1 화소들(PXL1)을 제외한 나머지 화소들(PXL)에도 각 화소(PXL) 마다 제공된 상기 제2 전원 배선(PL2)의 전기적 연결 관계로 인해 상기 제1 전원(ELVDD)이 인가될 수 있다.
이와 같이, 상기 제1 구동 전압 배선(DVL1)이 상기 비표시 영역(NDA)의 특정 영역에 배치되어 특정 화소(PXL)에만 상기 제1 전원(ELVDD)을 인가하더라도, 상기 기판(SUB) 상에 배치된 모든 화소들(PXL)에는 상기 제1 전원(ELVDD)이 균일하게 제공될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 구동 전압 배선(DVL1)을 일부 표시 영역에만 대응되도록 상기 비표시 영역(NDA) 내에 배치함으로써, 상기 비표시 영역(NDA) 내에서 상기 제1 구동 전압 배선(DVL1)이 차지하는 면적을 줄일 수 있다. 결국, 본 발명의 일 실시예에 따르면, 상기 비표시 영역(NDA)의 데드 스페이스가 최소화될 수 있다.
하기에서는, 도 6a 및 도 6b를 참조하여, 본 발명의 일 실시예에 따른 표시 장치에서 비표시 영역(NDA)의 구조에 대해 적층 순서에 따라 설명한다.
상기 기판(SUB) 상에 게이트 절연층(GI)이 제공될 수 있다.
상기 게이트 절연층(GI) 상에 상기 제1-1 팬아웃 라인(FFOL_1)이 제공될 수 있다.
상기 제1-1 팬아웃 라인(FFOL_1)이 형성된 상기 기판(SUB) 상에는 제1 층간 절연층(ILD1)이 제공될 수 있다.
상기 제1 층간 절연층(ILD1) 상에 상기 제1-2 팬아웃 라인(FFOL_2)이 제공될 수 있다. 상기 제1-2 팬아웃 라인(FFOL_2)은 상기 제1 층간 절연층(ILD1) 상에서 상기 제1-1 팬아웃 라인(FFOL_1)과 교번하여 배치될 수 있다.
상기 제1-2 팬아웃 라인(FFOL_2)은 도면에 도시된 바와 같이 상기 제1 층간 절연층(ILD1) 상에서 상기 제1-1 팬아웃 라인(FFOL_1)과 중첩되지 않게 제공될 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 제1-2 팬아웃 라인(FFOL_2)은 평면 상에서 볼 때 상기 제1-1 팬아웃 라인(FFOL_1)에 중첩될 수 있다. 이러한 경우, 상기 제1 팬아웃 라인(FFOL)이 상기 비표시 영역(NDA) 내에서 차지하는 면적은 줄어들 수 있다. 이로 인해, 상기 비표시 영역(NDA)의 데드 스페이스가 감소될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1-1 팬아웃 라인(FFOL_1)과 상기 제1-2 팬아웃 라인(FFOL_2)은 서로 상이한 층에 제공될 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 상기 제1-1 팬아웃 라인(FFOL_1)과 상기 제1-2 팬아웃 라인(FFOL_2)은 동일한 층에 제공될 수 있다. 상기 제1-1 팬아웃 라인(FFOL_1)과 상기 제1-2 팬아웃 라인(FFOL_2)이 동일한 층에 제공되는 구조에 대해서는 도 6h를 참조하여 후술하기로 한다.
상기 제1-2 팬아웃 라인(FFOL_2) 상에 제2 층간 절연층(ILD2)이 제공될 수 있다.
상기 제2 층간 절연층(ILD2) 상에는 상기 제2 구동 전압 배선(DVL2) 및 상기 신호 배선부(WLP)가 제공될 수 있다. 상기 신호 배선부(WLP)는 클럭 신호가 제공되는 클럭 신호 배선일 수 있다. 여기서, 상기 제2 구동 전압 배선(DVL2)은 단일 층으로 제공될 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 제공될 수 있다.
상기 제2 구동 전압 배선(DVL2) 및 상기 신호 배선부(WLP)가 형성된 상기 기판(SUB) 상에는 제3 층간 절연층(ILD3)이 제공될 수 있다. 상기 제3 층간 절연층(ILD3)은 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 다중층으로도 이루어질 수 있다.
상기 제3 층간 절연층(ILD3) 상에는 상기 제2 팬아웃 라인(SFOL)이 제공될 수 있다.
상기 제2 팬아웃 라인(SFOL) 상에는 보호층(PSV), 화소 정의막(PDL), 및 박막 봉지 필름(TFE)이 순차적으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL), 상기 제2 팬아웃 라인(SFOL), 및 상기 제2 구동 전압 배선(DVL2)은 서로 상이한 층에 제공될 수 있다. 예를 들어, 상기 제2 구동 전압 배선(DVL2), 상기 제1 및 제2 팬아웃 라인(FFOL, SFOL) 중 상기 제2 팬아웃 라인(SFOL)이 상기 기판(SUB) 상에서 최상층에 배치되고, 상기 제1 팬아웃 라인(FFOL)이 최하층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1-1 팬아웃 라인(FFOL_1)은 상기 화소들(PXL)에 연결된 스캔 배선들(SL1, SL2)과 동일한 층에 제공되고, 상기 제1-2 팬아웃 라인(FFOL_2)은 상기 화소들(PXL)에 연결된 상기 부가 전원 배선(APL)과 동일한 층에 제공될 수 있으나, 이에 제한되는 것은 아니며, 그 반대의 경우도 가능할 수 있다. 즉, 상기 제1-1 팬아웃 라인(FFOL_1)이 상기 부가 전원 배선(APL)과 동일한 층에 제공되고, 상기 제1-2 팬아웃 라인(FFOL_2)이 상기 스캔 배선들(SL1, SL2)과 동일한 층에 제공될 수 있다. 상기 제2 구동 전압 배선(DVL2)은 각 화소(PXL)에 연결된 제1 전원 배선(PL1)과 동일한 층에 제공될 수 있다. 상기 제2 팬아웃 라인(SFOL)은 각 화소(PXL)에 연결된 제2 전원 배선(PL2)과 동일한 층에 제공될 수 있다.
도 6c는 도 6a의 EA2 부분을 확대한 평면도이고, 도 6d는 도 6c의 C ~ C'선에 따른 단면도이며, 도 6e는 도 6c의 D ~ D'선에 따른 단면도이다.
도 6a, 도 6c내지 도 6e를 참조하면, 제4 표시 영역(DA4)에 배치된 하나의 데이터 배선(DL)은 비표시 영역(NDA)에 배치된 하나의 제1 팬아웃 라인(FFOL)에 전기적으로 연결될 수 있다. 구체적으로, 상기 데이터 배선(DL)은 상기 비표시 영역(NDA)에 배치된 제1 컨택 전극(CNT1)에 의해 상기 제1 팬아웃 라인(FFOL)에 전기적으로 연결될 수 있다.
상기 제1 컨택 전극(CNT1)은 상기 제4 표시 영역(DA4)에 배치되는 상기 데이터 배선(DL)과 상기 비표시 영역(NDA)에 배치되는 상기 제1 팬아웃 라인(FFOL)을 연결하는 매개체로 제공되는 도전 패턴일 수 있다. 상기 제1 컨택 전극(CNT1)은 제1 및 제2 관통 홀(TH1, TH2)을 통해 상기 데이터 배선(DL) 및 상기 제1 팬아웃 라인(FFOL)에 전기적으로 연결될 수 있다.
상기 제1 팬아웃 라인(FFOL)은 제1-1 팬아웃 라인(FFOL_1) 및 제1-2 팬아웃 라인(FFOL_2)을 포함할 수 있다.
상기 제1-1 팬아웃 라인(FFOL_1)은 기판(SUB)의 게이트 절연층(GI) 상에 제공될 수 있다.
상기 데이터 배선(DL)은 제1 및 제2 층간 절연층(ILD1, ILD2)을 사이에 두고 상기 제1-1 팬아웃 라인(FFOL_1) 상에 제공될 수 있다.
상기 제1 컨택 전극(CNT1)은 제3 층간 절연층(ILD3)을 사이에 두고 상기 데이터 배선(DL) 상에 제공될 수 있다. 상기 제1 컨택 전극(CNT1)의 일 단은 상기 제3 층간 절연층(ILD3)을 관통하는 상기 제1 관통 홀(TH1)을 통해 상기 데이터 배선(DL)에 연결될 수 있다. 상기 제1 컨택 전극(CNT1)의 타 단은 상기 제1 내지 제3 층간 절연층(ILD1 ~ ILD3)을 순차적으로 관통하는 상기 제2 관통 홀(TH2)을 통해 상기 제1-1 팬아웃 라인(FFOL_1)에 연결될 수 있다.
상기 제1-1 팬아웃 라인(FFOL_1)에 인접한 상기 제1-2 팬아웃 라인(FFOL_2)은 도 6e에 도시된 바와 같이 상기 제1 층간 절연층(ILD1) 상에 제공될 수 있다. 상기 제1-2 팬아웃 라인(FFOL_2)은 상기 제1 컨택 전극(CNT1)을 통해 상기 제4 표시 영역(DA4)의 대응하는 데이터 배선(DL)에 전기적으로 연결될 수 있다.
상기 제1 컨택 전극(CNT1)의 일단은 상기 제3 층간 절연층(ILD3)을 관통하는 상기 제1 관통 홀(TH1)을 통해 상기 데이터 배선(DL)에 연결될 수 있다. 상기 제1 컨택 전극(CNT2)의 타단은 상기 제2 및 제3 층간 절연층(ILD2, ILD3)을 관통하는 제2 관통 홀(TH2)을 통해 상기 제1-2 팬아웃 라인(FFOL_2)에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 컨택 전극(CNT1)은 제2 팬아웃 라인(SFOL)과 동일한 층에 제공될 수 있으나, 이에 한정되는 것은 아니다.
도 6f는 도 6a의 EA3 부분을 확대한 평면도이며, 도 6g는 도 6f의 E ~ E'선에 따른 단면도이다.
도 6a, 도 6f, 및 도 6g를 참조하면, 제1-2 표시 영역(DA1_2)의 모서리부에 배치된 데이터 배선(DL)은 비표시 영역(NDA)에 배치된 대응되는 제2 팬아웃 라인(SFOL)에 전기적으로 연결될 수 있다. 구체적으로, 상기 데이터 배선(DL)은 상기 비표시 영역(NDA)에 배치된 제2 컨택 전극(CNT2)에 의해 상기 제2 팬아웃 라인(SFOL)에 전기적으로 연결될 수 있다.
상기 제2 컨택 전극(CNT2)은 상기 데이터 배선(DL)과 상기 제2 팬아웃 라인(SFOL)을 연결하는 매개체로 제공되는 도전 패턴일 수 있다. 상기 제2 컨택 전극(CNT2)은 제3 및 제4 관통 홀(TH3, TH4)을 통해 상기 데이터 배선(DL) 및 상기 제2 팬아웃 라인(SFOL)에 전기적으로 연결될 수 있다.
상기 제2 컨택 전극(CNT2)은 기판(SUB)의 제1 층간 절연층(ILD1) 상에 제공될 수 있다.
상기 데이터 배선(DL)은 제2 층간 절연층(ILD2)을 사이에 두고 상기 제2 컨택 전극(CNT2) 상에 제공될 수 있다.
상기 제2 팬아웃 라인(SFOL)은 제3 층간 절연층(ILD3)을 사이에 두고 상기 데이터 배선(DL) 상에 제공될 수 있다.
상기 제2 컨택 전극(CNT2)의 일 단은 상기 제2 층간 절연층(ILD2)을 관통하는 상기 제3 관통 홀(TH3)을 통해 상기 데이터 배선(DL)에 연결될 수 있다. 상기 제2 컨택 전극(CNT2)의 타 단은 상기 제2 및 제3 층간 절연층(ILD2, ILD3)을 순차적으로 관통하는 상기 제4 관통 홀(TH4)을 통해 상기 제2 팬아웃 라인(SFOL)에 연결될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 컨택 전극(CNT2)은 상기 제1-2 표시 영역(DA1_2)의 모서리부에 배치된 제1 화소들(PXL1)에 연결된 부가 전원 배선(도 4의 APL 참고)과 동일한 층에 제공될 수 있으나, 이에 한정되는 것은 아니다.
도 6h는 도 6b의 제1 팬아웃 라인을 다른 형태로 구현한 것으로 도 6a의 B ~ B'선에 대응되는 단면도이다. 도 6h에 있어서, 중복된 설명을 피하기 위해 상술한 실시예와 상이한 점을 중심으로 설명한다. 본 발명의 실시예에서 특별히 설명하지 않은 부분은 상술한 실시예에 따르며 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 지칭한다.
도 6a, 도 6b, 및 도 6h를 참조하면, 기판(SUB) 상에 제1 팬아웃 라인(FFOL)이 제공될 수 있다. 상기 제1 팬아웃 라인(FFOL)은 게이트 절연층(GI)과 제1 층간 절연층(ILD1) 사이에 배치될 수 있다.
상기 제1 팬아웃 라인(FFOL)은 화소(PXL)에 연결된 스캔 배선들(도 4의 SL1, SL2 참고)과 동일한 층에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL)은 상기 게이트 절연층(GI) 상에 배치될 수 있으나, 이에 한정되는 것은 아니며, 상기 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 이러한 경우, 상기 제1 팬아웃 라인(FFOL)은 상기 화소(PXL)에 연결된 부가 전원 배선(도 4의 APL 참고)과 동일한 층에 제공될 수 있다.
도 7a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 7b는 도 7a의 F ~ F'선에 따른 단면도이다. 중복된 설명을 피하기 위해 상술한 실시예와 상이한 점을 중심으로 설명한다. 본 발명의 다른 실시예에서 특별히 설명하지 않은 부분은 상술한 실시예에 따르며 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 지칭한다.
도 1 내지 도 5, 도 7a, 및 도 7b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 내지 제5 표시 영역(DA1 ~ DA5) 및 비표시 영역(NDA)을 포함한 기판(SUB), 상기 기판(SUB) 상에 제공된 복수의 화소들(PXL), 상기 화소들(PXL)에 연결된 배선부를 포함할 수 있다.
상기 화소들(PXL)은 매트릭스 형상으로 배치될 수 있다. 예를 들면, 상기 화소들(PXL)은 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)에서 복수의 화소 행들 및 복수의 화소 열들을 구성할 수 있다. 본 발명의 일 실시예에 있어서, 상기 화소들(PXL)은 상기 제1 표시 영역(DA1)에 배치된 제1 화소들(PXL1), 상기 제2 표시 영역(DA2)에 배치되는 제2 화소들(PXL2), 상기 제3 표시 영역(DA3)에 배치되는 제3 화소들(PXL3), 상기 제4 표시 영역(DA4)에 배치되는 제4 화소들(PXL4), 및 상기 제5 표시 영역(DA5)에 배치되는 제5 화소들(PXL5)을 포함할 수 있다.
상기 제1 표시 영역(DA1)은 제1-1 표시 영역(DA1_1) 및 제1-2 표시 영역(DA1_2)을 포함할 수 있다. 상기 제1-2 표시 영역(DA1_2)은 제2 방향(DR2)에서 상기 제1-1 표시 영역(DA1_1)으로부터 멀어질수록 폭이 감소되는 라운드 형상을 가질 수 있다. 이에 따라, 상기 제1-2 표시 영역(DA1_2)에서는 각 화소 행에 제공되는 상기 제1 화소들(PXL1)의 수가 상기 제1-1 표시 영역(DA1_1)에서 멀어질수록 감소될 수 있다.
상기 비표시 영역(NDA)에는 구동 전압 배선(DVL), 구동부, 및 팬아웃 라인부가 배치될 수 있다.
상기 구동 전압 배선(DVL)은 제1 구동 전압 배선(DVL1)과 제2 구동 전압 배선(DVL2)을 포함할 수 있다.
상기 제1 구동 전압 배선(DVL1)은 제1 전원(ELVDD)을 상기 화소들(PXL)로 인가할 수 있다. 상기 제1 구동 전압 배선(DLV1)은 상기 구동부와 상기 팬아웃 라인부 사이에 제공될 수 있다. 평면 상에서 볼 때, 상기 제1 구동 전압 배선(DVL1)은 상기 제3 표시 영역(DA3)의 적어도 일측, 상기 제1-2 표시 영역(DA1_2)의 적어도 일측, 및 상기 제4 표시 영역(DA4)의 적어도 일측을 둘러싸도록 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 구동 전압 배선(DVL1)은 제2 전원 배선(PL2)을 통해 대응되는 각 화소(PXL)에 상기 제1 전원(EVLDD)을 인가할 수 있다. 구체적으로, 상기 제1 구동 전압 배선(DVL1)은 상기 제3 화소들(PXL3)에 연결된 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)로 상기 제1 전원(EVLDD)을 인가할 수 있다. 이때, 상기 제3 화소들(PXL3)과 동일한 화소 열에 배치되는 상기 제1 표시 영역(DA1)의 상기 제1 화소들(PXL1)에도 상기 제1 전원(ELVDD)이 인가될 수 있다. 또한, 상기 제1 구동 전압 배선(DVL1)은 상기 제4 화소들(PXL4)에 연결된 제2 전원 배선(PL2)을 통해 상기 제4 화소들(PXL4)로 상기 제1 전원(EVLDD)을 인가할 수 있다. 도면에 도시하지 않았으나, 상기 제1 구동 전압 배선(DVL1)은 상기 제1-2 표시 영역(DA1_2)에 제공된 제2 전원 배선(PL2)과 전기적으로 연결될 수 있다. 이로 인해, 상기 제1 구동 전압 배선(DVL1)의 상기 제1 전원(ELVDD)이 상기 제1-2 표시 영역(DA1_2)의 상기 제1 화소들(PXL1)로 인가될 수 있다.
상기 제2 구동 전압 배선(DVL2)은 제2 전원(ELVSS)을 상기 화소들(PXL)로 인가할 수 있다. 평면 상에서 볼 때, 상기 제2 구동 전압 배선(DVL2)은 상기 비표시 영역(NDA)의 최외각에서 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)을 에워싸도록 배치될 수 있다.
상기 구동부는 상기 제2 전원 공급 배선(PL2)과 상기 팬아웃 라인부 사이에 제공될 수 있다. 상기 구동부는 회로 구동부(CDV) 및 상기 회로 구동부(CDV)에 연결된 신호 배선부(WLP)를 포함할 수 있다.
상기 팬아웃 라인부는 제1 팬아웃 라인 블록(FOLB1), 제2 팬아웃 라인 블록(FOLB2)를 포함할 수 있다.
상기 제1 팬아웃 라인 블록(FOLB1)은 제1 팬아웃 라인(FFOL)을 포함할 수 있다. 상기 제1 팬아웃 라인(FFOL)은 데이터 구동부(DDV)와 상기 제4 표시 영역(DA4)의 화소 열들에 배치된 상기 제4 화소들(PXL4)을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL)은 상기 기판(SUB) 상에서 교번하여 배치되는 제1-1 팬아웃 라인(FFOL_1) 및 제1-2 팬아웃 라인(FFOL_2)을 포함할 수 있다.
상기 제2 팬아웃 라인 블록(FOLB2)은 제2 팬아웃 라인(SFOL)을 포함할 수 있다. 상기 제2 팬아웃 라인(SFOL)은 상기 데이터 구동부(DDV)와 상기 제1-2 표시 영역(DA1_2)의 모서리부로부터 상기 제1-1 표시 영역(DA1_1)으로 연장된 화소 열에 배치된 상기 제1 화소(PXL1)를 전기적으로 연결할 수 있다. 상기 제2 팬아웃 라인(SFOL)은 평면 상에서 볼 때 상기 제1 팬아웃 라인(FFOL)에 중첩될 수 있다. 도면에 도시된 바와 같이, 상기 제2 팬아웃 라인(SFOL)은 상기 제1 팬아웃 라인(FFOL)에 부분적으로 중첩될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제2 팬아웃 라인(SFOL)과 상기 제1 팬아웃 라인(FFOL)은 평면 상에서 볼 때 완전히 중첩될 수도 있다.
상기 팬아웃 라인부는 제3 팬아웃 라인(TFOL)을 더 포함할 수 있다. 상기 제3 팬아웃 라인(TFOL)은 상기 데이터 구동부(DDV)와 상기 제3 표시 영역(DA3)의 화소 열들에 배치된 상기 제3 화소들(PXL3)을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 구동 전압 배선(DVL1)은 각 화소(PXL)에 대응되는 제2 전원 배선(PL2)을 통해 상기 제1 전원(ELVDD)을 각 화소(PXL)에 인가할 수 있다. 상기 제2 전원 배선(PL2)은 도 4에 도시된 바와 같이, 각 화소(PXL) 내에서 제1 방향(DR1)으로 연장된 제1 부분(PL2a) 및 제2 방향(DR2)으로 연장된 제2 부분(PL2b)을 포함하는 메쉬(mesh) 형상을 가질 수 있다. 각 화소(PXL)에 배치된 상기 제2 전원 배선(PL2)이 메쉬(mesh) 형상을 가짐에 따라, 하나의 화소(PXL)에 배치된 제2 전원 배선(PL2)과 상기 하나의 화소(PXL)에 인접한 화소(PXL)에 배치된 제2 전원 배선(PL2)은 전기적으로 연결될 수 있다.
이로 인해, 상기 하나의 화소(PXL)와 그에 인접한 화소(PXL)에는 상기 제1 전원(ELVDD)이 균일하게 제공될 수 있다. 결국, 상기 제1 전원(ELVDD)은 상기 제2 전원 배선(PL2)의 구조적 특징으로 인해 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)에 제공된 각 화소(PXL)로 균일하게 제공될 수 있다.
하기에서는, 도 7a 및 도 7b를 참조하여, 본 발명의 일 실시예에 따른 표시 장치에서 비표시 영역(NDA)의 구조에 대해 적층 순서에 따라 설명한다.
상기 기판(SUB) 상에 게이트 절연층(GI)이 제공될 수 있다.
상기 게이트 절연층(GI) 상에 상기 제1-1 팬아웃 라인(FFOL_1)이 제공될 수 있다.
상기 제1-1 팬아웃 라인(FFOL_1)이 형성된 상기 기판(SUB) 상에는 제1 층간 절연층(ILD1)이 제공될 수 있다.
상기 제1 층간 절연층(ILD1) 상에 상기 제1-2 팬아웃 라인(FFOL_2)이 제공될 수 있다. 상기 제1-2 팬아웃 라인(FFOL_2)은 상기 제1 층간 절연층(ILD1) 상에서 상기 제1-1 팬아웃 라인(FFOL_1)과 교번하여 배치될 수 있다.
상기 제1-2 팬아웃 라인(FFOL_2) 상에 제2 층간 절연층(ILD2)이 제공될 수 있다.
상기 제2 층간 절연층(ILD2) 상에는 상기 구동 전압 배선(DVL), 및 상기 신호 배선부(WLP)가 제공될 수 있다.
상기 구동 전압 배선(DVL) 등이 형성된 상기 기판(SUB) 상에는 제3 층간 절연층(ILD3)이 제공될 수 있다. 상기 제3 층간 절연층(ILD3)은 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 복수의 유기 절연막 및 복수의 무기 절연막이 적층된 다중층으로 이루어질 수 있다.
상기 제3 층간 절연층(ILD3) 상에는 상기 제2 팬아웃 라인(SFOL)이 제공될 수 있다.
상기 제2 팬아웃 라인(SFOL) 상에는 보호층(PSV), 화소 정의막(PDL), 및 박막 봉지 필름(TFE)이 순차적으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL), 상기 제2 팬아웃 라인(SFOL), 및 상기 구동 전압 배선(DVL)은 서로 상이한 층에 제공될 수 있다. 예를 들어, 상기 구동 전압 배선(DVL), 상기 제1 및 제2 팬아웃 라인(FFOL, SFOL) 중 상기 제2 팬아웃 라인(SFOL)이 최상층에 배치되고, 상기 제1 팬아웃 라인(FFOL)이 최하층에 배치될 수 있다. 여기서, 상기 구동 전압 배선(DVL)에 포함된 상기 제1 및 제2 구동 전압 배선(DVL1, DVL2)은 동일한 층에 제공될 수 있으나, 이에 한정되는 것은 아니고, 실시예에 따라 서로 상이한 층에 제공될 수도 있다.
본 발명의 일 실시예에 있어서, 상기 제2 팬아웃 라인(SFOL)은 상기 제1 팬아웃 라인(FFOL) 상에 배치되어, 상기 제1 팬아웃 라인(FFOL)을 커버할 수 있다. 평면 상에서 볼 때, 상기 제2 팬아웃 라인(SFOL)은 상기 제1 팬아웃 라인(FFOL)과 중첩될 수 있다. 상기 제2 팬아웃 라인(SFOL)과 상기 제1 팬아웃 라인(FFOL)이 부분적으로 중첩될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제2 팬아웃 라인(SFOL)과 상기 제1 팬아웃 라인(FFOL)은 완전히 중첩될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치는 상기 제2 팬아웃 라인(SFOL)을 상기 제1 팬아웃 라인(FFOL)에 중첩되도록 설계하여, 상기 비표시 영역(NDA) 내에서 상기 제2 팬아웃 라인(SFOL)이 차지하는 면적 또는 폭(도 6a의 d1 참고)을 줄여 상기 비표시 영역(NDA)의 데드 스페이스를 최소화할 수 있다.
도 8a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 8b는 도 8a의 G ~ G'선에 따른 단면도이다. 중복된 설명을 피하기 위해 상술한 실시예와 상이한 점을 중심으로 설명한다. 본 발명의 다른 실시예에서 특별히 설명하지 않은 부분은 상술한 실시예에 따르며 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 지칭한다.
도 1 내지 도 5, 도 8a, 및 도 8b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 내지 제5 표시 영역(DA1 ~ DA5) 및 비표시 영역(NDA)을 포함한 기판(SUB), 상기 기판(SUB) 상에 제공된 복수의 화소들(PXL), 상기 화소들(PXL)에 연결된 배선부를 포함할 수 있다.
상기 화소들(PXL)은 상기 제1 표시 영역(DA1)에 배치된 제1 화소들(PXL1), 상기 제2 표시 영역(DA2)에 배치되는 제2 화소들(PXL2), 상기 제3 표시 영역(DA3)에 배치되는 제3 화소들(PXL3), 상기 제4 표시 영역(DA4)에 배치되는 제4 화소들(PXL4), 및 상기 제5 표시 영역(DA5)에 배치되는 제5 화소들(PXL5)을 포함할 수 있다.
상기 제1 표시 영역(DA1)은 제1-1 표시 영역(DA1_1) 및 제1-2 표시 영역(DA1_2)을 포함할 수 있다. 상기 제1-2 표시 영역(DA1_2)은 제2 방향(DR2)에서 상기 제1-1 표시 영역(DA1_1)으로부터 멀어질수록 폭이 감소되는 라운드 형상을 가질 수 있다. 이에 따라, 상기 제1-2 표시 영역(DA1_2)에서는 각 화소 행에 제공되는 상기 제1 화소들(PXL1)의 수가 상기 제1-1 표시 영역(DA1_1)에서 멀어질수록 감소될 수 있다.
상기 비표시 영역(NDA)에는 제1 및 제2 구동 전압 배선(DVL1, DVL2), 구동부, 및 팬아웃 라인부가 배치될 수 있다.
상기 제1 구동 전압 배선(DVL1)은 제1 전원(ELVDD)을 각 화소(PXL)에 인가하고, 상기 제2 구동 전압 배선(DVL2)은 제2 전원(ELVSS)을 각 화소(PXL)에 인가할 수 있다.
상기 제1 구동 전압 배선(DVL1)은 상기 제3 표시 영역(DA3)의 하부에 대응되도록 배치되며 상기 제3 화소들(PXL3) 각각에 제공된 제2 전원 배선(PL2)에 전기적으로 연결될 수 있다. 따라서, 상기 제1 구동 전압 배선(DVL1)으로부터의 상기 제1 전원(EVLDD)은 상기 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)로 전달될 수 있다.
상기 팬아웃 라인부는 제1 팬아웃 라인 블록(FOLB1), 제2 팬아웃 라인 블록(FOLB2)를 포함할 수 있다.
상기 제1 팬아웃 라인 블록(FOLB1)은 제1 팬아웃 라인(FFOL)을 포함할 수 있다. 상기 제1 팬아웃 라인(FFOL)은 데이터 구동부(DDV)와 상기 제4 표시 영역(DA4)의 화소 열들에 배치된 상기 제4 화소들(PXL4)을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL)은 상기 기판(SUB) 상에서 교번하여 배치되는 제1-1 팬아웃 라인(FFOL_1) 및 제1-2 팬아웃 라인(FFOL_2)을 포함할 수 있다.
상기 제2 팬아웃 라인 블록(FOLB2)은 제2 팬아웃 라인(SFOL)을 포함할 수 있다. 상기 제2 팬아웃 라인(SFOL)은 상기 데이터 구동부(DDV)와 상기 제1-2 표시 영역(DA1_2)에서 상기 제1-1 표시 영역(DA1_1)으로 연장된 화소 열들에 배치된 상기 제1 화소들(PXL1)을 전기적으로 연결할 수 있다. 상기 제2 팬아웃 라인(SFOL)은 평면 상에서 볼 때 상기 제1 팬아웃 라인(FFOL)에 중첩될 수 있다.
상기 팬아웃 라인부는 제3 팬아웃 라인(TFOL)을 더 포함할 수 있다.
평면 상에서 볼 때, 상기 제1 팬아웃 라인 블록(FOLB1)은 상기 제2 팬아웃 라인 블록(FOLB2)과 중첩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 구동 전압 배선(DVL1)은 상기 제3 표시 영역(DA3)의 하부에 대응되도록 상기 비표시 영역(NDA) 내에 배치될 수 있다. 상기 제1 구동 전압 배선(DVL1)은 상기 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)로 상기 제1 전원(ELVDD)을 직접 인가할 수 있다. 또한, 상기 제3 화소들(PXL3)과 동일한 제2 전원 배선(PL2)을 공유하는 일부 제1 화소들(PXL1)에도 상기 제1 전원(ELVDD)이 직접 인가될 수 있다. 상기 제3 화소들(PXL3) 및 상기 일부 제1 화소들(PXL1)을 제외한 나머지 화소들(PXL)에도 각 화소(PXL) 마다 제공된 상기 제2 전원 배선(PL2)의 구조적 특징으로 인해 상기 제1 전원(ELVDD)이 인가될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 상기 제1 구동 전압 배선(DVL1)을 일부 표시 영역에만 대응되도록 배치함으로써, 상기 비표시 영역(NDA) 내에서 상기 제1 구동 전압 배선(DVL1)이 차지하는 면적을 줄일 수 있다. 결국, 본 발명의 일 실시예에 따르면, 상기 비표시 영역(NDA)의 데드 스페이스가 최소화될 수 있다.
하기에서는, 도 8a 및 도 8b를 참조하여, 본 발명의 일 실시예에 따른 표시 장치에서 비표시 영역(NDA)의 구조에 대해 적층 순서에 따라 설명한다.
상기 기판(SUB) 상에 게이트 절연층(GI)이 제공될 수 있다.
상기 게이트 절연층(GI) 상에 상기 제1-1 팬아웃 라인(FFOL_1)이 제공될 수 있다.
상기 제1-1 팬아웃 라인(FFOL_1)이 형성된 상기 기판(SUB) 상에는 제1 층간 절연층(ILD1)이 제공될 수 있다.
상기 제1 층간 절연층(ILD1) 상에는 상기 제1-2 팬아웃 라인(FFOL_2)이 제공될 수 있다. 상기 제1-2 팬아웃 라인(FFOL_2)은 상기 제1 층간 절연층(ILD1) 상에서 상기 제1-1 팬아웃 라인(FFOL_1)과 교번하여 배치될 수 있다.
상기 제1-2 팬아웃 라인(FFOL_2) 상에 제2 층간 절연층(ILD2)이 제공될 수 있다.
상기 제2 층간 절연층(ILD2) 상에는 상기 제2 구동 전압 배선(DVL2) 및 신호 배선부(WLP)가 제공될 수 있다.
상기 제2 구동 전압 배선(DVL2) 및 상기 신호 배선부(WLP)가 형성된 상기 기판(SUB) 상에는 제3 층간 절연층(ILD3)이 제공될 수 있다.
상기 제3 층간 절연층(ILD3) 상에는 상기 제2 팬아웃 라인(SFOL)이 제공될 수 있다.
상기 제2 팬아웃 라인(SFOL) 상에는 보호층(PSV), 화소 정의막(PDL), 및 박막 봉지 필름(TFE)이 순차적으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL), 상기 제2 팬아웃 라인(SFOL), 및 상기 제2 구동 전압 배선(DVL2)은 서로 상이한 층에 제공될 수 있다. 상기 제2 팬아웃 라인(SFOL)은 상기 제1 팬아웃 라인(FFOL) 상에 배치되어, 상기 제1 팬아웃 라인(FFOL)을 커버할 수 있다. 평면 상에서 볼 때, 상기 제2 팬아웃 라인(SFOL)은 상기 제1 팬아웃 라인(FFOL)과 중첩될 수 있다. 상기 제2 팬아웃 라인(SFOL)과 상기 제1 팬아웃 라인(FFOL)이 부분적으로 중첩될 수 있으나, 이에 한정되는 것은 아니며, 실시예에 따라 완전히 중첩될 수도 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치는 상기 제2 팬아웃 라인(SFOL)을 상기 제1 팬아웃 라인(FFOL)에 중첩되도록 설계하여, 상기 비표시 영역(NDA) 내에서 상기 제2 팬아웃 라인(SFOL)이 차지하는 면적 또는 폭(도 6a의 d1 참고)을 줄여 상기 비표시 영역(NDA)의 데드 스페이스를 최소화할 수 있다.
도 9a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 9b는 도 9a의 H ~ H'선에 따른 단면도이다. 중복된 설명을 피하기 위해 상술한 실시예와 상이한 점을 중심으로 설명한다. 본 발명의 다른 실시예에서 특별히 설명하지 않은 부분은 상술한 실시예에 따르며 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 지칭한다.
도 1 내지 도 5, 도 9a, 및 도 9b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 내지 제5 표시 영역(DA1 ~ DA5) 및 비표시 영역(NDA)을 포함한 기판(SUB), 상기 기판(SUB) 상에 제공된 복수의 화소들(PXL), 상기 화소들(PXL)에 연결된 배선부를 포함할 수 있다.
상기 화소들(PXL)은 상기 제1 표시 영역(DA1)에 배치된 제1 화소들(PXL1), 상기 제2 표시 영역(DA2)에 배치되는 제2 화소들(PXL2), 상기 제3 표시 영역(DA3)에 배치되는 제3 화소들(PXL3), 상기 제4 표시 영역(DA4)에 배치되는 제4 화소들(PXL4), 및 상기 제5 표시 영역(DA5)에 배치되는 제5 화소들(PXL5)을 포함할 수 있다.
상기 제1 표시 영역(DA1)은 제1-1 표시 영역(DA1_1) 및 제1-2 표시 영역(DA1_2)을 포함할 수 있다. 상기 제1-2 표시 영역(DA1_2)은 제2 방향(DR2)에서 상기 제1-1 표시 영역(DA1_1)으로부터 멀어질수록 폭이 감소되는 라운드 형상을 가질 수 있다. 이에 따라, 상기 제1-2 표시 영역(DA1_2)에서는 각 화소 행에 제공되는 상기 제1 화소들(PXL1)의 수가 상기 제1-1 표시 영역(DA1_1)에서 멀어질수록 감소될 수 있다.
상기 비표시 영역(NDA)에는 제1 및 제2 구동 전압 배선(DVL1, DVL2), 구동부, 및 팬아웃 라인부가 배치될 수 있다.
상기 제1 구동 전압 배선(DVL1)은 제1 전원(ELVDD)을 각 화소(PXL)에 인가하고, 상기 제2 구동 전압 배선(DVL2)은 제2 전원(ELVSS)을 각 화소(PXL)에 인가할 수 있다.
평면 상에서 볼 때, 상기 제1 구동 전압 배선(DVL1)은 상기 제3 표시 영역(DA3)의 적어도 일측, 상기 제1-2 표시 영역(DA1_2)의 적어도 일측, 및 상기 제4 표시 영역(DA4)의 적어도 일측을 둘러싸도록 배치될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 구동 전압 배선(DVL1)은 제2 전원 배선(PL2)을 통해 대응되는 각 화소(PXL)에 상기 제1 전원(EVLDD)을 인가할 수 있다.
상기 제2 전원 배선(PL2)은 도 4에 도시된 바와 같이, 각 화소(PXL) 내에서 제1 방향(DR1)으로 연장된 제1 부분(PL2a) 및 제2 방향(DR2)으로 연장된 제2 부분(PL2b)을 포함하는 메쉬(mesh) 형상을 가질 수 있다. 각 화소(PXL)에 배치된 상기 제2 전원 배선(PL2)이 메쉬(mesh) 형상을 가짐에 따라, 하나의 화소(PXL)에 배치된 제2 전원 배선(PL2)과 상기 하나의 화소(PXL)에 인접한 화소(PXL)에 배치된 제2 전원 배선(PL2)은 전기적으로 연결될 수 있다. 이로 인해, 상기 하나의 화소(PXL)와 그에 인접한 화소(PXL)에는 상기 제1 전원(ELVDD)이 균일하게 제공될 수 있다. 결국, 상기 제1 전원(ELVDD)은 상기 제2 전원 배선(PL2)의 구조적 특징으로 인해 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)에 제공된 각 화소(PXL)로 균일하게 제공될 수 있다.
상기 팬아웃 라인부는 제1 팬아웃 라인 블록(FOLB1), 제2 팬아웃 라인 블록(FOLB2)를 포함할 수 있다.
상기 제1 팬아웃 라인 블록(FOLB1)은 제1 팬아웃 라인(FFOL)을 포함할 수 있다. 상기 제1 팬아웃 라인(FFOL)은 데이터 구동부(DDV)와 상기 제4 표시 영역(DA4)의 화소 열들에 배치된 상기 제4 화소들(PXL4)을 전기적으로 연결할 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL)은 평면 상에서 볼 때 상기 제1 구동 전압 배선(DVL1)에 중첩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL)은 상기 기판(SUB) 상에서 교번하여 배치되는 제1-1 팬아웃 라인(FFOL_1) 및 제1-2 팬아웃 라인(FFOL_2)을 포함할 수 있다.
상기 제2 팬아웃 라인 블록(FOLB2)은 제2 팬아웃 라인(SFOL)을 포함할 수 있다. 상기 제2 팬아웃 라인(SFOL)은 상기 데이터 구동부(DDV)와 상기 제1-2 표시 영역(DA1_2)의 모서리부로부터 상기 제1-1 표시 영역(DA1_1)으로 연장된 화소 열에 배치된 상기 제1 화소들(PXL1)을 전기적으로 연결할 수 있다. 상기 제2 팬아웃 라인(SFOL)은 평면 상에서 볼 때 상기 제1 팬아웃 라인(FFOL)에 중첩될 수 있다.
상기 팬아웃 라인부는 제3 팬아웃 라인(TFOL)을 포함할 수 있다.
하기에서는, 도 9a 및 도 9b를 참조하여, 본 발명의 일 실시예에 따른 표시 장치에서 비표시 영역(NDA)의 구조에 대해 적층 순서에 따라 설명한다.
상기 기판(SUB) 상에 게이트 절연층(GI)이 제공될 수 있다.
상기 게이트 절연층(GI) 상에 상기 제1-1 팬아웃 라인(FFOL_1)이 제공될 수 있다.
상기 제1-1 팬아웃 라인(FFOL_1)이 형성된 상기 기판(SUB) 상에는 제1 층간 절연층(ILD1)이 제공될 수 있다.
상기 제1 층간 절연층(ILD1) 상에 상기 제1-2 팬아웃 라인(FFOL_2)이 제공될 수 있다. 상기 제1-2 팬아웃 라인(FFOL_2)은 상기 제1 층간 절연층(ILD1) 상에서 상기 제1-1 팬아웃 라인(FFOL_1)과 교번하여 배치될 수 있다.
상기 제1-2 팬아웃 라인(FFOL_2) 상에 제2 층간 절연층(ILD2)이 제공될 수 있다.
상기 제2 층간 절연층(ILD2) 상에는 상기 제1 및 제2 구동 전압 배선(DVL1, DVL2), 신호 배선부(WLP)가 제공될 수 있다.
상기 제1 및 제2 구동 전압 배선(DVL1, DVL2) 등이 형성된 상기 기판(SUB) 상에는 제3 층간 절연층(ILD3)이 제공될 수 있다.
상기 제3 층간 절연층(ILD3) 상에는 상기 제2 팬아웃 라인(SFOL)이 제공될 수 있다.
상기 제2 팬아웃 라인(SFOL) 상에는 보호층(PSV), 화소 정의막(PDL), 및 박막 봉지 필름(TFE)이 순차적으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL), 상기 제2 팬아웃 라인(SFOL), 및 상기 제1 및 제2 구동 전압 배선(DVL1, DVL2)은 서로 상이한 층에 제공될 수 있다. 예를 들어, 상기 제1 및 제2 구동 전압 배선(DVL1, DVL2), 상기 제1 팬아웃 라인(FFOL), 및 상기 제2 팬아웃 라인(SFOL) 중 상기 제2 팬아웃 라인(SFOL)이 최상층에 배치되고, 상기 제1 팬아웃 라인(FFOL)이 최하층에 배치될 수 있다. 도면에 도시된 바와 같이, 상기 제1 구동 전압 배선(DVL1)과 상기 제2 구동 전압 배선(DVL2)은 동일한 층에 제공될 수 있으나, 이에 한정되는 것은 아니고, 실시예에 따라 상이한 층에 제공될 수도 있다.
본 발명의 일 실시예에 있어서, 상기 제2 팬아웃 라인(SFOL)은 상기 제1 팬아웃 라인(FFOL) 상에 배치되어, 상기 제1 팬아웃 라인(FFOL)의 일부를 커버할 수 있다. 평면 상에서 볼 때, 상기 제2 팬아웃 라인(SFOL)은 상기 제1 팬아웃 라인(FFOL)과 부분적으로 중첩될 수 있다. 또한, 상기 제1 구동 전압 배선(DVL1)은 상기 제1 팬아웃 라인(FFOL) 상에 배치되어, 상기 제1 팬아웃 라인(FFOL)의 나머지를 커버할 수 있다. 평면 상에서 볼 때, 상기 제1 구동 전압 배선(DVL1)은 상기 제1 팬아웃 라인(FFOL)과 부분적으로 중첩될 수 있다.
본 발명의 일 실시에에 있어서, 상기 제2 팬아웃 라인(SFOL)과 상기 제1 구동 전압 배선(DVL1)이 중첩되지 않는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 실시예에 따라 상기 제2 팬아웃 라인(SFOL)과 상기 제1 구동 전압 배선(DVL1)은 부분적으로 중첩되거나 완전히 중첩될 수도 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치는 상기 제2 팬아웃 라인(SFOL)을 상기 제1 팬아웃 라인(FFOL)의 일부에 중첩되게 설계하고, 상기 제1 구동 전압 배선(DVL1)을 상기 제1 팬아웃 라인(FFOL)의 나머지에 중첩되게 설계할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치는 상기 비표시 영역(NDA) 내에서 상기 제2 팬아웃 라인(SFOL)이 차지하는 면적 및 상기 제1 구동 전압 배선(DVL1)이 차지하는 면적을 줄여 상기 비표시 영역(NDA)의 데드 스페이스를 최소화할 수 있다.
도 10a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 10b는 도 10a의 I ~ I'선에 따른 단면도이다. 중복된 설명을 피하기 위해 상술한 실시예와 상이한 점을 중심으로 설명한다. 본 발명의 다른 실시예에서 특별히 설명하지 않은 부분은 상술한 실시예에 따르며 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 지칭한다.
도 1 내지 도 5, 도 10a, 및 도 10b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 내지 제5 표시 영역(DA1 ~ DA5) 및 비표시 영역(NDA)을 포함한 기판(SUB), 상기 기판(SUB) 상에 제공된 복수의 화소들(PXL), 상기 화소들(PXL)에 연결된 배선부를 포함할 수 있다.
상기 화소들(PXL)은 상기 제1 표시 영역(DA1)에 배치된 제1 화소들(PXL1), 상기 제2 표시 영역(DA2)에 배치되는 제2 화소들(PXL2), 상기 제3 표시 영역(DA3)에 배치되는 제3 화소들(PXL3), 상기 제4 표시 영역(DA4)에 배치되는 제4 화소들(PXL4), 및 상기 제5 표시 영역(DA5)에 배치되는 제5 화소들(PXL5)을 포함할 수 있다.
상기 제1 표시 영역(DA1)은 제1-1 표시 영역(DA1_1) 및 제1-2 표시 영역(DA1_2)을 포함할 수 있다. 상기 제1-2 표시 영역(DA1_2)은 제2 방향(DR2)에서 상기 제1-1 표시 영역(DA1_1)으로부터 멀어질수록 폭이 감소되는 라운드 형상을 가질 수 있다. 이에 따라, 상기 제1-2 표시 영역(DA1_2)에서는 각 화소 행에 제공되는 상기 제1 화소들(PXL1)의 수가 상기 제1-1 표시 영역(DA1_1)에서 멀어질수록 감소될 수 있다.
상기 비표시 영역(NDA)에는 제1 및 제2 구동 전압 배선(DVL1, DVL2), 구동부, 및 팬아웃 라인부가 배치될 수 있다.
상기 제1 구동 전압 배선(DVL1)은 제1 전원(ELVDD)을 각 화소(PXL)에 인가하고, 상기 제2 구동 전압 배선(DVL2)은 제2 전원(ELVSS)을 각 화소(PXL)에 인가할 수 있다.
상기 제1 구동 전압 배선(DVL1)은 상기 제3 표시 영역(DA3)의 하부에 대응되도록 배치되며 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)에 전기적으로 연결될 수 있다. 따라서, 상기 제1 구동 전압 배선(DVL1)으로부터의 상기 제1 전원(EVLDD)은 상기 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)로 전달될 수 있다. 이때, 상기 제2 전원 배선(PL2)은 도 4에 도시된 바와 같이 제1 방향(DR1)으로 연장된 제1 부분(PL2a) 및 제2 방향(DR2)으로 연장된 제2 부분(PL2b)을 포함한 메쉬(mesh) 형상을 가질 수 있다.
상기 제2 구동 전압 배선(DVL2)은 제1 금속층(MTL1) 및 제2 금속층(MTL2)을 포함하는 이중 레이어로 구성될 수 있다. 상기 제2 금속층(MTL2)은 상기 제1 금속층(MTL1) 상에 배치되어 평면 상에서 볼 때 상기 제1 금속층(MTL1)에 중첩될 수 있다. 상기 제2 금속층(MTL2)은 컨택 홀(미도시)을 통해 상기 제1 금속층(MTL1)에 전기적으로 연결될 수 있다.
상기 팬아웃 라인부는 제1 팬아웃 라인 블록(FOLB1) 및 제2 팬아웃 라인 블록(FOLB2)를 포함할 수 있다.
상기 제1 팬아웃 라인 블록(FOLB1)은 제1 팬아웃 라인(FFOL)을 포함할 수 있다. 상기 제1 팬아웃 라인(FFOL)은 데이터 구동부(DDV)와 상기 제4 표시 영역(DA4)의 화소 열들에 배치된 상기 제4 화소들(PXL4)을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL)은 상기 기판(SUB) 상에서 교번하여 배치되는 제1-1 팬아웃 라인(FFOL_1) 및 제1-2 팬아웃 라인(FFOL_2)을 포함할 수 있다.
상기 제2 팬아웃 라인 블록(FOLB2)은 제2 팬아웃 라인(SFOL)을 포함할 수 있다. 상기 제2 팬아웃 라인(SFOL)은 상기 데이터 구동부(DDV)와 상기 제1-2 표시 영역(DA1_2)에서 상기 제1-1 표시 영역(DA1_1)으로 연장된 화소 열들에 배치된 상기 제1 화소들(PXL1)을 전기적으로 연결할 수 있다. 상기 제2 팬아웃 라인(SFOL)은 평면 상에서 볼 때 상기 제1 팬아웃 라인(FFOL)에 중첩될 수 있다.
상기 팬아웃 라인부는 제3 팬아웃 라인(TFOL)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 구동 전압 배선(DVL1)은 상기 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)로 상기 제1 전원(ELVDD)을 직접 인가할 수 있다. 또한, 상기 제3 화소들(PXL3)과 동일한 제2 전원 배선(PL2)을 공유하는 일부 제1 화소들(PXL1)에도 상기 제1 전원(ELVDD)이 직접 인가될 수 있다. 상기 제3 화소들(PXL3) 및 상기 일부 제1 화소들(PXL1)을 제외한 나머지 화소들(PXL)에도 각 화소(PXL) 마다 제공된 상기 제2 전원 배선(PL2)의 구조적 특징으로 인해 상기 제1 전원(ELVDD)이 인가될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 상기 제1 구동 전압 배선(DVL1)을 일부 표시 영역에만 대응되도록 배치함으로써, 상기 비표시 영역(NDA) 내에서 상기 제1 구동 전압 배선(DVL1)이 차지하는 면적을 줄일 수 있다. 결국, 본 발명의 일 실시예에 따르면, 상기 비표시 영역(NDA)의 데드 스페이스가 최소화될 수 있다.
하기에서는, 도 10a 및 도 10b를 참조하여, 본 발명의 일 실시예에 따른 표시 장치에서 비표시 영역(NDA)의 구조에 대해 적층 순서에 따라 설명한다.
상기 기판(SUB) 상에 게이트 절연층(GI)이 제공될 수 있다.
상기 게이트 절연층(GI) 상에 상기 제1 팬아웃 라인(FFOL_1)이 제공될 수 있다.
상기 제1-1 팬아웃 라인(FFOL_1)이 형성된 상기 기판(SUB) 상에는 제1 층간 절연층(ILD1)이 제공될 수 있다.
상기 제1 층간 절연층(ILD1) 상에 상기 제1-2 팬아웃 라인(FFOL_2)이 제공될 수 있다. 상기 제1-2 팬아웃 라인(FFOL_2)은 상기 제1 층간 절연층(ILD1) 상에서 상기 제1-1 팬아웃 라인(FFOL_1)과 교번하여 배치될 수 있다.
상기 제1-2 팬아웃 라인(FFOL_2) 상에 제2 층간 절연층(ILD2)이 제공될 수 있다.
상기 제2 층간 절연층(ILD2) 상에는 상기 제1 금속층(MTL1) 및 신호 배선부(WLP)가 제공될 수 있다.
상기 제1 금속층(MTL1) 및 상기 신호 배선부(WLP)가 형성된 상기 기판(SUB) 상에는 제3 층간 절연층(ILD3)이 제공될 수 있다.
상기 제3 층간 절연층(ILD3) 상에는 상기 제2 금속층(MTL2) 및 상기 제2 팬아웃 라인(SFOL)이 제공될 수 있다.
상기 제2 금속층(MTL2) 및 상기 제2 팬아웃 라인(SFOL) 상에는 보호층(PSV), 화소 정의막(PDL), 및 박막 봉지 필름(TFE)이 순차적으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL), 상기 제1 금속층(MTL1), 및 상기 제2 팬아웃 라인(SFOL)은 서로 상이한 층에 제공될 수 있다. 예를 들어, 상기 제1 금속층(MTL1), 상기 제1 및 제2 팬아웃 라인(FFOL, SFOL) 중 상기 제2 팬아웃 라인(SFOL)이 최상층에 배치되고, 상기 제1 팬아웃 라인(FFOL)이 최하층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 금속층(MTL)은 상기 제2 팬아웃 라인(SFOL)과 동일한 층에 제공될 수 있다. 또한, 평면 상에서 볼 때 상기 제2 금속층(MTL)은 상기 제1 금속층(MTL1)을 커버하며, 상기 제1 금속층(MTL1)과 동일한 폭을 가질 수 있다. 상기 제1 및 제2 금속층(MTL1, MTL2)이 상기 제3 층간 절연층(ILD3)을 관통하는 컨택 홀(미도시)을 통해 전기적으로 연결됨에 따라, 상기 제2 구동 전압 배선(DVL2)은 이중 레이어로 구성될 수 있다. 상술한 바와 같이, 상기 제2 구동 전압 배선(DVL2)을 이중 레이어로 구성하면, 상기 제2 구동 전압 배선(DVL2)의 폭은 도 6a에 도시된 단일 층으로 구성된 제2 구동 전압 배선(DVL2)의 절반에 해당할 수 있다. 상기 제2 구동 전압 배선(DVL2)의 폭이 줄어들더라도 상기 제2 구동 전압 배선(DVL2)을 이중 레이어로 구성할 경우, 상기 제2 구동 전압 배선(DVL2)은 단일층으로 구성된 제2 구동 전압 배선(DVL2)과 동일한 배선 저항을 가질 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 상기 제2 팬아웃 라인(SFOL)을 상기 제1 팬아웃 라인(FFOL)에 중첩되도록 설계하여, 상기 비표시 영역(NDA) 내에서 상기 제2 팬아웃 라인(SFOL)이 차지하는 면적 또는 폭을 줄여 상기 비표시 영역(NDA)의 데드 스페이스를 최소화할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치는 상기 제2 구동 전압 배선(DVL2)을 이중 레이어로 구성하여, 상기 비표시 영역(NDA) 내에서 상기 제2 구동 전압 배선(DVL2)이 차지하는 면적 또는 폭을 줄여 상기 비표시 영역(NDA)의 데드 스페이스를 최소화할 수 있다.
도 11a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 11b는 도 11a의 J ~ J'선에 따른 단면도이다. 중복된 설명을 피하기 위해 상술한 실시예와 상이한 점을 중심으로 설명한다. 본 발명의 다른 실시예에서 특별히 설명하지 않은 부분은 상술한 실시예에 따르며 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 지칭한다.
도 1 내지 도 5, 도 11a, 및 도 11b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 내지 제5 표시 영역(DA1 ~ DA5) 및 비표시 영역(NDA)을 포함한 기판(SUB), 상기 기판(SUB) 상에 제공된 복수의 화소들(PXL), 상기 화소들(PXL)에 연결된 배선부를 포함할 수 있다.
상기 화소들(PXL)은 상기 제1 표시 영역(DA1)에 배치된 제1 화소들(PXL1), 상기 제2 표시 영역(DA2)에 배치되는 제2 화소들(PXL2), 상기 제3 표시 영역(DA3)에 배치되는 제3 화소들(PXL3), 상기 제4 표시 영역(DA4)에 배치되는 제4 화소들(PXL4), 및 상기 제5 표시 영역(DA5)에 배치되는 제5 화소들(PXL5)을 포함할 수 있다.
상기 제1 표시 영역(DA1)은 제1-1 표시 영역(DA1_1) 및 제1-2 표시 영역(DA1_2)을 포함할 수 있다. 상기 제1-2 표시 영역(DA1_2)은 제2 방향(DR2)에서 상기 제1-1 표시 영역(DA1_1)으로부터 멀어질수록 폭이 감소되는 라운드 형상을 가질 수 있다. 이에 따라, 상기 제1-2 표시 영역(DA1_2)에서는 각 화소 행에 제공되는 상기 제1 화소들(PXL1)의 수가 상기 제1-1 표시 영역(DA1_1)에서 멀어질수록 감소될 수 있다.
상기 비표시 영역(NDA)에는 제1 및 제2 구동 전압 배선(DVL1, DVL2), 구동부, 및 팬아웃 라인부가 배치될 수 있다.
상기 제1 구동 전압 배선(DVL1)은 제1 전원(ELVDD)을 각 화소(PXL)에 전달하고, 상기 제2 구동 전압 배선(DVL2)은 제2 전원(ELVSS)을 각 화소(PXL)에 전달할 수 있다.
상기 제1 구동 전압 배선(DVL1)은 상기 제3 표시 영역(DA3)의 하부에 대응되도록 배치되며 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)에 전기적으로 연결될 수 있다. 따라서, 상기 제1 구동 전압 배선(DVL1)으로부터의 상기 제1 전원(EVLDD)은 상기 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)로 인가될 수 있다.
상기 팬아웃 라인부는 제1 팬아웃 라인 블록(FOLB1), 제2 팬아웃 라인 블록(FOLB2)를 포함할 수 있다.
상기 제1 팬아웃 라인 블록(FOLB1)은 제1-1 팬아웃 라인 블록(FOLB1_1) 및 제1-2 팬아웃 라인 블록(FOLB1_2)을 포함할 수 있다. 상기 제1-1 팬아웃 라인 블록(FOLB1_1) 및 상기 제1-2 팬아웃 라인 블록(FOLB1_2) 각각은 제1 팬아웃 라인(FFOL)을 포함할 수 있다. 평면 상에서 볼 때, 상기 제1-1 팬아웃 라인 블록(FOLB1_1)은 상기 제2 구동 전압 배선(DVL2)에 중첩되고, 상기 제1-2 팬아웃 라인 블록(FOLB1_2)은 상기 제2 팬아웃 라인 블록(FOLB2)에 중첩될 수 있다.
상기 제1-1 팬아웃 라인 블록(FOLB1_1) 및 상기 제1-2 팬아웃 라인 블록(FOLB1_2) 각각에 배치된 상기 제1 팬아웃 라인(FFOL)은 데이터 구동부(DDV)와 상기 제4 표시 영역(DA4)의 화소 열들에 배치된 상기 제4 화소들(PXL4)을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL)은 상기 기판(SUB) 상에서 교번하여 배치되는 제1-1 팬아웃 라인(FFOL_1) 및 제1-2 팬아웃 라인(FFOL_2)을 포함할 수 있다.
상기 제2 팬아웃 라인 블록(FOLB2)은 제2 팬아웃 라인(SFOL)을 포함할 수 있다. 상기 제2 팬아웃 라인(SFOL)은 상기 데이터 구동부(DDV)와 상기 제1-2 표시 영역(DA1_2)에서 상기 제1-1 표시 영역(DA1_1)으로 연장된 화소 열들에 배치된 상기 제1 화소들(PXL1)을 전기적으로 연결할 수 있다.
상기 팬아웃 라인부는 제3 팬아웃 라인(TFOL)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 구동 전압 배선(DVL1)은 상기 제3 표시 영역(DA3)의 하부에 대응되도록 상기 비표시 영역(NDA) 내에 배치될 수 있다. 상기 제1 구동 전압 배선(DVL1)은 상기 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)로 상기 제1 전원(ELVDD)을 직접 인가할 수 있다. 또한, 상기 제1 화소들(PXL1) 중 상기 제3 화소들(PXL3)과 동일한 제2 전원 배선(PL2)을 공유하는 일부 제1 화소들(PXL1)에도 상기 제1 전원(ELVDD)이 직접 인가달될 수 있다. 상기 제3 화소들(PXL3) 및 상기 제1 화소들(PXL1) 중 일부 제1 화소들(PXL1)을 제외한 나머지 화소들(PXL)에도 각 화소(PXL)에 제공된 상기 제2 전원 배선(PL2)의 메쉬(mesh) 형상으로 인해 상기 제1 전원(ELVDD)이 전달될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 상기 제1 구동 전압 배선(DVL1)을 일부 표시 영역에만 대응되도록 배치함으로써, 상기 비표시 영역(NDA) 내에서 상기 제1 구동 전압 배선(DVL1)이 차지하는 면적을 줄일 수 있다. 결국, 본 발명의 일 실시예에 따르면, 상기 비표시 영역(NDA)의 데드 스페이스가 최소화될 수 있다.
하기에서는, 도 11a 및 도 11b를 참조하여, 본 발명의 일 실시예에 따른 표시 장치에서 비표시 영역(NDA)의 구조에 대해 적층 순서에 따라 설명한다.
상기 기판(SUB) 상에 게이트 절연층(GI)이 제공될 수 있다.
상기 게이트 절연층(GI) 상에 상기 제1-1 팬아웃 라인(FFOL_1)이 제공될 수 있다. 상기 제1-1 팬아웃 라인 블록(FOLB1_1)에 구비된 제1-1 팬아웃 라인(FFOL_1)과 상기 제1-2 팬아웃 라인 블록(FOLB1_2)에 구비된 제1-1 팬아웃 라인(FFOL)은 일정 간격 이격되게 상기 게이트 절연층(GI) 상에 배치될 수 있다.
상기 제1-1 팬아웃 라인(FFOL_1)이 형성된 상기 기판(SUB) 상에는 제1 층간 절연층(ILD1)이 제공될 수 있다.
상기 제1 층간 절연층(ILD1) 상에는 상기 제1-2 팬아웃 라인(FFOL_2)이 제공될 수 있다. 상기 제1-2 팬아웃 라인(FFOL_2)은 상기 제1 층간 절연층(ILD1) 상에서 상기 제1-1 팬아웃 라인(FFOL_1)과 교번하여 배치될 수 있다.
상기 제1-2 팬아웃 라인(FFOL_2) 상에 제2 층간 절연층(ILD2)이 제공될 수 있다.
상기 제2 층간 절연층(ILD2) 상에는 상기 제2 구동 전압 배선(DVL2) 및 신호 배선부(WLP)가 제공될 수 있다. 여기서, 상기 제2 구동 전압 배선(DVL2)은 상기 제1-1 팬아웃 라인 블록(FOLB1_1)에 구비된 제1-1 팬아웃 라인(FFOL_1)과 중첩되도록 상기 제2 층간 절연층(ILD2) 상에 배치될 수 있다.
상기 제2 구동 전압 배선(DVL2) 및 상기 신호 배선부(WLP)가 형성된 상기 기판(SUB) 상에는 제3 층간 절연층(ILD3)이 제공될 수 있다.
상기 제3 층간 절연층(ILD3) 상에는 상기 제2 팬아웃 라인(SFOL)이 제공될 수 있다. 여기서, 상기 제2 팬아웃 라인(SFOL)은 상기 제1-2 팬아웃 라인 블록(FOLB1_2)에 구비된 제1 팬아웃 라인(FFOL)과 중첩되도록 상기 제3 층간 절연층(ILD3) 상에 배치될 수 있다.
상기 제2 팬아웃 라인들(SFOL) 상에는 보호층(PSV), 화소 정의막(PDL), 및 박막 봉지 필름(TFE)이 순차적으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL), 상기 제2 구동 전압 배선(DVL2), 및 상기 제2 팬아웃 라인(SFOL)은 서로 상이한 층에 제공될 수 있다. 예를 들어, 상기 제2 구동 전압 배선(DVL2), 상기 제1 및 제2 팬아웃 라인(FFOL, SFOL) 중 상기 제2 팬아웃 라인(SFOL)이 최상층에 배치되고, 상기 제1 팬아웃 라인(FFOL) 중 상기 제1-1 팬아웃 라인(FFOL_1)이 최하층에 배치될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치는 상기 제1 팬아웃 라인(FFOL)의 일부를 상기 제2 구동 전압 배선(DVL2)에 중첩되게 설계하고, 상기 제1 팬아웃 라인(FFOL)의 나머지를 상기 제2 팬아웃 라인(SFOL)에 중첩되게 설계할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치는 상기 비표시 영역(NDA) 내에서 상기 제1 팬아웃 라인(FFOL)이 차지하는 면적을 줄여 상기 비표시 영역(NDA)의 데드 스페이스를 최소화할 수 있다.
도 12a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 12b는 도 12a의 K ~ K'선에 따른 단면도이다. 중복된 설명을 피하기 위해 상술한 실시예와 상이한 점을 중심으로 설명한다. 본 발명의 다른 실시예에서 특별히 설명하지 않은 부분은 상술한 실시예에 따르며 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 지칭한다.
도 1 내지 도 5, 도 12a, 및 도 12b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 내지 제5 표시 영역(DA1 ~ DA5) 및 비표시 영역(NDA)을 포함한 기판(SUB), 상기 기판(SUB) 상에 제공된 복수의 화소들(PXL), 상기 화소들(PXL)에 연결된 배선부를 포함할 수 있다.
상기 화소들(PXL)은 상기 제1 표시 영역(DA1)에 배치된 제1 화소들(PXL1), 상기 제2 표시 영역(DA2)에 배치되는 제2 화소들(PXL2), 상기 제3 표시 영역(DA3)에 배치되는 제3 화소들(PXL3), 상기 제4 표시 영역(DA4)에 배치되는 제4 화소들(PXL4), 및 상기 제5 표시 영역(DA5)에 배치되는 제5 화소들(PXL5)을 포함할 수 있다.
상기 제1 표시 영역(DA1)은 제1-1 표시 영역(DA1_1) 및 제1-2 표시 영역(DA1_2)을 포함할 수 있다. 상기 제1-2 표시 영역(DA1_2)은 제2 방향(DR2)에서 상기 제1-1 표시 영역(DA1_1)으로부터 멀어질수록 폭이 감소되는 라운드 형상을 가질 수 있다. 이에 따라, 상기 제1-2 표시 영역(DA1_2)에서는 각 화소 행에 제공되는 상기 제1 화소들(PXL1)의 수가 상기 제1-1 표시 영역(DA1_1)에서 멀어질수록 감소될 수 있다.
상기 비표시 영역(NDA)에는 제1 및 제2 구동 전압 배선(DVL1, DVL2), 구동부, 및 팬아웃 라인부가 배치될 수 있다.
상기 제1 구동 전압 배선(DVL1)은 제1 전원(ELVDD)을 각 화소(PXL)에 전달하고, 상기 제2 구동 전압 배선(DVL2)은 제2 전원(ELVSS)을 각 화소(PXL)에 전달할 수 있다.
상기 제1 구동 전압 배선(DVL1)은 상기 제3 표시 영역(DA3)의 하부에 대응되도록 배치되며 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)에 전기적으로 연결될 수 있다. 따라서, 상기 제1 구동 전압 배선(DVL1)으로부터의 상기 제1 전원(EVLDD)은 상기 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)로 전달될 수 있다. 이때, 상기 제2 전원 배선(PL2)은 도 4에 도시된 바와 같이 제1 방향(DR1)으로 연장된 제1 부분(PL2a) 및 제2 방향(DR2)으로 연장된 제2 부분(PL2b)을 포함한 메쉬(mesh) 형상을 가질 수 있다.
상기 제2 구동 전압 배선(DVL2)은 제1 금속층(MTL1) 및 제2 금속층(MTL2)을 포함하는 이중 레이어로 구성될 수 있다. 상기 제2 금속층(MTL2)은 상기 제1 금속층(MTL1) 상에 배치되어 평면 상에서 볼 때 상기 제1 금속층(MTL1)에 중첩될 수 있다. 상기 제2 금속층(MTL2)은 컨택 홀(미도시)을 통해 상기 제1 금속층(MTL1)에 전기적으로 연결될 수 있다.
상기 구동부는 상기 제2 구동 전압 배선(DVL2)과 상기 팬아웃 라인부 사이에 제공되며, 회로 구동부(CDV) 및 상기 회로 구동부(CDV)에 연결된 신호 배선부(WLP)를 포함할 수 있다. 상기 회로 구동부(CDV)는 적어도 하나 이상의 트랜지스터(미도시)를 포함하고, 상기 신호 배선부(WLP)는 상기 트랜지스터에 연결된 복수의 신호 배선 등을 포함할 수 있다.
상기 팬아웃 라인부는 제1 팬아웃 라인 블록(FOLB1) 및 제2 팬아웃 라인 블록(FOLB2)를 포함할 수 있다.
상기 제1 팬아웃 라인 블록(FOLB1)은 제1-1 내지 제1-3 팬아웃 라인 블록(FOLB1_1 ~ FOLB1_3)을 포함할 수 있다.
상기 제1-1 팬아웃 라인 블록(FOLB1_1)은 평면 상에서 볼 때 상기 제2 구동 전압 배선(DVL2)과 중첩되며 상기 제1 팬아웃 라인 블록(FOLB1) 중 최외곽에 제공될 수 있다. 상기 제1-2 팬아웃 라인 블록(FOLB1_2)은 평면 상에서 볼 때 상기 신호 배선부(WLP)와 중첩되며 상기 제1-1 팬아웃 라인 블록(FOLB1_2)과 상기 제1-3 팬아웃 라인 블록(FOLB1_3) 사이에 제공될 수 있다. 상기 제1-3 팬아웃 라인 블록(FOLB1_3)은 평면 상에서 볼 때 상기 제2 팬아웃 라인 블록(FOLB2)과 중첩되며 상기 제1 팬아웃 라인 블록(FOLB1) 중 가장 내측에 제공될 수 있다.
상기 제1-1 내지 제1-3 팬아웃 라인 블록(FOLB1_1 ~ FOLB1_3) 각각은 제1 팬아웃 라인(FFOL)을 포함할 수 있다. 상기 제1-1 내지 제1-3 팬아웃 라인 블록(FOL1_1 ~ FOL1_3) 각각에 배치된 상기 제1 팬아웃 라인(FFOL)은 데이터 구동부(DDV)와 상기 제4 표시 영역(DA4)의 화소 열들에 배치된 상기 제4 화소들(PXL4)을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL)은 상기 기판(SUB) 상에서 교번하여 배치되는 제1-1 팬아웃 라인(FFOL_1) 및 제1-2 팬아웃 라인(FFOL_2)을 포함할 수 있다.
상기 제2 팬아웃 라인 블록(FOLB2)은 제2 팬아웃 라인(SFOL)을 포함할 수 있다. 상기 제2 팬아웃 라인(SFOL)은 상기 데이터 구동부(DDV)와 상기 제1-2 표시 영역(DA1_2)에서 상기 제1-1 표시 영역(DA1_1)으로 연장된 화소 열들에 배치된 상기 제1 화소들(PXL1)을 전기적으로 연결할 수 있다.
상기 팬아웃 라인부는 제3 팬아웃 라인(TFOL)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 구동 전압 배선(DVL1)은 상기 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)로 상기 제1 전원(ELVDD)을 직접 인가할 수 있다. 또한, 상기 제3 화소들(PXL3)과 동일한 제2 전원 배선(PL2)을 공유하는 일부 제1 화소들(PXL1)에도 상기 제1 전원(ELVDD)이 직접 인가될 수 있다. 상기 제3 화소들(PXL3) 및 상기 일부 제1 화소들(PXL1)을 제외한 나머지 화소들(PXL)에도 각 화소(PXL)에 제공된 상기 제2 전원 배선(PL2)의 구조적 특징으로 인해 상기 제1 전원(ELVDD)이 인가될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 상기 제1 구동 전압 배선(DVL1)을 일부 표시 영역에만 대응되도록 배치함으로써, 상기 비표시 영역(NDA) 내에서 상기 제1 구동 전압 배선(DVL1)이 차지하는 면적을 줄일 수 있다. 결국, 본 발명의 일 실시예에 따르면, 상기 비표시 영역(NDA)의 데드 스페이스가 최소화될 수 있다.
하기에서는, 도 12a 및 도 12b를 참조하여, 본 발명의 일 실시예에 따른 표시 장치에서 비표시 영역(NDA)의 구조에 대해 적층 순서에 따라 설명한다.
상기 기판(SUB) 상에 게이트 절연층(GI)이 제공될 수 있다.
상기 게이트 절연층(GI) 상에 상기 제1-1 팬아웃 라인(FFOL_1)이 제공될 수 있다. 구체적으로, 상기 제1-1 팬아웃 라인 블록(FOLB1_1)에 구비된 제1-1 팬아웃 라인(FFOL_1), 상기 제1-2 팬아웃 라인 블록(FOLB1_2)에 구비된 제1-1 팬아웃 라인(FFOL_1), 상기 제1-3 팬아웃 라인 블록(FOLB1_3)에 구비된 제1 팬아웃 라인(FFOL_1)은 일정 간격 이격되게 상기 게이트 절연층(GI) 상에 배치될 수 있다.
상기 제1-1 팬아웃 라인(FFOL)이 형성된 상기 기판(SUB) 상에는 제1 층간 절연층(ILD1)이 제공될 수 있다.
상기 제1 층간 절연층(ILD1) 상에는 상기 제1-2 팬아웃 라인(FFOL_2)이 제공될 수 있다. 구체적으로, 상기 제1-1 팬아웃 라인 블록(FOLB1_1)에 구비된 제1-2 팬아웃 라인(FFOL_2), 상기 제1-2 팬아웃 라인 블록(FOLB1_2)에 구비된 제1-2 팬아웃 라인(FFOL_2), 상기 제1-3 팬아웃 라인 블록(FOLB1_3)에 구비된 제1-2 팬아웃 라인(FFOL_2)은 일정 간격 이격되게 상기 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 상기 제1-2 팬아웃 라인(FFOL_2)은 상기 제1 층간 절연층(ILD1) 상에서 상기 제1-1 팬아웃 라인(FFOL_1)과 교번하여 배치될 수 있다.
상기 제1-2 팬아웃 라인(FFOL_2) 상에 제2 층간 절연층(ILD2)이 제공될 수 있다.
상기 제2 층간 절연층(ILD2) 상에는 상기 제1 금속층(MTL1) 및 상기 신호 배선부(WLP)가 제공될 수 있다. 여기서, 상기 제1 금속층(MTL1)은 상기 제1-1 팬아웃 라인 블록(FOLB1_1)에 구비된 제1-1팬아웃 라인(FFOL_1)과 중첩되도록 상기 제2 층간 절연층(ILD2) 상에 배치될 수 있다. 상기 신호 배선부(WLP)는 상기 제1-2 팬아웃 라인 블록(FOLB1_2)에 구비된 제1 팬아웃 라인(FFOL)과 중첩되도록 상기 제2 층간 절연층(ILD2) 상에 배치될 수 있다.
상기 제1 금속층(MTL1) 및 상기 신호 배선부(WLP)가 형성된 상기 기판(SUB) 상에는 제3 층간 절연층(ILD3)이 제공될 수 있다.
상기 제3 층간 절연층(ILD3) 상에는 상기 제2 금속층(MTL2) 및 상기 제2 팬아웃 라인(SFOL)이 제공될 수 있다. 여기서, 상기 제2 금속층(MTL2)은 상기 제1 금속층(MLT1)과 중첩되도록 상기 제3 층간 절연층(ILD3) 상에 배치될 수 있다. 상기 제2 팬아웃 라인(SFOL)은 상기 제1-3 팬아웃 라인 블록(FOLB1_3)에 구비된 제1 팬아웃 라인(FFOL)과 중첩되도록 상기 제3 층간 절연층(ILD3) 상에 배치될 수 있다.
상기 제2 금속층(MTL2) 및 상기 제2 팬아웃 라인(SFOL) 상에는 보호층(PSV), 화소 정의막(PDL), 및 박막 봉지 필름(TFE)이 순차적으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL), 상기 제1 금속층(MTL1) 및 상기 제2 팬아웃 라인(SFOL)은 서로 상이한 층에 제공될 수 있다. 예를 들어, 상기 제1 금속층(MTL1), 상기 제1 및 제2 팬아웃 라인(FFOL, SFOL) 중 상기 제2 팬아웃 라인(SFOL)이 최상층에 배치되고, 상기 제1 팬아웃 라인(FFOL)이 최하층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 금속층(MTL)은 상기 제2 팬아웃 라인(SFOL)과 동일한 층에 제공될 수 있다. 또한, 평면 상에서 볼 때 상기 제2 금속층(MTL)은 상기 제1 금속층(MTL1)을 커버하며, 상기 제1 금속층(MTL1)과 동일한 폭을 가질 수 있다. 상기 제1 및 제2 금속층(MTL1, MTL2)이 상기 제3 층간 절연층(ILD3)을 관통하는 컨택 홀(미도시)을 통해 전기적으로 연결됨에 따라, 상기 제2 구동 전압 배선(DVL2)은 이중 레이어로 구성될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 상기 제1-1 팬아웃 라인 블록(FOLB1-1)에 구비된 제1 팬아웃 라인(FFOL)을 상기 제2 구동 전압 배선(DVL2)에 중첩되게 설계하고, 상기 제1-2 팬아웃 라인 블록(FOLB1_2)에 구비된 제1 팬아웃 라인(FFOL)을 상기 신호 배선부(WLP)에 중첩되게 설계하며, 상기 제1-3 팬아웃 라인 블록(FOLB1_3)에 구비된 제1 팬아웃 라인(FFOL)을 상기 제2 팬아웃 라인(SFOL)에 중첩되게 설계할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치는 상기 비표시 영역(NDA) 내에서 상기 제1 팬아웃 라인(FFOL)이 차지하는 면적을 줄여 상기 비표시 영역(NDA)의 데드 스페이스를 최소화할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치는 상기 제2 구동 전압 배선(DVL2)을 이중 레이어로 구성하여 상기 제2 구동 전압 배선(DVL2)의 폭을 줄여, 상기 비표시 영역(NDA) 내에서 상기 제2 구동 전압 배선(DVL2)이 차지하는 면적을 줄여 상기 비표시 영역(NDA)의 데드 스페이스를 최소화할 수 있다.
도 13a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이다.
도 1 내지 도 5 및 도 13a를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 내지 제5 표시 영역(DA1 ~ DA5) 및 비표시 영역(NDA)을 포함한 기판(SUB), 상기 기판(SUB) 상에 제공된 복수의 화소들(PXL), 상기 화소들(PXL)에 연결된 배선부를 포함할 수 있다.
상기 화소들(PXL)은 상기 제1 표시 영역(DA1)에 배치된 제1 화소들(PXL1), 상기 제2 표시 영역(DA2)에 배치되는 제2 화소들(PXL2), 상기 제3 표시 영역(DA3)에 배치되는 제3 화소들(PXL3), 상기 제4 표시 영역(DA4)에 배치되는 제4 화소들(PXL4), 및 상기 제5 표시 영역(DA5)에 배치되는 제5 화소들(PXL5)을 포함할 수 있다.
상기 제1 표시 영역(DA1)은 제1-1 표시 영역(DA1_1) 및 제1-2 표시 영역(DA1_2)을 포함할 수 있다. 상기 제1-2 표시 영역(DA1_2)은 제2 방향(DR2)에서 상기 제1-1 표시 영역(DA1_1)으로부터 멀어질수록 폭이 감소되는 라운드 형상을 가질 수 있다. 이에 따라, 상기 제1-2 표시 영역(DA1_2)에서는 각 화소 행에 제공되는 상기 제1 화소들(PXL1)의 수가 상기 제1-1 표시 영역(DA1_1)에서 멀어질수록 감소될 수 있다.
상기 비표시 영역(NDA)에는 제1 및 제2 구동 전압 배선(DVL1, DVL2), 구동부, 복수의 팬아웃 라인들(FOL)이 배치될 수 있다.
상기 제1 구동 전압 배선(DVL1)은 제1 전원(ELVDD)을 각 화소(PXL)에 인가하고, 상기 제2 구동 전압 배선(DVL2)은 제2 전원(ELVSS)을 각 화소(PXL)에 인가할 수 있다.
평면 상에서 볼 때, 상기 제1 구동 전압 배선(DVL1)은 상기 제3 표시 영역(DA3)의 적어도 일측, 상기 제1-2 표시 영역(DA1_2)의 적어도 일측, 및 상기 제4 표시 영역(DA4)의 적어도 일측을 둘러싸도록 배치될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 구동 전압 배선(DVL1)은 제2 전원 배선(PL2)을 통해 대응되는 각 화소(PXL)에 상기 제1 전원(ELVDD)을 인가할 수 있다.
상기 제2 전원 배선(PL2)은 도 4에 도시된 바와 같이, 각 화소(PXL) 내에서 제1 방향(DR1)으로 연장된 제1 부분(PL2a) 및 제2 방향(DR2)으로 연장된 제2 부분(PL2b)을 포함하는 메쉬(mesh) 형상을 가질 수 있다. 각 화소(PXL)에 배치된 상기 제2 전원 배선(PL2)이 메쉬(mesh) 형상을 가짐에 따라, 하나의 화소(PXL)에 배치된 제2 전원 배선(PL2)과 상기 하나의 화소(PXL)에 인접한 화소(PXL)에 배치된 제2 전원 배선(PL2)은 전기적으로 연결될 수 있다. 이로 인해, 상기 하나의 화소(PXL)와 그에 인접한 화소(PXL)에는 상기 제1 전원(ELVDD)이 균일하게 제공될 수 있다. 결국, 상기 제1 전원(ELVDD)은 상기 제2 전원 배선(PL2)의 구조적 특징으로 인해 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)에 제공된 각 화소(PXL)로 균일하게 제공될 수 있다.
평면 상에서 볼 때, 상기 제2 구동 전압 배선(DVL2)은 상기 비표시 영역(NDA)의 최외각에서 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)을 에워싸도록 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 구동 전압 배선(DVL2)은 도 12a 및 도 12b에 도시된 제2 구동 전압 배선(DVL2)과 같이 제1 금속층(도 12b의 MTL1 참고) 및 제2 금속층(도 10b의 MTL2 참고)을 포함하는 이중 레이어로 구성될 수도 있다. 상기 제2 구동 전압 배선(DVL2)이 이중 레이어로 구성될 경우, 상기 비표시 영역(NDA) 내에서 상기 제2 구동 전압 배선(DVL2)이 차지하는 면적이 줄어들 수 있다.
상기 팬아웃 라인들(FOL)은 데이터 구동부(DDV)와 상기 제3 표시 영역(DA3)의 화소 열에 배치된 상기 제3 화소들(PXL3)을 전기적으로 연결할 수 있다.
한편, 본 발명의 일 실시예에 따른 표시 장치는 컨택 라인(CL)을 더 포함할 수 있다. 상기 컨택 라인(CL)은 상기 비표시 영역(NDA)에서부터 제2 방향(DR2)을 따라 상기 제3 표시 영역(DA3) 및 상기 제1 표시 영역(DA1)으로 연장될 수 있다. 상기 컨택 라인(CL)은 상기 데이터 구동부(DDV)로부터의 데이터 신호를 일부 제1 화소들(PXL1) 및 상기 제4 화소들(PXL4) 각각으로 제공하는 팬아웃 라인일 수 있다.
상기 컨택 라인(CL)은 상기 제2 방향(DR2)을 따라 상기 비표시 영역(NDA)에서 상기 제3 표시 영역(DA3)으로 연장될 수 있다. 또한, 상기 컨택 라인(CL)은 상기 제2 방향(DR2)을 따라 상기 제3 표시 영역(DA3)에서 상기 제1 표시 영역(DA1)으로 연장될 수 있다. 상기 제1 표시 영역(DA1)으로 연장된 상기 컨택 라인(CL)은 상기 제1 방향(DR1)을 따라 절곡되어 상기 제1-2 표시 영역(DA1_2)의 모서리부로 연장될 수 있다. 상기 제1-2 표시 영역(DA1_2)의 모서리부로 연장된 상기 컨택 라인(CL)은 제12 컨택홀(CH12)을 통해 상기 제1-2 표시 영역(DA1_2)에 배치된 상기 제1 화소들(PXL1)에 연결된 데이터 배선(DL)에 전기적으로 연결될 수 있다. 또한, 도면에 도시하지 않았으나, 상기 제1 표시 영역(DA1)으로 연장된 상기 컨택 라인(CL)은 상기 제1 방향(DR1)을 따라 절곡되어 상기 제4 표시 영역(DA4)으로 연장될 수 있다. 상기 제4 표시 영역(DA4)으로 연장된 상기 컨택 라인(CL)은 컨택 홀을 통해 상기 제4 표시 영역(DA4)에 배치된 상기 제4 화소들(PXL4)에 연결된 데이터 배선(DL)에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 상기 컨택 라인(CL)을 상기 일부 제1 화소들(PXL1)과 상기 제4 화소들(PXL4) 각각으로 상기 데이터 신호를 제공하는 팬아웃 라인으로 활용할 수 있다. 이에 따라, 상기 비표시 영역(NDA)에는 상기 제1-2 표시 영역(DA1_2)에 배치된 상기 제1 화소들(PXL1)에 연결되는 제2 팬아웃 라인(도 6a의 SFOL 참고) 및 상기 제4 표시 영역(DA4)에 배치된 상기 제4화소들(PXL4)에 연결되는 제1 팬아웃 라인(도 6a의 FFOL 참고)이 제거될 수 있다. 결국, 본 발명의 일 실시예에 따른 표시 장치는 상기 비표시 영역(NDA) 내에서 상기 제1 및 제2 팬아웃 라인(FFOL, SFOL)이 차지하는 면적을 줄여 상기 비표시 영역(NDA)의 데드 스페이스를 최소화할 수 있다.
도 13b는 도 13a의 EA4 부분을 확대한 평면도이며, 도 13c는 도 13b의 L ~ L'선에 따른 단면도이다. 중복된 설명을 피하기 위해 상술한 실시예와 상이한 점을 중심으로 설명한다. 본 발명의 다른 실시예에서 특별히 설명하지 않은 부분은 상술한 실시예에 따르며 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 지칭한다.
설명의 편의를 위해, 도 13b 및 도 13c에서는 제1-2 표시 영역(DA1_2)에 배치된 네 개의 제1 화소들(PXL1_K, PXL1_K+1, PXL1_K+2, PXL1_K+3)을 기준으로, 네 개의 제1 화소들(PXL1_K, PXL1_K+1, PXL1_K+2, PXL1_K+3)에 연결된 두 개의 스캔 배선(SL1, SL2), 하나의 발광 제어 배선(EL), 및 네 개의 데이터 배선(DL1, DL2, DL3, DL4), 전원 배선(PL)을 도시하였다.
이와 더불어, 도 13b 및 도 13c에 있어서, 설명의 편의를 위해, 네 개의 제1 화소들(PXL1_K, PXL1_K+1, PXL1_K+2, PXL1_K+3)에 제공되는 배선들에 있어서, 스캔 신호가 인가되는 두 개의 스캔 배선들 중 i-1번째 행의 스캔 배선을 "i-1번째 스캔 배선(SL2)"이라 하고, i번째 행의 스캔 배선을 "i번째 스캔 배선(SL1)"이라 한다. 또한, 발광 제어 신호가 인가되는 i번째 행의 발광 제어 배선을 "발광 제어 배선(EL)"이라 하고, 데이터 신호가 인가되는 j번째 열의 데이터 배선을 "제1 데이터 배선(DL1)"이라 하고, j+1번째 열의 데이터 배선을 "제2 데이터 배선(DL2)"이라 하고, j+2번째 열의 데이터 배선을 "제3 데이터 배선(DL3)"이라 하고, j+3번째 열의 데이터 배선을 "제4 데이터 배선(DL4)"이라 한다. 상기 네 개의 제1 화소들(PXL1_K, PXL1_K+1, PXL1_K+2, PXL1_K+3)에 연결되며 제1 전원(ELVDD)이 인가되는 전원 배선을 "전원 배선(PL)"이라 하고, 초기화 전원(Vint)이 인가되는 초기화 전원 배선을 "초기화 전원 배선(IPL)"이라 한다.
도 13a, 도 13b, 및 도 13c를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 내지 제5 표시 영역(DA1 ~ DA5) 및 비표시 영역(NDA)을 포함하는 기판(SUB), 배선부, 및 네 개의 제1 화소들(PXL1_K, PXL1_K+1, PXL1_K+2, PXL1_K+3)을 포함할 수 있다.
상기 배선부는 상기 네 개의 화소(PXL1_K, PXL1_K+1, PXL1_K+2, PXL1_K+3) 각각에 신호를 제공하는 스캔 배선들(SL1, SL2), 데이터 배선(DL1, DL2, DL3, DL4), 발광 제어 배선(EL), 전원 배선(PL), 및 초기화 전원 배선(IPL)을 포함할 수 있다.
상기 스캔 배선(SL1, SL2)은 상기 기판(SUB) 상에서 제1 방향(DR1)으로 연장될 수 있다. 상기 스캔 배선(SL1, SL2)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 순차적으로 배열된 i번째 스캔 배선(SL1) 및 i-1번째 스캔 배선(SL2)을 포함할 수 있다. 상기 스캔 배선(SL1, SL2)에는 스캔 신호가 인가될 수 있다.
상기 발광 제어 배선(EL)은 상기 제1 방향(DR1)으로 연장되며 상기 i번째 스캔 배선(SL1)과 이격되게 배치될 수 있다. 상기 발광 제어 배선(EL)에는 발광 제어 신호가 인가될 수 있다.
상기 데이터 배선(DL1, DL2, DL3, DL4)은 상기 기판(SUB) 상에서 제2 방향(DR2)으로 연장될 수 있다. 상기 데이터 배선(DL1, DL2, DL3, DL4)은 제1 데이터 배선(DL1) 내지 제4 데이터 배선(DL4)을 포함할 수 있다. 상기 제1 내지 제4 데이터 배선(DL1, DL2, DL3, DL4) 각각에는 데이터 신호가 인가될 수 있다.
상기 전원 배선(PL)은 상기 제1 방향(DR1)으로 연장되고 상기 제2 방향(DR)으로 연장될 수 있다. 또한, 상기 전원 배선(PL)은 상기 네 개의 제1 화소들(PXL1_K, PXL1_K+1, PXL1_K+2, PXL1_K+3) 각각에 제공될 수 있다. 상기 전원 배선(PL)에는 제1 전원(도 3의 ELVDD 참고)이 인가될 수 있다. 상기 전원 배선(PL)은 부가 전원 배선(APL), 제1 전원 배선(PL1), 및 제2 전원 배선(PL2)을 포함할 수 있다.
상기 부가 전원 배선(APL)은 상기 제1 방향(DR1)을 따라 연장되고, 상기 제1 전원 배선(PL1)은 상기 제2 방향(DR2)을 따라 연장되며, 상기 제2 전원 배선(PL2)은 상기 제1 및 제2 방향(DR1, DR2)을 따라 연장될 수 있다. 평면 상에서 볼 때, 상기 부가 전원 배선(APL), 상기 제1 전원 배선(PL1), 및 상기 제2 전원 배선(PL2)은 서로 중첩될 수 있다. 상기 부가 전원 배선(APL), 상기 제1 및 제2 전원 배선(PL1, PL2)은 전기적으로 연결될 수 있다. 따라서, 상기 제1 전원(ELVDD)은 상기 부가 전원 배선(APL), 상기 제1 및 제2 전원 배선(PL1PL2) 각각에 인가될 수 있다.
평면 상에서 볼 때, 상기 제2 전원 배선(PL2)은 상기 제1 방향(DR1)을 따라 연장되며 상기 부가 전원 배선(APL)에 중첩되는 제1 부분(PL2a) 및 상기 제2 방향(DR2)을 따라 연장되며 상기 제1 전원 배선(PL1)에 중첩되는 제2 부분(PL2b)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 전원 배선(PL2)의 상기 제1 부분(PL2a)과 상기 제2 부분(PL2b)은 상기 기판(SUB) 상에서 메쉬(mesh) 형태로 제공될 수 있다. 상기 기판(SUB) 상에서 메쉬(mesh) 형태로 배치된 상기 제2 전원 배선(PL2)으로 상기 제1 전원(ELVDD)이 제공되며, 상기 네 개의 제1 화소들(PXL1_K, PXL1_K+1, PXL1_K+2, PXL1_K+3)에 상기 제1 전원(ELVDD)이 균일하게 제공될 수 있다. 이로 인해, 상기 표시 장치는 전 표시 영역(도 1의 DA1 ~ D5 참고)에 걸쳐 균일한 휘도를 구현할 수 있다.
상기 초기화 전원 배선(IPL)은 상기 제1 방향(DR1)을 따라 연장되며, 초기화 전원(도 3의 Vint 참고)이 인가될 수 있다.
상기 네 개의 제1 화소들(PXL1_K, PXL1_K+1, PXL1_K+2, PXL1_K+3)은 상기 i번째 스캔 배선(SL1)과 상기 제1 데이터 배선(DL1)에 연결된 K 번째 제1 화소(PXL1_K), 상기 i번째 스캔 배선(SL1)과 상기 제2 데이터 배선(DL2)에 연결된 K+1번째 제1 화소(PXL1_K+1), 상기 i번째 스캔 배선(SL1)과 상기 제3 데이터 배선(DL3)에 연결된 K+2번째 제1 화소(PXL1_K+2), 및 상기 i번째 스캔 배선(SL1)과 상기 제4 데이터 배선(DL4)에 연결된 K+3번째 제1 화소(PXL1_K+3)를 포함할 수 있다.
상기 네 개의 제1 화소들(PXL1_K, PXL1_K+1, PXL1_K+2, PXL1_K+3) 각각은 제1 내지 제7 트랜지스터(T1 ~ T7), 스토리지 커패시터(Cst), 및 발광 소자(OLED)를 포함할 수 있다.
상기 제1 트랜지스터(T1)는 제1 게이트 전극(GE1), 제1 액티브 패턴(ACT1), 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 및 제1 컨택부(CNL1)를 포함할 수 있다.
상기 제2 트랜지스터(T2)는 제2 게이트 전극(GE2), 제2 액티브 패턴(ACT2), 제2 소스 전극(SE2), 및 상기 제2 드레인 전극(DE2)을 포함할 수 있다.
상기 제3 트랜지스터(T3)는 제3 게이트 전극(GE3), 제3 액티브 패턴(ACT3), 제3 소스 전극(SE3), 및 제3 드레인 전극(DE3)을 포함한다. 상기 제3 트랜지스터(T3)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다.
상기 제4 트랜지스터(T4)는 제4 게이트 전극(GE4), 제4 액티브 패턴(ACT4), 제4 소스 전극(SE4), 및 제4 드레인 전극(DE4)을 포함한다. 상기 제4 트랜지스터(T4)는 누설 전류를 방지하기 위해 이중 게이트 구조로 제공될 수 있다.
상기 제5 트랜지스터(T5)는 제5 게이트 전극(GE5), 제5 액티브 패턴(ACT5), 제5 소스 전극(SE5), 및 제5 드레인 전극(DE5)을 포함한다.
상기 제6 트랜지스터(T6)는 제6 게이트 전극(GE6), 제6 액티브 패턴(ACT6), 제6 소스 전극(SE6), 및 제6 드레인 전극(DE6)을 포함한다.
상기 제7 트랜지스터(T7)는 제7 게이트 전극(GE7), 제7 액티브 패턴(ACT7), 제7 소스 전극(SE7), 및 제7 드레인 전극(DE7)을 포함한다.
상기 스토리지 커패시터(Cst)는 하부 전극(LE)과 상부 전극(UE)을 포함할 수 있다. 상기 하부 전극(LE)은 상기 제1 트랜지스터(T1)의 상기 제1 게이트 전극(GE1)으로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 상기 상부 전극(UE)은 상기 전원 배선(PL)의 상기 부가 전원 배선(APL)과 일체로 제공될 수 있다. 즉, 상기 상부 전극(UE)은 상기 부가 전원 배선(APL)일 수 있다.
상기 발광 소자(OLED)는 제1 전극(EL1), 제2 전극(EL2), 및 상기 두 전극(EL1, EL2) 사이에 제공된 발광층(EML)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 K+3째 제1 화소(PXL1_K+3)에는 컨택 라인(CL)이 제공될 수 있다. 상기 컨택 라인(CL)은 상기 K+3번째 제1 화소(PXL1_K+3)에 제공된 상기 제2 전원 배선(PL2)과 중첩될 수 있다. 특히, 상기 컨택 라인(CL)은 상기 K+3번째 제1 화소(PXL1_K+3)에서 상기 제2 방향(DR2)을 따라 연장되며 상기 제1 방향(DR1)으로 절곡될 수 있다. 평면 상에서 볼 때, 상기 컨택 라인(CL)은 상기 K+3번째 제1 화소(PXL1_K+3)에 제공된 상기 제2 전원 배선(PL2)의 상기 제2 부분(PL2b)에 중첩될 수 있다.
상기 컨택 라인(CL)은 상기 제2 방향(DR2)을 따라 상기 비표시 영역(NDA)에서 상기 제3 표시 영역(DA3)으로 연장될 수 있다. 또한, 상기 컨택 라인(CL)은 상기 제2 방향(DR2)을 따라 상기 제3 표시 영역(DA3)에서 상기 제1-2 표시 영역(DA1_2) 및 상기 제1-1 표시 영역(DA1_1)으로 연장될 수 있다. 상기 제1-2 표시 영역(DA1_2)으로 연장된 상기 컨택 라인(CL)은 상기 제1 방향(DR1)을 따라 절곡되어 상기 제1-2 표시 영역(DA1_2)의 모서리부로 연장될 수 있다. 또한, 상기 제1-1 표시 영역(DA1_1)으로 연장된 상기 컨택 라인(CL)은 상기 제1 방향(DR1)을 따라 절곡되어 상기 제4 표시 영역(DA4)으로 연장될 수 있다.
상기 컨택 라인(CL)은 데이터 구동부(도 1의 DDV 참고)에 연결되어 상기 데이터 구동부(DDV)로부터의 데이터 신호를 상기 제1-2 표시 영역(DA1_2)의 모서리부 및 상기 제4 표시 영역(DA4) 각각에 배치된 화소들(PXL)에 제공하는 팬아웃 라인일 수 있다. 상기 컨택 라인(CL)은 도 13b에 도시된 바와 같이, 상기 K+3번째 제1 화소(PXL1_K+3)에서 상기 K번째 제1 화소(PXL1_K) 방향으로 절곡되며, 제12 컨택 홀(CH12)을 통해 상기 제1 데이터 배선(DL1)에 전기적으로 연결될 수 있다. 따라서, 상기 데이터 구동부(DDV)로부터의 데이터 신호가 상기 컨택 라인(CL)을 통해 상기 제1 화소(PXL1)의 상기 제1 데이터 배선(DL1)으로 인가될 수 있다.
하기에서는, 도 13c를 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 구조에 대해 적층 순서에 따라 설명한다.
상기 기판(SUB) 상에 상기 제1 내지 제7 액티브 패턴(ACT1 ~ ACT7)이 제공될 수 있다. 상기 제1 내지 제7 액티브 패턴(ACT1 ~ ACT7)은 반도체 소재로 형성될 수 있다.
상기 제1 내지 제7 액티브 패턴(ACT1 ~ ACT7)이 제공된 상기 기판(SUB) 상에 게이트 절연층(GI)이 제공될 수 있다.
상기 게이트 절연층(GI) 상에는 상기 i번째 스캔 배선(SL1), 상기 i-1번째 스캔 배선(SL2), 상기 발광 제어 배선(EL), 상기 제1 내지 제7 게이트 전극(GE1 ~ GE7), 및 상기 하부 전극(LE)이 제공될 수 있다. 상기 제1 게이트 전극(GE1)과 상기 하부 전극(LE)은 일체로 제공될 수 있다.
상기 스캔 배선들(SL1, SL2) 등이 형성된 상기 기판(SUB) 상에는 제1 층간 절연층(ILD1)이 제공될 수 있다.
상기 제1 절연층(IL1) 상에는 상기 상부 전극(UE), 상기 초기화 전원 배선(IPL), 및 상기 부가 전원 배선(APL)이 제공될 수 있다. 상기 상부 전극(UE)과 상기 부가 전원 배선(APL)은 일체로 제공될 수 있다.
상기 부가 전원 배선(APL) 등이 배치된 상기 기판(SUB) 상에 제2 층간 절연층(ILD2)이 제공될 수 있다.
상기 제2 층간 절연층(ILD2) 상에는 상기 제1 내지 제4 데이터 배선(DL1, DL2, DL3, DL4), 상기 제1 전원 배선(PL1), 상기 제1 컨택부(CNL1), 제2 및 제3 컨택부(CNL2, CNL3)이 제공될 수 있다.
상기 제1 전원 배선(PL1)은 상기 제2 층간 절연층(ILD2)을 관통하는 제3 컨택 홀(CH3)을 통해 상기 부가 전원 배선(APL)에 연결될 수 있다. 또한, 상기 제1 전원 배선(PL1)은 상기 게이트 절연층(GI), 상기 제1 및 제2 층간 절연층(ILD1, ILD2)을 순차적으로 관통하는 제4 컨택 홀(CH4)을 통해 상기 제5 소스 전극(SE5)에 연결될 수 있다.
상기 데이터 배선(DL1) 등이 배치된 상기 기판(SUB) 상에는 제3 층간 절연층(ILD3)이 제공될 수 있다. 상기 제3 층간 절연층(ILD3)은 도면에 도시된 바와 같이 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제3 층간 절연층(ILD3)은 복수의 유기 절연막 및 복수의 무기 절연막이 적층된 다중층으로 이루어질 수 있다.
상기 제3 층간 절연층(ILD3) 상에 상기 컨택 라인(CL)이 제공될 수 있다. 상기 컨택 라인(CL)은 상기 제3 층간 절연층(ILD3)을 관통하는 상기 제12 컨택 홀(CH12)을 통해 상기 K번째 제1 화소(PXL1_K)의 상기 제1 데이터 배선(DL1)에 연결될 수 있다.
상기 컨택 라인(CL)이 배치된 상기 기판(SUB) 상에 제4 층간 절연층(ILD4)이 제공될 수 있다.
상기 제4 층간 절연층(ILD4) 상에는 브릿지 패턴(BRP) 및 상기 제2 전원 배선(PL2)이 제공될 수 있다.
상기 브릿지 패턴(BRP)은 상기 제3 및 제4 층간 절연층(ILD3, ILD4)을 순차적으로 관통하는 상기 제9 컨택 홀(CH9)을 통해 상기 제2 컨택 부(CNL2)에 연결될 수 있다.
상기 제2 전원 배선(PL2)은 상기 제3 및 제4 층간 절연층(ILD3, ILD4)을 관통하는 제11 컨택 홀(CH11)을 통해 상기 제1 전원 배선(PL1)에 연결될 수 있다.
상기 브릿지 패턴(BRP) 등이 배치된 상기 기판(SUB) 상에는 보호층(PSV)이 제공될 수 있다.
상기 보호층(PSV) 상에는 상기 제1 전극(EL1)이 제공될 수 있다. 상기 제1 전극(EL1)은 상기 보호층(PSV)을 관통하는 상기 제10 컨택 홀(CH10)을 통해 상기 브릿지 패턴(BRP)에 연결될 수 있다.
상기 제1 전극(EL1)이 형성된 상기 기판(SUB) 상에는 상기 제1 내지 제4 화소(PXL1, PXL2, PXL3, PXL4) 각각에 대응하도록 발광 영역을 구획하는 화소 정의막(PDL)이 제공될 수 있다.
상기 화소 정의막(PDL)에 의해 둘러싸인 상기 제1 전극(EL1) 상에는 상기 발광층(EML)이 제공되며, 상기 발광층(EML) 상에는 상기 제2 전극(EL2)이 제공될 수 있다.
상기 제2 전극(EL2) 상에는 상기 제2 전극(EL2)을 커버하는 박막 봉지 필름(TFE)이 제공될 수 있다.
상기 박막 봉지 필름(TFE) 상에는 사용자의 손이나 별도의 입력 수단을 통해 상기 표시 장치로의 터치 이벤트를 인식하는 터치 센서(TS)가 제공될 수 있다.
도 14a는 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 것으로 도 1의 EA1 부분에 대응하는 평면도이며, 도 14b는 도 14a의 M ~ M'선에 따른 단면도이다. 중복된 설명을 피하기 위해 상술한 실시예와 상이한 점을 중심으로 설명한다. 본 발명의 다른 실시예에서 특별히 설명하지 않은 부분은 상술한 실시예에 따르며 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 지칭한다.
도 1 내지 도 5, 도 14a, 및 도 14b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 내지 제5 표시 영역(DA1 ~ DA5) 및 비표시 영역(NDA)을 포함한 기판(SUB), 상기 기판(SUB) 상에 제공된 복수의 화소들(PXL), 상기 화소들(PXL)에 연결된 배선부를 포함할 수 있다.
상기 화소들(PXL)은 상기 제1 표시 영역(DA1)에 배치된 제1 화소들(PXL1), 상기 제2 표시 영역(DA2)에 배치되는 제2 화소들(PXL2), 상기 제3 표시 영역(DA3)에 배치되는 제3 화소들(PXL3), 상기 제4 표시 영역(DA4)에 배치되는 제4 화소들(PXL4), 및 상기 제5 표시 영역(DA5)에 배치되는 제5 화소들(PXL5)을 포함할 수 있다.
상기 제1 표시 영역(DA1)은 제1-1 표시 영역(DA1_1) 및 제1-2 표시 영역(DA1_2)을 포함할 수 있다. 상기 제1-2 표시 영역(DA1_2)은 제2 방향(DR2)에서 상기 제1-1 표시 영역(DA1_1)으로부터 멀어질수록 폭이 감소되는 라운드 형상을 가질 수 있다.
이에 따라, 상기 제1-2 표시 영역(DA1_2)에서는 각 화소 행에 제공되는 상기 제1 화소들(PXL1)의 수가 상기 제1-1 표시 영역(DA1_1)에서 멀어질수록 감소될 수 있다. 상기 제1-2 표시 영역(DA1_2)의 각 화소 행의 길이가 상기 제1_1 표시 영역(DA1_1)에서 멀어질수록 동일한 비율로 그 길이가 감소(또는, 동일한 비율로 화소 행에 배열된 화소들의 개수가 감소)할 필요는 없으며, 상기 제1-2 표시 영역(DA1_2)의 각 화소 행에 배열된 제1 화소들(PXL1)의 개수는 다양하게 변할 수 있다.
상기 제3 표시 영역(DA3)은 제2 접이선(FL2)을 따라 상기 제1 표시 영역(DA1)의 외측으로 폴딩 가능한 표시 영역으로, 상기 제1 표시 영역(DA1)으로부터 멀어질수록 폭이 감소되는 라운드 형상을 가질 수 있다. 이에 따라, 상기 제3 표시 영역(DA3)에서는 각 화소 행에 배열되는 상기 제3 화소들(PXL3)의 수가 상기 제1 표시 영역(DA1)에서 멀어질수록 감소될 수 있다. 여기서, 상기 제3 표시 영역(DA3)의 각 화소 행에 배열된 상기 제3 화소들(PXL3)의 개수는 다양하게 변할 수 있다.
상기 제4 표시 영역(DA4)은 제3 접이선(FL3)을 따라 상기 제1 표시 영역(DA1)의 외측으로 폴딩 가능한 표시 영역으로, 상기 제1 표시 영역(DA1)으로부터 멀어질수록 폭이 감소되는 라운드 형상을 가질 수 있다. 이에 따라, 상기 제4 표시 영역(DA4)에서는 각 화소 행에 제공되는 상기 제4 화소들(PXL4)의 수가 상기 제1 표시 영역(DA1)에서 멀어질수록 감소될 수 있다. 여기서, 상기 제4 표시 영역(DA4)의 각 화소 행에 배열된 상기 제4 화소들(PXL4)의 개수는 다양하게 변할 수 있다.
한편, 도 14a에서는 편의를 위하여, 상기 기판(SUB)의 일측 부분만을 도시하였으나, 상기 기판(SUB)의 형상이 좌우 대칭이 되도록, 타측 부분도 실질적으로 동일한 방식으로 형성될 수 있다. 따라서, 상기 제2 표시 영역(DA2)도 상기 제1 표시 영역(DA1)으로부터 멀어질수록 폭이 감소하는 라운드 형상을 가질 수 있으며, 상기 제5 표시 영역(DA5)도 상기 제1 표시 영역(DA1)으로부터 멀어질수록 폭이 감소하는 라운드 형상을 가질 수 있다.
상술한 바와 같이, 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)이 라운드 형상을 포함할 경우, 각 표시 영역별로 발생하는 로드 차이가 개선될 수 있다. 이로 인해, 본 발명의 일 실시예에 따른 표시 장치는 각 표시 영역별로 균일한 휘도를 구현할 수 있다.
상기 비표시 영역(NDA)에는 제1 및 제2 구동 전압 배선(DVL1, DVL2), 회로 구동부(CDV) 및 신호 배선부(WLP)를 포함하는 구동부, 및 팬아웃 라인부가 배치될 수 있다.
상기 제1 구동 전압 배선(DVL1)은 제1 전원(ELVDD)을 각 화소(PXL)에 인가하고, 상기 제2 구동 전압 배선(DVL2)은 제2 전원(ELVSS)을 각 화소(PXL)에 인가할 수 있다.
상기 제1 구동 전압 배선(DVL1)은 상기 제3 표시 영역(DA3)의 하부에 대응되도록 배치되며 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)에 전기적으로 연결될 수 있다. 따라서, 상기 제1 구동 전압 배선(DVL1)으로부터의 상기 제1 전원(EVLDD)은 상기 제2 전원 배선(PL2)을 통해 상기 제3 화소들(PXL3)로 인가될 수 있다.
상기 제2 구동 전압 배선(DVL2)은 평면 상에서 볼 때, 상기 비표시 영역(NDA)의 최외각에서 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)을 에워싸도록 배치될 수 있다.
상기 팬아웃 라인부는 제1 내지 제3 팬아웃 라인(FFOL, SFOL, TFOL)을 포함할 수 있다. 상기 제1 팬아웃 라인(FFOL), 상기 제2 팬아웃 라인(SFOL), 및 상기 제3 팬아웃 라인(TFOL)은 상기 기판(SUB) 상에서 서로 일정 간격 이격될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 팬아웃 라인(FFOL)은 상기 기판(SUB) 상에서 교번하여 배치되는 제1-1 팬아웃 라인(FFOL_1) 및 제1-2 팬아웃 라인(FFOL_2)을 포함할 수 있다. 상기 제2 팬아웃 라인(SFOL)은 상기 기판(SUB) 상에서 교번하여 배치되는 제2-1 팬아웃 라인(SFOL_1) 및 제2-2 팬아웃 라인(SFOL_2)을 포함할 수 있다. 상기 제1-1 팬아웃 라인(FFOL_1)과 상기 제2-1 팬아웃 라인(SFOL_1)은 동일한 층에 제공될 수 있다. 상기 제1-2 팬아웃 라인(FFOL_2)과 상기 제2-2 팬아웃 라인(SFOL_2)은 동일한 층에 제공될 수 있다. 즉, 상기 제1 및 제2 팬아웃 라인(FFOL, SFOL)은 동일한 층에 제공될 수 있다.
하기에서는, 도 14a 및 도 14b를 참조하여, 본 발명의 일 실시예에 따른 표시 장치에서 비표시 영역(NDA)의 구조에 대해 적층 순서에 따라 설명한다.
상기 기판(SUB) 상에 게이트 절연층(GI)이 제공될 수 있다.
상기 게이트 절연층(GI) 상에 제1 및 제2 층간 절연층(ILD1, ILD2)이 순차적으로 제공될 수 있다.
상기 제2 층간 절연층(ILD2) 상에 상기 제2 구동 전압 배선(DVL2), 상기 신호 배선부(WLP), 상기 제1-1 팬아웃 라인(FFOL_1) 및 상기 제2-1 팬아웃 라인(SFOL_1)이 제공될 수 있다. 상기 제1-1 팬아웃 라인(FFOL_1)과 상기 제2-1 팬아웃 라인(SFOL_1)은 상기 제2 층간 절연층(ILD2) 상에서 일정 간격 이격되도록 배치될 수 있다.
상기 제1-1 팬아웃 라인(FFOL_1) 등이 형성된 상기 기판(SUB) 상에 제3 층간 절연층(ILD3)이 제공될 수 있다. 도면에 도시된 바와 같이, 상기 제3 층간 절연층(ILD3)은 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 이루어질 수 있다.
상기 제3 층간 절연층(ILD3) 상에는 상기 제1-2 팬아웃 라인(FFOL_2) 및 상기 제2-2 팬아웃 라인(SFOL_2)이 제공될 수 있다. 상기 제1-2 팬아웃 라인(FFOL_2)과 상기 제2-2 팬아웃 라인(SFOL_2)은 상기 제3 층간 절연층(ILD3) 상에서 일정 간격 이격되도록 배치될 수 있다.
상기 제1-2 팬아웃 라인(FFOL_2) 및 상기 제2-2 팬아웃 라인(SFOL_2) 이 형성된 상기 기판(SUB) 상에 보호층(PSV), 화소 정의막(PDL), 및 박막 봉지 필름(TFE)이 순차적으로 제공될 수 있다.
도 14c는 도 14a의 하나의 화소를 도시한 평면도이며, 도 14d는 도 14c의 N ~ N'선에 따른 단면도이다. 중복된 설명을 피하기 위해 상술한 실시예와 상이한 점을 중심으로 설명한다. 본 발명의 다른 실시예에서 특별히 설명하지 않은 부분은 상술한 실시예에 따르며 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 지칭한다.
도 14a, 도 14c, 및 도 14d를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 제1 내지 제5 표시 영역(DA1 ~ DA5) 및 비표시 영역(NDA)을 포함하는 기판(SUB), 배선부, 및 하나의 화소(PXL)를 포함할 수 있다.
상기 화소(PXL)는 제1 내지 제7 트랜지스터(T1 ~ T7), 스토리지 커패시터(Cst), 및 발광 소자(OLED)를 포함할 수 있다.
상기 배선부는 상기 화소(PXL)에 신호를 제공하는 i번째 스캔 배선(SL1), i-1번째 스캔 배선(SL2), 데이터 배선(DL1), 발광 제어 배선(EL), 전원 배선(PL), 및 초기화 전원 배선(IPL)을 포함할 수 있다.
상기 전원 배선(PL)에는 제1 전원(도 3의 ELVDD 참고)이 인가될 수 있다. 상기 전원 배선(PL)은 부가 전원 배선(APL), 제1 전원 배선(PL1), 및 제2 전원 배선(PL2)을 포함할 수 있다.
평면 상에서 볼 때, 상기 부가 전원 배선(APL), 상기 제1 전원 배선(PL1), 및 상기 제2 전원 배선(PL2)은 서로 중첩될 수 있다. 또한, 상기 부가 전원 배선(APL), 상기 제1 및 제2 전원 배선(PL1, PL2)은 서로 상이한 층에 제공될 수 있다. 예를 들어, 상기 제2 전원 배선(PL2)은 제3 층간 절연층(ILD3)을 사이에 두고 상기 제1 전원 배선(PL1) 상에 제공될 수 있고, 상기 제1 전원 배선(PL1)은 제2 층간 절연층(ILD2)을 사이에 두고 상기 부가 전원 배선(APL) 상에 제공될 수 있다.
상기 부가 전원 배선(APL)과 상기 제1 전원 배선(PL1)은 상기 제2 층간 절연층(ILD2)을 관통하는 제3 컨택 홀(CH3)을 통해 전기적으로 연결되고, 상기 제1 전원 배선(PL1)과 상기 제2 전원 배선(PL2)은 상기 제3 층간 절연층(ILD3)을 관통하는 제11 컨택 홀(CH11)을 통해 전기적으로 연결될 수 있다. 결국, 상기 부가 전원 배선(APL), 상기 제1 및 제2 전원 배선(PL1, PL2)은 서로 전기적으로 연결될 수 있다. 상기 제1 전원 배선(PL1)에 상기 제1 전원(ELVDD)이 제공됨에 따라, 상기 부가 전원 배선(APL) 및 상기 제2 전원 배선(PL2)에도 상기 제1 전원(ELVDD)이 제공될 수 있다.
상기 부가 전원 배선(APL)은 상기 제1 방향(DR1)을 따라 연장되고, 상기 제1 전원 배선(PL1)은 상기 제2 방향(DR2)을 따라 연장될 수 있다. 따라서, 상기 부가 전원 배선(APL) 및 상기 제1 전원 배선(PL1)은 상기 기판(SUB) 상에서 메쉬(mesh) 형태로 배치될 수 있다. 상기 제2 전원 배선(PL2)은 판(plate) 형태로 제공되며 상기 부가 전원 배선(APL)과 상기 제1 전원 배선(PL1)을 커버할 수 있다.
결국, 상기 부가 전원 배선(APL), 상기 제1 전원 배선(PL1), 및 상기 제2 전원 배선(PL2)을 포함하는 상기 전원 배선(PL)의 구조적 특징으로 인해, 상기 제1 내지 제5 표시 영역(DA1 ~ DA5)에 균일한 상기 제1 전원(ELVDD)이 인가될 수 있다. 이로 인해, 상기 표시 장치는 전 영역에 걸쳐 균일한 휘도를 구현할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전원 배선(PL2)은 브릿지 패턴(BRP)을 제외하고 각 화소(PXL)를 부분적으로 커버하는 판(plate) 형태로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제2 전원 배선(PL2)은 상기 브릿지 패턴(BRP)과의 전기적 절연이 확보되는 범위 안에서 다양한 형상으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전원 배선(PL2)은 서로 상이한 전압이 인가되며 인접하게 배치된 두 배선들 사이에서 발생하는 기생 커패시턴스를 차폐하는 차폐 수단으로 활용될 수 있다. 예를 들어, 상기 제2 전원 배선(PL2)은 상기 발광 소자(OLED)의 제1 전극(EL1)과 데이터 신호가 인가되는 구성 요소들 사이에서 발생하는 기생 커패시턴스를 차폐할 수 있다. 특히, 상기 제2 전원 배선(PL2)이 판(plate) 형태로 제공되어 상기 제2 전원 배선(PL2)의 면적이 커짐에 따라, 상기 기생 커패시턴스를 완전히 차폐할 수 있다. 결국, 상기 표시 장치는 상기 기생 커패시턴스에 영향을 받지 않으므로 향상된 화질을 구현할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 상기 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드(PD), 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
SUB: 기판
NDA: 비표시 영역
DA1 ~ DA5: 제1 내지 제5 표시 영역
PL: 전원 배선
PL1, PL2: 제1 및 제2 전원 배선
APL: 부가 전원 배선
DVL: 구동 전압 배선
CL: 컨택 라인
CDV: 회로 구동부
FOLB1, FOLB2: 제1 및 제2 팬아웃 라인 블록
FFOL: 제1 팬아웃 라인
SFOL: 제2 팬아웃 라인

Claims (35)

  1. 제1 표시 영역, 상기 제1 표시 영역의 일측에 연결되며 상기 제1 표시 영역보다 작은 면적을 갖는 제2 표시 영역, 상기 제1 표시 영역의 타측에 연결되며 상기 제1 표시 영역보다 작은 면적을 갖는 제3 표시 영역, 및 비표시 영역을 구비한 기판;
    상기 제1 내지 제3 표시 영역에 제공된 복수의 화소들;
    각 화소에 연결되며, 상기 화소들에 제1 전원을 제공하는 전원 배선; 및
    상기 비표시 영역에 제공되며, 상기 화소들로 데이터 신호를 제공하는 팬아웃 라인을 포함하고,
    상기 전원 배선은 제1 방향으로 연장된 부가 전원 배선, 상기 제1 방향과 교차하는 제2 방향으로 연장되며 제1 절연층을 사이에 두고 상기 부가 전원 배선 상에 제공된 제1 전원 배선, 및 제2 절연층을 사이에 두고 상기 제1 전원 배선 상에 제공된 제2 전원 배선을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 부가 전원 배선, 상기 제1 및 제2 전원 배선은 서로 전기적으로 연결되는 표시 장치.
  3. 제2 항에 있어서,
    평면 상에서 볼 때, 상기 제2 전원 배선은 상기 부가 전원 배선에 중첩되는 제1 부분 및 상기 제1 전원 배선에 중첩되는 제2 부분을 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 전원 배선은 메쉬(mesh) 형태를 갖는 표시 장치.
  5. 제1 항에 있어서,
    상기 기판은 상기 제1 및 제3 표시 영역 사이에 제공되는 제4 표시 영역을 더 포함하고,
    상기 제4 표시 영역은,
    상기 제1 표시 영역의 화소들과 동일한 화소 열에 배열된 화소들을 구비한 제1 영역; 및
    상기 제1 영역을 제외하고, 상기 제1 및 제3 표시 영역의 화소들과 동일한 화소 열에 배열된 화소들을 구비한 제2 영역을 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제4 표시 영역의 제1 영역은 상기 제2 방향을 따라 상기 제1 표시 영역으로부터 멀어질수록 폭이 감소하는 라운드 형상을 갖는 모서리부인 표시 장치.
  7. 제6 항에 있어서,
    상기 팬아웃 라인은,
    상기 제2 표시 영역에 제공된 화소들로 상기 데이터 신호를 인가하는 제1 팬아웃 라인;
    상기 제4 표시 영역의 상기 제1 영역에 제공된 화소들로 상기 데이터 신호를 인가하는 제2 팬아웃 라인; 및
    상기 제3 표시 영역에 제공된 화소들로 상기 데이터 신호를 인가하는 제3 팬아웃 라인을 포함하고,
    상기 제3 팬아웃 라인은 상기 제3 표시 영역에 제공된 화소들과 동일한 화소 열에 배치되는 상기 제1 표시 영역의 화소들에도 상기 데이터 신호를 인가하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 팬아웃 라인은 상기 기판 상에서 서로 상이한 층에 제공되는 제1-1 팬아웃 라인 및 제1-2 팬아웃 라인을 포함하고,
    상기 제1-1 팬아웃 라인 및 상기 제1-2 팬아웃 라인은 서로 교번하여 배치되는 표시 장치.
  9. 제7 항에 있어서,
    평면 상에서 볼 때, 상기 제1 내지 제3 팬아웃 라인은 상기 기판 상에서 서로 일정 간격 이격된 표시 장치.
  10. 제7 항에 있어서,
    상기 제1 내지 제3 팬아웃 라인은 서로 상이한 층에 제공되는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 팬아웃 라인은 상기 제1 및 제2 절연층을 사이에 두고 상기 제1 팬아웃 라인 상에 제공되는 표시 장치.
  12. 제11 항에 있어서,
    평면 상에서 볼 때, 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인은 중첩되는 표시 장치.
  13. 제12 항에 있어서,
    상기 비표시 영역에 제공되며, 상기 전원 배선으로 상기 제1 전원을 인가하는 제1 구동 전압 배선; 및
    상기 비표시 영역에 제공되며 각 화소로 제2 전원을 인가하는 제2 구동 전압 배선을 더 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 구동 전압 배선은 상기 제3 표시 영역의 일측에 대응되도록 상기 비표시 영역 내에 배치되는 표시 장치.
  15. 제13 항에 있어서,
    상기 제1 구동 전압 배선은 상기 제2 표시 영역의 일측, 상기 제3 표시 영역의 일측, 및 상기 제4 표시 영역의 일측을 둘러싸도록 상기 비표시 영역 내에 배치되는 표시 장치.
  16. 제15 항에 있어서,
    평면 상에서 볼 때, 상기 제1 구동 전압 배선은 상기 제1 팬아웃 라인과 중첩되는 표시 장치.
  17. 제13 항에 있어서,
    상기 제2 구동 전압 배선은 제1 금속층과, 상기 제2 절연층을 사이에 두고 상기 제1 금속층 상에 제공된 제2 금속층을 포함하는 이중층 구조로 이루어지고,
    평면 상에서 볼 때, 상기 제1 금속층과 상기 제2 금속층은 완전히 중첩되는 표시 장치.
  18. 제13 항에 있어서,
    평면 상에서 볼 때 상기 비표시 영역에서 상기 제2 구동 전압 배선과 상기 제1 팬아웃 라인 사이에 제공되며, 상기 화소들을 구동하기 위한 구동 신호를 제공하는 구동부를 더 포함하고,
    상기 구동부는 회로 구동부 및 상기 회로 구동부에 연결된 신호 배선부를 포함하는 표시 장치.
  19. 제18 항에 있어서,
    평면 상에서 볼 때, 상기 제1 팬아웃 라인의 일부는 상기 제2 팬아웃 라인에 중첩되고, 상기 제1 팬아웃 라인의 다른 일부는 상기 제2 구동 전압 배선에 중첩되며, 상기 제1 팬아웃 라인의 나머지는 상기 신호 배선부에 중첩되는 표시 장치.
  20. 제13 항에 있어서,
    평면 상에서 볼 때, 상기 제1 팬아웃 라인의 일부는 상기 제2 팬아웃 라인에 중첩되고, 상기 제1 팬아웃 라인의 나머지는 상기 제2 구동 전압 배선에 중첩되는 표시 장치.
  21. 제20 항에 있어서,
    상기 제2 구동 전압 배선은 상기 제1 절연층을 사이에 두고 상기 제1 팬아웃 라인 상에 제공되고,
    상기 제2 팬아웃 라인은 상기 제2 절연층을 사이에 두고 상기 제2 구동 전압 배선 상에 제공되는 표시 장치.
  22. 제21 항에 있어서,
    상기 제2 구동 전압 배선은 단일층 구조로 이루어지는 표시 장치.
  23. 제7 항에 있어서,
    상기 제1 방향으로 연장되며 각 화소에 연결된 스캔 배선;
    상기 제2 방향으로 연장되며 각 화소에 연결된 데이터 배선; 및
    상기 제2 방향을 따라 상기 비표시 영역에서 상기 제1 표시 영역과 상기 제4 표시 영역의 제2 영역으로 연장되며, 상기 제1 전원 배선과 상기 제2 전원 배선 사이에 제공된 컨택 라인을 더 포함하는 표시 장치.
  24. 제23 항에 있어서,
    상기 제4 표시 영역의 제2 영역으로 연장된 상기 컨택 라인은 상기 제1 방향으로 절곡되어 상기 제1 영역에 제공된 화소의 데이터 배선에 전기적으로 연결되고,
    상기 제1 표시 영역으로 연장된 상기 컨택 라인은 상기 제1 방향으로 절곡되어 상기 제2 표시 영역에 제공된 화소의 데이터 배선에 전기적으로 연결되는 표시 장치.
  25. 제23 항에 있어서,
    상기 데이터 배선은 상기 제3 팬아웃 라인과 동일한 층에 동일한 층에 제공되는 표시 장치.
  26. 제25 항에 있어서,
    상기 데이터 배선과 상기 제3 팬아웃 라인은 일체로 제공되며 전기적으로 연결된 표시 장치.
  27. 제7 항에 있어서,
    상기 제2 및 제3 표시 영역 각각은 상기 제2 방향을 따라 상기 제1 표시 영역으로부터 멀어질수록 폭이 감소하는 라운드 형상을 갖는 표시 장치.
  28. 제27 항에 있어서,
    상기 제1 내지 제3 팬아웃 라인은 동일한 층에 제공되는 표시 장치.
  29. 제1 항에 있어서,
    각 화소는,
    상기 기판 상에 제공된 적어도 하나 이상의 트랜지스터; 및
    상기 트랜지스터에 연결되어 광을 발광하는 발광 소자를 포함하는 표시 장치.
  30. 제29 항에 있어서,
    상기 트랜지스터는,
    상기 기판 상에 제공된 액티브 패턴;
    게이트 절연층을 사이에 두고 상기 액티브 패턴 상에 제공된 게이트 전극; 및
    상기 액티브 패턴에 각각 연결된 소스 전극 및 드레인 전극을 포함하는 표시 장치.
  31. 제30 항에 있어서,
    상기 발광 소자는,
    상기 트랜지스터에 연결된 제1 전극;
    상기 제1 전극 상에 제공된 발광층; 및
    상기 발광층 상에 제공된 제2 전극을 포함하는 표시 장치.
  32. 제31 항에 있어서,
    상기 트랜지스터와 상기 제1 전극 사이에 제공되며, 상기 트랜지스터와 상기 발광 소자를 전기적으로 연결하는 브릿지 패턴을 더 포함하고,
    상기 브릿지 패턴은 상기 제2 전원 배선과 동일한 층에 제공되는 표시 장치.
  33. 제32 항에 있어서,
    평면 상에서 볼 때, 상기 제2 전원 배선은 상기 브릿지 패턴과 중첩되지 않는 표시 장치.
  34. 제33 항에 있어서,
    상기 제2 전원 배선은 판(plate) 형태를 갖는 표시 장치.
  35. 제1 항에 있어서,
    상기 제2 및 제3 표시 영역은 상기 기판 상에서 접이선을 따라 상기 제1 표시 영역의 외측 방향으로 폴딩 가능한 표시 장치.
KR1020170127882A 2017-09-29 2017-09-29 표시 장치 KR102352312B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020170127882A KR102352312B1 (ko) 2017-09-29 2017-09-29 표시 장치
US16/111,908 US10411083B2 (en) 2017-09-29 2018-08-24 Display device
EP24175635.2A EP4390907A2 (en) 2017-09-29 2018-09-28 Display device
EP18197484.1A EP3462499B1 (en) 2017-09-29 2018-09-28 Display device
CN201811147798.7A CN109585500B (zh) 2017-09-29 2018-09-29 显示装置
CN202410184332.3A CN117881220A (zh) 2017-09-29 2018-09-29 显示装置
US16/564,650 US10840321B2 (en) 2017-09-29 2019-09-09 Display device
US17/097,114 US11476318B2 (en) 2017-09-29 2020-11-13 Display device
KR1020220004894A KR102503178B1 (ko) 2017-09-29 2022-01-12 표시 장치
US17/966,691 US20230037775A1 (en) 2017-09-29 2022-10-14 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170127882A KR102352312B1 (ko) 2017-09-29 2017-09-29 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220004894A Division KR102503178B1 (ko) 2017-09-29 2022-01-12 표시 장치

Publications (2)

Publication Number Publication Date
KR20190038718A KR20190038718A (ko) 2019-04-09
KR102352312B1 true KR102352312B1 (ko) 2022-01-19

Family

ID=63708225

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170127882A KR102352312B1 (ko) 2017-09-29 2017-09-29 표시 장치
KR1020220004894A KR102503178B1 (ko) 2017-09-29 2022-01-12 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220004894A KR102503178B1 (ko) 2017-09-29 2022-01-12 표시 장치

Country Status (4)

Country Link
US (4) US10411083B2 (ko)
EP (2) EP3462499B1 (ko)
KR (2) KR102352312B1 (ko)
CN (2) CN117881220A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023210926A1 (ko) * 2022-04-25 2023-11-02 삼성디스플레이 주식회사 표시 장치

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101763616B1 (ko) * 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108493226B (zh) * 2018-05-14 2021-04-30 上海天马有机发光显示技术有限公司 一种电子设备、显示面板及其制备方法
CN208141792U (zh) * 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
CN108806609B (zh) * 2018-06-15 2020-03-31 京东方科技集团股份有限公司 一种数据处理方法及其装置、介质
CN109192140B (zh) * 2018-09-27 2020-11-24 武汉华星光电半导体显示技术有限公司 像素驱动电路和显示装置
KR20200113065A (ko) * 2019-03-20 2020-10-06 삼성디스플레이 주식회사 표시 장치
KR102632130B1 (ko) * 2019-05-07 2024-02-01 삼성디스플레이 주식회사 표시 장치
GB201906509D0 (en) * 2019-05-08 2019-06-19 Flexenable Ltd Reduced border displays
KR20200135659A (ko) 2019-05-24 2020-12-03 삼성디스플레이 주식회사 표시 장치
KR20200138500A (ko) * 2019-05-30 2020-12-10 삼성디스플레이 주식회사 표시 패널, 및 그를 포함하는 표시 장치
KR20200143558A (ko) 2019-06-13 2020-12-24 삼성디스플레이 주식회사 표시 장치
KR20200144171A (ko) * 2019-06-17 2020-12-29 삼성디스플레이 주식회사 표시 장치
CN209729911U (zh) 2019-06-19 2019-12-03 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
KR20200145964A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치
KR20210000350A (ko) * 2019-06-24 2021-01-05 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN113658986B (zh) * 2019-06-27 2024-03-22 武汉天马微电子有限公司 显示面板及显示装置
KR20210010686A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치
KR20210014265A (ko) 2019-07-29 2021-02-09 삼성디스플레이 주식회사 디스플레이 장치
KR20210025748A (ko) 2019-08-27 2021-03-10 삼성디스플레이 주식회사 표시 장치
KR20210029339A (ko) 2019-09-05 2021-03-16 삼성디스플레이 주식회사 표시 장치
KR20210034158A (ko) 2019-09-19 2021-03-30 삼성디스플레이 주식회사 디스플레이 장치
CN110534027A (zh) * 2019-10-09 2019-12-03 昆山工研院新型平板显示技术中心有限公司 显示面板、显示装置和显示面板的制作方法
CN110854164A (zh) * 2019-10-25 2020-02-28 武汉华星光电半导体显示技术有限公司 显示装置
EP4068260A4 (en) * 2019-11-29 2022-12-07 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
JP7453254B2 (ja) 2019-11-29 2024-03-19 京東方科技集團股▲ふん▼有限公司 表示基板及び表示装置
US20210335989A1 (en) * 2019-11-29 2021-10-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, method of forming display substrate, and display device
CN113196494B (zh) 2019-11-29 2024-04-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20210078629A (ko) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시장치
KR20210084733A (ko) 2019-12-27 2021-07-08 삼성디스플레이 주식회사 표시장치
KR20210105458A (ko) 2020-02-18 2021-08-27 삼성디스플레이 주식회사 표시 장치
CN113363281A (zh) * 2020-03-05 2021-09-07 群创光电股份有限公司 显示装置
CN113785348B (zh) * 2020-03-25 2023-12-12 京东方科技集团股份有限公司 显示面板及显示装置
KR20210126841A (ko) 2020-04-10 2021-10-21 삼성디스플레이 주식회사 표시장치
KR20220006159A (ko) 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치
US11943984B2 (en) * 2020-07-15 2024-03-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, display panel and display device
KR20220027351A (ko) * 2020-08-26 2022-03-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR20220030467A (ko) 2020-09-01 2022-03-11 삼성디스플레이 주식회사 디스플레이 패널 및 디스플레이 장치
KR20220065953A (ko) 2020-11-13 2022-05-23 삼성디스플레이 주식회사 표시장치
KR20230017388A (ko) * 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230045657A (ko) * 2021-09-27 2023-04-05 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088275A (ja) 2013-10-29 2015-05-07 パナソニック株式会社 表示パネル装置および電子機器
US20160126303A1 (en) 2014-10-31 2016-05-05 Samsung Display Co., Ltd. Display device
WO2017127563A1 (en) 2016-01-21 2017-07-27 Groturbel Research Llc Power and data routing structures for organic light-emitting diode displays

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3711760B2 (ja) * 1998-09-11 2005-11-02 カシオ計算機株式会社 自発光表示装置
KR100763171B1 (ko) 2001-11-07 2007-10-08 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
KR100570977B1 (ko) 2003-10-14 2006-04-13 삼성에스디아이 주식회사 유기전계발광표시장치
KR100708686B1 (ko) 2005-05-27 2007-04-17 삼성에스디아이 주식회사 평판표시장치
EP2085952B1 (en) 2006-11-21 2016-08-10 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display
KR20080077775A (ko) 2007-02-21 2008-08-26 삼성전자주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR101353493B1 (ko) 2007-02-28 2014-01-24 삼성디스플레이 주식회사 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR20090083677A (ko) 2008-01-30 2009-08-04 삼성전자주식회사 표시 장치
KR101482196B1 (ko) 2008-07-29 2015-01-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20100049385A (ko) * 2008-11-03 2010-05-12 엘지디스플레이 주식회사 유기전계 발광소자용 어레이 기판
TWI413441B (zh) 2009-12-29 2013-10-21 Au Optronics Corp 畫素結構及電致發光裝置
KR101188999B1 (ko) 2010-07-05 2012-10-08 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR20120006214A (ko) 2010-07-12 2012-01-18 한국전자통신연구원 Ｏｌｅｄ 면광원 장치
KR101888423B1 (ko) 2011-06-10 2018-08-17 엘지디스플레이 주식회사 평판 표시장치
KR101969952B1 (ko) 2012-06-05 2019-04-18 삼성디스플레이 주식회사 표시 장치
CN103578418B (zh) 2012-07-23 2016-08-10 乐金显示有限公司 显示装置和形成显示装置的方法
KR20140053626A (ko) 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR101452288B1 (ko) 2012-11-19 2014-10-21 엘지디스플레이 주식회사 디스플레이 장치
KR102025835B1 (ko) 2012-11-26 2019-11-27 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102018284B1 (ko) 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
CN103309107B (zh) * 2013-05-13 2016-09-21 深圳市华星光电技术有限公司 阵列基板的扇出线结构及显示面板
US9430180B2 (en) 2013-11-15 2016-08-30 Semiconductor Energy Laboratory Co., Ltd Display panel and electronic device
KR102213223B1 (ko) 2014-05-23 2021-02-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102396288B1 (ko) 2014-10-27 2022-05-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102239481B1 (ko) 2014-12-31 2021-04-13 엘지디스플레이 주식회사 디스플레이 장치
KR102360010B1 (ko) 2015-06-05 2022-02-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102552583B1 (ko) 2015-07-22 2023-07-06 삼성디스플레이 주식회사 표시 장치
KR102543916B1 (ko) 2015-09-21 2023-06-16 삼성디스플레이 주식회사 플렉서블 전자 장치
KR102512480B1 (ko) 2015-11-30 2023-03-22 엘지디스플레이 주식회사 표시장치
KR102465379B1 (ko) * 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR20170092726A (ko) 2016-02-03 2017-08-14 삼성디스플레이 주식회사 표시장치
US11482176B2 (en) 2016-02-29 2022-10-25 Samsung Display Co., Ltd. Display device
TWI740908B (zh) 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088275A (ja) 2013-10-29 2015-05-07 パナソニック株式会社 表示パネル装置および電子機器
US20160126303A1 (en) 2014-10-31 2016-05-05 Samsung Display Co., Ltd. Display device
WO2017127563A1 (en) 2016-01-21 2017-07-27 Groturbel Research Llc Power and data routing structures for organic light-emitting diode displays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023210926A1 (ko) * 2022-04-25 2023-11-02 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20210066444A1 (en) 2021-03-04
CN117881220A (zh) 2024-04-12
KR20220012382A (ko) 2022-02-03
KR20190038718A (ko) 2019-04-09
US10840321B2 (en) 2020-11-17
US11476318B2 (en) 2022-10-18
EP4390907A2 (en) 2024-06-26
CN109585500A (zh) 2019-04-05
US20230037775A1 (en) 2023-02-09
US20190393294A1 (en) 2019-12-26
US10411083B2 (en) 2019-09-10
EP3462499A3 (en) 2019-08-07
EP3462499A2 (en) 2019-04-03
EP3462499B1 (en) 2024-05-15
US20190103455A1 (en) 2019-04-04
CN109585500B (zh) 2024-03-08
KR102503178B1 (ko) 2023-02-24

Similar Documents

Publication Publication Date Title
KR102352312B1 (ko) 표시 장치
KR102632907B1 (ko) 표시 장치
KR102613863B1 (ko) 표시 장치
CN108242217B (zh) 显示装置
KR102559096B1 (ko) 표시 장치
KR102389346B1 (ko) 표시 장치
CN107301831B (zh) 显示装置
CN107731144B (zh) 显示装置
CN108122527B (zh) 显示装置
KR102611958B1 (ko) 표시 장치
KR102605283B1 (ko) 표시 장치
KR102515511B1 (ko) 표시 장치
KR20180096875A (ko) 표시 장치
KR102465352B1 (ko) 표시 장치
KR102341412B1 (ko) 표시 장치
KR20180030363A (ko) 표시 장치
KR20190118695A (ko) 화소 및 이를 포함한 표시 장치
KR102670801B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant