JP4649706B2 - 表示装置およびこれを用いた携帯端末 - Google Patents
表示装置およびこれを用いた携帯端末 Download PDFInfo
- Publication number
- JP4649706B2 JP4649706B2 JP2000171700A JP2000171700A JP4649706B2 JP 4649706 B2 JP4649706 B2 JP 4649706B2 JP 2000171700 A JP2000171700 A JP 2000171700A JP 2000171700 A JP2000171700 A JP 2000171700A JP 4649706 B2 JP4649706 B2 JP 4649706B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- display device
- semiconductor chip
- converter
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
- Telephone Set Structure (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、表示装置およびこれを用いた携帯端末に関し、特に液晶ディスプレイ(LCD;liquid crystal display)やエレクトロルミネセンス(EL;electroluminescence)ディスプレイなどの表示装置およびこれを表示部として用いた携帯端末に関する。
【0002】
【従来の技術】
テレビジョン受像機、コンピュータあるいは携帯端末などの表示装置として、近年、薄型で低消費電力のパネルディスプレイが多用されるようになってきている。このパネルディスプレイとしては、ガラス基板等の透明絶縁基板(パネル)上に、スイッチング素子として例えばTFT(thin film transistor;薄膜トランジスタ)を用いた画素を行列状に多数配列し、液晶やエレクトロルミネセンス等の電気光学効果を有する物質と組み合わせたアクティブマトリクス型表示装置が知られている。
【0003】
このアクティブマトリクス型表示装置として、従来、例えば、画素部を駆動するために基板上に形成される周辺回路のうちの少なくとも一部の周辺回路を、画素に接続されたアクティブ素子と同様の相補型のTFTで構成し、残りの周辺回路を半導体チップで構成した液晶表示装置が知られている(特開平4−242724号公報参照)。
【0004】
【発明が解決しようとする課題】
この従来技術の場合には、図12に示すように、一部の周辺回路101が形成された透明絶縁基板102と、これと対向配置された透明絶縁基板(対向基板)103との間に液晶層104を保持してなる液晶表示装置において、半導体チップで構成した周辺回路、即ちICチップ105を、透明絶縁基板102の周辺回路101とは反対側の面に取り付け、フレキシブルケーブル106を用いて周辺回路101との間の電気的接続をなす構成を採ることになる。
【0005】
しかしながら、かかる構成を採った場合に、図12から明らかなように、ICチップ105およびフレキシブルケーブル106の厚みta(例えば、1mm程度)の分だけ液晶表示装置全体の肉厚tbが厚くなる。したがって、当該液晶表示装置を表示部として用いる機器の厚みも厚くなってしまう。特に、携帯端末、例えば携帯電話機では、装置本体の薄型化が進められており、この携帯電話機の表示部として用いられる液晶表示装置の肉厚tbが厚いと、電話機本体の薄型化の妨げとなる。
【0006】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、装置全体の薄型化を可能とした表示装置およびこれを用いた携帯端末を提供することにある。
【0007】
【課題を解決するための手段】
本発明による表示装置は、複数の画素が行列状に配置されてなる画素部とこの画素部に対して画素信号を書き込むべく駆動する駆動系とが形成された第1の基板と、第1の基板に対して所定の間隔をもって対向配置された第2の基板と、第1,第2の基板間に保持された電気光学効果を有する物質層とを具備する表示装置であって、上記駆動系を制御する制御系を有し、この制御系が半導体チップで第1の基板上に形成された構成となっている。そして、この表示装置は、携帯電話機などの携帯端末において、その表示部として用いられる。
【0008】
上記構成の表示装置およびこれを用いた携帯端末において、駆動系が形成された基板上に、当該駆動系を制御する制御系を半導体チップで形成することで、表示装置全体の厚さが半導体チップの厚さに依存することがない。したがって、表示装置全体の薄型化、ひいてはこれを表示部として用いる携帯端末の薄型化が図れる。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明の一実施形態に係る液晶表示装置の構成例を示す概略構成図であり、アナログ点順次駆動方式のアクティブマトリクス型液晶表示装置に適用された場合を示している。
【0010】
図1において、本実施形態に係るアクティブマトリクス型液晶表示装置は、画素11が行列状に多数配列されてなる画素部(有効画素領域)12、画素部12の各画素11を行単位で順次選択する垂直ドライバ13、行単位で選択された各画素11に画素信号を書き込む水平ドライバ14およびこれらドライバ13,14をコントロールする制御系15がLCDパネル16上に実装された構成となっている。
【0011】
LCDパネル16は、2枚の透明絶縁基板(例えば、ガラス基板)を有し、画素部12において、一方の基板上にm行分のゲートライン(垂直選択ライン)17-1〜17-mとn列分の信号ライン(ソースライン)18-1〜18-nとがマトリクス状に配線されるとともに、所定の間隔をもって対向配置された他方の基板との間に液晶層が保持された構造となっている。そして、ゲートライン17-1〜17-mと信号ライン18-1〜18-nとの各交叉部分に画素11が配される。
【0012】
画素11の各々は、ゲート電極がゲートライン17-1〜17-mに接続され、ソース電極が信号ライン18-1〜18-nに接続された画素トランジスタであるポリシリコンTFT19と、このTFT19のドレイン電極に画素電極が接続された液晶セル(液晶容量)20と、TFT19のドレイン電極に一方の電極が接続された補助容量21とから構成されている。
【0013】
この画素構造において、液晶セル20は、TFT19で形成される画素電極とこれに対応して形成される対向電極との間で発生する容量を意味する。この液晶セル20の対向電極は、補助容量21の他方の電極と共にコモン線22に接続されている。コモン線22には、所定の直流電圧がコモン電圧VCOMとして与えられる
【0014】
ここで、液晶セル20の駆動法として、例えばコモン電圧VCOMを1H(1水平期間)ごとに反転するいわゆるコモン反転駆動法が採られる。このコモン反転駆動法を用いることにより、コモン電圧VCOMの極性が1Hごとに反転することから、各画素11に画素信号を書き込むための水平ドライバ14の低電源電圧化が図れ、デバイス全体の消費電力の低減に寄与できることになる。
【0015】
垂直ドライバ13は、例えば図2に示すように、シフトレジスタ31、レベルシフタ32およびゲートバッファ33を有する構成となっている。シフトレジスタ31は、垂直スタートパルスVSTが入力されると、この垂直スタートパルスVSTを垂直クロックVCKに同期して順次転送することによって各転送段からシフトパルスとして順次出力する。
【0016】
レベルシフタ32は、シフトレジスタ31の各転送段から出力されるシフトパルスを昇圧してゲートバッファ33に供給する。ゲートバッファ33は、レベルシフタ32で昇圧されたシフトパルスを垂直走査パルスとして画素部12のゲートライン17-1〜17-mに順次印加し、画素部12の各画素11を行単位で選択駆動することによって垂直走査を行う。
【0017】
水平ドライバ14は、例えば図3に示すように、シフトレジスタ34、レベルシフタ、データラッチ回路36、D/Aコンバータ37およびバッファ38を有する構成となっている。シフトレジスタ34は、水平スタートパルスHSTが入力されると、この水平スタートパルスHSTを水平クロックHCKに同期して順次転送することによって各転送段からシフトパルスとして順次出力し、水平走査を行う。
【0018】
レベルシフタ35は、シフトレジスタ34の各転送段から出力されるシフトパルスを昇圧してデータラッチ回路36に供給する。データラッチ回路36は、レベルシフタ35を通してシフトレジスタ34から与えられるシフトパルスに応答して、入力される所定ビットのデジタル画像データdataを順次ラッチする。D/Aコンバータ37は例えば基準電圧選択型の構成をとり、データラッチ回路36にラッチされたデジタル画像データをアナログ画像信号に変換し、バッファ38を通して画素部12の信号ライン18-1〜18-nに与える。
【0019】
再び図1において、垂直ドライバ13および水平ドライバ14を制御する制御系15は、タイミングコントローラ(TC)23、基準電圧発生源24およびDC-DCコンバータ25などを有し、これら回路が画素部12と同一の基板、即ちLCDパネル16上に垂直ドライバ13および水平ドライバ14と共に実装された構成となっている。
【0020】
この制御系15において、タイミングコントローラ23には、例えば、外部の電源部(図示せず)から電源電圧VDDが、外部のCPU(図示せず)からデジタル画像データdataが、外部のクロック発生器(図示せず)からクロックCLKがそれぞれ図示せぬTCP(tape carrier package)を通して入力される。
【0021】
なお、本例では、CPU、画像データを格納するメモリあるいはクロック発生器をLCDパネル16の外部に設けるとしたが、それらの少なくとも1つを制御系15の一部としてLCDパネル16上に実装することも可能である。
【0022】
タイミングコントローラ23は、タイミング制御しつつ、垂直スタートパルスVST、垂直クロックVCKなどのクロック信号および各種のコントロール信号を垂直ドライバ13に、水平スタートパルスHST、水平クロックHCKなどのクロック信号、各種のコントロール信号およびデジタル画像データdataを水平ドライバ14にそれぞれ供給する。
【0023】
基準電圧発生源24は、互いに電圧値の異なる複数の基準電圧を発生し、これら複数の基準電圧を水平ドライバ14の基準電圧選択型D/Aコンバータ37に対してその基準電圧として与える。DC-DCコンバータ25は、低い電圧の直流電圧(低電圧)を2種類以上の高い直流電圧(高電圧)に変換して垂直ドライバ13、水平ドライバ14、基準電圧発生源24などの各回路部に与える。
【0024】
上記構成の点順次駆動方式のアクティブマトリクス型液晶表示装置において、垂直ドライバ13および水平ドライバ14を構成するトランジスタは、TFT、特に画素部12の画素トランジスタと同じポリシリコンTFTにより、画素部12と同じ透明絶縁基板上でかつ液晶層がシール部材によって封止される領域内に形成される。この場合、ポリシリコンの移動度の関係で、垂直ドライバ13および水平ドライバ14の駆動周波数の動作範囲は10MHz以下に限定される。
【0025】
画素部12の画素トランジスタおよび駆動系を構成とするトランジスタとして用いられるポリシリコンTFTには、ゲート電極が酸化膜の下に配置されるボトムゲート構造のものと、ゲート電極が酸化膜の上に配置されるトップゲート構造のものとがある。これらポリシリコンTFTの断面構造を図4(a),(b)に示す。
【0026】
図4(a)に示すボトムゲート構造のTFTでは、ガラス基板41の上にゲート電極42が形成され、その上にゲート酸化膜43を介してポリシリコン(Poly−Si)層44が形成され、さらにその上に層間絶縁膜45が形成されている。また、ゲート電極42の側方のゲート絶縁膜43上には、N+拡散層からなるソース領域46およびドレイン領域47が形成され、これら領域46,47にはソース電極48およびドレイン電極49がそれぞれ接続されている。
【0027】
図4(b)に示すトップゲート構造のTFTでは、ガラス基板51の上にポリシリコン層52が形成され、その上にゲート酸化膜53を介してゲート電極54が形成され、さらにその上に層間絶縁膜55が形成されている。また、ポリシリコン層52の側方のガラス基板51上には、N+拡散層からなるソース領域56およびドレイン領域57が形成され、これら領域56,57にはソース電極58およびドレイン電極59がそれぞれ接続されている。
【0028】
一方、制御系15のタイミングコントローラ23、基準電圧発生源24およびDC-DCコンバータ25は、単結晶シリコンによってIC化される。そして、このシリコンICは、垂直ドライバ13および水平ドライバ14と同一平面上、即ちこれらドライバ13,14が形成された基板(透明絶縁基板)上に例えばCOG(chip on glass)法によって実装される。この単結晶シリコンによって形成されたシリコンICは、100MHzでも駆動することが可能である。
【0029】
上述したように、低速駆動で特性バラツキが大きい回路部分、即ち垂直ドライバ13および水平ドライバ14に関してポリシリコンTFTを用いて構成することにより、信頼性の面において、ポリシリコンTFTによる回路部分は画素部12の密閉された空間で封印された構造になるため、TFTのVth(閾値電圧)シフトの原因となるNa+イオン等の混入がなくなる。このとき、液晶表示装置の厚さの面においては、TFTは液晶セル(液晶層)に比べて無視できるほど薄いため、液晶表示装置自体の厚さを増加させる要因とはならない。
【0030】
一方、高速駆動する回路部分、もしくは特性バラツキが小さい回路部分、即ち制御系15のタイミングコントローラ23、基準電圧発生源24およびDC-DCコンバータ25に関しては単結晶シリコンでIC化し、垂直ドライバ13および水平ドライバ14と同一基板上に配置する構成を採る。この場合の液晶表示装置の横断面を図5に示す。
【0031】
図5において、先述したように、垂直ドライバ13などが形成された透明絶縁基板61と、これと対向配置された透明絶縁基板(対向基板)62との間に液晶層63を保持し、かつシール部材64で封止してなる液晶表示装置において、制御系15をIC化してなるICチップ65は、垂直ドライバ13などが形成された透明絶縁基板61上にCOG法によって実装される。
【0032】
図6に、透明絶縁基板61上の回路部分とICチップ65との電気的な接続部分の構造を示す。図6において、ICチップ65はシリコン基板651上に回路部分652が形成され、その回路部分652が外部接続端子(バンプ材)653に電気的に結線された構成となっている。そして、その外部接続端子653が異方性導電膜66を介して透明絶縁基板61上の回路配線、例えばアルミ配線611に電気的に接続されることになる。なお、透明絶縁基板61とICチップ65との間には、層間絶縁膜67が介在している。
【0033】
このように、ICチップ65を透明絶縁基板61上に実装した場合、ICチップ65自体については、IC作製時に保護層がシリコンIC上に形成されるため信頼性の面で問題になることはない。なお、COG構造であるため、透明絶縁基板との接続部の金属材料に対して信頼性強化を施す必要がある。そのためには、ICチップ65を透明絶縁基板61に形成した後に、ICチップ65と基板61を囲むように、シリコンレジンによる保護層を形成するようにすれば良い。
【0034】
上記実装構造において、ICチップ65は、その厚さt1(0.7mm程度)が対向側の透明絶縁基板62およびシール部材64を合わせた厚さt3以下になるように形成される。これにより、液晶表示装置全体の厚さ(肉厚)t2がICチップ65の厚さt1に依存することがないため、液晶表示装置の薄型化が図れる。すなわち、透明絶縁基板61、透明絶縁基板62およびシール部材64のトータルの厚さt2が液晶表示装置自体の厚さとなる。
【0035】
また、周辺回路をIC化し、このICチップ65を透明絶縁基板61上に実装することにより、LCDパネル16の外部回路と電気的に接続する箇所を少なくすることができるため、LCDパネル16の機械振動などに対する信頼性を向上できるとともに、製造工程での電気的な接続不良の発生も少なくなる。
【0036】
ところで、モジュール実装に当たり、COG法によって実装されるICチップ65の機械的強度は、画素部12の液晶セルを形成している部分の接着強度よりも弱くなりがちである。これに対して、ICチップ65の厚さt1を、透明絶縁基板62およびシール部材64を合わせた厚さt3以下、好ましくは当該厚さt3よりも薄くなるように設定することで、ICチップ65に対して外部から力が加わりにくい構造とすることができる。
【0037】
また、本実施形態に係る液晶表示装置においては、装置自体の薄型化を図ることに加えて、装置自体の軽量化を図るために、透明絶縁基板61,62の基板材料としてPET(polyethylene telephtalete)やPES(polyethersulfone)などの有機材料を用いるようにする。
【0038】
透明絶縁基板61,62の基板材料の組み合わせとしては、次の4つのケースが考えられる。ケース1では、透明絶縁基板61,62の基板材料として共にシリコン酸化物を用いる。ケース2では、透明絶縁基板61の基板材料としてシリコン酸化物を用い、透明絶縁基板62の基板材料としてPETやPESなどの有機材料を用いる。ケース3では、透明絶縁基板61,62の基板材料として共にPETやPESなどの有機材料を用いる。ケース4では、透明絶縁基板61の基板材料としてPETやPESなどの有機材料を用い、透明絶縁基板62の基板材料としてシリコン酸化物を用いる。
【0039】
ケース1〜ケース4の基板材料の組み合わせのうち、ケース3の組み合わせ、即ち透明絶縁基板61,62の基板材料として共にPETやPESなどの有機材料を用いるのが、当該材料が非常に軽量であることから、液晶表示装置自体の薄型化および軽量化を図る上で一番有利である。
【0040】
なお、上記実施形態においては、アナログ点順次駆動方式のアクティブマトリクス型液晶表示装置に適用した場合について説明したが、これに限られるものではなく、以下に説明するいわゆる時分割駆動方式(セレクタ方式)のアクティブマトリクス型液晶表示装置にも適用可能である。
【0041】
図7は、本発明が適用された時分割駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す概略構成図である。
【0042】
図7において、時分割駆動方式のアクティブマトリクス型液晶表示装置は、画素71が行列状に多数配列されてなる画素部72、画素部72の各画素71を行単位で順次選択する垂直ドライバ73、行単位で選択された各画素71に画素信号を書き込む水平ドライバ74、時分割駆動のための時分割スイッチ部75および垂直、水平ドライバ73,74や時分割スイッチ部75をコントロールする制御系76がLCDパネル77上に実装された構成となっている。
【0043】
画素71の各々は、ゲート電極がゲートライン78-1〜78-mに接続され、ソース電極が信号ライン79-1〜79-nに接続されたポリシリコンTFT80と、このTFT80のドレイン電極に画素電極が接続された液晶セル81と、TFT20のドレイン電極に一方の電極が接続された補助容量82とから構成されている。かかる構成の画素71の各々において、液晶セル81の対向電極は、補助容量82の他方の電極と共にコモン線83に接続されている。コモン線83には、所定の直流電圧がコモン電圧VCOMとして与えられる。
【0044】
ここで、時分割駆動法について説明する。時分割駆動法とは、画素部72の互いに隣り合う複数本の信号ラインを1単位(ブロック)として分割し、この1分割ブロック内の複数本の信号ラインに与える信号電圧を時系列で水平ドライバ74の各出力端子から出力する一方、複数本の信号ラインを1単位として時分割スイッチ部75を設け、この時分割スイッチ部75によって水平ドライバ74から出力される時系列の信号電圧を時分割でサンプリングして複数本の信号ラインに順次与える駆動方法である。
【0045】
この時分割駆動を実現するために、水平ドライバ74は、複数本の信号ラインを1単位とし、これら複数本の信号ラインに与える信号電圧を時系列で出力する構成となっている。この水平ドライバ74の構成の一例を図8に示す。
【0046】
図8から明らかなように、水平ドライバ74は、シフトレジスタ84、サンプリングスイッチ群85、レベルシフタ86、データラッチ回路87およびD/Aコンバータ88を有し、本例では、例えば5ビットのデジタル画像データdata1〜data5や電源電圧Vdd,Vssをシフトレジスタ84のシフト方向における両側から取り込む構成となっている。
【0047】
上記構成の水平ドライバ74において、シフトレジスタ84は、水平スタートパルスHSTが入力されると、この水平スタートパルスHSTを水平クロックHCKに同期して順次転送することによって各転送段からシフトパルスとして順次出力し、水平走査を行う。サンプリングスイッチ群85におけるサンプリングスイッチの各々は、シフトレジスタ84から順次出力されるシフトパルス(サンプリングパルス)に応答して、入力されるデジタル画像データdata1〜data5を順次サンプリングする。
【0048】
レベルシフタ86は、サンプリングスイッチ群85でサンプリングされた例えば5Vのデジタルデータを液晶駆動電圧のデジタルデータに昇圧する。データラッチ回路87は、レベルシフタ86で昇圧されたデジタルデータを1H分蓄積するメモリである。D/Aコンバータ88は例えば基準電圧選択型の構成をとり、データラッチ回路87から出力される1H分のデジタル画像データをアナログ画像信号に変換して出力する。
【0049】
そして、水平ドライバ74として、いわゆるカラム反転駆動方式のものが用いられる。この水平ドライバ74は、カラム反転駆動を実現するために、各出力端子の奇数、偶数ごとに電位が反転する信号電圧を出力し、かつその信号電圧の極性を1フィールドごとに反転する。ここで、カラム反転駆動方式とは、垂直方向に隣接する画素間では同極性となり、しかもこの画素極性の状態を1フィールドごとに反転させる駆動方式である。なお、水平ドライバ74は、1Hコモン(VCOM)反転駆動にも対応可能である。
【0050】
一方、時分割スイッチ部75は、水平ドライバ74から出力される時系列の信号電圧を時分割でサンプリングするアナログスイッチ(トランスミッションスイッチ)によって構成されている。この時分割スイッチ部75の具体的な構成例を図9に示す。なお、この時分割スイッチ部75は、水平ドライバ74の各出力に対して1個ずつ設けられるものである。また、ここでは、R(赤),G(緑),B(青)に対応して3時分割駆動を行う場合を例に採って示している。
【0051】
この時分割スイッチ部75は、PchMOSトランジスタおよびNchMOSトランジスタが並列に接続されてなるCMOS構成のアナログスイッチ75-1,75-2,75-3によって構成されている。なお、本例では、アナログスイッチ75-1,75-2,75-3として、CMOS構成のものを用いるとしたが、PMOSあるいはNMOS構成のものを用いることも可能である。
【0052】
この時分割スイッチ部75において、3個のアナログスイッチ75-1,75-2,75-3の各入力端が共通に接続され、各出力端が3本の信号ライン79-1,79-2,79-3の各一端にそれぞれ接続されている。そして、これらアナログスイッチ75-1,75-2,75-3の各入力端には、水平ドライバ74から時系列で出力される信号電位が与えられる。
【0053】
また、1個のアナログスイッチにつき2本ずつ、合計6本の制御ライン89-1〜89-6が配線されている。そして、アナログスイッチ75-1の2つ制御入力端(即ち、CMOSトランジスタの各ゲート)が制御ライン89-1,89-2に、アナログスイッチ75-2の2つ制御入力端が制御ライン89-3,89-4に、アナログスイッチ75-3の2つ制御入力端が制御ライン89-5,89-6にそれぞれ接続されている。
【0054】
6本の制御ライン89-1〜89-6に対して、3個のアナログスイッチ75-1,75-2,75-3を順に選択するためのゲート選択信号S1〜S3,XS1〜XS3が、後述するタイミングコントローラ(TC)90(図7を参照)から与えられる。ただし、ゲート選択信号XS1〜XS3は、ゲート選択信号S1〜S3の反転信号である。
【0055】
ゲート選択信号S1〜S3,XS1〜XS3は、水平ドライバ74から出力される時系列の信号電位に同期して、3個のアナログスイッチ75-1,75-2,75-3を順次オンさせる。これにより、アナログスイッチ75-1,75-2,75-3は、水平ドライバ74から出力される時系列の信号電位を、1H期間に3時分割でサンプリングしつつ、対応する信号ライン79-1,79-2,79-3にそれぞれ供給する。
【0056】
再び図7において、垂直ドライバ73、水平ドライバ74および時分割スイッチ部75を制御する制御系76は、タイミングコントローラ(TC)90、基準電圧発生源91およびDC-DCコンバータ92などを有し、これら回路が画素部72と同一の基板、即ちLCDパネル77上に垂直ドライバ73、水平ドライバ74および時分割スイッチ部75と共に実装された構成となっている。
【0057】
この制御系76において、タイミングコントローラ90には、例えば、外部の電源部(図示せず)から電源電圧VDDが、外部のCPU(図示せず)からデジタル画像データdataが、外部のクロック発生器(図示せず)からクロックCLKがそれぞれTCP(図示せず)を通して入力される。
【0058】
なお、本例では、CPU、画像データを格納するメモリあるいはクロック発生器をLCDパネル77の外部に設けるとしたが、それらの少なくとも1つを制御系76の一部とし、この制御系76を単結晶シリコンIC(COG)化してLCDパネル77上に実装することも可能である。
【0059】
また、CPU、メモリあるいはクロック発生器以外にも、LCD用光源制御回路やLCD(EL)表示用のグラフィックコントローラ、さらには本表示装置を後述するように例えば携帯電話機の表示部として用いる場合にはトランシーバ回路やバッテリ制御回路等の各種の制御回路について、それらの少なくとも1つを制御系76の一部として単結晶シリコンIC化し、LCDパネル77上に実装することも可能である。
【0060】
ここで、LCD用光源制御回路は、LCDのバックライトあるいはフロントライトを制御する回路であり、携帯電話機の待機時は、光源(発光ダイオード、蛍光表示管)に電源を供給しないが、携帯電話機の入力操作時に電源を供給する機能を持っている。LCD(EL)表示用のグラフィックコントローラは、トランシーバ回路から供給される画像データをLCD,ELの画像領域で表示できるような画像フォーマットに変換する回路であり、例えば、水平160画素×垂直160画素の表示方式に変換する。
【0061】
トランシーバ回路は通信用の回路であり、電磁波で到来するデジタル信号やアナログ信号を受信し、これを電気信号のデジタル信号やアナログ信号に変換して出力する。バッテリ制御回路は、使用していないときに、一定時間経過後に自動的にCPU、LCE(EL)パネル、グラフィックコントローラのクロックを低速動作にして低消費電力化を図る。なお、携帯電話機の表示部として用いた場合は、CPUは、携帯電話で言うボタン操作時の入力情報をデジタルデータに変換する機能をも持つことになる。
【0062】
タイミングコントローラ90は、タイミング制御しつつ、垂直スタートパルスVST、垂直クロックVCKなどのクロック信号および各種のコントロール信号を垂直ドライバ73に、水平スタートパルスHST、水平クロックHCKなどのクロック信号、各種のコントロール信号およびデジタル画像データdataを水平ドライバ74に、先述したゲート選択信号S1〜S3,XS1〜XS3を時分割スイッチ部75にそれぞれ供給する。
【0063】
基準電圧発生源91は、互いに電圧値の異なる複数の基準電圧を発生し、これら複数の基準電圧を水平ドライバ74の基準電圧選択型D/Aコンバータ87に対してその基準電圧として与える。DC-DCコンバータ92は、低い電圧の直流電圧(低電圧)を2種類以上の高い直流電圧(高電圧)に変換して垂直ドライバ73、水平ドライバ74、基準電圧発生源91などの各回路部に与える。
【0064】
上記構成の時分割駆動方式のアクティブマトリクス型液晶表示装置において、垂直ドライバ73、水平ドライバ74を構成するトランジスタ、および時分割スイッチ部75を構成する各アナログスイッチは、TFT、特に画素部72の画素トランジスタと同じポリシリコンTFTにより、画素部72と同じ透明絶縁基板上でかつ液晶層がシール部材によって封止される領域内に形成される。
【0065】
一方、制御系76のタイミングコントローラ90、基準電圧発生源91およびDC-DCコンバータ92は、単結晶シリコンによってIC化される。そして、このシリコンICは、垂直ドライバ73および水平ドライバ74と同一平面上、即ちこれらドライバ73,74が形成された基板上に例えばCOG法によって形成される。
【0066】
上述したように、低速駆動で特性バラツキが大きい回路部分、即ち垂直ドライバ73、水平ドライバ74および時分割スイッチ部75に関してポリシリコンTFTを用いて構成する一方、高速駆動する回路部分、もしくは特性バラツキが小さい回路部分、即ち制御系76のタイミングコントローラ90、基準電圧発生源91よびDC-DCコンバータ92に関しては単結晶シリコンでIC化し、垂直ドライバ73および水平ドライバ74と同一基板上に配置する構成を採ることにより、先述した実施形態の場合と同様の作用効果を得ることができる。
【0067】
なお、本実施形態では、タイミングコントローラ90、基準電圧発生源91およびDC-DCコンバータ92を垂直ドライバ72側に実装するとしたが、図10に示すように、タイミングコントローラ90、基準電圧発生源91およびDC-DCコンバータ92を水平ドライバ73と一体に単結晶シリコンIC(COG)化し、当該IC98をLCDパネル77に実装することも可能である。
【0068】
これによれば、垂直ドライバ72の横には、タイミングコントローラ90、基準電圧発生源91およびDC-DCコンバータ92が占有していた面積分の領域が不要になり、その占有面積分だけLCDパネル77の水平方向の額縁幅を削減できるため、水平方向の額縁を狭くしたい仕様の表示装置に適用した場合に有用なものとなる。
【0069】
その際、タイミングコントローラ90、基準電圧発生源91およびDC-DCコンバータ92以外にも、先述したように、CPU、メモリあるいはクロック発生器、さらにはLCD用光源制御回路、LCD(EL)表示用のグラフィックコントローラ、電話用のトランシーバ回路、バッテリ制御回路等の各種の制御回路の少なくとも一つを水平ドライバ73と一体に単結晶シリコンIC化するようにしても良いことは勿論である。
【0070】
また、上記各実施形態では、電気光学効果を有する物質として液晶を用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、エレクトロルミネセンス(EL)を用いたEL表示装置などの他のアクティブマトリクス型表示装置にも同様に適用可能である。
【0071】
また、本発明に係る表示装置は、パーソナルコンピュータ、ワードプロセッサ等のOA機器やテレビジョン受像機などのディスプレイとして用いられる外、特に装置本体の薄型化が進められている携帯電話機やPDA(personal digital assistants)などの携帯端末の表示部として用いて好適なものである。
【0072】
図11は、本発明が適用される携帯端末、例えば携帯電話機の構成の概略を示す外観図である。
【0073】
本例に係る携帯電話機は、装置筐体93の前面側に、スピーカ部94、表示部95、操作部96およびマイク部97が上部側から順に配置された構成となっている。かかる構成の携帯電話機において、表示部95には例えば液晶表示装置が用いられ、この液晶表示装置として先述した本発明に係る液晶表示装置が用いられる。
【0074】
このように、携帯電話機などの携帯端末において、本発明に係る液晶表示装置を表示部95として用いることにより、当該液晶表示装置は装置本体を薄型化できる構成となっていることから、携帯端末の装置本体の薄型化に大きく寄与できる利点がある。
【0075】
【発明の効果】
以上説明したように、本発明によれば、駆動系が形成された基板上に、当該駆動系を制御する制御系を半導体チップで形成するようにしたことにより、表示装置全体の厚さが半導体チップの厚さに依存することがないため、表示装置全体の薄型化、ひいてはこれを表示部として用いる携帯端末の薄型化を図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る液晶表示装置の構成例を示す概略構成図であり、アナログ点順次駆動方式のアクティブマトリクス型液晶表示装置に適用された場合を示している。
【図2】アナログ点順次駆動方式のアクティブマトリクス型液晶表示装置における垂直ドライバの構成の一例を示すブロック図である。
【図3】アナログ点順次駆動方式のアクティブマトリクス型液晶表示装置における水平ドライバの構成の一例を示すブロック図である。
【図4】ポリシリコンTFTの断面構造を示す断面図であり、(a)はボトムゲート構造の場合を、(b)はトップゲート構造の場合をそれぞれ示している。
【図5】本発明の一実施形態に係る液晶表示装置の横断面図である。
【図6】透明絶縁基板上の回路部分とICチップとの電気的な接続部分の構造を示す断面図である。
【図7】本発明が適用された時分割駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す概略構成図である。
【図8】時分割駆動方式のアクティブマトリクス型液晶表示装置における水平ドライバの構成の一例を示すブロック図である。
【図9】時分割スイッチ部の構成の一例を示す回路図である。
【図10】本発明の応用例を示す概略構成図である。
【図11】本発明に係る携帯電話機の構成の概略を示す外観図である。
【図12】従来例に係る液晶表示装置を示す横断面図である。
【符号の説明】
11,71…画素、12,72…画素部、13,73…垂直ドライバ、14,74…水平ドライバ、15,76…制御系、16,77…LCDパネル、19,80…ポリシリコンTFT、20,81…液晶セル、23,90…タイミングコントローラ、24,91…基準電圧発生源、25,92…DC-DCコンバータ
Claims (18)
- 複数の画素が行列状に配置されてなる画素部とこの画素部に対して画素信号を書き込むべく駆動する駆動系とが形成された第1の基板と、
前記第1の基板に対して所定の間隔をもって対向配置された第2の基板と、
前記第1の基板と前記第2の基板との間に保持された電気光学効果を有する物質層と、
前記駆動系を制御する制御系と、
を備え、
前記駆動系は、基準電圧選択型のD/Aコンバータを含む水平ドライバを有し、
前記制御系は、
第1の直流電圧を第2の直流電圧に変換するDC−DCコンバータと、
前記DC−DCコンバータから前記第2の直流電圧が供給され、互いに電圧値の異なる複数の基準電圧を発生して前記D/Aコンバータの基準電圧とする基準電圧発生源と、
を有し、
前記水平ドライバと一体に1つの半導体チップで構成され、前記画素部と前記第1の基板の同一平面上に形成されてなる
表示装置。 - 前記水平ドライバは、前記画素部に配線された信号ラインに対して前記半導体チップの外部接続端子を介して画像信号を供給する
請求項1に記載の表示装置。 - 前記駆動系は、垂直ドライバをさらに有し、
前記垂直ドライバは、前記半導体チップの外部接続端子を介して前記DC−DCコンバータから前記第2の直流電圧が供給されて垂直走査を行い、
前記水平ドライバは、前記DC−DCコンバータから前記第2の直流電圧が、前記基準電圧発生源から前記基準電圧がそれぞれ供給されて前記垂直ドライバにより選択された行に画像信号を書き込む
請求項2に記載の表示装置。 - 前記制御系は、前記半導体チップ内にさらにタイミングコントローラを有し、
前記水平ドライバは、前記タイミングコントローラにより生成された水平スタートパルスおよび水平クロック信号に基づいて動作し、
前記垂直ドライバは、前記タイミングコントローラにより生成された垂直スタートパルスおよび垂直クロック信号に基づいて動作する
請求項3に記載の表示装置。 - 前記半導体チップの厚さが、前記第1の基板と前記第2の基板との間を封止する部材および前記第2の基板を合わせた厚さ以下に設定されている
請求項1乃至請求項4のいずれか1項に記載の表示装置。 - 前記駆動系は、前記水平ドライバから前記半導体チップの外部接続端子を介して出力される時系列の画像信号電圧を時分割でサンプリングする手段を有する
請求項1に記載の表示装置。 - 前記半導体チップがCOG法によって実装されている
請求項1乃至請求項6のいずれか1項に記載の表示装置。 - 前記第1の基板および前記第2の基板の少なくとも一方がシリコン酸化物または有機材料からなる
請求項1乃至請求項7のいずれか1項に記載の表示装置。 - 前記物質層が液晶層である
請求項1乃至請求項8のいずれか1項に記載の表示装置。 - 前記物質層がエレクトロルミネセンス層である
請求項1乃至請求項8のいずれか1項に記載の表示装置。 - 複数の画素が行列状に配置されてなる画素部とこの画素部に対して画素信号を書き込むべく駆動する駆動系とが形成された第1の基板と、
前記第1の基板に対して所定の間隔をもって対向配置された第2の基板と、
前記第1の基板と前記第2の基板との間に保持された電気光学効果を有する物質層と、
前記駆動系を制御する制御系と、
を備え、
前記駆動系は、基準電圧選択型のD/Aコンバータを含む水平ドライバを有し、
前記制御系は、
第1の直流電圧を第2の直流電圧に変換するDC−DCコンバータと、
前記DC−DCコンバータから前記第2の直流電圧が供給され、互いに電圧値の異なる複数の基準電圧を発生して前記D/Aコンバータの基準電圧とする基準電圧発生源と、
を有し、
前記水平ドライバと一体に1つの半導体チップで構成され、前記画素部と前記第1の基板の同一平面上に形成されてなる
表示装置を表示部として用いた携帯端末。 - 前記水平ドライバは、前記画素部に配線された信号ラインに対して前記半導体チップの外部接続端子を介して画像信号を供給する
請求項11に記載の携帯端末。 - 前記駆動系は、垂直ドライバをさらに有し、
前記垂直ドライバは、前記半導体チップの外部接続端子を介して前記DC−DCコンバータから前記第2の直流電圧が供給されて垂直走査を行い、
前記水平ドライバは、前記DC−DCコンバータから前記第2の直流電圧が、前記基準電圧発生源から前記基準電圧がそれぞれ供給されて前記垂直ドライバにより選択された行に画像信号を書き込む
請求項12に記載の携帯端末。 - 前記制御系は、前記半導体チップ内にさらにタイミングコントローラを有し、
前記水平ドライバは、前記タイミングコントローラにより生成された水平スタートパルスおよび水平クロック信号に基づいて動作し、
前記垂直ドライバは、前記タイミングコントローラにより生成された垂直スタートパルスおよび垂直クロック信号に基づいて動作する
請求項13に記載の携帯端末。 - 前記半導体チップの厚さが、前記第1の基板と前記第2の基板との間を封止する部材および前記第2の基板を合わせた厚さ以下に設定されている
請求項12乃至請求項14のいずれか1項に記載の携帯端末。 - 前記駆動系は、前記水平ドライバから前記半導体チップの外部接続端子を介して出力される時系列の画像信号電圧を時分割でサンプリングする手段を有する
請求項11に記載の携帯端末。 - 前記半導体チップがCOG法によって実装されている
請求項11乃至請求項15のいずれか1項に記載の携帯端末。 - 前記第1の基板および前記第2の基板の少なくとも一方がシリコン酸化物または有機材料からなる
請求項11乃至請求項16のいずれか1項に記載の携帯端末。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000171700A JP4649706B2 (ja) | 2000-06-08 | 2000-06-08 | 表示装置およびこれを用いた携帯端末 |
KR1020087006567A KR100886885B1 (ko) | 2000-06-08 | 2001-06-07 | 표시 장치 및 이것을 사용한 휴대 단말 장치 |
CNB018022901A CN1286078C (zh) | 2000-06-08 | 2001-06-07 | 显示装置及使用该装置的便携式终端装置 |
EP01936896A EP1248249B1 (en) | 2000-06-08 | 2001-06-07 | Display device |
KR1020027001378A KR100882248B1 (ko) | 2000-06-08 | 2001-06-07 | 표시 장치 및 이것을 사용한 휴대 단말 장치 |
US10/049,052 US7193677B2 (en) | 2000-06-08 | 2001-06-07 | Display device and portable terminal device using the same |
TW090113833A TWI288288B (en) | 2000-06-08 | 2001-06-07 | Display device and portable terminal using the same |
PCT/JP2001/004815 WO2001095298A1 (fr) | 2000-06-08 | 2001-06-07 | Ecran et assistant numerique personnel a ecran |
NO20020608A NO326236B1 (no) | 2000-06-08 | 2002-02-07 | Skjerminnretning og portabel terminalinnretning med denne skjerminnretningen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000171700A JP4649706B2 (ja) | 2000-06-08 | 2000-06-08 | 表示装置およびこれを用いた携帯端末 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010242011A Division JP4877413B2 (ja) | 2010-10-28 | 2010-10-28 | 表示装置およびこれを用いた携帯端末 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001350421A JP2001350421A (ja) | 2001-12-21 |
JP2001350421A5 JP2001350421A5 (ja) | 2007-06-21 |
JP4649706B2 true JP4649706B2 (ja) | 2011-03-16 |
Family
ID=18674218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000171700A Expired - Fee Related JP4649706B2 (ja) | 2000-06-08 | 2000-06-08 | 表示装置およびこれを用いた携帯端末 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7193677B2 (ja) |
EP (1) | EP1248249B1 (ja) |
JP (1) | JP4649706B2 (ja) |
KR (2) | KR100882248B1 (ja) |
CN (1) | CN1286078C (ja) |
NO (1) | NO326236B1 (ja) |
TW (1) | TWI288288B (ja) |
WO (1) | WO2001095298A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030068415A (ko) * | 2002-02-14 | 2003-08-21 | 샤프 가부시키가이샤 | 표시장치, 전자기기 및 카메라 |
TW200407834A (en) * | 2002-09-17 | 2004-05-16 | Seiko Epson Corp | Optoelectronic device, manufacturing method of optoelectronic device, and electronic machine |
US20040125272A1 (en) * | 2002-12-30 | 2004-07-01 | Chung David B. | Flat panel display with polymer memory provided thereon |
JP2005031661A (ja) * | 2003-06-20 | 2005-02-03 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
JP4651926B2 (ja) * | 2003-10-03 | 2011-03-16 | 株式会社 日立ディスプレイズ | 画像表示装置 |
US20050083455A1 (en) * | 2003-10-16 | 2005-04-21 | Chung David B. | Spatially integrated display and memory system |
US7427985B2 (en) | 2003-10-31 | 2008-09-23 | Au Optronics Corp. | Integrated circuit for driving liquid crystal display device |
US7830348B2 (en) * | 2003-12-11 | 2010-11-09 | Au Optronics Corporation | Integrated circuit for liquid crystal display device |
WO2006038253A1 (ja) * | 2004-09-30 | 2006-04-13 | Fujitsu Limited | 液晶表示装置 |
TWI288850B (en) * | 2005-02-04 | 2007-10-21 | Chi Mei Optoelectronics Corp | Display module and flat panel display device having the same |
US20060232579A1 (en) * | 2005-04-14 | 2006-10-19 | Himax Technologies, Inc. | WOA panel architecture |
TWI319553B (en) | 2005-05-13 | 2010-01-11 | Au Optronics Corp | Organic electro-luminescence display |
EP1770788A3 (en) * | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
DE102006005677B4 (de) * | 2006-01-30 | 2015-12-31 | E.G.O. Elektro-Gerätebau GmbH | Kochfeld |
JP5057321B2 (ja) | 2006-03-14 | 2012-10-24 | 株式会社ジャパンディスプレイウェスト | 表示装置の製造方法 |
JP2009139774A (ja) * | 2007-12-10 | 2009-06-25 | Hitachi Displays Ltd | 表示装置 |
TWI420480B (zh) * | 2009-05-19 | 2013-12-21 | Au Optronics Corp | 光電裝置及其顯示器 |
JP5370189B2 (ja) * | 2010-02-04 | 2013-12-18 | セイコーエプソン株式会社 | 電気光学装置用基板、電気光学装置及び電子機器 |
JP5664146B2 (ja) * | 2010-11-10 | 2015-02-04 | セイコーエプソン株式会社 | 情報表示端末 |
KR102197826B1 (ko) * | 2014-09-03 | 2021-01-05 | 삼성디스플레이 주식회사 | 표시장치 |
CN106412379B (zh) * | 2016-09-20 | 2019-02-15 | 青岛海信电器股份有限公司 | 实现频率同步的控制方法、装置及液晶电视 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04242724A (ja) * | 1990-12-25 | 1992-08-31 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
JPH07134279A (ja) * | 1993-11-12 | 1995-05-23 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
JPH07209672A (ja) * | 1993-12-03 | 1995-08-11 | Semiconductor Energy Lab Co Ltd | 非発光型ディスプレーを有する電子装置 |
JPH07297407A (ja) * | 1994-04-22 | 1995-11-10 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
JPH0836190A (ja) * | 1994-07-21 | 1996-02-06 | Hitachi Ltd | 液晶表示装置 |
JPH0846206A (ja) * | 1994-07-29 | 1996-02-16 | Hitachi Ltd | 液晶表示装置 |
JPH08139333A (ja) * | 1994-11-05 | 1996-05-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH09171357A (ja) * | 1995-12-20 | 1997-06-30 | Semiconductor Energy Lab Co Ltd | 液晶パネル |
JPH1184425A (ja) * | 1997-09-05 | 1999-03-26 | Semiconductor Energy Lab Co Ltd | 電気光学装置 |
JPH11265155A (ja) * | 1998-03-18 | 1999-09-28 | Toshiba Corp | 平面型表示装置用基板 |
JPH11281994A (ja) * | 1998-03-31 | 1999-10-15 | Advanced Display Inc | 液晶表示装置 |
JPH11326932A (ja) * | 1998-05-19 | 1999-11-26 | Fujitsu Ltd | 液晶表示装置 |
JPH11338432A (ja) * | 1998-05-28 | 1999-12-10 | Advanced Display Inc | 液晶駆動ic |
JPH11352516A (ja) * | 1998-06-09 | 1999-12-24 | Matsushita Electric Ind Co Ltd | アクティブマトリックス型液晶表示パネル |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7906695A (nl) * | 1979-09-07 | 1981-03-10 | Philips Nv | Weergeefinrichting. |
JPS60238817A (ja) * | 1984-05-12 | 1985-11-27 | Citizen Watch Co Ltd | 液晶表示装置 |
US5849601A (en) * | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
KR100195501B1 (ko) * | 1995-11-30 | 1999-06-15 | 김영남 | 레치형 전송기를 이용한 평판 표시기 데이타 구동 장치 |
US6040827A (en) * | 1996-07-11 | 2000-03-21 | Hitachi, Ltd. | Driver circuit, driver integrated circuit, and display device and electronic device using the driver circuit and driver integrated circuit |
JPH10186393A (ja) * | 1996-12-19 | 1998-07-14 | Shin Etsu Polymer Co Ltd | 液晶表示パネルの表示検査用コネクタ及びその製造方法 |
US6388652B1 (en) * | 1997-08-20 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
JPH1185111A (ja) * | 1997-09-10 | 1999-03-30 | Sony Corp | 液晶表示素子 |
US5994174A (en) * | 1997-09-29 | 1999-11-30 | The Regents Of The University Of California | Method of fabrication of display pixels driven by silicon thin film transistors |
JP3258284B2 (ja) * | 1998-11-10 | 2002-02-18 | セイコーインスツルメンツ株式会社 | 半導体回路 |
EP1031873A3 (en) * | 1999-02-23 | 2005-02-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
-
2000
- 2000-06-08 JP JP2000171700A patent/JP4649706B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-07 EP EP01936896A patent/EP1248249B1/en not_active Expired - Lifetime
- 2001-06-07 CN CNB018022901A patent/CN1286078C/zh not_active Expired - Fee Related
- 2001-06-07 KR KR1020027001378A patent/KR100882248B1/ko not_active IP Right Cessation
- 2001-06-07 WO PCT/JP2001/004815 patent/WO2001095298A1/ja active Application Filing
- 2001-06-07 TW TW090113833A patent/TWI288288B/zh not_active IP Right Cessation
- 2001-06-07 KR KR1020087006567A patent/KR100886885B1/ko not_active IP Right Cessation
- 2001-06-07 US US10/049,052 patent/US7193677B2/en not_active Expired - Lifetime
-
2002
- 2002-02-07 NO NO20020608A patent/NO326236B1/no not_active IP Right Cessation
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04242724A (ja) * | 1990-12-25 | 1992-08-31 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
JPH07134279A (ja) * | 1993-11-12 | 1995-05-23 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
JPH07209672A (ja) * | 1993-12-03 | 1995-08-11 | Semiconductor Energy Lab Co Ltd | 非発光型ディスプレーを有する電子装置 |
JPH07297407A (ja) * | 1994-04-22 | 1995-11-10 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
JPH0836190A (ja) * | 1994-07-21 | 1996-02-06 | Hitachi Ltd | 液晶表示装置 |
JPH0846206A (ja) * | 1994-07-29 | 1996-02-16 | Hitachi Ltd | 液晶表示装置 |
JPH08139333A (ja) * | 1994-11-05 | 1996-05-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH09171357A (ja) * | 1995-12-20 | 1997-06-30 | Semiconductor Energy Lab Co Ltd | 液晶パネル |
JPH1184425A (ja) * | 1997-09-05 | 1999-03-26 | Semiconductor Energy Lab Co Ltd | 電気光学装置 |
JPH11265155A (ja) * | 1998-03-18 | 1999-09-28 | Toshiba Corp | 平面型表示装置用基板 |
JPH11281994A (ja) * | 1998-03-31 | 1999-10-15 | Advanced Display Inc | 液晶表示装置 |
JPH11326932A (ja) * | 1998-05-19 | 1999-11-26 | Fujitsu Ltd | 液晶表示装置 |
JPH11338432A (ja) * | 1998-05-28 | 1999-12-10 | Advanced Display Inc | 液晶駆動ic |
JPH11352516A (ja) * | 1998-06-09 | 1999-12-24 | Matsushita Electric Ind Co Ltd | アクティブマトリックス型液晶表示パネル |
Also Published As
Publication number | Publication date |
---|---|
NO20020608L (no) | 2002-02-07 |
KR100886885B1 (ko) | 2009-03-05 |
KR20080037724A (ko) | 2008-04-30 |
NO326236B1 (no) | 2008-10-20 |
JP2001350421A (ja) | 2001-12-21 |
KR100882248B1 (ko) | 2009-02-06 |
EP1248249A4 (en) | 2005-06-22 |
TWI288288B (en) | 2007-10-11 |
US7193677B2 (en) | 2007-03-20 |
US20030112403A1 (en) | 2003-06-19 |
CN1386255A (zh) | 2002-12-18 |
NO20020608D0 (no) | 2002-02-07 |
EP1248249B1 (en) | 2012-08-15 |
KR20020020802A (ko) | 2002-03-15 |
EP1248249A1 (en) | 2002-10-09 |
CN1286078C (zh) | 2006-11-22 |
WO2001095298A1 (fr) | 2001-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4649706B2 (ja) | 表示装置およびこれを用いた携帯端末 | |
EP3477626B1 (en) | Oled display panel and oled display device | |
JP4352598B2 (ja) | 液晶表示装置および携帯端末 | |
US7561150B2 (en) | Liquid crystal driving circuit and liquid crystal display device | |
US7626568B2 (en) | Gate switch apparatus for amorphous silicon LCD | |
JP4415393B2 (ja) | 駆動回路、液晶装置、電子機器、および液晶装置の駆動方法 | |
US7561655B2 (en) | Shift register circuit and method of operating the same | |
JP2005156766A (ja) | 表示システムおよびそれを用いた電子機器 | |
JP4241858B2 (ja) | 液晶装置、および電子機器 | |
JP2002287653A (ja) | 表示装置およびその製造方法、ならびに携帯端末およびその製造方法 | |
US20080252622A1 (en) | Systems for displaying images and driving method thereof | |
JP2007094262A (ja) | 電気光学装置及び電子機器 | |
JP4877413B2 (ja) | 表示装置およびこれを用いた携帯端末 | |
US20070171178A1 (en) | Active matrix display device | |
JP5046230B2 (ja) | 液晶装置、および電子機器 | |
JP4288849B2 (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
US8665248B2 (en) | Drive circuit | |
JP2008033298A (ja) | 液晶装置、および電子機器 | |
EP1811492A1 (en) | Active matrix display device | |
JP2006098812A (ja) | 電気光学装置、その制御方法および電子機器 | |
JP2006227455A (ja) | 表示装置 | |
JPH11311804A (ja) | 液晶表示装置 | |
JP2008015282A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091008 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091008 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101129 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |