JP4288849B2 - アクティブマトリクス型表示装置およびこれを用いた携帯端末 - Google Patents
アクティブマトリクス型表示装置およびこれを用いた携帯端末 Download PDFInfo
- Publication number
- JP4288849B2 JP4288849B2 JP2000371043A JP2000371043A JP4288849B2 JP 4288849 B2 JP4288849 B2 JP 4288849B2 JP 2000371043 A JP2000371043 A JP 2000371043A JP 2000371043 A JP2000371043 A JP 2000371043A JP 4288849 B2 JP4288849 B2 JP 4288849B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- display device
- horizontal drive
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Control Of El Displays (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置およびこれを用いた携帯端末に関し、特に基準電圧選択型のDA(ディジタル−アナログ)変換回路を含む駆動系を搭載したアクティブマトリクス型表示装置およびこの表示装置を表示部として用いた携帯端末に関する。
【0002】
【従来の技術】
近年、携帯電話機やPDA(Personal Digital Assistants)などの携帯端末の普及がめざましい。これら携帯端末の急速な普及の要因の一つとして、その出力表示部として搭載されている液晶表示装置が挙げられる。その理由は、液晶表示装置が原理的に駆動するための電力を要しない特性を持ち、低消費電力の表示デバイスであるためである。
【0003】
この液晶表示装置などでは、ディジタルインターフェース駆動回路を表示エリア部と同一基板上に一体的に形成する傾向にある。この駆動回路一体型液晶表示装置では、スイッチング素子としてポリシリコンTFT(Thin Film Transistor;薄膜トランジスタ)を用いた画素がマトリクス状に多数配置されてなる表示エリア部に対して、その周辺部(額縁)に水平駆動系や垂直駆動系が配され、これら駆動系がTFTを用いて表示エリア部と共に同一基板上に一体的に形成された構成となっている。
【0004】
ところで、ディジタルインターフェース駆動回路では、入力されるディジタルデータをアナログ信号に変換するためのDA変換回路が用いられる。このDA変換回路としては、例えば、複数の基準電圧の中からディジタル画像データに対応した基準電圧を選択してこれをアナログ画像信号として出力する基準電圧選択型のDA変換回路が知られている。この基準電圧選択型DA変換回路では、複数の基準電圧を発生する基準電圧発生回路が必要となる。この基準電圧発生回路は、従来、表示エリア部が形成される基板とは別基板である単結晶シリコン基板上に形成されていた。
【0005】
【発明が解決しようとする課題】
上述したように、液晶表示装置に代表される表示装置において、複数の基準電圧を発生する基準電圧発生回路を、表示エリア部が形成される基板とは別の基板上に形成したのでは、セットを構成する部品点数が増えるとともに、それぞれ別々のプロセスで作成しなければならないため、セットの小型化、低コスト化の妨げになるという問題があった。
【0006】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、セットの小型化、低コスト化が可能なアクティブマトリクス型表示装置およびこれを表示部として用いた携帯端末を提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明では、電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と、複数の基準電圧を発生する基準電圧発生回路と、これら複数の基準電圧の中からディジタルデータに対応した基準電圧を選択する基準電圧選択型DA変換回路を有し、このDA変換回路で選択された基準電圧を画像信号として選択画素行の各画素に対して供給する水平駆動回路とを備えたアクティブマトリクス型表示装置において、水平駆動回路は、表示エリア部に対してその上下に一対配置されており、基準電圧発生回路は、表示エリア部および水平駆動回路と共に同一基板上に作成されるとともに、前記表示エリア部の各画素を行単位で選択する垂直駆動回路と前記画素アレイ部を挟んで反対側の辺における一対の水平駆動回路から等距離の位置に1つ配置され、複数の基準電圧を一対の水平駆動回路に対してバッファ回路を介在させることなく直接供給する構成を採っている。そして、このアクティブマトリクス型表示装置は、携帯端末の表示部として用いられる。
【0008】
上記構成のアクティブマトリクス型表示装置あるいはこれを用いた携帯端末において、基準電圧発生回路を表示エリア部および水平駆動回路と共に同一基板上に作成することで、セットを構成する部品点数を少なく抑えることができる。したがって、セットの低コスト化、さらには薄型化、コンパクト化が可能になる。また、基準電圧発生回路が一対の水平駆動回路から等距離の位置に設けられることで、一対の水平駆動回路との間の配線長を等しくできるため、複数の基準電圧を一対の水平駆動回路に対してバッファ回路を介在させることなく直接供給できる。これにより、基準電圧発生回路が別基板に配置された場合に必要となるバッファ回路を省略できる。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明に係る表示装置の構成例を示す概略構成図である。ここでは、例えば、各画素の電気光学素子として液晶セルを用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明するものとする。
【0010】
図1において、透明絶縁基板、例えばガラス基板11上には、液晶セルを含む画素がマトリクス状に多数配置されてなる表示エリア部12、上下一対のHドライバ(水平駆動回路)13U,13DおよびVドライバ(垂直駆動回路)14とともに、複数の基準電圧を発生する基準電圧発生回路15が集積されている。ガラス基板11は、能動素子(例えば、トランジスタ)を含む多数の画素回路がマトリクス状に配置形成される第1の基板と、この第1の基板と所定の間隙をもって対向して配置される第2の基板とによって構成される。そして、これら第1,第2の基板間に液晶が封入される。
【0011】
図2に、表示エリア部12の具体的な構成の一例を示す。ここでは、図面の簡略化のために、3行(n−1行〜n+1行)4列(m−2列〜m+1列)の画素配列の場合を例に採って示している。図2において、表示エリア部12には、垂直走査ライン…,21n−1,21n,21n+1,…と、データライン…,22m−2,22m−1,22m,22m+1,…とがマトリクス状に配線され、それらの交点部分に単位画素23が配置されている。
【0012】
単位画素23は、画素トランジスタである薄膜トランジスタTFT、液晶セルLCおよび保持容量Csを有する構成となっている。ここで、液晶セルLCは、薄膜トランジスタTFTで形成される画素電極(一方の電極)とこれに対向して形成される対向電極(他方の電極)との間で発生する容量を意味する。
【0013】
薄膜トランジスタTFTは、ゲート電極が垂直走査ライン…,21n−1,21n,21n+1,…に接続され、ソース電極がデータライン…,22m−2,22m−1,22m,22m+1,…に接続されている。液晶セルLCは、画素電極が薄膜トランジスタTFTのドレイン電極に接続され、対向電極が共通ライン24に接続されている。保持容量Csは、薄膜トランジスタTFTのドレイン電極と共通ライン24との間に接続されている。共通ライン24には、所定の直流電圧がコモン電圧Vcomとして与えられる。
【0014】
垂直走査ライン…,21n−1,21n,21n+1,…の各一端は、図1に示すVドライバ14の対応する行の各出力端にそれぞれ接続される。Vドライバ14は、例えばシフトレジスタによって構成され、垂直転送クロックVCK(図示せず)に同期して順次垂直選択パルスを発生して垂直走査ライン…,21n−1,21n,21n+1,…に与えることによって垂直走査を行う。
【0015】
一方、表示エリア部12において、例えば、奇数番目のデータライン…,22m−1,22m+1,…の各一端が図1に示すHドライバ13Uの対応する列の各出力端に、偶数番目のデータライン…,22m−2,22m,…の各他端が図1に示すHドライバ13Dの対応する列の各出力端にそれぞれ接続される。Hドライバ13U,13Dの具体的な構成の一例を図3に示す。
【0016】
図3に示すように、Hドライバ13Uは、シフトレジスタ25U、サンプリングラッチ回路(データ信号入力回路)26U、線順次化ラッチ回路27UおよびDA変換回路28Uを有する構成となっている。シフトレジスタ25Uは、水平転送クロックHCK(図示せず)に同期して各転送段から順次シフトパルスを出力することによって水平走査を行う。サンプリングラッチ回路26Uは、シフトレジスタ25Uから与えられるシフトパルスに応答して、入力される所定ビットのディジタル画像データを点順次にてサンプリングしてラッチする。
【0017】
線順次化ラッチ回路27Uは、サンプリングラッチ回路26Uで点順次にてラッチされたディジタル画像データを1ライン単位で再度ラッチすることによって線順次化し、この1ライン分のディジタル画像データを一斉に出力する。DA変換回路28Uは例えば基準電圧選択型の回路構成をとり、線順次化ラッチ回路27Uから出力される1ライン分のディジタル画像データをアナログ画像信号に変換して先述した画素エリア部12のデータライン…,22m−2,22m−1,22m,22m+1,…に与える。
【0018】
図4に、基準電圧選択型DA変換回路28Uの単位回路の構成例を示す。ここでは、入力されるディジタルデータが例えば3ビット(b2,b1,b0)の場合を例に採って示しており、この3ビットのデータに対して8(=23 )個の基準電圧V0〜V7が用意されることになる。この単位回路が、画素エリア部12のデータライン…,22m−2,22m−1,22m,22m+1,…ごとに1個ずつ配置されることになる。
【0019】
下側のHドライバ13Dについても、上側のHドライバ13Uと全く同様に、シフトレジスタ25D、サンプリングラッチ回路26D、線順次化ラッチ回路27Dおよび基準電圧選択型のDA変換回路28Dを有する構成となっている。なお、本例に係るアクティブマトリクス型液晶表示装置では、表示エリア部12の上下にHドライバ13U,13Dを配する構成を採ったが、これに限定されるものではなく、上下のいずれか一方のみに配する構成を採ることも可能である。
【0020】
図1および図3から明らかなように、基準電圧発生回路15についても、Hドライバ13U,13DおよびVドライバ14と同様に、表示エリア部12と共に同一のガラス基板11上に集積される。ここで、例えば表示エリア部12の上下にHドライバ13U,13Dを配する構成を採る液晶表示装置の場合には、Hドライバ13U,13Dが搭載されていない辺の額縁エリア(表示エリア部12の周辺エリア)に基準電圧発生回路15を搭載するのが好ましい。
【0021】
何故ならば、Hドライバ13U,13Dは、上述した如くVドライバ14に比べて構成要素が多く、その回路面積が非常に大きくなる場合が多いことから、Hドライバ13U,13Dが搭載されていない辺の額縁エリアに搭載することで、有効画面率(ガラス基板11に対する有効エリア部12の面積率)を低下させることなく、基準電圧発生回路15を表示エリア部12と同一のガラス基板11上に集積することができるからである。
【0022】
なお、本例に係るアクティブマトリクス型液晶表示装置においては、Hドライバ13U,13Dが搭載されていない辺の額縁エリアの一方側にはVドライバ14が集積されていることから、その反対側の辺の額縁エリアに基準電圧発生回路15を集積する構成を採っている。
【0023】
基準電圧発生回路の一般的な構成例を図5に示す。本構成例に係る基準電圧発生回路は、正電源電圧VCCと負電源電圧VSSとを一定の周期で互いに逆相でスイッチングする2つのスイッチ回路31,32と、これらスイッチ回路31,32の各出力端間に直列に接続されたn+1個の抵抗R0〜Rnとからなり、これら抵抗R0〜Rnによって電圧VCC−VSSを分圧することにより、各抵抗の共通接続点からn個の基準電圧V0〜Vn−1を導出し、バッファ回路33−1〜33−nを介して出力する構成となっている。
【0024】
上記構成の基準電圧発生回路において、バッファ回路33−1〜33−nは、インピーダンス変換の機能を持ち、従来のように、本基準電圧発生回路を別基板に形成し、ガラス基板11上のDA変換回路まで基準電圧を伝送する形態を採った場合に、基準電圧発生回路からDA変換回路までの配線長が長くなることによって配線インピーダンスが大きくなったとしても、上下のHドライバ(図1のHドライバ13U,13Dに相当)間で書き込み特性にばらつきが生じないようにする作用を為している。
【0025】
一方、本実施形態に係るアクティブマトリクス型液晶表示装置では、基準電圧発生回路15をHドライバ13U,13Dと共に同一のガラス基板11上に集積した構成を採っていることで、基準電圧発生回路15とHドライバ13U,13Dとの間の配線長を極めて短く設定できる。特に、図3から明らかなように、基準電圧発生回路15の集積に際して、基準電圧発生回路15を表示エリア部12の垂直方向のほぼ中間位置、即ち上下のHドライバ13U,13Dからほぼ等距離の位置に配置することで、Hドライバ13U,13Dとの間の配線長をほぼ等しく設定できる。
【0026】
これにより、基準電圧発生回路15を構成するに当たって、図6の回路図に示すように、図5に示す一般的な回路例で用いられていたバッファ回路33−1〜33−nが不要になる。すなわち、図6に示す構成例から明らかなように、抵抗R0〜Rnの共通接続点から導出されるn個の基準電圧V0〜Vn−1を上下のHドライバ13U,13Dに対して直接供給できるようになる。その結果、バッファ回路33−1〜33−nを省略できる分だけ基準電圧発生回路15の回路構成を簡略化できることになる。
【0027】
なお、図6中、図5と同等部分には同一符号を付して示している。また、図6において、スイッチ回路31,32を構成するスイッチSW1〜SW4は、例えばトランジスタによって構成される。図7に、制御パルスφ1,φ2、上限,下限電圧VA,電圧VBおよび基準電圧V0,Vn−1の波形を示す。
【0028】
スイッチ回路31,32において、スイッチSW1とSW4が制御パルスφ1によってスイッチングされ、スイッチSW2とSW3が制御パルスφ1と逆相の制御パルスφ2によってスイッチングされる。このように、正電源電圧VCCと負電源電圧VSSとを一定の周期、例えば1H(Hは水平走査期間)周期で互いに逆相でスイッチングするのは、液晶の劣化防止を目的として、液晶を交流駆動するためである。
【0029】
また、基準電圧発生回路15の集積に際しては、表示エリア部12の各画素トランジスタとして薄膜トランジスタTFTを用いていることから、基準電圧発生回路15のスイッチ回路31,32を構成するトランジスタとしても薄膜トランジスタを用い、少なくともこれらトランジスタ回路を表示エリア部12と共に同一ガラス基板11上に作成することにより、その製造が容易になるとともに、低コストにて実現できる。
【0030】
薄膜トランジスタについては、近年の性能向上や消費電力の低下に伴って集積化が容易になっているのが現状である。したがって、基準電圧発生回路15、特に少なくともトランジスタ回路を表示エリア部12の画素トランジスタと同じ薄膜トランジスタを用いて同一のガラス基板11上に同一プロセスにて一体的に形成することにより、製造プロセスの簡略化に伴う低コスト化、さらには集積化に伴う薄型化、コンパクト化を図ることができる。
【0031】
なお、上記実施形態では、アクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、これに限定されるものではなく、エレクトロルミネッセンス(EL)素子を各画素の電気光学素子として用いたEL表示装置などの他のアクティブマトリクス型表示装置にも同様に適用可能である。
【0032】
また、上記実施形態に係るアクティブマトリクス型液晶表示装置に代表されるアクティブマトリクス型表示装置は、パーソナルコンピュータ、ワードプロセッサ等のOA機器やテレビジョン受像機などのディスプレイとして用いられる外、特に装置本体の小型化、コンパクト化が進められている携帯電話機やPDAなどの携帯端末の表示部として用いて好適なものである。
【0033】
図8は、本発明が適用される携帯端末、例えば携帯電話機の構成の概略を示す外観図である。
【0034】
本例に係る携帯電話機は、装置筐体41の前面側に、スピーカ部42、表示部43、操作部44およびマイク部45が上部側から順に配置された構成となっている。かかる構成の携帯電話機において、表示部43には例えば液晶表示装置が用いられ、この液晶表示装置として、先述した実施形態に係るアクティブマトリクス型液晶表示装置が用いられる。
【0035】
このように、携帯電話機などの携帯端末において、先述した実施形態に係るアクティブマトリクス型液晶表示装置を表示部43として用いることにより、当該液晶表示装置に搭載される基準電圧発生回路の回路構成が簡単で、表示装置の低コスト化、さらには薄型化、コンパクト化を図ることができるため、端末本体の低コスト化、さらには薄型化、コンパクト化が可能となる。
【0036】
【発明の効果】
以上説明したように、本発明によれば、アクティブマトリクス型表示装置あるいはこれを表示部として用いた携帯端末において、基準電圧発生回路を表示エリア部および水平駆動回路と共に同一基板上に作成するようにしたことにより、セットを構成する部品点数を少なく抑えることができるため、セットの低コスト化、さらには薄型化、コンパクト化が可能になる。また、基準電圧発生回路を表示エリア部を挟んで垂直駆動回路と反対側の辺における一対の水平駆動回路から等距離の位置に配置したことで、基準電圧発生回路を別基板に配置した場合に必要となるバッファ回路を省略できるため、その分だけ基準電圧発生回路の回路構成を簡略化できる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す概略構成図である。
【図2】液晶表示装置の表示エリア部の構成例を示す回路図である。
【図3】Hドライバの具体的な構成の一例を示すブロック図である。
【図4】基準電圧選択型DA変換回路の構成の一例を示す回路図である。
【図5】基準電圧発生回路の一般的な構成例を示す回路図である。
【図6】本実施形態に係る基準電圧発生回路の具体的な構成例を示す回路図である。
【図7】本実施形態に係る基準電圧発生回路の動作説明のためのタイミングチャートである。
【図8】本発明に係る携帯端末である携帯電話機の構成の概略を示す外観図である。
【符号の説明】
11…ガラス基板、12…表示エリア部、13U,13D…Hドライバ(水平駆動回路)、14…Vドライバ(垂直駆動回路)、15…基準電圧発生回路、23…単位画素、28U,28D…基準電圧選択型DA変換回路、31,32…スイッチ回路、31−1〜31−n…バッファ回路
Claims (11)
- 電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と、
複数の基準電圧を発生する基準電圧発生回路と、
前記複数の基準電圧の中からディジタルデータに対応した基準電圧を選択する基準電圧選択型DA変換回路を有し、このDA変換回路で選択された基準電圧を画像信号として選択画素行の各画素に対して供給する水平駆動回路とを備え、
前記水平駆動回路は、前記表示エリア部に対してその上下に一対配置されており、
前記基準電圧発生回路は、前記表示エリア部および前記水平駆動回路と共に同一基板上に作成されるとともに、前記表示エリア部の各画素を行単位で選択する垂直駆動回路と前記画素アレイ部を挟んで反対側の辺における前記一対の水平駆動回路から等距離の位置に1つ配置され、前記複数の基準電圧を前記一対の水平駆動回路に対してバッファ回路を介在させることなく直接供給する
アクティブマトリクス型表示装置。 - 前記基準電圧発生回路は、前記表示エリア部および前記水平駆動回路と共に同一プロセスを用いて作成されている
請求項1記載のアクティブマトリクス型表示装置。 - 前記表示エリア部の各画素において、前記電気光学素子を駆動する能動素子が薄膜トランジスタからなり、
前記水平駆動回路および前記基準電圧発生回路が薄膜トランジスタを用いて構成される
請求項1記載のアクティブマトリクス型表示装置。 - 前記基準電圧発生回路は、前記基板上において前記水平駆動回路が配置されていない辺のいずれかに配置される
請求項1記載のアクティブマトリクス型表示装置。 - 前記電気光学素子が液晶セルである
請求項1記載のアクティブマトリクス型表示装置。 - 前記電気光学素子がエレクトロルミネッセンス素子である
請求項1記載のアクティブマトリクス型表示装置。 - 電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と、
複数の基準電圧を発生する基準電圧発生回路と、
前記複数の基準電圧の中からディジタルデータに対応した基準電圧を選択する基準電圧選択型DA変換回路を有し、このDA変換回路で選択された基準電圧を画像信号として選択画素行の各画素に対して供給する水平駆動回路とを備え、
前記水平駆動回路は、前記表示エリア部に対してその上下に一対配置されており、
前記基準電圧発生回路は、前記表示エリア部および前記水平駆動回路と共に同一基板上に作成されるとともに、前記表示エリア部の各画素を行単位で選択する垂直駆動回路と前記画素アレイ部を挟んで反対側の辺における前記一対の水平駆動回路から等距離の位置に1つ配置され、前記複数の基準電圧を前記一対の水平駆動回路に対してバッファ回路を介在させることなく直接供給する
アクティブマトリクス型表示装置を表示部として用いた携帯端末。 - 前記表示エリア部の各画素において、前記電気光学素子を駆動する能動素子が薄膜トランジスタからなり、
前記水平駆動回路および前記基準電圧発生回路が薄膜トランジスタを用いて構成される
請求項7記載の携帯端末。 - 前記基準電圧発生回路は、前記基板上において前記水平駆動回路が配置されていない辺のいずれかに配置される
請求項7記載の携帯端末。 - 前記アクティブマトリクス型表示装置は、前記電気光学素子として液晶セルを用いた液晶表示装置である
ことを特徴とする請求項7記載の携帯端末。 - 前記アクティブマトリクス型表示装置は、前記電気光学素子としてエレクトロルミネッセンス素子を用いたエレクトロルミネッセンス表示装置である
ことを特徴とする請求項7記載の携帯端末。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000371043A JP4288849B2 (ja) | 2000-12-06 | 2000-12-06 | アクティブマトリクス型表示装置およびこれを用いた携帯端末 |
TW90130092A TW535136B (en) | 2000-12-06 | 2001-12-05 | Clock generation circuit for display apparatus and display apparatus incorporating the same |
CN 200810096964 CN101329848B (zh) | 2000-12-06 | 2001-12-06 | 显示装置定时信号产生电路和包括该定时信号产生电路的显示装置 |
EP01999936A EP1343134A4 (en) | 2000-12-06 | 2001-12-06 | TIME CONTROL GENERATION CIRCUIT FOR A DISPLAY AND DISPLAY THEREOF |
CNB018077471A CN100433100C (zh) | 2000-12-06 | 2001-12-06 | 显示装置定时信号产生电路和包括该定时信号产生电路的显示装置 |
CNB2005101064088A CN100530290C (zh) | 2000-12-06 | 2001-12-06 | 显示装置定时信号产生电路和包括该定时信号产生电路的显示装置 |
PCT/JP2001/010687 WO2002047061A1 (fr) | 2000-12-06 | 2001-12-06 | Circuit generateur d'horloge destine a un affichage et affichage comprenant ce dernier |
US10/182,600 US6894674B2 (en) | 2000-12-06 | 2001-12-06 | Timing generation circuit for display apparatus and display apparatus incorporating the same |
KR1020027010025A KR100865542B1 (ko) | 2000-12-06 | 2001-12-06 | 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치 |
US11/086,433 US7432906B2 (en) | 2000-12-06 | 2005-03-23 | Timing generation circuit for display apparatus and display apparatus incorporating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000371043A JP4288849B2 (ja) | 2000-12-06 | 2000-12-06 | アクティブマトリクス型表示装置およびこれを用いた携帯端末 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002175021A JP2002175021A (ja) | 2002-06-21 |
JP2002175021A5 JP2002175021A5 (ja) | 2007-08-16 |
JP4288849B2 true JP4288849B2 (ja) | 2009-07-01 |
Family
ID=18840826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000371043A Expired - Fee Related JP4288849B2 (ja) | 2000-12-06 | 2000-12-06 | アクティブマトリクス型表示装置およびこれを用いた携帯端末 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4288849B2 (ja) |
CN (2) | CN100530290C (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4757388B2 (ja) * | 2001-01-15 | 2011-08-24 | 株式会社 日立ディスプレイズ | 画像表示装置およびその駆動方法 |
JP3947848B2 (ja) * | 2003-06-12 | 2007-07-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP4779853B2 (ja) | 2006-07-26 | 2011-09-28 | ソニー株式会社 | ディジタル−アナログ変換器および映像表示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4337179A1 (de) * | 1993-10-30 | 1995-05-04 | Sel Alcatel Ag | Spannungswandler, LCD-Anzeige mit Kontraststeuerung sowie Fernsprechendgerät |
US5841648A (en) * | 1997-05-29 | 1998-11-24 | Micro Motion, Inc. | Adjustable voltage converter utilizing a charge pump |
-
2000
- 2000-12-06 JP JP2000371043A patent/JP4288849B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-06 CN CNB2005101064088A patent/CN100530290C/zh not_active Expired - Fee Related
- 2001-12-06 CN CN 200810096964 patent/CN101329848B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100530290C (zh) | 2009-08-19 |
CN101329848A (zh) | 2008-12-24 |
CN1755762A (zh) | 2006-04-05 |
JP2002175021A (ja) | 2002-06-21 |
CN101329848B (zh) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100865542B1 (ko) | 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치 | |
JP3501939B2 (ja) | アクティブマトリクス型画像表示装置 | |
JP3741079B2 (ja) | 表示装置および携帯端末 | |
US20070195037A1 (en) | Liquid crystal display device, method of controlling the same, and mobile terminal | |
US20060139286A1 (en) | Display device and mobile terminal | |
KR20020057799A (ko) | 표시 장치 및 그 구동 방법 및 휴대형 단말 기기 | |
KR20030080353A (ko) | 액정표시장치 및 그 구동방법 | |
US7250888B2 (en) | Systems and methods for providing driving voltages to a display panel | |
US6897841B2 (en) | Liquid crystal display device and electronic apparatus comprising it | |
EP1248249B1 (en) | Display device | |
KR100314390B1 (ko) | 평면표시장치 | |
US7932901B2 (en) | Timing generating circuit, display apparatus, and portable terminal | |
KR100953786B1 (ko) | 데이터 처리 회로, 표시 장치 및 휴대 단말기 | |
JPH10253941A (ja) | マトリクス型画像表示装置 | |
JP2006227271A (ja) | 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
US6633284B1 (en) | Flat display device | |
JP4288849B2 (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
JP4991127B2 (ja) | 表示信号処理装置および液晶表示装置 | |
US7898516B2 (en) | Liquid crystal display device and mobile terminal | |
JP2002174823A (ja) | アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末 | |
JP2003114657A (ja) | アクティブマトリクス型表示装置、そのスイッチ部駆動回路、及びその走査線駆動回路、並びにその駆動方法 | |
JP4062877B2 (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
US5587721A (en) | Liquid crystal driving apparatus | |
JP2004226435A (ja) | 表示装置および携帯端末 | |
JPH10326089A (ja) | 表示装置の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090323 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4288849 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |