JP4641164B2

JP4641164B2 - 過熱検出回路

Info

Publication number: JP4641164B2
Application number: JP2004266290A
Authority: JP
Inventors: 武三國; 秋雄玉川
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2004-09-14
Filing date: 2004-09-14
Publication date: 2011-03-02
Anticipated expiration: 2024-09-14
Also published as: US7540657B2; JP2006084182A; US7350974B2; US20060056486A1; US20080013597A1

Description

本発明は、例えば発振器の動作を補償するためや、半導体素子を熱的破壊から保護するための温度検出回路に関し、特に検知する温度のばらつきの低減を図った温度検出回路に関する。

図５は、従来の温度検出回路を示す回路図である。図５に示すように、従来の温度検出回路１０１は、回路電源ＶＩと接地ＧＮＤとの間に接続され、検出温度に応じた電位を生成する温度センサ電位生成部１２０と、温度センサ電位生成部１２０にて生成された電位に基づき温度を検出するインバータ回路１１０とを有する。

温度センサ電位生成部１２０は、回路電源ＶＩと接地ＧＮＤとの間に、抵抗Ｒ１２と、これに直列に接続された複数のダイオードＤ１１〜Ｄ１８（以下、多段接続ダイオード１２１という。）とを有する。また、インバータ回路１１０は、回路電源ＶＩと接地ＧＮＤとの間に、抵抗Ｒ１１と、これに直列に接続されたＮｃｈＭＯＳＦＥＴＭ１１とを有する。温度センサ電位生成部１２０は、抵抗Ｒ１２に流れる電流により、多段接続ダイオード１２１に一定電流を流し、その順方向降下電圧を測定することで温度の変化を検出することができる温度センサとなっており、抵抗Ｒ１２と多段接続ダイオード１２１との接点（検出ノード）Ｎ１に現れる温度センサ電位ＶＦが、インバータ回路１１０のＮｃｈＭＯＳＦＥＴＭ１１のゲートに接続される。

図６は、図５に示す従来の温度検出回路１０１における温度特性を示すグラフ図である。図６において、縦軸は電位（Ｖ）、横軸は温度（℃）を示す。図６に示すように、多段接続ダイオード１２１は、ダイオードが８段接続されたものであって、この多段接続ダイオード１２１により生成された温度センサ電位ＶＦは負の温度特性を有する。一方、抵抗Ｒ１１及びＮｃｈＭＯＳＦＥＴＭ１１によって構成されたインバータ回路１１０の閾値電圧Ｖｔｎは正の温度特性となる。温度検出回路１０１は、温度センサ電位ＶＦとインバータ回路１１０の閾値電圧が交差する電位Ｖｄｅｔにおける温度を検出温度Ｔｄｅｔとして検出する。すなわち、温度センサ電位ＶＦがインバータ回路１１０の閾値電圧Ｖｔｎ以上となったとき、出力ＶＯから検出信号が出力される。

ここで、図６に示すように、インバータ回路１１０の閾値電圧Ｖｔｎのバラツキは、検出電位Ｖｄｅｔ１、Ｖｄｅｔ２に示すように、検出温度ＴｄｅｔのバラツキΔＴとなり、正確な温度を検出することが難しい。例えば、特許文献１に記載の温度検出回路においては、環境温度に応じた電気信号を生成する素子の製造工程時における各種変動要因によらずに同一温度を検出するべく、温度に応じて得られる電気信号を、ディジタルデータに変換した後で補正するようにしている。ディジタルデータを補正することで、同一温度下においては、実質的に同一のディジタル出力を得るようにするものである。
特開２００１−１３０１１号公報（第２-３頁、第１図）

ところで、現在主流となっているＩＰＤ（Intelligent Power Device）の制御回路及び保護回路はＣＭＯＳで構成されている。ＩＰＤとは、大電流及び高電圧を扱うパワーデバイスと、その制御及び保護回路を集積化し、各種の機能を備える高機能化した集積回路である。

そして、近年では、このＩＰＤ等の集積回路において、コストダウンを目的としてＰｃｈＭＯＳＦＥＴをなくしてプロセス単価を安くし、ＮｃｈＭＯＳＦＥＴのみで回路を構成することにより制御回路及び保護回路の簡略化が行われている。ここで、ＮｃｈＭＯＳＦＥＴのみで回路を構成した場合、コンパレータなどの複雑な回路を構成することが困難なため、上述の図５、図６に示すように、ＮｃｈＭＯＳＦＥＴの閾値電圧を利用した回路構成とせざるを得ない。そのため、ＮｃｈＭＯＳＦＥＴの閾値電圧のバラツキが、例えば回路の過熱温度を検知する温度検出回路における検知温度のバラツキに大きな影響を与えてしまう。すなわち、インバータ回路１１０の閾値電圧ＶｔｎはＮｃｈＭＯＳＦＥＴＭ１１の閾値電圧Ｖｔｎに依存するため、閾値電圧Ｖｔｎの製造バラツキにより検出温度のバラツキが大きくなってしまう。

これに対し、例えば上述の特許文献１に記載の温度検出回路のように、検出温度のバラツキを低減すべく検出結果を補正するためには、回路に応じた補正データを記憶する必要があると共に、検出データに基づき補正データから補正後のデータを演算するための演算回路が必要になるなど、装置の製造が煩雑になると共に回路規模が大きくなり、かえって製造コストが高くなるという問題点がある。

本発明に係る温度検出回路は、温度に応じた電位を生成する温度センサと第１トランジスタとが直列接続された電位生成部と、前記電位生成部により生成された生成電位に基づき出力端子から前記温度の検出信号を出力する第２トランジスタを有する温度検出部とを有し、前記温度センサは、第１及び第２端子を有し、前記第１端子に前記検出温度に応じた電位が生成され、前記第１トランジスタは、第１端子、第２端子及び制御端子を有し、前記第１トランジスタの第１端子及び前記第１トランジスタの制御端子は前記温度センサの第２端子に接続され、前記第１のトランジスタの第２端子は接地され、前記第２トランジスタは、第１端子、第２端子及び制御端子を有し、前記第２トランジスタの制御端子は前記温度センサの第１端子に接続され、前記第２トランジスタの第２端子は接地され、前記第２トランジスタの第１端子は前記出力端子に接続され、前記生成電位に基づいて、前記出力端子から前記検出信号を出力し、前記第１及び第２トランジスタは、その特性が略同一であることを特徴とする。

本発明においては、環境温度に応じた電位を生成する電位生成部と、生成された電位を検出する温度検出部とに略同一特性の半導体素子である第１及び第２のトランジスタを備えることで、例えば、温度検出部は、半導体素子の特性のバラツキにより検出温度がばらついた場合、電位生成部も同一特性を有する半導体素子を有するため、生成される生成電位も同程度ばらつくことになり、半導体素子の製造条件等のバラツキを互いに相殺し、例えば温度検出部にのみ半導体素子を備える場合に比して検出温度のバラツキを飛躍的に小さくすることができる。

本発明に係る温度検出回路によれば、回路を構成する素子の製造条件などのバラツキの影響を受けることなく、検出温度のバラツキを抑えることができ、簡便な構成にて検出精度が高い温度検出回路を提供することができる。また、同一特性の半導体素子である第１及び第２のトランジスタを例えば同一プロセスにて製造すれば、極めて安価かつ簡単に検出精度が高い温度検出回路を提供することができる。

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、例えばＩＰＤ等に搭載される半導体素子や、発振器の動作補償のための環境温度等の過熱を検知することができる温度検出回路に適用したものである。

図１は、本発明の実施の形態１にかかる温度検出回路を示す回路図である。図１に示すように、本実施の形態にかかる温度検出回路１は、回路電源ＶＩと接地ＧＮＤとの間に接続され、検出温度に応じた電位を生成する温度センサ電位生成部２０と、温度センサ電位生成部２０にて生成された温度センサ電位に基づき温度を検出する温度検出部としてのインバータ回路１０とを有する。

温度センサ電位生成部２０は、回路電源ＶＩと接地ＧＮＤとの間に、回路電源ＶＩに接続された定電流源と、定電流源より電流が供給される温度センサ２２とを有する。本実施の形態においては、定電流源として、抵抗Ｒ２を有し、温度センサとして、抵抗Ｒ２に直列に接続された複数のダイオードＤ１〜Ｄ５（以下、多段接続ダイオード２１という。）及びこの多段接続ダイオード２１に直列に接続された半導体素子を有する。

なお、本実施の形態においては、定電流源を抵抗Ｒ２としているが、半導体素子を利用した定電流を供給できる回路等であってもよく、又は外部から定電流を供給するようにしてもよい。定電流源又は外部から安定した定電流を供給すれば、温度センサ２２の温度特性をより最適化することができる。また、多段接続ダイオード２１は、５つのダイオードＤ１〜Ｄ５を直列に接続したものとするが、１以上であればよい。多段接続ダイオード２１のアノードに環境温度に応じて現れる後述する温度センサ電位ＶＦは、抵抗Ｒ２に流れる電流ＩＦの大きさ、ダイオードの数等により適宜設定することができる。

そして、インバータ回路１０は、回路電源ＶＩと接地ＧＮＤとの間に、抵抗Ｒ１と、これに直列に接続された検出素子としての半導体素子とを有する。ここで、本実施の形態においては、電位生成部２０及びインバータ回路１０の検出素子として、略同一特性の半導体素子を使用する。すなわち、インバータ回路１０の検出素子である半導体素子を、例えばＮチャンネルＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）（以下、ＮｃｈＭＯＳＦＥＴという。）Ｍ１とした場合、温度センサ電位生成部２０における半導体素子も同様の特性を有するＮｃｈＭＯＳＦＥＴＭ２とする。このＮｃｈＭＯＳＦＥＴＭ２は、ゲートとドレインとがショートされ、多段接続ダイオード２１と接地ＧＮＤとの間に接続される。

なお、本実施の形態において、インバータ回路１０及び温度センサ電位生成部２０における半導体素子は、ＮｃｈＭＯＳＦＥＴＭ１、ＮｃｈＭＯＳＦＥＴＭ２とするが、特性が略同一の半導体素子であればよく、例えばＰチャンネルＭＯＳＦＥＴとしてもよい。製造条件等の違いによる閾値電圧のバラツキを防止するためには、ＮｃｈＭＯＳＦＥＴＭ１、ＮｃｈＭＯＳＦＥＴＭ２の設計を同一にするなどの他、同一プロセスにより製造することが好ましい。同一プロセスにより製造することで、特性を略同一にすることができる他、製造コストを低くすることができる。

そして、温度検出回路１の温度センサ電位生成部２０の抵抗Ｒ２と多段接続ダイオード２１との接点（検出ノード）Ｎ１がインバータ回路１０のＮｃｈＭＯＳＦＥＴＭ１のゲートに接続される。

このように構成された温度検出回路１は、温度センサ電位生成部２０において、抵抗Ｒ２から、多段接続ダイオード２１に一定電流を流すことで、そのアノードに順方向降下電圧が生じる。このように、温度センサ２２は、検出ノードＮ１に現れる温度センサ電位ＶＦに応じた温度により、検出対象の温度を検出可能に構成される。

さらに、温度センサ電位生成部２０の上記接点（検出ノード）Ｎ１に現れる温度センサ電位ＶＦがＮｃｈＭＯＳＦＥＴＭ１のゲートに入力される。ＮｃｈＭＯＳＦＥＴＭ１のゲートに入力される温度センサ電位ＶＦが、ＮｃｈＭＯＳＦＥＴＭ１の閾値電圧Ｖｔｎを超えると出力ＶＯから検出信号が出力される。このように、温度検出回路１は、インバータ回路１０のＮｃｈＭＯＳＦＥＴＭ１の閾値電圧Ｖｔｎと同一電位の温度センサ電位ＶＦを検出電位Ｖｄｅｔとして検出して検出信号を出力する。すなわち、温度検出回路１は、検出電位Ｖｄｅｔに相当する検出温度Ｔｄｅｔを検出する。

図２は、図１に示す本実施の形態の温度検出回路における温度センサ生成部及びインバータ回路における温度特性を示すグラフ図である。図２において、縦軸は、温度センサ電位ＶＦの電位及びインバータ回路１０の閾値電圧を示し、横軸は、温度（℃）を示す。図２に示すように、本実施の形態における温度検出回路１の温度センサ電位生成部２０において、５段のダイオードからなる多段接続ダイオード２１及びＮｃｈＭＯＳＦＥＴＭ２によって生成された温度センサ電位ＶＦの温度特性は負の温度特性となり、温度が高くなるほど温度センサ電位ＶＦは小さくなる。一方、抵抗Ｒ１及びＮｃｈＭＯＳＦＥＴＭ１によって構成されたインバータ回路１０の閾値電圧Ｖｔｎは正の温度特性となり、温度が高くなるほど閾値電圧Ｖｔｎが大きくなる。温度検出回路が検出する温度（過熱検知温度）Ｔｄｅｔは、温度センサ電位ＶＦとインバータの閾値電圧Ｖｔｎが交差する電位Ｖｄｅｔに対応する温度となる。すなわち、温度検出回路１は、検出温度Ｔｄｅｔとなると、インバータ回路１０から検出信号を出力するよう設計される。

ここで、本実施の形態における温度検出回路１のインバータ回路１０の閾値電圧Ｖｔｎは、ＮｃｈＭＯＳＦＥＴＭ１の閾値電圧Ｖｔｎのバラツキに左右され、製造条件等により例えば図２に示すようにその値がばらつく場合がある。一方、温度センサ電位生成部２０は、温度センサに多段接続ダイオード２１と共にＮｃｈＭＯＳＦＥＴＭ２を有する。このＮｃｈＭＯＳＦＥＴＭ２は、インバータ回路１０に使用されているＮｃｈＭＯＳＦＥＴＭ１と例えば同一プロセスにより製造されその閾値電圧等の特性が略同一のものとなっている。したがって、温度センサ電位生成部２０の検出ノードＮ１に現れる温度センサ電位ＶＦも、インバータ回路１０のＮｃｈＭＯＳＦＥＴＭ２の閾値電圧Ｖｔｎによるバラツキと同様のバラツキを持つことなる。このことにより、温度センサ電位ＶＦとインバータ回路１０の閾値電圧Ｖｔｎとが交差する電位Ｖｄｅｔにおける検出温度Ｔｄｅｔは、例えばＶｄｅｔ１、Ｖｄｅｔ２のようになり、検出温度のバラツキΔＴを小さくすることができる。

すなわち、半導体素子は、製造プロセスの違いにより、閾値電圧等が異なり、その特性を正確に制御することが難しい。特に、コストダウンを目的として、例えば、ＰｃｈＭＯＳＦＥＴをなくすことでプロセス単価を安くし、ＮｃｈＭＯＳＦＥＴのみで回路を構成するような場合、温度検出部としては、本実施の形態におけるインバータ回路のように、ＮｃｈＭＯＳＦＥＴＭ１の閾値電圧を利用したものとなる。通常、ＮｃｈＭＯＳＦＥＴＭ１の閾値電圧Ｖｔｎはバラツキを有するが、温度センサ２２にて生成する温度センサ電位も同等にバラツキを有するものとすれば、互いにバラツキが相殺され、ＮｃｈＭＯＳＦＥＴＭ１の閾値電圧Ｖｔｎのバラツキによる検出温度のバラツキを抑えることができる。

また、温度検出部を製造コスト低減のために、ＭＯＳＦＥＴの閾値電圧を利用したインバータ回路等の簡単な構成とすると、上述の如く検出温度のバラツキが生じるため、これを低減するために、例えば検出結果のバラツキを補正すれば回路構成が複雑化し、却って製造コストが高くなる場合がある。これに対して、本実施の形態においては、インバータ回路１０にて使用する半導体素子と略同一の半導体素子を温度センサ２２に設けることのみの極めて簡単な回路構成にて検出温度のバラツキを低減することができる。また、同一特性の半導体素子を得るためには、例えば同一プロセスにて製造すればよく、同一プロセスにて製造することで、更に製造コストを低減させることができる。

次に、本発明の実施の形態２について説明する。本実施の形態は、上述の実施の形態１のインバータ回路１０が、抵抗負荷型インバータ回路であったのに対し、抵抗Ｒ１の替わりに定電流源ＩＳ１とし、定電流負荷型インバータ回路とした点が上述の実施の形態１と異なる。その他の点は、実施の形態１と同様である。図３は、本実施の形態にかかる温度検出回路を示す回路図である。なお、図３に示す本実施の形態において、図１に示す実施の形態１と同一構成要素には同一の符号を付してその詳細な説明は省略する。

図３に示すように、本実施の形態における温度検出回路３１は、回路電源ＶＩと接地ＧＮＤとの間に並列に接続された温度センサ電位生成部２０及びインバータ回路４０とを有する。温度センサ電位生成部２０は、上述の実施の形態１と同様の構成であり、回路電源ＶＩとＧＮＤとの間に接続された抵抗Ｒ２と、温度センサ２２とを有し、温度センサ２２は、ダイオードＤ１〜Ｄ５からなる多段接続ダイオード２１及びゲートとドレインとをショートしたＮｃｈＭＯＳＦＥＴＭ２を有する。また、インバータ回路４０は、回路電源ＶＩとＧＮＤとの間に接続された定電流源ＩＳ１とＮｃｈＭＯＳＦＥＴＭ１とを有する。そして、温度センサ電位生成部２０の抵抗Ｒ２と温度センサ２２との接続点である検出ノードＮ１はＮｃｈＭＯＳＦＥＴＭ１のゲートに接続され、ＮｃｈＭＯＳＦＥＴＭ１は、検出ノードＮ１に生じる温度センサ電位ＶＦにより駆動される。

本実施の形態においても、抵抗Ｒ２に流れる電流ＩＦにより温度センサ２２に生じる電圧降下により、検出ノードＮ１に温度センサ電位ＶＦが生じる。この温度センサ電位ＶＦがＮｃｈＭＯＳＦＥＴＭ１の閾値電圧Ｖｔｎを超えると、出力ＶＯから検出信号が出力され、検出温度Ｔｄｅｔが検出される。

この温度検出回路３１の温度センサ電位生成部２０及びインバータ回路４０における温度特性も、図２に示す上述の実施の形態１と同様となる。すなわち、環境温度等に応じて多段接続ダイオード２１及びＮｃｈＭＯＳＦＥＴＭ２によって生成された温度センサ電位ＶＦは負の温度特性を有し、定電流源ＩＳ１及びＮｃｈＭＯＳＦＥＴＭ１によって構成されたインバータ回路４０の閾値電圧Ｖｔｎは正の温度特性を有するものとなる。検出温度Ｔｄｅｔは、温度センサ電位ＶＦとインバータ回路の閾値電圧Ｖｔｎとが交差する電位Ｖｄｅｔに対応する温度となる。

本実施の形態においては、定電流源ＩＳ１の温度特性を調整することにより、定電流源ＩＳ１及びＮｃｈＭＯＳＦＥＴＭ１によって構成されたインバータ回路４０の閾値電圧Ｖｔｎの温度特性を最適化することができ、検知温度のバラツキを更に低減することができる。

次に、本発明の効果について更に詳細に説明する。図４は、本発明の実施の形態１と上述した図５に示す従来の温度検出回路における検出温度Ｔｄｅｔのバラツキを比較したグラフ図である。図４において、縦軸は検出温度Ｔｄｅｔ（℃）を示し、横軸は、インバータ回路の閾値電圧Ｖｔｎ（Ｖ）を示す。

図４に示すように、従来の温度検出回路においては、閾値電圧Ｖｔｎによる検出温度Ｔｄｅｔのバラツキが大きいのに対して、本発明の実施形態１においては、閾値電圧Ｖｔｎがばらついても検出温度ＴｄｅｔのバラツキΔＴが極めて低く抑えられていることが分かる。

このように、上述の本実施の形態１、実施の形態２においては、インバータ回路の閾値電圧を決めるＮｃｈＭＯＳＦＥＴと同様の特性を有するＮｃｈＭＯＳＦＥＴを、温度センサ電位生成部の温度センサにおいても備える。このことにより、ＮｃｈＭＯＳＦＥＴの閾値電圧Ｖｔｎのバラツキが、インバータ回路のみならず、温度センサ電位にもの影響を与える。したがって、温度センサ電位ＶＦとインバータ回路の閾値電圧Ｖｔｎとが交差する検出電位Ｖｄｅｔ、すなわち検出温度Ｔｄｅｔのバラツキを低減することができる。

なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。

本発明の実施の形態１にかかる温度検出回路を示す回路図である。図１に示す本発明の実施の形態１にかかる温度検出回路における温度センサ生成部及びインバータ回路における温度特性を示すグラフ図である。本発明の実施の形態２にかかる温度検出回路を示す回路図である。本発明の実施の形態１と上述した図５に示す従来の温度検出回路における検出温度のバラツキを比較したグラフ図である。従来の温度検出回路を示す回路図である。図５に示す従来の温度検出回路における温度特性を示すグラフ図である。

符号の説明

１，３１，１０１温度検出回路
１０，４０，１１０インバータ回路
２０，１２０温度センサ電位生成部
２１，１２１多段接続ダイオード
２２温度センサ

Claims

温度に応じた電位を生成する温度センサと第１トランジスタとが直列接続された電位生成部と、
前記電位生成部により生成された生成電位に基づき出力端子から前記温度の検出信号を出力する第２トランジスタを有する温度検出部とを有し、
前記温度センサは、第１及び第２端子を有し、前記第１端子に前記生成電位が生成され、
前記第１トランジスタは、第１端子、第２端子及び制御端子を有し、前記第１トランジスタの第１端子及び前記第１トランジスタの制御端子は前記温度センサの第２端子に接続され、前記第１トランジスタの第２端子は接地され、
前記第２トランジスタは、第１端子、第２端子及び制御端子を有し、前記第２トランジスタの制御端子は前記温度センサの第１端子に接続され、前記第２トランジスタの第２端子は接地され、前記第２トランジスタの第１端子は前記出力端子に接続され、前記生成電位に基づいて、前記出力端子から前記検出信号を出力し、
前記第１及び第２トランジスタは、その特性が略同一である温度検出回路。
前記電位生成部は、前記温度センサの第１端子に接続された定電流回路を更に有することを特徴とする請求項１記載の温度検出回路。
前記第１及び第２トランジスタは、略同一の閾値特性を有することを特徴とする請求項１又は２記載の温度検出回路。
前記温度検出部は、インバータ回路であることを特徴とする請求項１乃至３のいずれか１項記載の温度検出回路。
前記温度センサは、多段接続されたダイオードを有することを特徴とする請求項１乃至４の何れか１項記載の温度検出回路。
前記第１及び第２トランジスタは、ＮチャンネルＭＯＳＦＥＴであることを特徴とする請求項１乃至５のいずれか１項記載の温度検出回路。
前記第１及び第２トランジスタは、同一の設計に従って製造されたものであることを特徴とする請求項１乃至６のいずれか１項記載の温度検出回路。
前記第１及び第２トランジスタは、同一のプロセスにて製造されたものであることを特徴とする請求項１乃至７のいずれか１項記載の温度検出回路。
前記温度検出部は、抵抗負荷型インバータ回路であることを特徴とする請求項１乃至８のいずれか１項記載の温度検出回路。
前記温度検出部は、定電流負荷型インバータ回路であることを特徴とする請求項１乃至８のいずれか１項記載の温度検出回路。