JP4623509B2 - シグマデルタ変調装置、これを用いる周波数合成器、及び分数分周周波数合成方法 - Google Patents
シグマデルタ変調装置、これを用いる周波数合成器、及び分数分周周波数合成方法 Download PDFInfo
- Publication number
- JP4623509B2 JP4623509B2 JP2005166021A JP2005166021A JP4623509B2 JP 4623509 B2 JP4623509 B2 JP 4623509B2 JP 2005166021 A JP2005166021 A JP 2005166021A JP 2005166021 A JP2005166021 A JP 2005166021A JP 4623509 B2 JP4623509 B2 JP 4623509B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- nmsb
- bit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims description 33
- 230000000737 periodic effect Effects 0.000 claims description 16
- 238000001914 filtration Methods 0.000 claims description 7
- 238000005086 pumping Methods 0.000 claims description 7
- 238000003079 width control Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000001308 synthesis method Methods 0.000 claims description 2
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000001413 cellular effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/02—Constructional features of telephone sets
- H04M1/04—Supports for telephone transmitters or receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
- H03M7/3011—Compensating for, or preventing of, undesired influence of physical parameters of non-linear distortion, e.g. by temporarily adapting the operation upon detection of instability conditions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
- H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R1/00—Details of transducers, loudspeakers or microphones
- H04R1/10—Earpieces; Attachments therefor ; Earphones; Monophonic headphones
- H04R1/1091—Details not provided for in groups H04R1/1008 - H04R1/1083
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
- H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
- H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Acoustics & Sound (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
シグマデルタ変調機160は、パルス発生器170から印加されるマルチビットの周波数解像度制御信号(Nmsb、Nmsb−1、...、N0)と内部で設定される所定フィードバック係数(bi)とに応答してシグマデルタ変調し、その結果として分数形態の分周比に相応するランダムデジタルコードを分数形態の分周比信号(SDM_OUT)として生成して分周器150に出力する。
110 チャージポンプ
120 ループフィルタ
130 電圧制御発振器(VCO)
140 周波数逓倍器
150 分周器
160 シグマ−デルタ変調機
170 パルス発生器
Claims (13)
- 各ビットのパルス幅の大きさを指定するパルス幅制御信号(Qmsb、Qmsb−1、・・・、Q0)と各ビットの周期を指定する周期制御信号(Pperiod)とに基づいて、対応する各ビットがそれぞれ可変デューティ比を有する周期的なパルス信号からなるマルチビットの周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)を生成するパルス発生器と、
前記周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)をシグマデルタ変調し、多重バンドの出力周波数の周波数解像度を変化させるためのランダムデジタルコード(SDM_OUT)を出力するシグマデルタ変調機と、を具備することを特徴とするシグマデルタ変調装置。 - 前記周波数解像度は、
前記周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)として、各ビットに一定のDC入力信号を印加した場合より、少なくとも1つのビットに可変デューティ比を有する二進デジタルコードのパルス入力信号を印加した場合の方が増加することを特徴とする請求項1記載のシグマデルタ変調装置。 - 前記シグマデルタ変調機は、
前記周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)と所定のフィードバック係数とに応答してシグマデルタ変調するための変調部と、
前記変調部の出力でオーバーフローが発生するか否かを検出するオーバーフロー検出器と、
前記変調部の出力信号を前記変調部に帰還させ、前記ランダムデジタルコード(SDM_OUT)を出力する量子化器と、を含むことを特徴とする請求項1記載のシグマデルタ変調装置。 - 各ビットがそれぞれ可変デューティ比を有する周期的なパルス信号からなるマルチビットの周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)をシグマデルタ変調し、多重バンドの出力周波数の周波数解像度を変化させるためのランダムデジタルコード(SDM_OUT)を出力するシグマデルタ変調機と、
前記ランダムデジタルコード(SDM_OUT)に基づいて、電圧制御発振周波数信号を分周するための分周器と、
基準周波数信号と分周された前記電圧制御発振周波数信号との間の位相及び周波数差異を検出する位相/周波数検出器と、
前記位相/周波数検出器の出力信号による電荷量をチャージング又はポンピングするチャージポンプと、
前記チャージポンプの出力信号の低域周波数成分をフィルタリングするループフィルタと、
前記ループフィルタの出力信号に応答して発振する前記電圧制御発振周波数信号を生成する電圧制御発振器と、を含むことを特徴とする周波数合成器。 - 前記シグマ−デルタ変調機は、前記周期的なパルス信号のパルス幅と周期との比によって、前記電圧制御発振周波数信号の周波数解像度を変化させる前記ランダムデジタルコード(SDM_OUT)を出力することを特徴とする請求項4記載の周波数合成器。
- 前記周波数解像度は、
前記周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)として、各ビットに一定のDC入力信号を印加した場合より、少なくとも1つのビットに可変デューティ比を有する二進デジタルコードのパルス入力信号を印加した場合の方が増加することを特徴とする請求項4記載の周波数合成器。 - 前記シグマデルタ変調機は、
前記周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)と所定のフィードバック係数とに応答してシグマデルタ変調するための変調部と、
前記変調部の出力でオーバーフローが発生するか否かを検出するオーバーフロー検出器と、
前記変調部の出力信号を前記変調部に帰還させ、前記ランダムデジタルコード(SDM_OUT)を出力する量子化器と、を含むことを特徴とする請求項4記載の周波数合成器。 - 前記周波数合成器は、
各ビットのパルス幅の大きさを指定するパルス幅制御信号(Qmsb、Qmsb−1、・・・、Q0)と各ビットの周期を指定する周期制御信号(Pperiod)とに基づいて、対応する各ビットがそれぞれ可変デューティ比を有する周期的なパルス信号からなるマルチビットの周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)を生成するパルス発生器と、
前記電圧制御発振周波数信号に多重の逓倍因子をかけて、最終的な多重バンド出力周波数信号を生成する周波数逓倍器と、を更に含むことを特徴とする請求項4記載の周波数合成器。 - 前記周波数合成器は、
パルス幅と周期を指定するパルス発生制御信号に応答して、前記周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)の各ビットのパルス幅の大きさをそれぞれ変更するためのパルス発生器を更に含み、周期的な前記周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)の平均値によって前記出力周波数信号が所定周波数だけシフトされることを特徴とする請求項4記載の周波数合成器。 - 各ビットがそれぞれ可変デューティ比を有する周期的なパルス信号からなるマルチビットの周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)をシグマデルタ変調し、多重バンドの出力周波数の周波数解像度を変化させるためのランダムデジタルコード(SDM_OUT)を出力するシグマデルタ変換段階と、
前記ランダムデジタルコードに基づいて、電圧制御発振周波数信号を分周する段階と、
基準周波数信号と分周された前記電圧制御発振周波数信号との間の位相及び周波数の差異を検出する位相/周波数検出段階と、
前記位相/周波数検出段階の出力信号による電荷量をチャージング又はポンピングする段階と、
前記チャージング又はポンピングする段階の出力信号の低域周波数成分をフィルタリングする段階と、
前記フィルタリング段階の出力信号に応答して発振する前記電圧制御発振周波数信号を生成する電圧制御発振段階と、を具備することを特徴とする分数分周周波数合成方法。 - 前記シグマデルタ変換段階は、前記周期的なパルス信号のパルス幅と周期との比によって、前記電圧制御発振周波数信号の周波数解像度を変化させる前記ランダムデジタルコードを生成することを特徴とする請求項10記載の分数分周周波数合成方法。
- 前記分数分周周波数合成方法は、パルス幅と周期とを指定するパルス発生制御信号に応答して、前記周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)の各ビットのパルス幅の大きさをそれぞれ変更するためのパルス発生段階を更に含み、前記シグマ−デルタ変換段階は、周期的な前記周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)の平均値によって、前記出力周波数信号が所定周波数だけシフトされるように、前記ランダムデジタルコードを生成することを特徴とする請求項10記載の分数分周周波数合成方法。
- 前記マルチビットの周波数解像度制御信号(Nmsb、Nmsb−1、・・・、N0)の下位4ビットに相応する周期的なパルス信号のデューティ比を変更して、前記電圧制御発振周波数信号の周波数解像度を変更することを特徴とする請求項10記載の分数分周周波数合成方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050012014A KR100684053B1 (ko) | 2005-02-14 | 2005-02-14 | 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006229921A JP2006229921A (ja) | 2006-08-31 |
JP4623509B2 true JP4623509B2 (ja) | 2011-02-02 |
Family
ID=36990825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005166021A Active JP4623509B2 (ja) | 2005-02-14 | 2005-06-06 | シグマデルタ変調装置、これを用いる周波数合成器、及び分数分周周波数合成方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4623509B2 (ja) |
KR (1) | KR100684053B1 (ja) |
DE (1) | DE102006007715B4 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4827764B2 (ja) | 2007-02-20 | 2011-11-30 | 富士通セミコンダクター株式会社 | 分数分周pll装置、およびその制御方法 |
KR100955873B1 (ko) * | 2007-12-20 | 2010-05-04 | 한국과학기술원 | 스퍼를 감소시킨 올-디지털 피엘엘 및 이를 이용한 발진신호 발생 방법 |
KR101018092B1 (ko) * | 2008-12-04 | 2011-02-25 | 한국과학기술원 | 저전력 주파수 합성기 |
KR101193344B1 (ko) | 2009-06-23 | 2012-10-26 | 삼성전기주식회사 | 분수-분주 주파수 합성기 및 그 방법 |
KR101286769B1 (ko) | 2009-12-15 | 2013-07-16 | 한국전자통신연구원 | 계수 평균화 기법을 적용한 계수 곱셈기 및 이를 이용한 디지털 델타-시그마 변조기 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004080404A (ja) * | 2002-08-19 | 2004-03-11 | Fujitsu Ltd | 半導体装置 |
JP2004147106A (ja) * | 2002-10-24 | 2004-05-20 | Matsushita Electric Works Ltd | フラクショナルnpllシンセサイザ、フラクショナルnpllシンセサイザの発振周波数帯域制限方法、及びそれを用いた無線通信方法 |
WO2004062107A1 (ja) * | 2002-12-26 | 2004-07-22 | Fujitsu Limited | Pll回路のσδ変調器 |
JP2006074756A (ja) * | 2004-08-30 | 2006-03-16 | Samsung Electronics Co Ltd | 周波数合成器及びその動作方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5825253A (en) * | 1997-07-15 | 1998-10-20 | Qualcomm Incorporated | Phase-locked-loop with noise shaper |
JP4198303B2 (ja) | 2000-06-15 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | Fractional−NPLL周波数シンセサイザの位相誤差除去方法及びFractional−NPLL周波数シンセサイザ |
KR100346839B1 (ko) * | 2000-10-10 | 2002-08-03 | 삼성전자 주식회사 | 시그마-델타 변조기를 이용한 분수-n 주파수 합성 장치및 그 방법 |
JP2004104228A (ja) * | 2002-09-05 | 2004-04-02 | Matsushita Electric Ind Co Ltd | 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周pll周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型d/a変換器 |
EP1418667A1 (en) * | 2002-11-07 | 2004-05-12 | Dialog Semiconductor GmbH | Multi-level class-D amplifier by means of 3 physical levels |
JP4629310B2 (ja) | 2003-01-29 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 位相同期回路 |
KR100513383B1 (ko) * | 2003-06-09 | 2005-09-07 | 삼성전자주식회사 | 최적 계수 산출방법 및 이에 따른 최적 계수를 갖는시그마 델타 변조기 |
-
2005
- 2005-02-14 KR KR20050012014A patent/KR100684053B1/ko active IP Right Grant
- 2005-06-06 JP JP2005166021A patent/JP4623509B2/ja active Active
-
2006
- 2006-02-14 DE DE102006007715A patent/DE102006007715B4/de active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004080404A (ja) * | 2002-08-19 | 2004-03-11 | Fujitsu Ltd | 半導体装置 |
JP2004147106A (ja) * | 2002-10-24 | 2004-05-20 | Matsushita Electric Works Ltd | フラクショナルnpllシンセサイザ、フラクショナルnpllシンセサイザの発振周波数帯域制限方法、及びそれを用いた無線通信方法 |
WO2004062107A1 (ja) * | 2002-12-26 | 2004-07-22 | Fujitsu Limited | Pll回路のσδ変調器 |
JP2006074756A (ja) * | 2004-08-30 | 2006-03-16 | Samsung Electronics Co Ltd | 周波数合成器及びその動作方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102006007715B4 (de) | 2011-05-12 |
DE102006007715A1 (de) | 2006-10-26 |
JP2006229921A (ja) | 2006-08-31 |
KR100684053B1 (ko) | 2007-02-16 |
KR20060091145A (ko) | 2006-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7369001B2 (en) | Frequency synthesizer having variable frequency resolution, and fractional-N frequency synthesizing method using sigma-delta modulation of frequency control pulses | |
US6917317B2 (en) | Signal processing device, signal processing method, delta-sigma modulation type fractional division PLL frequency synthesizer, radio communication device, delta-sigma modulation type D/A converter | |
KR100346839B1 (ko) | 시그마-델타 변조기를 이용한 분수-n 주파수 합성 장치및 그 방법 | |
US6836526B2 (en) | Fractional-N synthesizer with two control words | |
US7279990B2 (en) | Sigma-delta modulator for PLL circuits | |
US7605665B2 (en) | Fractional-N phase locked loop | |
US8514118B2 (en) | Sigma-delta modulation with reduction of spurs using a dither signal | |
JP2009005362A (ja) | デジタル周波数検出器及びこれを用いたデジタルpll | |
US8406364B2 (en) | Fractional frequency divider PLL device and control method thereof | |
JP4718566B2 (ja) | フラクショナル−n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 | |
JP5799536B2 (ja) | フラクショナルpll回路 | |
JP4623509B2 (ja) | シグマデルタ変調装置、これを用いる周波数合成器、及び分数分周周波数合成方法 | |
JP2007526700A (ja) | 分数周波数シンセサイザ | |
US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
KR20080018223A (ko) | 분수-n 합성기를 위한 프리스케일러 | |
JP2981922B2 (ja) | 周波数シンセサイザ | |
US7187313B1 (en) | Fractional-N frequency synthesizer with sigma-delta modulator for variable reference frequencies | |
JPH11225072A (ja) | スプリアス抑制装置、スプリアス抑制方法およびフラクショナルnシンセサイザ | |
JP2017112458A (ja) | スペクトラム拡散クロック発生回路及びスペクトラム拡散クロック発生方法 | |
JP2017169109A (ja) | クロック生成回路及びクロック生成方法 | |
TWI795035B (zh) | 小數-n鎖相環及其電荷泵控制方法 | |
US7321634B2 (en) | Method and apparatus for variable sigma-delta modulation | |
US6556087B2 (en) | Fractional frequency division frequency synthesizer having rounded phase control value | |
JP4037212B2 (ja) | 半導体装置 | |
KR100513383B1 (ko) | 최적 계수 산출방법 및 이에 따른 최적 계수를 갖는시그마 델타 변조기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4623509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |