JP4925272B2

JP4925272B2 - 半導体装置

Info

Publication number: JP4925272B2
Application number: JP2006231339A
Authority: JP
Inventors: 威中筋; 佳治佐名川
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2006-08-28
Filing date: 2006-08-28
Publication date: 2012-04-25
Anticipated expiration: 2026-08-28
Also published as: JP2008049464A

Description

本発明は、マイクロマシニング技術を利用して半導体基板の一部からなる薄肉の可撓性要素部を形成した半導体装置に関するものである。

従来から、マイクロマシニング技術を利用して半導体基板の一部からなる薄肉の可撓性要素部を形成した半導体装置として、例えば、加速度センサ、ジャイロセンサ、圧力センサ、マイクロアクチュエータ、マイクロリレー、マイクロバルブなどが知られている。

この種の半導体装置としては、例えば、半導体基板を用いて形成され可動性要素部を有する機能基板と、機能基板が一表面側に接合され且つ他表面側に複数の外部接続用電極が形成された第１のカバー基板と、第１のカバー基板との間に機能基板を囲む形で第１のカバー基板の上記一表面側に接合された第２のカバー基板とを備え、カバー基板の材料として上記半導体基板と同じ材料を採用することにより、機能基板と各カバー基板との線膨張率差に起因した特性変動を抑制するようにしたものが提案されている（例えば、特許文献１参照）。なお、ピエゾ抵抗形の加速度センサや圧力センサでは、可撓性要素部の適宜位置にピエゾ抵抗が形成されている。

ところで、この種の半導体装置を実装基板（例えば、ガラスエポキシ樹脂基板など）に実装して用いる場合、半導体装置の複数の外部接続用電極と、実装基板において半導体装置の投影面内に設けられた複数の導体パターンとを半田やバンプなどの接合部を介して電気的に接続する必要があるが、半導体装置と実装基板との線膨張率差に起因した応力が実装基板から機能基板の可撓性要素部に伝達されて半導体装置の特性が劣化してしまう。

そこで、半導体装置における他の部材との接合面に他の部材との接合に伴う応力を緩和する応力緩和部として溝部を設ける技術（例えば、特許文献２，３，４参照）を適用することが考えられる。
特開２００６−１８６３５８号公報特開２０００−１８７０４０号公報特開２００１−１６８１３９号公報特開平２−２４０９４２号公報

しかしながら、上記特許文献２〜４のように応力緩和部として溝部を設ける技術を適用したとしても、実装基板との線膨張率差に起因して可撓性要素部に生じる応力をなくすことは難しい。

本発明は上記事由に鑑みて為されたものであり、その目的は、実装基板との線膨張率差に起因して可撓性要素部に生じる応力をより緩和することが可能な半導体装置を提供することにある。

請求項１の発明は、半導体基板を用いて形成され薄肉の可撓性要素部を有する機能基板と、一表面側に機能基板の複数の第１の電気接続用金属層と接合された複数の第２の電気接続用金属層を有するとともに他表面側に複数の第２の電気接続用金属層それぞれと貫通孔配線を介して電気的に接続された複数の外部接続用電極を有する第１のカバー基板と、第１のカバー基板との間に機能基板を囲む形で第１のカバー基板の前記一表面側に接合された第２のカバー基板とを備え、第１のカバー基板は、第２の電気接続用金属層と当該第２の電気接続用金属層に電気的に接続された外部接続用電極とを機能基板の厚み方向において重ならないようにずらしてあり、第２の電気接続用金属層と当該第２の電気接続用金属層に電気的に接続された外部接続用電極との間の領域において前記一表面側および前記他表面側それぞれに、外部接続用電極と実装基板の導体パターンとの接合に伴い可撓性要素部に発生する応力を緩和する溝部が形成され、第２の電気接続用金属層と当該第２の電気接続用金属層に電気的に接続された外部接続用電極との間に蛇腹状構造部が形成されるように前記一表面側の溝部の形成位置と前記他表面側の溝部の形成位置とをずらしてあることを特徴とする。

この発明によれば、第１のカバー基板は、第２の電気接続用金属層と当該第２の電気接続用金属層に電気的に接続された外部接続用電極との間の領域において前記一表面側および前記他表面側それぞれに、外部接続用電極と実装基板の導体パターンとの接合に伴い可撓性要素部に発生する応力を緩和する溝部が形成され、第２の電気接続用金属層と当該第２の電気接続用金属層に電気的に接続された外部接続用電極との間に蛇腹状構造部が形成されるように前記一表面側の溝部の形成位置と前記他表面側の溝部の形成位置とをずらしてあるので、外部接続用電極と可撓性要素部との間に蛇腹状構造部が存在することとなり、実装基板から可撓性要素部までの応力伝達距離が長くなるから、実装基板との線膨張率差に起因して可撓性要素部に生じる応力をより緩和することが可能となる。

別の発明は、請求項１の発明において、前記第１のカバー基板は、前記第２の電気接続用金属層よりも前記外部接続用電極が内側に位置するように両者の形成位置をずらしてあることを特徴とする。

この発明によれば、前記第１のカバー基板において前記第２の電気接続用金属層よりも前記外部接続用電極が外側に位置するように両者の形成位置をずらしてある場合に比べて、前記可撓性要素部に生じる応力を低減することができるとともに、半導体装置の平面サイズの小型化を図れる。

請求項２の発明は、請求項１の発明において、前記第１のカバー基板は、前記外部接続用電極が半田リフロー用パッドであり、半田リフロー用パッドの周辺に当該半田リフロー用パッドの材料に比べて半田濡れ性の低い材料からなる半田広がり防止部が形成されてなることを特徴とする。

この発明によれば、前記実装基板へ半田リフローにより実装する際に半田が前記外部接続用電極の周辺まで流出するのを防止することができて接合面積の増大による応力の増大を抑制することができる。

請求項３の発明は、請求項１または請求項２の発明において、前記第１のカバー基板の前記他表面側で前記外部接続用電極と前記貫通孔配線とを電気的に接続する配線が前記溝部を避けて形成されてなることを特徴とする。

この発明によれば、前記第１のカバー基板の前記他表面側の配線の形成が容易になる。

請求項１の発明では、実装基板との線膨張率差に起因して可撓性要素部に生じる応力をより緩和することが可能になるという効果がある。

（実施形態１）
本実施形態の半導体装置について図１〜図４を参照しながら説明するが、本実施形態では半導体装置として、図１に示すように実装基板（例えば、ガラスエポキシ樹脂基板など）４０に実装して用いる加速度センサＡを例示する。

加速度センサＡは、第１の半導体基板を用いて形成され後述のセンシング部を有するセンサ基板１と、第２の半導体基板を用いて形成されセンサ基板１のセンシング部に電気的に接続される複数の貫通孔配線２４を有しセンサ基板１の一表面側（図１における下面側）に接合された第１のカバー基板２と、第３の半導体基板を用いて形成され第１のカバー基板２との間にセンサ基板１を囲む形で第１のカバー基板２の一表面側（図１における上面側）に接合された第２のカバー基板３とを備えている。ここにおいて、センサ基板１および各カバー基板２，３の外周形状は矩形状であり、各カバー基板２，３はセンサ基板１よりも大きな外形寸法に形成されている。

また、センサ基板１は、シリコン基板からなる支持基板１０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０ｂ上にｎ形のシリコン層（活性層）１０ｃを有するＳＯＩウェハを加工することにより形成してあり、第１のカバー基板２は第１のシリコンウェハを加工することにより形成し、第２のカバー基板３は第２のシリコンウェハを加工することにより形成してある。ここにおいて、本実施形態では、ＳＯＩウェハが第１の半導体基板を構成し、第１のシリコンウェハが第２の半導体基板を構成し、第２のシリコンウェハが第３の半導体基板を構成している。なお、本実施形態では、ＳＯＩウェハの主表面であるシリコン層１０ｃの表面は（１００）面としてある。

センサ基板１は、図１および図３に示すように、枠状（本実施形態では、矩形枠状）のフレーム部１１を備え、フレーム部１１の内側に配置される重り部１２が一表面側（図３（ｂ）における上面側）において可撓性を有する４つの短冊状の撓み部１３を介してフレーム部１１に揺動自在に支持されている。言い換えれば、センサ基板１は、枠状のフレーム部１１の内側に配置される重り部１２が重り部１２から四方へ延長された４つの撓み部１３を介してフレーム部１１に揺動自在に支持されている。ここで、フレーム部１１は、上述のＳＯＩウェハの支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成してある。これに対して、撓み部１３は、上述のＳＯＩウェハにおけるシリコン層１０ｃを利用して形成してあり、フレーム部１１よりも十分に薄肉となっている。

重り部１２は、上述の４つの撓み部１３を介してフレーム部１１に支持された直方体状のコア部１２ａと、センサ基板１の上記一表面側から見てコア部１２ａの四隅それぞれに連続一体に連結された直方体状の４つの付随部１２ｂとを有している。言い換えれば、重り部１２は、フレーム部１１の内側面に一端部が連結された各撓み部１３の他端部が外側面に連結されたコア部１２ａと、コア部１２ａと一体に形成されコア部１２ａとフレーム部１１との間の空間に配置される４つの付随部１２ｂとを有している。つまり、各付随部１２ｂは、センサ基板１の上記一表面側から見た平面視において、フレーム部１１とコア部１２ａと互いに直交する方向に延長された２つの撓み部１３，１３とで囲まれる空間に配置されており、各付随部１２ｂそれぞれとフレーム部１１との間にはスリット１４が形成され、撓み部１３を挟んで隣り合う付随部１２ｂ間の間隔が撓み部１３の幅寸法よりも長くなっている。ここにおいて、コア部１２ａは、上述のＳＯＩウェハの支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成し、各付随部１２ｂは、ＳＯＩウェハの支持基板１０ａを利用して形成してある。しかして、センサ基板１の上記一表面側において各付随部１２ｂの表面は、コア部１２ａの表面を含む平面からセンサ基板１の上記他表面側（図３（ｂ）における下面側）へ離間して位置している。なお、センサ基板１の上述のフレーム部１１、重り部１２、各撓み部１３は、マイクロマシニング技術を利用して形成すればよい。

ところで、図３（ａ），（ｂ）それぞれの右下に示したように、センサ基板１の上記一表面に平行な面内でフレーム部１１の一辺に沿った一方向をｘ軸の正方向、この一辺に直交する辺に沿った一方向をｙ軸の正方向、センサ基板１の厚み方向の一方向をｚ軸の正方向と規定すれば、重り部１２は、ｘ軸方向に延長されてコア部１２ａを挟む２つ１組の撓み部１３，１３と、ｙ軸方向に延長されてコア部１２ａを挟む２つ１組の撓み部１３，１３とを介してフレーム部１１に支持されていることになる。なお、上述のｘ軸、ｙ軸、ｚ軸の３軸により規定した直交座標では、センサ基板１において上述のシリコン層１０ｃにより形成された部分の表面における重り部１２の中心位置を原点としている。

重り部１２のコア部１２ａからｘ軸の正方向に延長された撓み部１３（図３（ａ）の右側の撓み部１３）は、コア部１２ａ近傍に２つ１組のゲージ抵抗Ｒｘ２，Ｒｘ４が形成されるとともに、フレーム部１１近傍に１つのゲージ抵抗Ｒｚ２が形成されている。一方、重り部１２のコア部１２ａからｘ軸の負方向に延長された撓み部１３（図３（ａ）の左側の撓み部１３）は、コア部１２ａ近傍に２つ１組のゲージ抵抗Ｒｘ１，Ｒｘ３が形成されるとともに、フレーム部１１近傍に１つのゲージ抵抗Ｒｚ３が形成されている。ここに、コア部１２ａ近傍に形成された４つのゲージ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、ｘ軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部１３の長手方向に一致するように形成してあり、図４における左側のブリッジ回路Ｂｘを構成するように図示しない配線（センサ基板１に形成されている拡散層配線、金属配線など）によって接続されている。なお、ゲージ抵抗Ｒｘ１〜Ｒｘ４は、ｘ軸方向の加速度がかかったときに撓み部１３において応力が集中する応力集中領域に形成されている。

また、重り部１２のコア部１２ａからｙ軸の正方向に延長された撓み部１３（図３（ａ）の上側の撓み部１３）はコア部１２ａ近傍に２つ１組のゲージ抵抗Ｒｙ１，Ｒｙ３が形成されるとともに、フレーム部１１近傍に１つのゲージ抵抗Ｒｚ１が形成されている。一方、重り部１２のコア部１２ａからｙ軸の負方向に延長された撓み部１３（図３（ａ）の下側の撓み部１３）はコア部１２ａ近傍に２つ１組のゲージ抵抗Ｒｙ２，Ｒｙ４が形成されるとともに、フレーム部１１側の端部に１つのゲージ抵抗Ｒｚ４が形成されている。ここに、コア部１２ａ近傍に形成された４つのゲージ抵抗Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４は、ｙ軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部１３の長手方向に一致するように形成してあり、図４における中央のブリッジ回路Ｂｙを構成するように図示しない配線（センサ基板１に形成されている拡散層配線、金属配線など）によって接続されている。なお、ゲージ抵抗Ｒｙ１〜Ｒｙ４は、ｙ軸方向の加速度がかかったときに撓み部１３において応力が集中する応力集中領域に形成されている。

また、フレーム部１１近傍に形成された４つのゲージ抵抗Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、ｚ軸方向の加速度を検出するために形成されたものであり、図４における右側のブリッジ回路Ｂｚを構成するように図示しない配線（センサ基板１に形成されている拡散層配線、金属配線など）によって接続されている。ただし、２つ１組となる撓み部１３，１３のうち一方の組の撓み部１３，１３に形成したゲージ抵抗Ｒｚ１，Ｒｚ４は長手方向が撓み部１３，１３の長手方向と一致するように形成されているのに対して、他方の組の撓み部１３，１３に形成したゲージ抵抗Ｒｚ２，Ｒｚ３は長手方向が撓み部１３，１３の幅方向（短手方向）と一致するように形成されている。

ここで、センサ基板１の基本的な動作の一例について説明する。

いま、センサ基板１に加速度がかかっていない状態で、センサ基板１に対してｘ軸の正方向に加速度がかかったとすると、ｘ軸の負方向に作用する重り部１２の慣性力によってフレーム部１１に対して重り部１２が変位し、結果的にｘ軸方向を長手方向とする撓み部１３，１３が撓んで当該撓み部１３，１３に形成されているゲージ抵抗Ｒｘ１〜Ｒｘ４の抵抗値が変化することになる。この場合、ゲージ抵抗Ｒｘ１，Ｒｘ３は引張応力を受け、ゲージ抵抗Ｒｘ２，Ｒｘ４は圧縮応力を受ける。一般的にゲージ抵抗は引張応力を受けると抵抗値（抵抗率）が増大し、圧縮応力を受けると抵抗値（抵抗率）が減少する特性を有しているので、ゲージ抵抗Ｒｘ１，Ｒｘ３は抵抗値が増大し、ゲージ抵抗Ｒｘ２，Ｒｘ４は抵抗値が減少することになる。したがって、図４に示した一対の入力端子ＶＤＤ，ＧＮＤ間に外部電源から一定の直流電圧を印加しておけば、図４に示した左側のブリッジ回路Ｂｘの出力端子Ｘ１，Ｘ２間の電位差がｘ軸方向の加速度の大きさに応じて変化する。同様に、ｙ軸方向の加速度がかかった場合には図４に示した中央のブリッジ回路Ｂｙの出力端子Ｙ１，Ｙ２間の電位差がｙ軸方向の加速度の大きさに応じて変化し、ｚ軸方向の加速度がかかった場合には図４に示した右側のブリッジ回路Ｂｚの出力端子Ｚ１，Ｚ２間の電位差がｚ軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサ基板１は、各ブリッジ回路Ｂｘ〜Ｂｚそれぞれの出力電圧の変化を検出することにより、当該センサ基板１に作用したｘ軸方向、ｙ軸方向、ｚ軸方向それぞれの加速度を検出することができる。本実施形態では、各撓み部１３が可撓性要素部を構成し、センサ基板１が機能基板を構成している。また、重り部１２と各撓み部１３とで可動部を構成し、各ゲージ抵抗（ピエゾ抵抗）Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４それぞれが、センサ基板１におけるセンシング部を構成している。

ところで、センサ基板１は、上述の３つのブリッジ回路Ｂｘ，Ｂｙ，Ｂｚに共通の２つの入力端子ＶＤＤ，ＧＮＤと、ブリッジ回路Ｂｘの２つの出力端子Ｘ１，Ｘ２と、ブリッジ回路Ｂｙの２つの出力端子Ｙ１，Ｙ２と、ブリッジ回路Ｂｚの２つの出力端子Ｚ１，Ｚ２とを備えており、これらの各入力端子ＶＤＤ，ＧＮＤおよび各出力端子Ｘ１，Ｘ２，Ｙ１，Ｙ２，Ｚ１，Ｚ２が、上記一表面側（つまり、第１のカバー基板２側）に第１の電気接続用金属層１９として設けられており、第１のカバー基板２に形成された貫通孔配線２４と電気的に接続されている。すなわち、センサ基板１には、８つの電気接続用金属層１９が形成され、第１のカバー基板２には、８つの貫通孔配線２４が形成されている。なお、８つの第１の電気接続用金属層１９は、外周形状が矩形状（本実施形態では、正方形状）であり、フレーム部１１の周方向に離間して配置されている（矩形枠状のフレーム部１１の４辺それぞれに２つずつ配置されている）。

ここにおいて、センサ基板１は、上記一表面側において上記シリコン層１０ｃ上にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜１６が形成されており、第１の電気接続用金属層１９および上記金属配線は絶縁膜１６上に形成されている。

また、第１の電気接続用金属層１９は、接合用のＡｕ膜と絶縁膜１６との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、第１の電気接続用金属層１９は、絶縁膜１６上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。なお、第１の電気接続用金属層１９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、Ａｕ膜と絶縁膜１６との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。

上述の各ゲージ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４および上記各拡散層配線は、上記シリコン層１０ｃにおけるそれぞれの形成部位に適宜濃度のｐ形不純物をドーピングすることにより形成され、上記金属配線は、絶縁膜１６上にスパッタ法や蒸着法などにより成膜した金属膜（例えば、Ａｌ膜、Ａｌ合金膜など）をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されている。なお、上記金属配線は絶縁膜１６に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。

第１のカバー基板２は、厚み方向に貫通する複数（本実施形態では、８つ）の貫通孔２２が形成されており、厚み方向の両面と各貫通孔２２の内面とに跨って熱絶縁膜（シリコン酸化膜）からなる絶縁膜２３が形成され、貫通孔配線２４と貫通孔２２の内面との間に絶縁膜２３の一部が介在している。ここにおいて、第１のカバー基板２の８つの貫通孔配線２４は当該第１のカバー基板２の周方向に離間して形成されている。なお、貫通孔配線２４の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉなどを採用してもよい。

また、第１のカバー基板２は、一表面側（センサ基板１側の表面側）に、各貫通孔配線２４それぞれと電気的に接続された複数（本実施形態では、８つ）の第２の電気接続用金属層２９が形成されている。ここで、第１のカバー基板２は、第２の電気接続用金属層２９の外周形状が矩形状（本実施形態では、正方形状）であり、センサ基板１の第１の電気接続用金属層１９と接合されて電気的に接続されるように配置してある。

ここにおいて、第２の電気接続用金属層２９は、接合用のＡｕ膜と絶縁膜２３との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、第２の電気接続用金属層２９は、絶縁膜２３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。なお、第２の電気接続用金属層２９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。また、Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、Ａｕ膜と絶縁膜２３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。

また、第１のカバー基板２は、他表面側（センサ基板１側とは反対側の表面側）に、各貫通孔配線２４それぞれと電気的に接続された複数の外部接続用電極２５が形成されている。ここで、各外部接続用電極２５は、厚み方向に積層されたＴｉ膜とＣｕ膜とＮｉ膜とＡｕ膜との積層膜により構成されており、最上層がＡｕ膜となっている。本実施形態では、各外部接続用電極２５の外周形状が矩形状となっており、第１のカバー基板２の上記他表面側に、各外部接続用電極２５と各貫通孔配線２４とを電気的に接続する複数（本実施形態では、８つ）の配線２６が形成されている。なお、各配線２６は、各外部接続用電極２５と同様に厚み方向に積層されたＴｉ膜とＣｕ膜とＮｉ膜とＡｕ膜との積層膜により構成されており、各外部接続用電極２５と連続一体に形成されている。また、本実施形態では、各外部接続用電極２５が半田リフロー用パッドを構成しており、各外部接続用電極２５の大きさを、半田リフローに適した大きさ（２００μｍ□以上）を下回らないように設計してあり、隣り合う外部接続用電極２５間の距離を、半田リフローに適した距離を下回らないように設計してある。

ところで、本実施形態の加速度センサＡにおけるセンサ基板１と第１のカバー基板２とは、センサ基板１の第１の電気接続用金属層１９と第１のカバー基板２の第２の電気接続用金属層２９とがＡｕバンプからなる接合部９を介して接合されて電気的に接続されている。なお、本実施形態では、上述のようにセンサ基板１と第１のカバー基板２との接合部９をＡｕバンプにより形成してあり、３０℃〜４００℃の温度範囲内でセンサ基板１と第１のカバー基板２とを接合しているが、接合部９を半田により形成して２７０℃程度の温度で半田リフローにより接合するようにしてもよい。

本実施形態では、接合部９の突出高さによりセンサ基板１の可動部と第１のカバー基板２との間の間隔を制御することができ、第１のカバー基板２側への可動部の変位空間を確保することができる。また、本実施形態の加速度センサＡは、各カバー基板２，３の平面サイズがセンサ基板１の平面サイズよりも大きくなっており、第１のカバー基板２の外部接続用電極２５をセンサ基板１側とは反対側の表面の周部においてセンサ基板１とは重ならない領域に形成してある。要するに、本実施形態の加速度センサＡは、第１のカバー基板２の外部接続用電極２５を第１のカバー基板２におけるセンサ基板１との接合領域よりも外側に形成してある。

第２のカバー基板３は、第１のカバー基板２との対向面に、センサ基板１を収納する収納凹所３２が形成されており、第１のカバー基板２と第２のカバー基板３との周部同士が全周に亘って接合されている。ここにおいて、本実施形態では、第１のカバー基板２と第２のカバー基板３とが、Ｓｉ−ＳｉＯ_２の組み合わせの常温接合法により常温（例えば、３０℃）下で直接接合されているが、両者の周部の互いの表面側にＡｕ膜を有する封止用金属層を形成して、Ａｕ−Ａｕの組み合わせの常温接合により直接接合するようにしてもよい。常温接合法では、接合前に互いの接合面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合面の清浄化・活性化を行ってから、接合面同士を接触させ、常温下で接合する。なお、本実施形態の加速度センサＡの製造時には、第１のカバー基板２と第２のカバー基板３とはウェハレベルで接合している。要するに、本実施形態の加速度センサＡの製造時には、第１のカバー基板２を多数形成し多数のチップ状のセンサ基板１を接合した第１のシリコンウェハと第２のカバー基板３を多数形成した第２のシリコンウェハとをウェハレベルで接合してから、個々の加速度センサＡに切断するダイシング工程を行う。

本実施形態では、第１のカバー基板２と第２のカバー基板３との接合方法として、常温接合法を採用しているので、センサ基板１の残留応力を少なくすることができる。ここで、本実施形態では、センサ基板１と各カバー基板２，３が同じ半導体材料であるＳｉにより形成されているので、センサ基板１と各カバー基板２，３との線膨張率差に起因した応力（センサ基板１における残留応力）が各ゲージ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４の抵抗値に与える影響を低減できるから、上記応力がブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力信号に与える影響を低減でき、各カバー基板２，３がセンサ基板１と異なる材料により形成されている場合、両カバー基板２，３が異なる材料により形成されている場合に比べて、センサ特性のばらつきを低減することができる。なお、センサ基板１は、ＳＯＩウェハを加工して形成してあるが、ＳＯＩウェハに限らず、例えば、シリコンウェハを加工して形成してもよい。

第２のカバー基板３の収納凹所３２は、リソグラフィ技術およびエッチング技術を利用して形成してある。ここで、本実施形態では、第２のカバー基板３における収納凹所３２の内底面とセンサ基板１との間に、重り部１２の変位空間が形成されるように収納凹所３２の深さ寸法を設定してある。要するに、本実施形態の加速度センサＡでは、センサ基板１がＡｕバンプからなる接合部９を介して第１のカバー基板２にフリップチップ実装されており、第１のカバー基板２と、第１のカバー基板２の上記一表面側においてセンサ基板１を囲む形で第１のカバー基板２に接合された第２のカバー基板３とでパッケージが構成されている。

ところで、上述の第１のカバー基板２は、第２の電気接続用金属層２９と当該第２の電気接続用金属層２９に電気的に接続された外部接続用電極２５とを機能基板であるセンサ基板１の厚み方向において重ならないようにずらしてあり、第２の電気接続用金属層２９と当該第２の電気接続用金属層２９に電気的に接続された外部接続用電極２５との間の領域において上記一表面側および上記他表面側それぞれに、外部接続用電極２５と実装基板４０の導体パターン４３とを半田からなる接合部５０により接合することに伴い可撓性要素部である撓み部１３に発生する応力を緩和する溝部２０ｂが形成されている。ここにおいて、第１のカバー基板２は、互いに電気的に接続される第２の電気接続用金属層２９と外部接続用電極２５とが一面内方向（図１の左右方向）において第２の電気接続用金属層２９よりも外部接続用電極２５が外側に位置するように両者の形成位置をずらしてある。また、第１のカバー基板２は、第２の電気接続用金属層２９と当該第２の電気接続用金属層２９に電気的に接続された外部接続用電極２５との間に蛇腹状構造部２８が形成されるように上記一表面側の溝部２０ｂの形成位置と上記他表面側の溝部２０ｂの形成位置とを上記一面内方向にずらしてある。

上述の各溝部２０ｂの深さ寸法は、第１のカバー基板２の厚み寸法の半分よりもやや大きな寸法に設定してあるが、第１のカバー基板２の上記一表面側に形成する溝部２０ｂの深さ寸法と上記他表面側に形成する溝部２０ｂの深さ寸法とは必ずしも同じ値に設定する必要はなく、第１のカバー基板２の厚み寸法をＴ１、第２のカバー基板２の上記一表面に形成する溝部２０ｂの深さ寸法をＤ１、第２のカバー基板２の上記他表面に形成する溝部２０ｂの深さ寸法をＤ２とすれば、Ｔ１≦（Ｄ１＋Ｄ２）の条件を満たすように適宜設定すればよい。ここにおいて、第１のカバー基板２の溝部２０ｂは、例えば誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置を用いた異方性エッチング技術を利用して形成すればよい。また、本実施形態では、溝部２０ｂを形成した後に上述の絶縁膜２３を形成するようにしているので、溝部２０ｂの内面にも絶縁膜２３の一部が形成されている。

なお、本実施形態の加速度センサＡでは、第１のカバー基板２の上記他表面側において外部接続用電極２５と貫通孔配線２４とを電気的に接続する配線２６の一部が溝部２０ｂの内面に沿って形成されており、配線２６の一部を溝部２０ｂの内面に沿って形成する場合には、配線２６の材料として、貫通孔配線２４と同様にＣｕを採用することが望ましい。

以上説明した本実施形態の加速度センサＡでは、第１のカバー基板２の第２の電気接続用金属層２９と当該第２の電気接続用金属層２９に電気的に接続された外部接続用電極２５との間の領域において上記一表面側および上記他表面側それぞれに、外部接続用電極２５と実装基板４０の導体パターン４３との接合に伴い可撓性要素部である撓み部１３に発生する応力を緩和する溝部２０ｂが形成され、第２の電気接続用金属層２９と当該第２の電気接続用金属層２９に電気的に接続された外部接続用電極２５との間に蛇腹状構造部２８が形成されるように上記一表面側の溝部２０ｂの形成位置と上記他表面側の溝部２０ｂの形成位置とをずらしてあるので、外部接続用電極２５と撓み部１３との間に蛇腹状構造部２８が存在することとなり、実装基板２０から撓み部１３までの応力伝達距離が長くなるから、実装基板４０との線膨張率差に起因して撓み部１３に生じる応力をより緩和することが可能となり、特性劣化（本実施形態では、センサ特性の劣化）を抑制できる。

また、本実施形態の加速度センサＡは、外部接続用電極２５の周辺に外部接続用電極２５の材料に比べて半田濡れ性の低い材料（例えば、ＳｉＯ_２、レジストなどの絶縁材料）により形成された絶縁膜からなる半田広がり防止部２７が形成されているので、実装基板４０へ半田リフローにより実装する際に半田が外部接続用電極２５の周辺まで流出するのを防止することができて接合面積の増大による応力の増大を抑制することができる。

なお、本実施形態では、加速度センサＡと実装基板４０との接合部５０を半田により形成しているが、接合部５０は半田に限らず、Ａｕバンプなどのバンプにより形成してもよく、接合部５０をＡｕバンプにより形成する場合には、接合部５０を半田により形成する場合に比べて各外部接続用電極２５の大きさを小さくすることが可能となる（例えば、半田により形成する場合には２００μｍ□以上の大きさに設定するのが望ましいが、Ａｕバンプにより形成する場合には１００μｍ□以下の大きさに設定することが可能となる）。ここにおいて、接合部５０を半田により形成する場合の接合温度は２７０℃程度、接合部５０をＡｕバンプにより形成する場合の接合温度は１００〜４００℃程度に設定すればよい。

また、本実施形態では、第１のカバー基板２を第１のシリコンウェハを加工して形成するとともに、第２のカバー基板３を第２のシリコンウェハを加工して形成してあるが、各カバー基板２，３は、シリコンウェハに限らず、センサ基板１の基礎となるＳＯＩウェハとの線膨張率差が小さな基板であればよく、例えば、パイレックス（登録商標）などのガラス基板やセラミック基板（例えば、アルミナセラミック基板）などを採用してもよい。

（実施形態２）
本実施形態の加速度センサＡの基本構成は実施形態１と略同じであって、図５に示すように、第１のカバー基板２の各溝部２０ｂが、内底面から離れるほど開口面積が徐々に大きくなるテーパ状に形成されている点が相違し、他の構成は実施形態１と同様なので説明を省略する。

しかして、本実施形態の加速度センサＡでは、第１のカバー基板２の上記他表面側（図５における下面側）の溝部２０ｂに沿って一部が形成される配線２６の形成が容易になり、配線２６の断線が起こりにくくなる。

（実施形態３）
本実施形態の加速度センサＡの基本構成は実施形態１と略同じであって、図６に示すように、互いに電気的に接続される第２の電気接続用金属層２９と外部接続用電極２５とが第１のカバー基板２の一面内方向（図６の左右方向）において第２の電気接続用金属層２９よりも外部接続用電極２５が内側に位置するように両者の形成位置をずらしてある。また、第１のカバー基板２は、第２の電気接続用金属層２９と当該第２の電気接続用金属層２９に電気的に接続された外部接続用電極２５との間に蛇腹状構造部２８が形成されるように上記一表面側の溝部２０ｂの形成位置と上記他表面側の溝部２０ｂの形成位置とを上記一面内方向にずらしてある。なお、他の構成は実施形態１と同様なので説明を省略する。

しかして、本実施形態の加速度センサＡでは、実施形態１のように第２の電気接続用金属層２９よりも外部接続用電極２５が外側に位置するように両者の形成位置をずらしてある場合に比べて、可撓性要素部である撓み部１３（図１参照）に生じる応力を低減することができるとともに、加速度センサＡの平面サイズの小型化を図れる（つまり、パッケージの小型化を図れる）。なお、本実施形態の加速度センサＡにおいても、実施形態２と同様に、各溝部２０ｂを、内底面から離れるほど開口面積が徐々に大きくなるテーパ状に形成してもよい。

（実施形態４）
本実施形態の加速度センサＡの基本構成は実施形態３と略同じであって、図７に示すように、外部接続用電極２５と電気的に接続される配線２６が溝部２０ｂを避けて形成されている点が相違し、他の構成は実施形態３と同様なので説明を省略する。

しかして、本実施形態の加速度センサＡでは、外部接続用電極２５と電気的に接続される配線２６が溝部２０ｂを避けて形成されているので、配線２６の形成が容易になり、溝部２０ｂでの段差に起因した配線２６の断線を防止することができる。

なお、上記各実施形態の加速度センサＡにおいて、各溝部２０ｂを第１のカバー基板２の材料であるＳｉよりも弾性率（ヤング率）の低い低弾性材料で充実させることで、機械的強度を高めるとともに溝部２０ｂへの異物の侵入を防止するようにしてもよい。

上述の低弾性材料としては、樹脂（例えば、ポリエチレンなど）や金属（例えば、Ａｕ、Ａｇ、Ａｌ、Ｚｎなど）を採用すればよく、樹脂を採用する場合には、ポッティング技術やスピンコート技術などを利用して溝部２０ｂに充実させればよく、金属を採用する場合には、めっき法やスパッタ法などを利用して溝部２０ｂに充実させればよい。ここにおいて、低弾性材料として、樹脂を採用すれば、金属を採用する場合に比べて溝部２０ｂへ容易に充実させることができる。また、溝部２０ｂが実施形態２のようにテーパ状に形成されている場合の方が溝部２０ｂへ容易に充実させることができる。なお、第１のカバー基板２の材料であるＳｉのヤング率は１３０ＧＰａであるのに対して、上述の低弾性材料として採用可能なポリエチレン、Ａｕ、Ａｇ、Ａｌ、Ｚｎのヤング率は、それぞれ、７．６×１０^−１ＧＰａ、７８ＧＰａ、８２．７ＧＰａ、７０．３ＧＰａ、１０８ＧＰａである。また、第１のカバー基板２の材料としてアルミナセラミックを採用する場合には、上述の低弾性材料として、アルミナセラミックよりも弾性率の低い材料を採用すればよく、アルミナセラミックのヤング率が３５５ＧＰａであってＳｉのヤング率よりも大きいので、例えば、Ｃｕ、Ｎｉ、Ｐｔ、鋼鉄などの金属の採用も可能となり、低弾性材料の選択肢が増える。Ｃｕ、Ｎｉ、Ｐｔ、鋼鉄のヤング率は、それぞれ、１３０ＧＰａ、１９９ＧＰａ〜２２０ＧＰａ、２０６ＧＰａである。

上述の各実施形態では、半導体装置として、ピエゾ抵抗形の加速度センサを例示したが、本発明の技術思想は、ピエゾ抵抗形の加速度センサに限らず、例えば、容量形の加速度センサやジャイロセンサ、圧力センサ、マイクロアクチュエータ、マイクロリレー、マイクロバルブなどにも適用できる。

実施形態１の加速度センサを実装基板に実装した状態を示す概略断面図である。同上の加速度センサを実装基板に実装した状態を示す要部概略断面図である。同上の加速度センサにおけるセンサ基板を示し、（ａ）は概略平面図、（ｂ）は概略断面図である。同上の加速度センサにおけるセンサ基板の回路図である。実施形態２の加速度センサを実装基板に実装した状態を示す要部概略断面図である。実施形態３の加速度センサを実装基板に実装した状態を示す要部概略断面図である。実施形態４の加速度センサを実装基板に実装した状態を示す要部概略断面図である。

符号の説明

Ａ加速度センサ（半導体装置）
１センサ基板（機能基板）
２第１のカバー基板
３第２のカバー基板
９接合部
１３撓み部（可撓性要素部）
１９第１の電気接続用金属層
２０ｂ溝部
２３絶縁膜
２５外部接続用電極（半田リフロー用パッド）
２６配線
２７半田広がり防止部
２８蛇腹状構造部
２９第２の電気接続用金属層
４０実装基板
４３導体パターン
５０接合部

Claims

半導体基板を用いて形成され薄肉の可撓性要素部を有する機能基板と、一表面側に機能基板の複数の第１の電気接続用金属層と接合された複数の第２の電気接続用金属層を有するとともに他表面側に複数の第２の電気接続用金属層それぞれと貫通孔配線を介して電気的に接続された複数の外部接続用電極を有する第１のカバー基板と、第１のカバー基板との間に機能基板を囲む形で第１のカバー基板の前記一表面側に接合された第２のカバー基板とを備え、第１のカバー基板は、第２の電気接続用金属層と当該第２の電気接続用金属層に電気的に接続された外部接続用電極とを機能基板の厚み方向において重ならないようにずらしてあり、第２の電気接続用金属層と当該第２の電気接続用金属層に電気的に接続された外部接続用電極との間の領域において前記一表面側および前記他表面側それぞれに、外部接続用電極と実装基板の導体パターンとの接合に伴い可撓性要素部に発生する応力を緩和する溝部が形成され、第２の電気接続用金属層と当該第２の電気接続用金属層に電気的に接続された外部接続用電極との間に蛇腹状構造部が形成されるように前記一表面側の溝部の形成位置と前記他表面側の溝部の形成位置とをずらしてあることを特徴とする半導体装置。
前記第１のカバー基板は、前記外部接続用電極が半田リフロー用パッドであり、半田リフロー用パッドの周辺に当該半田リフロー用パッドの材料に比べて半田濡れ性の低い材料からなる半田広がり防止部が形成されてなることを特徴とする請求項１記載の半導体装置。
前記第１のカバー基板の前記他表面側で前記外部接続用電極と前記貫通孔配線とを電気的に接続する配線が前記溝部を避けて形成されてなることを特徴とする請求項１または請求項２記載の半導体装置。