JP4611227B2 - 複合ウエハ構造の製造方法 - Google Patents
複合ウエハ構造の製造方法 Download PDFInfo
- Publication number
- JP4611227B2 JP4611227B2 JP2006062562A JP2006062562A JP4611227B2 JP 4611227 B2 JP4611227 B2 JP 4611227B2 JP 2006062562 A JP2006062562 A JP 2006062562A JP 2006062562 A JP2006062562 A JP 2006062562A JP 4611227 B2 JP4611227 B2 JP 4611227B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- device wafer
- bonding surface
- base
- base wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Description
22、32 デバイス・ウエハ
221、321 第1の周縁
222、322 接合面
224、324 底面
226 溝
228、328 余白
24、34 ベース・ウエハ
241、341 第2の周縁
242、342 上面
26、36 酸化層
326 マイクロ・ボイド
Claims (20)
- 複合ウエハ構造の製造方法であって、
(a)第1の周縁、接合面、および底面を有するデバイス・ウエハを準備するステップと、
(b)前記デバイス・ウエハの前記第1の周縁に沿って前記接合面上に溝を形成するステップであって、余白が、前記溝と前記デバイス・ウエハの前記第1の周縁との間に存在するステップと、
(c)上面を有するベース・ウエハを準備するステップと、
(d)前記ベース・ウエハの前記上面上へ前記デバイス・ウエハの前記接合面を接合するステップと、
(e)前記複合ウエハ構造を完成させるために、前記デバイス・ウエハの最初の厚さが求める厚さに減少するまで、前記デバイス・ウエハの前記底面を研削および研磨するステップとを含み、
前記デバイス・ウエハの前記底面の前記研削および研磨中に、前記溝の先端で誘発される亀裂によって前記余白が破断し、次いで取り除かれることを特徴とする方法。 - 前記ベース・ウエハが第2の周縁を有し、ステップ(d)の後で、前記ベース・ウエハの前記上面と接合されていない前記デバイスの前記接合面上の最大半径距離が不整合なずれとして画定され、前記余白の太さが前記不整合なずれと等しい、またはそれよりも大きいことを特徴とする請求項1に記載の方法。
- 前記ベース・ウエハの直径が、前記デバイス・ウエハの直径と等しくなるように小さくされるまで、前記ベース・ウエハの前記第2の周縁を研削またはレーザー切断するステップをさらに含むことを特徴とする請求項2に記載の方法。
- ステップ(d)とステップ(e)の間に、
前記デバイス・ウエハと前記ベース・ウエハの間の接合強度を強化するためにアニール処理を実行するステップをさらに含むことを特徴とする請求項1に記載の方法。 - ステップ(d)で、前記デバイス・ウエハの前記接合面が前記ベース・ウエハの前記上面上へ接合される前に、プラズマ処理が、前記デバイス・ウエハの前記接合面および前記ベース・ウエハの前記上面に加えられることを特徴とする請求項4に記載の方法。
- 前記溝が、機械的加工、レーザー切断加工、エッチング加工、またはウォータージェット切断加工によって形成されることを特徴とする請求項1に記載の方法。
- 前記デバイス・ウエハおよび前記ベース・ウエハが、どちらも半導体材料から形成されることを特徴とする請求項1に記載の方法。
- ステップ(c)とステップ(d)の間に、
前記デバイス・ウエハの前記接合面および/または前記ベース・ウエハの前記上面上に酸化層を形成するステップをさらに含むことを特徴とする請求項7に記載の方法。 - 前記半導体材料がシリコン材料であることを特徴とする請求項8に記載の方法。
- 前記デバイス・ウエハが第1の半導体材料から形成され、前記ベース・ウエハが前記第1の半導体材料と異なる第2の半導体材料から形成されることを特徴とする請求項1に記載の方法。
- 前記第2の半導体材料がシリコン材料であり、前記第1の半導体材料が、SiGe材料および酸化物材料からなる群から選択される材料であることを特徴とする請求項10に記載の方法。
- 複合ウエハ構造の製造方法であって、
(a)第1の周縁、接合面、および底面を有するデバイス・ウエハを準備するステップと、
(b)前記第1の周縁に沿い、かつ余白により前記第1の周縁から隔たった領域で、水素イオン注入処理が前記デバイス・ウエハの前記接合面に対して実行されるステップであって、その結果前記領域で、前記接合面付近から前記接合面下の所定の深さまで前記デバイス・ウエハ内に水素イオンが注入されるステップと、
(c)上面を有するベース・ウエハを準備するステップと、
(d)前記ベース・ウエハの前記上面上へ前記デバイス・ウエハの前記接合面を接合するステップと、
(e)前記接合面付近から前記接合面下の前記所定の深さまで、前記デバイス・ウエハ内に分布するマイクロ・ボイドへと注入された水素イオンを集めるためにアニール処理を実行するステップと、
(f)前記複合ウエハ構造を完成させるために、前記デバイス・ウエハの最初の厚さが求める厚さに減少するまで、前記デバイス・ウエハの前記底面を研削および研磨するステップとを含み、
前記デバイス・ウエハの前記底面の前記研削および研磨中に、前記マイクロ・ボイドによって前記余白が破断し、次いで取り除かれることを特徴とする方法。 - 前記ベース・ウエハが第2の周縁を有し、前記ベース・ウエハの前記上面上へ前記デバイス・ウエハの前記接合面を接合するステップの後で、前記ベース・ウエハの前記上面と接合されていない前記デバイスの前記接合面上の最大半径距離が不整合なずれとして画定され、前記余白の太さが前記不整合なずれと等しい、またはそれよりも大きいことを特徴とする請求項12に記載の方法。
- 前記ベース・ウエハの直径が、前記デバイス・ウエハの直径と等しくなるように小さくされるまで、前記ベース・ウエハの前記第2の周縁を研削またはレーザー切断するステップをさらに含むことを特徴とする請求項13に記載の方法。
- ステップ(d)で、前記デバイス・ウエハの前記接合面が前記ベース・ウエハの前記上面上へ接合される前に、プラズマ処理が、前記デバイス・ウエハの前記接合面および前記ベース・ウエハの前記上面に加えられることを特徴とする請求項12に記載の方法。
- 前記デバイス・ウエハおよび前記ベース・ウエハが、どちらも半導体材料から形成されることを特徴とする請求項12に記載の方法。
- ステップ(c)とステップ(d)の間に、
前記デバイス・ウエハの前記接合面および/または前記ベース・ウエハの前記上面上に酸化層を形成するステップをさらに含むことを特徴とする請求項16に記載の方法。 - 前記半導体材料がシリコン材料であることを特徴とする請求項17に記載の方法。
- 前記デバイス・ウエハが第1の半導体材料から形成され、前記ベース・ウエハが前記第1の半導体材料と異なる第2の半導体材料から形成されることを特徴とする請求項12に記載の方法。
- 前記第2の半導体材料がシリコン材料であり、前記第1の半導体材料が、SiGe材料および酸化物材料からなる群から選択される材料であることを特徴とする請求項19に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094124815A TWI270928B (en) | 2005-07-22 | 2005-07-22 | Method of manufacturing composite wafer sructure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007036185A JP2007036185A (ja) | 2007-02-08 |
JP4611227B2 true JP4611227B2 (ja) | 2011-01-12 |
Family
ID=37679611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006062562A Expired - Fee Related JP4611227B2 (ja) | 2005-07-22 | 2006-03-08 | 複合ウエハ構造の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7816233B2 (ja) |
JP (1) | JP4611227B2 (ja) |
TW (1) | TWI270928B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4839818B2 (ja) * | 2005-12-16 | 2011-12-21 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
JP5039394B2 (ja) | 2007-02-16 | 2012-10-03 | 株式会社エクセディ | ロックアップ装置およびそれを備えた流体式トルク伝達装置 |
FR3007576B1 (fr) * | 2013-06-19 | 2015-07-10 | Soitec Silicon On Insulator | Procede de transfert d'une couche de circuits. |
JP6396854B2 (ja) * | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
CN112005341B (zh) * | 2018-04-27 | 2024-01-09 | 东京毅力科创株式会社 | 基板处理***和基板处理方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0799295A (ja) * | 1993-06-07 | 1995-04-11 | Canon Inc | 半導体基体の作成方法及び半導体基体 |
JPH10135147A (ja) * | 1996-11-01 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 結晶薄膜の製造方法及び太陽電池の製造方法 |
JP2003234455A (ja) * | 2002-02-07 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69425943T2 (de) * | 1993-11-05 | 2001-04-12 | Vari Lite Inc | Lichtmusterschablone und Laserablationsverfahren bzw. -gerät zu deren Herstellung |
US6247820B1 (en) * | 1995-02-13 | 2001-06-19 | Johnson Controls Technology Company | Electro-optic mirror with contrasting display |
US6743723B2 (en) * | 1995-09-14 | 2004-06-01 | Canon Kabushiki Kaisha | Method for fabricating semiconductor device |
EP1251502B1 (en) * | 1995-10-09 | 2004-07-28 | Matsushita Electric Industrial Co., Ltd. | An optical disk with an optical barcode |
TW346213U (en) | 1997-08-01 | 1998-11-21 | Acer Peripherals Inc | Improvement for multiple pushing key |
JP3324469B2 (ja) * | 1997-09-26 | 2002-09-17 | 信越半導体株式会社 | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
WO2001093334A1 (fr) * | 2000-05-30 | 2001-12-06 | Shin-Etsu Handotai Co.,Ltd. | Procede de fabrication d'une plaquette collee et cette derniere |
US6808778B2 (en) * | 2000-07-04 | 2004-10-26 | Tdk Corporation | Optical recording medium |
JP2002353424A (ja) * | 2001-03-23 | 2002-12-06 | Seiko Epson Corp | 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器 |
US6541356B2 (en) | 2001-05-21 | 2003-04-01 | International Business Machines Corporation | Ultimate SIMOX |
US7129123B2 (en) * | 2002-08-27 | 2006-10-31 | Shin-Etsu Handotai Co., Ltd. | SOI wafer and a method for producing an SOI wafer |
JP2004087768A (ja) * | 2002-08-27 | 2004-03-18 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
JP2004134672A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 |
WO2005036626A1 (ja) * | 2003-10-09 | 2005-04-21 | Matsushita Electric Industrial Co., Ltd. | 接合の形成方法およびこれを用いて形成された被処理物 |
US7271076B2 (en) * | 2003-12-19 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device |
JP2005347301A (ja) * | 2004-05-31 | 2005-12-15 | Canon Inc | 基板の作製方法 |
US7572738B2 (en) * | 2005-05-23 | 2009-08-11 | Sony Corporation | Crack stop trenches in multi-layered low-k semiconductor devices |
-
2005
- 2005-07-22 TW TW094124815A patent/TWI270928B/zh not_active IP Right Cessation
- 2005-10-07 US US11/245,163 patent/US7816233B2/en not_active Expired - Fee Related
-
2006
- 2006-03-08 JP JP2006062562A patent/JP4611227B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0799295A (ja) * | 1993-06-07 | 1995-04-11 | Canon Inc | 半導体基体の作成方法及び半導体基体 |
JPH10135147A (ja) * | 1996-11-01 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 結晶薄膜の製造方法及び太陽電池の製造方法 |
JP2003234455A (ja) * | 2002-02-07 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200705525A (en) | 2007-02-01 |
US7816233B2 (en) | 2010-10-19 |
US20070020873A1 (en) | 2007-01-25 |
TWI270928B (en) | 2007-01-11 |
JP2007036185A (ja) | 2007-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5197017B2 (ja) | 2枚のウェハのアセンブリによって得られる構造体をトリミングする方法 | |
KR101185426B1 (ko) | 복합 트리밍 방법 | |
US8372728B2 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
JP4611227B2 (ja) | 複合ウエハ構造の製造方法 | |
US20050233544A1 (en) | Method of smoothing the outline of a useful layer of material transferred onto a support substrate | |
US20100048000A1 (en) | Method of manufacturing semiconductor chips | |
JP2008147412A (ja) | 半導体ウェハ,半導体装置及び半導体ウェハの製造方法ならびに半導体装置の製造方法 | |
CN102136448A (zh) | 对结构进行退火的退火过程 | |
TWI668800B (zh) | 脆性基板之分斷方法 | |
CN100399540C (zh) | 复合晶片结构的制造方法 | |
JP5466370B2 (ja) | 半導体チップの製造方法 | |
US7956441B2 (en) | Method of increasing the area of a useful layer of material transferred onto a support | |
JP4818076B2 (ja) | 多角形半導体チップの製造方法および製造装置 | |
US7179720B2 (en) | Pre-fabrication scribing | |
JP4531694B2 (ja) | 支持体に転移する材料から成る有用な層の面積を拡大する方法 | |
JP4368851B2 (ja) | 支持基板へ転送される有用な材料層の輪郭を平坦にする方法 | |
EP2680309A1 (en) | Composite substrate, electronic component, and production methods for composite substrate and electronic component | |
JP2008034875A (ja) | 半導体装置及びその製造方法 | |
JP2011054914A (ja) | 半導体装置の製造方法および半導体ウエハ | |
JP4652053B2 (ja) | 支持基板へ転送される有用な材料層の面積を増加させる方法 | |
TW202341248A (zh) | 具有矽及iii—n層之半導體晶圓的製造方法 | |
JP2008071907A (ja) | 半導体チップの製造方法、及び半導体チップ | |
CN114695078A (zh) | 具有一个或多个支撑结构的半导体结构 | |
KR20080114039A (ko) | Soi 웨이퍼 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4611227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |