JP2004134672A - 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 - Google Patents

超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 Download PDF

Info

Publication number
JP2004134672A
JP2004134672A JP2002299563A JP2002299563A JP2004134672A JP 2004134672 A JP2004134672 A JP 2004134672A JP 2002299563 A JP2002299563 A JP 2002299563A JP 2002299563 A JP2002299563 A JP 2002299563A JP 2004134672 A JP2004134672 A JP 2004134672A
Authority
JP
Japan
Prior art keywords
layer
state imaging
substrate
forming
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002299563A
Other languages
English (en)
Inventor
Hideo Yamanaka
山中　英雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002299563A priority Critical patent/JP2004134672A/ja
Priority to US10/680,548 priority patent/US7157352B2/en
Priority to TW092128140A priority patent/TWI246763B/zh
Priority to KR1020030070858A priority patent/KR20040033276A/ko
Publication of JP2004134672A publication Critical patent/JP2004134672A/ja
Priority to US11/196,967 priority patent/US7276429B2/en
Priority to US11/245,251 priority patent/US7521335B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14837—Frame-interline transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】支持基板に絶縁層を介して形成された半導体層を利用し、半導体層の支持基板からの分離性能を向上させて生産性および品質を向上可能な超薄型半導体装置並びに超薄型の裏面照射型固体撮像装置の製造方法を提供する。
【解決手段】支持基板２０に多孔質層等の剥離用層２１、第２半導体層２２、絶縁層２３、第１半導体層１２が積層された基材を形成し、第１半導体層１２に固体撮像センサ部および当該固体撮像センサ部に接続する突起状の接続電極３６を形成し、各固体撮像デバイスに分割する分割線に沿って、剥離用層２１に達する切削溝Ｓを形成し、切削溝Ｓ内を充填して第１半導体層１２を被覆し、接続電極３６を露出させる樹脂保護膜４０を形成し、剥離用層２１を境界に支持基板２０を剥離し、切削溝Ｓに充填した樹脂保護膜４０に沿って第２半導体層２２側から切断して、各固体撮像デバイスに分割する。
【選択図】図６

Description

【０００１】
【発明の属する技術分野】
本発明は、新しい超薄型ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板製法による超薄型半導体装置、特に新しい超薄型ＳＯＩ基板製法による超薄型片面樹脂封止チップサイズ中空パッケージの基板裏面側から入射される光を検出する裏面照射型固体撮像装置の製造方法及び製造装置に関する。
【０００２】
【従来の技術】
ＵＶ光、軟Ｘ線、電子線入力に対して感度を有するイメージセンサには、裏面照射型ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）などが用いられる。
即ち、ＵＶ光、軟Ｘ線、電子線は吸収係数が大きいので、ポリシリコン電極等の邪魔になるものが入射面に無いＣＣＤ、つまりＣＣＤ形成面の裏面から入射を行う裏面照射型ＣＣＤが好適である。
但し、通常のシリコン基板の厚みは４００〜５００μｍあるのでそのままでは裏面照射型として使えず、このシリコン基板の裏面をメカニカルまたはケミカルに、つまり裏面研削、または裏面研削及び裏面研磨、または裏面研削及び化学的エッチングにより薄型化している。
【０００３】
例えば特許文献１に記載の技術では、まず、ＣＣＤ裏面照射機能を形成した基板表面にポリイミド樹脂膜を形成し、この上に代替シリコン基板を固着し、ＣＣＤ基板の裏面全体を裏面研削し、更に鏡面状態までに裏面研磨する。続いて、研磨された基板面を化学エッチングし、機械的に削られて生じた基板表面付近の変質層を除去することで、所望の基板厚さの裏面照射型の光検出基板を得ている。
【０００４】
また、特許文献２に記載の技術では、ＣＣＤ裏面照射機能を形成した基板の裏面に窒化シリコン膜を形成し、フレーム状に残すチップ周辺部分の窒化シリコン膜は残してシリコンケミカルエッチング時のマスクとし、光などの入射部になるチップの裏面中央部分は窒化シリコン膜を除去し、裏面のケミカルエッチングを行い、１０〜２０μｍの所定厚みを得ている。
【０００５】
【特許文献１】
特開平６−３２６２９３号公報
【特許文献２】
特開平７−２４５３８６号公報
【特許文献３】
特開２００１−２６７５４２号公報
【特許文献４】
特開２０００−８８６４０号公報
【特許文献５】
特開平９−１６６４９７号公報
【特許文献６】
特開平１０−２０９４１７号公報
【特許文献７】
特許第２６０８３５１号
【特許文献８】
特開平１１−１９５５６２号公報
【特許文献９】
特許第３０４８２０１号
【特許文献１０】
特開２０００−１９６０４７号公報
【特許文献１１】
特開２００１−７７０４４号公報
【特許文献１２】
特開平５−２１１１２８号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、このような機械的、化学的または機械的および化学的方法では、光などの入射部になるチップの裏面中央部分に必要とされる基板厚みのバラツキが発生し、ＣＣＤセンサの受光感度が不均一になったり、暗電流による固定パターン雑音が増加するなどの不具合が発生しやすい。
そして、薄型化にともない機械的衝撃や温度変化に対して弱く、割れ、欠けなどの歩留及び品質低下、作業工数の増大による生産性悪化などによるコストアップは免れない。
【０００７】
ところで、特許文献３には、ＳＯＩ層にｐｎ接合を形成した赤外線センサに関する技術が開示されており、特許文献４および特許文献５には、ＳＯＩ基板を利用した赤外線検出器に関する技術が開示されている。
【０００８】
従って、裏面照射型固体撮像装置においても、裏面照射用の薄型の半導体層としてＳＯＩ層を利用して、機械的および化学的研磨を不要とすることも考えられ、実際に、特許文献６には、貼り合わせＳＯＩ基板を利用したＸ線、γ線、荷電粒子を検出する固体撮像素子に関する技術が開示されている。
【０００９】
ここで、公知のＳＯＩ基板の作製方法を利用して薄型半導体装置及び薄型の裏面照射型固体撮像装置を作製しようとした場合に生じる問題について、以下に詳述する。
現在、ＳＯＩ基板の製法として、ＥＬＴＲＡＮ法｛Ｅｐｉｔａｘｉａｌ　Ｌａｙｅｒ　ＴＲＡＮｓｆｅｒ（キャノン）｝、水素イオン剥離法｛ＳＭＡＲＴ　ＣＵＴ法とも呼ばれる（コミサリア・ア・レネルジ・アトミク；フランス国）｝、ＳＩＭＯＸ法などが知られている。
【００１０】
特許文献７、公知のＥＬＴＲＡＮ技術論文などによるＥＬＴＲＡＮ法では、まずシードＳｉウェーハ表面を陽極酸化により直径０．０１ｕｍの極細の穴が無数に空いた多孔質Ｓｉ層のスポンジ構造に化学処理する。続いて、この多孔質Ｓｉ層上に単結晶Ｓｉ層をエピタキシャル成長させる。さらにこの単結晶Ｓｉ層表面を熱酸化して絶縁膜を形成し、ハンドルＳｉウェーハと貼り合せた後に、ウォータージェットにより多孔質層のところでシードＳｉウェーハを分離する。その後、超高選択エッチングでハンドルＳｉウェーハ上に残された多孔質層を除去し、最後に水素アニール処理で表面を平滑化することでＳＯＩ基板を作製している。つまり超高選択エッチング可能な多孔質Ｓｉ層上のエピタキシャル成長と水素アニールによる表面平坦化現象を組み合わせたＢＥＳＯＩ（Ｂｏｎｄ　ａｎｄ　Ｅｔｃｈ　−ｂａｃｋ　Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ　）である。
【００１１】
上記の方法では、ウォータージェットにより多孔質Ｓｉ層のところでシードＳｉウェーハを分離することに特徴があるが、この単結晶Ｓｉ層が薄くなるほど、又ウェーハサイズが大きくなるほど分離しにくくなり、割れ、欠け、クラック発生などで歩留及び品質が問題となり易い。
【００１２】
また、特許文献８に記載の技術の場合では、上記の多孔質層として多孔率の異なる複数の多孔質Ｓｉ層を形成しておき、剥離しやすくしているが、この場合においても、同様にして、多孔質Ｓｉ層の引張り剥離の際に、割れ、欠け、クラック発生などで歩留及び品質が問題となり易い。
【００１３】
水素イオン分離法（ＳＭＡＲＴＣＵＴ法）では、Ｓｉウェーハ表面から所定の深さの所に水素イオン注入層を形成し、別に熱酸化して絶縁膜を形成したＳｉウェーハと貼り合せした後に、剥離熱処理して水素イオン注入層で剥離し、最後に水素アニール処理で表面を平滑化することでＳＯＩ基板を作製している（例えば、特許文献９〜１２参照。）。
【００１４】
上記の方法は、剥離アニールにより、水素微小気泡内の圧力作用及び結晶再配列作用で高水素イオン注入層に歪みを発生させ、両基板を引張り剥離することに特徴があるが、この方法においても、この単結晶Ｓｉ層が薄くなるほど、又ウェーハサイズが大きくなるほど分離しにくくなり、割れ、欠け、クラック発生などで歩留及び品質が問題となり易い。
【００１５】
以上説明したように、公知のＳＯＩ基板の作製方法を利用して薄型半導体装置及び薄型の裏面照射型固体撮像装置を作製しようとした場合には、いずれもウェーハサイズが大きくなると分離しにくくなる結果、割れ、欠け、クラック発生等により歩留、品質及び信頼性に問題がある。
【００１６】
本発明は上記の事情に鑑みてなされたものであり、その目的は、単結晶支持基板（以下、支持基板と称する）に絶縁層を介して形成された単結晶半導体層を利用し、かつ、この単結晶半導体層の支持基板からの分離性能を向上させて歩留、品質及び生産性向上させることができる超薄型半導体装置、特に超薄型の裏面照射型固体撮像装置の製造方法及び製造装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記の目的を達成するため、第１の観点に係る本発明の薄型半導体装置の製造方法は、単結晶種子基板（以下、種子基板と称する）に第１多孔質半導体剥離層を介して第１単結晶半導体層を形成する工程と、第２多孔質半導体剥離層を介して第２単結晶半導体層が形成された支持基板に、絶縁層を介して前記第１単結晶半導体層側から前記種子基板を貼り合わせる工程と、前記第１多孔質半導体剥離層を境界に前記種子基板を分離する工程と、前記第２多孔質半導体剥離層を境界に前記支持基板を分離して、前記絶縁層上に形成された前記第１単結晶半導体層を得る工程とを有する。所謂、二重多孔質層分離法による超薄型ＳＯＩ基板で超薄型半導体装置を製造する。
さらに、支持基板からの超薄型ＳＯＩ基板の剥離を改善するため、第１の観点に係る本発明の超薄型半導体装置、特に超薄型の裏面照射型固体撮像装置の製造方法は、支持基板に第２多孔質半導体剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成し、前記第１単結晶半導体層に半導体素子部、特に固体撮像センサ部、および半導体素子部、特に固体撮像センサ部に接続する突起状の接続電極を形成する工程と、各半導体デバイス、特に各固体撮像デバイスに分割する分割線に沿って、前記第１単結晶半導体層側から前記基材の少なくとも前記第２多孔質半導体剥離層に達するまで例えばブレードダイシングにより切削溝を形成する工程と、前記切削溝内を充填して前記第１単結晶半導体層の表面を被覆する樹脂保護膜を形成する工程と、当該樹脂保護膜の片面研磨で前記突起状の接続電極を表面に露出させる工程と、導電性の糊残りのない保護テープ例えば紫外線照射硬化型テープで当該樹脂保護膜表面及び前記突起状の接続電極表面を被覆する工程と、前記第２多孔質半導体剥離層を境界に前記支持基板を剥離する工程と、前記切削溝内に充填した前記樹脂保護膜に沿って前記第２単結晶半導体層の側から例えばブレードダイシングによりダイシングして各半導体デバイス、特に各固体撮像デバイスに分割する工程とを有する。
【００１８】
第２の観点に係る本発明の超薄型半導体装置の製造方法は、種子基板に例えば水素イオン注入した第１イオン注入剥離層を介して第１単結晶半導体層を形成する工程と、支持基板に絶縁層を介して、前記第１単結晶半導体層側から前記種子基板を貼り合わせる工程と、前記第１イオン注入剥離層を境界に前記種子基板を分離する工程と、例えば水素イオン注入した第２イオン注入剥離層を境界に前記支持基板を分離して、前記絶縁層上に形成された前記第１単結晶半導体層を得る工程とを有する。所謂、二重イオン注入層分離法による超薄型ＳＯＩ基板で超薄型半導体装置を製造する。
さらに、支持基板からの超薄型ＳＯＩ基板の剥離を改善するため、第２の観点に係る本発明の超薄型半導体装置、特に超薄型の裏面照射型固体撮像装置の製造方法は、支持基板に例えば水素イオンが注入された第２イオン注入剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成し、前記第１単結晶半導体層に半導体素子部、特に固体撮像センサ部、および当該半導体素子部、特に固体撮像センサ部に接続する突起状の接続電極を形成する工程と、各半導体デバイス、特に各固体撮像デバイスに分割する分割線に沿って、前記第１単結晶半導体層側から前記基材の少なくとも前記第２イオン注入剥離層に達するまで例えばブレードダイシングにより切削溝を形成する工程と、前記切削溝内を充填して前記第１単結晶半導体層の表面を被覆する樹脂保護膜を形成する工程と、前記樹脂保護膜の片面研磨で前記突起状の接続電極を表面に露出させる工程と、導電性の糊残りのない保護テープで前記樹脂保護膜表面及び前記突起状の接続電極表面を被覆する工程と、前記第２イオン注入剥離層を境界に前記支持基板を剥離する工程と、前記切削溝内に充填した前記樹脂保護膜に沿って前記第２単結晶半導体層の側から例えばブレードダイシングにより切断して各半導体デバイス、特に各固体撮像デバイスに分割する工程とを有する。尚、イオン注入は水素以外に、窒素ヘリウム等の希ガスでもよい。
【００１９】
第３の観点に係る本発明の超薄型半導体装置の製造方法は、種子基板に例えば水素イオン注入したイオン注入剥離層を介して単結晶半導体層を形成する工程と、多孔質半導体剥離層が形成された支持基板に、絶縁層を介して前記単結晶半導体層側から前記種子基板を貼り合わせる工程と、前記イオン注入剥離層を境界に前記種子基板を分離する工程と、前記多孔質半導体剥離層を境界に前記支持基板を分離して、前記絶縁層上に形成された前記単結晶半導体層を得る工程とを有する。所謂、多孔質層・イオン注入層分離法による超薄型ＳＯＩ基板で超薄型半導体装置を製造する。
さらに、支持基板からの超薄型ＳＯＩ基板の剥離を改善するため、第３の観点に係る本発明の超薄型半導体装置、特に超薄型の裏面照射型固体撮像装置の製造方法は、支持基板に多孔質半導体剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成し、前記第１単結晶半導体層に半導体素子部、特に固体撮像センサ部、および当該半導体素子部、特に当該固体撮像センサ部に接続する突起状の接続電極を形成する工程と、各半導体デバイス、特に各固体撮像デバイスに分割する分割線に沿って、前記第１単結晶半導体層側から前記基材の少なくとも前記多孔質半導体剥離層に達するまで切削溝を形成する工程と、前記切削溝内を充填して前記第１単結晶半導体層の表面を被覆する樹脂保護膜を形成する工程と、前記樹脂保護膜の片面研磨で前記突起状の接続電極を表面に露出させる工程と、導電性の糊残りのない保護テープで前記樹脂保護膜表面及び前記突起状の接続電極表面を被覆する工程と、前記多孔質半導体剥離層を境界に前記支持基板を剥離する工程と、前記切削溝内に充填した前記樹脂保護膜に沿って前記第２単結晶半導体層の側から切断して各半導体デバイス、特に各固体撮像デバイスに分割する工程とを有する。
【００２０】
上記の本発明では、第１単結晶半導体層に半導体素子部、特に固体撮像センサ部、および当該半導体素子部、特に当該固体撮像センサ部に接続する突起状の接続電極が形成された超薄型半導体装置、特に超薄型の裏面照射型固体撮像装置を製造するために、支持基板にイオン注入層あるいは多孔質からなる剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を用い、上記の支持基板の剥離を改善するために以下のような工程を採用している。
まず、各半導体デバイス、特に各固体撮像デバイスに分割する分割線に沿って、第１単結晶半導体層側から基材の少なくともイオン注入層あるいは多孔質の剥離層に達するまで例えばブレードダイシングにより切削溝を形成する。
そして、切削溝内を充填して第１単結晶半導体層の表面を被覆する樹脂保護膜を形成することにより、当該樹脂保護膜の硬化収縮ストレスの歪みを支持基板の剥離層に付与して、剥離層を境界とする支持基板の剥離を容易にしている。
また、上記の樹脂保護膜の表面を片面研磨して突起状の接続電極を表面に露出させ、導電性の糊残りのない保護テープ例えば紫外線照射硬化型テープで樹脂保護膜表面及び突起状の接続電極表面を被覆することにより、剥離時および実装基板への実装時まで静電気ダメージを防止している。
さらに、多孔質半導体剥離層を境界に支持基板を剥離後に、切削溝内に充填した樹脂保護膜に沿って第２単結晶半導体層の側から例えばブレードダイシングにより各半導体デバイス、特に各固体撮像デバイスに分割している。
これにより、片面樹脂封止の超薄型半導体装置、特に、片面樹脂封止の超薄型の裏面照射型固体撮像装置が製造される。
【００２１】
また、本発明の超薄型半導体装置の製造装置、特に超薄型の裏面照射型固体撮像装置の製造装置は、多孔質半導体剥離層を内部に少なくとも２層有する基板に、例えば液体（水、エッチング液、アルコールなど）、又は気体（空気、窒素、アルゴンなど）、又は前記液体中に前記気体を適当比率で混在させた液体と気体の混合、さらにはそれぞれに固体の粒体、粉体（研磨剤、氷、プラスチック片など）の超微粒粉末を含有させた流体を１つ以上の微細ノズルから吐出して、回転中の所定の多孔質半導体剥離層を境界に前記基板を分離させる超薄型半導体装置の製造装置、特に超薄型の裏面照射型固体撮像装置の製造装置であって、前記基板の表裏面を回転支持する支持部と、前記流体を所定の前記多孔質半導体剥離層に向けて吐出する吐出部と、前記吐出部からの流体が他の前記多孔質半導体剥離層へ衝突することを防止するストッパ部とを有する。
【００２２】
上記の本発明の超薄型半導体装置の製造装置、特に超薄型の裏面照射型固体撮像装置の製造装置によれば、多孔質半導体剥離層を内部に少なくとも２層有する基板に流体を吐出して、所定の多孔質半導体剥離層を境界に前記基板を分離させる際に、吐出部からの流体が他の多孔質半導体剥離層へ衝突することを防止するストッパ部を有することから、他の多孔質半導体剥離層への流体による剥離作用が働くのを防止して、目的とする多孔質半導体剥離層を境界に基板が分離される。
【００２３】
また、本発明の超薄型半導体装置の製造装置、特に超薄型の裏面照射型固体撮像装置の製造装置は、多孔質半導体剥離層あるいはイオン注入されたイオン注入剥離層を内部に少なくとも２層有する基板に対し、所定の前記多孔質半導体剥離層あるいは前記イオン注入剥離層を境界に前記基板を分離させる超薄型半導体装置の製造装置、特に超薄型の裏面照射型固体撮像装置の製造装置であって、前記基板の表裏面を回転支持する支持部と、所定の前記多孔質半導体剥離層あるいは前記イオン注入剥離層に向けてレーザーを照射するレーザー出力部とを有する。
【００２４】
このように、分離は回転中の多孔質半導体剥離層又はイオン注入剥離層を横方向から１つ以上のレーザー照射によるレーザー加工（アブレーション加工、熱加工など）で分離することが出来る。
レーザーは炭酸ガスレーザー、ＹＡＧレーザー、エキシマレーザー、高調波変調レーザーなどからなる可視光、近紫外線、遠紫外線、近赤外線、遠赤外線などのレーザーを使用できる。
レーザー加工では加工対象物が吸収する波長のレーザー光を照射して熱加工やアブレーション加工で分離する方法と、加工対象物に対して透明な波長を有する少なくとも１つ以上のパルス波又は連続波の近赤外線レーザー（Ｎｄ：ＹＡＧレーザー、Ｎｄ：ＹＶＯ４レーザー、Ｎｄ：ＹＬＦレーザー、チタンサファイアレーザーなど）を加工対象物内部に焦点を合わせ、多光子吸収による光学的損傷現象を発生させて改質領域（例えばクラック領域、溶融処理領域、屈折率変化領域など）を形成し、そこを起点として比較的小さな力で分離する方法がある。
後者の場合はレーザー光線を集光レンズで加工対象物内部（つまり多孔質半導体剥離層の内部やイオン注入剥離層）に焦点を合わせ、その焦点を序序に回転中の加工対象物内部に移動させることで分離することが出来る。
特に、本発明の場合は多孔質半導体剥離層やイオン注入剥離層なので、このレーザーによる分離加工が高精度で効率良く行うことが出来る。
イオン注入剥離層分離の場合は、レーザー照射による回転中のイオン注入剥離層の局部的加熱によりイオン注入した水素を膨張させ、微小気泡内の圧力作用および結晶再配列作用によりイオン注入剥離層に歪みを発生させ、引っ張り剥離により分離する。
この時に、必要に応じて冷却した支持治具でＵＶテープを介して冷却しながら多孔質半導体剥離層又はイオン注入剥離層から種子基板又は支持基板を分離してもよい。
【００２５】
【発明の実施の形態】
以下に、本発明の超薄型ＳＯＩ基板製法による片面樹脂封止超薄型チップサイズ中空パッケージの裏面照射型固体撮像装置の製造方法及び製造装置の実施の形態について、図面を参照して説明する。
【００２６】
第１実施形態
本実施形態では、新しい超薄型ＳＯＩ基板の作製法のうち、二重多孔質層分離法（例えば種子基板に形成した第１多孔質Ｓｉ層で種子基板を分離し、支持基板に形成した第２多孔質Ｓｉ層で支持基板を分離する方法）を用いて片面樹脂封止超薄型チップサイズ中空パッケージの裏面照射型固体撮像装置を製造方法及び製造装置について説明する。
【００２７】
工程１：多孔質層の形成
当該工程では、シードウェーハ（以下、種子基板と称する）とハンドルウェーハ（以下、支持基板と称する）に、陽極化成法で多孔質Ｓｉ層を形成する。このとき種子基板を分離しやすくする為に、種子基板には支持基板よりも厚目で高い多孔率の高多孔質Ｓｉ層を形成する。
尚、ここで用いる種子基板及び支持基板用半導体基板は、ＣＺ法、ＭＣＺ法、あるいはＦＺ法などで作製された単結晶Ｓｉ基板のみならず、基板表面が水素アニール処理された単結晶Ｓｉ基板、あるいはエピタキシャル単結晶Ｓｉ基板などを用いることが出来る。
勿論、Ｓｉ基板に限らずＳｉＧｅ基板、更にはＳｉＣ基板、ＧａＡｓ基板、ＩｎＰ基板等の単結晶化合物半導体基板も用いることが出来る。
ところで陽極化成法により多孔質Ｓｉ層を形成する場合は、当該多孔質Ｓｉ層を多孔率の異なる複数の層で構成することが出来る。
例えば、支持基板の上から第１低多孔質Ｓｉ層、その上の高多孔質Ｓｉ層と第２低多孔質Ｓｉ層の３層構造としても良いし、又、支持基板に高多孔質Ｓｉ層と低多孔質Ｓｉ層の２層構造としてもよい。
高多孔質Ｓｉ層の多孔率は例えば４０〜８０％、低多孔質Ｓｉ層は例えば１０〜３０％の範囲内で利用可能である。
陽極化成時の電流密度及び印加時間、陽極化成時の化成溶液の種類あるいは濃度を変えたりすることで、多孔率の異なる複数の層をそれぞれの任意の厚みで形成することが出来る。
以下に、当該工程の詳細について説明する。
【００２８】
まず、８インチΦ、８００μｍ厚のｐ型Ｓｉ単結晶（抵抗率は０．０１〜０．０２Ωｃｍ）からなる種子基板１０に、モノシラン、ジボランガスのＣＶＤ法によりボロン１×１０１９／ｃｍ３　程度の濃度で不純物添加し、高濃度に不純物を含有するエピタキシャル成長の単結晶Ｓｉ層からなる高濃度ｐ型不純物層を約１０μｍ程度の膜厚で形成する。
続いて、この高濃度ｐ型不純物層表面に、モノシラン、ジボランガスのＣＶＤ法によりボロンを５×１０１４／ｃｍ３　程度の濃度で不純物添加し、低濃度に不純物を含有するエピタキシャル成長の単結晶Ｓｉ層からなる低濃度ｐ型不純物層を約２０μｍ程度の膜厚で形成する。
さらに、この低濃度ｐ型不純物層表面に、モノシラン、ジボランガスのＣＶＤ法によりボロンを５×１０１９／ｃｍ３　程度の濃度で添加し、高濃度に不純物を含有するエピタキシャル成長の単結晶Ｓｉ層からなる高濃度ｐ型不純物層を約５μｍ程度の膜厚で形成する。
尚、半導体膜が単結晶Ｓｉ層の場合は原料ガスとして、ＳｉＨ４（モノシラン）以外に、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４でもよい。
【００２９】
次に、陽極化成法により、例えば電解液に５０％フッ化水素溶液とエチルアルコールとを２：１の体積割合で混合した混合液を用い、１０ｍＡ／ｃｍ２　の電流密度で約５分間流す。この陽極化成とは、基板を陽極として電界液中で通電を行なうものであり、この陽極化成の技術については、伊藤らによる表面技術Ｖｏｌ．４６，Ｎｏ５，ｐ．８−１３，１９９５〔多孔質シリコンの陽極化成〕に示されている。
この陽極化成では、多孔質層を形成する層における不純物濃度や流す電流密度や電解液の濃度等により、多孔率が決定される。例えば、不純物濃度が低いと多孔率が高くなり、不純物濃度が高いと多孔率が低くなる。
従って、図１（ａ）に示すように、種子基板１０の上に高濃度ｐ型不純物層、低濃度ｐ型不純物、高濃度ｐ型不純物層が順に積層されていることから、この陽極化成後には種子基板１０の上に、膜厚１０μｍ程度の多孔率が低い低多孔質Ｓｉ層１１ａ、膜厚２０μｍ程度の多孔率が高い高多孔質Ｓｉ層１１ｂ、膜厚５μｍ程度の多孔率が低い低多孔質Ｓｉ層１１ｃからなる多孔質Ｓｉ層１１が形成される。
【００３０】
上記と同様に、８インチΦ、８００μｍ厚のｐ型Ｓｉ単結晶（抵抗率は０．０１〜０．０２Ωｃｍ）からなる支持基板２０に、モノシラン、ジボランガスのＣＶＤ法によりボロンを１×１０１９／ｃｍ３　程度の濃度で添加し、高濃度に不純物を含有するエピタキシャル成長の単結晶Ｓｉ層からなる高濃度ｐ型不純物層を約１０μｍ程度の膜厚で形成する。
続いて、この高濃度ｐ型不純物層の表面に、モノシラン、ジボランガスのＣＶＤ法によりボロンを１×１０１５／ｃｍ３　程度の濃度で添加し、低濃度に不純物を含有するエピタキシャル成長の単結晶Ｓｉ層からなる低濃度ｐ型不純物層を約２μｍ程度の膜厚で形成する。
さらに、この低濃度ｐ型不純物層表面に、モノシラン、ジボランガスのＣＶＤ法によりボロンを３×１０１９／ｃｍ３　の濃度で添加し、高濃度に不純物を含有するエピタキシャル成長の単結晶Ｓｉ層からなる高濃度ｐ型不純物層を約１０μｍ程度の膜厚で形成する。
尚、上記同様に半導体膜が単結晶Ｓｉ層の場合は原料ガスとして、ＳｉＨ４（モノシラン）以外に、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４でもよい。
【００３１】
次に、先と同様に陽極化成法により、例えば電解液に５０％フッ化水素溶液とエチルアルコールとを２：１の体積割合で混合した混合液を用い、１０ｍＡ／
ｃｍ２　の電流密度で約５分間流し、高濃度ｐ型不純物層を多孔率が低い低多孔質Ｓｉ層とし、低濃度ｐ型不純物層を多孔率が高い高多孔質Ｓｉ層とする。これにより、図１（ｂ）に示すように、支持基板２０の上に、膜厚１０μｍ程度の多孔率が低い低多孔質Ｓｉ層２１ａ、膜厚２μｍ程度の多孔率が高い高多孔質Ｓｉ層２１ｂ、膜厚１０μｍ程度の多孔率が低い低多孔質Ｓｉ層２１ｃからなる多孔質Ｓｉ層２１が形成される。
【００３２】
上記の種子基板１０への多孔質Ｓｉ層１１の形成、支持基板２０への多孔質Ｓｉ層２１の形成後に約４００℃程度でドライ酸化することで、多孔質Ｓｉの孔の内壁を１〜３ｎｍ程度酸化し、多孔質Ｓｉ層が高温処理により構造変化を起こすのを防止するのが好ましい。
上記の陽極化成におけるＳｉの溶解反応ではＨＦ溶液中のＳｉの陽極反応には正孔が必要であり、基板には多孔質化しやすいｐ型シリコンが望ましい。
【００３３】
低多孔質Ｓｉ層１１ａ，１１ｃ，２１ａ，２１ｃは不純物濃度が高く（１×１０１９／ｃｍ３　以上）、多孔率が低い（１０〜３０％程度）のが好ましい。この時に、低多孔質Ｓｉ層１１ｃ上には次工程において固体撮像素子の素子形成のための優れた結晶性を有する単結晶Ｓｉからなる半導体層を形成するために、多孔率および膜厚ともに、低多孔質Ｓｉ層２１ｃよりも小さくしておくことが好ましい。
【００３４】
また、高多孔質Ｓｉ層１１ｂ，２１ｂは不純物濃度が低く（１×１０１９／ｃｍ３　以下）、多孔率が高い（４０〜７０％程度）のが好ましい。この場合に、後の工程において、種子基板１０を剥離しやすくする為、且つ種子基板１０を剥離時に支持基板２０が剥離しないようにする為に、高多孔質Ｓｉ層１１ｂの多孔率および膜厚ともに、高多孔質Ｓｉ層２１ｂよりも大きくしておくことが好ましい。
【００３５】
工程２：半導体層および絶縁膜の形成
当該工程では、種子基板１０、支持基板２０の両基板にエピタキシャル成長の単結晶Ｓｉ層を形成し、少なくとも一方に絶縁膜として酸化シリコン膜、又は酸化シリコン膜、窒化シリコン膜、酸化シリコン膜の積層膜を形成する。以下に、当該工程の詳細について説明する。
【００３６】
種子基板１０、支持基板２０の両基板をＣＶＤエピタキシャル成長装置内で、水素雰囲気中、１０００〜１１００℃程度でプリベークを行い、多孔質Ｓｉ層１１，２１の表面の孔を封止して表面を平坦化する。
この後に１０２０℃まで降温し、シランガス、ジボランガスを原料ガスとしてＣＶＤを行い、種子基板１０および支持基板２０にそれぞれ、５〜２０μｍの厚さのエピタキシャル成長のｐ型単結晶Ｓｉ層からなる半導体層を形成する。例えば、図２（ａ）に示すように、種子基板１０の多孔質Ｓｉ層１１上にｐ型単結晶Ｓｉ層からなる膜厚が５〜１０μｍ程度の第１半導体層１２を形成し、図２（ｂ）に示すように、支持基板２０の多孔質Ｓｉ層２１上にｐ型単結晶Ｓｉ層からなる膜厚が１５〜２０μｍ程度の第２半導体層２２を形成する。
この時の不純物濃度は所望の特性によって任意に制御できるが、デバイスの種類及び特性に応じてｐ型のみならずｎ型単結晶Ｓｉ層を形成できることは言うまでもない。
【００３７】
上記の第１半導体層１２および第２半導体層２２の膜厚については、支持基板２０の第２半導体層２２の膜厚は、デバイス作製する種子基板１０の第１半導体層１２の膜厚に対して同等以上の膜厚とする。
これは後の工程において第１半導体層１２へのデバイスプロセス中に多孔質Ｓｉ層２１の熱酸化での膨張により、第１半導体層１２への歪みの低減及び防止をするためである。
【００３８】
デバイス作製する第１半導体層１２の膜厚は、裏面照射型としての入射光に対する感度が必要で５〜２０μｍ程度の膜厚にする必要がある。また、第２半導体層２２および低多孔質Ｓｉ層２１ｃは、後述するように最終的に除去すると共にシールガラスと入射面の空気ギャップ（高さ）を規定することとなるため、第２半導体層２２および低多孔質Ｓｉ層２１ｃの合計膜厚が１０〜５０μｍ程度となることが好ましい。
【００３９】
次に、種子基板１０の第１半導体層１２、あるいは支持基板２０の第２半導体層２２の少なくとも一方に、例えば、２００〜３００ｎｍ程度の膜厚の酸化シリコン等からなる絶縁膜２３を形成する。図２（ｂ）に示すように、本実施形態では、支持基板２０上に絶縁膜２３を形成する例を示す。
なお、この絶縁膜２３は、熱酸化、ＣＶＤなどによる酸化シリコンの単層であってもよいが、減圧ＣＶＤで第２半導体層２２上に窒化シリコン膜を形成し熱酸化することで、酸窒化シリコン膜、酸化シリコン膜／窒化シリコン膜や酸化シリコン膜／窒化シリコン膜／酸化シリコン膜の積層膜としてもよい。この場合には、例えば、酸化シリコン膜の膜厚は２００ｎｍ程度とし、窒化シリコン膜の膜厚は５０ｎｍ程度とし、酸化シリコン膜の膜厚は２００ｎｍ程度とする。
このように、特に適当な膜厚の窒化系シリコン膜があることで、例えばパッケージングした時やデバイスプロセス中の支持基板２０側からのハロゲン元素汚染防止することができる。また、デバイスプロセス中の多孔質Ｓｉ層２１の酸化での膨張により、デバイス作製するエピタシャル成長の第１半導体層１２の反りや歪みの低減及び防止を図ることができる。さらに、絶縁膜２３下の第２半導体層２２および多孔質Ｓｉ層２１のエッチング除去時に、エッチングストッパーの作用をするので、高精度なセンサ部分が作製できるという効果がある。
【００４０】
工程３：貼り合わせ
図３（ａ）に示すように、室温で種子基板１０の第１半導体層１２と、支持基板２０の絶縁膜２３とを接触させ、ファンデルワールス力により結合させる。この後に、熱処理を行って共有結合させ、貼り合せを強固にする。
このとき、双方の基板１０，２０の表面にゴミ、汚れ付着がないことを確認するが、異物があった時は剥離洗浄する。
また、熱処理は、窒素中又は不活性ガス中又は窒素と不活性ガスの混合ガス中で行うことが好ましい。例えば熱処理温度は４００℃３０分で貼り合わせを強固にすることができる。
さらに、減圧熱処理炉に重ね合わせた２枚の基板をセットして真空引きで所定圧力（例えば１３３Ｐａ以下）に保持し、一定時間後に大気圧にブレークした時の加圧で密着させ、連続して窒素中又は不活性ガス中又は窒素と不活性ガスの混合ガス中で昇温加熱して熱処理接合する連続作業をしてもよい。
【００４１】
工程４：種子基板の分離
次に、図３（ｂ）の流体高圧ジェット噴射剥離装置に示すように、エアージェット、ウォータージェットなどで高多孔質Ｓｉ層１１ｂより種子基板１０を分離する。このとき、先に説明したように、高多孔質Ｓｉ層１１ｂの多孔率および膜厚ともに、高多孔質Ｓｉ層２１ｂよりも大きくしていることから、このウォータージェットによる圧力作用により種子基板１０が剥離することとなる。
当該工程では、回転軸３０１ａを中心に回転可能な支持基板ホルダー３０１により支持基板２０側を真空吸着し、回転軸３０２ａを中心に回転可能な種子基板ホルダー３０２により種子基板１０側を真空吸着し、支持基板ホルダー３０１および種子基板ホルダー３０２を回転させた状態で、１つ以上の微細ノズルの吐出部３０２よりエアージェットあるいはウォータージェット等の流体を多孔質Ｓｉ層１１に向けて吐出する。この時に、高多孔質Ｓｉ層２１ｂにエアージェット、ウォータージェットなどの剥離作用が働かないように、ガードリングストッパー等のストッパ治具３０４（ストッパ部）を設けることが好ましい。このストッパ治具３０４に対する高多孔質Ｓｉ層２１ｂの位置を微調整し、エアージェット、ウォータージェットなどの流体による剥離作用が働かないように支持基板ホルダー３０１の高さを微調整する。
これにより、エアージェット、ウォータージェットなどの圧力を高多孔質Ｓｉ層１１ｂのみに作用させて種子基板１０を分離することができる。
上記のように、分離は回転中の多孔質Ｓｉ層を横方向から１つ以上の微細ノズルを用いて、気体や液体等の高圧流体ジェットを噴きつける場合や、引張り剥離で行うことが出来る。この時に、流体に超音波印加するとより効果的剥離作用が期待できる。
流体としては、水、エッチング液、アルコールなどの液体、空気、窒素、アルゴン等の気体があり、更には前記液体中に前記気体を適当比率で混在させた液体／気体混合があり、更にはそれぞれに固体の粒体・粉体（研磨剤、氷、プラスチック片など）の超微粉末を含有させると効率よく剥離することが出来る。
また、分離は回転中の多孔質Ｓｉ層を横方向から１つ以上のレーザー照射によるレーザー加工（アブレーション加工、熱加工など）で分離することが出来る。レーザーは炭酸ガスレーザー、ＹＡＧレーザー、エキシマレーザー、高調波変調レーザーなどからなる可視光、近紫外線、遠紫外線、近赤外線、遠赤外線などのレーザーを使用できる。
レーザー加工では、加工対象物が吸収する波長のレーザー光を照射して熱加工やアブレーション加工で分離する方法と、加工対象物に対して透明な波長を有する少なくとも１つ以上のパルス波又は連続波の近赤外線レーザー（Ｎｄ：ＹＡＧレーザー、Ｎｄ：ＹＶＯ４レーザー、Ｎｄ：ＹＬＦレーザー、チタンサファイアレーザーなど）を加工対象物内部に焦点を合わせ、多光子吸収による光学的損傷現象を発生させて改質領域（例えばクラック領域、溶融処理領域、屈折率変化領域など）を形成し、そこを起点として比較的小さな力で分離する方法がある。
後者の場合は、レーザー光線を集光レンズで加工対象物内部（つまり多孔質半導体層の内部やイオン注入層）に焦点を合わせ、その焦点を序序に回転中の加工対象物内部に移動させることで分離することが出来る。
特に、本発明の場合は分離層が多孔質Ｓｉ層やイオン注入層で構成されているので、このレーザーによる分離加工が高精度で効率良く行うことが出来る。
つまり、レーザー加工剥離装置では、図３（ｂ）の流体高圧ジェット噴射剥離装置と同様の構成をしており、１つ以上の微細ノズルの吐出部３０２がレーザー出力部に相当する。
この時に、必要に応じて冷却した支持治具でＵＶテープを介して対向基板側を冷却しながら多孔質Ｓｉ層から支持基板を分離してもよい。
尚、剥離した種子基板は再利用することが出来る。
【００４２】
工程５：水素アニール
次に、剥離残りの低多孔質Ｓｉ層１１ｃの全部と第１半導体層１２の表面の一部を水素アニールによりエッチングし、所望の厚みと平坦性を有する例えば５μｍ程度の膜厚の単結晶Ｓｉからなる第１半導体層１２を形成する。図４（ａ）は、絶縁膜２３を酸化シリコン膜の単層で形成した場合における当該工程後の断面図であり、図４（ｂ）は、絶縁膜２３を酸化シリコン膜２３ａ、窒化シリコン膜２３ｂ、酸化シリコン膜２３ｃの積層膜で形成した場合における当該工程後の断面図である。
水素アニールでは、１０５０℃で０．００１３ｎｍ／ｍｉｎ、１１００℃で０．００２２ｎｍ／ｍｉｎのエッチング速度でＳｉがエッチングされる。
なお、ＨＦとＨ２　Ｏ２　とＨ２　Ｏとの混合液、ＨＦとＨＮＯ３　とＣＨ３　ＣＯＯＨとの混合液で剥離残りの低多孔質Ｓｉ層１１ｃをエッチングした後に、水素アニールで単結晶Ｓｉからなる第１半導体層１２の表面をエッチングしてもよい。
【００４３】
工程６：デバイス形成
次に、汎用技術により単結晶Ｓｉからなる第１半導体層１２に半導体素子、例えば光電変換部と電荷転送部及び電荷転送用電極を含む複数のＣＣＤ又はＣＭＯＳセンサなどの裏面照射型固体撮像センサを形成すると共に、これらに接続された複数のバンプ電極を形成する。
尚、この時に従来同様の表面照射型固体撮像センサ及びこれらに接続された複数のバンプ電極を形成できることは言うまでもない。
又、表面照射型及び裏面照射型固体撮像センサのみならず、ＭＯＳ　ＬＳＩ、ＢｉｐＬＳＩ、ＢｉＣＭＯＳＬＳＩなどのシリコン及びシリコンゲルマニウム系半導体デバイスを形成できることは言うまでもない。
そして、種子基板及び支持基板を化合物半導体に変更することで、ＳｉＣやＧａＡｓ、ＩｎＰなどの化合物半導体デバイスを形成できることは言うまでもない。
【００４４】
ＣＣＤセンサは、Ｓｉ単結晶基板上に光を電荷（電子）に変換するフォトダイオードを二次元に配置した撮像領域と、その電荷を転送及び出力する為の回路で構成されている。
転送部の構成によってインターライン（ＩＬ）方式とフレームトランスファ（ＦＴ）方式がある。
インターライン（ＩＬ）方式は、フォトダイオードで得られた電荷をフォトセンサの横にある垂直転送ラインで一段ずつ垂直に転送し、水平レジスタでシリアルな電荷列として出力部に送られ、信号電圧に増幅するものである。
フレームトランスファ（ＦＴ）方式は、電荷が蓄積部に高速転送され、水平レジスタでシリアルな電荷列として出力され、信号電圧に増幅するものである。
又、このフォトダイオードは正方格子配列が一般的だが、八角形の受光素子をジグザグに配列した所謂ハニカム格子配列も製品化されている。
ここで具体的にインターライン（ＩＬ）方式ＣＣＤセンサを形成する場合には、フォトダイオードを水平方向および垂直方向にマトリックス状に形成し、垂直方向に配列したフォトダイオードに共通接続するＣＣＤからなる垂直転送レジスタを形成し、当該各垂直転送レジスタに共通接続するＣＣＤからなる水平転送レジスタを形成する。また、水平転送レジスタの転送段には出力部を設ける。
ＣＣＤセンサでは、フォトダイオードで光電変換した電子を垂直転送レジスタと水平転送レジスタで出力部に転送し、ここで電子を信号電圧に増幅するものである。
【００４５】
ＣＭＯＳセンサは低消費電力、単一電源などの特徴を生かして、携帯電話などモバイル機器などの映像入力デバイスとして注目を集めている。
ＣＭＯＳセンサは基本的にメモリやロジックＬＳＩなどと同じＣＭＯＳプロセスを用いて製造する。
具体的にＣＭＯＳセンサを形成する場合は、フォトダイオードとＭＯＳトランジスタからなるスイッチ素子の組み合わせで単位画素を形成し、当該単位画素をマトリックス状に複数配列するように形成し、各画素に接続する水平および垂直のシフトレジスタを形成する。ＣＭＯＳセンサでは、当該シフトレジスタから印加されるパルスによって順番にスイッチされて、各画素の信号電荷が出力に取り出されていくものである。
【００４６】
図５には、ＣＣＤの場合の一例を示しており、フィールド酸化膜等の素子分離絶縁膜３１によって各素子形成領域が絶縁分離されたｐ型単結晶Ｓｉからなる第１半導体層１２にイオン注入によりｎ型不純物を導入して図示しないフォトダイオードや、埋め込み転送チャネル領域１２ａを形成し、７５０℃３０分でイオン活性化する。尚、その他にも、ｐ型不純物等を導入してチャネルストッパを形成する。
【００４７】
そして、この埋め込み転送チャネル領域１２ａ上に酸化シリコンからなるゲート絶縁膜３２及びポリシリコンからなる転送電極３３を形成し、酸化シリコンからなる層間絶縁膜３４を形成する。尚、埋め込み転送チャネル領域１２ａと転送電極３３とで、上記の転送レジスタが構成される。
そして、この層間絶縁膜３４の一部にコンタクトホールを開口し、転送電極３３に電気的に接触したアルミニウム、アルミニウム−シリコン合金等の金属からなる電極取り出し端子３５をチップ周辺、又はチップ内部及びチップ周辺に形成し、電極取り出し端子３５に接続する突起状のバンプ電極３６を形成する。
【００４８】
バンプ電極３６はチップ周辺のペリフェラルバンプ、チップ内部のインターナルバンプ、両方混在のバンプでもよい。バンプはメッキ主体のバンプ、Ａｕ線などのスタッドバンプのいずれでもよいが、後者の場合はワイヤーボンディングの衝撃で第１半導体層１２のみならず架台の第２半導体層２２や多孔質Ｓｉ層２１がダメージ受けないように注意する。尚、高さは１０〜１００μｍの範囲で任意に選択すればよい。
はんだバンプの形成法としてスーパージャフィット法、スーパーソルダー法、ビームソルダーＰＣ法などの公知の形成法が採用可能である。
ここでスーパージャフィット法とは、例えばＡｌパッド上にのみＣｒとＣｕとの積層膜からなるバリアメタル層表面を薬剤で処理して粘着性皮膜を形成し、この粘着性皮膜をはんだ粉と接触させることで該バリアメタル層表面にはんだ粉末を付着させ、加熱処理でこれからはんだバンプを形成する方法であり、鉛フリーのＳｎ−Ａｇ系やＳｎ−Ｚｎ系のはんだから成るバンプが形成される。
スーパーソルダー法とは、はんだ粉を系中に含まず、有機酸鉛と有機酸錫の反応によりペースト中にはんだを合成し、上記同様のバリアメタル層表面の銅上に析出させてはんだバンプを形成する方法であり、Ｓｎ−Ｐｂ系のはんだから成るバンプが形成される。
ビームソルダーＰＣ法は、下地の銅と錫及び鉛が構成するガルバニ電池での置換反応により、錫及び鉛を銅表面に析出させて皮膜を形成し、これから電解メッキによりはんだバンプを形成する方法であり、Ｓｎ−Ｐｂ系のはんだからなるバンプが形成される。
【００４９】
以上のように、ＣＣＤ又はＣＭＯＳ構成の固体撮像センサ部が形成され、当該固体撮像センサ部の電荷転送等を駆動するための所望の電位を与えるため、この転送電極等に接続するアルミニウム、アルミニウム−シリコン合金等からなる電極取り出し部３５を介してバンプ電極３６が形成される。
【００５０】
工程７：切削溝および保護膜の形成
次に、図６（ａ）に示すように、スクライブライン内のペレット分割予定境界線に沿って、第１半導体層１２側から少なくとも単結晶Ｓｉからなる第２半導体層２２を貫通するまでブレードダイシングで切削溝Ｓを形成した後に、トランスファーモールド成形法、射出成形法、押し出し成形法、インサート成形法、コンプレッションモールド成形法、スピンコート法などにより、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、エポキシアクリレート樹脂、アクリル樹脂、シリコーン樹脂、ポリイミドシリコーン樹脂、不飽和ポリエステル樹脂などの熱硬化性樹脂、又は液晶ポリマー、ポリフェニレンスルフィド樹脂、ポリスルホン樹脂などの耐熱性熱可塑性樹脂などの透明、半透明又は不透明の樹脂保護膜４０で切削溝Ｓ内及び第１半導体層１２表面を封止し、その成形法及び樹脂特性に応じて後加熱処理のキュアを行う。
その後、樹脂保護膜４０を光学研磨又はＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ　）などの片面研磨によりバンプ電極３６を露出させ、必要に応じて露出したバンプ電極３６の表面をＡｕフラッシュメッキし、保護テープ５０で表面保護する。
保護テープ５０としては、透明で糊残りのない静電気ダメージ防止の為の導電性のＵＶ照射硬化型接着剤及びテープが望ましい。
尚、この透明、半透明又は不透明の樹脂保護膜４０は、画質劣化防止の為にα線発生なしの高純度品が必要である。
【００５１】
工程８：支持基板の分離
次に、図６（ｂ）に示すように、エアージェット、ウォータージェットなどにより高多孔質Ｓｉ層２１ｂにおいて支持基板２０を分離する。このとき、多孔質Ｓｉ層２１に到達する切削溝Ｓには樹脂保護膜４０が充填されており、このエポキシ系樹脂等からなる樹脂保護膜４０の硬化収縮ストレスでの歪みも加わり、横からのウォータージェットなどで高多孔質Ｓｉ層２１ｂにおいて支持基板２０を分離するのに効率が良くなる。このため、既に第１半導体層１２に形成されたデバイスへの機械的衝撃等を低減することができる。
尚、この時も、前記リングストッパー治具により、第１半導体層１２を含む樹脂保護膜４０をエアージェット、ウォータージェットの横方向圧力から保護するのが好ましい。
更に、分離は回転中の多孔質Ｓｉ層を横方向から１つ以上の微細ノズルを用いて、気体や液体等の高圧流体ジェットを噴きつける場合や、引張り剥離で行うことが出来る。この時に、流体に超音波印加するとより効果的作用が期待できる。流体としては、水、エッチング液、アルコールなどの液体、空気、窒素、アルゴン等の気体があり、更には前期液体中に前期気体を適当比率で混在させた液体／気体混合があり、更にはそれぞれに固体の粒体・粉体（研磨剤、氷、プラスチック片など）の超微粉末を含有させると効率よく剥離することが出来る。
また、分離は回転中の多孔質Ｓｉ層を横方向から１つ以上のレーザー照射によるレーザー加工（アブレーション加工、熱加工など）で分離することが出来る。レーザーは炭酸ガスレーザー、ＹＡＧレーザー、エキシマレーザー、高調波変調レーザーなどからなる可視光、近紫外線、遠紫外線、近赤外線、遠赤外線などのレーザーを使用できる。
レーザー加工では、加工対象物が吸収する波長のレーザー光を照射して熱加工やアブレーション加工で分離する方法と、加工対象物に対して透明な波長を有する少なくとも１つ以上のパルス波又は連続波の近赤外線レーザー（Ｎｄ：ＹＡＧレーザー、Ｎｄ：ＹＶＯ４レーザー、Ｎｄ：ＹＬＦレーザー、チタンサファイアレーザーなど）を加工対象物内部に焦点を合わせ、多光子吸収による光学的損傷現象を発生させて改質領域（例えばクラック領域、溶融処理領域、屈折率変化領域など）を形成し、そこを起点として比較的小さな力で分離する方法がある。
後者の場合は、レーザー光線を集光レンズで加工対象物内部（つまり多孔質半導体層の内部やイオン注入層）に焦点を合わせ、その焦点を序序に回転中の加工対象物内部に移動させることで分離することが出来る。
特に、本発明の場合は多孔質Ｓｉ層やイオン注入層なので、このレーザーによる分離加工が高精度で効率良く行うことが出来る。
つまり、レーザー加工剥離装置では、図３（ｂ）の流体高圧ジェット噴射剥離装置と同様の構成をしており、１つ以上の微細ノズルの吐出部３０２がレーザー出力部に相当する。
この時に、必要に応じて冷却した支持治具でＵＶテープを介して対向基板側を冷却しながら多孔質Ｓｉ層から支持基板を分離してもよい。
尚、支持基板を再利用することが出来る。
【００５２】
工程９：裏面照射型固体撮像デバイスチップの作製
次に、第２半導体層２２の側から切削溝Ｓ内に充填したエポキシ系樹脂等からなる樹脂保護膜４０をフルカットダイシングする。続いて、低多孔質Ｓｉ層２１ｃの残り及び第２半導体層２２をエッチングし、必要に応じて絶縁膜２３もエッチングして片面樹脂封止型の超薄膜の裏面照射固体撮像デバイスチップを得る。以下に当該工程の詳細について説明する。
【００５３】
まず、図７（ｂ）に示すように第２半導体層２２に形成された切削溝Ｓに充填され第２半導体層２２の表面から露出したエポキシ系樹脂等からなる樹脂保護膜４０で構成される十字のアライメントマークＭを基準として、露出した樹脂保護膜４０に沿ってフルカットダイシングする。このとき、保護テープ５０への切り込みは２０〜３０μｍ程度とする。図７（ａ）は、このフルカットダイシング後の断面図を示している。
フルカットダイシングにおいて、先の図６（ａ）に示す工程で形成した切削溝Ｓの形成時よりも、細いダイシングブレードを用い、かつ、露出した樹脂保護膜の中央部をダイシングしてチップ側面に樹脂保護膜４０が残るようにする。
尚、空気ギャップを大きくしたい時や樹脂保護膜の耐酸性に制約がある場合には、先の図６（ａ）に示す工程で形成した切削溝Ｓの形成時よりも太いダイシングブレードを用い、かつ、露出した樹脂保護膜の略中央部をダイシングしてチップ側面に樹脂保護膜４０が残らないようにする。
尚、対象の材質に応じて、ブレードダイシング、レーザー切断加工（炭酸ガスレーザー、ＹＡＧレーザー、エキシマレーザーなど）、ダイヤモンドカッター、超硬合金カッター、超音波カッターなどを使い分けて切断分割してもよい。
【００５４】
続いて、図８（ａ）に示すように、低多孔質Ｓｉ層２１ｃの残り及び第２半導体層２２をＨＦ＋Ｈ２　Ｏ２　＋Ｈ２　Ｏ混合液、ＨＦ＋ＨＮＯ３　＋ＣＨ３　ＣＯＯＨ混合液などでエッチングする。なお、絶縁膜２３を酸化シリコン膜の単層で形成している場合に、必要に応じて連続してフッ酸＋フッ化アンモニウム混合液で酸化シリコン膜をエッチングしてもよい。
あるいは、図８（ｂ）に示すように、絶縁膜２３を酸化シリコン膜２３ａ、窒化シリコン膜２３ｂ、酸化シリコン膜２３ｃの積層膜で形成している場合に、必要に応じて連続してフッ酸＋フッ化アンモニウム混合液で酸化シリコン膜２３ａをエッチングして、酸化シリコン膜２３ｃ、窒化シリコン膜２３ｂの積層膜としてもよい。
なお、この時に、露出した単結晶Ｓｉからなる第２半導体層２２のエッチングのためのフッ酸系エッチング液に耐える耐酸性のエポキシ系樹脂からなる樹脂保護膜４０や保護テープ５０を用いることが好ましい。
【００５５】
工程１０：透明基板の固着
次に、図９（ａ）に示すように、裏面照射型固体撮像デバイスチップの側面の樹脂保護膜４０とチップ裏面の絶縁膜２３ｂの段差を空気ギャップとして、シール剤６１で透明基板６０を固着して、チップ裏面を透明基板６０およびシール剤６１で気密封止した後、保護テープ５０を剥離して片面樹脂封止超薄型チップサイズ中空パッケージの裏面照射型固体撮像装置を作製する。
尚、樹脂保護膜４０とチップ裏面の絶縁膜２３ｂの段差がなく空気ギャップが得られない場合は、そのチップ裏面全周辺部に、所望の空気ギャップに相当するサイズのスペーサーを１０〜３０重量％含有するシール剤６１を塗布し、透明基板６０で気密封止する。
透明基板６０としては、画質劣化防止の為に、α線発生無しのシールガラス、耐湿性透明フィルムなどが必要である。
また、シール剤６１は、低温熱硬化型接着剤、ＵＶ照射硬化型接着剤、ＵＶ照射硬化かつ低温熱硬化型接着剤のいずれでもよいが、α線発生無しで耐湿性の高い材料であることが必要である。
【００５６】
工程１１：実装基板へのマウント
次に、図９（ｂ）に示すように、銀ペースト、半田ペースト等の導電性ペースト１０１を用いて、先の工程において作製されたチップサイズ中空パッケージをガラスエポキシ基板、フレキシブルプリント基板などからなるプリント配線基板（ＰＣＢ：Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ　）１００にマウントする。
このとき、プリント配線基板１００へのマウント直前まで、強力な接着力で糊残りのない導電性粘着剤の保護テープ５０で表面保護及び保持してバンプ電極をショートしているので、静電気ダメージ防止とバンプ接続不良防止、更にチップ割れ、欠け、クラック防止を図ることができるので、歩留、品質及び信頼性が向上する。
以上のようにして、本実施形態に係る片面樹脂封止超薄型チップサイズ中空パッケージの裏面照射型固体撮像装置が製造される。
【００５７】
上記の本実施形態に係る裏面照射型固体撮像装置の製造方法によれば、支持基板２０上に、多孔質Ｓｉ層２１、単結晶Ｓｉ層からなる第２半導体層２２、絶縁膜２３、単結晶Ｓｉ層からなる第１半導体層１２が積層されたＳＯＩ基板を形成し、予め所望する分離部分より上部の層、すなわち、第２半導体層２２および多孔質Ｓｉ層２１まで切削溝Ｓを形成し、第１半導体層１２の表面および切削溝Ｓ内を樹脂保護膜４０で封止することにより、エポキシ系樹脂等からなる樹脂保護膜４０の硬化収縮ストレスでの歪みも加わり、横からのウォータージェットやエアージェットなどで多孔質Ｓｉ層２１から支持基板２０を分離するのに効率が良く、歩留、品質及び生産性を向上させることができる。
【００５８】
また、プリント配線基板１００へのマウント直前まで、強力な接着力で糊残りのない導電性粘着剤からなる保護テープ５０で表面を保護しつつ、固体撮像デバイスチップを保持することができるため、静電気ダメージ防止とバンプ接続不良防止、更にチップ割れ、欠け、クラック防止を図ることができるので、歩留、品質及び信頼性が向上する。
【００５９】
さらに、光電変換部と電荷転送部及び電荷転送用電極を含むＣＣＤ部又はＣＭＯＳセンサ部及びバンプ電極等を形成する第１半導体層１２と第２半導体層２２との間に絶縁膜２３として酸化シリコンの単層のみならず、酸窒化シリコン膜や酸化シリコン膜２３ａ、窒化シリコン膜２３ｂ、酸化シリコン膜２３ｃの積層膜を用いて、適当な膜厚の窒化系シリコン膜を挿入することにより、更に歩留及び品質が向上する。
すなわち、パッケージングした時やデバイスプロセス中の支持基板２０側からのハロゲン元素（Ｎａイオンなど）による汚染を防止することができる。
また、デバイスプロセス中の多孔質Ｓｉ層２１の酸化での膨張により、デバイス作製する単結晶Ｓｉ層からなる第１半導体層１２の反り歪みの低減または防止をすることができる。
さらに、単結晶Ｓｉ層からなる第２半導体層２２および多孔質Ｓｉ層２１のエッチング除去時に、エッチングストッパーの作用をするので、高精度のセンサ部分を作製でき、高感度で高精度の固体撮像装置デバイスが得られる。
また、高性能の絶縁膜なので、リーク電流が少なく、良好なローノイズ特性が得られ、さらに反射防止膜としても使用できる。
【００６０】
また、裏面から切削溝Ｓ内に充填したエポキシ系樹脂等からなる樹脂保護膜４０をフルカットダイシングして、チップ側面に残った樹脂保護膜４０の高さとチップ裏面が形成する空気ギャップを介してシールガラス等の透明基板５０で封止するチップサイズ中空パッケージが構成されるので、極めて薄い片面樹脂封止チップサイズ中空パッケージの裏面照射型固体撮像装置が得られる。
【００６１】
第２実施形態
本実施形態では、新しい超薄型ＳＯＩ基板の作製法のうち、二重イオン注入層分離法（種子基板に例えば水素イオン注入した第１イオン注入層より種子基板を分離し、支持基板に例えば水素イオン注入した第２イオン注入層より支持基板を分離する方法）を用いて片面樹脂封止超薄型チップサイズ中空パッケージの裏面照射型固体撮像装置を製造方法及び製造装置について説明する。
【００６２】
工程１：水素イオン注入層の形成
まず、図１０（ａ）に示すように、８インチΦ、８００μｍ厚みのｐ型Ｓｉ単結晶（抵抗率は０．０１〜０．０２Ωｃｍ）からなる種子基板１０に水素をイオン注入して、イオン注入層１３を形成する。このイオン注入層１３の種子基板１０からの深さは、種子基板１０の表面から固体撮像デバイスを形成することとなる第１半導体層１２の膜厚を考慮して形成する。例えば、水素イオン注入は、５００ＫｅＶ、５×１０１６〜１×１０１７／ｃｍ２　のドーズ量で、深さ約５μｍの位置に行なう。尚、イオン注入は水素以外に、窒素、ヘリウム等の希ガスであってもよい。
【００６３】
工程２：絶縁膜の形成
８インチΦ、８００μｍ厚みのｐ型Ｓｉ単結晶（抵抗率は０．０１〜０．０２Ωｃｍ）からなる支持基板２０に、例えば、２００〜３００ｎｍ程度の膜厚の酸化シリコン等からなる絶縁膜２３を形成する。
なお、この絶縁膜２３は、第１実施形態と同様に、図１０（ｂ）に示すように、酸化シリコンの単層であってもよいが、減圧ＣＶＤで支持基板２０上に窒化シリコン膜を形成し熱酸化することで、図１０（ｃ）に示すように、酸化シリコン膜２３ａ、窒化シリコン膜２３ｂ、酸化シリコン膜２３ｃの積層膜としてもよい。この場合には、例えば、酸化シリコン膜２３ａの膜厚は２００ｎｍ程度とし、窒化シリコン膜２３ｂの膜厚は５０ｎｍ程度とし、酸化シリコン膜２３ｃの膜厚は２００ｎｍ程度とする。
このように、特に適当な膜厚の窒化シリコン膜があることの利点については、第１実施形態で説明したのと同様である。
【００６４】
工程３：貼り合わせ
次に、第１実施形態と同様に、この支持基板２０の絶縁膜２３表面と種子基板１０の表面とを洗浄した後に、室温で支持基板２０の絶縁膜２３側および種子基板１０の第１半導体層１２側から、基板同士を接触させ、ファンデルワールス力により結合させる。その後に、熱処理を行って共有結合させ、貼り合せを強固なものにする。図１１（ａ）は絶縁膜２３が酸化シリコンの単層の場合における貼り合わせ後の断面図であり、図１１（ｂ）は絶縁膜２３が酸化シリコン膜２３ａ、窒化シリコン膜２３ｂ、酸化シリコン膜２３ｃの積層膜の場合における貼り合わせ後の断面図である。
このとき、双方の基板１０，２０の表面にゴミ、汚れ付着がないことを確認するが、異物があった時は剥離洗浄する。
また、熱処理は、窒素中又は不活性ガス中又は窒素と不活性ガスの混合ガス中で行うことが好ましい。例えば熱処理温度は４００℃３０分で貼り合わせを強固にすることができる。
さらに、減圧熱処理炉に重ね合わせた２枚の基板をセットして真空引きで所定圧力（例えば１３３Ｐａ以下）に保持し、一定時間後に大気圧にブレークした時の加圧で密着させ、連続して窒素中又は不活性ガス中又は窒素と不活性ガスの混合ガス中で昇温加熱して熱処理接合する連続作業をしてもよい。
【００６５】
工程４：種子基板の分離
次に、図１２に示すように、例えば、５００℃で１０〜２０分、又は急加熱急冷却（ハロゲンランプ約８００℃数秒、Ｘｅフラッシュランプ約１０００℃数ミリ秒など）の剥離用アニールにより、イオン注入層１３に存在する水素微小気泡内の圧力作用及び結晶再配列作用によりイオン注入層１３に歪みを発生させ、両基板１０，２０の裏面をＵＶテープ５１，５２で貼り合せし、引っ張り剥離する。その後ＵＶ照射硬化してＵＶテープ５１，５２を剥離する。
尚、剥離した種子基板は再利用することが出来る。尚、前記と同様にレーザー加工法によりイオン注入層から分離してもよい。
【００６６】
工程５：水素アニール
第１実施形態と同様に、種子基板１０の剥離後、単結晶Ｓｉ層からなる第１半導体層１２の表面の一部を水素アニールによりエッチングし、所望の厚みと平坦性の例えば５μｍの単結晶Ｓｉ層からなる第１半導体層１２を形成する。水素アニールは、例えば１０５０℃で０．００１３ｎｍ／ｍｉｎ、１１００℃で０．００２２ｎｍ／ｍｉｎのエッチング速度でＳｉがエッチングされる。
【００６７】
工程６：デバイス形成
汎用技術により第１半導体層１２内に、光電変換部と電荷転送部及び電荷転送用電極を含むＣＣＤ、ＣＭＯＳセンサなどの裏面照射型固体撮像センサ部を形成し、５００℃以上の熱処理工程以降に、第１半導体層１２表面から深さ８〜１０μｍの絶縁層２３下の支持基板内３〜５μｍに高濃度に例えば水素イオン注入し、剥離用アニールして歪みを発生させる。その後、アルミ配線とこれらに接続された複数のバンプ電極を形成する。ＣＣＤセンサ、ＣＭＯＳセンサについては、第１実施形態で説明したのと同様である。
【００６８】
図１３には、ＣＣＤの場合の一例を示しており、フィールド酸化膜等の素子分離絶縁膜３１によって各素子形成領域が絶縁分離されたｐ型単結晶Ｓｉからなる第１半導体層１２の各領域にｎ型不純物のリンをイオン注入して、埋め込み転送チャネル領域１２ａを形成し、７５０℃３０分でイオン活性化する。なお、その他にも、ｐ型不純物を導入してチャネルストッパを形成する。
【００６９】
そして、この埋め込み転送チャネル領域１２ａ上にＣＶＤなどで酸化シリコンからなるゲート絶縁膜３２及びポリシリコンからなる転送電極３３を形成し、酸化シリコンからなる層間絶縁膜３４を形成する。なお、埋め込み転送チャネル領域１２ａと転送電極３３とで、ＣＣＤの転送レジスタが構成される。
【００７０】
５００℃以上の熱処理工程以降に表面から深さ８〜１０μｍに高濃度に例えば水素イオン注入してイオン注入層２４を形成し、剥離用アニールして歪みを発生させる。尚、イオン注入は水素以外に、窒素、ヘリウムなどの希ガスであってもよい。
支持基板２０と絶縁膜２３との接合界面からのイオン注入層２４の深さは、形成する第２半導体層２２の膜厚分を考慮する。例えば、水素イオン注入は、約１０００ＫｅＶ、５×１０１６〜１×１０１７／ｃｍ２　のドーズ量で、深さ８〜１０μｍの位置に行なう。
剥離用アニールは、上記と同様の５００℃で１０〜２０分、又は急加熱急冷却（ハロゲンランプ８００℃数秒、Ｘｅフラッシュランプ約１０００℃数ミリ秒など）などの熱処理により、イオン注入層２４に存在する水素微小気泡内の圧力作用及び結晶再配列作用によりイオン注入層２４に歪みを発生させる。
このときに、単結晶Ｓｉ層からなる第１半導体層１２、酸化シリコン膜、窒化シリコン膜、ポリシリコン膜等のデバイス構成膜が存在するが、それらを貫通して絶縁膜２３下にイオン注入層２４を形成し、熱処理により歪みを発生させる。同時にこの剥離用アニールにより、単結晶Ｓｉ層からなる第１半導体層１２、酸化シリコン膜、窒化シリコン膜、ポリシリコン膜等のデバイス構成膜に残留する注入イオンの活性化作用で、第１半導体層結晶欠陥の低減と、第１半導体層とデバイス構成膜の界面準位改善が期待できる。
【００７１】
その後、層間絶縁膜３４の一部にコンタクトホールを開口し、転送電極３３に電気的に接触したアルミニウム、アルミニウム−シリコン合金等の金属からなる電極取り出し端子３５をチップ周辺、又はチップ内部及びチップ周辺に形成し、電極取り出し端子３５に接続するバンプ電極３６を形成する。
バンプ電極３６はメッキ主体のバンプ、Ａｕ線などのスタッドバンプのいずれでもよいが、後者の場合はワイヤーボディングの衝撃で単結晶Ｓｉ層からなる第１半導体層１２のみならず架台の第２半導体層２２がダメージ受けないように注意する。なお、高さは１〜１００μｍの範囲で任意に選択する。
【００７２】
工程７：切削溝および保護膜の形成
次に、図１４（ａ）に示すように、上記第１実施形態同様にスクライブライン内のペレット分割予定境界線に沿って、第１半導体層１２側から少なくともイオン注入層２４に達するまでダイシングして切削溝Ｓを形成した後に、切削溝Ｓを充填しかつ第１半導体層１２の表面をトランスファーモールド成形法、スピンコート法などによりエポキシ系樹脂で封止し、光学研磨又はＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ　）などの片面研磨でバンプ電極３６を露出させる樹脂保護膜４０を形成する。必要に応じて露出したバンプ電極３６の表面をＡｕフラッシュメッキする。
【００７３】
工程８：支持基板の分離
次に、図１４（ｂ）に示すように、ＵＶテープ等からなる保護テープ５０を樹脂保護膜４０側に、かつ対向する支持基板２０側にもＵＶテープ５３を貼り合わせて、イオン注入層２４から支持基板２０を引っ張り剥離する。保護テープ５０およびＵＶテープ５３としては、透明で糊残りのない静電気ダメージ防止の為の導電性のＵＶ照射硬化型接着剤が望ましい。
このとき、イオン注入層２４に到達する切削溝Ｓには樹脂保護膜４０が充填されており、このエポキシ系樹脂等からなる樹脂保護膜４０の硬化収縮ストレスでの歪みも加わり、イオン注入層２４の歪みにより支持基板２０を引っ張り剥離するのに効率が良くなる。このため、既に第１半導体層１２に形成されたデバイスへの機械的衝撃等を低減することができる。
尚、支持基板を再利用することが出来る。尚、前記と同様にレーザー加工法によりイオン注入層から分離してもよい。
【００７４】
工程９：裏面照射型固体撮像デバイスチップの作製
当該工程においては、第２半導体層２２の側から切削溝Ｓ内に充填したエポキシ樹脂からなる樹脂保護膜４０をフルカットダイシングし、イオン注入層残りおよび第２半導体層２２をエッチングし、必要に応じて絶縁膜２３もエッチングして、ＵＶ照射硬化して片面樹脂封止型の超薄型の裏面照射型固体撮像デバイスチップを得る。
当該工程においては、第１実施形態の工程９と同様であり、第２半導体層２２に形成された切削溝Ｓに充填され第２半導体層２２の表面から露出したエポキシ系樹脂からなる樹脂保護膜４０で構成する十字のアライメントマークを基準として、露出した樹脂保護膜４０に沿ってフルカットダイシングする。
フルカットダイシングにおいて、先の図１４（ａ）に示す工程で形成した切削溝Ｓの形成時よりも、細いダイシングブレードを用い、かつ、露出した樹脂保護膜４０の中央部をダイシングしてチップ側面に樹脂保護膜４０が残るようにする。
第１実施形態で説明したように、フルカットダイシング後にフッ酸系のエッチング液により第２半導体層２２を除去することから、このフッ酸系エッチング液に耐える耐酸性のエポキシ系樹脂からなる樹脂保護膜４０および保護テープ５０を用いることが好ましい。
尚、空気ギャップを大きくしたい時や樹脂保護膜の耐酸性に制約がある場合には、先の図１４（ａ）に示す工程で形成した切削溝Ｓの形成時よりも太いダイシングブレードを用い、かつ、露出した樹脂保護膜の略中央部をダイシングしてチップ側面に樹脂保護膜４０が残らないようにする。
【００７５】
以降の工程としては、第１実施形態で説明した透明基板の固着工程（工程１０）および実装基板へのマウント工程（工程１１）を経ることにより、図９（ｂ）に示すような片面樹脂封止チップサイズ中空パッケージの超薄型の裏面照射型固体撮像装置が製造される。
尚、樹脂保護膜４０とチップ裏面の絶縁膜２３ｂの段差に空気ギャップがない場合は、そのチップ裏面全周辺部に、所望の空気ギャップに相当するサイズのスペーサーを１０〜３０重量％含有するシール剤６１を塗布し、透明基板６０で気密封止する。
【００７６】
本実施形態に係る裏面照射型固体撮像装置の製造方法によれば、支持基板２０上に、イオン注入層２４、単結晶Ｓｉ層からなる第２半導体層２２、絶縁膜２３、単結晶Ｓｉ層からなる第１半導体層１２が積層されたＳＯＩ基板を形成し、剥離用アニールした後に、予め所望する分離部分より上部の層、すなわち、第１半導体素１２からイオン注入層２４までの層に切削溝Ｓを形成し、第１半導体層１２の表面および切削溝Ｓ内を樹脂保護膜４０で封止することにより、エポキシ系樹脂等からなる樹脂保護膜４０の硬化収縮ストレスでの歪みも加わり、イオン注入層２４の歪みにより支持基板２０を引っ張り分離するのに効率が良く、歩留、品質及び生産性を向上させることができる。
【００７７】
また、第１実施形態と同様に、プリント配線基板１００へのマウント直前まで、強力な接着力で糊残りのない導電性粘着剤からなる保護テープ５０で表面を保護しつつ、固体撮像デバイスチップを保持することができるため、静電気ダメージ防止及びバンプ接続不良防止、更にチップ割れ、欠け、クラック防止を図ることができるので、歩留及び品質が向上する。
【００７８】
さらに、光電変換部と電荷転送部及び電荷転送用電極を含むＣＣＤ部又はＣＭＯＳセンサ部及びバンプ電極等を形成する第１半導体層１２と第２半導体層２２との間に絶縁膜２３として酸化シリコンの単層のみならず、酸化窒化シリコン膜や酸化シリコン膜２３ａ、窒化シリコン膜２３ｂ、酸化シリコン膜２３ｃの積層膜を用いるような適当な膜厚の窒化系シリコン膜を有することにより第１実施形態と同様の理由で歩留及び品質が向上する。
【００７９】
また、裏面から切削溝Ｓ内に充填したエポキシ系樹脂等からなる樹脂保護膜４０をフルカットダイシングして、チップ側面に残った樹脂保護膜４０の高さとチップ裏面が形成する空気ギャップを介してシールガラス等の透明基板５０で封止するチップサイズ中空パッケージが構成されるので、極めて薄い片面樹脂封止チップサイズ中空パッケージの裏面照射型固体撮像装置が得られる。
【００８０】
第３実施形態
本実施形態では、新しい超薄型ＳＯＩ基板の作成法うち、上記の多孔質層分離法とイオン注入層分離法を組み合わせた多孔質層・イオン注入層分離方法（例えば種子基板に水素イオン注入したイオン注入層より種子基板を分離し、支持基板に形成した多孔質Ｓｉ層より支持基板を分離する方法）を用いて、片面樹脂封止超薄型チップサイズ中空パッケージの裏面照射型固体撮像装置を製造方法及び製造装置について説明する。
【００８１】
工程１：水素イオン注入層の形成
まず、第２実施形態と同様にして、図１５（ａ）に示すように、８インチΦ、８００μｍ厚みのｐ型Ｓｉ単結晶（抵抗率は０．０１〜０．０２Ωｃｍ）からなる種子基板１０に水素をイオン注入して、イオン注入層１３を形成する。尚、イオン注入は水素以外に、窒素、ヘリウム等の希ガスであってもよい。このイオン注入層１３の種子基板１０からの深さは、種子基板１０の表面から固体撮像デバイスを形成することとなる第１半導体層１２の膜厚を考慮して形成する。例えば、水素イオン注入は、５００ＫｅＶ、５×１０１６〜１×１０１７／ｃｍ２　のドーズ量で、深さ約５〜６μｍの位置に行なう。
【００８２】
工程２：多孔質層の形成
第１実施形態の図１（ｂ）および図２（ｂ）に示す工程と同様にして、８インチΦ、８００μｍ厚みのｐ型Ｓｉ単結晶（抵抗率は０．０１〜０．０２Ωｃｍ）からなる支持基板に、陽極化成法で多孔質Ｓｉ層を形成し、絶縁膜を形成する。すなわち、図１５（ｂ）に示すように、支持基板２０の上に、膜厚１０μｍ程度の多孔率が低い低多孔質Ｓｉ層２１ａ、膜厚２μｍ程度の多孔率が高い高多孔質Ｓｉ層２１ｂ、膜厚１０μｍ程度の多孔率が低い低多孔質Ｓｉ層２１ｃからなる多孔質Ｓｉ層２１を形成する。
その後、ＣＶＤエピタキシャル成長装置内で、水素雰囲気中、１０００〜１１００℃程度でプリベークを行い、多孔質Ｓｉ層２１ｃの表面の孔を封止して表面を平坦化する。
この後に１０２０℃まで降温し、シランガス、ジボランガスなどを原料ガスとしてＣＶＤエピタキシャル成長法により膜厚５〜１０μｍ程度の単結晶Ｓｉ層からなる第２半導体層２２を形成する。
続いて、支持基板２０に、減圧ＣＶＤで支持基板２０上に窒化シリコン膜を形成し熱酸化することで、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜の積層膜からなる絶縁膜２３を形成する。この場合には、例えば、酸化シリコン膜の膜厚は２００ｎｍ程度とし、窒化シリコン膜の膜厚は５０ｎｍ程度とし、酸化シリコン膜の膜厚は２００ｎｍとする。
このように、特に適当な膜厚の窒化系シリコン膜があることの利点については、第１実施形態で説明したのと同様である。
なお、この絶縁膜２３は、第１実施形態と同様に、酸化シリコン膜や酸窒化シリコン膜の単層であってもよい。
【００８３】
工程３：貼り合わせ
次に、図１６に示すように、第１実施形態と同様に、この支持基板２０の絶縁膜２３表面と種子基板１０の表面とを洗浄した後に、室温で支持基板２０の絶縁膜２３側および種子基板の第１半導体層１２側から、基板同士を接触させ、ファンデルワールス力により結合させる。その後に、熱処理を行って共有結合させ、貼り合せを強固なものにする。
このとき、双方の基板１０，２０の表面にゴミ、汚れ付着がないことを確認するが、異物があった時は剥離洗浄する。
また、熱処理は、窒素中又は不活性ガス中又は窒素と不活性ガスの混合ガス中で行うことが好ましい。例えば熱処理温度は４００℃３０分で貼り合わせを強固にすることができる。
さらに、減圧熱処理炉に重ね合わせた２枚の基板をセットして真空引きで所定圧力（例えば１３３Ｐａ以下）に保持し、一定時間後に大気圧にブレークした時の加圧で密着させ、連続して窒素中又は不活性ガス中又は窒素と不活性ガスの混合ガス中で昇温加熱して熱処理接合する連続作業をしてもよい。
【００８４】
工程４：種子基板の分離
次に、図１７に示すように、第２実施形態と同様に、例えば、５００℃で１０〜２０分、又は急加熱急冷却（ハロゲンランプ約８００℃数秒、Ｘｅフラッシュランプ約１０００℃数ミリ秒など）の剥離用アニールにより、イオン注入層１３に存在する水素微小気泡内の圧力作用及び結晶再配列作用によりイオン注入層１３に歪みを発生させ、両基板１０，２０の裏面を糊残りのないＵＶテープ５１，５２で貼り合せし、種子基板１０のイオン注入層から引っ張り剥離する。この時に、多孔質Ｓｉ層２１から剥離分離しないように、多孔質Ｓｉ層２１の多孔率を最適化することが重要である。その後ＵＶ照射硬化してＵＶテープ５１，５２を剥離する。尚、剥離した種子基板は再利用することが出来る。尚、前記と同様にレーザー加工法によりイオン注入層から分離してもよい。
【００８５】
工程５：水素アニール
種子基板１０の剥離後、第１実施形態と同様に、単結晶Ｓｉ層からなる第１半導体層１２の表面の一部を水素アニールによりエッチングし、所望の厚みと平坦性の例えば５μｍの単結晶Ｓｉ層からなる第１半導体層１２を形成する。水素アニールは、例えば１０５０℃で０．００１３ｎｍ／ｍｉｎ、１１００℃で０．００２２ｎｍ／ｍｉｎのエッチング速度でＳｉがエッチングされる。
【００８６】
以降の工程としては、第１実施形態で説明したデバイス形成工程（工程６）、切削溝および樹脂保護膜の形成工程（工程７）、支持基板の分離工程（工程８）、裏面照射型固体撮像デバイスチップの作製工程（工程９）、透明基板の固着工程（工程１０）および実装基板へのマウント工程（工程１１）を経ることにより、図９（ｂ）に示すような片面樹脂封止超薄型チップサイズ中空パッケージの裏面照射型固体撮像装置が製造される。
【００８７】
本実施形態に係る裏面照射型固体撮像装置の製造方法によれば、第１半導体層１２、イオン注入層１３が形成された種子基板１０と、絶縁膜２３、第２半導体層２２、多孔質Ｓｉ層２１が形成された支持基板２０とを貼り合わせ、イオン注入層１３を境界に種子基板１０を引っ張り剥離することにより、支持基板２０上に、多孔質Ｓｉ層２１、第２半導体層２２、絶縁膜２３、第１半導体層１２が積層されたＳＯＩ基板を形成し、予め所望する分離部分より上部の層、すなわち、単結晶Ｓｉ層からなる第２半導体層２２および多孔質Ｓｉ層２１まで切削溝Ｓを形成し、第１半導体層１２の表面および切削溝Ｓ内を樹脂保護膜４０で封止することにより、エポキシ系樹脂等からなる樹脂保護膜４０の硬化収縮ストレスでの歪みも加わり、横からのウォータージェットやエアージェットなどで多孔質Ｓｉ層２１から支持基板２０を分離するのに効率が良く、歩留、品質及び生産性を向上させることができる。
その他、第１および第２実施形態で説明したのと同様の効果を得ることができる。
【００８８】
第４実施形態
第１〜第３実施形態においては、いずれも図９（ｂ）に示すようなチップ側面に残ったエポキシ系樹脂からなる樹脂保護膜４０の高さとチップ裏面が形成する空気ギャップを介してシールガラス等の透明基板６０で封止する片面樹脂封止超薄型チップサイズ中空パッケージの裏面照射型固体撮像装置を構成する例について説明したが、本実施形態では透明基板の代わりに色フィルタ基板を固着して、片面樹脂封止薄型チップサイズパッケージのカラー裏面照射型固体撮像装置を形成する例について説明する。
【００８９】
まず、第１から第３実施形態と同様にして、工程１〜工程８の工程を経ることにより、図６（ｂ）あるいは図１４（ｂ）に示すように、支持基板２０を剥離する。但し、工程７の樹脂保護膜の形成においては、透明なエポキシ系樹脂等からなる樹脂保護膜４０を形成する。続いて、フルカットダイシングを行なう前に、多孔質Ｓｉ層２１の残りおよび第２半導体層２２をエッチングし、あるいは、イオン注入層２４の残りおよび第２半導体層２２をエッチングし、必要に応じて絶縁膜２３もエッチングする。また、必要に応じて、第２半導体層２２等のエッチングにより生じた樹脂保護膜４０の突起部分をエッチングなどにより除去する。
【００９０】
次に、各固体撮像素子のＣＣＤセンサ部又はＣＭＯＳセンサ部に対応するように、絶縁膜２３の側から透明接着剤７１を介して、赤、緑、青に対応する顔料を有する樹脂膜からなる色フィルタ層７０ａを有する色フィルタ基板７０を貼り合せる。色フィルタ基板７０は、例えばガラス基板や透明樹脂基板等からなる。
図１８（ａ）は、絶縁膜２３が単層の場合における色フィルタ基板７０の固着後の断面図であり、図１８（ｂ）は、絶縁膜２３が積層膜からなる場合における色フィルタ基板７０の固着後の断面図である。なお、図１８（ｂ）には、先の工程において、酸化シリコン膜が除去されて、窒化シリコン膜２３ｂと酸化シリコン膜２３ａの２層から絶縁膜が構成されている様子を示している。
このとき、透明なエポキシ系樹脂等からなる樹脂保護膜４０を介してチップ表面のアライメントマークと色フィルタ基板７０ａのアライメントマークを表裏一体型顕微鏡で位置アライメントし、透明接着剤７１を硬化して固着する。
透明接着剤７１は、ＵＶ照射硬化型かつ熱硬化型の接着剤が好ましい。つまり、位置アライメント直後に局部的にＵＶ照射硬化で仮固定しておき、その後に熱硬化処理するのが好ましい。
また、保護テープ５０は透明で、糊残りのない静電気ダメージ防止の為の導電性のＵＶ照射硬化型接着剤が望ましい。
【００９１】
次に、図１９（ａ）に示すように、色フィルタ基板７０の側から色フィルタ基板７０および、切削溝Ｓ内に充填したエポキシ系樹脂からなる樹脂保護膜４０をフルカットダイシングした後、ＵＶ照射硬化して保護テープ５０を剥離して、カラー裏面照射型固体撮像デバイスチップを得る。
当該工程においては、第１実施形態の工程９と同様であり、第２半導体層２２に形成された切削溝Ｓに充填されたエポキシ系樹脂からなる樹脂保護膜４０で構成する十字のアライメントマークを基準として、樹脂保護膜４０に沿ってフルカットダイシングする。
フルカットダイシングにおいて、先の工程で形成した切削溝Ｓの形成時よりも、細いダイシングブレードを用い、かつ、露出した樹脂保護膜４０の中央部をダイシングしてチップ側面に樹脂保護膜４０が残るようにすることで耐湿性向上を図ってもよい。尚、信頼性問題がないデバイスの場合は、必ずしもチップ側面に樹脂保護膜４０を残す必要はない。
【００９２】
最後に、図１９（ｂ）に示すように、銀ペースト、半田ペースト等の導電性ペースト１０１を用いて、先の工程において形成されたカラー裏面照射型固体撮像デバイスチップをガラスエポキシ基板、フレキシブルプリント基板などからなるプリント配線基板（ＰＣＢ：Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ　）１００にマウントする。このとき、プリント配線基板１００へのマウント直前まで、強力な接着力で糊残りのない導電性粘着剤からなる保護テープ５０で表面保護及び保持してバンプ電極をショートしているので、静電気ダメージの防止とバンプ接続不良の防止を図ることができるので、歩留及び品質が向上する。
【００９３】
上記の本実施形態に係る裏面照射型固体撮像装置によれば、第１ないし第３実施形態と同様な方法により、支持基板２０を剥離した後に、多孔質Ｓｉ層２１またはイオン注入層２４の剥離残り、および第２半導体層２２をエッチングした片面樹脂封止の裏面照射型固体撮像デバイスに、透明な樹脂保護膜４０を介してチップ表面のアライメントマークと色フィルタ基板７０のアライメントマークを表裏一体型顕微鏡で観察して位置調整し、透明接着剤７１で色フィルタ基板７０を固着し、色フィルタ基板７０の裏面からフルカットダイシングで各チップに分割した後、保護テープ５０を剥離することにより、極めて薄いチップサイズの片面樹脂封止のカラー裏面照射型固体撮像装置が得られる。その他にも、第１実施形態ないし第３実施形態で説明した効果と同様の効果も有する。
【００９４】
第５実施形態
第１〜第３実施形態においては、いずれも図９（ｂ）に示すようなチップ側面に残ったエポキシ系樹脂からなる樹脂保護膜４０の高さとチップ裏面が形成する空気ギャップを介してシールガラス等の透明基板６０で封止するチップサイズ中空パッケージを構成する例について説明したが、本実施形態では絶縁膜２３上にオンチップカラーフィルタ（ＯＣＣＦ：Ｏｎ　Ｃｈｉｐ　Ｃｏｌｏｒ　Ｆｉｌｔｅｒ）およびオンチップレンズ（ＯＣＬ：Ｏｎ　Ｃｈｉｐ　ｌｅｎｓ）をさらに形成した上で、透明基板で中空封止する片面樹脂封止超薄型チップサイズ中空パッケージのカラー裏面照射型固体撮像装置を形成する例について説明する。
【００９５】
まず、第１から第３実施形態と同様にして、工程１〜工程８の工程を経ることにより、図６（ｂ）あるいは図１４（ｂ）に示すように、支持基板２０を剥離する。続いて、フルカットダイシングを行なう前に、多孔質Ｓｉ層２１の残りおよび第２半導体層２２をエッチングし、あるいは、イオン注入層２４の残りおよび第２半導体層２２をエッチングし、必要に応じて絶縁膜２３もエッチングする。また、必要に応じて、第２半導体層２２のエッチングにより生じた樹脂保護膜４０の突起部分をエッチングにより除去する。但し、工程７の樹脂保護膜の形成においては、透明なエポキシ系樹脂等からなる樹脂保護膜４０を形成する。また、後の工程において、オンチップカラーフィルタやオンチップレンズを形成するための支持基板としてガラス基板５５等を両面接着保護テープ５４で樹脂保護膜４０の表面に貼り合わせる。図２０（ａ）は、当該工程後の断面図である。両面接着保護テープ５４としては、透明で糊残りのない静電気ダメージ防止の導電性のＵＶ照射硬化型接着剤及びテープが望ましい。
【００９６】
次に、図２０（ｂ）に示すように、絶縁膜２３上に、例えば感光性を有し顔料を分散させた着色樹脂をリソグラフィーの手法によりカラーフィルタパターンにすることで、オンチップカラーフィルタ８１を形成する。具体的には、感光性を有し顔料を分散させた着色樹脂を塗布し、９０℃から１００℃の温度のホットプレートにて９０秒から１２０秒の間でベーク後、ｉ線ステッパー等を用いて露光を行い、ＴＭＡＨ（テトラメチルジシラザン）水溶液などのアルカリ現像液にて現像後、１００℃から１２０℃の温度のホットプレートにて９０秒から１２０秒の間で硬化を行うことを必要回数繰り返して形成される。
例えば原色タイプのイメージセンサであれば、赤、青、緑の３回繰り返し、補色タイプのイメージセンサであれば、シアン、マゼンタ、イエロー、緑の４回繰り返す。
【００９７】
続いて、図２０（ｂ）に示すように、オンチップカラーフィルタ８１上に、ネガ型感光性樹脂などの光透過性樹脂のレンズ材を形成し、ＣＣＤセンサあるいはＣＭＯＳセンサ部内の各画素に対応したレンズ材上に、リフローして所定の曲率を有するレンズ形状のレジストパターンを形成した後に、当該レジストパターンをマスクとしたエッチングにより、レンズ材を加工して所定の曲率を有するオンチップマイクロレンズ８２を形成する。
【００９８】
上記のオンチップカラーフィルタ８１およびオンチップマイクロレンズ８２の形成の際には、ガラス基板５５及び両面接着保護テープ５４、透明なエポキシ系樹脂からなる樹脂保護膜４０を介してチップ表面のアライメントマークを認識して、当該アライメントマークを基準に、複数のＣＣＤ又はＣＭＯＳセンサ部内の各画素に対応する絶縁膜２３上にオンチップカラーフィルタ８１およびオンチップマイクロレンズ８２を形成する。
【００９９】
次に、図２１（ａ）に示すように、オンチップマイクロレンズ８２の側から切削溝Ｓ内に充填した透明なエポキシ系樹脂からなる樹脂保護膜４０をフルカットダイシングする。
当該工程においては、切削溝Ｓに充填された透明なエポキシ系樹脂からなる樹脂保護膜４０で構成する十字のアライメントマークを基準として、樹脂保護膜４０に沿ってフルカットダイシングする。
フルカットダイシングにおいて、先の工程で形成した切削溝Ｓの形成時よりも、細いダイシングブレードを用い、かつ、樹脂保護膜４０の略中央部をダイシングしてチップ側面に樹脂保護膜４０が残るようにすることで耐湿性向上を図ってもよい。尚、信頼性問題がないデバイスの場合は、必ずしもチップ側面に樹脂保護膜４０を残す必要はない。
【０１００】
続いて、図２１（ｂ）に示すように、片面樹脂封止の裏面照射型固体撮像デバイスチップをシール剤６１で所定の空気ギャップでシールガラス又は耐湿性透明フィルムなどからなる透明基板６０にマウントする。その後、ＵＶ照射して両面接着保護テープ５４及びガラス基板５５を剥離して片面樹脂封止超薄型チップサイズ中空パッケージを作製する。
当該工程に用いるシール剤６１は、低温熱硬化型接着剤、ＵＶ照射硬化型接着剤、ＵＶ照射硬化＋低温熱硬化型接着剤のいずれでもよいが、耐湿性の高い材料であることが必要である。
また、透明基板６０とオンチップマイクロレンズ８２との間に所定の空気ギャップを得るため、シール剤６１には、当該空気ギャップと同じサイズのスペーサーを混入させることが好ましい。スペーサーは、ガラス、金属、プラスチック、それらの混合のいずれでもよいが、そのシール剤混合比率は耐湿性劣化させないレベル、例えば１０〜３０重量％程度が好ましい。
なお、透明基板６０、シール剤６１、スペーサー、オンチップマイクロレンズ８２、オンチップカラーフィルタ８１、樹脂保護膜４０、バンプ電極３６などの固体撮像デバイス構成材料は、画質劣化防止の為に、α線発生無しの高純度な材料が必要である。
【０１０１】
最後に、銀ペースト、半田ペースト等の導電性ペースト１０１を用いて、先の工程において形成されたカラー裏面照射型固体撮像デバイスチップをガラスエポキシ基板、フレキシブルプリント基板などからなるプリント配線基板（ＰＣＢ：Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ　）１００にマウントする。
このとき、プリント配線基板１００へのマウント直前まで、強力な接着力で糊残りのない導電性粘着剤の両面接着保護テープ５４で表面保護及び保持してバンプ電極をショートしているので、静電気ダメージの防止とバンプ接続不良の防止を図ることができるので、歩留及び品質が向上する。
【０１０２】
上記の本実施形態に係る裏面照射型固体撮像装置の製造方法によれば、第１ないし第３実施形態と同様な方法により、支持基板２０を剥離した後に、多孔質Ｓｉ層２１またはイオン注入層２４の剥離残り、および第２半導体層２２をエッチングし、ガラス基板５５及び両面接着保護テープ５４、透明なエポキシ系樹脂からなる樹脂保護膜４０を介してチップ表面のアライメントマークを認識して、当該アライメントマークを基準に、複数のＣＣＤ又はＣＭＯＳセンサ部に対応する絶縁膜２３上にオンチップカラーフィルタ８１およびオンチップレンズ８２を形成し、その後所定の空気ギャップで透明基板６０を固着することにより極めて薄い片面樹脂封止のチップサイズ中空パッケージのカラー裏面照射型固体撮像装置が得られる。その他にも、第１実施形態ないし第３実施形態で説明した効果と同様の効果も有する。
【０１０３】
第６実施形態
本実施形態では、特許文献６に記載の技術のように、本実施形態に係る片面樹脂封止超薄型チップサイズ中空パッケージの裏面照射型固体撮像装置の製造方法及び製造装置を応用して、Ｘ線、γ線、荷電粒子等の高エネルギーの放射線を検出可能な片面樹脂封止超薄型チップサイズ中空パッケージの裏面照射型固体放射線検出装置を形成する例について説明する。
【０１０４】
工程１：多孔質Ｓｉ層の形成
第１実施形態の図１および図２に示す工程と同様にして、種子基板および支持基板に、陽極化成法で多孔質Ｓｉ層を形成し、絶縁膜を形成する。
すなわち、図２２（ａ）に示すように、種子基板１０の上に、陽極化成法により、膜厚１０μｍ程度の多孔率が低い低多孔質Ｓｉ層１１ａ、膜厚２０μｍ程度の多孔率が高い高多孔質Ｓｉ層１１ｂ、膜厚５μｍ程度の多孔率が低い低多孔質Ｓｉ層１１ｃからなる多孔質Ｓｉ層１１を形成する。
また、図２２（ｂ）に示すように、支持基板２０の上に、膜厚１０μｍ程度の多孔率が低い低多孔質Ｓｉ層２１ａ、膜厚２μｍ程度の多孔率が高い高多孔質Ｓｉ層２１ｂ、膜厚１０μｍ程度の多孔率が低い低多孔質Ｓｉ層２１ｃからなる多孔質Ｓｉ層２１を形成する。
【０１０５】
工程２：半導体層および絶縁膜の形成
当該工程では、種子基板１０、支持基板２０の両基板にエピタキシャル成長の単結晶Ｓｉ層を形成し、少なくとも一方に絶縁膜として酸化シリコン膜、又は酸化シリコン膜、窒化シリコン膜、酸化シリコン膜の積層膜を形成する。
【０１０６】
すなわち、図２２（ａ）に示すように、種子基板１０、支持基板２０の両基板をＣＶＤエピタキシャル成長装置内で、水素雰囲気中、１０００〜１１００℃程度でプリベークを行い、多孔質Ｓｉ層１１，２１の表面の孔を封止して表面を平坦化する。
この後に１０２０℃まで降温し、シランガス、ジボランガスを原料ガスとしてＣＶＤを行い、種子基板１０に第１実施形態の工程２と同様にして、ＣＣＤ、ＢＢＤ（Ｂｕｃｋｅｔ　Ｂｒｉｇａｄｅ　Ｄｅｖｉｃｅ）　などのＣＴＤ（Ｃｈａｒｇｅ　Ｔｒａｎｓｆｅｒ　Ｄｅｖｉｃｅ）　を形成するエピタキシャル成長のｐ−　型単結晶Ｓｉ層からなる膜厚が５〜１０μｍ程度の第１半導体層１２を形成する。
続いて、種子基板１０に、例えば、２００〜３００ｎｍ程度の膜厚の酸化シリコン等からなる絶縁膜２３を形成する。
なお、この絶縁膜２３は、第１実施形態と同様に、酸化シリコンの単層であってもよいが、減圧ＣＶＤで支持基板２０上に窒化シリコン膜を形成し熱酸化することで、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜の積層膜としてもよい。この場合には、例えば、酸化シリコン膜の膜厚は２００ｎｍ程度とし、窒化シリコン膜の膜厚は５０ｎｍ程度とし、酸化シリコン膜の膜厚は２００ｎｍとする。このように、特に適当な膜厚の窒化シリコン膜があることの利点については、第１実施形態で説明したのと同様である。
【０１０７】
また、図２２（ｂ）に示すように、支持基板２０にエピタキシャル成長のＰ＋型Ｓｉ単結晶からなり膜厚が２〜５μｍ程度の第２半導体層２２ａおよびＰ−　型Ｓｉ単結晶からなり膜厚が２０〜３０μｍ程度の第３半導体層２２ｂを形成する。さらに、第３半導体層２２ｂには、イオン注入法等によりｎ型不純物としてリンをイオン注入して、ｎ型半導体領域を形成しておく。このｎ型半導体領域、第３半導体層２２ｂのＰ−　領域および第２半導体層２２ａのＰ＋　領域により、ＰＩＮフォトダイオードよりなる光電変換素子が形成される。また、第３半導体層２２ｂには、イオン注入法等によりｐ型不純物としてボロンをイオン注入してチャネルストッパを形成しておく。
【０１０８】
工程３：貼り合わせ
次に、図２３（ａ）に示すように、種子基板１０の絶縁膜２３表面と支持基板２０の表面とを洗浄した後に、室温で種子基板１０の絶縁膜２３側および支持基板２０の第３半導体層２２ｂ側から、基板同士を接触させ、ファンデルワールス力により結合させる。その後に、熱処理を行って共有結合させ、貼り合せを強固なものにする。
このとき、双方の基板１０，２０の表面にゴミ、汚れ付着がないことを確認するが、異物があった時は剥離洗浄する。
また、熱処理は、窒素中又は不活性ガス中又は窒素と不活性ガスの混合ガス中で行うことが好ましい。例えば熱処理温度は４００℃３０分で貼り合わせを強固にすることができる。
さらに、減圧熱処理炉に重ね合わせた２枚の基板をセットして真空引きで所定圧力（例えば１３３Ｐａ以下）に保持し、一定時間後に大気圧にブレークした時の加圧で密着させ、連続して窒素中又は不活性ガス中又は窒素と不活性ガスの混合ガス中で昇温加熱して熱処理接合する連続作業をしてもよい。
【０１０９】
工程４：種子基板の分離
次に、図２３（ｂ）に示すように、エアージェット、ウォータージェットなどで高多孔質Ｓｉ層１１ｂより種子基板１０を分離する。このとき、高多孔質Ｓｉ層１１ｂの多孔率および膜厚ともに、高多孔質Ｓｉ層２１ｂよりも大きく形成しておくことにより、エアージェット、ウォータージェットなどによる圧力作用により種子基板１０が剥離することとなる。
この時に、第１実施形態と同様に、高多孔質Ｓｉ層２１ｂにエアージェット、ウォータージェットなどの剥離作用が働かないように、ガードリングストッパーの壁を設けた治具を用いてもよい。このガードリングストッパーの高さと高多孔質Ｓｉ層２１ｂの高さを微調整し、エアージェット、ウォータージェットなどの剥離作用が働かないように支持基板ホルダーの高さを微調整する。尚、剥離した種子基板は再利用することが出来る。
尚、前記同様に、レーザー加工法により多孔質Ｓｉ層から分離してもよい。
【０１１０】
工程５：水素アニール
次に、図２４（ａ）に示すように、剥離残りの低多孔質Ｓｉ層１１ｃの全部と第１半導体層１２の表面の一部を水素アニールによりエッチングし、所望の厚みと平坦性を有する例えば５μｍ程度の膜厚の単結晶Ｓｉからなる第１半導体層１２を形成する。
水素アニールでは、１０５０℃で０．００１３ｎｍ／ｍｉｎ、１１００℃で０．００２２ｎｍ／ｍｉｎのエッチング速度でＳｉがエッチングされる。
なお、ＨＦとＨ２　Ｏ２　とＨ２　Ｏとの混合液、ＨＦとＨＮＯ３　とＣＨ３　ＣＯＯＨとの混合液で剥離残りの低多孔質Ｓｉ層１１ｃをエッチングした後に、水素アニールで単結晶Ｓｉからなる第１半導体層１２の表面をエッチングしてもよい。
【０１１１】
工程６：デバイス形成
次に、特許文献６に記載の公知の技術により、ｐ−　型単結晶Ｓｉ層からなる第１半導体層１２に、ＣＣＤ、ＢＢＤなどのＣＴＤを形成し、それらに接続されたバンプ電極を形成する。
【０１１２】
すなわち、図２４（ｂ）に示すように、ｐ−　型単結晶Ｓｉからなる第１半導体層１２に、ｎ型不純物をイオン注入してＣＴＤとして埋め込みチャネルＣＣＤである埋め込み転送チャネル領域１２１を形成し、さらに、絶縁膜３７を介して２層のポリシリコンからなる転送電極３８，３９を形成する。また、例えば、転送電極３８，３９を形成した後に、エッチング等により第１半導体層１２および絶縁膜２３の一部を除去して開口部Ｃを形成する。
なお、第３半導体層２２ｂには、先の図２２（ｂ）に示す工程においてイオン注入により作製されたｎ型半導体領域２０１およびｐ型のチャネルストッパ２０２が形成されており、このｎ型半導体領域２０１、第３半導体層２２ｂのＰ−　領域および第２半導体層２２ａのＰ＋　領域により、ＰＩＮフォトダイオードよりなる光電変換素子が形成されている。
なお、図示はしないが、当該開口部Ｃ内に、ＰＩＮフォトダイオードと埋め込み転送チャネル領域１２１との間の電荷の転送を行なう転送ゲート等を形成する。
【０１１３】
図２４（ｂ）に記載の裏面照射型固体放射線検出装置では、ＰＩＮフォトダイオードを利用することにより空乏層を深くのばすことができることから高エネルギーの放射線の検出効率を高めることができ、第１半導体層１２の裏面、すなわち第３半導体層２２ｂ側から入射した入射線は、ＰＩＮフォトダイオードで光電変換されて、当該光電変換により生じた電荷は図示しない転送ゲートにより埋め込み転送チャネル領域１２１に転送され、更に水平転送ＣＴＤに転送され、出力ゲートにより出力されるものである。
また、垂直転送ＣＴＤとなる埋め込み転送チャネル領域１２１や転送電極３８，３９を第１半導体層１２に形成し、ＰＩＮフォトダイオードを第２半導体層２２ａおよび第３半導体層２２ｂに形成して積層構造とすることにより、転送回路と光電変換素子とが競合することなく光電変換素子の実質的受光面積を大きくすることができるものである。
【０１１４】
工程７：切削溝および保護膜の形成
次に、図２５（ａ）に示すように、スクライブライン内のペレット分割予定境界線に沿って、第１半導体層１２側から少なくとも単結晶Ｓｉからなる第２半導体層２２ａを貫通するまでダイシングで切削溝Ｓを形成した後に、エポキシ系樹脂等の樹脂保護膜４０で封止し、この樹脂保護膜４０表面を光学研磨又はＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ　）などの片面研磨でバンプ電極３６を露出させ、必要に応じて露出したバンプ電極３６の表面をＡｕフラッシュメッキし、ＵＶテープ等の保護テープ５０で表面保護する。なお、当該工程において、後に樹脂保護膜４０での空気ギャップ部を形成するために、第２半導体層２２ａを越えて多孔質Ｓｉ層２１に所定の深さだけ達するように切削溝Ｓを形成することが好ましい。
保護テープ５０としては、透明で糊残りのない静電気ダメージ防止の為の導電性のＵＶ照射硬化型接着剤及びテープが望ましい。
【０１１５】
工程８：支持基板の分離
次に、図２５（ｂ）に示すように、エアージェット、ウォータージェットなどにより高多孔質Ｓｉ層２１ｂにおいて支持基板２０を分離する。このとき、多孔質Ｓｉ層２１に到達する切削溝Ｓには樹脂保護膜４０が充填されており、このエポキシ系樹脂等からなる樹脂保護膜４０の硬化収縮ストレスでの歪みも加わり、横方向からのウォータージェットなどで高多孔質Ｓｉ層２１ｂにおいて支持基板２０を分離するのに効率が良くなる。このため、既に第１半導体層１２、第２半導体層２２ａ、第３半導体層２２ｂに形成されたデバイスへの機械的衝撃等を低減することができる。尚、支持基板を再利用することが出来る。
尚、前記同様に、レーザー加工法により多孔質Ｓｉ層から分離してもよい。
【０１１６】
以降の工程としては、第１実施形態において説明した工程９〜工程１１と同様の工程を経る。
すなわち、第１実施形態の工程９と同様に、第２半導体層２２の側からスクラブライン内に充填したエポキシ樹脂からなる樹脂保護膜４０をフルカットダイシングし、高多孔質Ｓｉ層２１ｂ残りおよび低多孔質Ｓｉ層２１ｃをエッチングして、片面樹脂封止型の裏面照射固体撮像デバイスチップを得る。
続いて、第１実施形態の工程１０と同様に、裏面照射型固体撮像デバイスチップの側面のエポキシ系樹脂からなる樹脂保護膜４０の高さとチップ裏面の第２半導体層２２ａとの段差を空気ギャップとして、片面樹脂封止型の裏面照射固体撮像デバイスチップにシール剤６１でシールガラス、耐湿性透明フィルム等からなる透明基板６０を固着して、保護テープ５０を剥離してチップサイズ中空パッケージを形成する。
さらに、銀ペースト、半田ペースト等の導電性ペースト１０１を用いて、先の工程において作製されたチップサイズ中空パッケージをガラスエポキシ基板、フレキシブルプリント基板などからなるプリント配線基板（ＰＣＢ：Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ　）１００にマウントすることにより、図２６に示す裏面照射型固体撮像装置が製造される。
【０１１７】
上記の本実施形態のように、第１ないし第３実施形態において絶縁膜２３を介して第１半導体層１２下にある半導体層２２を除去せずにデバイス構成膜として機能させることで、上述したような裏面照射型の放射線検出装置を形成することもでき、この場合においても、第１半導体層１２にデバイスを形成した後、多孔質Ｓｉ層２１に到達する切削溝Ｓを形成し、第１半導体層１２の表面および切削溝Ｓを封止する樹脂保護膜４０を形成することにより、エポキシ系樹脂等からなる樹脂保護膜４０の硬化収縮ストレスでの歪みも加わり、横方向からのウォータージェット等で多孔質Ｓｉ層２１から支持基板２０を分離する効率を高めて歩留りおよび生産性を向上させることができる。その他にも、第１実施形態ないし第３実施形態で説明した効果と同様の効果も有する。
【０１１８】
本発明は、上記の実施形態の説明に限定されない。
例えば、裏面照射型の固体撮像装置のＣＣＤセンサ部や、ＣＭＯＳセンサ部の構造については特に限定はなく、また、ＢＢＤセンサ部等を採用することもできる。また、本実施形態において、多孔質Ｓｉ層やイオン注入層からの剥離を促すために切削溝を形成する例について説明したが、多孔質Ｓｉ層やイオン注入層に限られず、ＳＯＩ基板の作製方法において同様の機能を有する層を採用することもできる。
また、絶縁膜２３は、酸化シリコン膜や、酸化シリコンと窒化シリコンと酸化シリコンの積層膜の他、窒化シリコン膜、酸化シリコンと窒化シリコンの積層膜、酸窒化シリコン膜、酸化アルミニウム膜でもよく、さらにその他の絶縁体材料から構成されていてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【０１１９】
【発明の効果】
第１および第３の観点に係る本発明によれば、支持基板上に、多孔質半導体剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成し、予め所望する分離部分より上部の層、すなわち、第２単結晶半導体層および多孔質半導体剥離層まで切削溝を形成し、第１単結晶半導体層の表面および切削溝内を樹脂保護膜で封止することにより、樹脂保護膜の硬化収縮ストレスでの歪みも加わり、多孔質半導体剥離層を境界に支持基板を分離するのに効率が良く、歩留、品質及び生産性を向上させることができる。また、導電性の糊残りのない保護テープで樹脂保護膜表面及び突起状の接続電極表面を保護しつつ、半導体デバイス、特に固体撮像デバイスを保持することができるため、静電気ダメージ防止とバンプ接続不良防止、更にチップ割れ、欠け、クラック防止を図ることができるので、歩留、品質及び信頼性が向上する。
【０１２０】
第２の観点に係る本発明によれば、支持基板上に、イオン注入剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成した後に、予め所望する分離部分より上部の層、すなわち、第１単結晶半導体層からイオン注入剥離層までの層に切削溝を形成し、第１単結晶半導体層の表面および切削溝内を樹脂保護膜で封止することにより、樹脂保護膜の硬化収縮ストレスでの歪みも加わり、イオン注入剥離層の歪みにより支持基板を引っ張り分離するのに効率が良く、歩留、品質及び生産性を向上させることができる。また、導電性の糊残りのない保護テープで樹脂保護膜表面及び突起状の接続電極表面を保護しつつ、半導体デバイス、特に固体撮像デバイスを保持することができるため、静電気ダメージ防止とバンプ接続不良防止、更にチップ割れ、欠け、クラック防止を図ることができるので、歩留、品質及び信頼性が向上する。
【０１２１】
上記の第１ないし第３の観点に係る発明において、第１単結晶半導体層と第２単結晶半導体層との間に挿入される絶縁層として酸化シリコンの単層のみならず、酸窒化シリコン膜や、酸化シリコンと窒化シリコンと酸化シリコンの積層膜を用いるといったように、適当な膜厚の窒化系シリコン膜を挿入することにより、更に歩留及び品質が向上する。
すなわち、パッケージングした時やデバイスプロセス中の支持基板側からのハロゲン元素（Ｎａイオンなど）による汚染を防止することができる。
また、デバイスプロセス中の多孔質半導体剥離層の酸化での膨張により、デバイス作製する第１単結晶半導体層の反り歪みの低減または防止をすることができる。
さらに、第２単結晶半導体層および多孔質半導体剥離層のエッチング除去時に、エッチングストッパーの作用をするので、高精度のセンサ部分を作製でき、高感度で高精度の固体撮像装置デバイスが得られる。
また、高性能の絶縁層なので、リーク電流が少なく、良好なローノイズ特性が得られ、さらに反射防止膜としても使用できる。
そして、第１、第２及び第３の観点に係る発明の超薄型ＳＯＩ基板により、リーク電流を低く押さえ、ＬＳＩの高速化、低電圧動作によるローパワー化とコストダウンが可能となる。
【０１２２】
また、上記の第１ないし第３の観点に係る本発明の超薄型の裏面照射型固体撮像装置の製造方法において、各固体撮像デバイスに分割する工程の後に、第２単結晶半導体層を除去して第２単結晶半導体層の膜厚分に相当する分だけ絶縁層の表面から突起して、固体撮像デバイスの側壁を囲う樹脂保護膜を形成し、樹脂保護膜の突起分を空気ギャップとして絶縁層の側から固体撮像デバイスに透明基板を固着することにより、極めて薄いチップサイズ中空パッケージの裏面照射型固体撮像装置が得られる。
【０１２３】
また、上記の第１ないし第３の観点に係る本発明の超薄型の裏面照射型固体撮像装置の製造方法において、支持基板を剥離する工程の後、各固体撮像デバイスに分割する工程の前に、透明な樹脂保護膜を介して第１単結晶半導体層のアライメントマークと、色フィルタ基板のアライメントマークを観察して位置合わせを行って、固体撮像デバイスの絶縁層の側から色フィルタ基板を固着し、切削溝に充填した樹脂保護膜に沿って色フィルタ基板の側からダイシングして、各固体撮像デバイスに分割することにより、極めて薄いチップサイズのカラー裏面照射型固体撮像装置が得られる。
【０１２４】
さらに、本発明の超薄型半導体装置の製造装置、特に超薄型の裏面照射型固体撮像装置の製造装置によれば、多孔質半導体剥離層を内部に少なくとも２層有する基板に流体を吐出して、所定の多孔質半導体剥離層を境界に前記基板を分離させる際に、吐出部からの流体が他の多孔質半導体剥離層へ衝突することを防止するストッパ部を有することから、他の多孔質半導体剥離層への流体による剥離作用が働くのを防止して、目的とする多孔質半導体剥離層を境界に基板を分離することができることから、多孔質半導体剥離層を境界に支持基板を分離する効率をさらに高めることができ、歩留、品質及び生産性をさらに向上させることができる。
【０１２５】
さらに、本発明の超薄型半導体装置の製造装置、特に超薄型の裏面照射型固体撮像装置の製造装置によれば、多孔質半導体剥離層あるいはイオン注入されたイオン注入剥離層を内部に少なくとも２層有する基板にレーザーを照射して、所定の多孔質半導体剥離層あるいはイオン注入剥離層を境界に基板を分離させることにより、比較的小さな力で基板を分離させることができる。特に本発明ではレーザ照射の対象が多孔質半導体剥離層やイオン注入剥離層なので、このレーザーによる分離加工が高精度で効率良く行うことができる。従って、歩留り、品質及び生産性をさらに向上させることができる。
【図面の簡単な説明】
【図１】第１実施形態に係る裏面照射型固体撮像装置の製造において、多孔質Ｓｉ層の形成工程後の断面図である。
【図２】第１実施形態に係る裏面照射型固体撮像装置の製造において、半導体層および絶縁膜の形成工程後の断面図である。
【図３】第１実施形態に係る裏面照射型固体撮像装置の製造において、基板の貼り合わせおよび種子基板の剥離工程後の断面図である。
【図４】第１実施形態に係る裏面照射型固体撮像装置の製造において、水素アニール工程後の断面図である。
【図５】第１実施形態に係る裏面照射型固体撮像装置の製造において、デバイス形成後の断面図である。
【図６】第１実施形態に係る裏面照射型固体撮像装置の製造において、切削溝、樹脂保護膜を形成し、かつ支持基板の分離後の断面図である。
【図７】第１実施形態に係る裏面照射型固体撮像装置の製造において、フルダイシング後の断面図である。
【図８】第１実施形態に係る裏面照射型固体撮像装置の製造において、裏面照射型固体撮像デバイスチップの作製後の断面図である。
【図９】第１実施形態に係る裏面照射型固体撮像装置の製造において、透明基板の固着および実装基板へのマウント後の断面図である。
【図１０】第２実施形態に係る裏面照射型固体撮像装置の製造において、水素イオン注入層および絶縁膜の形成後の断面図である。
【図１１】第２実施形態に係る裏面照射型固体撮像装置の製造において、基板の貼り合わせ工程後の断面図である。
【図１２】第２実施形態に係る裏面照射型固体撮像装置の製造において、種子基板の分離後の断面図である。
【図１３】第２実施形態に係る裏面照射型固体撮像装置の製造において、デバイス形成後の断面図である。
【図１４】第２実施形態に係る裏面照射型固体撮像装置の製造において、切削溝、樹脂保護膜を形成し、かつ支持基板の分離後の断面図である。
【図１５】第３実施形態に係る裏面照射型固体撮像装置の製造において、種子基板へのイオン注入層の形成、支持基板への多孔質Ｓｉ層、第２半導体層および絶縁膜の形成後の断面図である。
【図１６】第３実施形態に係る裏面照射型固体撮像装置の製造において、基板の貼り合わせ工程後の断面図である。
【図１７】第３実施形態に係る裏面照射型固体撮像装置の製造において、種子基板の分離後の断面図である。
【図１８】第４実施形態に係る裏面照射型固体撮像装置の製造において、色フィルタ基板の固着後の断面図である。
【図１９】第４実施形態に係る裏面照射型固体撮像装置の製造において、フルダイシング後および実装基板へのマウント後の断面図である。
【図２０】第５実施形態に係る裏面照射型固体撮像装置の製造において、オンチップカラーフィルタおよびオンチップレンズの形成後の断面図である。
【図２１】第５実施形態に係る裏面照射型固体撮像装置の製造において、フルダイシング後および実装基板へのマウント後の断面図である。
【図２２】第６実施形態に係る裏面照射型固体撮像装置の製造において、多孔質Ｓｉ層、半導体層および絶縁膜の形成工程後の断面図である。
【図２３】第６実施形態に係る裏面照射型固体撮像装置の製造において、基板の貼り合わせおよび種子基板の剥離工程後の断面図である。
【図２４】第６実施形態に係る裏面照射型固体撮像装置の製造において、水素アニールおよびデバイス形成後の断面図である。
【図２５】第６実施形態に係る裏面照射型固体撮像装置の製造において、切削溝、樹脂保護膜を形成し、かつ支持基板の分離後の断面図である。
【図２６】第６実施形態に係る裏面照射型固体撮像装置の製造において、実装基板へのマウント後の断面図である。
【符号の説明】
１０…種子基板、１１…多孔質Ｓｉ層、１１ａ…低多孔質Ｓｉ層、１１ｂ…高多孔質Ｓｉ層、１１ｃ…低多孔質Ｓｉ層、１２…第１半導体層、１２ａ…埋め込み転送チャネル領域、１３…イオン注入層、２０…支持基板、２１…多孔質Ｓｉ層、２１ａ…低多孔質Ｓｉ層、２１ｂ…高多孔質Ｓｉ層、２１ｃ…低多孔質Ｓｉ層、２２…第２半導体層、２２ａ…第２半導体層、２２ｂ…第３半導体層、２３…絶縁膜、２３ａ…酸化シリコン膜、２３ｂ…窒化シリコン膜、２３ｃ…酸化シリコン膜、２４…イオン注入層、３１…素子分離絶縁膜、３２…ゲート絶縁膜、３３…転送電極、３４…層間絶縁膜、３５…電極取り出し端子、３６…バンプ電極、３７…絶縁膜、３８，３９…転送電極、４０…樹脂保護膜、５０…保護テープ、５１，５２，５３…ＵＶテープ、５４…両面接着保護テープ、５５…ガラス基板、６０…透明基板、６１…シール剤、７０…色フィルタ基板、７０ａ…色フィルタ層、７１…透明接着剤、８１…オンチップカラーフィルタ、８２…オンチップレンズ、１００…プリント配線基板、１０１…ペースト、１２１…埋め込み転送チャネル領域、２０１…ｎ型半導体領域、２０２…チャネルストッパ、Ｓ…切削溝、Ｍ…アライメントマーク、Ｃ…開口部。

Claims (83)

  1. 種子基板に第１多孔質半導体剥離層を介して第１単結晶半導体層を形成する工程と、
    第２多孔質半導体剥離層を介して第２単結晶半導体層が形成された支持基板に、絶縁層を介して前記第１単結晶半導体層側から前記種子基板を貼り合わせる工程と、
    前記第１多孔質半導体剥離層を境界に前記種子基板を分離する工程と、
    前記第２多孔質半導体剥離層を境界に前記支持基板を分離して、前記絶縁層上に形成された前記第１単結晶半導体層を得る工程と
    を有する超薄型半導体装置の製造方法。
  2. 支持基板に第２多孔質半導体剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成し、前記第１単結晶半導体層に半導体素子部および当該半導体素子部に接続する突起状の接続電極を形成する工程と、
    各半導体デバイスに分割する分割線に沿って、前記第１単結晶半導体層側から前記基材の少なくとも前記第２多孔質半導体剥離層に達するまで切削溝を形成する工程と、
    前記切削溝内を充填して前記第１単結晶半導体層の表面を被覆する樹脂保護膜を形成する工程と、
    前記樹脂保護膜の片面研磨で前記突起状の接続電極を表面に露出させる工程と、
    導電性の糊残りのない保護テープで前記樹脂保護膜表面及び前記突起状の接続電極表面を被覆する工程と、
    前記第２多孔質半導体剥離層を境界に前記支持基板を剥離する工程と、
    前記切削溝内に充填した前記樹脂保護膜に沿って前記第２単結晶半導体層の側から切断して各半導体デバイスに分割する工程と
    を有する超薄型半導体装置の製造方法。
  3. 前記第２多孔質半導体剥離層を境界に前記支持基板を剥離する工程において、回転中の前記第２多孔質半導体剥離層に対し横方向から流体を吹き付けることにより前記支持基板を剥離する
    請求項２記載の超薄型半導体装置の製造方法。
  4. 前記第２多孔質半導体剥離層を境界に前記支持基板を剥離する工程において、回転中の前記第２多孔質半導体剥離層に対し横方向からレーザ照射することにより前記支持基板を剥離する
    請求項２記載の超薄型半導体装置の製造方法。
  5. 前記基材を形成する工程は、
    種子基板に第１多孔質半導体剥離層を形成する工程と、
    前記第１多孔質半導体剥離層上に前記第１単結晶半導体層を形成する工程と、
    前記支持基板に前記第２多孔質半導体剥離層を形成する工程と、
    前記第２多孔質半導体剥離層上に前記第２単結晶半導体層を形成する工程と、少なくとも前記第１単結晶半導体層あるいは前記第２単結晶半導体層のいずれか一方に前記絶縁層を形成する工程と、
    前記絶縁層を介在させた状態で、前記第１単結晶半導体層および前記第２単結晶半導体層の側から前記種子基板および前記支持基板を貼り合わせる工程と、
    前記第１多孔質半導体剥離層を境界に前記種子基板を剥離する工程と、
    水素アニールにより前記第１単結晶半導体層の表面をエッチングする工程と
    を有する請求項２記載の超薄型半導体装置の製造方法。
  6. 前記第１多孔質半導体剥離層を境界に前記種子基板を剥離する工程において、回転中の前記第１多孔質半導体剥離層に対し横方向から流体を吹き付けることにより前記種子基板を剥離する
    請求項５記載の超薄型半導体装置の製造方法。
  7. 前記第１多孔質半導体剥離層を境界に前記種子基板を剥離する工程において、回転中の前記第１多孔質半導体剥離層に対し横方向からレーザ照射することにより前記種子基板を剥離する
    請求項５記載の超薄型半導体装置の製造方法。
  8. 前記絶縁層を形成する工程において、少なくとも酸化シリコン膜、窒化シリコン膜、酸化シリコンと窒化シリコンの積層膜、酸化シリコンと窒化シリコンと酸化シリコンの積層膜、酸窒化シリコン膜、酸化アルミニウム膜の内、少なくとも１種以上を含む前記絶縁層を形成する
    請求項５記載の超薄型半導体装置の製造方法。
  9. 前記第１多孔質半導体剥離層および前記第２多孔質半導体剥離層を形成する工程において、不純物を含む単結晶半導体層からなる不純物含有層を形成し、陽極化成により多孔質半導体化することにより形成する
    請求項５記載の超薄型半導体装置の製造方法。
  10. 前記第１多孔質半導体剥離層および前記第２多孔質半導体剥離層を形成する工程において、前記種子基板を剥離する際に前記第２多孔質半導体剥離層に比して前記第１多孔質半導体剥離層を境界に剥離し得るように、前記第２多孔質半導体剥離層に比して前記第１多孔質半導体剥離層の多孔率および膜厚が大きくなるように形成する
    請求項５記載の超薄型半導体装置の製造方法。
  11. 前記第１多孔質半導体剥離層および前記第２多孔質半導体剥離層を形成する工程において、それぞれ多孔率の異なる２以上の層により形成する
    請求項５記載の超薄型半導体装置の製造方法。
  12. 前記各半導体デバイスに分割する工程において、前記樹脂保護膜の一部が切断により分割される前記第１単結晶半導体層、前記絶縁層および前記第２単結晶半導体層の側面を覆うように前記切削溝の幅より狭い幅でかつ当該切削溝の略中央部を切断する
    請求項２記載の超薄型半導体装置の製造方法。
  13. 支持基板に第２多孔質半導体剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成し、前記第１単結晶半導体層に固体撮像センサ部および当該固体撮像センサ部に接続する突起状の接続電極を形成する工程と、
    各固体撮像デバイスに分割する分割線に沿って、前記第１単結晶半導体層側から前記基材の少なくとも前記第２多孔質半導体剥離層に達するまで切削溝を形成する工程と、
    前記切削溝内を充填して前記第１単結晶半導体層の表面を被覆する樹脂保護膜を形成する工程と、
    当該樹脂保護膜の片面研磨で前記突起状の接続電極を表面に露出させる工程と、
    導電性の糊残りのない保護テープで当該樹脂保護膜表面及び前記突起状の接続電極表面を被覆する工程と、
    前記第２多孔質半導体剥離層を境界に前記支持基板を剥離する工程と、
    前記切削溝内に充填した前記樹脂保護膜に沿って前記第２単結晶半導体層の側から切断して各固体撮像デバイスに分割する工程と
    を有する超薄型の裏面照射型固体撮像装置の製造方法。
  14. 前記第２多孔質半導体剥離層を境界に前記支持基板を剥離する工程において、回転中の前記第２多孔質半導体剥離層に対し横方向から流体を吹き付けることにより前記支持基板を剥離する
    請求項１３記載の超薄型の裏面照射型固体撮像装置の製造方法。
  15. 前記第２多孔質半導体剥離層を境界に前記支持基板を剥離する工程において、回転中の前記第２多孔質半導体剥離層に対し横方向からレーザ照射することにより前記支持基板を剥離する
    請求項１３記載の超薄型の裏面照射型固体撮像装置の製造方法。
  16. 前記基材を形成する工程は、
    種子基板に第１多孔質半導体剥離層を形成する工程と、
    前記第１多孔質半導体剥離層上に前記第１単結晶半導体層を形成する工程と、
    前記支持基板に前記第２多孔質半導体剥離層を形成する工程と、
    前記第２多孔質半導体剥離層上に前記第２単結晶半導体層を形成する工程と、少なくとも前記第１単結晶半導体層あるいは前記第２単結晶半導体層のいずれか一方に前記絶縁層を形成する工程と、
    前記絶縁層を介在させた状態で、前記第１単結晶半導体層および前記第２単結晶半導体層の側から前記種子基板および前記支持基板を貼り合わせる工程と、
    前記第１多孔質半導体剥離層を境界に前記種子基板を剥離する工程と、
    水素アニールにより前記第１単結晶半導体層の表面をエッチングする工程と
    を有する請求項１３記載の超薄型の裏面照射型固体撮像装置の製造方法。
  17. 前記第１多孔質半導体剥離層を境界に前記種子基板を剥離する工程において、回転中の前記第１多孔質半導体剥離層に対し横方向から流体を吹き付けることにより前記種子基板を剥離する
    請求項１６記載の超薄型の裏面照射型固体撮像装置の製造方法。
  18. 前記第１多孔質半導体剥離層を境界に前記種子基板を剥離する工程において、回転中の前記第１多孔質半導体剥離層に対し横方向からレーザ照射することにより前記種子基板を剥離する
    請求項１６記載の超薄型の裏面照射型固体撮像装置の製造方法。
  19. 前記絶縁層を形成する工程において、少なくとも酸化シリコン膜、窒化シリコン膜、酸化シリコンと窒化シリコンの積層膜、酸化シリコンと窒化シリコンと酸化シリコンの積層膜、酸窒化シリコン膜、酸化アルミニウム膜の内、少なくとも１種以上を含む前記絶縁層を形成する
    請求項１６記載の超薄型の裏面照射型固体撮像装置の製造方法。
  20. 前記第１多孔質半導体剥離層および前記第２多孔質半導体剥離層を形成する工程において、不純物を含む単結晶半導体層からなる不純物含有層を形成し、陽極化成により多孔質半導体化することにより形成する
    請求項１６記載の超薄型の裏面照射型固体撮像装置の製造方法。
  21. 前記第１多孔質半導体剥離層および前記第２多孔質半導体剥離層を形成する工程において、前記種子基板を剥離する際に前記第２多孔質半導体剥離層に比して前記第１多孔質半導体剥離層を境界に剥離し得るように、前記第２多孔質半導体剥離層に比して前記第１多孔質半導体剥離層の多孔率および膜厚が大きくなるように形成する
    請求項１６記載の超薄型の裏面照射型固体撮像装置の製造方法。
  22. 前記第１多孔質半導体剥離層および前記第２多孔質半導体剥離層を形成する工程において、それぞれ多孔率の異なる２以上の層により形成する
    請求項１６記載の超薄型の裏面照射型固体撮像装置の製造方法。
  23. 前記各固体撮像デバイスに分割する工程において、前記樹脂保護膜の一部が切断により分割される前記第１単結晶半導体層、前記絶縁層および前記第２単結晶半導体層の側面を覆うように前記切削溝の幅より狭い幅でかつ当該切削溝の略中央部を切断する
    請求項１３記載の超薄型の裏面照射型固体撮像装置の製造方法。
  24. 前記各固体撮像デバイスに分割する工程の後に、
    前記第２単結晶半導体層を除去して前記第２単結晶半導体層の膜厚分に相当する分だけ前記絶縁層の表面から突起して、前記固体撮像デバイスの側壁を囲う前記樹脂保護膜を形成する工程と、
    前記樹脂保護膜の突起分を空気ギャップとして前記絶縁層の側から前記固体撮像デバイスに透明基板を固着する工程と
    をさらに有する請求項１３記載の超薄型の裏面照射型固体撮像装置の製造方法。
  25. 前記第２多孔質半導体剥離層を境界に前記支持基板を剥離する工程の後、前記各固体撮像デバイスに分割する工程の前に、前記固体撮像デバイスの前記絶縁層の側から色フィルタ基板を固着する工程をさらに有し、
    前記各固体撮像デバイスに分割する工程において、前記切削溝に充填した前記樹脂保護膜に沿って前記色フィルタ基板の側から切断して、前記各固体撮像デバイスに分割する
    請求項１３記載の超薄型の裏面照射型固体撮像装置の製造方法。
  26. 前記樹脂保護膜を形成する工程において、透明な前記樹脂保護膜を形成し、
    前記色フィルタ基板を固着する工程において、前記樹脂保護膜を介して前記第１単結晶半導体層のアライメントマークと、前記色フィルタ基板のアライメントマークを観察して位置合わせを行った後、前記色フィルタ基板を固着する
    請求項２５記載の超薄型の裏面照射型固体撮像装置の製造方法。
  27. 前記第２多孔質半導体剥離層を境界に前記支持基板を剥離する工程の後、前記各固体撮像デバイスに分割する工程の前に、前記第２単結晶半導体層を除去し前記絶縁層を露出させる工程と、露出した前記絶縁層上に顔料を含むオンチップカラーフィルタを形成する工程と、前記オンチップカラーフィルタ上にオンチップマイクロレンズを形成する工程とをさらに有し、
    前記各固体撮像デバイスに分割する工程の前又は後に、前記固体撮像センサ部に前記オンチップマイクロレンズの側からシール剤中のスペーサ径で決まる所定の空気ギャップをもって透明基板を固着させる工程をさらに有する
    請求項１３記載の超薄型の裏面照射型固体撮像装置の製造方法。
  28. 種子基板にイオン注入した第１イオン注入剥離層を介して第１単結晶半導体層を形成する工程と、
    支持基板に絶縁層を介して、前記第１単結晶半導体層側から前記種子基板を貼り合わせる工程と、
    前記第１イオン注入剥離層を境界に前記種子基板を分離する工程と、
    イオン注入した第２イオン注入剥離層を境界に前記支持基板を分離して、前記絶縁層上に形成された前記第１単結晶半導体層を得る工程と
    を有する超薄型半導体装置の製造方法。
  29. 支持基板にイオン注入された第２イオン注入剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成し、前記第１単結晶半導体層に半導体素子部および当該半導体素子部に接続する突起状の接続電極を形成する工程と、
    各半導体デバイスに分割する分割線に沿って、前記第１単結晶半導体層側から前記基材の少なくとも前記第２イオン注入剥離層に達するまで切削溝を形成する工程と、
    前記切削溝内を充填して前記第１単結晶半導体層の表面を被覆する樹脂保護膜を形成する工程と、
    前記樹脂保護膜の片面研磨で前記突起状の接続電極を表面に露出させる工程と、
    導電性の糊残りのない保護テープで前記樹脂保護膜表面及び前記突起状の接続電極表面を被覆する工程と、
    前記第２イオン注入剥離層を境界に前記支持基板を剥離する工程と、
    前記切削溝内に充填した前記樹脂保護膜に沿って前記第２単結晶半導体層の側から切断して各半導体デバイスに分割する工程と
    を有する超薄型半導体装置の製造方法。
  30. 前記第２イオン注入剥離層を境界に前記支持基板を剥離する工程において、回転中の前記第２イオン注入剥離層に対し横方向からレーザ照射することにより前記支持基板を剥離する
    請求項２９記載の超薄型半導体装置の製造方法。
  31. 前記支持基板に第２イオン注入剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成し、前記第１単結晶半導体層に半導体素子部および当該半導体素子部に接続する突起状の接続電極を形成する工程は、
    種子基板にイオン注入し、前記種子基板の表面から前記第１単結晶半導体層の膜厚分に応じた深さに第１イオン注入剥離層を形成する工程と、
    前記支持基板に絶縁層を形成する工程と、
    前記第１単結晶半導体層および前記絶縁層の側から、前記種子基板および前記支持基板を貼り合わせる工程と、
    前記第１イオン注入剥離層を境界に前記種子基板を剥離し前記第１単結晶半導体層を形成する工程と、
    水素アニールにより第１単結晶半導体層の表面をエッチングする工程と、
    前記第１単結晶半導体層に前記半導体素子部を形成する工程と、
    前記第１単結晶半導体層の側から前記絶縁層を貫通するようにイオン注入し、前記支持基板の前記絶縁層との接合界面から前記第２単結晶半導体層の膜厚分に応じた深さに第２イオン注入剥離層を形成する工程と、
    前記第１単結晶半導体層に前記半導体素子部に接続する突起状の前記接続電極を形成する工程と
    を有する請求項２９記載の超薄型半導体装置の製造方法。
  32. 前記第１イオン注入剥離層を境界に前記種子基板を剥離し前記第１単結晶半導体層を形成する工程において、回転中の前記第１イオン注入剥離層に対し横方向からレーザ照射することにより前記種子基板を剥離する
    請求項３１記載の超薄型半導体装置の製造方法。
  33. 前記絶縁層を形成する工程において、少なくとも酸化シリコン膜、窒化シリコン膜、酸化シリコンと窒化シリコンの積層膜、酸化シリコンと窒化シリコンと酸化シリコンの積層膜、酸窒化シリコン膜、酸化アルミニウム膜の内、少なくとも１種以上を含む前記絶縁層を形成する
    請求項３１記載の超薄型半導体装置の製造方法。
  34. 前記第１イオン注入剥離層を境界に前記種子基板を剥離する工程において、熱処理を行い前記第１イオン注入剥離層に歪みを発生させた後、前記種子基板および前記支持基板を離反する方向に引っ張ることにより前記種子基板を剥離する
    請求項３１記載の超薄型半導体装置の製造方法。
  35. 前記第２イオン注入剥離層を形成する工程の後に、熱処理を行い前記第２イオン注入剥離層に歪みを発生させる工程をさらに有する
    請求項３１記載の超薄型半導体装置の製造方法。
  36. 前記各半導体デバイスに分割する工程において、前記樹脂保護膜の一部が切断により分割される前記第１単結晶半導体層、前記絶縁層および前記第２単結晶半導体層の側面を覆うように前記切削溝の幅より狭い幅でかつ当該切削溝の略中央部を切断する
    請求項２９記載の超薄型半導体装置の製造方法。
  37. 支持基板にイオン注入された第２イオン注入剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成し、前記第１単結晶半導体層に固体撮像センサ部および当該固体撮像センサ部に接続する突起状の接続電極を形成する工程と、
    各固体撮像デバイスに分割する分割線に沿って、前記第１単結晶半導体層側から前記基材の少なくとも前記第２イオン注入剥離層に達するまで切削溝を形成する工程と、
    前記切削溝内を充填して前記第１単結晶半導体層の表面を被覆する樹脂保護膜を形成する工程と、
    前記樹脂保護膜の片面研磨で前記突起状の接続電極を表面に露出させる工程と、
    導電性の糊残りのない保護テープで前記樹脂保護膜表面及び前記突起状の接続電極表面を被覆する工程と、
    前記第２イオン注入剥離層を境界に前記支持基板を剥離する工程と、
    前記切削溝内に充填した前記樹脂保護膜に沿って前記第２単結晶半導体層の側から切断して各固体撮像デバイスに分割する工程と
    を有する超薄型の裏面照射型固体撮像装置の製造方法。
  38. 前記第２イオン注入剥離層を境界に前記支持基板を剥離する工程において、回転中の前記第２イオン注入剥離層に対し横方向からレーザ照射することにより前記支持基板を剥離する
    請求項３７記載の超薄型の裏面照射型固体撮像装置の製造方法。
  39. 前記支持基板に第２イオン注入剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成し、前記第１単結晶半導体層に固体撮像センサ部および当該固体撮像センサ部に接続する突起状の接続電極を形成する工程は、
    種子基板にイオン注入し、前記種子基板の表面から前記第１単結晶半導体層の膜厚分に応じた深さに第１イオン注入剥離層を形成する工程と、
    前記支持基板に絶縁層を形成する工程と、
    前記第１単結晶半導体層および前記絶縁層の側から、前記種子基板および前記支持基板を貼り合わせる工程と、
    前記第１イオン注入剥離層を境界に前記種子基板を剥離し第１単結晶半導体層を形成する工程と、
    水素アニールにより第１単結晶半導体層の表面をエッチングする工程と、
    前記第１単結晶半導体層に前記固体撮像センサ部を形成する工程と、
    前記第１単結晶半導体層の側から前記絶縁層を貫通するようにイオン注入し、前記支持基板の前記絶縁層との接合界面から前記第２単結晶半導体層の膜厚分に応じた深さに第２イオン注入剥離層を形成する工程と、
    前記第１単結晶半導体層に前記固体撮像センサ部に接続する突起状の前記接続電極を形成する工程と
    を有する請求項３７記載の超薄型の裏面照射型固体撮像装置の製造方法。
  40. 前記第１イオン注入剥離層を境界に前記種子基板を剥離し前記第１単結晶半導体層を形成する工程において、回転中の前記第１イオン注入剥離層に対し横方向からレーザ照射することにより前記種子基板を剥離する
    請求項３９記載の超薄型の裏面照射型固体撮像装置の製造方法。
  41. 前記絶縁層を形成する工程において、少なくとも酸化シリコン膜、窒化シリコン膜、酸化シリコンと窒化シリコンの積層膜、酸化シリコンと窒化シリコンと酸化シリコンの積層膜、酸窒化シリコン膜、酸化アルミニウム膜の内、少なくとも１種以上を含む前記絶縁層を形成する
    請求項３９記載の超薄型の裏面照射型固体撮像装置の製造方法。
  42. 前記第１イオン注入剥離層を境界に前記種子基板を剥離する工程において、熱処理を行い前記第１イオン注入剥離層に歪みを発生させた後、前記種子基板および前記支持基板を離反する方向に引っ張ることにより前記種子基板を剥離する
    請求項３９記載の超薄型の裏面照射型固体撮像装置の製造方法。
  43. 前記第２イオン注入剥離層を形成する工程の後に、熱処理を行い前記第２イオン注入剥離層に歪みを発生させる工程をさらに有する
    請求項３９記載の超薄型の裏面照射型固体撮像装置の製造方法。
  44. 前記各固体撮像デバイスに分割する工程において、前記樹脂保護膜の一部が切断により分割される前記第１単結晶半導体層、前記絶縁層および前記第２単結晶半導体層の側面を覆うように前記切削溝の幅より狭い幅でかつ当該切削溝の略中央部を切断する
    請求項３７記載の超薄型の裏面照射型固体撮像装置の製造方法。
  45. 前記各固体撮像デバイスに分割する工程の後に、
    前記第２単結晶半導体層を除去して前記第２単結晶半導体層の膜厚分に相当する分だけ前記絶縁層の表面から突起して、前記固体撮像デバイスの側壁を囲う前記樹脂保護膜を形成する工程と、
    前記樹脂保護膜の突起分を空気ギャップとして前記絶縁層の側から前記固体撮像デバイスに透明基板を固着する工程と
    をさらに有する請求項３７記載の超薄型の裏面照射型固体撮像装置の製造方法。
  46. 前記第２イオン注入剥離層を境界に前記支持基板を剥離する工程の後、前記各固体撮像デバイスに分割する工程の前に、前記固体撮像デバイスの前記絶縁層の側から色フィルタ基板を固着する工程をさらに有し、
    前記各固体撮像デバイスに分割する工程において、前記切削溝に充填した前記樹脂保護膜に沿って前記色フィルタ基板の側から切断して、前記各固体撮像デバイスに分割する
    請求項３７記載の超薄型の裏面照射型固体撮像装置の製造方法。
  47. 前記樹脂保護膜を形成する工程において、透明な前記樹脂保護膜を形成し、
    前記色フィルタ基板を固着する工程において、前記樹脂保護膜を介して前記第１単結晶半導体層のアライメントマークと、前記色フィルタ基板のアライメントマークを観察して位置合わせを行った後、前記色フィルタ基板を固着する
    請求項４６記載の超薄型の裏面照射型固体撮像装置の製造方法。
  48. 前記第２イオン注入剥離層を境界に前記支持基板を剥離する工程の後、前記各固体撮像デバイスに分割する工程の前に、前記第２単結晶半導体層を除去し前記絶縁層を露出させる工程と、露出した前記絶縁層上に顔料を含むオンチップカラーフィルタを形成する工程と、前記オンチップカラーフィルタ上にオンチップマイクロレンズを形成する工程とをさらに有し、
    前記各固体撮像デバイスに分割する工程の前又は後に、前記固体撮像センサ部に前記オンチップマイクロレンズの側からシール剤中のスペーサ径で決まる所定の空気ギャップをもって透明基板を固着させる工程をさらに有する
    請求項３７記載の超薄型の裏面照射型固体撮像装置の製造方法。
  49. 種子基板にイオン注入したイオン注入剥離層を介して単結晶半導体層を形成する工程と、
    多孔質半導体剥離層が形成された支持基板に、絶縁層を介して前記単結晶半導体層側から前記種子基板を貼り合わせる工程と、
    前記イオン注入剥離層を境界に前記種子基板を分離する工程と、
    前記多孔質半導体剥離層を境界に前記支持基板を分離して、前記絶縁層上に形成された前記単結晶半導体層を得る工程と
    を有する超薄型半導体装置の製造方法。
  50. 支持基板に多孔質半導体剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成し、前記第１単結晶半導体層に半導体素子部および当該半導体素子部に接続する突起状の接続電極を形成する工程と、
    各半導体デバイスに分割する分割線に沿って、前記第１単結晶半導体層側から前記基材の少なくとも前記多孔質半導体剥離層に達するまで切削溝を形成する工程と、
    前記切削溝内を充填して前記第１単結晶半導体層の表面を被覆する樹脂保護膜を形成する工程と、
    前記樹脂保護膜の片面研磨で前記突起状の接続電極を表面に露出させる工程と、
    導電性の糊残りのない保護テープで前記樹脂保護膜表面及び前記突起状の接続電極表面を被覆する工程と、
    前記多孔質半導体剥離層を境界に前記支持基板を剥離する工程と、
    前記切削溝内に充填した前記樹脂保護膜に沿って前記第２単結晶半導体層の側から切断して各半導体デバイスに分割する工程と
    を有する超薄型半導体装置の製造方法。
  51. 前記多孔質半導体剥離層を境界に前記支持基板を剥離する工程において、回転中の前記多孔質半導体剥離層に対し横方向から流体を吹き付けることにより前記支持基板を剥離する
    請求項５０記載の超薄型半導体装置の製造方法。
  52. 前記多孔質半導体剥離層を境界に前記支持基板を剥離する工程において、回転中の前記多孔質半導体剥離層に対し横方向からレーザ照射することにより前記支持基板を剥離する
    請求項５０記載の超薄型半導体装置の製造方法。
  53. 前記基材を形成する工程は、
    種子基板にイオン注入し、前記種子基板の表面から前記第１単結晶半導体層の膜厚分に応じた深さにイオン注入剥離層を形成する工程と、
    前記支持基板に前記多孔質半導体剥離層を形成する工程と、
    前記多孔質半導体剥離層上に前記第２単結晶半導体層を形成する工程と、
    前記第２単結晶半導体層上に前記絶縁層を形成する工程と、
    前記第１単結晶半導体層および前記絶縁層の側から、前記種子基板および前記支持基板を貼り合わせる工程と、
    前記イオン注入剥離層を境界に前記種子基板を剥離し第１単結晶半導体層を形成する工程と、
    水素アニールにより前記第１単結晶半導体層の表面をエッチングする工程と
    を有する請求項５０記載の超薄型半導体装置の製造方法。
  54. 前記イオン注入剥離層を境界に前記種子基板を剥離し前記第１単結晶半導体層を形成する工程において、回転中の前記イオン注入剥離層に対し横方向からレーザ照射することにより前記種子基板を剥離する
    請求項５３記載の超薄型半導体装置の製造方法。
  55. 前記絶縁層を形成する工程において、少なくとも酸化シリコン膜、窒化シリコン膜、酸化シリコンと窒化シリコンの積層膜、酸化シリコンと窒化シリコンと酸化シリコンの積層膜、酸窒化シリコン膜、酸化アルミニウム膜の内、少なくとも１種以上を含む前記絶縁層を形成する
    請求項５３記載の超薄型半導体装置の製造方法。
  56. 前記イオン注入剥離層を境界に前記種子基板を剥離する工程において、熱処理を行い前記イオン注入剥離層に歪みを発生させた後、前記種子基板および前記支持基板を離反する方向に引っ張ることにより前記種子基板を剥離する
    請求項５３記載の超薄型半導体装置の製造方法。
  57. 前記多孔質半導体剥離層を形成する工程において、不純物を含む単結晶半導体層からなる不純物含有層を形成し、陽極化成により多孔質半導体化することにより形成する
    請求項５３記載の超薄型半導体装置の製造方法。
  58. 前記多孔質半導体剥離層を形成する工程において、前記種子基板を剥離する際に前記多孔質半導体剥離層に比して前記イオン注入剥離層を境界に剥離し得るような多孔率で前記多孔質半導体剥離層を形成する
    請求項５３記載の超薄型半導体装置の製造方法。
  59. 前記多孔質半導体剥離層を形成する工程において、それぞれ多孔率の異なる２以上の層により形成する
    請求項５３記載の超薄型半導体装置の製造方法。
  60. 前記各半導体デバイスに分割する工程において、前記樹脂保護膜の一部が切断により分割される前記第１単結晶半導体層、前記絶縁層および前記第２単結晶半導体層の側面を覆うように前記切削溝の幅より狭い幅でかつ当該切削溝の略中央部を切断する
    請求項５０記載の超薄型半導体装置の製造方法。
  61. 支持基板に多孔質半導体剥離層、第２単結晶半導体層、絶縁層、第１単結晶半導体層が積層された基材を形成し、前記第１単結晶半導体層に固体撮像センサ部および当該固体撮像センサ部に接続する突起状の接続電極を形成する工程と、
    各固体撮像デバイスに分割する分割線に沿って、前記第１単結晶半導体層側から前記基材の少なくとも前記多孔質半導体剥離層に達するまで切削溝を形成する工程と、
    前記切削溝内を充填して前記第１単結晶半導体層の表面を被覆する樹脂保護膜を形成する工程と、
    前記樹脂保護膜の片面研磨で前記突起状の接続電極を表面に露出させる工程と、
    導電性の糊残りのない保護テープで前記樹脂保護膜表面及び前記突起状の接続電極表面を被覆する工程と、
    前記多孔質半導体剥離層を境界に前記支持基板を剥離する工程と、
    前記切削溝内に充填した前記樹脂保護膜に沿って前記第２単結晶半導体層の側から切断して各固体撮像デバイスに分割する工程と
    を有する超薄型の裏面照射型固体撮像装置の製造方法。
  62. 前記多孔質半導体剥離層を境界に前記支持基板を剥離する工程において、回転中の前記多孔質半導体剥離層に対し横方向から流体を吹き付けることにより前記支持基板を剥離する
    請求項６１記載の超薄型の裏面照射型固体撮像装置の製造方法。
  63. 前記多孔質半導体剥離層を境界に前記支持基板を剥離する工程において、回転中の前記多孔質半導体剥離層に対し横方向からレーザ照射することにより前記支持基板を剥離する
    請求項６１記載の超薄型の裏面照射型固体撮像装置の製造方法。
  64. 前記基材を形成する工程は、種子基板にイオン注入し、前記種子基板の表面から前記第１単結晶半導体層の膜厚分に応じた深さにイオン注入剥離層を形成する工程と、
    前記支持基板に前記多孔質半導体剥離層を形成する工程と、
    前記多孔質半導体剥離層上に前記第２単結晶半導体層を形成する工程と、
    前記第２単結晶半導体層上に前記絶縁層を形成する工程と、
    前記第１単結晶半導体層および前記絶縁層の側から、前記種子基板および前記支持基板を貼り合わせる工程と、
    前記イオン注入剥離層を境界に前記種子基板を剥離し第１単結晶半導体層を形成する工程と、
    水素アニールにより前記第１単結晶半導体層の表面をエッチングする工程と
    を有する請求項６１記載の超薄型の裏面照射型固体撮像装置の製造方法。
  65. 前記イオン注入剥離層を境界に前記種子基板を剥離し前記第１単結晶半導体層を形成する工程において、回転中の前記イオン注入剥離層に対し横方向からレーザ照射することにより前記種子基板を剥離する
    請求項６４記載の超薄型の裏面照射型固体撮像装置の製造方法。
  66. 前記絶縁層を形成する工程において、少なくとも酸化シリコン膜、窒化シリコン膜、酸化シリコンと窒化シリコンの積層膜、酸化シリコンと窒化シリコンと酸化シリコンの積層膜、酸窒化シリコン膜、酸化アルミニウム膜の内、少なくとも１種以上を含む前記絶縁層を形成する
    請求項６４記載の超薄型の裏面照射型固体撮像装置の製造方法。
  67. 前記イオン注入剥離層を境界に前記種子基板を剥離する工程において、熱処理を行い前記イオン注入剥離層に歪みを発生させた後、前記種子基板および前記支持基板を離反する方向に引っ張ることにより前記種子基板を剥離する
    請求項６４記載の超薄型の裏面照射型固体撮像装置の製造方法。
  68. 前記多孔質半導体剥離層を形成する工程において、不純物を含む単結晶半導体層からなる不純物含有層を形成し、陽極化成により多孔質半導体化することにより形成する
    請求項６４記載の超薄型の裏面照射型固体撮像装置の製造方法。
  69. 前記多孔質半導体剥離層を形成する工程において、前記種子基板を剥離する際に前記多孔質半導体剥離層に比して前記イオン注入剥離層を境界に剥離し得るような多孔率で前記多孔質半導体剥離層を形成する
    請求項６４記載の超薄型の裏面照射型固体撮像装置の製造方法。
  70. 前記多孔質半導体剥離層を形成する工程において、それぞれ多孔率の異なる２以上の層により形成する
    請求項６４記載の超薄型の裏面照射型固体撮像装置の製造方法。
  71. 前記各固体撮像デバイスに分割する工程において、前記樹脂保護膜の一部が切断により分割される前記第１単結晶半導体層、前記絶縁層および前記第２単結晶半導体層の側面を覆うように前記切削溝の幅より狭い幅でかつ当該切削溝の略中央部を切断する
    請求項６１記載の超薄型の裏面照射型固体撮像装置の製造方法。
  72. 前記各固体撮像デバイスに分割する工程の後に、
    前記第２単結晶半導体層を除去して前記第２単結晶半導体層の膜厚分に相当する分だけ前記絶縁層の表面から突起して、前記固体撮像デバイスの側壁を囲う前記樹脂保護膜を形成する工程と、
    前記樹脂保護膜の突起分を空気ギャップとして前記絶縁層の側から前記固体撮像デバイスに透明基板を固着する工程と
    をさらに有する請求項６１記載の超薄型の裏面照射型固体撮像装置の製造方法。
  73. 前記多孔質半導体剥離層を境界に前記支持基板を剥離する工程の後、前記各固体撮像デバイスに分割する工程の前に、前記固体撮像デバイスの前記絶縁層の側から色フィルタ基板を固着する工程をさらに有し、
    前記各固体撮像デバイスに分割する工程において、前記切削溝に充填した前記樹脂保護膜に沿って前記色フィルタ基板の側から切断して、前記各固体撮像デバイスに分割する
    請求項６１記載の超薄型の裏面照射型固体撮像装置の製造方法。
  74. 前記樹脂保護膜を形成する工程において、透明な前記樹脂保護膜を形成し、
    前記色フィルタ基板を固着する工程において、前記樹脂保護膜を介して前記第１単結晶半導体層のアライメントマークと、前記色フィルタ基板のアライメントマークを観察して位置合わせを行った後、前記色フィルタ基板を固着する
    請求項７３記載の超薄型の裏面照射型固体撮像装置の製造方法。
  75. 前記多孔質半導体剥離層を境界に前記支持基板を剥離する工程の後、前記各固体撮像デバイスに分割する工程の前に、前記第２単結晶半導体層を除去し前記絶縁層を露出させる工程と、露出した前記絶縁層上に顔料を含むオンチップカラーフィルタを形成する工程と、前記オンチップカラーフィルタ上にオンチップマイクロレンズを形成する工程とをさらに有し、
    前記各固体撮像デバイスに分割する工程の前又は後に、前記固体撮像センサ部に前記オンチップマイクロレンズの側からシール剤中のスペーサ径で決まる所定の空気ギャップをもって透明基板を固着させる工程をさらに有する
    請求項６１記載の超薄型の裏面照射型固体撮像装置の製造方法。
  76. 多孔質半導体剥離層を内部に少なくとも２層有する基板に流体を吐出して、所定の多孔質半導体剥離層を境界に前記基板を分離させる超薄型半導体装置の製造装置であって、
    前記基板の表裏面を回転支持する支持部と、
    前記流体を所定の前記多孔質半導体剥離層に向けて吐出する吐出部と、
    前記吐出部からの流体が他の前記多孔質半導体剥離層へ衝突することを防止するストッパ部と
    を有する超薄型半導体装置の製造装置。
  77. 前記吐出部は、固体の微粉末を含有する前記流体を吐出する
    請求項７６記載の超薄型半導体装置の製造装置。
  78. 前記吐出部は、超音波が印加された前記流体を吐出する
    請求項７６記載の超薄型半導体装置の製造装置。
  79. 多孔質半導体剥離層を内部に少なくとも２層有する基板に流体を吐出して、所定の多孔質半導体剥離層を境界に前記基板を分離させる超薄型の裏面照射型固体撮像装置の製造装置であって、
    前記基板の表裏面を回転支持する支持部と、
    前記流体を所定の前記多孔質半導体剥離層に向けて吐出する吐出部と、
    前記吐出部からの流体が他の前記多孔質半導体剥離層へ衝突することを防止するストッパ部と
    を有する超薄型の裏面照射型固体撮像装置の製造装置。
  80. 前記吐出部は、固体の微粉末を含有する前記流体を吐出する
    請求項７９記載の超薄型の裏面照射型固体撮像装置の製造装置。
  81. 前記吐出部は、超音波が印加された前記流体を吐出する
    請求項７９記載の超薄型の裏面照射型固体撮像装置の製造装置。
  82. 多孔質半導体剥離層あるいはイオン注入されたイオン注入剥離層を内部に少なくとも２層有する基板に対し、所定の前記多孔質半導体剥離層あるいは前記イオン注入剥離層を境界に前記基板を分離させる超薄型半導体装置の製造装置であって、
    前記基板の表裏面を回転支持する支持部と、
    所定の前記多孔質半導体剥離層あるいは前記イオン注入剥離層に向けてレーザーを照射するレーザー出力部と
    を有する超薄型半導体装置の製造装置。
  83. 多孔質半導体剥離層あるいはイオン注入されたイオン注入剥離層を内部に少なくとも２層有する基板に対し、所定の前記多孔質半導体剥離層あるいは前記イオン注入剥離層を境界に前記基板を分離させる超薄型の裏面照射型固体撮像装置の製造装置であって、
    前記基板の表裏面を回転支持する支持部と、
    所定の前記多孔質半導体剥離層あるいは前記イオン注入剥離層に向けてレーザーを照射するレーザー出力部と
    を有する超薄型の裏面照射型固体撮像装置の製造装置。
JP2002299563A 2002-10-11 2002-10-11 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 Pending JP2004134672A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002299563A JP2004134672A (ja) 2002-10-11 2002-10-11 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
US10/680,548 US7157352B2 (en) 2002-10-11 2003-10-07 Method for producing ultra-thin semiconductor device
TW092128140A TWI246763B (en) 2002-10-11 2003-10-09 Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device
KR1020030070858A KR20040033276A (ko) 2002-10-11 2003-10-11 초박형 반도체 칩 제조 방법 및 장치와 초박형이면-조명식 고상 이미지 픽업 디바이스 제조 방법 및장치
US11/196,967 US7276429B2 (en) 2002-10-11 2005-08-04 Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device
US11/245,251 US7521335B2 (en) 2002-10-11 2005-10-06 Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002299563A JP2004134672A (ja) 2002-10-11 2002-10-11 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置

Publications (1)

Publication Number Publication Date
JP2004134672A true JP2004134672A (ja) 2004-04-30

Family

ID=32288658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002299563A Pending JP2004134672A (ja) 2002-10-11 2002-10-11 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置

Country Status (4)

Country Link
US (3) US7157352B2 (ja)
JP (1) JP2004134672A (ja)
KR (1) KR20040033276A (ja)
TW (1) TWI246763B (ja)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333052A (ja) * 2004-05-21 2005-12-02 Sony Corp Ｓｉｍｏｘ基板及びその製造方法及びｓｉｍｏｘ基板を用いた半導体装置及びｓｉｍｏｘ基板を用いた電気光学表示装置の製造方法
JP2006279031A (ja) * 2005-03-01 2006-10-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
EP1612863A3 (en) * 2004-06-30 2006-11-29 Sony Corporation Solid-state imaging device, camera and method of producing the solid-state imaging device
KR100653848B1 (ko) 2005-09-13 2006-12-05 (주)한비젼 3차원 적층형 이미지 센서 및 그의 제조방법
WO2006137866A2 (en) * 2004-09-17 2006-12-28 Bedabrata Pain Back- illuminated cmos or ccd imaging device structure
WO2007032632A1 (en) * 2005-09-13 2007-03-22 Hanvision Co., Ltd. Method of fabricating silicon/dielectric multi-layer semiconductor structures using layer transfer technology and also a three-dimensional multi-layer semiconductor device and stacked layer type image sensor using the same method, and a method of manufacturing a three-dimensional multi- layer semiconductor device and the st
JP2007180513A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007180512A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007525018A (ja) * 2003-10-01 2007-08-30 ウェーハマスターズ・インコーポレイテッド フラッシュアニールを使用した選択的な加熱
WO2008041630A1 (fr) * 2006-09-29 2008-04-10 Asahi Kasei Emd Corporation Composition de polyorganosiloxane
JP2008530801A (ja) * 2005-02-11 2008-08-07 サーノフ コーポレーション 背面照射型撮像デバイスおよびその製造方法
JP2008532317A (ja) * 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
JP2008277699A (ja) * 2007-05-07 2008-11-13 Fujifilm Corp 撮像素子、撮像素子の駆動方法及び撮像素子の製造方法
JP2009044136A (ja) * 2007-07-13 2009-02-26 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP2009194400A (ja) * 2007-04-20 2009-08-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010016382A (ja) * 2008-07-03 2010-01-21 Samsung Electronics Co Ltd Ｃｍｏｓイメージセンサおよびｃｍｏｓイメージセンサの製造方法
US7749799B2 (en) 2005-11-15 2010-07-06 California Institute Of Technology Back-illuminated imager and method for making electrical and optical connections to same
JP2011138858A (ja) * 2009-12-28 2011-07-14 Lintec Corp 薄型半導体装置の製造方法
US8101999B2 (en) 2008-10-10 2012-01-24 Sony Corporation SOI substrate and method for producing the same, solid-state image pickup device and method for producing the same, and image pickup apparatus
JP2012069817A (ja) * 2010-09-24 2012-04-05 Tokyo Univ Of Agriculture & Technology 薄膜半導体基板の製造方法
WO2012074009A1 (ja) * 2010-11-30 2012-06-07 京セラ株式会社 複合基板および製造方法
US8241951B2 (en) 2008-12-19 2012-08-14 Canon Kabushiki Kaisha Method of manufacturing solid-state image pickup device and solid-state image pickup device
TWI413152B (zh) * 2005-03-01 2013-10-21 Semiconductor Energy Lab 半導體裝置製造方法
KR101545528B1 (ko) 2008-12-29 2015-08-19 아이아이아이 홀딩스 4, 엘엘씨 후면 수광 이미지센서 및 그 제조방법
KR101545636B1 (ko) 2008-12-26 2015-08-19 주식회사 동부하이텍 후면 수광 이미지센서 및 그 제조방법
KR101545630B1 (ko) 2008-12-26 2015-08-19 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
KR101550068B1 (ko) 2008-12-26 2015-09-03 인텔렉추얼디스커버리 주식회사 후면 수광 이미지센서 및 그 제조방법
JP2015159275A (ja) * 2014-01-27 2015-09-03 ソニー株式会社 撮像素子、製造装置、製造方法
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
JP2020507197A (ja) * 2017-01-26 2020-03-05 グロース・レアンダー・キリアン 複合部材の様々な材料層を分離するための方法及び装置
JP6873336B1 (ja) * 2020-04-10 2021-05-19 株式会社オプトハブ 半導体イメージセンサ
US11521948B2 (en) * 2018-02-06 2022-12-06 Aoi Electronics Co., Ltd. Method of manufacturing semiconductor device

Families Citing this family (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
KR100855015B1 (ko) * 2000-12-21 2008-08-28 테쎄라 테크놀로지스 헝가리 케이에프티. 패키징된 집적회로 및 그 제조 방법
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP3968519B2 (ja) * 2002-12-03 2007-08-29 ソニー株式会社 表示装置の製造方法
US20050150597A1 (en) * 2004-01-09 2005-07-14 Silicon Genesis Corporation Apparatus and method for controlled cleaving
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
JP2005268730A (ja) * 2004-03-22 2005-09-29 Toshiba Corp 半導体装置
JP4381860B2 (ja) * 2004-03-24 2009-12-09 日東電工株式会社 補強半導体ウエハに固定された補強板の分離方法およびその装置
TWI234262B (en) * 2004-03-26 2005-06-11 Xintec Inc Manufacturing method for providing flat packaging surface
JP5004410B2 (ja) * 2004-04-26 2012-08-22 Ｔｏｗａ株式会社 光素子の樹脂封止成形方法および樹脂封止成形装置
JP2005340655A (ja) * 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
JP2006100763A (ja) * 2004-09-06 2006-04-13 Fuji Photo Film Co Ltd 固体撮像装置の製造方法及び接合装置
US7060592B2 (en) * 2004-09-15 2006-06-13 United Microelectronics Corp. Image sensor and fabricating method thereof
JP5128047B2 (ja) * 2004-10-07 2013-01-23 Ｔｏｗａ株式会社 光デバイス及び光デバイスの生産方法
JP4649198B2 (ja) * 2004-12-20 2011-03-09 新光電気工業株式会社 配線基板の製造方法
KR100672994B1 (ko) * 2005-01-28 2007-01-24 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP4641820B2 (ja) * 2005-02-17 2011-03-02 三洋電機株式会社 半導体装置の製造方法
JP4624131B2 (ja) * 2005-02-22 2011-02-02 三洋電機株式会社 窒化物系半導体素子の製造方法
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
US7456104B2 (en) * 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7985357B2 (en) 2005-07-12 2011-07-26 Towa Corporation Method of resin-sealing and molding an optical device
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
US7566853B2 (en) * 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
US7297926B2 (en) * 2005-08-18 2007-11-20 Em4, Inc. Compound eye image sensor design
CN100399540C (zh) * 2005-08-30 2008-07-02 中美矽晶制品股份有限公司 复合晶片结构的制造方法
DE102005047149A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, damit hergestelltes Bauelement sowie entsprechende Herstellverfahren
US7504277B2 (en) * 2005-10-12 2009-03-17 Raytheon Company Method for fabricating a high performance PIN focal plane structure using three handle wafers
US7528529B2 (en) 2005-10-17 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical system, semiconductor device, and manufacturing method thereof
US7508084B2 (en) * 2005-10-19 2009-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor
KR101201318B1 (ko) * 2005-12-08 2012-11-14 엘지디스플레이 주식회사 컬러필터기판 및 그 제조방법
KR100752658B1 (ko) * 2006-02-28 2007-08-29 삼성전자주식회사 폴리실리콘을 이용한 반사방지구조를 구비하는고체촬상소자 및 그 제조방법
JP4909657B2 (ja) * 2006-06-30 2012-04-04 株式会社ディスコ サファイア基板の加工方法
JP4976765B2 (ja) * 2006-07-07 2012-07-18 ルネサスエレクトロニクス株式会社 固体撮像装置
EP1879230A1 (en) * 2006-07-10 2008-01-16 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
KR100791336B1 (ko) * 2006-08-10 2008-01-07 삼성전자주식회사 이미지 센서 제조 방법
US8993410B2 (en) * 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7709872B2 (en) * 2006-09-13 2010-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating image sensor devices
US7442599B2 (en) * 2006-09-15 2008-10-28 Sharp Laboratories Of America, Inc. Silicon/germanium superlattice thermal sensor
US8921204B2 (en) * 2006-10-11 2014-12-30 SemiLEDs Optoelectronics Co., Ltd. Method for fabricating semiconductor dice by separating a substrate from semiconductor structures using multiple laser pulses
US7781235B2 (en) * 2006-12-21 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-probing and bumping solutions for stacked dies having through-silicon vias
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
JP4746003B2 (ja) * 2007-05-07 2011-08-10 リンテック株式会社 移載装置及び移載方法
SG148884A1 (en) * 2007-06-15 2009-01-29 Micron Technology Inc Method and system for removing tape from substrates
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US20120167819A1 (en) * 2007-10-06 2012-07-05 Solexel, Inc. Method for reconstructing a semiconductor template
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
DE602008001591D1 (de) * 2007-11-13 2010-08-05 Haloila M Oy Ab Filmlieferungsvorrichtung und Verwendung davon
WO2009066602A1 (ja) * 2007-11-19 2009-05-28 Tokyo Seimitsu Co., Ltd. ダイシング方法
WO2009084284A1 (ja) 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置用の絶縁基板、半導体装置、及び、半導体装置の製造方法
WO2009084309A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置の製造方法、および当該製造方法によって作製される半導体装置
US20090174018A1 (en) * 2008-01-09 2009-07-09 Micron Technology, Inc. Construction methods for backside illuminated image sensors
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
JP2009260269A (ja) * 2008-03-18 2009-11-05 Panasonic Corp 光学デバイス及びその製造方法
WO2009155122A2 (en) * 2008-05-30 2009-12-23 Alta Devices, Inc. Epitaxial lift off stacks and methods
WO2009146264A1 (en) * 2008-05-30 2009-12-03 Sarnoff Corporation Method for electronically pinning a back surface of a back-illuminated imager fabricated on a utsoi wafer
CN101364568B (zh) * 2008-07-10 2011-11-30 旭丽电子(广州)有限公司 镜头模块的制造方法及以该方法所制成的镜头模块
TWI419557B (zh) * 2008-07-11 2013-12-11 Lite On Electronics Guangzhou 鏡頭模組、其製作方法及形成多個鏡頭模組的晶圓結構
US8637953B2 (en) 2008-07-14 2014-01-28 International Business Machines Corporation Wafer scale membrane for three-dimensional integrated circuit device fabrication
KR101009103B1 (ko) * 2008-10-27 2011-01-18 삼성전기주식회사 양면 전극 패키지 및 그 제조방법
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
US7967936B2 (en) * 2008-12-15 2011-06-28 Twin Creeks Technologies, Inc. Methods of transferring a lamina to a receiver element
TWI385364B (zh) * 2009-06-24 2013-02-11 Lite On Singapore Pte Ltd 感應器單元之製造方法
WO2011025908A1 (en) 2009-08-28 2011-03-03 Corning Incorporated Methods for laser cutting articles from chemically strengthened glass substrates
JP5657673B2 (ja) * 2009-09-16 2015-01-21 メディグス リミテッド 小径ビデオカメラヘッドおよび可視化プローブおよびそれらを組み込んだ医療機器
US20110068367A1 (en) * 2009-09-23 2011-03-24 Sierra Solar Power, Inc. Double-sided heterojunction solar cell based on thin epitaxial silicon
US20110086444A1 (en) * 2009-10-14 2011-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Process for producing substrates free of patterns using an alpha stepper to ensure results
GB2475086B (en) * 2009-11-05 2014-02-05 Cmosis Nv Backside illuminated image sensor
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US8680641B2 (en) * 2010-02-19 2014-03-25 University Of Iowa Research Foundation System and method of planar processing of semiconductors into detector arrays
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
JP5779855B2 (ja) * 2010-09-24 2015-09-16 富士通株式会社 光モジュールおよび製造方法
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
US8618554B2 (en) * 2010-11-08 2013-12-31 International Business Machines Corporation Method to reduce ground-plane poisoning of extremely-thin SOI (ETSOI) layer with thin buried oxide
FR2969377B1 (fr) * 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
FR2969376B1 (fr) 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
KR101234340B1 (ko) * 2011-04-18 2013-02-18 이병수 이미지센서 모듈, 이를 포함하는 영상장치 및 이미지센서 모듈 제조방법
US20130137244A1 (en) * 2011-05-26 2013-05-30 Solexel, Inc. Method and apparatus for reconditioning a carrier wafer for reuse
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
US8883612B2 (en) 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
KR101958831B1 (ko) * 2012-06-08 2019-07-02 삼성전자주식회사 양면 접착성 테이프, 반도체 패키지 및 그 제조 방법
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
WO2014055781A1 (en) 2012-10-04 2014-04-10 Silevo, Inc. Photovoltaic devices with electroplated metal grids
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
US8779555B2 (en) * 2012-12-06 2014-07-15 Taiwan Semiconductor Manufacturing Co., Ltd. Partial SOI on power device for breakdown voltage improvement
US9698024B2 (en) 2012-12-06 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Partial SOI on power device for breakdown voltage improvement
US9219174B2 (en) 2013-01-11 2015-12-22 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US9624595B2 (en) 2013-05-24 2017-04-18 Solarcity Corporation Electroplating apparatus with improved throughput
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
US9209216B2 (en) * 2013-08-07 2015-12-08 Globalfoundries Inc Passivation of back-illuminated image sensor
TW201508931A (zh) 2013-08-16 2015-03-01 Upi Semiconductor Corp 光學感測器及其製造方法
TWI618131B (zh) * 2013-08-30 2018-03-11 半導體能源研究所股份有限公司 剝離起點形成裝置及形成方法、疊層體製造裝置
JP6257291B2 (ja) * 2013-12-04 2018-01-10 株式会社ディスコ パッケージ基板の加工方法
JP2015142067A (ja) * 2014-01-30 2015-08-03 ソニー株式会社 固体撮像装置およびその製造方法、半導体装置、並びに電子機器
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
US10164141B2 (en) * 2014-07-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device with damage reduction
US20170271397A1 (en) * 2014-08-08 2017-09-21 X-Fab Semiconductor Foundries Ag Anti-Reflective Treatment Of The Rear Side Of A Semiconductor Wafer
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
US20160190078A1 (en) * 2014-12-27 2016-06-30 EoPlex, Limited Integrated circuit system with carrier construction configuration and method of manufacture thereof
US9755105B2 (en) * 2015-01-30 2017-09-05 Nichia Corporation Method for producing light emitting device
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
CN105899003B (zh) * 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
JP6680880B2 (ja) 2015-11-30 2020-04-15 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティドＷ．Ｌ． Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓ， Ｉｎｃｏｒｐｏｒａｔｅｄ ダイのための保護環境バリアー
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
FR3045934B1 (fr) * 2015-12-22 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un empilement de dispositifs electroniques
US9496429B1 (en) 2015-12-30 2016-11-15 Solarcity Corporation System and method for tin plating metal electrodes
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
US10847421B2 (en) * 2016-06-24 2020-11-24 Svagos Technik, Inc. Semiconductor layer separation from single crystal silicon substrate by infrared irradiation of porous silicon separation layer
FR3057396B1 (fr) * 2016-10-10 2018-12-14 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
CN110337804A (zh) * 2017-04-12 2019-10-15 宁波舜宇光电信息有限公司 摄像模组及其模塑感光组件和制造方法以及电子设备
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
CN107742632A (zh) * 2017-11-14 2018-02-27 中芯长电半导体（江阴）有限公司 背照式图像传感器封装结构及其制备方法
JP2019145596A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
JP7421292B2 (ja) * 2019-09-11 2024-01-24 キオクシア株式会社 半導体装置の製造方法
CN112553685A (zh) * 2019-09-25 2021-03-26 丁欣 单晶硅片材的制造方法
CN110890418B (zh) * 2019-12-02 2021-11-05 中国科学院上海微***与信息技术研究所 一种具有双埋氧层的晶体管结构及其制备方法
CN113113441B (zh) * 2021-04-13 2023-06-30 中国电子科技集团公司第四十四研究所 一种避免边缘出现杂散信号的背照式ccd结构
US11855040B2 (en) * 2021-05-12 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Ion implantation with annealing for substrate cutting
DE112022001423T5 (de) * 2021-07-09 2023-12-28 Ams-Osram Ag Dünnes fotodetektorbauelement und dessen herstellung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JPH06326293A (ja) 1993-05-12 1994-11-25 Hamamatsu Photonics Kk 光検出装置
JP3361378B2 (ja) 1994-03-02 2003-01-07 浜松ホトニクス株式会社 半導体デバイスの製造方法
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
KR100304161B1 (ko) * 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
JPH10209417A (ja) 1997-01-23 1998-08-07 S I I R D Center:Kk 固体放射線検出装置
JPH10322709A (ja) 1997-05-20 1998-12-04 Rigio Waki 疑似赤外カラー画像の製作法
JP4075021B2 (ja) 1997-12-26 2008-04-16 ソニー株式会社 半導体基板の製造方法および薄膜半導体部材の製造方法
JP3484354B2 (ja) 1998-09-14 2004-01-06 三菱電機株式会社 熱型赤外線検出器アレイおよびその製造方法
JP3951487B2 (ja) 1998-12-25 2007-08-01 信越半導体株式会社 Ｓｏｉ基板及びその製造方法
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法
US7427526B2 (en) * 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
JP2002311106A (ja) 2001-02-09 2002-10-23 Taiheiyo Cement Corp 電気特性検査プローブ
JP2002280219A (ja) 2001-03-16 2002-09-27 Sony Corp インダクタ及び又はその近傍の回路配線及びその製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置

Cited By (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525018A (ja) * 2003-10-01 2007-08-30 ウェーハマスターズ・インコーポレイテッド フラッシュアニールを使用した選択的な加熱
JP2005333052A (ja) * 2004-05-21 2005-12-02 Sony Corp Ｓｉｍｏｘ基板及びその製造方法及びｓｉｍｏｘ基板を用いた半導体装置及びｓｉｍｏｘ基板を用いた電気光学表示装置の製造方法
EP2246888A3 (en) * 2004-06-30 2010-11-17 Sony Corporation Method of producing a solid-state imaging device
EP1612863A3 (en) * 2004-06-30 2006-11-29 Sony Corporation Solid-state imaging device, camera and method of producing the solid-state imaging device
US7452742B2 (en) 2004-06-30 2008-11-18 Sony Corporation Solid-state imaging device, camera and method of producing the solid-state imaging device
US7843027B2 (en) 2004-06-30 2010-11-30 Sony Corporation Solid-state imaging device, camera and method of producing the solid-state imaging device
US8084286B2 (en) 2004-06-30 2011-12-27 Sony Corporation Solid-state imaging device, camera and method of producing the solid-state imaging device
US7615808B2 (en) 2004-09-17 2009-11-10 California Institute Of Technology Structure for implementation of back-illuminated CMOS or CCD imagers
WO2006137866A2 (en) * 2004-09-17 2006-12-28 Bedabrata Pain Back- illuminated cmos or ccd imaging device structure
WO2006137867A1 (en) * 2004-09-17 2006-12-28 California Institute Of Technology Fabrication method for back-illuminated cmos or ccd imagers made from soi wafer
WO2006137866A3 (en) * 2004-09-17 2007-02-08 Bedabrata Pain Back- illuminated cmos or ccd imaging device structure
US7425460B2 (en) 2004-09-17 2008-09-16 California Institute Of Technology Method for implementation of back-illuminated CMOS or CCD imagers
JP2008530801A (ja) * 2005-02-11 2008-08-07 サーノフ コーポレーション 背面照射型撮像デバイスおよびその製造方法
JP2008532317A (ja) * 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
US10032671B2 (en) 2005-03-01 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using peeling
US9040420B2 (en) 2005-03-01 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling layers from substrates by etching
TWI413152B (zh) * 2005-03-01 2013-10-21 Semiconductor Energy Lab 半導體裝置製造方法
JP2006279031A (ja) * 2005-03-01 2006-10-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7977145B2 (en) 2005-09-13 2011-07-12 Lumiense Photonics, Inc. Method of fabricating silicon/dielectric multi-layer semiconductor structures using layer transfer technology and also a three-dimensional multi-layer semiconductor device and stacked layer type image sensor using the same method, and a method of manufacturing a three-dimensional multi-layer semiconductor device and the stack type image sensor
KR100653848B1 (ko) 2005-09-13 2006-12-05 (주)한비젼 3차원 적층형 이미지 센서 및 그의 제조방법
WO2007032632A1 (en) * 2005-09-13 2007-03-22 Hanvision Co., Ltd. Method of fabricating silicon/dielectric multi-layer semiconductor structures using layer transfer technology and also a three-dimensional multi-layer semiconductor device and stacked layer type image sensor using the same method, and a method of manufacturing a three-dimensional multi- layer semiconductor device and the st
US7749799B2 (en) 2005-11-15 2010-07-06 California Institute Of Technology Back-illuminated imager and method for making electrical and optical connections to same
JP2007180512A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007180513A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2008041630A1 (fr) * 2006-09-29 2008-04-10 Asahi Kasei Emd Corporation Composition de polyorganosiloxane
JP2009194400A (ja) * 2007-04-20 2009-08-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8629031B2 (en) 2007-04-20 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US8951878B2 (en) 2007-04-20 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US8399329B2 (en) 2007-04-20 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
JP2008277699A (ja) * 2007-05-07 2008-11-13 Fujifilm Corp 撮像素子、撮像素子の駆動方法及び撮像素子の製造方法
JP2009044136A (ja) * 2007-07-13 2009-02-26 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP2010016382A (ja) * 2008-07-03 2010-01-21 Samsung Electronics Co Ltd Ｃｍｏｓイメージセンサおよびｃｍｏｓイメージセンサの製造方法
US8101999B2 (en) 2008-10-10 2012-01-24 Sony Corporation SOI substrate and method for producing the same, solid-state image pickup device and method for producing the same, and image pickup apparatus
US8241951B2 (en) 2008-12-19 2012-08-14 Canon Kabushiki Kaisha Method of manufacturing solid-state image pickup device and solid-state image pickup device
KR101545636B1 (ko) 2008-12-26 2015-08-19 주식회사 동부하이텍 후면 수광 이미지센서 및 그 제조방법
KR101545630B1 (ko) 2008-12-26 2015-08-19 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
KR101550068B1 (ko) 2008-12-26 2015-09-03 인텔렉추얼디스커버리 주식회사 후면 수광 이미지센서 및 그 제조방법
KR101545528B1 (ko) 2008-12-29 2015-08-19 아이아이아이 홀딩스 4, 엘엘씨 후면 수광 이미지센서 및 그 제조방법
JP2011138858A (ja) * 2009-12-28 2011-07-14 Lintec Corp 薄型半導体装置の製造方法
JP2012069817A (ja) * 2010-09-24 2012-04-05 Tokyo Univ Of Agriculture & Technology 薄膜半導体基板の製造方法
JPWO2012074009A1 (ja) * 2010-11-30 2014-05-19 京セラ株式会社 複合基板および製造方法
WO2012074009A1 (ja) * 2010-11-30 2012-06-07 京セラ株式会社 複合基板および製造方法
JP5484578B2 (ja) * 2010-11-30 2014-05-07 京セラ株式会社 複合基板および製造方法
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
CN110610951A (zh) * 2014-01-27 2019-12-24 索尼公司 具有改善的切割性能的图像传感器、其制造装置及制造方法
KR102383179B1 (ko) * 2014-01-27 2022-04-06 소니그룹주식회사 향상된 다이싱 특성을 갖는 이미지 센서, 제조 장치, 및 그의 제조 방법
KR20160113605A (ko) * 2014-01-27 2016-09-30 소니 주식회사 향상된 다이싱 특성을 갖는 이미지 센서, 제조 장치, 및 그의 제조 방법
US10038021B2 (en) 2014-01-27 2018-07-31 Sony Corporation Packaged image sensor having improved dicing properties
JP2015159275A (ja) * 2014-01-27 2015-09-03 ソニー株式会社 撮像素子、製造装置、製造方法
CN110649052A (zh) * 2014-01-27 2020-01-03 索尼公司 具有改善的切割性能的图像传感器、其制造装置及制造方法
CN110649053A (zh) * 2014-01-27 2020-01-03 索尼公司 具有改善的切割性能的图像传感器、其制造装置及制造方法
CN110649053B (zh) * 2014-01-27 2023-05-12 索尼公司 具有改善的切割性能的图像传感器、其制造装置及制造方法
KR102511638B1 (ko) 2014-01-27 2023-03-20 소니그룹주식회사 향상된 다이싱 특성을 갖는 이미지 센서, 제조 장치, 및 그의 제조 방법
US9991301B2 (en) 2014-01-27 2018-06-05 Sony Corporation Image sensor having improved dicing properties, manufacturing apparatus, and manufacturing method of the same
KR20220044625A (ko) * 2014-01-27 2022-04-08 소니그룹주식회사 향상된 다이싱 특성을 갖는 이미지 센서, 제조 장치, 및 그의 제조 방법
CN110610951B (zh) * 2014-01-27 2022-11-18 索尼公司 具有改善的切割性能的图像传感器、其制造装置及制造方法
CN110649052B (zh) * 2014-01-27 2022-11-18 索尼公司 具有改善的切割性能的图像传感器、其制造装置及制造方法
US11594563B2 (en) 2014-01-27 2023-02-28 Sony Corporation Image sensor having improved dicing properties
JP2020507197A (ja) * 2017-01-26 2020-03-05 グロース・レアンダー・キリアン 複合部材の様々な材料層を分離するための方法及び装置
JP7442603B2 (ja) 2017-01-26 2024-03-04 グロース・レアンダー・キリアン 複合部材の様々な材料層を分離するための方法及び装置
US11521948B2 (en) * 2018-02-06 2022-12-06 Aoi Electronics Co., Ltd. Method of manufacturing semiconductor device
JP6873336B1 (ja) * 2020-04-10 2021-05-19 株式会社オプトハブ 半導体イメージセンサ

Also Published As

Publication number Publication date
US7276429B2 (en) 2007-10-02
US7521335B2 (en) 2009-04-21
US20050282306A1 (en) 2005-12-22
KR20040033276A (ko) 2004-04-21
TWI246763B (en) 2006-01-01
TW200414485A (en) 2004-08-01
US20060057820A1 (en) 2006-03-16
US20050074954A1 (en) 2005-04-07
US7157352B2 (en) 2007-01-02

Similar Documents

Publication Publication Date Title
JP2004134672A (ja) 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP4280085B2 (ja) ウエハーソーイング方法
JP5347520B2 (ja) 固体撮像装置の製造方法
JP5091066B2 (ja) 固体撮像装置の製造方法
US8173518B2 (en) Method of wafer bonding
US9177981B2 (en) Solid-state imaging device having a metallic pad periphery guard ring
JP4977183B2 (ja) 半導体装置
KR101385410B1 (ko) 고체 촬상 디바이스의 제조 방법
JP2010503991A (ja) 薄膜ｓｏｉを用いるイメージセンサ
JP2005056999A (ja) 固体撮像装置およびその製造方法
JPH08241977A (ja) 半導体装置の製造方法
JP2004179649A (ja) 超薄型半導体装置の製造方法および製造装置
JP2007234725A (ja) 固体撮像装置および固体撮像装置の製造方法
US8829635B2 (en) Solid-state imaging device, manufacturing method thereof, electronic apparatus, and semiconductor device
KR20180062441A (ko) 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법
JP2008258201A (ja) 裏面照射型固体撮像素子
JP2005268238A (ja) 裏面照射型固体撮像装置及びその製造方法
JP2011192669A (ja) 裏面照射型固体撮像装置およびその製造方法
JP2005322745A (ja) 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
JP2005333052A (ja) Ｓｉｍｏｘ基板及びその製造方法及びｓｉｍｏｘ基板を用いた半導体装置及びｓｉｍｏｘ基板を用いた電気光学表示装置の製造方法
JP2005333070A (ja) 半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法