JP2005249526A - 半導体装置の検査方法、半導体検査装置および半導体装置 - Google Patents

Abstract

【課題】半導体検査時において、検査対象のＬＳＩにおける電源電圧の変動を効果的に抑制し、速度評価等の検査を正確に行なうことを可能とする。
【解決手段】検査開始時やクロック周波数の切換時において、動作クロック（ＣＫ）の周波数を、時間経過と共に徐々に変化させ、ＬＳＩ内部における消費電流量の急激な変化を防止し、これにより、電源電圧（ＥＶ）の変動を抑制する。ＬＳＩテスタ（１００）には、ＰＬＬシンセサイザを利用したクロック生成回路（１２０）と、クロック周波数調整回路（１３０）が設けられ、クロック周波数調整回路（１３０）から出力される制御信号（Ｓ１）により、可変分周器（１２５）の分周比（Ｎ）を徐々に変化させ、動作クロック（ＣＫ）の周波数の緩やかな移行を実現する。
【選択図】 図１

Description

本発明は、半導体装置の検査方法、半導体検査装置および半導体装置に関する。

図１０は、半導体検査装置（ＬＳＩテスタ）の電源ユニットの構成例を示すブロック図である。図示されるように、半導体検査装置（ＬＳＩテスタ）の電源ユニット３０１は、可変電圧源３０２から発生する電源電圧を、ボルテージフォロワ（１００％負帰還の演算増幅器）３０３を介して、被検査対象の半導体装置（ＤＵＴ）３０７に与える構成を有する。

演算増幅器３０３の出力電圧は、電源ユニット３０１のフォース端子３０５を経て半導体装置３０７の電源端子３０８に供給される。半導体装置３０７の電源端子３０８は、電源ユニット３０１のセンス端子３０６を経由して演算増幅器３０３の反転入力端子と接続され、これにより、負帰還経路が形成される。なお、フォース端子３０５と電源端子３０８を結ぶ信号線と、センス端子１０６と電源端子３０８を結ぶ信号線とは、半導体装置３０７の電源端子１０８の近傍にて短絡される。ボルテージフォロワの出力インピーダンスは極めて低いため、半導体装置３０７の電源端子３０８に与えられる電源電圧の変動はすばやく吸収され、したがって、電源電圧の安定化が図られることになる。

半導体ファンクションテストにおけるパターン動作時には、半導体検査装置（ＬＳＩテスタ）の電源ユニット３０１によって、半導体装置３０７の電源端子３０８の電圧変動を抑制し、安定した電源電圧の下で、テストパターン信号を入力し、期待値判定等を行なう（特許文献１参照）。

特開２００１−４６９２（図１）

図１０の構成では、半導体検査装置（ＬＳＩテスタ）のボルテージフォロワ３０３から出力される電源電圧は、電源ユニット３０１のフォロー端子３０５から外部に出力され、検査対象である半導体装置３０７の電源端子３０８の近傍にて帰還経路に分岐し、電源ユニット３０１のセンス端子３０６を介して演算増幅器３０３の反転端子に帰還することになり、負帰還経路の経路長が、必然的に長くなる。ボルテージフォロワは負帰還制御系であるため、電源変動を抑制するためには、ループを何回も回す必要があり、ループ長が長いと、電圧変動を瞬時に抑制することがむずかしくなる。

一方、システムＬＳＩやメモリ回路のような大規模集積回路において、内部回路が動作すると（ここでは、例えば、ＣＭＯＳ回路を想定する）、スイッチング時に各ＣＭＯＳ素子に貫通電流が流れ、各素子の貫通電流が合算され、結果的に、電源電圧ラインに瞬時に大きな電流が流れる。大電流の急激な変動は、電源ラインにおける電源電圧の揺れ（リンギング）を引き起こす。

従来の負帰還制御系を利用した電源電圧の変動抑制手法では、負帰還制御系の動作が、その電源電圧の急激な変動に追従することができず、したがって、電源電圧の揺れを短期間に抑制することができない。近年、電子デバイスの高集積化、高速化が飛躍的に増進し、これに伴い、電源電圧の低電圧化が進み、許容される電圧変動幅（電圧変動マージン）は、きわめて狭くなっている。このような状況下において、半導体検査時に、上述のような電源電圧の大きな変動が生じると、正確な検査（例えば、半導体デバイスの速度評価）をすることができなくなる。

図１１は、検査対象である半導体装置の動作に伴って大電流の変動が生じた場合に、電源電圧が急激に変動する様子を示す波形図である。図１１において、参照符号１１０は、半導体装置の電源端子の電圧（電源電圧）であり、参照符号１１１は、半導体装置の電源端子に流れる電流である。

図１１の下側に示すように、半導体装置の電源電流１１１が急激にステップ的に変動した場合（時刻ｔ１０，時刻ｔ１１）、これに応じて、半導体装置の電源電圧１１０に、大きな変動ＣおよびＤが生じる。電源ラインには、寄生抵抗（Ｒ）、寄生抵抗（Ｃ）が存在するため、電源電圧の変動は微分波形となる。このような変動を抑制するためには、長いセトリング期間を要するが、検査の高速化の要請から、そのようなセトリング期間を確保することはできない。

本発明は、半導体検査時において、電源電圧の変動を効果的に抑制し、速度評価等の検査を正確に行なうことを目的とする。

本発明の半導体装置の検査方法は、半導体検査装置から検査対象の半導体装置に電源電圧およびクロックを供給する第１のステップと、前記半導体検査装置から供給されるクロックまたは該クロックに基づいて前記半導体装置の内部で生成されるクロックを用いて動作する前記半導体装置の内部回路の消費電流量の時間変化率を抑制する第２のステップとを含む。

電源電圧の変動は、ＬＳＩ内部の消費電流量の急激な変化に起因して生じる。したがって、半導体装置の内部における消費電流量の、時間に対する変化率を抑制することにより、電源電圧を安定化させることができる。

本発明において、前記第２のステップは、前記半導体検査装置から供給されるクロックまたは該クロックに基づいて前記半導体装置の内部で生成されるクロックの周波数を制御する。半導体装置の内部回路における消費電流量は、動作クロックの周波数と密接に関係し、動作クロックの周波数が高くなるにつれて消費電流量が増大する。したがって、動作クロックの周波数を急激に切換えると、消費電流量が大きく変動することになる。そこで、動作クロックの周波数の急激な変化を避けるように、周波数制御を行うようにする。これにより、内部回路の消費電流量の変化が緩やかになり、これに伴い、電源電圧の変動が抑制される。

また、本発明において、前記第２のステップは、前記半導体検査装置から供給される前記電源電圧の値に基づいて周波数を制御する。帰還制御により、動作クロックの周波数を的確に制御するものである。すなわち、電源電圧値に基づいて、その変動を抑制するように動作クロックの周波数を動的に制御するようにしたものである。

また、本発明において、前記第２のステップは、前記半導体検査装置から供給されるクロックまたは該クロックに基づいて前記半導体装置の内部で生成されるクロックの前記半導体装置の検査開始時の周波数を抑える。検査開始時には、半導体装置の内部回路が一斉に動作し、大きな電源電圧の変動が生じ易いことから、検査開始時点からの経過時間を、カウンタやタイマ等を用いて計測し、時間経過と共に、クロック周波数を徐々に高めていくものである。これにより、半導体装置の消費電流量の急激な変動が抑えられ、電源電圧の揺れが抑制される。

また、本発明において、前記第２のステップは、前記半導体検査装置から供給されるクロックまたは該クロックに基づいて前記半導体装置の内部で生成されるクロックにより動作する前記半導体装置の内部回路の動作領域の数を制御する。半導体装置の内部回路を複数の動作領域に分け、かつ、各動作領域の動作を個別に制御可能とする。各動作領域を一斉に動作させて検査を行うと、トータルの消費電流量が増え、電流の変動が大きくなってしまうため、検査対象とする動作領域の数を、少しずつ増やす（あるいは少しずつ減らす）ように制御する。これにより、半導体装置における消費電流の急激な変動が抑えられ、電源電圧の揺れが抑制される。

本発明の半導体検査装置は、検査対象の半導体装置に電源電圧およびクロックを供給する手段と、前記検査対象の半導体装置に供給するクロックの周波数を制御する手段とを有する。半導体装置に電源電圧およびクロックを供給する手段の他に、そのクロックの周波数を緩やかに変化させるための手段を、半導体検査装置（ＬＳＩテスタ）に設けたものである。

本発明の半導体装置は、半導体検査装置から供給されるクロックに基づいて前記半導体装置の内部で生成されるクロックの周波数を制御する周波数制御手段を有する。半導体検査装置から供給される動作クロックに基づき、半導体装置の内部で周波数変換を行って動作クロック（内部クロック）を生成する際に、その内部クロックの周波数を制御するための制御手段を、半導体装置に内蔵させるものである。半導体装置内部にて動作クロックの制御を行うため、その分、半導体検査装置（ＬＳＩテスタ）の負担が軽減される。

本発明の半導体装置は、さらに、半導体検査装置から供給される電源電圧の値に基づいて、前記周波数制御手段を制御する信号を生成するモニタ手段を備える。半導体装置の内部に電源電圧のレベルをモニタするモニタ手段を設け、そのモニタ結果を、動作クロックの周波数調整のための制御信号として出力するようにしたものである。これにより、電源電圧の変動を抑制するように動作クロックの周波数を変化させることができ、負帰還制御による的確な周波数調整を行うことができる。ここで、負帰還制御を高速に行う観点から、負帰還ループの経路長を短くする方がよく、この点では、半導体内部において周波数調整を行う構成を採用することが望ましい。

また、本発明の半導体装置は、半導体装置の検査開始時点からの経過時間を計測する計測手段と、計測値に基づいて、前記半導体検査装置から供給されるクロックまたは該クロックに基づいて前記半導体装置の内部で生成されるクロックの検査開始直後の周波数を抑制する周波数制御手段とを有する。検査開始時の電源電圧の急激な変動を抑制するために、半導体装置の内部に、経過時間を計測し、動作クロックの周波数を制御する周波数制御手段を設けたものである。

また、本発明の半導体装置は、半導体検査装置から供給されるクロックまたは該クロックに基づいて前記半導体装置の内部で生成されるクロックにより動作する前記半導体装置の内部回路の動作領域の数を制御する動作領域数制御手段を有する。半導体装置内部の、複数の動作領域を一斉に動作させて検査を行うと、トータルの消費電流量が増え、電流変動が大きくなってしまうため、検査対象とする動作領域の数を、少しずつ増やす（あるいは少しずつ減らす）ように制御するようにし、そのような動作領域の数の制御を行うための制御手段（動作領域数制御手段）を、半導体装置内に設けるものである。これにより、半導体装置の内部回路の動作電流の急激な変動が抑えられ、電源電圧の揺れが抑制される。

また、本発明の半導体装置は、請求項６記載の半導体検査装置を、前記検査対象である半導体装置にＢＩＳＴ（Built In Self Test）回路として搭載する。半導体検査装置が、検査対象である半導体装置に内蔵される場合を考慮し、ＢＩＳＴ（Built In Self Test）回路に、動作クロックの周波数を制御する機能を設けるものである。これにより、ＢＩＳＴ回路を内蔵する大規模メモリ回路等においても、検査時における電源電圧の変動を最小限に押さえることが可能となる。

本発明によれば、半導体装置の「動作クロックの周波数」あるいは「動作領域の数」を、ソフトウエアまたはハードウエアにより制御し、半導体装置における「動作電流」の急激な変動を抑制することにより、「電源ラインの電圧変動」を最小限に抑えることが可能となる。

従来技術では、半導体装置を検査する際に大きな電源電圧変動が生じ、正確に検査を実施することができなかったが、本発明は、電源電圧の変動を極力抑えることが可能となり、これにより、高速化、高集積化により大電流を消費する半導体デバイス（システムＬＳＩや大規模メモリＬＳＩ等）に関して、正確な電圧特性の評価、および安定した検査が実現される。

（第１の実施形態）
図１は、本発明の半導体検査装置（ＬＳＩテスタ）の主要な構成の一例を示すブロック図である。ＬＳＩテスタ１００は、検査対象のＬＳＩ（ＤＵＴ）１４０に、電源電圧ＥＶと、動作クロックＣＫを供給しつつ、ＬＳＩ１４０の電圧特性の評価、動作速度の評価等を行う。

図示されるように、ＬＳＩテスタ１００は、電源回路１１０と、ＰＬＬシンセサイザを利用した動作クロック生成回路１２０（Ａ／Ｄ変換器１２１と、位相比較器１２２と、ローパスフィルタ（ＬＰＦ）１２３と、デジタルＶＣＯ（１２４）と、可変分周器（分周比Ｎ）１２５とを含む）と、動作クロックの周波数を動的に制御するクロック周波数調整回路１３０とを有する。電源電圧ＥＶは、ＬＳＩ（ＤＵＴ）１４０の電源端子１４２に与えられる。また、動作クロックＣＫは、ＬＳＩ１４０のクロック端子１４４に与えられる。

なお、図示されないが、ＬＳＩテスタ１１０は、各種のテストパターンを発生させる機能や、検査対象の半導体装置（ＬＳＩ）から出力される信号を解析して各種の診断を行う機能をもつ。

先に説明したように、「検査開始直後」、あるいは、「動作クロック（ＣＫ）の周波数を切り換えるとき」に、検査対象のＬＳＩ（ＤＵＴ）における消費電流量が急激に変化し、これに起因して、ＬＳＩ１４０の電源端子１４２の電圧変動（すなわち、ＬＳＩ内部の電源ラインの揺れ）が生じる。

本実施形態では、電源電圧の大きな変動が予想されるタイミング（検査開始直後や動作クロックＣＫの周波数を切り換える際）において、動作クロック周波数を、所望の周波数にいっきに引き上げる（あるいは引き下げる）のではなく、時間経過と共に徐々に（緩やかに）変化させるという手法（動作クロック周波数の動的管理手法）を採用する。

ＬＳＩ１４０における総消費電流は、動作クロックの周波数が高速化されるほど増大する。したがって、動作クロックの、時間軸上における周波数変化を緩やかにすれば、ＬＳＩ１４０における消費電流の変化も緩やかになり、したがって、電源電圧の揺れ（リンギング）も最小限に抑えることができる。

図１のＬＳＩテスタ１００は、ＰＬＬシンセサイザを用いて動作クロックＣＫの周波数を変化させる。すなわち、動作クロック生成回路１２０は、Ａ／Ｄ変換器１２１と、位相比較器１２２と、ローパスフィルタ（ＬＰＦ）１２３と、デジタルＶＣＯ（１２４）と、可変分周器（分周比Ｎ）１２５とで構成されるＰＬＬを内蔵しており、可変分周器の分周比Ｎを多段階に切り換える（あるいは、連続的に変化させる）ことにより、デジタルＶＣＯ１２４から出力されるクロックＣＫの周波数を、時間に対して緩やかに変化させることができる。可変分周器１２５における分周比Ｎは、クロック周波数調整回路１３０から出力される制御信号Ｓ１により変化する。

図２は、検査時における電源電圧、電源ラインを流れる電流および動作クロックの周波数の関係を示す波形図である。図２において、参照符号２０は、検査対象のＬＳＩ（ＤＵＴ）１４０の電源端子１４２における電源電圧の特性を示す特性線であり、参照符号２１は、電源端子１４２に流れる電流（電源ラインの電流）の電流量を示す特性線であり、参照符号２２は、ＬＳＩ（ＤＵＴ）１４０に供給される動作クロックＣＫの周波数特性を示す特性線である。

検査開始時点（あるいは動作クロックの周波数切換時点）である時刻ｔ１から時刻ｔ２に渡って、動作クロックＣＫの周波数２２を徐々に高めていく。これにより、電源ラインに流れる電流量の変化（特性線２１参照）も緩やかとなり（すなわち、電流量が急激に増大せず）、したがって、電源電圧の変動幅ａが小さくなる。

また、同様に、検査終了時点（あるいは動作クロックの周波数切換時点）である時刻ｔ３から時刻ｔ４に渡って、動作クロックＣＫの周波数を徐々に低下させていく。これにより、電源ラインに流れる電流の変化も緩やかとなり（すなわち、電流量が急激に減少せず）、電源電圧の変動幅ｂが小さくなる。

（第２の実施形態）
図３は、本発明の半導体装置（ＬＳＩ）の主要な構成の一例を示すブロック図である。前掲の実施形態では、ＬＳＩテスタにおいて動作クロックの周波数を制御していたが、本実施形態では、半導体装置の内部において、動作クロックの周波数の制御（周波数変換）を行う。すなわち、検査対象のＬＳＩ（ＤＵＴ）１４０の内部に、動作周波数制御回路１４２が設けられる。この動作周波数制御回路１４２は、ＬＳＩテスタ１００から供給されるクロックＣＫを分周し、内部回路の動作クロックＣＬＫを生成する。

この動作クロックＣＬＫの周波数を、図２の下側の特性線２２に示されるとおりに制御する。すなわち、動作クロックＣＬＫの周波数を徐々に増加、あるいは低下させるようにする。これにより、電源ラインに流れる電流の変化が緩やかとなり（すなわち、電流量の急峻な変化が抑制され）、したがって、電源電圧の変動幅を小さくすることができる。

（第３の実施形態）
前掲の実施形態では、動作クロックの周波数を制御していたが、本発明では、半導体装置（ＬＳＩ）の内部回路を複数の動作領域に分割し、検査対象とする動作領域の数を調整して消費電流の急激な変化を抑制する、という手法を採用する。すなわち、ＬＳＩの内部回路を複数のブロック（動作領域）に分け、かつ、各ブロック（動作領域）の動作を個別に制御可能としておく。

ここで、各ブロック（動作領域）を一斉に動作させて検査を行うと、トータルの消費電流量が増え、検査開始時や検査終了時、あるいは、動作クロックの周波数切換時において、大電流が流れ、電源ラインにおける電流変動が顕著となってしまう。

したがって、本実施形態では、検査開始時や検査終了時、あるいは、動作クロックの周波数切換時において、検査対象とする回路ブロック（動作領域）の数を、少しずつ増やす（あるいは少しずつ減らす）ように制御する。これにより、ＬＳＩの電源ラインを流れる電流の急激な変動が抑えられ、これに伴い、電源電圧の揺れが抑制される。

図４は、本発明の半導体装置（ＬＳＩ）の主要な構成の他の例を示すブロック図である。図示されるように、ＬＳＩ（ＤＵＴ）１４０の内部は、３つの回路ブロック（動作領域）Ａ，Ｂ，Ｃに分割され、各回路ブロック（動作領域）の動作／非動作を、各々独立に制御することができる。

各回路ブロック（動作領域）の動作／非動作は、動作領域制御回路１５０によって制御される。すなわち、動作領域制御回路１５０は、ＬＳＩテスタ１００から供給されるクロックＣＫに基づき、３系統の動作クロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３を生成し、各々の動作クロックを、３つの回路ブロック（動作領域）Ａ，Ｂ，Ｃの各々に供給すること（および、その供給を停止すること）ができる。

３系統の動作クロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３は、ＬＳＩテスタ１００から供給されるクロックＣＫそのものであってもよく、また、そのクロックＣＫを周波数変換して得られるものでもよい。動作クロックＣＬＫ１〜ＣＬＫ３の供給／供給停止を、適宜、制御することにより、３つの回路ブロック（動作領域）Ａ，Ｂ，Ｃの動作／非動作を個別に制御することができる。

図５は、検査時における、動作状態にある回路ブロック（動作領域）の数と、電源ラインにおける電流量の変動および電源電圧の変動の関係を示す波形図である。図中、参照符号５０は、ＬＳＩ（ＤＵＴ）１００の電源電圧の変動を示す特性線であり、参照符号５１は、ＬＳＩ（ＤＵＴ）１００の電源ラインに流れる電流量の変動を示す特性線である。

また、図５の下側には、動作状態にある回路ブロック（動作領域）の数を、時刻（期間）と関連付けて示している。ここで、Ｔ１（Ａ）という表記は、期間Ｔ１において、動作している回路ブロック（動作領域）は、“Ａ”のみであることを示す。他の表記についても同様である。

図示されるように、期間Ｔ１（時刻ｔ３〜ｔ４）では、回路ブロック（動作領域）Ａのみが動作し、期間Ｔ２（時刻ｔ４〜ｔ５）では、回路ブロック（動作領域）ＡおよびＢが動作し、期間Ｔ３（時刻ｔ５〜ｔ６）では、回路ブロック（動作領域）Ａ，ＢおよびＣが動作し、期間Ｔ４（時刻ｔ５〜ｔ７）では、回路ブロック（動作領域）ＡおよびＢが動作し、期間Ｔ５（時刻ｔ７〜ｔ８）では、回路ブロック（動作領域）Ａのみが動作する。

このように、一つの検査開始時（図中の時刻ｔ３）において、全回路ブロック（動作領域）を同時に動作状態にするのではなく、少しずつ動作状態に移行させていくことにより、消費電流の変動幅が小さくなる。したがって、電源電圧の変動を抑制することができる。同様に、一つの検査の終了時点（図中の時刻ｔ６）において、全回路ブロック（動作領域）を同時に非動作状態にするのではなく、少しずつ非動作状態に移行させていくことにより、消費電流の変動幅が小さくなる。したがって、電源電圧の変動を抑制することができる。

（第４の実施形態）
本実施形態では、動作クロックの周波数を、帰還制御系を用いて制御し、電源電圧の変動を抑制する。図６は、本発明の半導体装置の検査方法（動作クロックの周波数を動的に制御しつつ検査を行う検査方法）を実施するためのシステム構成を示す図である。

図示されるように、この半導体検査システムは、ＬＳＩテスタ１００と、検査対象のＬＳＩ（ＤＵＴ）１４０（内部回路１４３および電源電圧モニタ回路１６０を内蔵する）と、クロック周波数調整回路１７０と、で構成される。

ＬＳＩテスタ１００は、ＬＳＩ（ＤＵＴ）１４０の内部回路１４３に、電源電圧（ＥＶ）および動作クロック（ＣＫ）を供給する。電源電圧モニタ回路１６０は、ＬＳＩ（ＤＵＴ）１４０における電源電圧（ＥＶ）をモニタし、そのモニタ結果を示す信号Ｓ７を、クロック周波数調整回路１７０に送る。クロック周波数調整回路１７０は、モニタ結果を示す信号Ｓ７に基づいて、動作クロック（ＣＫ）の周波数を制御するための制御信号Ｓ８をＬＳＩテスタ１００に送る。これにより、ＬＳＩ（ＤＵＴ）１４０に供給される動作クロックの周波数（ＣＫ）が変化する。

具体的には、ＬＳＩ（ＤＵＴ）１４０の電源電圧（ＥＶ）の低下が検出された場合には、クロック周波数調整回路１７０は、動作クロック（ＣＫ）の周波数を低速化させるように制御信号Ｓ８を出力する（逆に、電源電圧（ＥＶ）の上昇が検出された場合には、動作クロック（ＣＫ）の周波数を高速化させる）。すなわち、ＬＳＩ（ＤＵＴ）１４０の電源電圧（ＥＶ）が瞬時的に低下しているということは、電源ラインを大電流が流れて大きな電圧降下が発生しているということを意味する。

したがって、この場合には、動作クロック（ＣＫ）を低速化させ、ＬＳＩ（ＤＵＴ）１４０内の回路ブロックに流れる電流の量（消費電流量）を減少させることにより、電源ラインの電圧変動を抑制することができる。負帰還制御を行うことにより、的確な制御を実現することができる。

（第５の実施形態）
図７は、本発明の半導体装置の検査方法（動作クロックの周波数を動的に制御しつつ検査を行う検査方法）を実施するための、半導体装置の主要な構成を示すブロック図である。本実施形態も、第４の実施形態と同様に、動作クロックの周波数を、帰還制御系を用いて制御して電源電圧の変動を抑制する。ただし、本実施形態では、検査対象であるＬＳＩ（ＤＵＴ）１４０の内部に電源電圧モニタ回路１８０を設ける。つまり、ＬＳＩ１４０の内部に設けられた電源電圧モニタ回路１８０が電源ラインの電圧変動を監視し、その監視結果に基づき、動作周波数調整回路１８２に制御信号Ｓ９を出力し、動作周波数調整回路１８２が、制御信号Ｓ９に従って、ＬＳＩテスタ１００から供給されるクロック（ＣＫ）の周波数変換処理を行い、動作クロック（ＣＬＫ）を生成する。

制御の具体例は、第４の実施形態と同じであり、例えば、ＬＳＩ（ＤＵＴ）１４０の電源電圧（ＥＶ）の低下が検出された場合には、動作クロック（ＣＬＫ）の周波数が低下し、逆に、電源電圧（ＥＶ）の上昇が検出された場合には、動作クロック（ＣＬＫ）の周波数が上昇する。

本実施形態の場合、ＬＳＩテスタ１００側に電源電圧モニタ回路を設ける必要がなく、その分、ＬＳＩテスタ１００の負担が軽減される。また、ＬＳＩ１４０の内部において、電源電圧のモニタ、およびモニタ結果に基づく動作クロックの周波数調整が行われるため、帰還系の経路長が短く、迅速な帰還制御を行うことができる。

（第６の実施形態）
半導体検査の開始時には、ＬＳＩ内部の回路ブロックが一斉に動作するため、急激な電源電圧の変動が生じやすく、大きな電源電圧の揺れが生じると、以後の正確な検査ができなくなる。この点に着目し、本実施形態では、ＬＳＩの内部において検査開始時点からの経過時間を計測し、時間経過と共に、動作クロックの周波数を徐々に変化させることで消費電流量の急激な変動を防止し、大きな電源電圧の変動を抑制する。

図８は本発明の半導体装置の検査方法（検査開始時において、動作クロックの周波数を経過時間に応じて制御しつつ検査を行う検査方法）を実施するための、半導体装置の構成を示すブロック図である。図示されるように、検査対象のＬＳＩ（ＤＵＴ）１４０内には、検査開始時点からの経過時間を計測するためのカウンタ１９０と、動作周波数調整回路１８２と、が設けられている。

ＬＳＩテスタ１００から供給されるクロック（ＣＫ）は、カウンタ１９０と、動作周波数調整回路１８２に供給される。カウンタ１９０は、検査が開始されると、クロック（ＣＫ）に同期してカウントを行い、カウント値を動作周波数調整回路１８２に与える。動作周波数調整回路１８２は、カウンタ１９０からのカウント値に基づき、検査開始直後は、動作クロック（ＣＬＫ）の周波数を低くし、時間経過と共に、徐々に高めていくように制御する。これにより、消費電流量が急激に変化することを防止し、大きな電源電圧の変動が生じるのを抑制することができる。

（第７の実施形態）
前掲の実施形態では、ＬＳＩテスタと、検査対象のＬＳＩとが分離されていることを前提としていたが、本実施形態では、検査回路が、ＬＳＩ内部に組み込まれていることを想定している。図９は、本発明の半導体装置方法（動作クロックの周波数を動的に変更する方法）を実施するための、テスト回路を内蔵する半導体装置の構成を示すブロック図である。

図示されるように、ＬＳＩ（ＤＵ７）１４０には、内部回路２１０を検査するための、ＢＩＳＴ（Built In Self Test）回路２００が搭載されている。ＢＩＳＴ回路２００には、クロック周波数調整回路２０４と、ＬＳＩテスト回路２０２が設けられている。ＬＳＩテスト回路２０２は、ＬＳＩ２１０に、電源電圧（ＥＶ）および動作クロック（ＣＫ）を供給すると共に、動作クロック（ＣＫ）の周波数を、クロック周波数調整回路２０４からの制御信号に基づいて動的に変化させることができる。

本実施形態では、電源電圧の大きな変動が予想されるタイミング（検査開始直後や動作クロックＣＫの周波数を切り換える際）において、動作クロック（ＣＫ）の周波数を、所望の周波数にいっきに引き上げる（あるいは引き下げる）のではなく、時間経過と共に徐々に、緩やかに変化させる。これにより、ＬＳＩの消費電流量が急激に変化することを防止し、大きな電源電圧の変動が生じるのを抑制することができる。したがって、ＢＩＳＴ回路を内蔵するシステムＬＳＩや大規模メモリＬＳＩにおいても、検査時における電源電圧の変動を抑制することができる。

（第８の実施形態）
前掲の実施形態から明らかなように、本発明では、ＬＳＩにおける消費電流量の急激な変化を回避し、電源電圧の変動を抑制する方法を採用する。この方法（半導体装置の検査方法）の内容をまとめると以下のようになる。

すなわち、本発明の半導体装置の検査方法は、基本的には、半導体検査装置から検査対象の半導体装置に電源電圧およびクロックを供給する第１のステップと、半導体装置の検査の途中において、前記半導体検査装置から供給される前記クロック、あるいは前記クロックに基づいて生成されるクロックにより動作する前記半導体装置内部の動作領域における消費電流量の、時間軸上における急峻な変化を抑制し、これによって前記電源電圧の変動を抑制する第２のステップと、を含むものである。

具体的には、上述の第２のステップにおいて、半導体検査装置から供給されるクロック、あるいはそのクロックに基づいて半導体装置の内部にて生成されるクロックの周波数が、急峻に変化することを避けるように制御を行う。あるいは、帰還制御系を構成し、半導体装置の内部において、半導体検査装置から供給される電源電圧の値をモニタし、その電源電圧値の急峻な変化を抑制するように、半導体検査装置から供給されるクロック、あるいは半導体装置の内部において生成されるクロックの周波数を制御する。

また、検査開始直後における大きな電圧変動を、簡単な構成でもって効率的に抑制するために、半導体装置内部で検査開始時点からの経過時間を計測し、その計測値に基づき、検査開始直後は、クロックの周波数を低く抑え、時間経過と共に徐々に周波数を高めるように制御する。

また、クロック周波数を変化させる代わりに、半導体装置内部の回路を複数の動作領域（回路ブロック）に分割し、各動作領域の動作／非動作を個別に制御可能とし、動作状態にある動作領域の数を、時間に対して徐々に変化させることで、消費電流の急激な変化を防止し、電源電圧の変動を抑制することもできる。

以上説明したように、本実施形態によれば、半導体装置の「動作クロックの周波数」あるいは「動作領域の数」を、ソフトウエアまたはハードウエアにより制御し、半導体装置における「動作電流」の急激な変動を抑制することにより、「電源ラインの電圧変動」を最小限に抑えることが可能となる。

従来技術では、半導体装置を検査する際に大きな電源電圧変動が生じ、正確に検査を実施することができなかったが、本発明は、電源電圧の変動を極力抑えることが可能となり、これにより、高速化、高集積化により大電流を消費する半導体デバイス（システムＬＳＩや大規模メモリ等）に関して、正確な電圧特性の評価、および安定した検査が実現される。また、本発明の検査システムは、比較的構成が簡単であり、実現しやすいというメリットがある。

本発明の半導体装置の検査方法は、半導体装置の「動作クロックの周波数」あるいは「動作領域の数」を、ソフトウエアまたはハードウエアにより制御し、半導体装置における「動作電流」の急激な変動を抑制することにより、「電源ラインの電圧変動」を最小限に抑えることが可能となるという効果を有し、半導体検査装置（ＬＳＩテスタやＢＩＳＴ回路等）および半導体装置（システムＬＳＩや大規模メモリ等）として有用である。

本発明の半導体検査装置（ＬＳＩテスタ）の主要な構成の一例を示すブロック図 検査時における電源電圧、電源ラインを流れる電流および動作クロックの周波数の関係を示す波形図 本発明の半導体装置（ＬＳＩ）の主要な構成の一例を示すブロック図 本発明の半導体装置（ＬＳＩ）の主要な構成の他の例を示すブロック図 検査時における、動作状態にある回路ブロック（動作領域）の数と、電源ラインにおける電流量の変動および電源電圧の変動の関係を示す波形図 本発明の半導体装置の検査方法（動作クロックの周波数を動的に制御しつつ検査を行う検査方法）を実施するためのシステム構成 本発明の半導体装置の検査方法（動作クロックの周波数を動的に制御しつつ検査を行う検査方法）を実施するための、半導体装置の主要な構成を示すブロック 本発明の半導体装置の検査方法（検査開始時において、動作クロックの周波数を経過時間に応じて制御しつつ検査を行う検査方法）を実施するための、半導体装置の構成を示すブロック図 本発明の半導体装置方法（動作クロックの周波数を動的に変更する方法）を実施するための、テスト回路を内蔵する半導体装置の構成を示すブロック図 半導体検査装置（ＬＳＩテスタ）の電源ユニットの構成例を示すブロック図 検査対象である半導体装置の動作に伴って大電流の変動が生じた場合に、電源電圧が急激に変動する様子を示す波形図

符号の説明

１００ ＬＳＩテスタ（半導体検査装置）
１１０ 電源回路
１２０ ＰＬＬシンセサイザを利用した動作クロック生成回路
１２１ Ａ／Ｄ変換器
１２２ 位相比較器
１２３ ローパスフィルタ（ＬＰＦ）
１２４ デジタルＶＣＯ
１２５ 可変分周器（分周比Ｎ）
１３０ クロック周波数調整回路
１４０ 検査対象のＬＳＩ（ＤＵＴ）
１４２ 電源端子
１４４ クロック端子

Claims (11)

1. 半導体検査装置から検査対象の半導体装置に電源電圧およびクロックを供給する第１のステップと、
   前記半導体検査装置から供給されるクロックまたは該クロックに基づいて前記半導体装置の内部で生成されるクロックを用いて動作する前記半導体装置の内部回路の消費電流量の時間変化率を抑制する第２のステップと、
   を含む半導体装置の検査方法。
2. 請求項１記載の半導体装置の検査方法であって、
   前記第２のステップは、前記半導体検査装置から供給されるクロックまたは該クロックに基づいて前記半導体装置の内部で生成されるクロックの周波数を制御する半導体装置の検査方法。
3. 請求項２記載の半導体装置の検査方法であって、
   前記第２のステップは、前記半導体検査装置から供給される前記電源電圧の値に基づいて周波数を制御する半導体装置の検査方法。
4. 請求項２記載の半導体装置の検査方法であって、
   前記第２のステップは、前記半導体検査装置から供給されるクロックまたは該クロックに基づいて前記半導体装置の内部で生成されるクロックの前記半導体装置の検査開始時の周波数を抑える半導体装置の検査方法。
5. 請求項１記載の半導体装置の検査方法であって、
   前記第２のステップは、前記半導体検査装置から供給されるクロックまたは該クロックに基づいて前記半導体装置の内部で生成されるクロックにより動作する前記半導体装置の内部回路の動作領域の数を制御する半導体装置の検査方法。
6. 検査対象の半導体装置に電源電圧およびクロックを供給する手段と、
   前記検査対象の半導体装置に供給するクロックの周波数を制御する周波数制御手段と、
   を有する半導体検査装置。
7. 半導体検査装置から供給されるクロックに基づいて前記半導体装置の内部で生成されるクロックの周波数を制御する周波数制御手段を有する半導体装置。
8. 半導体検査装置から供給される電源電圧の値に基づいて、前記周波数制御手段を制御する信号を生成するモニタ手段を備える請求項７記載の半導体装置。
9. 半導体装置の検査開始時点からの経過時間を計測する計測手段と、
   計測値に基づいて、前記半導体検査装置から供給されるクロックまたは該クロックに基づいて前記半導体装置の内部で生成されるクロックの検査開始直後の周波数を抑制する周波数制御手段と、
   を有する半導体装置。
10. 半導体検査装置から供給されるクロックまたは該クロックに基づいて前記半導体装置の内部で生成されるクロックにより動作する前記半導体装置の内部回路の動作領域の数を制御する動作領域数制御手段を有する半導体装置。
11. 請求項６記載の半導体検査装置を、前記検査対象である半導体装置にＢＩＳＴ（Built In Self Test）回路として搭載する半導体装置。

Images