JP4592889B2 - Multilayer circuit board - Google Patents
Multilayer circuit board Download PDFInfo
- Publication number
- JP4592889B2 JP4592889B2 JP2000245649A JP2000245649A JP4592889B2 JP 4592889 B2 JP4592889 B2 JP 4592889B2 JP 2000245649 A JP2000245649 A JP 2000245649A JP 2000245649 A JP2000245649 A JP 2000245649A JP 4592889 B2 JP4592889 B2 JP 4592889B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- conductor
- multilayer
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Description
【０００１】
【発明の属する技術分野】
この発明は、コア基板が多層化された多層回路基板に係り、とくに、コア基板の多層化が、充填ビアホールを備えた複数の片面または両面回路基板を積層し、接着剤を介して一括加熱プレスすることにより行なわれ、その多層コア基板内の導体回路と多層コア基板上に形成したビルドアップ配線層との電気的接続が、多層コア基板に形成したビアホールと、その直上に形成したビルドアップ配線層内のビアホールとを介して確保でき、さらにビルドアップ配線層の最も外側の導体回路に対して、ＬＳＩ等の半導体チップを含んだ電子部品やマザーボードに直接的に接続できる導電性バンプ、導電性ピンまたは導電性ボールを配設した超高密度配線化に有利な多層回路基板について提案する。
【０００２】
【従来の技術】
近年、ＬＳＩ等の半導体チップを含む電子部品を実装するパッケージ基板は、電子工業の進歩に伴う電子機器の小型化あるいは高速化に対応し、ファインパターンによる高密度化および信頼性の高いものが求められている。このようなパッケージ基板として、１９９７年、１月号の「表面実装技術」には、多層コア基板の両面にビルドアップ多層配線層が形成されたものが開示されている。
【０００３】
ところが、上掲の従来技術に係るパッケージ基板では、多層コア基板内の導体層とビルドアップ配線層との接続は、多層コア基板の表面にスルーホールから配線した内層パッドを設け、この内層パッドにビアホールを接続させて行っていた。このため、スルーホールのランド形状がダルマ形状あるいは鉄アレイ形状となり、その内層パッドの領域がスルーホールの配置密度の向上を阻害し、スルーホールの形成数には一定の限界があった。それ故に、配線の高密度化を図るためにコア基板を多層化すると、外層のビルドアップ配線層は、多層コア基板内の導体層と十分な電気的接続を確保することができないという問題があった。
【０００４】
なお、このような問題点については、本発明者らは先に、特願平第１０−１５３４６号（特開平第１１−２１４８４６号）としてその改善方法を提案した。このような改善提案による多層回路基板は、内層に導体層を有する多層コア基板上に、層間樹脂絶縁層と導体層とが交互に積層されて各導体層間がビアホールにて接続されたビルドアップ配線層が形成されてなる多層回路基板において、多層コア基板には、スルーホールが形成され、そのスルーホールには充填材が充填されるとともに該充填材のスルーホールからの露出面を覆って導体層が形成され、その導体層にはビアホールが接続された構成であり、それによってスルーホールの配置密度が向上し、高密度化したスルーホールを介して多層化したコア基板内の導体回路との接続が確保できるようになっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、かかる構成の多層回路基板におけるスルーホールは、多層化されたコア基板にドリル等で貫通孔を明け、その貫通孔の壁面および基板表面に無電解めっきを施して形成されるため、その開口性や経済性を考慮すると、形成され得るスルーホール開口径の下限は３００μｍ程度であり、現在の電子産業界の要請を満足するような超高密度配線を実現するためには、５０〜２５０μｍ程度のより小さな開口径と、より狭いスルーホールランドピッチを得るための技術開発が望まれている。
【０００６】
そこで、本発明者らは、硬質材料からなるコア材の片面または両面に導体回路を有し、その片面からコア材を貫通して導体回路に達する充填ビアホールを形成してなる回路基板の複数枚を互いに積層し、接着剤を介して一括して加熱プレスすることにより多層コア基板を形成すれば、多層コア基板にスルーホールを設けることなく、多層コア基板内の導体回路同士、および多層コア基板内の導体回路と多層コア基板上に形成したビルドアップ配線層との電気的接続が、多層コア基板に形成した充填ビアホールと、その直上に形成したビルドアップ配線層内のビアホールとを介して十分に確保できることを知見し、
さらに、一方のビルドアップ配線層の最も外側に位置する導体回路の一部をはんだパッドに形成し、そのはんだパッドに対してＬＳＩ等の半導体チップを含んだ電子部品を接続するための導電性バンプを配設するとともに、他方のビルドアップ配線層の最も外側に位置する導体回路の一部をはんだパッドに形成し、そのはんだパッドに対してマザーボードに直接的に接続できる導電性ピンまたは導電性ボールを配設することによって高密度配線および電子部品の高密度実装化が可能となることを知見した。
本発明の目的は、このような高密度配線化および電子部品の高密度実装に有利な多層回路基板を提供することにある。
【０００７】
【課題を解決するための手段】
発明者らは、上記目的の実現に向け鋭意研究した結果、以下に示す内容を要旨構成とする発明に想到した。すなわち、
（１）本発明の多層回路基板は、
内層に導体回路を有する多層コア基板上に、層間樹脂絶縁層とセミアディティブ法により形成された導体層とが交互に積層され、各導体層間がビアホールにて接続されたビルドアップ配線層が形成されてなる多層回路基板において、
上記多層コア基板は、完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する孔に、導電性物質が充填されてなるビアホールを有する回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることで形成されており、
上記多層コア基板を構成する各回路基板は、上記絶縁性硬質基材の孔のビアホールに電気的に接続されるとともにその孔から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有していることを特徴とする。
【０００８】
（２）また、本発明の多層回路基板は、
内層に導体回路を有する多層コア基板の両面上に、層間樹脂絶縁層とセミアディティブ法により形成された導体層とが交互に積層され、各導体層間がビアホールにて接続されたビルドアップ配線層が形成されてなる多層回路基板において、
上記多層コア基板は、完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する孔に、導電性物質が充填されてなるビアホールを有する回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることで形成され、さらに、
上記ビルドアップ配線層の一方を構成する最も外側の導体層の表面には、はんだバンプが設けられるとともに、上記ビルドアップ配線層の他方を構成する最も外側の導体層の表面には、導電性ピンまたは導電性ボールが配設されており、
上記多層コア基板を構成する各回路基板は、上記絶縁性硬質基材の孔のビアホールに電気的に接続されるとともにその孔から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有していることを特徴とする。
【０００９】
上記(１)または(２)の多層コア基板を構成する各回路基板のビアホールに充填される導電性物質は、電解めっきにより形成された金属めっきまたは導電性ペーストから形成されることが望ましく、金属めっきとしては電解銅めっきがより好ましく、導電性ペーストとしては、金属粒子と熱硬化性または熱可塑性の樹脂とからなるものがより好ましい。
【００１０】
また、上記多層回路基板において、上記多層コア基板を構成する各回路基板には、そのビアホール位置に対応して、そのビアホールに電気的に接続されるとともにその孔から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体が形成されており、その突起状導体は、導電性ペーストから形成されることが望ましい。
上記ビルドアップ配線層のビアホールの一部は、上記多層コア基板に形成されたビアホールの直上に位置して、そのビアホールに直接接続されていることが望ましい。
【００１１】
上記多層回路基板において、多層コア基板を構成する各回路基板の絶縁性基材は、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材、から選ばれるいずれかの硬質基材から形成されることが望ましい。
【００１２】
また、上記多層コア基板を構成する各回路基板の絶縁性基材は、厚さが２０〜６００μｍのガラス布エポキシ樹脂基材から形成され、前記充填ビアホール径は５０〜２５０μｍであることが望ましい。
【００１３】
さらに、前記充填ビアホールは、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の条件での炭酸ガスレーザ開口に対して形成されたものであることが望ましい。
【００１４】
【発明の実施の形態】
本発明の多層回路基板は、多層コア基板上にビルドアップ配線層が形成されてなる多層回路基板において、多層コア基板を、絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する貫通孔に電解めっきや導電性ペースト等の導電性物質が充填されてなる回路基板の複数枚を接着剤層を介して互いに積層し、かつ一括して加熱プレスすることで形成した点に特徴がある。
【００１５】
このような構成によれば、コア基板にスルーホールを設けることが不要となるので、ランドなどのパッド配設の自由度が向上する。その結果、充填ビアホールを高密度に設けることができ、こうして高密度化されたビアホールを介して、外層のビルドアップ配線層は、多層コア基板内の導体回路と十分な接続を確保することが可能になり、高密度配線化が可能となる。また、多層コア基板内においても配線の更なる高密度化が可能となる。
【００１６】
さらに、本発明の多層回路基板は、硬質な絶縁性基材の片面または両面に導体回路を有する複数の回路基板を接着剤を介して積層し、一括して加熱プレスにより形成した多層コア基板の表面および裏面に形成されたビルドアップ配線層のうちの一方を構成する最も外側の導体層の表面に、はんだバンプが設けられるとともに、ビルドアップ配線層の他方を構成する最も外側の導体層の表面に、導電性ピンまたは導電性ボールが配設されていることを特徴とする。
【００１７】
このような構成によれば、ビルドアップ配線層内にビアホールが高密度に設けられ、こうして高密度化されたビアホールを有する導体層のうち、最も外側に位置するソルダーレジスト層に形成した開口から露出する導体パッド上に、導電性バンプや、導電性ピンまたは導電性ボールが配設されるので、多層回路基板内のビルドアップ配線層が、このような導電性バンプ、導電性ピンまたは導電性ボールを介して、ＬＳＩ等の半導体チップを含んだ電子部品やマザーボードに最短の配線長で接続され、高密度配線化および電子部品の高密度実装化が可能となる。
【００１８】
本発明において、多層コア基板を構成する各回路基板は、従来のような半硬化状態のプリプレグではなく、完全に硬化した硬質の樹脂材料から形成された硬質の絶縁性樹脂基材から形成される。
【００１９】
このような絶縁性基材としては、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれるリジッド（硬質）な積層基材が使用され、ガラス布エポキシ樹脂基材が最も望ましい。
【００２０】
上記絶縁性基材上に導体回路を形成する場合には、絶縁性基材上に銅箔を加熱プレスによって圧着させる工程において、プレス圧による絶縁性基材の最終的な厚みの変動がなくなるので、ビアホールの位置ずれが最小限度に抑えられ、ビアランド径を小さくでき、その結果、配線ピッチを小さくして配線密度を向上させることができる。
【００２１】
また、硬化された樹脂基材を絶縁性基材として用いるので、基材の厚みを実質的に一定に保つことができ、ひいてはビアホール形成用開口を形成する際のレーザ加工条件の設定が容易となる。
【００２２】
上記絶縁性基材の厚さは、２０〜６００μｍが望ましい。その理由は、絶縁性を確保するためである。２０μｍ未満の厚さでは強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなるからであり、６００μｍを超えると微細なビアホール形成用開口が難くなると共に、基板そのものが厚くなるためである。
【００２３】
また、上記範囲の厚さを有するガラスエポキシ基板上に形成されるビアホール形成用開口は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が0.５ｍｓ以上、ショット数が３〜５０の条件で照射される炭酸ガスレーザによって形成されることが好ましく、その開口径は、５０〜２５０μｍの範囲であることが望ましい。その理由は、５０μｍ未満では開口に導電性物質を充填し難くなると共に、接続信頼性が低くなるからであり、２５０μｍを超えると、高密度化が困難になるからである。
【００２４】
このような炭酸ガスレーザによる開口形成の前に、絶縁性基材の導体回路形成面と反対側の面に樹脂フィルムを粘着させ、あるいは必要に応じて、半硬化状態の樹脂接着剤層を介して樹脂フィルムを粘着させ、その樹脂フィルム上からレーザ照射を行うのが望ましい。
前者の方法は、片面に予め銅箔が貼り付けてある絶縁性基材に銅箔と反対側からレーザ照射を行なって非貫通孔を設け、その非貫通孔内に銅箔をめっきリードとして電解めっき層を充填した後、エッチング処理することによって片面回路基板を製作する場合、あるいは片面銅張積層板をエッチング処理して導体回路を予め形成した絶縁性基材にレーザ照射により非貫通孔を設け、その非貫通孔内に銅箔をめっきリードとして電解めっき層を充填することによって片面回路基板を製作する場合に採用され、後者は、絶縁性基材に予めレーザ照射により貫通孔を設け、その貫通孔を導電性ペーストで充填した後に、絶縁性基材の両面に銅箔を貼り付け、エッチング処理することによって両面回路基板を製作する場合に採用される。
この樹脂接着剤は、銅箔を絶縁性基材の表面に接着するためのものであり、たとえば、ビスフェノールＡ型エポキシ樹脂から形成され、その厚みは１０〜５０μｍの範囲が好ましい。
【００２５】
上記絶縁性基材上にあるいはその絶縁性基材上に形成した樹脂接着剤層の上に貼付けられた樹脂フィルムは、ビアホール形成用の開口内に電解めっきを充填してビアホールを形成する際の保護フィルムとして、あるいは開口内に導電性ペーストを充填してビアホールと突起状導体を形成する際の、あるいは電解めっき層の上に導電性ペーストを充填して電解めっき層の直上に突起状導体（バンプ）を形成する際の印刷用マスクとして機能し、導電性物質の充填後は、絶縁性基材あるいは接着剤層から剥離されるような粘着剤層を有する。
この樹脂フィルムは、たとえば、粘着剤層の厚みが１〜２０μｍであり、フィルム自体の厚みが１０〜５０μｍであるＰＥＴフィルムから形成されるのが好ましい。
【００２６】
その理由は、ＰＥＴフィルムの厚さに依存して後述する突起状導体の高さが決まるので、１０μｍ未満の厚さでは突起状導体が低すぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、接続界面で突起状導体が拡がりすぎるので、ファインパターンの形成ができないからである。
【００２７】
上記絶縁性基材に形成した開口内部に充填される導電性物質としては、電解めっき処理によって形成される金属めっきや導電性ペーストが好ましい。上記導電性ペーストは、工程をシンプルにして、製造コストを低減させ、歩留まりを向上させる点では好ましいが、接続信頼性の点から金属めっきがより好ましい。
上記導電性ペーストとしては、銀、銅、金、ニッケル、半田から選ばれる少なくとも１種以上の金属粒子からなる導電性ペーストを使用できる。
【００２８】
上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金、銀から選ばれる貴金属を被覆した金属粒子を使用することができる。
このような導電性ペーストとしては、金属粒子に、エポキシ樹脂、フェノール樹脂などの熱硬化性樹脂と、ポリフェニレンスルフイド（ＰＰＳ）などの熱可塑性樹脂とを加えた有機系導電性ペーストが望ましい。
【００２９】
絶縁性基材の片面または両面に形成される導体回路は、厚さが５〜１８μｍの銅箔を半硬化状態に保持された樹脂接着剤層を介して熱プレスした後、適切なエッチング処理をすることによって形成されるのが好ましい。このような熱プレスは、適切な温度および加圧力のもとで行なわれる。より好ましくは、減圧下において行なわれ、半硬化状態の樹脂接着剤層のみを硬化することによって、銅箔が絶縁性基材に対してしっかりと接着され得るので、従来のプリプレグを用いた回路基板に比べて製造時間が短縮される。
【００３０】
このような導体回路が硬質の絶縁性基材の両面に形成されるような回路基板は、多層コア基板のコアとして適切であるが、各ビアホールに対応した基板表面には、導体回路の一部としてのビアランド(パッド)が、その口径が５０〜２５０μｍの範囲に形成されるのが好ましい。
【００３１】
また、導体回路が硬質の絶縁性基材の片面に形成されるような回路基板は、それらの複数枚を順次重ね合わせて多層化基板とすることができるだけでなく、両面回路基板をコアとし、その両側に積層される積層用回路基板として適切であり、ビアホールに充填された導電性物質の位置の真上に突起状導体が形成されることが好ましい。
【００３２】
上記突起状導体は、導電性ペーストや低融点金属から形成されることが好ましく、各回路基板を積層して、一括して加熱プレスする工程において、導電性ペーストあるいは低融点金属が熱変形するので、前記ビアホール内に充填される導電性物質の高さのばらつきを吸収することができ、それ故に、接続不良を防止して接続信頼性に優れた多層コア基板を得ることができる。
また、このような突起状導体は、ビアホール内に充填される導電性ペーストと同一の材料で、しかも同一の充填工程によって形成されることもできる。
【００３３】
さらに、多層コア基板上に形成するビルドアップ配線層を、後述するような樹脂の塗布および硬化によって形成する場合には、多層コア基板表面に設けた導体回路の表面には、粗化層が形成されていることが有利である。
その理由は、多層コア基板上に積層されるビルドアップ配線層内の層間樹脂絶縁層やビアホールとの密着性を改善することができるからである。
とくに、導体回路の側面に粗化層が形成されていると、その導体回路側面と層間樹脂絶縁層との密着不足によってこれらの界面を起点として層間樹脂絶縁層に向けて発生するクラックを抑制することができる。
【００３４】
一方、ビルドアップ配線層を、後述するような樹脂フィルムの積層および加熱加圧による硬化によって形成する場合には、粗化層の形成は必ずしも必要でない。
【００３５】
このような導体回路の表面に形成される粗化層の厚さは、 ０．１〜１０μｍがよい。この理由は、厚すぎると層間ショートの原因となり、薄すぎると被着体との密着力が低くなるからである。この粗化層としては、有機酸と第二銅錯体の混合水溶液で処理して形成したもの、あるいは銅−ニッケル−リン針状合金のめっき処理にて形成したものがよい。
【００３６】
これらの粗化処理のうち、有機酸−第二銅錯体の混合水溶液を用いた処理では、スプレーやバブリングなどの酸素共存条件下で次のように作用し、導体回路である銅などの金属箔を溶解させる。
Ｃｕ＋Ｃｕ（II）Ａｎ →２Ｃｕ（Ｉ）Ａｎ／２
２Ｃｕ（Ｉ）Ａｎ／２ ＋ｎ／４Ｏ２ ＋ｎＡＨ （エアレーション）
→２Ｃｕ（II）Ａｎ ＋ｎ／２Ｈ２Ｏ
Ａは錯化剤（キレート剤として作用）、ｎは配位数である。
【００３７】
この処理で用いられる第二銅錯体は、アゾール類の第二銅錯体がよい。このアゾール類の第二銅錯体は、金属銅などを酸化するための酸化剤として作用する。アゾール類としては、ジアゾール、トリアゾール、テトラゾールがよい。なかでもイミダゾール、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−ウンデシルイミダゾールなどがよい。
このアゾール類の第二銅錯体の含有量は、１〜１５重量％がよい。この範囲内にあれば、溶解性および安定性に優れるからである。
【００３８】
また、有機酸は、酸化銅を溶解させるために配合させるものである。
具体例としては、ギ酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、アクリル酸、クロトン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、マレイン酸、安息香酸、グリコール酸、乳酸、リンゴ酸、スルファミン酸から選ばれるいずれか少なくとも１種がよい。
この有機酸の含有量は、０．１〜３０重量％がよい。酸化された銅の溶解性を維持し、かつ溶解安定性を確保するためである。
なお、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。
また、有機酸に加えて、ホウフッ酸、塩酸、硫酸などの無機酸を添加してもよい。
【００３９】
この有機酸−第二銅錯体からなるエッチング液には、銅の溶解やアゾール類の酸化作用を補助するために、ハロゲンイオン、例えば、フッ素イオン、塩素イオン、臭素イオンなどを加えてもよい。このハロゲンイオンは、塩酸、塩化ナトリウムなどを添加して供給できる。
ハロゲンイオン量は、０．０１〜２０重量％がよい。この範囲内にあれば、形成された粗化層は層間樹脂絶縁層との密着性に優れるからである。
この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製する。
【００４０】
また、銅−ニッケル−リンからなる針状合金のめっき処理では、硫酸銅１〜４０ｇ／ｌ、硫酸ニッケル 0.１〜６.0 ｇ／ｌ、クエン酸１０〜２０ｇ／ｌ、次亜リン酸塩１０〜１００ ｇ／ｌ、ホウ酸１０〜４０ｇ／ｌ、界面活性剤００１〜１０ｇ／ｌからなる液組成のめっき浴を用いることが望ましい。
【００４１】
本発明においては、多層コア基板は、上記片面または両面に導体回路を有する回路基板の複数枚を積層して、それらを一括して加熱加圧することによって形成されるが、その多層コア基板上に形成されるビルドアップ配線層を構成する層間樹脂絶縁層は、熱硬化性樹脂、熱可塑性樹脂、あるいは熱硬化性樹脂と熱可塑性樹脂の複合体を用いることができる。
【００４２】
熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、熱硬化性ポリフェニレンエーテル（ＰＰＥ）などが使用できる。
熱可塑性樹脂としては、フェノキシ樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフィド（ＰＰＳ）、熱可塑型ポリフェニレンエーテル（ＰＰＥ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンスルフォン（ＰＰＥＳ）、４フッ化エチレン６フッ化プロピレン共重合体（ＦＥＰ）、４フッ化エチレンパーフロロアルコキシ共重合体（ＰＦＡ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリオレフィン系樹脂などが使用できる。
熱硬化性樹脂と熱可塑性樹脂の複合体としては、エポキシ樹脂−ＰＥＳ、エポキシ樹脂−ＰＳＦ、エポキシ樹脂−ＰＰＳ、エポキシ樹脂−ＰＰＥＳ、エポキシ樹脂−フェノキシ樹脂、フェノール樹脂−フェノキシ樹脂などが使用できる。
【００４３】
また本発明において、ビルドアップ配線層を構成する層間樹脂絶縁層は、ポリオレフィン系樹脂等の所望枚数の樹脂フィルムを積層し、加熱プレスした後、熱硬化させて一体化させて形成することができる。
ポリオレフィン系樹脂層の厚さは、５〜２００μｍの範囲が望ましい。その理由は、５μｍ未満では層間絶縁の確保が難しく、２００μｍを超えるとレーザ加工による開口を形成し難くなるからである。
【００４４】
また本発明において、ビルドアップ配線層を構成する層間樹脂絶縁層としては、無電解めっき用接着剤を用いることができる。
この無電解めっき用接着剤としては、硬化処理された酸あるいは酸化剤に可溶性の耐熱性樹脂粒子が、硬化処理によって酸あるいは酸化剤に難溶性となる未硬化の耐熱性樹脂中に分散されてなるものが最適である。この理由は、酸や酸化剤で処理することにより、耐熱性樹脂粒子が溶解除去されて、表面に蛸つぼ状のアンカーからなる粗化面が形成できるからである。
粗化面の深さは、０．１〜２０μｍがよい。密着性を確保するためである。また、セミアディティブプロセスにおいては、０．１〜５μｍがよい。密着性を確保しつつ、無電解めっき膜を除去できる範囲だからである。
【００４５】
上記無電解めっき用接着剤において、特に硬化処理された前記耐熱性樹脂粒子としては、(1)平均粒径が１０μｍ以下の耐熱性樹脂粉末、(2)平均粒径が２μｍ以下の耐熱性樹脂粉末を凝集させた凝集粒子、(3)平均粒径が２〜１０μｍの耐熱性樹脂粉末と平均粒径が２μｍ以下の耐熱性樹脂粉末との混合物、(4)平均粒径が２〜１０μｍの耐熱性樹脂粉末の表面に平均粒径が２μｍ以下の耐熱性樹脂粉末または無機粉末のいずれか少なくとも１種を付着させてなる疑似粒子、(5)平均粒径が０．１〜０．８μｍの耐熱性樹脂粉末と平均粒径が０．８μｍを超え２μｍ未満の耐熱性樹脂粉末との混合物、(6)平均粒径が０．１〜１０μｍの耐熱性樹脂粉末、から選ばれるいずれか少なくとも１種を用いることが望ましい。
また上記樹脂粒子の代わりに金属粒子や無機粒子を用いてもよく、さらにそれらの複数種類を適宜混合して用いてもよい。より複雑なアンカーを形成できるからである。
上記無電解めっき用接着剤で使用される耐熱性樹脂は、前述の熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂の複合体を使用できる。
【００４６】
本発明において、多層コア基板上に形成された導体回路とビルドアップ配線層内の導体回路との電気的接続は、層間樹脂絶縁層内に形成したビアホールで接続することができる。この場合、ビアホールは、めっき膜や充填材で充填してもよい。
【００４７】
以下、本発明の多層回路基板を製造する一例について、添付図面を参照にして具体的に説明する。なお、以下に述べる方法において、多層コア基板上へのビルドアップ配線層の形成は、セミアディティブ法によって行う。
【００４８】
(Ａ)多層コア基板の形成
(1) 本発明にかかる多層回路基板を製造するに当たって、ベースとなる多層コア基板を構成する回路基板は、絶縁性硬質基材としての絶縁性基材１０の片面に銅箔１２が貼付けられたものを出発材料として用いる。
この絶縁性基材１０は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質な積層基材が使用され得るが、ガラス布エポキシ樹脂基材が最も好ましい。
【００４９】
上記絶縁性基材１０の厚さは、２０〜６００μｍが望ましい。その理由は、２０μｍ未満の厚さでは、強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなり、６００μｍを超える厚さでは微細なビアホールの形成および導電性ペーストの充填が難しくなるとともに、基板そのものが厚くなるためである。
【００５０】
また銅箔１２の厚さは、５〜１８μｍが望ましい。その理由は、後述するようなレーザ加工を用いて、絶縁性基材にビアホール形成用の開口（非貫通孔）を形成する際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、微細な線幅の導体回路パターンを形成し難いからである。
【００５１】
上記絶縁性基材１０および銅箔１２としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を用いることが好ましい。その理由は、銅箔１２が後述するようにエッチングされた後の取扱中に、配線パターンやビアホールの位置がずれることがなく、位置精度に優れるからである。
【００５２】
(2) まず、両面に導体回路が形成された回路基板を製造する場合には、このような絶縁性基材１０の銅箔１２が貼付けられた表面と反対側の表面に、保護フィルム１４を貼付ける（図１(ａ)参照）。
【００５３】
この保護フィルム１４は、後述する突起状導体を形成する導電性ペーストの印刷用マスクとして使用され、たとえば、表面に粘着層を設けたポリエチレンテレフタレート（ＰＥＴ）フィルムが使用され得る。
前記ＰＥＴフィルム１４は、粘着剤層の厚みが１〜２０μｍ、フィルム自体の厚みが１０〜５０μｍであるようなものが使用される。
【００５４】
(3) ついで、絶縁性基材１０上に貼付けられたＰＥＴフィルム１４上から炭酸ガスレーザ照射を行って、ＰＥＴフィルム１４を貫通して、絶縁性基材１０の表面から銅箔１２に達する開口１６を形成する（図１(ｂ)参照）。
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われ、その加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが望ましい。
このような加工条件のもとで形成され得るビア口径は、５０〜２５０μｍであることが望ましい。
【００５５】
(4) 前記(3)の工程で形成された開口１６の側面および底面に残留する樹脂残滓を除去するために、デスミア処理を行う。
このデスミア処理は、酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等によって行われる。特に、開口内に紫外線レーザまたはエキシマレーザを照射することによってデスミア処理するのが、接続信頼性の確保の観点から望ましい。
【００５６】
このデスミア処理を、たとえば、ＹＡＧ第３高調波を用いた紫外線レーザ照射によって行う場合のレーザ照射条件は、発信周波数が３〜１５ＫＨｚ、パルスエネルギーが０．１〜５ｍＪ、ショット数が１０〜３０の範囲が望ましい。
【００５７】
(5) 次に、デスミア処理された基板に対して、以下のような条件で銅箔１２をめっきリードとする電解銅めっき処理を施して、開口１６内に電解銅めっき１８を充填して、充填ビアホール２０を形成する（図１（ｃ）参照）。このめっき処理により、開口１６の上部には後述するような導電性ペースト２２を充填できる程度のわずかの隙間を残して電解銅めっき１８が充填される。
〔電解銅めっき水溶液〕
硫酸銅・５水和物 ： ６５ｇ／ｌ
レベリング剤（アトテック製、ＨＬ）： ２０ｍｌ／ｌ
硫酸 ： ２２０ｇ／ｌ
光沢剤（アトテック製、ＵＶ） ： ０．５ｍｌ／ｌ
塩素イオン ： ４０ｐｐｍ
〔電解めっき条件〕
バブリング ： ３．０リットル／分
電流密度 ： ０．５Ａ／ｄｍ２
設定電流値 ： ０．１８ Ａ
めっき時間 ： １３０分
【００５８】
(6) 上記(5)にて電解銅めっき２０が充填されなかった開口１８上部のわずかな隙間あるいは凹みに対して、保護フィルム１４を印刷用マスクとして導電性ペースト２２を充填した後、絶縁性基材１０の表面から保護フィルム１４の厚みに相当する分だけ突出した導体部分２４（以下、「突起状導体」という）を形成する（図１（ｄ）参照）。
【００５９】
(7) 次いで、保護フィルム１４を剥離させた後、突起状導体２４を含んだ絶縁性基材１０の表面に接着剤層２６を形成する（図１（ｅ）参照）。この接着剤２６は半硬化状態、すなわちＢステージ接着剤であり、導体回路パターンが形成されるべき銅箔を接着するためのものであり、たとえば、エポキシ樹脂ワニスが使用され、その層厚は１０〜５０μｍの範囲が好ましい。
【００６０】
(8) 上記(7)の工程で接着剤層２６を設けた絶縁性基材１０の表面に、銅箔２８を加熱プレスによって圧着して、接着剤層２６を硬化させる（図１(f)参照）。
その際、銅箔２８は硬化した接着剤層２６を介して絶縁性基材１０に接着され、突起状導体２４は接着剤層２６を貫通して銅箔２８と電気的に接続される。この銅箔２８の厚さは、５〜１８μｍが望ましい。
【００６１】
(9) 次いで、絶縁性基材１０の両面に貼付けられた銅箔１２および２８上に、それぞれエッチング保護フィルムを貼付けて、所定の回路パターンのマスクで披覆した後、エッチング処理を行って、導体回路３０および３２（ビアランドを含む）を形成する（図１(g)参照）。
【００６２】
この処理工程においては、先ず、銅箔１２および２８の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、ビアランドを含んだ導体回路パターン３０および３２を形成する。
エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
【００６３】
上記銅箔１２および２８をエッチングして導体回路３０および３２を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔の表面全面をエッチングして厚さを1〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くすることができる。
導体回路の一部としてのビアランドは、その内径がビアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【００６４】
(10) 次に、前記(8)の工程で形成した導体回路３０および３２の表面を、必要に応じて粗化処理して（粗化層の表示は省略する）、両面回路基板３４を形成する。
この粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためである。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【００６５】
この実施形態においては、上記粗化層の形成は、エッチング液を用いて形成されるのが好ましく、たとえば、導体回路の表面を第二銅錯体と有機酸の混合水溶液からエッチング液を用いてエッチング処理することによって形成することができる。かかるエッチング液は、スプレーやバブリングなどの酸素共存条件下で、銅導体回路パターンを溶解させることができ、反応は、次のように進行するものと推定される。
Ｃｕ＋Ｃｕ（II）Ａｎ →２Ｃｕ（Ｉ）Ａｎ／２
２Ｃｕ（Ｉ）Ａｎ／２ ＋ｎ／４Ｏ２ ＋ｎＡＨ （エアレーション）
→２Ｃｕ（II）Ａｎ ＋ｎ／２Ｈ２Ｏ
式中、Ａは錯化剤（キレート剤として作用）、ｎは配位数を示す。
【００６６】
上式に示されるように、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。本発明において使用される第二銅錯体は、アゾール類の第二銅錯体がよい。この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製することができる。
このようなエッチング液は、たとえば、イミダゾール銅(ＩＩ)錯体１０重量部、グリコール酸７重量部、塩化カリウム５重量部を混合した水溶液から形成される。
本発明にかかる多層回路基板のベースとなる多層化基板を構成する両面回路基板は、上記(1)〜(10)の工程にしたがって製造される。
【００６７】
(11) 次に、このような両面回路基板の表面および裏面に対してそれぞれ積層される片面回路基板を製造する。
まず、上記両面回路基板３４を製造する工程(1)〜(6)にしたがった処理を行い、絶縁性基材１０の片面に貼り付けられた銅箔１２と反対側の面から、レーザ照射によって非貫通孔を設け、その非貫通孔に電解銅めっき層１８を充填してビアホール２０を形成した後、ビアホール上部のわずかな隙間に導電性ペースト２２を充填して突起状導体４４を形成する（図２（ａ）〜図２（ｄ）参照）。
【００６８】
このような突起状導体４４の絶縁性基材１０の表面からの突出高さは、保護フィルム１４の厚みにほぼ等しく、５〜３０μｍの範囲が望ましい。
その理由は、５μｍ未満では、接続不良を招きやすく、３０μｍを越えると抵抗値が高くなると共に、加熱プレス工程において突起状導体４４が熱変形した際に、絶縁性基板の表面に沿って拡がりすぎるので、ファインパターンが形成できなくなるからである。
また、上記突起状導体４４は、プレキュアされることが望ましい。
その理由は、突起状導体４４は半硬化状態でも硬く、積層プレスの段階で接着剤層が硬化する前に、積層される他の回路基板の導体回路（導体パッド）と電気的接触が可能となるからである。
このような突起状導体４４は、加熱プレス時に変形して接触面積が増大するので、導通抵抗を低くすることができ、さらに突起状導体４４の高さのばらつきが是正される。
【００６９】
(12) 次いで、レーザ照射によって開口した保護フィルム１４を覆って、エッチング保護フィルム２５を貼付けた後、所定の回路パターンのマスクで披覆した後、エッチング処理を行って、導体回路４０（ビアランドを含む）を形成する（図２(ｅ)参照）。
この処理工程においては、先ず、銅箔１２の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、ビアランドを含んだ導体回路パターン４０を形成する。
【００７０】
エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
上記銅箔１２をエッチングして導体回路４０を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔の表面全面をエッチングして厚さを1〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くすることができる。
【００７１】
(13) 絶縁性基材１０の片面に導体回路４０を形成した後、保護フィルム１４およびエッチング保護フィルム２５を剥離させて、突起状導体４４を露出させると、片面回路基板５０を得ることができ、さらに絶縁性基材１０の表面から露出する突起状導体４４を覆って接着剤層４６を形成する（図２（ｆ）参照）。
このような樹脂接着剤は、絶縁性基材１０の突起状導体４４を含んだ表面全体だけではなく、突起状導体４４を含まないような表面に塗布することもでき、乾燥化された状態の未硬化樹脂からなる接着剤層４６として形成される。前記接着剤層４６は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【００７２】
また前記接着剤層４６は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【００７３】
上記工程(11)〜(13)にしたがって形成された片面回路基板５０は、絶縁性基材１０の一方の表面に導体回路４０を有し、他方の表面には充填ビアホール２０の直上において導電性ペーストの一部が露出して形成される突起状導体４４を有し、さらに突起状導体４４を含んだ絶縁性基材１０の表面に接着剤層４６を有して形成され、それらの複数枚が相互に積層接着されたり、予め製造された両面回路基板３４に積層接着されたりして、多層化基板が形成されるが、樹脂接着剤４６はこのような積層段階で使用されることが好ましい。
【００７４】
（Ｂ）積層用回路基板の多層化
上記（１）の処理工程にしたがって製造された両面回路基板３４の両面に、図３に示すように、３枚の片面回路基板５０、５２および５４が積層されてなる４層基板が、加熱温度１５０〜２００℃、加圧力１Ｍ〜４ＭＰａの条件のもとで、1度のプレス成形により一体化され多層化基板６０が形成される（図４参照）。
上記のような条件のもとで、加圧と同時に加熱することで、突起状導体４４が各片面回路基板の接着剤層４６を貫通して隣接する片面回路基板の導体回路４０と電気的に接続されるとともに、接着剤層４６が硬化し、隣接する片面回路基板との間で強固な接着が行われる。なお、加熱プレスとしては、真空熱プレスを用いることが好適である。
上述した実施の形態では、１層の両面回路基板と３層の片面回路基板とを用いて４層に多層化したが、５層あるいは６層を超える多層化にも適用できる。
【００７５】
（Ｃ）ビルドアップ配線層の形成
上記(１)および(２)の工程によって形成された多層コア基板６０の両面にビルドアップ配線層を形成する。図５においては、多層コア基板６０を構成する両面および片面回路基板の図示は、簡単化の目的ですべて省略する（図５（ａ）参照）。
【００７６】
(1) まず、多層コア基板６０表面の導体回路５２の表面に銅−ニッケル−リンからなる粗化層６２を形成する（図５（ｂ）参照）。
この粗化層６２は、無電解めっきにより形成される。この無電解めっき水溶液の液組成は、銅イオン濃度、ニッケルイオン濃度、次亜リン酸イオン濃度が、それぞれ２．２×１０−２〜４．１×１０−２ｍｏｌ／ｌ、２．２×１０−３〜４．１×１０−３ｍｏｌ／ｌ、０．２０〜０．２５ｍｏｌ／ｌであることが望ましい。
この範囲で析出する被膜の結晶構造は針状構造になるため、アンカー効果に優れるからである。この無電解めっき水溶液には上記化合物に加えて錯化剤や添加剤を加えてもよい。
粗化層の形成方法としては、前述したように、銅−ニッケル−リン針状合金めっきによる処理、酸化−還元処理、銅表面を粒界に沿ってエッチングする処理にて粗化面を形成する方法などがある。
【００７７】
(2) 次に、前記(1)で作製した粗化層を有する多層コア基板６０の上に、層間樹脂絶縁層６４を形成する（図５（ｃ））。
特に本発明では、後述するビアホール７０を形成する層間樹脂絶縁材として、熱硬化性樹脂と熱可塑性樹脂の複合体を樹脂マトリックスとした無電解めっき用接着剤を用いることが望ましい。
【００７８】
(3) 前記(2)で形成した無電解めっき用接着剤層を乾燥した後、ビアホール形成用の開口部６５を設ける（図５（ｄ））。
感光性樹脂の場合は、露光，現像してから熱硬化することにより、また、熱硬化性樹脂の場合は、熱硬化したのちレーザー加工することにより、前記接着剤層６４にビアホール形成用の開口部６５を設ける。
【００７９】
(4) 次に、硬化した前記接着剤層６４の表面に存在するエポキシ樹脂粒子を酸あるいは酸化剤によって分解または溶解して除去し、接着剤層表面に粗化処理を施して粗化面６６とする（図５（ｅ））。
ここで、上記酸としては、リン酸、塩酸、硫酸、あるいは蟻酸や酢酸などの有機酸があるが、特に有機酸を用いることが望ましい。粗化処理した場合に、ビアホールから露出する金属導体層を腐食させ難いからである。
一方、上記酸化剤としては、クロム酸、過マンガン酸塩（過マンガン酸カリウムなど）を用いることが望ましい。
【００８０】
(5) 次に、接着剤層６４表面の粗化面６６に触媒核を付与する。
触媒核の付与には、貴金属イオンや貴金属コロイドなどを用いることが望ましく、一般的には、塩化パラジウムやパラジウムコロイドを使用する。なお、触媒核を固定するために加熱処理を行うことが望ましい。このような触媒核としてはパラジウムがよい。
【００８１】
(6) さらに、（無電解めっき用）接着剤層６４の表面に無電解めっきを施し、粗化面全域に追従するように、無電解めっき膜６７を形成する（図５（ｆ））。
このとき、無電解めっき膜６７の厚みは、０．１〜５μｍの範囲が好ましく、より望ましくは０．５〜３μｍとする。
次に、無電解めっき膜６７上にめっきレジスト６８を形成する（図６（ａ))。めっきレジスト組成物としては、特にクレゾールノボラック型エポキシ樹脂やフェノールノボラック型エポキシ樹脂のアクリレートとイミダゾール硬化剤からなる組成物を用いることが望ましいが、他に市販品のドライフィルムを使用することもできる。
【００８２】
(7) さらに、無電解めっき膜６７上のめっきレジスト非形成部に電解めっきを施して、上層導体回路７２を形成すべき導体層を設けると共に開口６５内部に電解めっき膜６９を充填してビアホール７０を形成する（図６（ｂ））。
この時、開口５の外側に露出する電解めっき膜９の厚みは、５〜３０μｍが望ましい。ここで、上記電解めっきとしては、銅めっきを用いることが望ましい。
【００８３】
(8) さらに、めっきレジスト６８を除去した後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウムなどのエッチング液でめっきレジスト下の無電解めっき膜を溶解除去して、独立した上層導体回路７２と充填ビアホール７０とする。
【００８４】
(9) 次に、上層導体回路７２の表面に粗化層７４を形成する。
粗化層７４の形成方法としては、エッチング処理、研磨処理、酸化還元処理、めっき処理がある。
これらの処理のうち、酸化還元処理は、ＮａＯＨ（２０ｇ／ｌ）、ＮａＣｌＯ2（５０ｇ／ｌ）、ＮａＰＯ４（１５．０ｇ／ｌ）を酸化浴（黒化浴）とし、ＮａＯＨ（２．７ｇ／ｌ）、ＮａＢＨ４(１．０ｇ／ｌ）を還元浴とする。
また、銅−ニッケル−リン合金層からなる粗化層は、無電解めっき処理による析出により形成される。
【００８５】
この合金の無電解めっき液としては、硫酸銅１〜４０ｇ／ｌ、硫酸ニッケル０．１ 〜６．０ｇ／ｌ、クエン酸１０〜２０ｇ／ｌ、次亜リン酸塩１０〜１００ｇ／ｌ、ホウ酸１０〜４０ｇ／ｌ、界面活性剤０．０１〜１０ｇ／ｌからなる液組成のめっき浴を用いることが望ましい。
さらに、この粗化層７４の表面をイオン化傾向が銅より大きくチタン以下である金属もしくは貴金属の層にて被覆する。
スズの場合は、ホウフッ化スズ−チオ尿素、塩化スズ−チオ尿素液を使用する。このとき、Ｃｕ−Ｓｎの置換反応により０．１〜２μｍ程度のＳｎ層が形成される。貴金属の場合は、スパッタや蒸着などの方法が採用できる。
【００８６】
(10) 次に、この基板上に層間樹脂絶縁層として、無電解めっき用接着剤層７６を形成する。
(11) さらに、前記工程(3)〜(9)を繰り返して、ビアホール７０の真上に他のビアホール８０を設けると共に上記上層導体回路７２よりもさらに外側に上層導体回路８２および粗化層８４を設ける（図６（ｃ）参照）。このビアホール８０の表面は、はんだパッドとして機能する導体パッドに形成される。
【００８７】
(12) 次いで、こうして得られた配線基板の外表面に、ソルダーレジスト組成物９０を塗布し、その塗膜を乾燥した後、この塗膜に、開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体層のうちはんだパッド（導体パッド、ビアホールを含む）部分を露出させた開口９１を形成する（図７（ａ）参照）。
ここで、露出する開口の口径は、はんだパッドの径よりも大きくすることができ、はんだパッドを完全に露出させてもよい。また、逆に前記開口の開口径は、はんだパッドの径よりも小さくすることができ、はんだパッドの縁周をソルダーレジスト層９０で被覆することができる。この場合、はんだパッドをソルダーレジスト層９０で抑えることができ、はんだパッドの剥離を防止できる。
【００８８】
(13) さらに、前記ソルダーレジスト層９０の開口部９１から露出した前記はんだパッド部上に「ニッケル−金」からなる金属層を形成する。
ニッケルめっき層９２は１〜７μｍが望ましく、金めっき層は０．０１〜０．０６μｍがよい。この理由は、ニッケルめっき層９２は、厚すぎると抵抗値の増大を招き、薄すぎると剥離しやすいからである。一方金めっき層９４は、厚すぎるとコスト増になり、薄すぎるとはんだ体との密着効果が低下するからである。
【００８９】
(14) さらに、多層コア基板の両面に形成したビルドアップ配線層の最も外側に位置するソルダーレジスト層の一方に形成した開口部９１（上方に位置する開口部）から露出する前記はんだパッド部の金めっき層９４上には、はんだ体を供給してはんだバンプ９６を形成するとともに、ビルドアップ配線層の最も外側に位置するソルダーレジスト層の他方に形成した開口部９１（下方に位置する開口部）から露出するはんだパッド部の金めっき層９４上にも、はんだ体を供給して、Ｔピン９８又ははんだボール１００を形成することによって、多層回路基板が製造される（図７（ｂ）参照）。
【００９０】
はんだ体の供給方法としては、はんだ転写法や印刷法を用いることができる。
ここで、はんだ転写法は、プリプレグにはんだ箔を貼合し、このはんだ箔を開口部分に相当する箇所のみを残してエッチングすることにより、はんだパターンを形成してはんだキャリアフィルムとし、このはんだキャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、はんだパターンがパッドに接触するように積層し、これを加熱して転写する方法である。一方、印刷法は、パッドに相当する箇所に貫通孔を設けた印刷マスク（メタルマスク) を基板に載置し、はんだペーストを印刷して加熱処理する方法である。はんだとしては、スズ−銀、スズ−インジウム、スズ−亜鉛、スズ−ビスマスなどが使用できる。
【００９１】
なお、導電性バンプ６２を形成するはんだ体としては、融点が比較的に低いスズ／鉛はんだ（融点１８３℃）やスズ／銀はんだ（融点２２０℃）を用い、導電性ピン６４や導電性ボール６６を接続するはんだ体としては、融点が２３０℃〜２７０℃と比較的融点の高いスズ／アンチモンはんだ、スズ／銀はんだ、スズ／銀／銅はんだを用いることが好ましい。
【００９２】
【実施例】
（実施例１）
（１）エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を基板として用いて、両面回路基板を製作する。この絶縁性基材１０の厚さは７５μｍ、銅箔１２の厚さは、１２μｍであった。
この積層板の銅箔形成面と反対側の表面に、厚みが１０μｍの粘着剤層を有し、フィルム自体の厚みが１２μｍのＰＥＴフィルム１４をラミネートする。
【００９３】
（２）次いで、ＰＥＴフィルム１４上からパルス発振型炭酸ガスレーザを照射して銅箔１２に達するビアホール形成用の非貫通孔１６を形成し、さらに銅箔１２をめっきリードとして電解銅めっき処理を施して、非貫通孔１６上部にわずかの隙間を残してその非貫通孔内部に電解銅めっき１８を充填して、充填ビアホール２０を形成する。
この実施例においては、ビアホール形成用の非貫通孔の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、全体として厚さ２２μｍのＰＥＴフィルムを樹脂面にラミネートした、基材厚７５μｍのガラス布エポキシ樹脂基材に、マスクイメージ法でＰＥＴフィルム側からレーザビーム照射して１００穴／秒のスピードで、１５０μｍφのビアホール形成用の開口を形成した。
【００９４】
（３）ＰＥＴフィルム１４を印刷用マスクとして、レーザ照射により形成された開口から、充填ビアホール２０の上部に残った隙間に導電性ペースト２２を充填した。
【００９５】
（４）ＰＥＴフィルム１４を絶縁性基材１０の表面から剥離すると、絶縁性基材１０のビアホール２０側の表面に、ビアホール２０の真上に突起状導体２４が形成される。さらに、エポキシ樹脂接着剤を突起状導体側の全面に塗布し、１００℃で３０分間の乾燥を行って厚さ２０μｍの接着剤層２６を形成した後、厚さ１２μｍの銅箔２８を、加熱温度１８０℃、加熱時間７０分、圧力２ＭＰａ、真空度２．５×１０３Ｐａの条件のもとで、接着剤層２６上に加熱プレスする。
【００９６】
（５）その後、基板両面の銅箔１２および２８に適切なエッチング処理を施して、導体回路３０および３２（ビアランドを含む）を形成して、コア用両面回路基板３４を作製した。
【００９７】
（６）次に、積層用の片面回路基板を作製する。この回路基板は両面回路基板と同様に、片面銅張積層板を基板として用いる。絶縁性基材１０の厚さは７５μｍ、銅箔１２の厚さは、１２μｍである。
この積層板の銅箔形成面と反対側の表面に、厚みが１０μｍの粘着剤層を有し、フィルム自体の厚みが１２μｍのＰＥＴフィルム１４をラミネートする。
【００９８】
（７）ついで、上記（２）および（３）の工程にしたがった処理を行って、充填ビアホール２０のわずかな隙間に導電性ペースト２２を充填して、突起状導体４４を形成する。
【００９９】
（８）上記ＰＥＴフィルム１４を覆って、エッチング保護フィルムとしての厚さ２２μｍのＰＥＴフィルム２５を貼付けた後、絶縁性基材１０の充填ビアホール２０と反対側の表面に貼付けた銅箔１２に適切なエッチング処理を施して、導体回路４０を形成する。
【０１００】
（９）その後、ＰＥＴフィルム１４および２５をすべて絶縁性基材１０から剥離すると、絶縁性基材１０のビアホール２０側の表面に、ビアホール２０の真上に突起状導体４４が形成される。さらに、エポキシ樹脂接着剤を突起状導体側の全面に塗布してプレキュアして、多層化のための接着剤層４６を形成する。このような積層用片面回路基板を３枚作製する。
【０１０１】
（１０）上記（１）〜（９）の処理によって形成された、１層の両面回路基板３４をコアとして、その両面に対して３層の片面回路基板５０、５２および５４を所定の位置にスタックし（図３参照）、真空熱プレスを用いて１８０℃の温度で積層プレスして全層がＩＶＨ構造を有する多層コア基板６０を作成した（図４参照）。
このように製造された多層コア基板６０においては、Ｌ/Ｓ=７５μｍ/７５μｍ、ランド径が２５０μｍ、ビアホール口径が１５０μｍ、導体層の厚みが１２μｍ、そして絶縁層の厚みが７５μｍであった。
【０１０２】
（１１）次に、両面に導体回路４０を形成した多層コア基板６０（図５(a)参照）を、硫酸銅８ｇ／ｌ、硫酸ニッケル０．６ｇ、クエン酸１５ｇ／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホウ酸３１ｇ／ｌ、界面活性剤０．１ｇ／ｌからなるｐＨ＝９の無電解めっき液に浸漬し、該導体回路４０の表面に厚さ３μｍの銅−ニッケル−リンからなる粗化層６２を形成した。
次いで、その基板を水洗いし、０．１ｍｏｌ／ｌホウふっ化スズ−１．０ｍｏｌ／ｌチオ尿素液からなる無電解スズ置換めっき浴に５０℃で１時間浸漬し、前記粗化層６３の表面に０．３μｍのスズ層を設けた（図５(b)参照、但し、スズ層については図示しない）。
【０１０３】
（１２）下記(1)〜(3)で得た組成物を混合撹拌して、無電解めっき用接着剤を調製した。
(1) クレゾールノボラック型エポキシ樹脂（日本化薬製、分子量2500）の２５％アクリル化物を３５重量部（固形分８０％）、感光性モノマー（東亜合成製、アロニックスＭ315）４重量部、消泡剤（サンノプコ製、Ｓ−65）０．５ 重量部、ＮＭＰ ３．６重量部を撹拌混合した。
(2) ポリエーテルスルフォン（ＰＥＳ）８重量部、エポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均粒径０．５μｍのものを７．２４５重量部、を混合した後、さらにＮＭＰ２０重量部を添加し撹拌混合した。
(3) イミダゾール硬化剤（四国化成製、2E4MZ-CN）２重量部、光開始剤（チバガイギー製、イルガキュアＩ−907）２重量部、光増感剤（日本化薬製、DETX-S）０．２重量部、ＮＭＰ１．５重量部を撹拌混合した。
【０１０４】
（１３）前記（１２）で調製した無電解めっき用接着剤を上記（１１）の処理を施した基板６０に塗布し（図５(c) 参照）、乾燥させて接着剤層を形成したその基板６０の両面に、８５μｍφの黒円が印刷されたフォトマスクフィルムを密着させ、超高圧水銀灯により５００ｍJ／ｃｍ２ で露光した。これをＤＭＤＧ（ジエチレングリコールジメチルエーテル）溶液でスプレー現像することにより、接着剤層に８５μｍφのビアホールとなる開口６５を形成した。
さらに、当該基板を超高圧水銀灯により３０００ｍJ／ｃｍ２ で露光し、１００℃で１時間、その後１５０℃で５時間の加熱処理をすることにより、フォトマスクフィルムに相当する寸法精度に優れた開口を有する厚さ３５μｍの層間絶縁材層６４（接着剤層）を形成した（図５(ｄ)参照）。なお、ビアホールとなる開口６５には、スズめっき層を部分的に露出させた。
【０１０５】
（１４）ビアホール形成用開口６５を形成した基板を、クロム酸に２０分間浸漬し、接着剤層表面に存在するエポキシ樹脂粒子を溶解除去して、当該接着剤層６４の表面をRmax=１〜５μｍ程度の深さで粗化して粗化面６６を形成し、その後、中和溶液（シプレイ社製）に浸漬してから水洗した。
【０１０６】
（１５）接着剤層表面の粗化層６６（粗化深さ ３.５μｍ）に対し、パラジウム触媒（アトテック製）を付与することにより、接着剤層６４およびビアホール形成用開口６５の表面に触媒核を付与した。
【０１０７】
（１６）以下の組成の無電解銅めっき浴中に基板を浸漬して、粗化面全体に厚さ0.6
μｍの無電解銅めっき膜６７を形成した（図５（ｆ）参照）。
このとき、その無電解めっき膜６７は、薄いために、その膜表面には、接着剤層６４の粗化面６６に追従した凹凸が観察された。
〔無電解めっき水溶液〕
ＮｉＳＯ４ ：０．００３ｍｏｌ／ｌ
酒石酸 ：０．２０ｍｏｌ／ｌ
硫酸銅 ：０．０３ｍｏｌ／ｌ
ＨＣＨＯ ：０．０５ｍｏｌ／ｌ
ＮａＯＨ ：０．１０ｍｏｌ／ｌ
α、α’−ビピリジル ：４０ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ）：０．１ｇ／ｌ
〔無電解めっき条件〕
３３℃の液温度
【０１０８】
（１７）前記（１６）で形成した無電解銅めっき膜６７上に市販の感光性ドライフィルムを張り付け、マスクを載置して、１００ｍJ／ｃｍ２で露光、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト６８を設けた（図６（ａ）参照）。
【０１０９】
（１８）次に、以下の条件にて、めっきレジスト非形成部分に電解めっきを施し、厚さ２０μｍの電解めっき膜６９を設けて上層導体回路７２を形成すべき導体層を設けると同時に、開口部内をめっき膜６９で充填してビアホール７０を形成した（図６(b)
参照）。
〔電解めっき水溶液〕
硫酸銅・５水和物 ：６０ｇ／ｌ
レベリング剤（アトテック製、ＨＬ） ：４０ｍｌ／ｌ
硫酸 ：１９０ｇ／ｌ
光沢剤（アトテック製、ＵＶ） ：０．５ ｍｌ／ｌ
塩素イオン ：４０ｐｐｍ
〔電解めっき条件〕
バブリング ：３．０リットル／分
電流密度 ：０．５Ａ／ｄｍ２
設定電流値 ： ０．１８ Ａ
めっき時間 ： １３０分
【０１１０】
（１９）めっきレジスト６８を剥離、除去した後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウムなどのエッチング液でめっきレジスト下の無電解めっき膜６７を溶解、除去して、無電解めっき膜６７と電解銅めっき膜６９からなる厚さ約２０μｍ、Ｌ／Ｓ＝２５μｍ／２５μｍの上層導体回路７２を形成した。
このとき、ビアホール７０の表面は平坦であり、導体回路表面とビアホール表面のレベルは同一であった。
【０１１１】
（２０）この基板に上記（１１）と同様にして粗化層８４を形成し、さらに上記（１２）〜（１９）の手順を繰り返して、さらに上層の層間樹脂絶縁層７６と導体回路８２（ビアホール８０を含む）を１層積層し、片面３層、両面６層のビルドアップ配線層を得た（図７（ａ）参照）。
なお、ここでは、導体回路８２の表面に銅−ニッケル−リンからなる粗化層８４を設けるが、この粗化層８４表面にはスズ置換めっき層を形成しない。
【０１１２】
（２１）一方、ＤＭＤＧに溶解させた６０重量％のクレゾールノポラック型エポヰシ樹脂（日本化薬製）のエポヰシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）を４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート１００１）１４.１２１重量部、イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）１.６重量部、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ６０４）１.５重量部、同じく多価アクリルモノマー（共栄社化学製、ＤＰＥ６Ａ）３０重量部、アクリル酸エステル重合物からなるレベリング剤（共栄社製、ポリフローＮｏ.７５）０．３６重量部を混合し、この混合物に対して光開始剤としてのペンゾフェノン（関東化学製）２０重量部、光増感割としてのＥＡＢ（保土ヶ谷化学製）0.２重量部を加え、さらにＤＭＤＧ（ジエチレングリコールジメチルエーテル）１０重量部を加えて、粘度を２５℃で１.４±０．３ｐａ・ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器、ＤＶＬ‐Ｂ型）を用いて行い、６０ｒｐｍの場合はローターＮｏ.４、６ｒｐｍの場合はローターＮｏ.３によった。
【０１１３】
（２２）上記（２０）で得られたビルドアップ配線層の両面に、前記（２１）で得られたソルダーレジスト組成物を２０μｍの厚さで塗布した。
次いで、７０℃で２０分間、７０℃で３０分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて１０００ｍＪ／ｃｍ２の紫外線で露光し、ＤＭＴＧ現像処理した。
さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、パッド部分が開口した（開口径２００μｍ）ソルダーレジスト層９０（厚み２０μｍ）を形成した。
【０１１４】
（２３）次に、ソルダーレジスト層９０を形成した基板を、塩化ニッケル３０ｇ／１、次亜リン酸ナトリウム１０ｇ／１、クエン酸ナトリウム１０ｇ／１からなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、開口部に厚さ５μｍのニッケルめっき層９２を形成した。
さらに、その基板を、シアン化金力リウム２ｇ／１、塩化アンモニウム７５ｇ／１、クエン酸ナトリウム５０ｇ／１、次亜リン酸ナトリウム１０ｇ／１からなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層９２上に厚さ０．０３μｍの金めっき層９４を形成した。
【０１１５】
（２４）そして、ビルドアップ配線層の下方のソルダーレジスト層９０の開口内に露出する金めっき層９４上に、融点が２３０℃のスズ／アンチモンはんだからなるはんだペーストを印刷し、融点近傍の雰囲気温度でリフローさせることで、はんだパッド上にＴピン９８又ははんだボール１００を固着させ、ビルドアップ配線層の上方のソルダーレジスト層９０の開口から露出する金めっき層９４（はんだパッド）上には、融点が１８３℃のスズ／鉛はんだからなるはんだペーストを印刷し、融点近傍の雰囲気温度でリフローさせることで、はんだパッド上にはんだバンプ９６を形成して多層回路基板を製作した（図７（ｂ）参照）。
【０１１６】
このようにして製造した多層回路基板では、多層コア基板のビアホールのランド形状を真円とすることができ、ランドピッチを６００μｍ程度にできるため、ビアホールを密集して形成でき、ビアホールの高密度化が容易に達成できる。しかも、コア基板中のビアホール数を増やすことができるので、多層コア基板内の導体回路とビルドアップ配線層内の導体回路との電気的接続を十分に確保することができる。
また、ビルドアップ配線層の上方に設けたソルダーレジスト層９０の開口から露出した金めっき層９４（はんだパッド）に形成したはんだバンプ９６を介してＬＳＩ等の半導体チップを含む電子部品に接続され、ビルドアップ配線層の下方に設けたソルダーレジスト層９０の開口から露出した金めっき層９４（はんだパッド）に設けた導電性ピン９８または導電性ボール１００を介してマザーボード上の接続端子等に接続されるので、電子部品の高密度実装が可能となる。
【０１１７】
（実施例２）
多層コア基板を構成する両面回路基板および片面回路基板のビアホール形成用の非貫通孔に、導電性ペーストを充填してビアホールを形成するとともに、そのビアホール形成と同一工程によってビアホール上に導電性ペーストを充填して、突起状導体を形成したこと以外は、実施例１と同様にして多層回路基板を製造した。
【０１１８】
（実施例３）
層間樹脂絶縁層を、厚さ２０μｍのエポキシ樹脂フィルムを熱圧着させることにより形成し、炭酸ガスレーザを照射して直径６０μｍのビアホール形成用の開口を設け、その開口内壁面を含んだ層間樹脂絶縁層の表面を過マンガン酸溶液によって粗化処理を行ったこと以外は、実施例１と同様にして多層回路基板を製造した。
上記エポキシ樹脂フィルムは、フェノキシ樹脂との樹脂複合体であることが望ましく、粗化層形成用の粒子を含有させている。
【０１１９】
（実施例４）
多層コア基板を構成する両面回路基板および片面回路基板のビアホール形成用の非貫通孔に、導電性ペーストを充填してビアホールを形成するとともに、そのビアホール形成と同一工程によってビアホール上に導電性ペーストを充填して、突起状導体を形成したこと以外は、実施例３と同様にして多層回路基板を製作した。
【０１２０】
（実施例５）
層間樹脂絶縁層を、厚さ２０μｍのポリオレフィン樹脂フィルムを熱圧着させることにより形成し、炭酸ガスレーザを照射して直径６０μｍのビアホール形成用の開口を設け、その後、無電解めっき膜を形成する代わりに、粗化処理を施さないで、スパッタリングによって開口内壁面を含んだ層間樹脂絶縁層の表面に厚さ０．１μｍのＣｕスパッタ膜またはＣｕ−Ｎｉスパッタ膜を形成したこと以外は実施例１と同様にして多層回路基板を製造した。
【０１２１】
（実施例６）
多層コア基板を構成する両面回路基板および片面回路基板のビアホール形成用の非貫通孔に、導電性ペーストを充填してビアホールを形成するとともに、そのビアホール形成と同一工程によってビアホール上に導電性ペーストを充填して、突起状導体を形成したこと以外は、実施例５と同様にして多層回路基板を製作した。
【０１２２】
（比較例）
（１） 厚さ０．８μｍの両面銅張積層板からなる絶縁基板をコア基板とし、そのコア基板に直径３００μｍの貫通孔をドリルで削孔し、その後、無電解めっき、電解めっき処理を施してスルーホールを含む導体層を形成し、さらに、スルーホールを含む導体層の全表面に粗化層を設け、スルーホール内に非導電性の穴埋め用充填材を充填し、乾燥、硬化させた。
（２） 次いで、スルーホールからはみ出した充填材を取り除いて平坦化し、その表面に無電解めっき、電解めっき処理を施して厚付けして導体回路、およびスルーホールに充填された充填材を覆う導体層となる部分を形成した。
（３） 導体回路およびスルーホールに充填された充填材を覆う導体層となる部分を形成した基板の表面に、エッチングレジストを形成し、そのエッチングレジスト非形成部分のめっき膜をエッチング除去し、さらにエッチングレジストを剥離除去して、独立した導体回路および充填材を覆う導体層を形成した。さらに、実施例１の（１１）〜（２３）と同様の工程に従って多層回路基板を製造した。
【０１２３】
上記実施例１〜６および比較例について、ＩＣチップからはんだバンプ、ＢＧＡ（ボールグリッドアレイ）またはＰＧＡ(ピングリッドアレイ)までの配線長およびコアのランド形成数を調べた結果、比較例と比べて実施例１〜６は、配線長を１０〜２５％短縮させ、単位面積（ｃｍ２）当りのコアランド数を１０〜３０％増加させることができ、電気特性や信頼性に悪影響をもたらすものは確認されなかった。
【０１２４】
【発明の効果】
以上説明したように、本発明の多層回路基板によれば、多層コア基板を、レーザ加工により微細に形成し得る充填ビアホールおよび導体回路を有する多数の回路基板を積層して一括熱プレスすることによって形成したので、多層コア基板内の配線を高密度化できるとともに、従来のようなスルーホールを設けることなく、ビルドアップ配線層との電気的接続が充填ビアホールを介して十分に確保することができる。
【０１２５】
さらに、ビルドアップ配線層の最も外側に位置する導体層上に、導電性バンプや、導電性ピンまたは導電性ボールが配設されるので、ビルドアップ配線層内の配線層は、このような導電性バンプ、導電性ピンまたは導電性ボールを介して、ＬＳＩ等の半導体チップを含んだ電子部品やマザーボードに最短の配線長で接続され、高密度配線化および電子部品の高密度実装化が可能となる。
【０１２６】
さらに、片面あるいは両面回路基板を同一材料で形成し、それらを積層した構造なので、熱膨張に起因する界面を起点とするクラックや剥離が起きにくく、したがって、温度サイクル試験に対する信頼性も向上する。また、片面回路基板だけを用いて多層回路基板を構成した場合には、配線形成の有無に関わらず反りが発生し難くなるという効果も得られる。
【図面の簡単な説明】
【図１】(a)〜(f) は、本発明にかかる多層回路基板のベースとなる多層コア基板を構成する両面回路基板の製造工程の一部を示す図である。
【図２】(a)〜(e) は、本発明にかかる多層回路基板のベースとなる多層コア基板を構成する片面回路基板の製造工程の一部を示す図である。
【図３】本発明にかかる多層回路基板のベースとなる多層コア基板の製造工程の一部を示す図である。
【図４】本発明にかかる多層回路基板のベースとなる多層コア基板を示す図である。
【図５】（ａ）〜（ｆ）は、本発明にかかる多層回路基板の製造工程の一部を示す図である。
【図６】（ａ）〜（ｃ）は、本発明にかかる多層回路基板の製造工程の一部を示す図である。
【図７】（ａ）〜（ｂ）は、本発明にかかる多層回路基板の製造工程の一部を示す図である。
【符号の説明】
１０ 絶縁性基材
１２ 接着剤
１４ 保護フィルム
１６ ビアホール形成用開口
１８ 導電性ペースト
２０ ビアホール
２２ 銅箔
２４ 導体回路
３０ 両面回路基板
３２、３４，３６ 片面回路基板
４０ 絶縁性基材
４２ 銅箔
４４ ＰＥＴフィルム
４６ ビアホール形成用開口
４８ 導電性ペースト
４９ ビアホール
５０ エッチング保護フィルム
５２ 導体回路
５３ 突起状導体
５４ 接着剤層
６０ 多層コア基板
６２ 粗化層
６４ 無電解めっき用接着剤層
６５ ビアホール形成用開口
６６ 粗化層
６７ 無電解めっき膜
６８ めっきレジスト
６９ 電解めっき膜
７０ ビアホール
７２ 導体回路
７４ 粗化層
７６ 無電解めっき用接着剤層
８０ ビアホール
８２ 導体回路
８４ 粗化層
９０ ソルダーレジスト層
９２ ニッケルめっき層
９４ 金めっき層
９６ はんだバンプ
９８ Ｔピン
１００ はんだボール[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer circuit board in which a core substrate is multi-layered. In particular, the multi-layer core substrate is formed by laminating a plurality of single-sided or double-sided circuit boards with filled via holes, and batch heating press through an adhesive. The electrical connection between the conductor circuit in the multi-layer core substrate and the build-up wiring layer formed on the multi-layer core substrate is made by the via hole formed in the multi-layer core substrate and the build-up wiring formed immediately above Conductive bumps that can be secured via via holes in the layer, and can be directly connected to the outermost conductor circuit of the build-up wiring layer to electronic components including the semiconductor chip such as LSI and the motherboard, conductive We propose a multilayer circuit board that is advantageous for ultra-high-density wiring with pins or conductive balls.
[0002]
[Prior art]
In recent years, package substrates for mounting electronic components including semiconductor chips such as LSIs are required to have high density and high reliability with fine patterns in response to miniaturization or speeding-up of electronic equipment accompanying the advancement of the electronics industry. It has been. As such a package substrate, “Surface mounting technology” in the January issue of 1997 discloses one in which build-up multilayer wiring layers are formed on both surfaces of a multilayer core substrate.
[0003]
However, in the package substrate according to the above-described prior art, the inner layer pad wired from the through hole is provided on the surface of the multilayer core substrate for connection between the conductor layer and the build-up wiring layer in the multilayer core substrate. It was done by connecting via holes. For this reason, the land shape of the through hole becomes a dharma shape or an iron array shape, and the area of the inner layer pad hinders improvement in the arrangement density of the through holes, and the number of through holes formed has a certain limit. Therefore, when the core substrate is multilayered in order to increase the wiring density, the outer build-up wiring layer cannot secure sufficient electrical connection with the conductor layers in the multilayer core substrate. It was.
[0004]
Note that this problem is the present inventors Raha destination and proposes the improved method as Japanese Patent Application No. 10-15346 (Japanese Patent Laid-Open No. 11-214846). A multilayer circuit board based on such an improvement proposal is a build-up wiring in which an interlayer resin insulation layer and a conductor layer are alternately laminated on a multilayer core board having a conductor layer as an inner layer, and each conductor layer is connected by a via hole. In the multilayer circuit board in which a layer is formed, a through-hole is formed in the multilayer core board, and the through-hole is filled with a filler and covers the exposed surface of the filler from the through-hole. Is formed, and via holes are connected to the conductor layer, thereby improving the arrangement density of the through holes, and connecting with the conductor circuit in the multilayered core substrate through the increased through holes Can be secured.
[0005]
[Problems to be solved by the invention]
However, the through hole in the multilayer circuit board having such a structure is formed by drilling a through-hole with a drill or the like in the multilayered core board and subjecting the wall surface of the through-hole and the substrate surface to electroless plating. In consideration of performance and economy, the lower limit of the through hole opening diameter that can be formed is about 300 μm, and in order to realize ultra-high density wiring that satisfies the demands of the current electronic industry, it is about 50 to 250 μm. Development of technology for obtaining a smaller opening diameter and narrower through-hole land pitch is desired.
[0006]
Therefore, the present inventors have a plurality of circuit boards each having a conductor circuit on one or both sides of a core material made of a hard material and filled via holes reaching the conductor circuit through the core material from the one surface. If the multi-layer core substrate is formed by laminating each other and collectively heat-pressing through an adhesive, the conductor circuits in the multi-layer core substrate and the multi-layer core substrate can be formed without providing a through hole in the multi-layer core substrate. Electrical connection between the internal conductor circuit and the build-up wiring layer formed on the multilayer core board is sufficient via the filled via hole formed in the multilayer core board and the via hole in the build-up wiring layer formed immediately above it. Knowing that
Further, a conductive bump for forming a part of a conductor circuit located on the outermost side of one build-up wiring layer on a solder pad and connecting an electronic component including a semiconductor chip such as an LSI to the solder pad. A conductive pin or a conductive ball that can be directly connected to the motherboard with respect to the solder pad by forming a part of the conductor circuit located on the outermost side of the other build-up wiring layer on the solder pad. It was found that high-density wiring and high-density mounting of electronic parts can be realized by arranging the wiring.
An object of the present invention is to provide a multilayer circuit board that is advantageous for such high-density wiring and high-density mounting of electronic components.
[0007]
[Means for Solving the Problems]
As a result of intensive research aimed at realizing the above object, the inventors have come up with an invention having the following contents as a gist. That is,
(1) The multilayer circuit board of the present invention comprises:
An interlayer resin insulation layer and a conductor layer formed by a semi-additive method are alternately laminated on a multilayer core substrate having a conductor circuit in the inner layer, and a build-up wiring layer in which each conductor layer is connected by a via hole is formed. In the multilayer circuit board
The multilayer core substrate has a conductor circuit on one or both sides of an insulating hard base formed from a hard resin material that has been completely cured, and the holes reach the conductor circuit through the insulating hard base. In addition, a plurality of circuit boards having via holes filled with a conductive material are laminated via an adhesive layer, and are formed by being collectively heat-pressed ,
Each circuit board constituting the multilayer core substrate is a projection that is electrically connected to the via hole of the hole of the insulating hard base and protrudes from the hole, penetrates the adhesive layer by a hot press and is thermally deformed. It has a conductor .
[0008]
(2) Moreover, the multilayer circuit board of the present invention comprises:
A build-up wiring layer in which an interlayer resin insulation layer and a conductor layer formed by a semi-additive method are alternately laminated on both surfaces of a multilayer core substrate having a conductor circuit in an inner layer, and each conductor layer is connected by a via hole In the multilayer circuit board formed,
The multilayer core substrate has a conductor circuit on one or both sides of an insulating hard base formed from a hard resin material that has been completely cured, and the holes reach the conductor circuit through the insulating hard base. In addition, a plurality of circuit boards having via holes filled with a conductive material are laminated via an adhesive layer, and are formed by being collectively heated and pressed,
Solder bumps are provided on the surface of the outermost conductor layer constituting one of the buildup wiring layers, and conductive pins are provided on the surface of the outermost conductor layer constituting the other of the buildup wiring layer. Or conductive balls are arranged ,
Each circuit board constituting the multilayer core substrate is a projection that is electrically connected to the via hole of the hole of the insulating hard base and protrudes from the hole, penetrates the adhesive layer by a hot press and is thermally deformed. It has a conductor .
[0009]
The conductive material filled in the via hole of each circuit board constituting the multilayer core substrate of (1) or (2) is preferably formed from metal plating or conductive paste formed by electrolytic plating. The plating is more preferably electrolytic copper plating, and the conductive paste is more preferably composed of metal particles and a thermosetting or thermoplastic resin.
[0010]
Further, in the above-mentioned multilayer circuit board, each circuit board constituting the multilayer core substrate, corresponding to the via hole position, protrudes from the electrically connected Rutotomoni the hole in the via hole, the adhesive layer by heat pressing are projecting conductors to thermal deformation formed with penetrating, the projecting conductors are desirably formed from conductive paste.
It is desirable that a part of the via hole of the build-up wiring layer is located immediately above the via hole formed in the multilayer core substrate and directly connected to the via hole.
[0011]
In the multilayer circuit board, the insulating base material of each circuit board constituting the multilayer core board is a glass cloth epoxy resin base material, a glass cloth bismaleimide triazine resin base material, a glass cloth polyphenylene ether resin base material, an aramid nonwoven fabric-epoxy It is desirable to form from the hard base material chosen from the resin base material and an aramid nonwoven fabric-polyimide resin base material.
[0012]
The insulating base material of each circuit board constituting the multilayer core substrate is preferably formed of a glass cloth epoxy resin base material having a thickness of 20 to 600 μm, and the filling via hole diameter is preferably 50 to 250 μm.
[0013]
Further, the filled via hole is formed with respect to the opening of the carbon dioxide laser under the conditions of pulse energy of 0.5 to 100 mJ, pulse width of 1 to 100 μs, pulse interval of 0.5 ms or more, and shot number of 3 to 50. It is desirable to be a thing.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
The multilayer circuit board of the present invention is a multilayer circuit board in which a build-up wiring layer is formed on a multilayer core board. The multilayer circuit board has a conductor circuit on one side or both sides of an insulating hard base. A plurality of circuit boards each having a conductive material such as electrolytic plating or conductive paste filled in through holes reaching the conductor circuit through the conductive hard base material are stacked on each other via an adhesive layer, and collectively Then, it is characterized in that it is formed by hot pressing.
[0015]
According to such a configuration, since it is not necessary to provide a through hole in the core substrate, the degree of freedom in arranging pads such as lands is improved. As a result, filled via holes can be provided with high density, and the build-up wiring layer of the outer layer can ensure sufficient connection with the conductor circuit in the multilayer core substrate through the via holes thus densified. Thus, high-density wiring can be achieved. Further, it is possible to further increase the density of the wiring in the multilayer core substrate.
[0016]
Furthermore, the multilayer circuit board of the present invention is a multilayer core board formed by laminating a plurality of circuit boards having conductor circuits on one side or both sides of a hard insulating base material through an adhesive and collectively forming by a heat press. Solder bumps are provided on the surface of the outermost conductor layer constituting one of the buildup wiring layers formed on the front surface and the back surface, and the surface of the outermost conductor layer constituting the other of the buildup wiring layers Further, a conductive pin or a conductive ball is provided.
[0017]
According to such a configuration, via holes are provided in the build-up wiring layer with high density, and thus exposed from the opening formed in the outermost solder resist layer among the conductor layers having the densified via holes. Since conductive bumps, conductive pins, or conductive balls are disposed on the conductive pads to be built, the build-up wiring layer in the multilayer circuit board is provided with such conductive bumps, conductive pins, or conductive balls. In this way, it is connected to an electronic component including a semiconductor chip such as an LSI or a mother board with the shortest wiring length, thereby enabling high-density wiring and high-density mounting of the electronic component.
[0018]
In the present invention, each circuit board which constitutes the multilayer core substrate is formed from a conventional such semi-cured and not in the form of prepreg, the insulating resin base material of the fully cured rigid formed from a hard resin material .
[0019]
Examples of such insulating base materials include glass cloth epoxy resin base materials, glass cloth bismaleimide triazine resin base materials, glass cloth polyphenylene ether resin base materials, aramid non-woven fabric-epoxy resin base materials, aramid non-woven fabric-polyimide resin base materials. A rigid (hard) laminate substrate is used, with a glass cloth epoxy resin substrate being most desirable.
[0020]
When a conductor circuit is formed on the insulating base material, the final thickness variation of the insulating base material due to the pressing pressure is eliminated in the step of pressing the copper foil on the insulating base material by a hot press. The positional deviation of the via holes can be minimized, the via land diameter can be reduced, and as a result, the wiring pitch can be reduced and the wiring density can be improved.
[0021]
Moreover, since the cured resin base material is used as the insulating base material, the thickness of the base material can be kept substantially constant, and as a result, it is easy to set the laser processing conditions when forming the opening for forming the via hole. Become.
[0022]
As for the thickness of the said insulating base material, 20-600 micrometers is desirable. The reason is to ensure insulation. If the thickness is less than 20 μm, the strength decreases and handling becomes difficult, and the reliability with respect to electrical insulation becomes low. If the thickness exceeds 600 μm, it becomes difficult to form a fine via hole formation and the substrate itself is thick. It is to become.
[0023]
The via hole forming opening formed on the glass epoxy substrate having the thickness in the above range has a pulse energy of 0.5 to 100 mJ, a pulse width of 1 to 100 μs, a pulse interval of 0.5 ms or more, and a shot number. It is preferably formed by a carbon dioxide laser irradiated under conditions of 3 to 50, and the opening diameter is desirably in the range of 50 to 250 μm. The reason is that if it is less than 50 μm, it becomes difficult to fill the opening with a conductive material and the connection reliability is lowered, and if it exceeds 250 μm, it is difficult to increase the density.
[0024]
Prior to the opening formation with such a carbon dioxide laser, a resin film is adhered to the surface of the insulating substrate opposite to the conductor circuit forming surface, or, if necessary, through a semi-cured resin adhesive layer. It is desirable to adhere the resin film and perform laser irradiation from the resin film.
In the former method, a non-through hole is formed by irradiating a laser beam from the side opposite to the copper foil on an insulating base having a copper foil previously bonded on one side, and the copper foil is electrolyzed as a plating lead in the non-through hole. When a single-sided circuit board is manufactured by etching after filling the plating layer, or a non-through hole is provided by laser irradiation on an insulating substrate on which a conductor circuit is pre-formed by etching a single-sided copper-clad laminate. The non-through hole is used when a single-sided circuit board is manufactured by filling an electroplating layer with copper foil as a plating lead. The latter is provided with a through hole in advance by laser irradiation on an insulating substrate. This method is used when a double-sided circuit board is manufactured by filling a through-hole with a conductive paste, and then attaching a copper foil to both sides of an insulating base material and etching.
This resin adhesive is for adhering the copper foil to the surface of the insulating substrate, and is formed of, for example, a bisphenol A type epoxy resin, and the thickness is preferably in the range of 10 to 50 μm.
[0025]
The resin film pasted on the insulating base material or on the resin adhesive layer formed on the insulating base material is used when the via hole is formed by filling electrolytic plating in the opening for forming the via hole. As a protective film or when a conductive paste is filled in the opening to form a via hole and a protruding conductor, or a conductive paste is filled on the electrolytic plating layer and the protruding conductor ( It functions as a mask for printing when forming a (bump), and has a pressure-sensitive adhesive layer that can be peeled off from an insulating substrate or an adhesive layer after filling with a conductive substance.
This resin film is preferably formed from a PET film having a pressure-sensitive adhesive layer thickness of 1 to 20 μm and a film thickness of 10 to 50 μm, for example.
[0026]
The reason is that, depending on the thickness of the PET film, the height of the protruding conductor described later is determined. Therefore, when the thickness is less than 10 μm, the protruding conductor is too low to easily cause a connection failure, and conversely, it exceeds 50 μm. This is because, with the thickness, the protrusion-shaped conductor spreads too much at the connection interface, so that a fine pattern cannot be formed.
[0027]
As the conductive material filled in the opening formed in the insulating substrate, metal plating or conductive paste formed by electrolytic plating is preferable. The conductive paste is preferable in terms of simplifying the process, reducing manufacturing costs, and improving yield, but metal plating is more preferable from the viewpoint of connection reliability.
As the conductive paste, a conductive paste made of at least one metal particle selected from silver, copper, gold, nickel, and solder can be used.
[0028]
As said metal particle, what coated the different metal on the surface of the metal particle can also be used. Specifically, the metal particle which coat | covered the noble metal chosen from gold | metal | money and silver on the surface of a copper particle can be used.
As such a conductive paste, an organic conductive paste in which a thermosetting resin such as an epoxy resin or a phenol resin and a thermoplastic resin such as polyphenylene sulfide (PPS) are added to metal particles is desirable.
[0029]
The conductor circuit formed on one side or both sides of the insulating substrate is subjected to an appropriate etching process after hot pressing a copper foil having a thickness of 5 to 18 μm through a resin adhesive layer held in a semi-cured state. It is preferable to be formed. Such hot pressing is performed under an appropriate temperature and pressure. More preferably, conducted under reduced pressure, by curing only the resin adhesive layer in a semi-cured state, since the copper foil can be securely bonded to the insulating substrate, the circuit board using conventional prepreg Compared with the manufacturing time, the manufacturing time is shortened.
[0030]
A circuit board in which such a conductor circuit is formed on both surfaces of a hard insulating substrate is suitable as a core of a multilayer core board, but a part of the conductor circuit is formed on the board surface corresponding to each via hole. The via land (pad) is preferably formed in a diameter of 50 to 250 μm.
[0031]
In addition, a circuit board in which a conductor circuit is formed on one side of a hard insulating base material can be a multilayer board by sequentially superimposing a plurality of them, and a double-sided circuit board as a core, It is suitable as a laminated circuit board laminated on both sides thereof, and it is preferable that a protruding conductor is formed immediately above the position of the conductive material filled in the via hole.
[0032]
The protruding conductor is preferably formed from a conductive paste or a low-melting metal, and the conductive paste or the low-melting metal is thermally deformed in the process of laminating each circuit board and collectively heating and pressing. Therefore, it is possible to absorb the variation in the height of the conductive material filled in the via hole, and thus it is possible to obtain a multi-layer core substrate excellent in connection reliability by preventing connection failure.
Further, such a protruding conductor can be formed of the same material as that of the conductive paste filled in the via hole and by the same filling process.
[0033]
Furthermore, when the build-up wiring layer formed on the multilayer core substrate is formed by resin application and curing as described later, a roughened layer is formed on the surface of the conductor circuit provided on the multilayer core substrate surface. It is advantageous that
The reason is that the adhesion to the interlayer resin insulation layer and via hole in the build-up wiring layer laminated on the multilayer core substrate can be improved.
In particular, when a roughened layer is formed on the side surface of the conductor circuit, cracks generated toward the interlayer resin insulating layer starting from these interfaces due to insufficient adhesion between the side surface of the conductor circuit and the interlayer resin insulating layer are suppressed. be able to.
[0034]
On the other hand, when the build-up wiring layer is formed by laminating resin films and curing by heating and pressing as described later, the formation of the roughened layer is not necessarily required.
[0035]
The thickness of the roughened layer formed on the surface of such a conductor circuit is preferably 0.1 to 10 μm. This is because if it is too thick, it will cause a short circuit between layers, and if it is too thin, the adhesion to the adherend will be low. The roughened layer is preferably formed by treating with a mixed aqueous solution of an organic acid and a cupric complex, or formed by plating a copper-nickel-phosphorous needle-like alloy.
[0036]
Among these roughening treatments, the treatment using a mixed aqueous solution of an organic acid-cupric copper complex acts as follows under oxygen coexistence conditions such as spraying and bubbling, and is a metal foil such as copper which is a conductor circuit. Dissolve.
Cu + Cu (II) A n → 2Cu (I) A n / 2
2Cu (I) A n / 2 + n / 4O 2 + nAH (aeration)
→ 2Cu (II) A n + n / 2H 2 O
A is a complexing agent (acting as a chelating agent), and n is a coordination number.
[0037]
The cupric complex used in this treatment is preferably an azole cupric complex. This cupric complex of azoles acts as an oxidizing agent for oxidizing metallic copper and the like. As azoles, diazole, triazole, and tetrazole are preferable. Of these, imidazole, 2-methylimidazole, 2-ethylimidazole, 2-ethyl-4-methylimidazole, 2-phenylimidazole, 2-undecylimidazole and the like are preferable.
The content of the cupric complex of the azole is preferably 1 to 15% by weight. It is because it is excellent in solubility and stability if it is within this range.
[0038]
The organic acid is added to dissolve the copper oxide.
Specific examples include formic acid, acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, acrylic acid, crotonic acid, oxalic acid, malonic acid, succinic acid, glutaric acid, maleic acid, benzoic acid, glycolic acid, lactic acid, apple Any one selected from acids and sulfamic acids is preferable.
The content of the organic acid is preferably 0.1 to 30% by weight. This is to maintain the solubility of oxidized copper and to ensure dissolution stability.
In addition, the generated cuprous complex is dissolved by the action of an acid and combined with oxygen to form a cupric complex, which again contributes to the oxidation of copper.
In addition to organic acids, inorganic acids such as borofluoric acid, hydrochloric acid, and sulfuric acid may be added.
[0039]
In order to assist the dissolution of copper and the oxidizing action of azoles, halogen ions such as fluorine ions, chlorine ions and bromine ions may be added to the etching solution comprising the organic acid-cupric complex. This halogen ion can be supplied by adding hydrochloric acid, sodium chloride or the like.
The amount of halogen ions is preferably 0.01 to 20% by weight. This is because, if it is within this range, the formed roughened layer has excellent adhesion to the interlayer resin insulating layer.
The etching solution comprising this organic acid-cupric complex is prepared by dissolving a cupric complex of an azole and an organic acid (halogen ions as required) in water.
[0040]
Moreover, in the plating treatment of the needle-like alloy composed of copper-nickel-phosphorus, copper sulfate 1-40 g / l, nickel sulfate 0.1-6.0 g / l, citric acid 10-20 g / l, hypophosphorous acid It is desirable to use a plating bath having a liquid composition comprising 10 to 100 g / l of salt, 10 to 40 g / l of boric acid, and 001 to 10 g / l of a surfactant.
[0041]
In the present invention, the multi-layer core substrate is formed by laminating a plurality of circuit boards having conductor circuits on one or both sides and collectively heating and pressing them. As the interlayer resin insulating layer constituting the build-up wiring layer to be formed, a thermosetting resin, a thermoplastic resin, or a composite of a thermosetting resin and a thermoplastic resin can be used.
[0042]
As the thermosetting resin, epoxy resin, polyimide resin, phenol resin, thermosetting polyphenylene ether (PPE), or the like can be used.
Thermoplastic resins include phenoxy resins, fluororesins such as polytetrafluoroethylene (PTFE), polyethylene terephthalate (PET), polysulfone (PSF), polyphenylene sulfide (PPS), thermoplastic polyphenylene ether (PPE), polyether Sulphone (PES), polyetherimide (PEI), polyphenylene sulfone (PPES), tetrafluoroethylene hexafluoropropylene copolymer (FEP), tetrafluoroethylene perfluoroalkoxy copolymer (PFA), polyethylene naphthalate (PEN), polyether ether ketone (PEEK), polyolefin resin and the like can be used.
As a composite of a thermosetting resin and a thermoplastic resin, epoxy resin-PES, epoxy resin-PSF, epoxy resin-PPS, epoxy resin-PPES, epoxy resin-phenoxy resin, phenol resin-phenoxy resin, and the like can be used.
[0043]
In the present invention, the interlayer resin insulation layer constituting the build-up wiring layer can be formed by laminating a desired number of resin films such as polyolefin resin, heat-pressing, and then thermosetting and integrating them. .
The thickness of the polyolefin resin layer is preferably in the range of 5 to 200 μm. The reason is that if the thickness is less than 5 μm, it is difficult to ensure interlayer insulation, and if it exceeds 200 μm, it is difficult to form an opening by laser processing.
[0044]
Moreover, in this invention, the adhesive agent for electroless plating can be used as an interlayer resin insulation layer which comprises a buildup wiring layer.
As the electroless plating adhesive, heat-resistant resin particles that are soluble in a cured acid or oxidizing agent are dispersed in an uncured heat-resistant resin that becomes insoluble in an acid or oxidizing agent by the curing treatment. What is best. This is because the heat-resistant resin particles are dissolved and removed by treatment with an acid or an oxidizing agent, and a roughened surface made of crucible-like anchors can be formed on the surface.
The depth of the roughened surface is preferably 0.1 to 20 μm. This is to ensure adhesion. Moreover, 0.1-5 micrometers is good in a semi-additive process. This is because the electroless plating film can be removed while ensuring adhesion.
[0045]
In the above electroless plating adhesive, the heat-resistant resin particles that are particularly cured include (1) a heat-resistant resin powder having an average particle size of 10 μm or less, and (2) a heat-resistant resin having an average particle size of 2 μm or less. Agglomerated particles obtained by agglomerating powder, (3) a mixture of heat-resistant resin powder having an average particle diameter of 2 to 10 μm and heat-resistant resin powder having an average particle diameter of 2 μm or less, and (4) an average particle diameter of 2 to 10 μm Pseudo particles formed by adhering at least one of a heat-resistant resin powder or an inorganic powder having an average particle size of 2 μm or less to the surface of the heat-resistant resin powder, (5) an average particle size of 0.1 to 0.8 μm At least one selected from a mixture of a heat-resistant resin powder and a heat-resistant resin powder having an average particle size of more than 0.8 μm and less than 2 μm, and (6) a heat-resistant resin powder having an average particle size of 0.1 to 10 μm It is desirable to use seeds.
Further, metal particles or inorganic particles may be used in place of the resin particles, and a plurality of these types may be mixed as appropriate. This is because more complex anchors can be formed.
As the heat-resistant resin used in the above electroless plating adhesive, the aforementioned thermosetting resin, thermoplastic resin, or a composite of thermosetting resin and thermoplastic resin can be used.
[0046]
In the present invention, the electrical connection between the conductor circuit formed on the multilayer core substrate and the conductor circuit in the build-up wiring layer can be made by a via hole formed in the interlayer resin insulation layer. In this case, the via hole may be filled with a plating film or a filler.
[0047]
Hereinafter, an example of manufacturing the multilayer circuit board of the present invention will be specifically described with reference to the accompanying drawings. In the method described below, the build-up wiring layer is formed on the multilayer core substrate by a semi-additive method .
[0048]
(A) Formation of multilayer core substrate
(1) In manufacturing a multilayer circuit board according to the present invention, the circuit board constituting the multilayer core board as a base has a
The insulating
[0049]
As for the thickness of the said insulating
[0050]
Moreover, as for the thickness of the
[0051]
As the insulating
[0052]
(2) First, when manufacturing a circuit board having conductor circuits formed on both sides, a
[0053]
This
The
[0054]
(3) Next, carbon dioxide laser irradiation is performed from above the
This laser processing is performed by a pulse oscillation type carbon dioxide laser processing apparatus. The processing conditions are pulse energy of 0.5 to 100 mJ, pulse width of 1 to 100 μs, pulse interval of 0.5 ms or more, and shot number of 3 to 3. It is desirable to be within the range of 50.
The via diameter that can be formed under such processing conditions is preferably 50 to 250 μm.
[0055]
(4) A desmear process is performed in order to remove the resin residue remaining on the side surface and the bottom surface of the
This desmear treatment is performed by oxygen plasma discharge treatment, corona discharge treatment, ultraviolet laser treatment, excimer laser treatment, or the like. In particular, it is desirable to perform desmear treatment by irradiating an ultraviolet laser or excimer laser into the opening from the viewpoint of securing connection reliability.
[0056]
The laser irradiation conditions when this desmear treatment is performed by, for example, ultraviolet laser irradiation using the YAG third harmonic are as follows: the transmission frequency is 3 to 15 KHz, the pulse energy is 0.1 to 5 mJ, and the number of shots is 10 to 30 A range is desirable.
[0057]
(5) Next, an electrolytic copper plating treatment using the
[Electrolytic copper plating aqueous solution]
Copper sulfate pentahydrate: 65 g / l
Leveling agent (manufactured by Atotech, HL): 20 ml / l
Sulfuric acid: 220 g / l
Brightener (Atotech, UV): 0.5ml / l
Chlorine ion: 40ppm
[Electrolytic plating conditions]
Bubbling: 3.0 l / min Current density: 0.5 A / dm 2
Set current value: 0.18 A
Plating time: 130 minutes [0058]
(6) After filling the
[0059]
(7) Next, after the
[0060]
(8) A
At that time, the
[0061]
(9) Next, on each of the copper foils 12 and 28 attached to both surfaces of the insulating
[0062]
In this processing step, a photosensitive dry film resist is first applied to the surfaces of the copper foils 12 and 28, and then an etching resist is formed by exposing and developing along a predetermined circuit pattern. The metal layer is etched to form
The etching solution is preferably at least one aqueous solution selected from an aqueous solution of sulfuric acid monohydrogen peroxide, persulfate, cupric chloride, and ferric chloride.
[0063]
As a pretreatment for forming the
The via land as a part of the conductor circuit has an inner diameter that is substantially the same as the via hole diameter, but the outer diameter is preferably in the range of 50 to 250 μm.
[0064]
(10) Next, the surfaces of the
This roughening treatment is to improve adhesion with the adhesive layer and prevent peeling (delamination) when multilayering.
Examples of the roughening treatment method include soft etching treatment, blackening (oxidation) one-reduction treatment, formation of needle-like alloy plating made of copper-nickel-phosphorus (made by Sugawara Eugleite: trade name Interplate), manufactured by MEC There is surface roughening with an etchant named “MEC Etch Bond”.
[0065]
In this embodiment, the roughening layer is preferably formed using an etching solution. For example, the surface of the conductor circuit is etched using an etching solution from a mixed aqueous solution of a cupric complex and an organic acid. It can be formed by processing. Such an etching solution can dissolve the copper conductor circuit pattern under oxygen coexistence conditions such as spraying and bubbling, and the reaction is assumed to proceed as follows.
Cu + Cu (II) A n → 2Cu (I) A n / 2
2Cu (I) A n / 2 + n / 4O 2 + nAH (aeration)
→ 2Cu (II) A n + n / 2H 2 O
In the formula, A represents a complexing agent (acts as a chelating agent), and n represents a coordination number.
[0066]
As shown in the above formula, the generated cuprous complex is dissolved by the action of an acid, is combined with oxygen to form a cupric complex, and again contributes to the oxidation of copper. The cupric complex used in the present invention is preferably an azole cupric complex. The etching solution comprising the organic acid-cupric complex can be prepared by dissolving a cupric complex of an azole and an organic acid (halogen ions as required) in water.
Such an etching solution is formed, for example, from an aqueous solution in which 10 parts by weight of imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride are mixed.
The double-sided circuit board constituting the multilayer board serving as the base of the multilayer circuit board according to the present invention is manufactured according to the steps (1) to (10).
[0067]
(11) Next, a single-sided circuit board that is laminated on the front and back surfaces of such a double-sided circuit board is manufactured.
First, processing according to the steps (1) to (6) for manufacturing the double-
[0068]
The protruding height of the protruding
The reason is that if the thickness is less than 5 μm, poor connection is likely to occur, and if the thickness exceeds 30 μm, the resistance value becomes high, and when the protruding
The protruding
The reason is that the protruding
Such protruding
[0069]
(12) Next, the
In this processing step, first, a photosensitive dry film resist is applied to the surface of the
[0070]
The etching solution is preferably at least one aqueous solution selected from an aqueous solution of sulfuric acid monohydrogen peroxide, persulfate, cupric chloride, and ferric chloride.
As a pretreatment for forming the
[0071]
(13) After the
Such a resin adhesive can be applied not only to the entire surface of the insulating
[0072]
The
Curtain coaters, spin coaters, roll coaters, spray coats, screen printing, and the like can be used as a method for applying an uncured resin that is an organic adhesive. The adhesive layer can also be formed by laminating an adhesive sheet.
[0073]
The single-sided
[0074]
(B) Multi-layer circuit board for stacking As shown in FIG. 3, three single-sided
Under the above-described conditions, by heating simultaneously with pressurization, the protruding
In the embodiment described above, a double-sided circuit board having one layer and a single-sided circuit board having three layers are used to form a multi-layered structure with four layers.
[0075]
(C) Formation of build-up wiring layer Build-up wiring layers are formed on both surfaces of the
[0076]
(1) First, a roughened
The roughened
This is because the crystal structure of the coating deposited in this range becomes a needle-like structure, and thus the anchor effect is excellent. In addition to the above compounds, complexing agents and additives may be added to the electroless plating aqueous solution.
As a method for forming the roughened layer, as described above, the roughened surface is formed by the treatment by copper-nickel-phosphorus needle alloy plating, the oxidation-reduction treatment, and the treatment of etching the copper surface along the grain boundary. There are methods.
[0077]
(2) Next, an interlayer
In particular, in the present invention, it is desirable to use an electroless plating adhesive having a resin matrix made of a composite of a thermosetting resin and a thermoplastic resin as an interlayer resin insulating material for forming a via
[0078]
(3) After the electroless plating adhesive layer formed in (2) is dried, an
In the case of a photosensitive resin, it is exposed and developed and then thermally cured. In the case of a thermosetting resin, the
[0079]
(4) Next, the epoxy resin particles present on the surface of the cured
Here, examples of the acid include phosphoric acid, hydrochloric acid, sulfuric acid, and organic acids such as formic acid and acetic acid. It is particularly preferable to use an organic acid. This is because when the roughening treatment is performed, the metal conductor layer exposed from the via hole is hardly corroded.
On the other hand, as the oxidizing agent, it is desirable to use chromic acid or permanganate (such as potassium permanganate).
[0080]
(5) Next, catalyst nuclei are imparted to the roughened
For imparting the catalyst nucleus, it is desirable to use a noble metal ion or a noble metal colloid. Generally, palladium chloride or a palladium colloid is used. It is desirable to perform heat treatment to fix the catalyst core. Palladium is preferable as such a catalyst nucleus.
[0081]
(6) Further, electroless plating is performed on the surface of the adhesive layer 64 (for electroless plating), and an
At this time, the thickness of the
Next, a plating resist 68 is formed on the electroless plating film 67 (FIG. 6A). As the plating resist composition, a composition comprising an acrylate of a cresol novolac type epoxy resin or a phenol novolac type epoxy resin and an imidazole curing agent is particularly preferable, but a commercially available dry film can also be used.
[0082]
(7) Further, the plating resist non-formed portion on the
At this time, the thickness of the
[0083]
(8) Further, after removing the plating resist 68, the electroless plating film under the plating resist is dissolved and removed with an etching solution such as a mixture of sulfuric acid and hydrogen peroxide or sodium persulfate or ammonium persulfate, and an independent upper layer is removed. The
[0084]
(9) Next, a roughened
As a method for forming the roughened
Among these treatments, the oxidation-reduction treatment is performed using NaOH (20 g / l), NaClO 2 (50 g / l), and NaPO 4 (15.0 g / l) as an oxidation bath (blackening bath), and NaOH (2.7 g). / L), NaBH 4 (1.0 g / l) is used as the reducing bath.
Moreover, the roughening layer which consists of a copper-nickel-phosphorus alloy layer is formed by precipitation by an electroless-plating process.
[0085]
As an electroless plating solution of this alloy, copper sulfate 1 to 40 g / l, nickel sulfate 0.1 to 6.0 g / l,
Further, the surface of the roughened
In the case of tin, tin borofluoride-thiourea or tin chloride-thiourea solution is used. At this time, an Sn layer of about 0.1 to 2 μm is formed by the substitution reaction of Cu—Sn. In the case of a noble metal, a method such as sputtering or vapor deposition can be employed.
[0086]
(10) Next, an electroless plating
(11) Further, by repeating the steps (3) to (9), another via
[0087]
(12) Next, the solder resist
Here, the diameter of the exposed opening can be made larger than the diameter of the solder pad, and the solder pad may be completely exposed. On the contrary, the opening diameter of the opening can be made smaller than the diameter of the solder pad, and the periphery of the solder pad can be covered with the solder resist
[0088]
(13) Further, a metal layer made of “nickel-gold” is formed on the solder pad portion exposed from the
The
[0089]
(14) Further, the solder pad portion exposed from the opening 91 (opening located above) formed in one of the solder resist layers located on the outermost side of the build-up wiring layer formed on both surfaces of the multilayer core substrate. On the
[0090]
As a method for supplying the solder body, a solder transfer method or a printing method can be used.
Here, in the solder transfer method, a solder foil is bonded to a prepreg, and this solder foil is etched leaving only a portion corresponding to the opening portion, thereby forming a solder pattern to form a solder carrier film. In this method, the film is laminated so that the solder pattern comes into contact with the pads after the flux is applied to the solder resist opening portion of the substrate, and this is heated and transferred. On the other hand, the printing method is a method in which a printing mask (metal mask) provided with a through hole at a position corresponding to a pad is placed on a substrate, a solder paste is printed, and heat treatment is performed. As the solder, tin-silver, tin-indium, tin-zinc, tin-bismuth, or the like can be used.
[0091]
As the solder body for forming the
[0092]
【Example】
Example 1
(1) A double-sided circuit board is manufactured using a single-sided copper-clad laminate obtained by laminating an epoxy resin in a glass cloth and forming a B-stage and copper foil, followed by heat pressing. To do. The insulating
A
[0093]
(2) Next, a
In this example, a high peak short pulse oscillation type carbon dioxide gas laser processing machine manufactured by Mitsubishi Electric was used to form a non-through hole for forming a via hole, and a PET film having a thickness of 22 μm as a whole was laminated on the resin surface. An opening for forming a 150 μmφ via hole was formed on a glass cloth epoxy resin substrate having a substrate thickness of 75 μm by laser beam irradiation from the PET film side by a mask image method at a speed of 100 holes / second.
[0094]
(3) Using the
[0095]
(4) When the
[0096]
(5) Thereafter, the copper foils 12 and 28 on both sides of the substrate were appropriately etched to form the
[0097]
(6) Next, a single-sided circuit board for stacking is produced. Similar to the double-sided circuit board, this circuit board uses a single-sided copper-clad laminate as the substrate. The insulating
A
[0098]
(7) Next, the process according to the above steps (2) and (3) is performed, and the
[0099]
(8) Covering the
[0100]
(9) Thereafter, when all of the
[0101]
(10) The single-sided double-
In the
[0102]
(11) Next, a multilayer core substrate 60 (see FIG. 5 (a)) on which the
Next, the substrate was washed with water, immersed in an electroless tin displacement plating bath made of 0.1 mol / l tin borofluoride-1.0 mol / l thiourea solution at 50 ° C. for 1 hour, and the surface of the roughened layer 63 Was provided with a 0.3 μm tin layer (see FIG. 5B, but the tin layer is not shown).
[0103]
(12) The compositions obtained in the following (1) to (3) were mixed and stirred to prepare an electroless plating adhesive.
(1) 35 parts by weight (
(2) After mixing 8 parts by weight of polyethersulfone (PES) and 7.245 parts by weight of epoxy resin particles (manufactured by Sanyo Kasei, polymer pole) having an average particle size of 0.5 μm, 20 parts by weight of NMP were further mixed. Added and mixed with stirring.
(3) Imidazole curing agent (Shikoku Kasei, 2E4MZ-CN) 2 parts, Photoinitiator (Ciba Geigy, Irgacure I-907) 2 parts, Photosensitizer (Nippon Kayaku, DETX-S) 0 2 parts by weight and 1.5 parts by weight of NMP were mixed with stirring.
[0104]
(13) The electroless plating adhesive prepared in (12) above was applied to the
Further, the substrate is exposed at 3000 mJ / cm 2 with an ultra-high pressure mercury lamp and subjected to heat treatment at 100 ° C. for 1 hour and then at 150 ° C. for 5 hours, so that an opening excellent in dimensional accuracy corresponding to a photomask film is obtained. An interlayer insulating material layer 64 (adhesive layer) having a thickness of 35 μm was formed (see FIG. 5D). Note that the tin plating layer was partially exposed in the
[0105]
(14) The substrate on which the
[0106]
(15) A palladium catalyst (manufactured by Atotech) is applied to the roughening layer 66 (roughening depth: 3.5 μm) on the surface of the adhesive layer, whereby a catalyst is formed on the surface of the
[0107]
(16) The substrate is immersed in an electroless copper plating bath having the following composition, and the entire roughened surface has a thickness of 0.6.
An electroless
At this time, since the
[Electroless plating aqueous solution]
NiSO 4 : 0.003 mol / l
Tartaric acid: 0.20 mol / l
Copper sulfate: 0.03 mol / l
HCHO: 0.05 mol / l
NaOH: 0.10 mol / l
α, α′-bipyridyl: 40 mg / l
Polyethylene glycol (PEG): 0.1 g / l
[Electroless plating conditions]
Liquid temperature of 33 ° C.
(17) A commercially available photosensitive dry film is pasted on the electroless
[0109]
(18) Next, electroplating is performed on the plating resist non-forming portion under the following conditions, and an
reference).
(Electrolytic plating aqueous solution)
Copper sulfate pentahydrate: 60 g / l
Leveling agent (manufactured by Atotech, HL): 40 ml / l
Sulfuric acid: 190 g / l
Brightener (Atotech, UV): 0.5 ml / l
Chlorine ion: 40ppm
[Electrolytic plating conditions]
Bubbling: 3.0 l / min Current density: 0.5 A / dm 2
Set current value: 0.18 A
Plating time: 130 minutes [0110]
(19) After stripping and removing the plating resist 68, the
At this time, the surface of the via
[0111]
(20) The roughened
Here, a roughened
[0112]
(21) On the other hand, 46.67 parts by weight of a photosensitizing oligomer (molecular weight 4000) obtained by acrylated 50% of epoxy group of 60% by weight of cresol nopolac type epoxy resin (manufactured by Nippon Kayaku) dissolved in DMDG. , 80 wt% bisphenol A type epoxy resin dissolved in methyl ethyl ketone (Epika Shell, Epicoat 1001) 14.121 parts by weight, imidazole curing agent (Shikoku Kasei 2E4MZ-CN) 1.6 parts by weight, photosensitivity 1.5 parts by weight of a polyvalent acrylic monomer (manufactured by Nippon Kayaku Co., Ltd., R604), 30 parts by weight of a polyacrylic monomer (manufactured by Kyoeisha Chemical Co., DPE6A), a leveling agent comprising an acrylic ester polymer (manufactured by Kyoeisha, Polyflow No. 75) 0.36 part by weight is mixed, and benzopheno as a photoinitiator is mixed with this
Viscosity was measured using a B-type viscometer (Tokyo Keiki, DVL-B type). In the case of 60 rpm, rotor No. 4 was used, and in the case of 6 rpm, rotor No. 3 was used.
[0113]
(22) The solder resist composition obtained in (21) was applied to both sides of the build-up wiring layer obtained in (20) at a thickness of 20 μm.
Next, after performing a drying treatment at 70 ° C. for 20 minutes and 70 ° C. for 30 minutes, a soda lime glass base slope having a thickness of 5 mm in which a circular pattern (mask pattern) of the solder resist opening is drawn by the chromium layer, The side on which the chromium layer was formed was brought into close contact with the solder resist layer, exposed to 1000 mJ / cm 2 of ultraviolet light, and DMTG developed.
Further, heat treatment was performed at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours, and the pad portion opened (opening diameter 200 μm). Solder resist layer 90 (
[0114]
(23) Next, the substrate on which the solder resist
Further, the substrate was placed on an electroless gold plating solution composed of 2 g / 1 gold cyanide, 75 g / 1 ammonium chloride, 50 g / 1 sodium citrate, and 10 g / 1 sodium hypophosphite at 93 ° C. A 0.03 μm thick
[0115]
(24) Then, a solder paste made of tin / antimony solder having a melting point of 230 ° C. is printed on the
[0116]
In the multilayer circuit board manufactured as described above, the land shape of the via hole of the multilayer core substrate can be made into a perfect circle, and the land pitch can be set to about 600 μm, so that the via hole can be formed densely and the density of the via hole is increased. Can be easily achieved. In addition, since the number of via holes in the core substrate can be increased, sufficient electrical connection between the conductor circuit in the multilayer core substrate and the conductor circuit in the build-up wiring layer can be ensured.
In addition, it is connected to an electronic component including a semiconductor chip such as an LSI via a
[0117]
(Example 2)
The via hole is formed by filling the non-through hole for forming the via hole of the double-sided circuit board and the single-sided circuit board constituting the multilayer core substrate with the conductive paste, and the conductive paste is formed on the via hole by the same process as the via hole formation. A multilayer circuit board was produced in the same manner as in Example 1 except that the protrusions were formed by filling.
[0118]
(Example 3)
An interlayer resin insulation layer is formed by thermocompression-bonding an epoxy resin film having a thickness of 20 μm, an opening for forming a via hole having a diameter of 60 μm is provided by irradiating a carbon dioxide gas laser, and an interlayer resin insulation layer including an inner wall surface of the opening A multilayer circuit board was produced in the same manner as in Example 1 except that the surface of was roughened with a permanganic acid solution.
The epoxy resin film is preferably a resin composite with a phenoxy resin, and contains particles for forming a roughened layer.
[0119]
Example 4
Filling the non-through holes for via hole formation of the double-sided circuit board and single-sided circuit board constituting the multilayer core substrate with conductive paste to form via holes, and conductive paste on the via holes by the same process as the via hole formation A multilayer circuit board was produced in the same manner as in Example 3 except that the protrusions were formed by filling.
[0120]
(Example 5)
Instead of forming an interlayer resin insulation layer by thermocompression bonding a polyolefin resin film having a thickness of 20 μm, irradiating a carbon dioxide gas laser to provide an opening for forming a via hole having a diameter of 60 μm, and then forming an electroless plating film The same as in Example 1 except that a 0.1 μm thick Cu sputtered film or Cu—Ni sputtered film was formed on the surface of the interlayer resin insulating layer including the inner wall surface of the opening without performing the roughening treatment. Thus, a multilayer circuit board was manufactured.
[0121]
(Example 6)
Filling the non-through holes for via hole formation of the double-sided circuit board and single-sided circuit board constituting the multilayer core substrate with conductive paste to form via holes, and conductive paste on the via holes by the same process as the via hole formation A multilayer circuit board was manufactured in the same manner as in Example 5 except that the protrusions were formed by filling.
[0122]
(Comparative example)
(1) An insulating substrate made of a double-sided copper-clad laminate with a thickness of 0.8 μm is used as a core substrate. A 300 μm diameter through hole is drilled in the core substrate, and then electroless plating and electrolytic plating are performed. Then, a conductor layer including a through hole was formed, a roughening layer was provided on the entire surface of the conductor layer including the through hole, and a non-conductive filling material for filling a hole was filled in the through hole, which was then dried and cured. .
(2) Next, the filler protruding from the through hole is removed and flattened, and the surface thereof is subjected to electroless plating and electrolytic plating treatment to thicken the conductor circuit and the conductor covering the filler filled in the through hole. The part which becomes a layer was formed.
(3) An etching resist is formed on the surface of the substrate on which the conductor layer covering the conductor circuit and the filler filled in the through hole is formed, and the plating film in the portion where the etching resist is not formed is removed by etching. The etching resist was peeled off and a conductor layer covering the independent conductor circuit and the filler was formed. Furthermore, a multilayer circuit board was manufactured according to the same steps as (11) to (23) of Example 1.
[0123]
About the said Examples 1-6 and a comparative example, as a result of investigating the wiring length from IC chip to a solder bump, BGA (ball grid array) or PGA (pin grid array), and the land formation number of a core, compared with a comparative example In Examples 1 to 6, it is confirmed that the wiring length can be shortened by 10 to 25%, the number of core lands per unit area (cm 2 ) can be increased by 10 to 30%, and the electrical characteristics and reliability are adversely affected. Was not.
[0124]
【The invention's effect】
As described above, according to the multilayer circuit board of the present invention, the multilayer core board is formed by laminating a large number of circuit boards having filled via holes and conductor circuits that can be finely formed by laser processing and collectively heat-pressing them. Since it is formed, the wiring in the multilayer core substrate can be densified, and electrical connection with the build-up wiring layer can be sufficiently secured through the filled via hole without providing a through-hole as in the prior art. .
[0125]
Further, since conductive bumps, conductive pins or conductive balls are disposed on the conductor layer located on the outermost side of the build-up wiring layer, the wiring layer in the build-up wiring layer has such a conductive property. It can be connected to electronic components and motherboards including semiconductor chips such as LSI via conductive bumps, conductive pins, or conductive balls with the shortest wiring length, enabling high-density wiring and high-density mounting of electronic components. Become.
[0126]
Furthermore , since the single-sided or double-sided circuit boards are formed of the same material and are laminated, cracks and peeling starting from the interface caused by thermal expansion are unlikely to occur, and therefore the reliability for the temperature cycle test is improved. In addition, when a multilayer circuit board is configured using only a single-sided circuit board, there is also an effect that warpage hardly occurs regardless of whether or not wiring is formed.
[Brief description of the drawings]
FIGS. 1A to 1F are diagrams showing a part of a manufacturing process of a double-sided circuit board constituting a multilayer core board that is a base of a multilayer circuit board according to the present invention.
FIGS. 2A to 2E are diagrams showing a part of a manufacturing process of a single-sided circuit board constituting a multilayer core board that is a base of the multilayer circuit board according to the present invention.
FIG. 3 is a diagram showing a part of a manufacturing process of a multilayer core substrate which is a base of the multilayer circuit board according to the present invention.
FIG. 4 is a view showing a multilayer core substrate which is a base of the multilayer circuit board according to the present invention.
FIGS. 5A to 5F are diagrams showing a part of a manufacturing process of a multilayer circuit board according to the present invention. FIGS.
FIGS. 6A to 6C are diagrams showing a part of a manufacturing process of a multilayer circuit board according to the present invention. FIGS.
FIGS. 7A to 7B are diagrams showing a part of a manufacturing process of a multilayer circuit board according to the present invention. FIGS.
[Explanation of symbols]
DESCRIPTION OF
Claims (9)
上記多層コア基板は、完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する孔に、導電性物質が充填されてなるビアホールを有する回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることで形成されており、
上記多層コア基板を構成する各回路基板は、上記絶縁性硬質基材の孔のビアホールに電気的に接続されるとともにその孔から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有していることを特徴とする多層回路基板。An interlayer resin insulation layer and a conductor layer formed by a semi-additive method are alternately laminated on a multilayer core substrate having a conductor circuit in the inner layer, and a build-up wiring layer in which each conductor layer is connected by a via hole is formed. In the multilayer circuit board
The multilayer core substrate has a conductor circuit on one or both sides of an insulating hard base formed from a hard resin material that has been completely cured, and the holes reach the conductor circuit through the insulating hard base. In addition, a plurality of circuit boards having via holes filled with a conductive material are laminated via an adhesive layer, and are formed by being collectively heat-pressed ,
Each circuit board constituting the multilayer core substrate is a projection that is electrically connected to the via hole of the hole of the insulating hard base and protrudes from the hole, penetrates the adhesive layer by a hot press and is thermally deformed. A multilayer circuit board comprising a conductor .
上記多層コア基板は、完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する孔に、導電性物質が充填されてなるビアホールを有する回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることで形成され、さらに、
上記ビルドアップ配線層の一方を構成する最も外側の導体層の表面には、はんだバンプが設けられるとともに、上記ビルドアップ配線層の他方を構成する最も外側の導体層の表面には、導電性ピンまたは導電性ボールが配設されており、
上記多層コア基板を構成する各回路基板は、上記絶縁性硬質基材の孔のビアホールに電気的に接続されるとともにその孔から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有していることを特徴とする多層回路基板。A build-up wiring layer in which an interlayer resin insulation layer and a conductor layer formed by a semi-additive method are alternately laminated on both surfaces of a multilayer core substrate having a conductor circuit in an inner layer, and each conductor layer is connected by a via hole In the multilayer circuit board formed,
The multilayer core substrate has a conductor circuit on one or both sides of an insulating hard base formed from a hard resin material that has been completely cured, and the holes reach the conductor circuit through the insulating hard base. In addition, a plurality of circuit boards having via holes filled with a conductive material are laminated via an adhesive layer, and are formed by being collectively heated and pressed,
Solder bumps are provided on the surface of the outermost conductor layer constituting one of the buildup wiring layers, and conductive pins are provided on the surface of the outermost conductor layer constituting the other of the buildup wiring layer. Or conductive balls are arranged ,
Each circuit board constituting the multilayer core substrate is a projection that is electrically connected to the via hole of the hole of the insulating hard base and protrudes from the hole, penetrates the adhesive layer by a hot press and is thermally deformed. A multilayer circuit board comprising a conductor .
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245649A JP4592889B2 (en) | 1999-11-26 | 2000-08-14 | Multilayer circuit board |
| TW089124881A TW512653B (en) | 1999-11-26 | 2000-11-23 | Multilayer circuit board and semiconductor device |
| EP00977912A EP1156525A4 (en) | 1999-11-26 | 2000-11-24 | Multilayer circuit board and semiconductor device |
| PCT/JP2000/008291 WO2001039267A1 (en) | 1999-11-26 | 2000-11-24 | Multilayer circuit board and semiconductor device |
| EP06025045A EP1760778A3 (en) | 1999-11-26 | 2000-11-24 | Multilayer circuit board |
| CNB008030944A CN1319157C (en) | 1999-11-26 | 2000-11-24 | Multilayer circuit board and semiconductor device |
| US09/821,460 US6534723B1 (en) | 1999-11-26 | 2000-11-24 | Multilayer printed-circuit board and semiconductor device |
| KR1020017006409A KR100763692B1 (en) | 1999-11-26 | 2000-11-24 | Multilayer printed-circuit board and semiconductor device |
| MYPI20011869A MY127326A (en) | 2000-08-14 | 2001-04-19 | Multilayer printed-circuit board and semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-335534 | 1999-11-26 | ||
| JP33553499 | 1999-11-26 | ||
| JP2000245649A JP4592889B2 (en) | 1999-11-26 | 2000-08-14 | Multilayer circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217543A JP2001217543A (en) | 2001-08-10 |
| JP4592889B2 true JP4592889B2 (en) | 2010-12-08 |
Family
ID=26575205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000245649A Expired - Fee Related JP4592889B2 (en) | 1999-11-26 | 2000-08-14 | Multilayer circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4592889B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7251884B2 (en) | 2004-04-26 | 2007-08-07 | Formfactor, Inc. | Method to build robust mechanical structures on substrate surfaces |
| JP2006080424A (en) * | 2004-09-13 | 2006-03-23 | Matsushita Electric Ind Co Ltd | Wiring board and its manufacturing method |
| KR100787894B1 (en) | 2007-01-24 | 2007-12-27 | 삼성전자주식회사 | Semiconductor chip structure, method of manufacturing the semiconductor chip structure, semiconductor chip package, and method of manufacturing the semiconductor chip package |
| JP5125183B2 (en) * | 2007-03-30 | 2013-01-23 | 宇部興産株式会社 | Manufacturing method of build-up multilayer wiring board |
| JP2013070035A (en) * | 2011-09-22 | 2013-04-18 | Ibiden Co Ltd | Multilayer printed wiring board |
| TWI628990B (en) | 2011-10-11 | 2018-07-01 | 日商日立化成股份有限公司 | Structure body having conductor circuit and manufacturing method thereof |
| US10656521B2 (en) | 2014-11-26 | 2020-05-19 | Hitachi Chemical Company, Ltd. | Photosensitive resin composition, photosensitive element, cured product, semiconductor device, method for forming resist pattern, and method for producing circuit substrate |
| KR102248525B1 (en) * | 2015-12-22 | 2021-05-06 | 삼성전기주식회사 | Manufacturing method of electric component module |
| CN113013130A (en) * | 2019-12-20 | 2021-06-22 | 奥特斯科技(重庆)有限公司 | Component carrier with dual dielectric layers and method for manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198946A (en) * | 1992-01-23 | 1993-08-06 | Furukawa Electric Co Ltd:The | Manufacture of multilayer printed circuit board |
| JPH07240582A (en) * | 1994-02-28 | 1995-09-12 | Hitachi Ltd | Multilayer interconnection board and method and device for manufacturing multilayer interconnection board |
| JPH1154934A (en) * | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | Multilayered printed wiring board and its manufacture |
| JPH11214846A (en) * | 1998-01-28 | 1999-08-06 | Ibiden Co Ltd | Multilayer printed wiring board |
| JPH11251754A (en) * | 1997-12-29 | 1999-09-17 | Ibiden Co Ltd | Multilayered printed wiring board |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154926A (en) * | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | One-sided circuit board and its manufacture |
| JPH1126945A (en) * | 1997-07-07 | 1999-01-29 | Toagosei Co Ltd | Manufacture of multilayered printed wiring board |
-
2000
- 2000-08-14 JP JP2000245649A patent/JP4592889B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198946A (en) * | 1992-01-23 | 1993-08-06 | Furukawa Electric Co Ltd:The | Manufacture of multilayer printed circuit board |
| JPH07240582A (en) * | 1994-02-28 | 1995-09-12 | Hitachi Ltd | Multilayer interconnection board and method and device for manufacturing multilayer interconnection board |
| JPH1154934A (en) * | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | Multilayered printed wiring board and its manufacture |
| JPH11251754A (en) * | 1997-12-29 | 1999-09-17 | Ibiden Co Ltd | Multilayered printed wiring board |
| JPH11214846A (en) * | 1998-01-28 | 1999-08-06 | Ibiden Co Ltd | Multilayer printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217543A (en) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW512653B (en) | Multilayer circuit board and semiconductor device | |
| US8481424B2 (en) | Multilayer printed wiring board | |
| US6376049B1 (en) | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole | |
| KR100906931B1 (en) | Multilayer printed wiring board having filled-via structure | |
| WO2008053833A1 (en) | Multilayer printed wiring board | |
| WO2007074941A1 (en) | Multilayer printed wiring board | |
| JP4592891B2 (en) | Multilayer circuit board and semiconductor device | |
| JP4475875B2 (en) | Printed wiring board | |
| JP4592889B2 (en) | Multilayer circuit board | |
| JP4707273B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP4592929B2 (en) | Multilayer circuit board | |
| JP4442832B2 (en) | Multilayer printed wiring board | |
| JP4592890B2 (en) | Multilayer circuit board | |
| JP2001217356A (en) | Multilayer circuit board and semiconductor device | |
| JP2002271040A (en) | Method for manufacturing multilayer printed wiring board | |
| JP4159136B2 (en) | Multilayer printed wiring board | |
| JP4037697B2 (en) | Multi-layer circuit board and manufacturing method thereof | |
| JP4017451B2 (en) | Multi-layer circuit board and manufacturing method thereof | |
| JP4748889B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP4017450B2 (en) | Multi-layer circuit board and manufacturing method thereof | |
| JP2002271027A (en) | Multi-layer printed board | |
| JP2004079554A (en) | Single-sided circuit board and method of manufacturing the same | |
| JP2001024322A (en) | Printed wiring board and manufacture thereof | |
| JP2003218522A (en) | Multilayer printed-circuit board and its manufacturing method | |
| JP2003218527A (en) | Multilayered circuit board and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4592889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |