JPH1154926A - One-sided circuit board and its manufacture - Google Patents
One-sided circuit board and its manufactureInfo
- Publication number
- JPH1154926A JPH1154926A JP17219298A JP17219298A JPH1154926A JP H1154926 A JPH1154926 A JP H1154926A JP 17219298 A JP17219298 A JP 17219298A JP 17219298 A JP17219298 A JP 17219298A JP H1154926 A JPH1154926 A JP H1154926A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- sided circuit
- hole
- sided
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、片面回路基板お
よびその製造方法に関し、特には、インターステシャル
バイアホール（ＩＶＨ）構造を有する多層プリント配線
板の製造に使用される片面回路基板とその製造方法に関
する。The present invention relates to a single-sided circuit board and a method for manufacturing the same, and more particularly, to a single-sided circuit board used for manufacturing a multilayer printed wiring board having an interstitial via hole (IVH) structure and a method for manufacturing the same. About the method.
【０００２】[0002]
【従来の技術】従来の多層プリント配線板は、銅張積層
板とプリプレグを交互に積み重ねて一体化してなる積層
体にて構成されている。この積層体は、その表面に表面
配線パターンを有し、層間絶縁層間には内層配線パター
ンを有する。これらの配線パターンは、積層体の厚さ方
向に穿孔形成したスルーホールを介して、内層配線パタ
ーン相互間あるいは内層配線パターンと表面配線パター
ンとの間で電気的に接続されている。2. Description of the Related Art A conventional multilayer printed wiring board is composed of a laminate in which a copper-clad laminate and a prepreg are alternately stacked and integrated. This laminate has a surface wiring pattern on its surface and an inner layer wiring pattern between the interlayer insulating layers. These wiring patterns are electrically connected between the inner layer wiring patterns or between the inner layer wiring pattern and the surface wiring pattern through through holes formed in the thickness direction of the laminate.
【０００３】ところが、上述したようなスルーホール構
造の多層プリント配線板は、スルーホールを形成するた
めの領域を確保する必要があるために、部品実装の高密
度化が困難であり、携帯用電子機器の超小型化や狭ピッ
チパッケージおよびＭＣＭの実用化の要請に十分に対処
できないという欠点があった。そのため、最近では、上
述のようなスルーホール構造の多層プリント配線板に代
えて、高密度化に対応し易い全層インターステシャルバ
イアホール（ＩＶＨ）構造を有する多層プリント配線板
が注目されている。However, in the multilayer printed wiring board having the through-hole structure as described above, since it is necessary to secure an area for forming the through-hole, it is difficult to increase the component mounting density. There is a drawback in that it is not possible to sufficiently cope with the demands for ultra-miniaturization of devices, narrow pitch packages, and practical use of MCMs. Therefore, recently, instead of the above-described multilayer printed wiring board having a through-hole structure, a multilayer printed wiring board having an all-layer interstitial via-hole (IVH) structure, which can easily cope with high density, has attracted attention. .
【０００４】この全層ＩＶＨ構造を有する多層プリント
配線板は、積層体を構成する各層間絶縁層に、導体層間
を電気的に接続するバイアホールが設けられている構造
のプリント配線板である。即ち、この配線板は、内層配
線パターン相互間あるいは内層配線パターンと表面配線
パターン間が、配線基板を貫通しないバイアホール（ベ
リードバイアホールあるいはブラインドバイアホール）
によって電気的に接続されている。それ故に、ＩＶＨ構
造の多層プリント配線板は、スルーホールを形成するた
めの領域を特別に設ける必要がなく、任意の層間を微細
なバイアホールで自由に接続できるため、電子機器の小
型化、高密度化、信号の高速伝搬を容易に実現すること
ができる。[0004] The multilayer printed wiring board having the all-layer IVH structure is a printed wiring board having a structure in which via holes for electrically connecting conductive layers are provided in each interlayer insulating layer constituting the laminate. That is, in this wiring board, a via hole (a buried via hole or a blind via hole) that does not penetrate the wiring board between the inner wiring patterns or between the inner wiring pattern and the surface wiring pattern.
Are electrically connected by Therefore, the multilayer printed wiring board having the IVH structure does not require a special area for forming a through hole, and can freely connect any layers with fine via holes. Densification and high-speed signal propagation can be easily realized.
【０００５】こうしたＩＶＨ構造の多層プリント配線板
は、例えば、図６に示すような工程によって製造されて
いる。まず、プリプレグ１１２としてアラミド不織布に
エポキシ樹脂を含浸させた材料を用い、このプリプレグ
１１２に炭酸ガスレーザによる穴開け加工を施し、次い
で、このようにして得られた穴部分１１２ａに導電性ペ
ースト１１４を充填する（図６（Ａ）参照）。[0005] Such a multilayer printed wiring board having an IVH structure is manufactured, for example, by a process as shown in FIG. First, a material in which an aramid nonwoven fabric is impregnated with an epoxy resin is used as the prepreg 112, the prepreg 112 is perforated by a carbon dioxide laser, and then the hole 112a thus obtained is filled with the conductive paste 114. (See FIG. 6A).
【０００６】次に、上記プリプレグ１１２の両面に銅箔
１１６を重ね、熱プレスにより加熱、加圧する。これに
より、プリプレグ１１２のエポキシ樹脂および導電性ペ
ーストが硬化され両面の銅箔１１６、１１６相互の電気
的接続が行われる（図６（Ｂ）参照）。Next, copper foils 116 are placed on both sides of the prepreg 112 and heated and pressed by a hot press. Thereby, the epoxy resin and the conductive paste of the prepreg 112 are cured, and the copper foils 116 on both surfaces are electrically connected to each other (see FIG. 6B).
【０００７】そして、上記銅箔１１６をエッチング法に
よりパターニングすることで、バイアホールを有する硬
質の両面基板が得られる（図６（Ｃ）参照）。このよう
にして得られた両面基板をコア層として多層化する。具
体的には、上記コア層の両面に、上述の導電性ペースト
を充填したプリプレグと銅箔とを位置合わせしながら順
次に積層し、再度熱プレスしたのち、最上層の銅箔１１
６をエッチングすることで４層基板を得る（図６
（Ｄ）、（Ｅ）参照）。さらに多層化する場合は、上記
の工程を繰り返し行い、６層、８層基板とする。Then, by patterning the copper foil 116 by etching, a hard double-sided substrate having via holes is obtained (see FIG. 6C). The double-sided substrate obtained in this way is used as a core layer to form a multilayer. Specifically, on both surfaces of the core layer, the prepreg filled with the conductive paste and the copper foil are sequentially laminated while being aligned, and hot-pressed again, and then the uppermost copper foil 11 is formed.
6 is etched to obtain a four-layer substrate (FIG. 6).
(D), (E)). In the case of further multi-layering, the above steps are repeated to obtain a six-layer or eight-layer substrate.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上述し
た従来技術は、熱プレスによる積層工程とエッチングに
よる銅箔のパターンニング工程とを何度も繰り返さなけ
ればならず、製造工程が複雑になり、製造に長時間を要
することである。しかも、このような製造方法によって
得られるＩＶＨ構造の多層プリント配線板は、製造過程
で１個所でも（一工程でも）前記パターンニング不良が
発生すると、最終製品である配線板全体が不良品となる
ために、歩留りが大幅に低下する。However, in the above-mentioned prior art, the laminating process by hot pressing and the patterning process of the copper foil by etching must be repeated many times, which complicates the manufacturing process and makes the manufacturing process complicated. It takes a long time. Moreover, in the multilayer printed wiring board having the IVH structure obtained by such a manufacturing method, if the patterning failure occurs even at one location (even in one step) in the manufacturing process, the entire wiring board as a final product becomes defective. Therefore, the yield is greatly reduced.
【０００９】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、ＩＶＨ
構造の高密度多層プリント配線板を高い歩留りで効率よ
く製造することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems.
An object of the present invention is to efficiently manufacture a high-density multilayer printed wiring board having a structure with a high yield.
【００１０】[0010]
【課題を解決するための手段】本発明に片面回路基板
は、上記目的を達成するため以下のように構成できる。
絶縁性基材の一方の面に導体回路を形成してなり、かつ
前記絶縁性基材には導体回路に至る非貫通孔を設け、そ
の非貫通孔に、電解めっきを充填してバイアホールを形
成するとともに、前記絶縁性基材の導体回路を形成した
面の反対側のバイアホールの表面には、導電性ペースト
あるいは低融点金属からなる突起状導体を形成したこと
を技術的特徴とする。In order to achieve the above object, a single-sided circuit board according to the present invention can be configured as follows.
A conductive circuit is formed on one surface of the insulating base material, and the insulating base material is provided with a non-through hole reaching the conductive circuit, and the non-through hole is filled with electrolytic plating to form a via hole. In addition to the above, a technical feature is that a projecting conductor made of a conductive paste or a low melting point metal is formed on the surface of the via hole on the opposite side of the surface of the insulating base material on which the conductor circuit is formed.
【００１１】本発明の好適な態様において、前記非貫通
孔は、電解めっきにより完全に充填されてなることを技
術的特徴とする。In a preferred aspect of the present invention, the technical feature is that the non-through holes are completely filled by electrolytic plating.
【００１２】本発明の好適な態様において、前記非貫通
孔は、電解めっきにより、平均でその非貫通孔の深さの
５０％以上、１００％未満充填されてなることを技術的
特徴とする。[0012] In a preferred aspect of the present invention, the non-through hole is technically characterized in that the non-through hole is filled by electroplating on average at least 50% to less than 100% of the depth of the non-through hole.
【００１３】本発明の好適な態様において、前記絶縁性
基材は、有機系絶縁性基材であることを技術的特徴とす
る。In a preferred aspect of the present invention, the technical feature is that the insulating base material is an organic insulating base material.
【００１４】本発明の好適な態様において、前記電解め
っきは、電解銅めっきであることを技術的特徴とする。In a preferred aspect of the present invention, the technical feature is that the electrolytic plating is electrolytic copper plating.
【００１５】本発明の好適な態様において、前記絶縁性
基材は、片面銅張積層板であることを技術的特徴とす
る。In a preferred aspect of the present invention, the technical feature is that the insulating substrate is a single-sided copper-clad laminate.
【００１６】本発明は、以下の〜の工程を少なくと
も含むことを技術的特徴とする片面回路基板の製造方
法、 一方の面に金属層が形成された絶縁性基材に、該金属
層に至る非貫通孔をレーザ加工にて形成する工程、 で形成された非貫通孔に電解めっきを充填してバイ
アホールを形成する工程、 金属層をエッチングして導体回路を形成する工程、 前記絶縁性基材の導体回路を形成した面のバイアホー
ル表面に導電性ペーストあるいは低融点金属からなる突
起状導体を形成して片面回路基板とする工程。According to the present invention, there is provided a method for manufacturing a single-sided circuit board, which comprises at least the following steps (1) to (4): an insulating substrate having a metal layer formed on one surface; Forming a non-through hole by laser processing; filling a non-through hole formed by the above with electrolytic plating to form a via hole; etching a metal layer to form a conductive circuit; Forming a projecting conductor made of a conductive paste or a low-melting metal on the surface of the via hole on the surface on which the conductor circuit of the material is formed to form a single-sided circuit board.
【００１７】本発明は、以下の〜の工程を少なくと
も含むことを技術的特徴とする片面回路基板の製造方
法、 一方の面に金属層が形成された絶縁性基材に、該金属
層に至る非貫通孔をレーザ加工にて形成する工程、 で形成された非貫通孔に電解めっきを充填してバイ
アホールを形成した後、前記絶縁性基材の導体回路を形
成した面の反対側のバイアホール表面に導電性ペースト
あるいは低融点金属からなる突起状導体を形成する工
程、 金属層をエッチングして導体回路を形成して片面回路
基板とする工程。According to the present invention, there is provided a method for manufacturing a single-sided circuit board, which comprises at least the following steps (1) to (4): an insulating substrate having a metal layer formed on one surface; Forming a non-through hole by laser processing, after filling the non-through hole formed by the above with electrolytic plating to form a via hole, a via on the opposite side of the surface of the insulating substrate on which the conductive circuit is formed. A step of forming a projecting conductor made of a conductive paste or a low melting point metal on the surface of the hole; a step of forming a conductor circuit by etching a metal layer to form a single-sided circuit board.
【００１８】本発明の片面回路基板の製造方法は、好適
な態様において、前記の工程において、一方の面に金
属層が形成された絶縁性基材に、フィルムを貼付し、該
フィルムおよび絶縁性基材を貫通して該金属層に至る非
貫通孔をレーザ加工にて形成することを技術的特徴とす
る。In a preferred embodiment of the method for manufacturing a single-sided circuit board according to the present invention, in the above-described step, a film is attached to an insulating substrate having a metal layer formed on one surface in the above-mentioned step, It is a technical feature that a non-through hole penetrating the base material and reaching the metal layer is formed by laser processing.
【００１９】本発明の片面回路基板の製造方法は、好適
な態様において、前記絶縁性基材は、有機系絶縁性基材
であることを技術的特徴とする。In a preferred embodiment, the method for manufacturing a single-sided circuit board according to the present invention is characterized in that the insulating base is an organic insulating base.
【００２０】本発明の片面回路基板の製造方法は、好適
な態様において、前記絶縁性基材は、片面銅張積層板で
あることを技術的特徴とする。In a preferred embodiment, the method for manufacturing a single-sided circuit board according to the present invention is characterized in that the insulating substrate is a single-sided copper-clad laminate.
【００２１】本発明の片面回路基板の製造方法は、好適
な態様において、前記電解めっきは、電解銅めっきであ
ることを技術的特徴とする。In a preferred embodiment of the method for manufacturing a single-sided circuit board according to the present invention, the electrolytic plating is technically characterized by electrolytic copper plating.
【００２２】本発明の片面回路基板の製造方法は、好適
な態様において、前記突起状導体は、導電性ペーストを
印刷することにより形成することを技術的特徴とする。In a preferred embodiment, the method for manufacturing a single-sided circuit board according to the present invention is characterized in that the projecting conductor is formed by printing a conductive paste.
【００２３】本発明の片面回路基板の製造方法は、好適
な態様において、前記突起状導体は、低融点金属ペース
トの印刷、低融点金属のめっき、または低融点金属の溶
融液への浸漬により形成することを技術的特徴とする。In a preferred embodiment of the method for manufacturing a single-sided circuit board according to the present invention, the projecting conductor is formed by printing a low-melting metal paste, plating a low-melting metal, or immersing the low-melting metal in a molten liquid. Is a technical feature.
【００２４】本発明の片面回路基板は、所定の配線パタ
ーンを形成した導体回路を有する片面回路基板として、
予め個々に製造され、これらの片面回路基板は接着剤層
を介して他の基板と積層され、加熱加圧（熱プレス）に
より一体化される。このため、該片面回路基板は積層す
る前に、導体回路等の不良個所の有無を検査することか
できるので、積層段階では、不良のない片面回路基板の
みを用いることが可能となる。即ち、製造段階での不良
発生が少なくなり、ＩＶＨ構造の多層プリント配線板を
高い歩留まりで製造できる。The single-sided circuit board of the present invention is a single-sided circuit board having a conductor circuit on which a predetermined wiring pattern is formed.
These single-sided circuit boards, which are individually manufactured in advance, are laminated with another board via an adhesive layer, and are integrated by heating and pressing (hot pressing). For this reason, before laminating the single-sided circuit boards, it is possible to inspect the presence or absence of a defective portion such as a conductive circuit, so that only a single-sided circuit board having no defect can be used in the laminating stage. That is, the occurrence of defects in the manufacturing stage is reduced, and the multilayer printed wiring board having the IVH structure can be manufactured with high yield.
【００２５】また、本発明の片面回路基板を使用してＩ
ＶＨ構造の多層プリント配線を製造することにより、従
来技術のようにプリプレグを積み重ねながら熱プレスを
繰り返す必要がない。即ち、本発明では、複数枚の片面
回路基板を、該片面回路基板に配設された接着剤を介し
て重ね、１度に熱プレスすることかできる。このため、
本発明によれば、複雑な熱プレスによる積層工程とパタ
ーンニング工程を繰り返す必要がなく、ＩＶＨ構造の多
層プリント配線板を短時間で効率良く製造することかで
きる。本発明では、有機系絶縁性基板の非貫通孔の形成
は、レーザ加工により行うのであるが、本願発明の構成
では、有機系接着剤層にレーザ加工で孔明けする必要が
なく、有機系絶縁性基板と接着剤層を同時にレーザ加工
で孔明けしなくともよい。つまり、有機系絶縁性基板を
レーザ加工で孔明けした場合、片面回路基板もしくは導
体回路を有する基板に有機系接着剤層を形成できるので
ある。換言するならば、本発明の片面回路基板は、熱プ
レス時に接着剤層へ嵌入貫通し、導体層間を接続するた
めの突起状導体を有する。このため、接着剤層に予め導
通のための孔明けをする必要がなく、絶縁性基材と有機
系接着剤層は最終的な熱プレス工程時に存在していれば
よい。このため、孔明け後のデスミア処理を接着剤層の
形成前に実施することができることになり、デスミア処
理により接着剤層が浸食されることがない。また、絶縁
性基板に非貫通孔を形成し、電解めっきで充填した後
に、片面回路基板もしくは導体回路を有する基板に接着
剤層を形成できるため、電解めっき液とこの接着剤層が
接触することはない。従って、めっき液により接着剤層
が浸食されたり、汚染されることがない。接着剤層は、
最終工程の加熱プレスに至るまでは未硬化であるため、
デスミア処理やめっき液で劣化しやすいが、本願発明で
は、このような問題の発生を防止し、信頼性の高い基板
を容易に形成できるという特徴がある。Further, the single-sided circuit board of the present invention is
By manufacturing a multilayer printed wiring having a VH structure, there is no need to repeat hot pressing while stacking prepregs as in the prior art. That is, in the present invention, a plurality of single-sided circuit boards can be overlapped via the adhesive provided on the single-sided circuit board and hot-pressed at once. For this reason,
According to the present invention, it is not necessary to repeat the laminating step and the patterning step by a complicated hot press, and a multilayer printed wiring board having an IVH structure can be efficiently manufactured in a short time. In the present invention, the formation of the non-through holes in the organic insulating substrate is performed by laser processing. However, in the configuration of the present invention, it is not necessary to form holes in the organic adhesive layer by laser processing. It is not necessary to simultaneously form holes in the conductive substrate and the adhesive layer by laser processing. That is, when the organic insulating substrate is perforated by laser processing, the organic adhesive layer can be formed on a single-sided circuit board or a substrate having a conductor circuit. In other words, the single-sided circuit board of the present invention has a projecting conductor that fits and penetrates the adhesive layer during hot pressing and connects the conductor layers. For this reason, it is not necessary to previously make holes for conduction in the adhesive layer, and it is sufficient that the insulating base material and the organic adhesive layer exist in the final hot pressing step. For this reason, the desmear treatment after the opening can be performed before the formation of the adhesive layer, and the adhesive layer is not eroded by the desmear treatment. In addition, since an adhesive layer can be formed on a single-sided circuit board or a substrate having a conductor circuit after a non-through hole is formed in an insulating substrate and filled with electrolytic plating, the adhesive layer may come into contact with the electrolytic plating solution. There is no. Therefore, the adhesive layer is not eroded or contaminated by the plating solution. The adhesive layer
Because it is uncured up to the final stage heating press,
Although it is easily deteriorated by the desmear treatment or the plating solution, the present invention has a feature that such a problem is prevented and a highly reliable substrate can be easily formed.
【００２６】また、本発明の片面回路基板の導体回路を
形成した面の反対側のバイアホールの表面に形成された
突起状導体は導電性ペーストあるいは低融点金属である
ため、熱プレスの際に導電性ペーストあるいは低融点金
属が変形して電解めっきの高さのばらつきを吸収するこ
とができ、接続不良を防止して接続信頼性に優れた多層
プリント配線板を得ることができる。また、本発明の片
面回路基板は、接着剤層に予め導通のための孔を形成し
ておく必要はなく、接着剤層の孔と絶縁基板に設けた突
起状導体との位置ずれにより導通不良を起こすことがな
い。さらに、本発明の片面回路基板では、電解めっきで
充填されたバイアホール上に突起状導体を形成するた
め、多層プリント配線板における上下導体層の層間の電
気的な接続は、比較的薄い有機系接着剤層のみを貫通さ
せて行えば足りる。それ故、突起状導体の高さを低く、
またその径を小さくできるため、突起状導体のピッチ間
隔を小さくできるので、バイアホールのピッチ間隔も小
さくなり、高密度化に対応できる。また、バイアホール
は電解めっきで充填されるため、上下導体層間の抵抗値
を低くすることができる。なお、多層プリント配線板の
樹脂絶縁層を貫通させて上下導体層間を接続する技術
は、特開平７−１４６２８号公報、特開平７−１０６７
５６号公報、特開平７−２３１１６７号公報、特開平８
−１７２２７０号公報、特開平８−２８８６４９号公報
などに開示が見られるが、これらの技術は、いずれも電
解めっきによる充填がされたバイアホール上に突起状導
体を形成する技術ではなく、本発明のような効果を奏す
ることはない。Further, since the projecting conductor formed on the surface of the via hole opposite to the surface on which the conductor circuit of the single-sided circuit board of the present invention is formed is a conductive paste or a low-melting-point metal, The conductive paste or the low-melting-point metal is deformed to absorb variations in the height of the electrolytic plating, thereby preventing connection failure and obtaining a multilayer printed wiring board having excellent connection reliability. In addition, the single-sided circuit board of the present invention does not require a hole for conduction to be formed in the adhesive layer in advance, and a conduction failure due to a displacement between the hole in the adhesive layer and the protruding conductor provided on the insulating substrate. Does not occur. Further, in the single-sided circuit board of the present invention, since the protruding conductor is formed on the via hole filled with the electrolytic plating, the electrical connection between the upper and lower conductor layers in the multilayer printed wiring board is relatively thin, using an organic type. It suffices to perform the process by penetrating only the adhesive layer. Therefore, the height of the projecting conductor is reduced,
Further, since the diameter can be reduced, the pitch interval between the protruding conductors can be reduced, so that the pitch interval between the via holes is also reduced, which can cope with high density. Also, since the via holes are filled with electrolytic plating, the resistance between the upper and lower conductor layers can be reduced. The technique of connecting the upper and lower conductor layers by penetrating the resin insulating layer of the multilayer printed wiring board is disclosed in JP-A-7-14628 and JP-A-7-1067.
No. 56, JP-A-7-231167, JP-A-8
Japanese Patent Application Laid-Open Nos. 172270 and 8-288649 disclose such techniques. However, none of these techniques is a technique of forming a projecting conductor on a via hole filled with electrolytic plating, and the present invention is not limited thereto. There is no such effect.
【００２７】[0027]
【発明の実施の形態】以下、本発明の実施態様に係る片
面回路基板、片面回路基板を用いた多層プリント配線板
およびそれらの製造方法について図を参照して説明す
る。図１は、全層ＩＶＨ構造を有する多層プリント配線
板の縦断面を示している。多層プリント配線板１０は、
中央に配設されたコア基板２０と、該コア基板２０の上
面及び下面に２層ずつ配設された本発明の片面回路基板
３０Ａ、３０Ｂ、３０Ｃ、３０Ｄとから成るバイアホー
ルを有する多層プリント配線板である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A single-sided circuit board according to an embodiment of the present invention, a multilayer printed wiring board using the single-sided circuit board, and a method for manufacturing the same will be described below with reference to the drawings. FIG. 1 shows a longitudinal section of a multilayer printed wiring board having an all-layer IVH structure. The multilayer printed wiring board 10
Multilayer printed wiring having via holes including a core substrate 20 disposed at the center and single-sided circuit substrates 30A, 30B, 30C, 30D of the present invention disposed on the upper and lower surfaces of the core substrate 20 in two layers. It is a board.
【００２８】該片面回路基板３０Ａ、３０Ｂ、３０Ｃ、
３０Ｄの一方の面には、所定のパターンの導体回路３２
ａ、３２ｂ、３２ｃ、３２ｄが形成されており、他方の
面には、接着剤層３４が配設されている。該接着剤層３
４を介して、コア基板２０と片面回路基板３０Ａ、３０
Ｂ、３０Ｃ、３０Ｄとが接着されている。各片面回路基
板３０Ａ、３０Ｂ、３０Ｃ、３０Ｄには、電解銅めっき
により充填形成されたバイアホール３６ａ、３６ｂ、３
６ｃ、３６ｄが形成されており、該バイアホールの上部
（該導体回路が形成された面の反対側のバイアホール表
面）には、ハンダやインジウム合金などの低融点金属、
あるいは導電性ペーストから成る突起状導体（以下バン
プという）３８ａ、３８ｂ、３８ｃ、３８ｄが形成され
ている。The single-sided circuit boards 30A, 30B, 30C,
The conductor circuit 32 having a predetermined pattern is provided on one surface of 30D.
a, 32b, 32c, and 32d are formed, and an adhesive layer 34 is provided on the other surface. The adhesive layer 3
4, the core substrate 20 and the single-sided circuit boards 30A, 30
B, 30C and 30D are adhered. Each of the single-sided circuit boards 30A, 30B, 30C, 30D has via holes 36a, 36b, 3
6c and 36d are formed, and a low melting point metal such as solder or an indium alloy is formed on the upper portion of the via hole (the surface of the via hole opposite to the surface on which the conductive circuit is formed).
Alternatively, projecting conductors (hereinafter referred to as bumps) 38a, 38b, 38c, 38d made of conductive paste are formed.
【００２９】即ち、多層プリント配線板１０において
は、最下層の片面回路基板３０Ａの導体回路３２ａは、
バイアホール３６ａを介してバンプ３８ａに接続されて
いる。該バンプ３８ａは、片面回路基板３０Ｂの導体回
路３２ｂと当接し、両者の接続を取る。該導体回路３２
ｂとバイアホール３６ｂを介して接続されたバンプ３８
ｂは、コア基板２０のスルーホール２４（多層化された
後はバイアホールとなる）と接触し、導通が取られてい
る。該コア基板２０のスルーホール２４は、上面側の片
面回路基板３０Ｃのバンプ３８ｃと接続されている。該
バンプ３８ｃとバイアホール３６ｃを介して接続された
導体回路３２ｃは、最上面の片面回路基板３０Ｄのバン
プ３８ｄと接続されている。該バンプ３８ｄは、バイア
ホール３６ｄを介して導体回路３２ｄと接続されてい
る。該最上面の片面回路基板３０Ｄの片面又は両面に
は、ベアチップ等の電子部品を搭載できる。このよう
に、多層プリント配線板の最下層の片面回路基板３０Ａ
の導体回路３２ａと、最上層の片面回路基板３０Ｄの導
体回路３２上のチップ部品（図示せず）とが、バイアホ
ール３６ａ、３６ｂ、３６ｃ、３６ｄを介して接続され
ている。これらのバイアホールは、インターステシャル
バイアホールを構成する。That is, in the multilayer printed wiring board 10, the conductor circuit 32a of the lowermost single-sided circuit board 30A is
It is connected to the bump 38a via the via hole 36a. The bump 38a comes into contact with the conductor circuit 32b of the single-sided circuit board 30B to establish a connection between them. The conductor circuit 32
b and a bump 38 connected via a via hole 36b
b is in contact with the through hole 24 of the core substrate 20 (which becomes a via hole after being multilayered), and conduction is established. The through hole 24 of the core substrate 20 is connected to the bump 38c of the single-sided circuit board 30C on the upper surface side. The conductor circuit 32c connected to the bump 38c via the via hole 36c is connected to the bump 38d of the uppermost single-sided circuit board 30D. The bump 38d is connected to the conductor circuit 32d via the via hole 36d. Electronic components such as bare chips can be mounted on one or both sides of the uppermost single-sided circuit board 30D. As described above, the lowermost single-sided circuit board 30A of the multilayer printed wiring board is provided.
And a chip component (not shown) on the conductor circuit 32 of the uppermost single-sided circuit board 30D are connected via via holes 36a, 36b, 36c and 36d. These via holes constitute an interstitial via hole.
【００３０】引き続き、本発明の片面回路基板を用いた
多層プリント配線板１０の製造方法について説明する。
ここでは、先ず、コア基板２０の製造方法について図２
を参照して述べる。コア基板としては、ガラス布基材エ
ポキシ樹脂基板、ガラス布基材ＢＴ（ビスマレイミド−
トリアジン）樹脂基板などのリジッド基板であれば、公
知のものを使用することができる。具体的には、図２の
工程（Ａ）に示すようにガラス布基材ＢＴ（ビスマレイ
ドミド−トリアジン）樹脂製の基板２２の両面に銅箔２
１を貼付た銅張積層板を出発材とする。工程（Ｂ）に示
すように、該基板２２にスルーホール用の穴２２ａを穿
設した後、無電解めっき処理を施し、該穴２２ａ内に銅
めっきを施すことによりスルーホール２４を形成する。
工程（Ｃ）に示すように、予め図示しないエッチングレ
ジストを塗布した後、エッチング処理を施し、銅箔２１
の不要部分を除去することで、所定の導体回路２５を形
成する。工程（Ｄ）に示すよう、該導体回路２５及びス
ルーホール２４の表面に黒化−還元処理を施して粗化す
る。工程（Ｅ）に示すように、充填樹脂２６をロールコ
ータにより均一に塗布し、該充填樹脂を硬化させた後、
該充填樹脂をベルトサンダー等で導体回路２５が表面に
露出するまで研磨し、両面が平坦なコア基板２０を製造
する。Next, a method of manufacturing the multilayer printed wiring board 10 using the single-sided circuit board of the present invention will be described.
Here, first, a method of manufacturing the core substrate 20 is described with reference to FIG.
Will be described with reference to FIG. As the core substrate, a glass cloth base epoxy resin substrate, a glass cloth base BT (bismaleimide-
A known substrate can be used as long as it is a rigid substrate such as a triazine) resin substrate. Specifically, as shown in the step (A) of FIG. 2, a copper foil 2 is formed on both sides of a substrate 22 made of a glass cloth base material BT (bismaleidamide-triazine) resin.
1 is used as a starting material. As shown in step (B), a hole 22a for a through hole is formed in the substrate 22, and then an electroless plating process is performed, and a copper plating is performed in the hole 22a to form a through hole 24.
As shown in the step (C), after an etching resist (not shown) is applied in advance, an etching process is applied to the copper foil 21.
A predetermined conductor circuit 25 is formed by removing unnecessary portions of the above. As shown in the step (D), the surfaces of the conductor circuit 25 and the through holes 24 are subjected to a blackening-reduction treatment to be roughened. As shown in the step (E), the filling resin 26 is uniformly applied by a roll coater, and after the filling resin is cured,
The filled resin is polished with a belt sander or the like until the conductive circuit 25 is exposed on the surface, and the core substrate 20 having both flat surfaces is manufactured.
【００３１】該コア基板２０は、スルーホール２４の内
部、及び、導体回路２５の側面２５ａが粗化され、導体
回路２５と充填樹脂２６との接着性が改善されている。
このため、該導体回路２５と充填樹脂２６との界面を起
点として図１を参照して上述した接着剤層３４で、クラ
ックの発生するのを防止できる。In the core substrate 20, the inside of the through hole 24 and the side surface 25a of the conductor circuit 25 are roughened, and the adhesiveness between the conductor circuit 25 and the filling resin 26 is improved.
Therefore, cracks can be prevented from occurring in the adhesive layer 34 described above with reference to FIG. 1 starting from the interface between the conductive circuit 25 and the filling resin 26.
【００３２】引き続き、図３、図４を参照して本発明の
片面回路基板３０の製造方法について説明する。図３の
工程（Ａ）に示すように、片面に金属層４２の形成され
た絶縁基材４０を出発材とする。ここで、使用する絶縁
基材４０としては、有機系絶縁性基材であれば使用で
き、具体的には、アラミド不織布−エポキシ樹脂基材、
ガラス布エポキシ樹脂基材、アラミド不織布−ポリイミ
ド基材、ビスマレイミドトリアジン樹脂基材から選ばれ
るリジッド（硬質）の積層基材、あるいは、ポリフェニ
レンエーテル（ＰＰＥ）フィルム、ポリイミド（ＰＩ）
などのフィルムからなるフレキシブル基材から選ばれる
１種であることが望ましい。前記絶縁基材４０としては
リジッドな積層基材であることが望ましく、特に片面銅
張積層板であることが好適である。金属層４２がエッチ
ングされた後の取扱中に配線パターンやバイアホールの
位置がずれることがなく、位置精度に優れるからであ
る。Next, a method for manufacturing the single-sided circuit board 30 of the present invention will be described with reference to FIGS. As shown in step (A) of FIG. 3, an insulating base material 40 having a metal layer 42 formed on one surface is used as a starting material. Here, as the insulating base material 40 to be used, any organic insulating base material can be used. Specifically, an aramid nonwoven fabric-epoxy resin base material,
Rigid (hard) laminated substrate selected from glass cloth epoxy resin substrate, aramid nonwoven-polyimide substrate, bismaleimide triazine resin substrate, or polyphenylene ether (PPE) film, polyimide (PI)
It is desirably one kind selected from a flexible substrate composed of a film such as The insulating base material 40 is preferably a rigid laminated base material, and particularly preferably a single-sided copper-clad laminate. This is because the positions of the wiring patterns and the via holes do not shift during handling after the metal layer 42 is etched, and the positional accuracy is excellent.
【００３３】また、絶縁基材４０に形成された金属層４
２は、銅箔を使用できる。銅箔は密着性改善のため、マ
ット処理されていてもよい。ここでは、片面銅張積層板
を使用する。片面銅張積層板は、エポキシ樹脂、フェノ
ール樹脂、ビスマレイミド−トリアジン樹脂などの熱硬
化性樹脂をガラスクロスに含浸させてＢステージとした
プリプレグと銅箔を積層して加熱プレスすることにより
得られる基板である。片面銅張積層板は、リジッドな基
板であり、扱いやすくコスト的にも最も有利である。ま
た、絶縁基材４０の表面に、金属を蒸着した後、電解め
っきを用い、金属層を形成することもできる。絶縁基材
４０の厚さは１０〜２００μｍ、好ましくは１５〜１０
０μｍであり、２０〜８０μｍが最適である。絶縁性を
確保するためである。これらの範囲より薄くなると強度
が低下して取扱が難しくなり、逆に厚すぎると微細なバ
イアホールの形成および導電性材料による充填が難しく
なるからである。一方、金属層４２の厚さは、５〜３５
μｍ、好ましくは８〜３０μｍであり、１２〜２５μｍ
が好適である。これは、後述するようにレーザ加工にて
孔明けした際に、薄すぎると貫通してしまうからであ
り、逆に厚すぎるとエッチングにより、ファインパター
ンを形成し難いからである。The metal layer 4 formed on the insulating base material 40
2 can use a copper foil. The copper foil may be matted for improving the adhesion. Here, a single-sided copper-clad laminate is used. The single-sided copper-clad laminate is obtained by impregnating a glass cloth with a thermosetting resin such as an epoxy resin, a phenol resin, and a bismaleimide-triazine resin, laminating a prepreg and a copper foil in a B stage, and hot pressing. It is a substrate. The single-sided copper-clad laminate is a rigid substrate, is easy to handle, and is most advantageous in terms of cost. Alternatively, after depositing a metal on the surface of the insulating base material 40, a metal layer can be formed using electrolytic plating. The thickness of the insulating base material 40 is 10 to 200 μm, preferably 15 to 10 μm.
0 μm, and most preferably 20 to 80 μm. This is to ensure insulation. If the thickness is smaller than these ranges, the strength is reduced and handling becomes difficult. On the other hand, if the thickness is too large, it becomes difficult to form fine via holes and fill with a conductive material. On the other hand, the thickness of the metal layer 42 is 5 to 35.
μm, preferably 8 to 30 μm, and 12 to 25 μm
Is preferred. This is because, as will be described later, when a hole is formed by laser processing, if the hole is too thin, it will penetrate, and if it is too thick, it is difficult to form a fine pattern by etching.
【００３４】ついで、レーザ加工により、絶縁基材４０
に非貫通孔４０ａを開ける（工程（Ｂ））。レーザ加工
機としては、炭酸ガスレーザ加工機、ＵＶレーザ加工
機、エキシマレーザ加工機などを使用できる。また、孔
径は２０〜１５０μｍがよい。炭酸ガスレーザ加工機
は、加工速度が速く、安価に加工できるため工業的に用
いるには最も適しており、本願発明に最も望ましいレー
ザ加工機である。ここで、炭酸ガスレーザ加工機を用い
た場合には、該穴４０ａ内であって、金属層４２の表面
にわずかながら溶融した樹脂が残りやすいため、デスミ
ア処理することが、接続信頼性を確保するため望まし
い。Next, the insulating substrate 40 is processed by laser processing.
Then, a non-through hole 40a is opened (step (B)). As the laser beam machine, a carbon dioxide laser beam machine, a UV laser beam machine, an excimer laser beam machine or the like can be used. The pore size is preferably 20 to 150 μm. The carbon dioxide laser processing machine is most suitable for industrial use because it can be processed at a high processing speed and at low cost, and is the most desirable laser processing machine for the present invention. Here, when a carbon dioxide laser processing machine is used, a small amount of molten resin is likely to remain on the surface of the metal layer 42 in the hole 40a, so that desmear treatment ensures connection reliability. Desirable.
【００３５】引き続き、レーザ加工で開けた非貫通孔４
０ａに電解めっきを充填してバイアホール３６ａとする
（工程（Ｅ））。なお、電解めっきを一部充填し残存部
分に導電性ペーストを充填して行うこともできる。この
場合は、バンプを同時に形成することができる。電解め
っきとしては、例えば、銅、金、ニッケル、ハンダめっ
きを使用できるが、特に、電解銅めっきが最適である。
導電性ペーストは、銀、銅、金、ニッケル、半田から選
ばれる少なくとも１種以上の金属粒子からなる導電性ペ
ーストを使用できる。また、前記金属粒子としては、金
属粒子の表面に異種金属をコーティングしたものも使用
できる。具体的には銅粒子の表面に金、銀から選ばれる
貴金属を被覆した金属粒子を使用することができる。な
お、導電性ペーストとしては、金属粒子に、エポキシ樹
脂、フェノール樹脂などの熱硬化性樹脂、ポリフェニレ
ンスルフィド（ＰＰＳ）などの熱可塑性樹脂を加えた有
機系導電性ペーストが望ましい。本実施態様では、レー
ザ加工にて孔径２０〜１５０μｍの微細径の孔を穿設
し、電解めっきを充填するが、導電性ペーストを充填す
る場合と比べて気泡が抜けやすく有利である。Subsequently, the non-through hole 4 opened by laser processing
0a is filled with electrolytic plating to form via holes 36a (step (E)). It should be noted that the electroplating may be partially filled and the remaining portion may be filled with a conductive paste. In this case, bumps can be formed simultaneously. As the electrolytic plating, for example, copper, gold, nickel, and solder plating can be used. In particular, electrolytic copper plating is most suitable.
As the conductive paste, a conductive paste composed of at least one or more metal particles selected from silver, copper, gold, nickel, and solder can be used. Further, as the metal particles, those obtained by coating the surface of metal particles with a dissimilar metal can also be used. Specifically, metal particles in which the surface of copper particles is coated with a noble metal selected from gold and silver can be used. As the conductive paste, an organic conductive paste obtained by adding a thermosetting resin such as an epoxy resin or a phenol resin to a metal particle or a thermoplastic resin such as polyphenylene sulfide (PPS) is preferable. In this embodiment, fine holes having a hole diameter of 20 to 150 μm are formed by laser processing and filled with electrolytic plating. However, compared to the case where conductive paste is filled, bubbles are easily removed, which is advantageous.
【００３６】電解めっきは、絶縁基材４０に形成された
金属層４２をめっきリードとして行う。前記金属層４２
は、絶縁基材４０上の全面に形成されているため、電界
密度が均一となり、非貫通孔を電解めっきにて均一な高
さで充填することができる。この実施態様では、電解め
っきにより非貫通孔を完全充填する。ここで、電解めっ
き前に、非貫通孔４０ａ内の金属層４２の表面を酸など
で活性化処理しておくとよい。めっきを行う際には、絶
縁基材４０に形成された金属層４２の表面側に電解めっ
きが析出しないように、工程（Ｃ）に示すよう金属層４
２側にマスク４８をかけておくか、或いは、工程（Ｄ）
に示すように同じ絶縁基材４０を２枚、金属層４２同士
を積層密着させてめっき液に触れないようにして、電解
めっきを行ことが好ましい。In the electroplating, the metal layer 42 formed on the insulating base material 40 is used as a plating lead. The metal layer 42
Is formed over the entire surface of the insulating base material 40, the electric field density becomes uniform, and the non-through holes can be filled with electrolytic plating at a uniform height. In this embodiment, the non-through holes are completely filled by electrolytic plating. Here, before the electrolytic plating, the surface of the metal layer 42 in the non-through hole 40a may be activated with an acid or the like. When plating, the metal layer 4 is formed as shown in step (C) so that electrolytic plating does not deposit on the surface side of the metal layer 42 formed on the insulating base material 40.
A mask 48 is put on the second side, or the step (D)
It is preferable to perform electrolytic plating while keeping two sheets of the same insulating base material 40 and the metal layers 42 in close contact with each other so as not to come into contact with the plating solution as shown in FIG.
【００３７】電解めっきした後、図４の工程（Ｆ）に示
すように孔４０ａから盛り上がった電解めっき（金属４
６）を研磨などで除去して、平坦化することもできる。
研磨は、ベルトサンダーやバフ研磨等を使用できる。After the electrolytic plating, as shown in FIG. 4F, electrolytic plating (metal 4
6) can be removed by polishing or the like to make it flat.
For polishing, a belt sander, buff polishing, or the like can be used.
【００３８】工程（Ｇ）に示すように、金属層４２をエ
ッチングして導体回路を形成するための前処理として、
ファインパターンを形成しやすくするため、あらかじ
め、非貫通孔をレーザ加工にて形成した後に金属層４２
の表面側の全面をエッチングして厚さを１〜１０μｍ、
より好ましくは２〜８μｍ程度まで薄くすることができ
る。工程（Ｈ）に示すように、所定パターンのマスクを
披覆した後、金属層４２をエッチングして導体回路３２
ａを形成する。ここでは、先ず、感光性ドライフィルム
を貼付するか、液状感光性レジストを塗布した後、所定
の回路パターンに沿って露光、現像処理してエッチング
レジストを形成した後、エッチングレジスト非形成部分
の金属層をエッチングして導体パターンを形成する。エ
ッチングは、硫酸−過酸化水素、過硫酸塩、塩化第二
銅、塩化第二鉄の水溶液から選ばれる少なくとも１種が
よい。なお、最外層のパターンについては、積層プレス
後に金属層をエッチングして形成することもできる。積
層後に金属層をエッチングする場合は、プレス面が平坦
なため、均一な圧力で熱プレスできるという利点があ
る。As shown in step (G), as a pretreatment for etching the metal layer 42 to form a conductor circuit,
In order to easily form a fine pattern, a non-through hole is formed in advance by laser processing, and then the metal layer 42 is formed.
Etching the entire surface on the front side of the thickness of 1 ~ 10μm,
More preferably, the thickness can be reduced to about 2 to 8 μm. As shown in the step (H), after the mask of the predetermined pattern is covered, the metal layer 42 is etched to form the conductor circuit 32.
a is formed. Here, first, after applying a photosensitive dry film or applying a liquid photosensitive resist, exposure and development are performed along a predetermined circuit pattern to form an etching resist. The layer is etched to form a conductor pattern. For the etching, at least one selected from aqueous solutions of sulfuric acid-hydrogen peroxide, persulfate, cupric chloride, and ferric chloride is preferable. The outermost layer pattern can be formed by etching the metal layer after the lamination press. When the metal layer is etched after the lamination, the press surface is flat, and therefore, there is an advantage that hot pressing can be performed with a uniform pressure.
【００３９】なお、導体回路３２ａの表面は、粗化処理
しておくことが望ましい。図１を参照して上述した接着
剤層３４との密着性を改善し、剥離（デラミネーショ
ン）を防止するためである。粗化処理は、例えばソフト
エッチング処理や、黒化（酸化）−還元処理、銅−ニッ
ケル−リンからなる針状合金めっき（荏原ユージライト
製 商品名インタープレート）の形成、メック社製の商
品名「メックエッチボンド」なるエッチング液による表
面粗化がある。It is desirable that the surface of the conductor circuit 32a be roughened. This is for improving the adhesion with the adhesive layer 34 described above with reference to FIG. 1 and preventing peeling (delamination). The roughening treatment includes, for example, soft etching treatment, blackening (oxidation) -reduction treatment, formation of a copper-nickel-phosphorus-shaped needle-like alloy plating (trade name, manufactured by Ebara Uzilite, Interplate), trade name of MEC Corporation There is surface roughening due to an etchant called "mech etch bond".
【００４０】次に、工程（Ｉ）にて、導体回路３２ａを
形成した面とは反対側の、バイアホール３６ａ表面にバ
ンプ３８ａを形成する。バンプ３８ａは、例えば、導電
性ペーストを所定位置に開口の設けられたメタルマスク
を用いてスクリーン印刷する方法、低融点金属である半
田ペーストを印刷する方法、半田めっきを行う方法、あ
るいは半田溶融液に浸漬する方法により形成することが
できる。前記低融点金属としては、Ｐｂ−Ｓｎ系半田、
Ａｇ−Ｓｎ系半田、インジウム半田等を使用することが
できる。前記バンプの絶縁基材４０からの高さとして
は、３〜６０μｍが望ましい。この理由は、３μｍ未満
では、バンプの変形により、バンプの高さのばらつきを
許容することができず、また、６０μｍを越えると抵抗
値が高くなる上、バンプを変形した際に横方向に拡がっ
てショートの原因となる。Next, in step (I), a bump 38a is formed on the surface of the via hole 36a opposite to the surface on which the conductor circuit 32a is formed. The bump 38a is formed by, for example, a method of screen-printing a conductive paste using a metal mask provided with an opening at a predetermined position, a method of printing a solder paste that is a low-melting-point metal, a method of performing solder plating, or a method of performing solder plating. It can be formed by a method of immersion in the glass. Pb-Sn based solder,
Ag-Sn based solder, indium solder, or the like can be used. The height of the bump from the insulating base material 40 is preferably 3 to 60 μm. The reason for this is that if the thickness is less than 3 μm, variations in the height of the bump cannot be tolerated due to the deformation of the bump, and if it exceeds 60 μm, the resistance value increases and the bump spreads in the horizontal direction when the bump is deformed. Short circuit.
【００４１】この状態で、もしくは、バンプを形成する
前に、導体回路３２ａ、バイアホール３６ａの検査が可
能である。上述したように従来技術の多層プリント配線
板では、積層して完成後でなければ、導体回路の検査を
行えなかったのに対して、本実施態様では、片面回路基
板３０Ａを、積層する前に不良個所の有無を検査するこ
とかでき、後述する積層段階では、不良のない片面回路
基板３０Ａのみを用いることができるので、多層プリン
ト配線板としての高い歩留まりが得られる。In this state or before forming the bumps, the conductor circuit 32a and the via hole 36a can be inspected. As described above, in the conventional multilayer printed wiring board, the conductor circuit cannot be inspected until after lamination and completion, whereas in this embodiment, before the single-sided circuit board 30A is laminated, The presence / absence of a defective portion can be inspected, and only a single-sided circuit board 30A having no defect can be used in the later-described lamination stage, so that a high yield as a multilayer printed wiring board can be obtained.
【００４２】本発明の片面回路基板は、複数の片面回路
基板を相互に積層接着したり、図２に示したコア基板２
０に積層接着される。この場合の接着剤は、例えば、工
程（Ｊ）に示すように、該絶縁基材４０のバンプ３８ａ
側の表面全面に、樹脂を塗布して、乾燥することによ
り、未硬化樹脂からなる接着剤層３４が形成される。接
着剤層３４は、片面回路基板の導体回路形成面もしく
は、その反対側面、または、導体回路を有するコア基板
２０の導体回路２５の形成面のいずれか全面に塗布して
形成することができ、接着剤層に導通のための孔明けの
必要がない。接着剤層３４は、有機系接着剤からなるこ
とが望ましく、有機系接着剤としては、エポキシ樹脂、
ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（Ｐ
ＰＥ：Ｐｏｌｙｐｈｅｎｙｌｅｎ ｅｔｈｅｒ）、エポ
キシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂と
シリコーン樹脂との複合樹脂、ＢＴレジンから選ばれる
少なくとも１種の樹脂であることが望ましい。The single-sided circuit board of the present invention can be formed by laminating and bonding a plurality of single-sided circuit boards to each other,
0 is laminated and adhered. In this case, for example, as shown in the step (J), the adhesive is used as the bump 38a of the insulating base material 40.
By applying and drying a resin on the entire surface on the side, an adhesive layer 34 made of an uncured resin is formed. The adhesive layer 34 can be formed by coating the entire surface of the conductor circuit forming surface of the single-sided circuit board or the opposite side thereof, or the entire surface of the conductor circuit 25 of the core substrate 20 having the conductor circuit, There is no need to make holes for conduction in the adhesive layer. The adhesive layer 34 is preferably made of an organic adhesive. As the organic adhesive, epoxy resin,
Polyimide resin, thermosetting polyphenolene ether (P
It is desirable that the resin be at least one resin selected from PE (Polyphenyl ether), a composite resin of an epoxy resin and a thermoplastic resin, a composite resin of an epoxy resin and a silicone resin, and BT resin.
【００４３】有機系接着剤である未硬化樹脂の塗布方法
は、カーテンコータ、スピンコータ、ロールコータ、ス
プレーコート、スクリーン印刷などを使用できる。ま
た、接着剤層の形成は、接着剤シートをラミネートする
ことによってもできる。接着剤層の厚さは、５〜５０μ
ｍが望ましい。接着剤層は、取扱が容易になるため、予
備硬化（プレキュア）しておくことが好ましい。As a method of applying the uncured resin as an organic adhesive, a curtain coater, a spin coater, a roll coater, a spray coat, a screen printing, or the like can be used. Further, the formation of the adhesive layer can also be performed by laminating an adhesive sheet. The thickness of the adhesive layer is 5-50μ
m is desirable. The adhesive layer is preferably pre-cured (pre-cured) for easy handling.
【００４４】引き続き、図２を参照して上述したコア基
板２０と、図３及び図４を参照して上述した片面回路基
板３０との積層工程について図５を参照して説明する。
工程（Ｋ）に示すように、該片面回路基板３０Ａと、上
述したと同様な工程で形成された片面回路基板３０Ｂ、
３０Ｃ、３０Ｄと、コア基板２０とを積み重ねる。ここ
で、全ての片面回路基板３０Ａ、３０Ｂ、３０Ｃ、３０
Ｄ、及びコア基板２０は、不良個所の検査が済んだもの
を用いる。先ず、片面回路基板３０Ａの有機系接着剤層
３４の上に片面回路基板３０Ｂを、又、該片面回路基板
３０Ｂの有機系接着剤層３４の上にコア基板２０を載置
する。ここで、該コア基板の上には、片面回路基板３０
Ｃ、３０Ｄを反転、即ち、片面回路基板３０Ｃの有機系
接着剤層３４が該コア基板２０側へ向き、又、片面回路
基板３０Ｄの有機系接着剤層３４が該片面回路基板３０
Ｃ側に向くように重ね合わせる。この重ね合わせは、片
面回路基板３０及びコア基板２０の周囲に設けられたガ
イドホール（図示せず）をガイドピン（図示せず）に挿
通することで位置合わせしながら行う。ここで、積層さ
れた基板の図中サイクルＣの部分を拡大して（Ｍ）とし
て示す。また、位置合わせは、画像処理にて行ってもよ
い。Next, the step of laminating the core substrate 20 described above with reference to FIG. 2 and the single-sided circuit board 30 described above with reference to FIGS. 3 and 4 will be described with reference to FIG.
As shown in the step (K), the single-sided circuit board 30A and the single-sided circuit board 30B formed in the same steps as described above,
30C and 30D and the core substrate 20 are stacked. Here, all the single-sided circuit boards 30A, 30B, 30C, 30
D and the core substrate 20 that have been inspected for defective portions are used. First, the single-sided circuit board 30B is placed on the organic adhesive layer 34 of the single-sided circuit board 30A, and the core substrate 20 is placed on the organic adhesive layer 34 of the single-sided circuit board 30B. Here, a single-sided circuit board 30 is placed on the core board.
C, 30D are reversed, that is, the organic adhesive layer 34 of the single-sided circuit board 30C faces the core substrate 20 side, and the organic adhesive layer 34 of the single-sided circuit board 30D is
Overlap so that it faces the C side. This superposition is performed while inserting a guide hole (not shown) provided around the single-sided circuit board 30 and the core board 20 into a guide pin (not shown). Here, the portion of cycle C in the figure of the stacked substrates is enlarged and shown as (M). The alignment may be performed by image processing.
【００４５】最後に、工程（Ｌ）に示すように、重ね合
わせた基板を、熱プレスを用いて１５０〜２００℃で加
熱し、５〜１００ｋｇｆ／ｃｍ2 、望ましくは２０〜５
０ｋｇｆ／ｃｍ2 で加圧プレスすることにより、各片面
回路基板３０Ａ、３０Ｂ、３０Ｃ、３０Ｄおよびコア基
板２０を、１度のプレス成形により多層状に一体化す
る。積層された基板の図中サイクルＣの部分を拡大して
（Ｎ）として示す。ここでは、先ず、加圧されること
で、該片面回路基板３０Ａのバンプ３８ａが、該バンプ
３８ａと片面回路基板３０Ｂ側の導体回路３２ｂとの間
に介在している未硬化の接着剤（絶縁性樹脂）を周囲に
押し出し、該バンプ３８ａが導体回路３２ｂと、当接し
両者の接続を取る。同様に他の片面回路基板３０Ｂ、３
０Ｃ、３０Ｄのバンプ３８ｂ、３８ｃ、３８ｄと導体回
路との接続が取られる。更に、加圧と同時に加熱される
ことで、片面回路基板３０Ａの接着剤層３４が硬化し、
片面回路基板３０Ｂとの間で強固な接着が行われる。な
お、熱プレスとしては、真空熱プレスを用いることが好
適である。これにより図１を参照して上述した多層プリ
ント配線板１０が完成する。Finally, as shown in the step (L), the superposed substrates are heated at 150 to 200 ° C. by using a hot press to obtain 5 to 100 kgf / cm 2 , preferably 20 to 5 kgf / cm 2 .
The single-sided circuit boards 30A, 30B, 30C, 30D and the core board 20 are integrated into a multilayer by a single press molding by pressing under a pressure of 0 kgf / cm 2 . The portion of cycle C in the figure of the stacked substrates is enlarged and shown as (N). Here, first, by applying pressure, the bump 38a of the single-sided circuit board 30A causes the uncured adhesive (insulating) interposed between the bump 38a and the conductor circuit 32b on the single-sided circuit board 30B side. ), And the bump 38a abuts on the conductive circuit 32b to establish a connection between them. Similarly, the other single-sided circuit boards 30B, 3
The connection between the bumps 38b, 38c, 38d of 0C and 30D and the conductor circuit is established. Further, the adhesive layer 34 of the single-sided circuit board 30A is cured by being heated simultaneously with the pressing,
Strong bonding is performed with the single-sided circuit board 30B. It is preferable to use a vacuum hot press as the hot press. Thus, the multilayer printed wiring board 10 described above with reference to FIG. 1 is completed.
【００４６】ついで、別の実施態様について図７に沿っ
て説明する。図７の工程（Ａ）において用意された片面
銅張積層板４０に、工程（Ｂ）に示すように、主として
導電ペーストの印刷用のマスクとして使用される保護フ
ィルム１００を貼付し、工程（Ｃ）にてこの片面銅張積
層板４０にレーザ加工を施して非貫通孔を設ける。この
保護フィルム１００としては、例えば表面に粘着層を設
けたポリエチレンテレフタレートフィルム（ＰＥＴ）を
使用できる。金属層４２にめっきが析出しないように、
工程（Ｄ）のように保護フィルム４８を貼付するか、工
程（Ｅ）のように金属層４２同士を密着させて、電解め
っき液に接触しないようにし、工程（Ｆ）において、こ
の非貫通孔の一部を電解めっき４６で充填する。さらに
工程（Ｇ）において、残りの空間に導電性ペースト４６
０を充填する。このような実施形態では、電解めっきの
高さのばらつきを導電ペースト４６０により是正してバ
ンプの高さをそろえることができる。なお、この場合導
電性ペーストの代えて低融点金属を充填することもでき
る。Next, another embodiment will be described with reference to FIG. As shown in step (B), a protective film 100 mainly used as a mask for printing a conductive paste is attached to the single-sided copper-clad laminate 40 prepared in step (A) of FIG. In step (1), the single-sided copper-clad laminate 40 is subjected to laser processing to provide non-through holes. As the protective film 100, for example, a polyethylene terephthalate film (PET) having a surface provided with an adhesive layer can be used. In order not to deposit plating on the metal layer 42,
In step (D), a protective film 48 is attached, or as in step (E), the metal layers 42 are brought into close contact with each other so as not to come into contact with the electrolytic plating solution. Is filled with electrolytic plating 46. Further, in the step (G), the conductive paste 46 is added to the remaining space.
Fill with zeros. In such an embodiment, variations in the height of the electrolytic plating can be corrected by the conductive paste 460 to make the heights of the bumps uniform. In this case, a low melting point metal can be filled instead of the conductive paste.
【００４７】前記電解めっきの非貫通孔の充填率（電解
めっきの高さｔ×１００／非貫通孔の深さＴ：図８のＬ
参照）は、平均で５０％以上、１００％未満、より好ま
しくは、５５％〜９５％であり、６０％〜９０％が最適
である。前記保護フィルム１００の開口に充填された導
電ペースト４６０は、バンプとなる。さらに、工程
（Ｈ）にて導電性ペースト４６０を保護するフィルム１
０１を貼付して金属層４２をエッチングして導体回路を
設ける。工程（Ｉ）にてフィルム１０１を除去して、導
電性ペースト４６０で形成されたバンプを露出させ、本
発明の片面回路基板３０Ｅを得る。The filling rate of the non-through hole of the electrolytic plating (the height t × 100 of the electrolytic plating / the depth T of the non-through hole: L in FIG. 8)
) Is 50% or more and less than 100% on average, more preferably 55% to 95%, and most preferably 60% to 90%. The conductive paste 460 filled in the opening of the protective film 100 becomes a bump. Further, the film 1 for protecting the conductive paste 460 in the step (H)
01 is attached and the metal layer 42 is etched to provide a conductor circuit. In the step (I), the film 101 is removed to expose the bumps formed by the conductive paste 460, thereby obtaining the single-sided circuit board 30E of the present invention.
【００４８】前記導電ペーストからなるバンプは、半硬
化状態であることが望ましい。導電ペーストは、半硬化
状態でも硬く、熱プレス時に軟化した有機接着剤層を貫
通させることができる。また、プレス時に変形して接触
面積が増大し、導通抵抗を低くすることができるだけで
なく、バンプの高さのばらつきを是正することができ
る。なお、バイアホールおよびバンプ部分の構造の写真
を図９に記載する。さらに工程（Ａ）〜（Ｉ）にて得ら
れた片面回路基板３０Ｅを工程（Ｊ）にて、中心に接着
剤層８０を介して３層ずつ対向する向きに積層する。こ
の重ね合わせは、片面回路基板３０及びコア基板２０の
周囲に設けられたガイドホール（図示せず）をガイドピ
ン（図示せず）に挿通することで位置合わせしながら行
う。また、位置合わせは、画像処理にて行ってもよい。
さらに熱プレスして工程（Ｋ）に示すような多層プリン
ト配線板１０を製造するのである。It is desirable that the bump made of the conductive paste is in a semi-cured state. The conductive paste is hard even in a semi-cured state, and can penetrate the organic adhesive layer softened during hot pressing. In addition, the contact area increases due to deformation at the time of pressing, so that not only the conduction resistance can be reduced, but also the variation in bump height can be corrected. FIG. 9 shows photographs of the structures of the via hole and the bump portion. Further, the single-sided circuit boards 30E obtained in the steps (A) to (I) are laminated in the step (J) so that three layers are opposed to each other with the adhesive layer 80 interposed therebetween. This superposition is performed while inserting a guide hole (not shown) provided around the single-sided circuit board 30 and the core board 20 into a guide pin (not shown). The alignment may be performed by image processing.
Further, the multilayer printed wiring board 10 as shown in the step (K) is manufactured by hot pressing.
【００４９】上述した実施態様では、４層および６層の
片面回路基板３０が重ね合わされた多層プリント配線板
を例にとり説明したが、３層あるいは５層以上の多層プ
リント配線板にも本発明の片面回路基板を使用できる。
更に、従来技術の方法で作成された片面プリント基板、
両面プリント基板、両面スルーホールプリント基板、多
層プリント基板等に本発明の片面回路基板を積層して多
層プリント配線板を製造することもできる。In the above embodiment, a multilayer printed wiring board in which four-layer and six-layer single-sided circuit boards 30 are superposed has been described as an example. However, the present invention can be applied to a multilayer printed wiring board having three or five or more layers. A single-sided circuit board can be used.
Furthermore, a single-sided printed circuit board made by a method of the prior art,
A multilayer printed wiring board can also be manufactured by laminating the single-sided circuit board of the present invention on a double-sided printed board, a double-sided through-hole printed board, a multilayer printed board, or the like.
【００５０】また、上述した実施態様では、バイアホー
ルを形成するための穴をレーザ加工を用いて形成した
が、ドリル加工、パンチング加工等の機械的方法で穴開
けすることも可能である。In the above-described embodiment, the holes for forming the via holes are formed by using the laser processing. However, the holes may be formed by a mechanical method such as drilling and punching.
【００５１】また、本発明の片面回路基板を用いて製造
された多層プリント配線板は、プリント配線板に一般的
に行われている種々の加工処理、例えば、表面へのソル
ダーレジストの形成、表面の導体回路へのニッケル／金
めっきやハンダ処理、穴開け加工、キャビティー加工、
スルーホールめっき処理等を施すことができる。The multilayer printed wiring board manufactured by using the single-sided circuit board of the present invention can be formed by various processings generally performed on a printed wiring board, for example, formation of a solder resist on the surface, Nickel / gold plating, soldering, drilling, cavity processing,
Through-hole plating can be performed.
【００５２】[0052]
【発明の効果】以上のように、本発明によれば、所定の
配線パターンを形成した導体回路を有する片面回路基板
が、予め個々に製造される。このため、該片面回路基板
を積層する前に、導体回路等の不良個所の有無を検査す
ることで、積層段階では、不良のない片面回路基板のみ
を用いることが可能となる。即ち、本発明の片面回路基
板を用いることにより、製造段階での不良発生が少なく
なり、ＩＶＨ構造の多層プリント配線板を高い歩留まり
で製造できる。As described above, according to the present invention, single-sided circuit boards having conductor circuits on which predetermined wiring patterns are formed are individually manufactured in advance. Therefore, by inspecting the presence or absence of a defective portion such as a conductor circuit before laminating the single-sided circuit boards, it is possible to use only a single-sided circuit board having no defect in the laminating stage. That is, by using the single-sided circuit board of the present invention, the occurrence of defects in the manufacturing stage is reduced, and a multilayer printed wiring board having an IVH structure can be manufactured with a high yield.
【００５３】また、本発明の片面回路基板を用いること
により、従来技術のようにプリプレグを積み重ねながら
熱プレスを繰り返す必要がない。即ち、片面回路基板を
複数枚重ねて、該片面回路基板に配設された接着剤層を
介して、１度に熱プレスすることができる。このため、
複雑な熱プレス工程を繰り返す必要がなく、ＩＶＨ構造
の多層プリント配線板を短時間で効率良く製造すること
ができる。さらに、１回のプレスにより物理的な力で一
体化しているため、接続信頼性にも優れている。Further, by using the single-sided circuit board of the present invention, it is not necessary to repeat hot pressing while stacking prepregs as in the prior art. That is, a plurality of single-sided circuit boards can be stacked and hot-pressed at once via an adhesive layer provided on the single-sided circuit board. For this reason,
There is no need to repeat a complicated heat press process, and a multilayer printed wiring board having an IVH structure can be efficiently manufactured in a short time. Furthermore, since the components are integrated by physical force by one press, the connection reliability is excellent.
【００５４】さらに、本発明では、片面回路基板を製造
するにあたり、絶縁性基板の非貫通孔の形成は、レーザ
加工により行うのであるが、接着剤層にレーザ加工で孔
明けする必要がなく、絶縁性基材と接着剤層を同時にレ
ーザ加工で孔明けしなくともよい。つまり、絶縁性基板
をレーザ加工で孔明けした後、片面回路基板もしくは導
体回路を有する基板に接着剤層を形成できるのである。
このため、孔明け後のデスミア処理を接着剤層の形成前
に実施することができることになり、デスミア処理によ
り接着剤層が浸食されることがない。また、非貫通孔を
電解めっきを充填する場合は、絶縁性基板にレーザ加工
にて非貫通孔を形成、電解めっき充填後に、片面回路基
板もしくは導体回路を有する基板に接着剤層を形成でき
るため、電解めっき液と接着剤層が接触することはな
い。従って、めっき液により接着剤層が浸食されること
がない。接着剤層は、最終工程の加熱プレスに至るまで
は未硬化であるため、デスミア処理やめっき液で劣化し
やすいが、本願発明では、このような問題の発生を防止
し、信類性の高い基板を容易に形成できるという特徴を
持つ。また、本発明の片面回路基板において、絶縁性基
材の非貫通孔に、電解めっきを充填してバイアホールを
形成するとともに、前記絶縁性基材の導体回路を形成し
た面の反対側のバイアホールの表面には、導電ペースト
あるいは低融点金属にて突起状導体を形成するため、加
熱プレスの際に導電ペーストあるいは低融点金属が変形
して電解めっきの高さのばらつきを吸収することができ
るため、接続不良を防止して接続信頼性に優れた多層プ
リント配線板が得られる。さらに、本発明では、接着剤
層に予め導通のための孔を形成しておく必要はないた
め、接着剤層の孔と有機系絶縁基板に設けた突起状導体
との位置ずれにより導通不良を起こすことがない。ま
た、本発明では、電解めっきで充填されたバイアホール
上に導電性ベーストあるいは低融点金属からなる突起状
導体を形成するため、多層プリント配線板における上下
導体層の層間の電気的な接続は、比較的薄い有機系接着
剤層のみを貫通させて行えば足りる。それ故、突起状導
体の高さを低く、またその径を小さくできるため、突起
状導体のピッチ間隔を小さくでき、高密度化に対応でき
る。また、バイアホールを電解めっきで充填するため、
上下導体層間の抵抗値を低くすることができる。Further, according to the present invention, in manufacturing a single-sided circuit board, the non-through holes in the insulating substrate are formed by laser processing. However, it is not necessary to form holes in the adhesive layer by laser processing. The insulating substrate and the adhesive layer need not be simultaneously drilled by laser processing. That is, after the insulating substrate is perforated by laser processing, an adhesive layer can be formed on a single-sided circuit board or a substrate having conductive circuits.
For this reason, the desmear treatment after the opening can be performed before the formation of the adhesive layer, and the adhesive layer is not eroded by the desmear treatment. Also, when filling the non-through holes with electrolytic plating, the non-through holes are formed by laser processing on the insulating substrate, and after the electrolytic plating is filled, the adhesive layer can be formed on a single-sided circuit board or a substrate having a conductor circuit. The electrolytic plating solution does not come into contact with the adhesive layer. Therefore, the adhesive layer is not eroded by the plating solution. The adhesive layer is uncured until it is heated in the final step, so it is likely to be degraded by desmear treatment or plating solution.However, in the present invention, the occurrence of such a problem is prevented, and the reliability is high. The feature is that the substrate can be easily formed. Further, in the single-sided circuit board of the present invention, the non-through hole of the insulating base is filled with electrolytic plating to form a via hole, and the via on the opposite side of the surface of the insulating base on which the conductor circuit is formed. On the surface of the hole, a protruding conductor is formed with a conductive paste or a low-melting metal, so that the conductive paste or the low-melting metal is deformed during hot pressing, so that variations in the height of electrolytic plating can be absorbed. Therefore, a multilayer printed wiring board having excellent connection reliability by preventing connection failure can be obtained. Furthermore, in the present invention, since it is not necessary to previously form a hole for conduction in the adhesive layer, conduction failure is caused by a displacement between the hole in the adhesive layer and the projecting conductor provided on the organic insulating substrate. Never wake up. Further, in the present invention, in order to form a projecting conductor made of a conductive base or a low melting point metal on the via hole filled with electrolytic plating, the electrical connection between the upper and lower conductor layers in the multilayer printed wiring board is It suffices to penetrate only a relatively thin organic adhesive layer. Therefore, the height and the diameter of the protruding conductor can be reduced, so that the pitch interval between the protruding conductors can be reduced, and the density can be increased. Also, to fill via holes with electrolytic plating,
The resistance value between the upper and lower conductor layers can be reduced.
【図１】発明の一実施態様に係る多層プリント配線板の
縦断面図である。FIG. 1 is a longitudinal sectional view of a multilayer printed wiring board according to one embodiment of the present invention.
【図２】発明の一実施態様に係る多層プリント配線振を
構成するコア基板の製造工程図である。FIG. 2 is a manufacturing process diagram of a core substrate constituting a multilayer printed wiring board according to an embodiment of the present invention.
【図３】発明の一実施態様に係る多層プリント配線板を
構成する片面回路基板の製造工程図である。FIG. 3 is a manufacturing process diagram of a single-sided circuit board constituting a multilayer printed wiring board according to one embodiment of the present invention.
【図４】発明の一実施態様に係る多層プリント配線板を
構成する片面回路基板の製造工程図である。FIG. 4 is a manufacturing process diagram of a single-sided circuit board constituting a multilayer printed wiring board according to one embodiment of the present invention.
【図５】発明の一実施態様に係る多層プリント配線板の
製造工程図である。FIG. 5 is a manufacturing process diagram of the multilayer printed wiring board according to one embodiment of the present invention.
【図６】従来技術に係る多層プリント配線板の製造工程
図である。FIG. 6 is a manufacturing process diagram of a multilayer printed wiring board according to a conventional technique.
【図７】発明の一実施態様に係る多層プリント配線板を
構成する片面回路基板の製造工程図である。FIG. 7 is a manufacturing process diagram of a single-sided circuit board constituting a multilayer printed wiring board according to one embodiment of the present invention.
【図８】発明の一実施態様に係る多層プリント配線板を
構成する片面回路基板の製造工程図である。FIG. 8 is a manufacturing process diagram of a single-sided circuit board constituting a multilayer printed wiring board according to one embodiment of the present invention.
【図９】発明の一実施態様に係る多層プリント配線板の
バイアホール断面の金属構造を示す拡大写真である。FIG. 9 is an enlarged photograph showing a metal structure of a cross section of a via hole of a multilayer printed wiring board according to an embodiment of the present invention.
１０ 多層プリント配線板 ２０ コア基板 ２４ スルーホール ２５ 導体回路 ３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ 片面回路基
板 ３２ａ、３２ｂ、３２ｃ、３２ｄ 導体回路 ３４ 接着剤層 ３６ａ、３６ｂ、３６ｃ、３６ｄ バイアホール ３８ａ、３８ｂ、３８ｃ、３８ｄ バンプ（突起状導
体） ４０ 絶縁基材 ４０ａ 穴 ４２ 金属層 ４６ ４６０ 導電性材料 １００ 保護フィルムReference Signs List 10 multilayer printed wiring board 20 core substrate 24 through hole 25 conductor circuit 30A, 30B, 30C, 30D, 30E single-sided circuit board 32a, 32b, 32c, 32d conductor circuit 34 adhesive layer 36a, 36b, 36c, 36d via hole 38a, 38b, 38c, 38d Bump (protruding conductor) 40 Insulating base material 40a Hole 42 Metal layer 46 460 Conductive material 100 Protective film
Claims (14)
してなり、かつ前記絶縁性基材には導体回路に至る非貫
通孔を設け、その非貫通孔に、電解めっきを充填してバ
イアホールを形成するとともに、前記絶縁性基材の導体
回格を形成した面の反対側のバイアホールの表面には、
導電性ペーストあるいは低融点金属からなる突起状導体
を形成したことを特徴とする片面回路基板。1. A conductive circuit is formed on one surface of an insulating base material, and a non-through hole is formed in the insulating base material to reach the conductive circuit, and the non-through hole is filled with electrolytic plating. And forming a via hole, on the surface of the via hole on the opposite side of the surface of the insulating substrate on which the conductor ladder is formed,
A single-sided circuit board comprising a projecting conductor made of a conductive paste or a low-melting metal.
に充填されてなる請求項１に記載の片面回路基板。2. The single-sided circuit board according to claim 1, wherein the non-through holes are completely filled by electrolytic plating.
均でその非貫通孔の深さの５０％以上、１００％未満充
填されてなる請求項１または２に記載の片面回路基板。3. The single-sided circuit board according to claim 1, wherein the non-through-hole is filled by electroplating with an average of 50% or more and less than 100% of the depth of the non-through-hole.
ある請求項１〜３のいずれか１つに記載の片面回路基
板。4. The single-sided circuit board according to claim 1, wherein the insulating base is an organic insulating base.
請求項１〜４のいずれか１つに記載の片面回路基板。5. The single-sided circuit board according to claim 1, wherein the electrolytic plating is electrolytic copper plating.
る請求項１〜５のいずれか１つに記載の片面回路基板。6. The single-sided circuit board according to claim 1, wherein the insulating base is a single-sided copper-clad laminate.
面回路基板の製造方法、 一方の面に金属層が形成された絶縁性基材に、該金属
層に至る非貫通孔をレーザ加工にて形成する工程、 で形成された非貫通孔に電解めっきを充填してバイ
アホールを形成する工程、 金属層をエッチングして導体回路を形成する工程、 前記絶縁性基材の導体回路を形成した面の反対側のバ
イアホールの表面に導電性ペーストあるいは低融点金属
からなる突起状導体を形成して片面回路基板とする工
程。7. A method for manufacturing a single-sided circuit board including at least the following steps: 1. forming a non-through hole reaching a metal layer on an insulating substrate having a metal layer formed on one surface by laser processing; Forming a via hole by filling electrolytic plating into the non-through hole formed in the step of forming a conductive circuit by etching a metal layer; and forming a conductive circuit on the surface of the insulating base material on which the conductive circuit is formed. Forming a projecting conductor made of a conductive paste or a low melting point metal on the surface of the via hole on the opposite side to form a single-sided circuit board.
面回路基板の製造方法、 一方の面に金属層が形成された絶縁性基材に、該金属
層に至る非貫通孔をレーザ加工にて形成する工程、 で形成された非貫通孔に電解めっきを充填してバイ
アホールを形成した後、前記絶縁性基材の導体回路を形
成した面の反対側のバイアホールの表面に導電性ペース
トあるいは低融点金属からなる突起状導体を形成する工
程、 金属層をエッチングして導体回路を形成して片面回路
基板とする工程。8. A method for manufacturing a single-sided circuit board, comprising at least the following steps: 1. forming a non-through hole reaching the metal layer in an insulating substrate having a metal layer formed on one surface by laser processing; Forming a via hole by filling the non-through hole formed in step 1 with electrolytic plating and forming a conductive paste or a conductive paste on the surface of the via hole opposite to the surface on which the conductive circuit of the insulating base material is formed. A step of forming a projecting conductor made of a melting point metal; and a step of forming a conductor circuit by etching a metal layer to form a single-sided circuit board.
層が形成された絶縁性基材に、フィルムを貼付し、該フ
ィルムおよび絶縁性基材を貫通して該金属層に至る非貫
通孔をレーザ加工にて形成する請求項７または８に記載
の片面回路基板の製造方法。9. A non-penetrating hole which sticks a film to an insulating substrate having a metal layer formed on one surface in the above step, and penetrates the film and the insulating substrate to reach the metal layer. The method for manufacturing a single-sided circuit board according to claim 7, wherein is formed by laser processing.
である請求項７〜９のいずれか１つに記載の片面回路基
板の製造方法。10. The method for manufacturing a single-sided circuit board according to claim 7, wherein the insulating base is an organic insulating base.
ある請求項７〜１０のいずれか１つに記載の片面回路基
板の製造方法。11. The method for manufacturing a single-sided circuit board according to claim 7, wherein the insulating base is a single-sided copper-clad laminate.
る請求項７〜１１のいずれか１つに記載の片面回路基
板。12. The single-sided circuit board according to claim 7, wherein the electrolytic plating is electrolytic copper plating.
印刷することにより形成する請求項７〜１２のいずれか
１つに記載の片面回路基板の製造方法。13. The method for manufacturing a single-sided circuit board according to claim 7, wherein the projecting conductor is formed by printing a conductive paste.
トの印刷、低融点金属のめっき、または低融点金属の溶
融液への浸漬により形成する請求項７〜１３のいずれか
１つに記載の片面回路基板の製造方法。14. The projection according to claim 7, wherein the projecting conductor is formed by printing a low-melting metal paste, plating a low-melting metal, or immersing the low-melting metal in a molten liquid. A method for manufacturing a single-sided circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17219298A JPH1154926A (en) | 1997-06-06 | 1998-06-04 | One-sided circuit board and its manufacture |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-165291 | 1997-06-06 | ||
| JP16529197 | 1997-06-06 | ||
| JP17219298A JPH1154926A (en) | 1997-06-06 | 1998-06-04 | One-sided circuit board and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154926A true JPH1154926A (en) | 1999-02-26 |
Family
ID=26490083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17219298A Pending JPH1154926A (en) | 1997-06-06 | 1998-06-04 | One-sided circuit board and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154926A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217544A (en) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | Multilayer circuit board |
| JP2001217543A (en) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | Multilayer circuit board |
| JP2001217550A (en) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
| JP2001217549A (en) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | Multilayer circuit board |
| JP2002026516A (en) * | 2000-06-30 | 2002-01-25 | Sumitomo Bakelite Co Ltd | Multilayer interconnection board and its manufacturing method |
| JP2002305378A (en) * | 2000-07-06 | 2002-10-18 | Sumitomo Bakelite Co Ltd | Multilayer wiring board, manufacturing method thereof, and semiconductor device |
| JP2002319759A (en) * | 2001-04-20 | 2002-10-31 | Shindo Denshi Kogyo Kk | Method for producing flexible printed circuit board |
| EP1156525A4 (en) * | 1999-11-26 | 2005-12-14 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
| KR100773287B1 (en) * | 1999-07-12 | 2007-11-05 | 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 | Multi-layer substrate |
-
1998
- 1998-06-04 JP JP17219298A patent/JPH1154926A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773287B1 (en) * | 1999-07-12 | 2007-11-05 | 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 | Multi-layer substrate |
| JP2001217544A (en) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | Multilayer circuit board |
| JP2001217543A (en) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | Multilayer circuit board |
| JP2001217550A (en) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
| JP2001217549A (en) * | 1999-11-26 | 2001-08-10 | Ibiden Co Ltd | Multilayer circuit board |
| EP1156525A4 (en) * | 1999-11-26 | 2005-12-14 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
| EP1760778A2 (en) | 1999-11-26 | 2007-03-07 | Ibiden Co., Ltd. | Multilayer circuit board |
| KR100763692B1 (en) * | 1999-11-26 | 2007-10-04 | 이비덴 가부시키가이샤 | Multilayer printed-circuit board and semiconductor device |
| EP1760778A3 (en) * | 1999-11-26 | 2008-05-28 | Ibiden Co., Ltd. | Multilayer circuit board |
| JP2002026516A (en) * | 2000-06-30 | 2002-01-25 | Sumitomo Bakelite Co Ltd | Multilayer interconnection board and its manufacturing method |
| JP2002305378A (en) * | 2000-07-06 | 2002-10-18 | Sumitomo Bakelite Co Ltd | Multilayer wiring board, manufacturing method thereof, and semiconductor device |
| JP2002319759A (en) * | 2001-04-20 | 2002-10-31 | Shindo Denshi Kogyo Kk | Method for producing flexible printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586686B1 (en) | Multilayer printed wiring board and method for manufacturing the same | |
| JP4043115B2 (en) | Multi-layer printed wiring board | |
| JPH1154934A (en) | Multilayered printed wiring board and its manufacture | |
| JP2002232135A (en) | Double-sided circuit board for lamination and its manufacturing method, and multilayer printed circuit board using the same | |
| JP2001168481A (en) | Copper-clad laminate, and circuit substrate for printed wiring board and manufacturing method therefor | |
| JP3853219B2 (en) | Semiconductor element built-in substrate and multilayer circuit board | |
| WO2001045478A1 (en) | Multilayered printed wiring board and production method therefor | |
| WO1997048260A1 (en) | One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method for its production | |
| JP4592891B2 (en) | Multilayer circuit board and semiconductor device | |
| JP3492467B2 (en) | Single-sided circuit board for multilayer printed wiring board, multilayer printed wiring board and method of manufacturing the same | |
| JPH0936551A (en) | Single-sided circuit board for multilayer printed wiring board use, multilayer printed wiring board and manufacture thereof | |
| JPH1154926A (en) | One-sided circuit board and its manufacture | |
| JP2001015913A (en) | One-sided circuit board and its production, and production of multilayered wiring board | |
| JP2000269647A (en) | Single-side circuit board, multilayer printed wiring board and manufacture thereof | |
| JP2001015919A (en) | Multilayer printed wiring board, circuit-board therefor and its manufacture | |
| JPH1041635A (en) | Single-sided circuit board for multilayer printed wiring board, its manufacture, and multilayer printed wiring board | |
| JP2002198652A (en) | Multilayer printed wiring board, method of manufacturing the same and single-sided circuit board therefor | |
| JP3253886B2 (en) | Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board | |
| JP3492667B2 (en) | Single-sided circuit board for multilayer printed wiring board, multilayer printed wiring board and method of manufacturing the same | |
| JP2000183528A (en) | Manufacture of multilayer printed wiring board | |
| JP2001015932A (en) | Multilayer printed wiring board | |
| JP2000101253A (en) | Manufacture of multilayer printed wiring board | |
| JP2004031828A (en) | Multi-layer printed circuit board | |
| JP3540809B2 (en) | Single-sided circuit board for high density multilayer printed wiring board and high density multilayer printed wiring board | |
| JPH11191482A (en) | Manufacture of printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050525 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20050901 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080122 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20080324 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |