JP4798840B2 - パッケージ基板 - Google Patents
パッケージ基板 Download PDFInfo
- Publication number
- JP4798840B2 JP4798840B2 JP2000364383A JP2000364383A JP4798840B2 JP 4798840 B2 JP4798840 B2 JP 4798840B2 JP 2000364383 A JP2000364383 A JP 2000364383A JP 2000364383 A JP2000364383 A JP 2000364383A JP 4798840 B2 JP4798840 B2 JP 4798840B2
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- capacitor
- plate
- chip
- plate capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
ＩＣチップなどの電子部品を載置するパッケージ基板に関するのもである。
【０００２】
【従来の技術】
現在、パッケージ基板では、電源からＩＣチップの電源／アースまでのループインダクタンスを低減するため、チップコンデンサを表面実装することがある。
【０００３】
【発明が解決しようとする課題】
しかしながら、ループインダクタンスのリアクタンス分ＸLは、周波数に依存する。このため、ＩＣチップの高周波数化に伴い、チップコンデンサを実装することによっては、ループインダクタンスのリアクタンス分ＸLを低減することができなくなってきた。
【０００４】
一方、パッケージ基板は、ＩＣチップに発生する熱を効率的に発散できるように、極力薄く構成されている。このため、ＩＣチップでの熱によって反り易くなり、パッケージ基板内部での断線、或いは、パッケージ基板とＩＣチップとの間及びパッケージ基板と外部基板と間の接続部で断線が生じることがあった。
【０００５】
本発明は上述した課題を解決するためなされたものであり、その目的とするところは、大容量のコンデンサをＩＣチップの近傍に配置でき、反りの生じないパッケージ基板を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するため、請求項１は、コア基板表面に樹脂絶縁層と導体回路とを積層してなり、上面にＩＣチップを搭載し、下面に外部基板に接続する接続用端子を備えるパッケージ基板であって、
該パッケージ基板の表面に板状コンデンサを備え、
該板状コンデンサをパッケージ基板のＩＣチップ側に配設すると共に、前記板状コンデンサとＩＣチップとをパッケージ基板の最外層に形成された導体回路により接続したことを技術的特徴とする。
【０００７】
請求項１では、パッケージ基板の表面に板状コンデンサを配置するため、ＩＣチップと大容量のコンデンサとの距離が短くなり、ループインダクタンスを低減することができる。また、板状コンデンサを配設するため、パッケージ基板に反りが発生し難くなる。
【０００８】
通常、ＩＣチップのグランド、グランドは、チップの中央部に配設されるが、それをＩＣチップの端部に設けた場合には、コンデンサを内蔵させなくとも、ＩＣチップと同一面上に、コンデンサを配置するだけで、ループインダクタンスを低減することができ、電力供給不足を改善できる。
また、コンデンサを内蔵するよりも容易であるし、コンデンサの取り替えも可能である。
また、板状コンデンサとＩＣチップとをパッケージ基板の最外層に形成された導体回路により接続するため、ＩＣチップと板状コンデンサとの距離が短くなり、ループインダクタンスを低減できる。
【０００９】
請求項２では、コア基板表面の板状コンデンサの表面には、樹脂膜が形成されているため、コア基板と板状コンデンサとの間の接続信頼性を高めることができる。
【００１０】
請求項３では、板状コンデンサは、パッケージ基板の表面に樹脂膜を介在させて配置されているため、コア基板内での配線の信頼性を高めることができる。
【００１１】
請求項４では、板状コンデンサの中央に通孔を設けてあるため、ＩＣチップとの干渉を避けてパッケージ基板のＩＣチップ側に取り付けることができる。
【００１４】
請求項５では、板状コンデンサをパッケージ基板の外部基板側に配設し、板状コンデンサと外部基板とを直接接続するため、外部基板と板状コンデンサとの距離が短くなり、ループインダクタンスを低減することができる。
【００１５】
請求項６では、板状コンデンサがセラミック板からなるため、高誘電率の誘電体層を同時焼成により容易に形成することができる。
【００１６】
請求項７では、ＩＣチップの下に板状コンデンサの金属基板を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。
【００１７】
請求項８では、ＩＣチップ下に電源コンデンサを配置するため、ＩＣチップと電源コンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。
【００１８】
請求項９では、誘電体層が、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料で形成されているため、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成することで、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との化合物を意味し、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである化合物全般を意味する。その中でもチタン酸バリウムを用いることが特によい。誘電率を１０００以上にし易く、金属層と誘電体層との密着が優れているからである。
【００１９】
請求項１０のパッケージ基板では、内蔵の板状コンデンサの表層（最外層の誘電体層）は、主に銅によって形成されている。これによって、層間樹脂絶縁層のバイアホールも主に銅からなる金属によって形成されていることから、異種金属による膨張率差などに起因する剥離を防止することができ、信頼性が向上する。
【００２０】
内蔵の板状コンデンサの表層（最外層の誘電体層）に粗化層を形成してもよい。これによって、層間樹脂絶縁層及び層間樹脂絶縁層に形成されるバイアホールとの密着性が向上し、剥離や断線といった電気接続に起因する障害を防止できる。
粗化層は、電解めっき膜、酸化還元処理、エッチングによる粗化処理で形成することができる。粗化層は、平均粗度０．５〜５μｍの間で形成することが望ましい。０．５μｍ未満では、密着性の向上が望めない。他方、５μｍを越えると、バイアホールを形成する際に、底面に樹脂残りを引き起こし、信頼性の低下が懸念されるからである。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
[第１実施形態]
先ず、本発明の第１実施形態に係るパッケージ基板の構成について図６、図７、図８（Ａ）を参照して説明する。図６は、パッケージ基板１０の断面を示し、図７は、図６に示すパッケージ基板１０にＩＣチップ７０を搭載し、ドータボード８０側へ取り付けた状態を示し、図８（Ａ）は、図７に示すパッケージ基板の平面図である。
【００２２】
図６に示すようにパッケージ基板１０は、コア基板２０と、該コア基板２０の両面に配設されたビルドアップ層９０Ａ、９０Ｂから成る。該ビルドアップ層９０Ａ、９０Ｂは、層間樹脂絶縁層４０、１４０とからなる。層間樹脂絶縁層４０には、バイアホール４６及び導体回路４８が形成され、層間樹脂誘電体層１４０には、バイアホール１４６及び導体回路１４８が形成されている。図８（Ａ）に示すように該パッケージ基板１０のＩＣチップ側表面には、通孔３０ａの形成された板状コンデンサ３０が取り付けられている。該通孔３０ａ内にＩＣチップ７０が収容されている。
【００２３】
図７に示すように上側のビルドアップ層９０Ａのバイアホール１４６には、ＩＣチップ７０のパッド７２Ｓ、７２Ｐ１，７２Ｐ２へ接続するためのバンプ６６が形成されている。一方、下側のビルドアップ層９０Ｂのバイアホール１４８には、ドータボード８０のパッド８２Ｓ、８２Ｐ１、８２Ｐ２へ接続するためのバンプ６６が配設されている。コア基板２０にはスルーホール２６が形成されている。
【００２４】
通孔３０ａの形成された板状コンデンサ３０は、図１（Ｅ）に示すようにセラミック板１２の表面に第１電極層１３、誘電体層１４及び第２電極層１６が配設されてなる。即ち、セラミック板１２の表面に第１電極層１３を、該第１電極層１３の上に誘電体層１４を、更に誘電体層１４の表面に第２電極層１６を配設することで電源用コンデンサが形成されている。
【００２５】
図７中に示すドータボード８０の信号用のパッド８２Ｓは、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−スルーホール２６−バイアホール４６−バイアホール１４６−バンプ６６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。
【００２６】
ドータボード８０の電源用のパッド８２Ｐ１は、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−スルーホール２６−バイアホール４６−導体回路４８−バイアホール１４６−電源端子１７を介して板状コンデンサ３０の第１電極層１３へ接続されている。同様に、ドータボード８０の他方の電源用のパッド８２Ｐ２は、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−スルーホール２６−バイアホール４６−導体回路４８−バイアホール１４６−導体回路１４８を介して板状コンデンサ３０の第２電極層１６へ接続されている。
【００２７】
一方、ＩＣチップの電源用のパッド７２Ｐ１は、バンプ６６−バイアホール１４６−導体回路１４８−電源端子１７を介して、板状コンデンサ３０の第１導体層１３へ接続されている。ＩＣチップの電源用の他方のパッド７２Ｐ２は、バンプ６６−バイアホール１４６−導体回路１４８−を介して、上述した電源用コンデンサの第２電極層１６へ接続されている。即ち、ドータボード８０から供給された電力は、ＩＣチップ近傍の板状コンデンサ３０を介してＩＣチップ側へ供給される。
【００２８】
第１実施形態では、パッケージ基板１０の表面に板状コンデンサ３０を配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを短縮することができる。本実施形態では、板状コンデンサ３０とＩＣチップ７０とをパッケージ基板の最外層１４０に形成された導体回路１４８により接続するため、ＩＣチップ７０と板状コンデンサ３０との配線長を短くできる。
【００２９】
第１実施形態では、コア基板２０表面の板状コンデンサ３０の表面には、薄膜層（ソルダーレジスト層）６０が形成されているため、コア基板２０と板状コンデンサ３０との間の接続信頼性を高めることができる。
【００３０】
また、本実施形態のパッケージ基板では、誘電体層１４が、無機材料として、誘電率の高い酸化チタンバリウムから構成されており、誘電体層の厚みを薄くすることで、コンデンサを大容量に形成できる。更に、金属単体であるセラミック板１２上に無機材料を焼結するため、焼結物は１種類であり、雰囲気制御、焼結制御が容易であり、誘電率の安定した誘電体層を形成することができる。ここで、誘電体層としては、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料を用いることで、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成するので、層自体を薄くできる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との化合物を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである化合物全般を意味する。即ち、第１実施形態では、板状コンデンサ３０がセラミック板１２からなるため、高誘電率の誘電体層１４を同時焼成により容易に形成することができる。
【００３１】
また、熱伝導性、耐熱性の高いセラミック板１２側を用いるため、ＩＣチップを効率的に冷却できる。更に、セラミック板１２を用いるため、薄く形成しても十分な基板剛性が得られ、パッケージ基板に反りを発生させない。
【００３２】
ひき続き、図６を参照して上述したパッケージ基板の製造方法について、図１〜図５を参照して説明する。
ここでは、先ず、板状コンデンサ３０の製造工程について図１を参照して説明する。厚さ２００〜１０００μｍのセラミックグリーンシート１２αを出発材料とし、先ず、パンチングにより通孔１２ａを打ち抜く（図１（Ａ））。セラミックグリーンシート１２αの上に、第１電極層となるＡｇペースト１３αを印刷し、該Ａｇペースト１３αの上に酸化チタンバリウムを周知の方法でグリーンシート１４αにして貼り付け、当該グリーンシート１４αに開口１４ａをパンチング、又は、レーザにより穿設する（図１（Ｂ））。引き続き、第２電極層となるＡｇペースト１６αをグリーンシート１４α上に印刷し、開口１４ａに電極端子となるＡgペースト１７αを印刷する（図１（Ｃ））。ここでは、Ａｇを用いているが、Ｃｕペーストを使用することもできる。
【００３３】
これら積層体を熱圧着した後、空気中において９５０℃で３０分間焼成し、セラミック板１２、第１電極層１３、誘電体層１４及び第２電極層１６から成る板状コンデンサ３０を形成する（図１（Ｄ））。最後に、外周にコート用の樹脂膜１９を塗布する（図１（Ｅ））。本実施形態では、誘電体層１４を焼成により形成するため、酸化チタンバリウム等の無機高誘電率材料を用いることができ、大容量のコンデンサを形成することが可能となる。
【００３４】
引き続き、パッケージ基板の製造方法について、図２〜図６を参照して説明する。先ず、コア基板２０を用意する（図２（Ａ））。このコア基板２０としては、エポキシ樹脂を含浸させたプリプレグを積層してなる積層板を用いることができる。エポキシ以外でも、ＢＴ、フェノール樹脂あるいはガラスクロスなどの強化材を含有しているもの等、一般的にプリント配線板で使用されるものを用い得る。次に、ドリルでスルーホール用の３００〜５００μｍの通孔２２を穿設する（図２（Ｂ））。その後、無電解めっき及び電解めっきを行い、該コア基板２０の表面に金属膜２４を形成する（図２（Ｃ））。そして、金属膜２４をパターンエッチングしてスルーホール２６を形成する（図２（Ｄ））。スルーホール２６内に、銅ペースト２８を充填する（図３（Ａ））。コアとなる基板は、樹脂であり、融点が３００℃以下であるため、３５０℃以上の温度を加えると、溶解、軟化もしくは、炭化してしまう。
【００３５】
引き続き、コア基板２０の上に、絶縁樹脂４０αを塗布する（図３（Ｂ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂との混合物を用いることができる。また、樹脂を塗布する代わりに、樹脂フィルムを貼り付けることもできる。
【００３６】
絶縁樹脂４０αを加熱して硬化させ層間樹脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層４０に、スルーホール２６へ至る開口径５０〜２５０μｍの非貫通孔４０ａを形成する（図３（Ｃ））。その後、デスミヤ処理を施す。
【００３７】
コア基板２０のパラジウム触媒を付与し、無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面に均一に厚さ０．２〜５μｍの無電解めっき膜４２を析出させる（図４（Ａ））。ここでは、無電解めっきを用いているが、スパッタにより銅、ニッケル等の金属膜を形成することも可能である。スパッタはコスト的には不利であるが、樹脂との密着性を改善できる利点がある。また、層間樹脂絶縁層に粗化層を施して、めっき膜を形成してもよい。
【００３８】
引き続き、無電解めっき膜４２の表面に感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理し、厚さ25μｍのめっきレジストレジスト４３を形成する（図４（Ｂ））。そして、無電解めっき液に浸漬し、無電解めっき膜４２を介して電流を流してレジスト４３の非形成部に電解めっき４４を形成する（図４（Ｃ））。
【００３９】
そして、レジスト４３及びマスク４５を５％KOH で剥離除去した後、硫酸と過酸化水素混合液でエッチングし、めっきレジスト下の無電解めっき膜４２を溶解除去し、無電解めっき４２及び電解銅めっき４４からなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８及びバイアホール４６を得る（図５（Ａ））。
【００４０】
更に、クロム酸もしくなは過マンガン酸などに１分間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表面を１μｍエッチング処理し、表面のパラジウム触媒を除去する。更に、第２銅錯体と有機酸とを含有するエッチング液により、導体回路４８及びバイアホール４６の表面に粗化面（図示せず）を形成し、さらにその表面にSn置換を行う。
【００４１】
上述した図３（Ｂ）〜図５（Ａ）の処理を繰り返し、層間樹脂誘電体層１４０、バイアホール１４６、導体回路１４８を形成する（図５（Ｂ））。
【００４２】
次に、図１（Ｅ）を参照して上述した板状コンデンサ３０を、該電極端子１７及び第２電極層１６がパッケージ基板の所定の導体回路１４８と接続するように載置する（図５（Ｃ））。そして、加熱して、板状コンデンサ３０の外周の樹脂膜１９を硬化させてパッケージ基板に取り付ける。
【００４３】
上述したパッケージ基板にはんだバンプを形成する。基板の両面に、ソルダーレジスト組成物を30μｍの厚さで塗布し、乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルム（図示せず）を密着させて載置し、紫外線で露光し、現像処理する。そしてさらに、加熱処理し、はんだパッド部分（バイアホールとそのランド部分を含む）の開口６０ａを有するソルダーレジスト層（厚み20μｍ）６０を形成する（図６）。
【００４４】
そして、ソルダーレジスト層６０の開口部６０ａに、半田ペーストを充填する（図示せず）。その後、開口部６０ａに充填された半田を 200℃でリフローすることにより、半田バンプ（半田体）６６を形成する（図６参照）。なお、耐食性を向上させるため、開口部６０ａにＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっき、スパッタにより形成することも可能である。
【００４５】
次に、該パッケージ基板へのＩＣチップの載置及び、ドータボードへの取り付けについて、図７を参照して説明する。完成したパッケージ基板１０の半田バンプ６６にＩＣチップ７０の半田パッド７２Ｓ、７２Ｐ１、７２Ｐ２が対応するように、ＩＣチップ７０を載置し、リフローを行うことで、ＩＣチップ７０の取り付けを行う。同様に、パッケージ基板１０の半田バンプ６６にドータボード８０のパッド８２Ｓ、８２Ｐ１、８２Ｐ２をリフローすることで、ドータボード８０へパッケージ基板１０を取り付ける。
【００４６】
引き続き、本発明の第１実施形態の改変例に係るパッケージ基板について、図８（Ｂ）及び図９を参照して説明する。改変例のパッケージ基板１０は、上述した第１実施形態とほぼ同様である。但し、この改変例のパッケージ基板では、導電性ピン８４が配設され、該導電性ピン８４を介してドータボードとの接続を取るように形成されている。
【００４７】
また、上述した第１実施形態では、図８（Ａ）を参照して上述したように、板状コンデンサ３０の中央にＩＣチップ収容用の通孔３０ａが形成されていた。これに対して、改変例では、図８（Ｂ）に示すように１対の板状コンデンサ１３０Ａ、１３０Ｂがパッケージ基板１０の表面に配設されている。また、第１実施形態では、板状コンデンサ３０が単板のセラミック板１２から構成されていたが、改変例では、板状コンデンサ１３０Ａ、１３０Ｂは、セラミック板１１２を３枚積層することで構成されている。各セラミック板１１２の表面には、コンデンサの第１電極層１１３が配設され、該電極層１１３の表面には第１実施形態と同様の構成の誘電体層１１４が配設され、該誘電体層１１４の表面には、コンデンサの第２電極層１１６が更に形成されている。板状コンデンサ１３０は、セラミック板１１２となるセラミックグリーンシートを３層積層した状態で、同時焼成により製造される。
【００４８】
改変例では、板状コンデンサ３０とパッケージ基板の導体回路１４８及びフィルドビア１４７とが、バンプ６６を介して接続されている。ここで、改変例では、スルーホール２６の直上にフィルドビア４７，１４７が配設されている。このため、ドータボード８０と板状コンデンサ３０との配線長が短くなり、ループインダクタンスを低減できる。
【００４９】
改変例では、板状コンデンサ３０は、コア基板２０表面の表面に薄膜層（ソルダーレジスト層）６０を介在させて配置されているため、コア基板２０内での配線の信頼性を高めることができる。
【００５０】
[第２実施形態]
引き続き、本発明の第２実施形態に係るパッケージ基板の構成について図１０を参照して説明する。
上述した第１実施形態においては、板状コンデンサ３０がパッケージ基板１０の上面に配設された。これに対して、第２実施形態では、パッケージ基板１１０の下面側に板状コンデンサ３０が配設されている。
【００５１】
ここで、ドータボード８０の信号用のパッド８２Ｓは、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−スルーホール２６−バイアホール４６−導体回路４８−バイアホール１４６−バンプ６６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。
【００５２】
一方、ＩＣチップ７０の電源用のパッド７２Ｐ１は、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−スルーホール２６−バイアホール４６−導体回路４８−バイアホール１４６−導体回路１４８及び電源端子１７を介して、板状コンデンサ３０の第１電極層１３へ接続されている。ＩＣチップの電源用の他方のパッド７２Ｐ２は、同様にして板状コンデンサ３０の他方の電極を構成する第２電極層１６に接続されている。
【００５３】
一方、ドータボード８０の電源用のパッド８２Ｐ１は、バンプ６６−バイアホール１４８−導体回路１４８−電源端子１７を介して、板状コンデンサ３０の第１へ接続されている。ドータボード８０の他方の電源用のパッド８２Ｐ２は、バンプ６６−バイアホール１４８−導体回路１４８を介して板状コンデンサ３０の第２電極層１６へ接続されている。
【００５４】
第２実施形態では、パッケージ基板１１０の表面に板状コンデンサ３０を配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを最短にすることができる。また、パッケージ基板の下面に板状コンデンサ３０を配設するため、コア基板に反りが発生し難い。
【００５５】
次に、本発明の第２実施形態の第１改変例に係るパッケージ基板について、図１１を参照して説明する。改変例のパッケージ基板１１０は、上述した第２実施形態とほぼ同様である。但し、この改変例のパッケージ基板では、導電性ピン８４が配設され、該導電性ピン８４を介してドータボードとの接続を取るように形成されている。この第１改変例では、板状コンデンサ１３０Ａ、１３０Ｂをパッケージ基板のドータボード８０側に配設し、板状コンデンサ１３０Ａ、１３０Ｂとドータボード８０とを導電性ピン８４を介して直接接続するため、ドータボードと板状コンデンサ１３０Ａ、１３０Ｂとの距離が短くなり、ループインダクタンスを低減することができる。
【００５６】
また、この第１改変例では、ドータボード側の層間樹脂絶縁層１４０には、図１１のＺ−Ｚ断面を示す図１２中に表すように、プレーン層１４７が形成されている。図１２中のＸ−Ｘ縦断面が、図１１の切断端面に相当する。そして、プレーン層１４７が板状コンデンサ１３０Ａ、１３０Ｂに接続され、プレーン層１４７をコンデンサの一部にすることで、容量を増大させている。
【００５７】
次に、第２実施形態の第２改変例に係るパッケージ基板について、図１３を参照して説明する。上述した第１改変例では、２枚の板状コンデンサ１３０Ａ、１３０Ｂをパッケージ基板の端部側に配設した。これに対して、第２改変例では、パッケージ基板の中央部に板状コンデンサ２３０を配設してある。
【００５８】
また、上述した第１改変例では、板状コンデンサがセラミック板１２から構成されていた。これに対して、第２改変例では、板状コンデンサ２３０が、アルミニウム、銅等からなり第１電極層を構成する金属板２１８を用いる。該金属板２１８の外周に、誘電体層２１４及び導電体からなる第２電極層２１６を配設しコンデンサを構成している。
【００５９】
第２改変例のパッケージ基板では、ＩＣチップ７０の下方に金属基板２１８を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。また、熱伝導性、耐熱性の高い金属基板２１８側を用いるため、ＩＣチップを効率的に冷却できる。更に、金属基板２１８を用いるため、薄く形成しても十分な基板剛性が得られ、パッケージ基板に反りを発生させない。
【００６０】
[第３実施形態]
引き続き、本発明の第３実施形態に係るパッケージ基板の構成について図１４を参照して説明する。
上述した第１実施形態においては、板状コンデンサ３０がパッケージ基板の上面に配設され、第２実施形態では下面に配設された。これに対して、第３実施形態では、パッケージ基板２１０の上下面に板状コンデンサ３０が配設されている。
【００６１】
この第３実施形態の構成では、板状コンデンサ３０を２枚用いるため、容量を大きくでき、また、板状コンデンサ３０でパッケージ基板２１０を挟む構成を取るため、パッケージ基板に反りを発生させることがない。
【００６２】
[第４実施形態]
図１５に第４実施形態に係るパッケージ基板に内蔵される板状コンデンサを示す。第４実施形態では、板状コンデンサ３０は、金属基板１２の表面に誘電体層１４及び導電体層１６が配設されてなる。誘電体層１６は、銀又は銅ペーストを焼成して成り、この誘電体層１６の表面に、無電解銅めっき膜１８ｂと電解銅めっき膜１８ｂとが形成されている。
【００６３】
第４実施形態では、板状コンデンサ３０の表層（最外層の誘電体層１６）には、銅めっき膜１８ａ、１８ｂが配設されている。これによって、層間樹脂絶縁層のバイアホールも主に銅からなる金属によって形成されていることから、異種金属による膨張率差などに起因する剥離を防止することができ、信頼性が向上する。
【００６４】
なお、上述した実施形態では、セラミック板又は金属板から成る板状コンデンサを示したが、電極層と誘電体層とを積層した状態（ラミネート状態）で折り畳み、板状のコンデンサを構成することも可能である。
【００６５】
【発明の効果】
本発明の構成により、ＩＣチップへ大電力を供給することができ、ループインダクタンスを低減でき、かつ、コンデンサを内蔵することから、反りや基板の収縮などに起因する剥離が防止できる。また、コンデンサと層間樹脂絶縁層のバイアホールとが接続されているため、電気的接続性、信頼性が向上する。
更に、コンデンサの表層に銅を形成することで、銅から成るバイアホールとの接続信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図５】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図６】第１実施形態に係るパッケージ基板の断面図である。
【図７】第１実施形態に係るパッケージ基板の断面図である。
【図８】図８（Ａ）は、第１実施形態のパッケージ基板の平面図であり、図８（Ｂ）は、改変例に係るパッケージ基板の平面図である。
【図９】第１実施形態の改変例に係るパッケージ基板の断面図である。
【図１０】本発明の第２実施形態に係るパッケージ基板の断面図である。
【図１１】本発明の第２実施形態の第１改変例に係るパッケージ基板の断面図である。
【図１２】図１１のＺ−Ｚ断面図である。
【図１３】本発明の第２実施形態の第２改変例に係るパッケージ基板の断面図である。
【図１４】本発明の第３実施形態に係るパッケージ基板の断面図である。
【図１５】本発明の第４実施形態に係るパッケージ基板に内蔵されるコンデンサの断面図である。
【符号の説明】
１２ セラミック板
１３ 第１電極層（導電体層）
１４ 誘電体層
１６ 第２電極層（導電体層）
２０ コア基板
３０ 板状コンデンサ
３０ａ 通孔
４０ 層間樹脂絶縁層
４０ａ 非貫通孔
４２ 無電解めっき膜
４４ 電解めっき
４６ バイアホール
４８ 導体回路
６０ ソルダーレジスト
６６ 半田バンプ
７０ ＩＣチップ
８０ ドータボード
８４ 導電性ピン
１４０ 層間樹脂絶縁層
１４６ バイアホール
２３０ 板状コンデンサ
２１８ 金属板
【発明の属する技術分野】
ＩＣチップなどの電子部品を載置するパッケージ基板に関するのもである。
【０００２】
【従来の技術】
現在、パッケージ基板では、電源からＩＣチップの電源／アースまでのループインダクタンスを低減するため、チップコンデンサを表面実装することがある。
【０００３】
【発明が解決しようとする課題】
しかしながら、ループインダクタンスのリアクタンス分ＸLは、周波数に依存する。このため、ＩＣチップの高周波数化に伴い、チップコンデンサを実装することによっては、ループインダクタンスのリアクタンス分ＸLを低減することができなくなってきた。
【０００４】
一方、パッケージ基板は、ＩＣチップに発生する熱を効率的に発散できるように、極力薄く構成されている。このため、ＩＣチップでの熱によって反り易くなり、パッケージ基板内部での断線、或いは、パッケージ基板とＩＣチップとの間及びパッケージ基板と外部基板と間の接続部で断線が生じることがあった。
【０００５】
本発明は上述した課題を解決するためなされたものであり、その目的とするところは、大容量のコンデンサをＩＣチップの近傍に配置でき、反りの生じないパッケージ基板を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するため、請求項１は、コア基板表面に樹脂絶縁層と導体回路とを積層してなり、上面にＩＣチップを搭載し、下面に外部基板に接続する接続用端子を備えるパッケージ基板であって、
該パッケージ基板の表面に板状コンデンサを備え、
該板状コンデンサをパッケージ基板のＩＣチップ側に配設すると共に、前記板状コンデンサとＩＣチップとをパッケージ基板の最外層に形成された導体回路により接続したことを技術的特徴とする。
【０００７】
請求項１では、パッケージ基板の表面に板状コンデンサを配置するため、ＩＣチップと大容量のコンデンサとの距離が短くなり、ループインダクタンスを低減することができる。また、板状コンデンサを配設するため、パッケージ基板に反りが発生し難くなる。
【０００８】
通常、ＩＣチップのグランド、グランドは、チップの中央部に配設されるが、それをＩＣチップの端部に設けた場合には、コンデンサを内蔵させなくとも、ＩＣチップと同一面上に、コンデンサを配置するだけで、ループインダクタンスを低減することができ、電力供給不足を改善できる。
また、コンデンサを内蔵するよりも容易であるし、コンデンサの取り替えも可能である。
また、板状コンデンサとＩＣチップとをパッケージ基板の最外層に形成された導体回路により接続するため、ＩＣチップと板状コンデンサとの距離が短くなり、ループインダクタンスを低減できる。
【０００９】
請求項２では、コア基板表面の板状コンデンサの表面には、樹脂膜が形成されているため、コア基板と板状コンデンサとの間の接続信頼性を高めることができる。
【００１０】
請求項３では、板状コンデンサは、パッケージ基板の表面に樹脂膜を介在させて配置されているため、コア基板内での配線の信頼性を高めることができる。
【００１１】
請求項４では、板状コンデンサの中央に通孔を設けてあるため、ＩＣチップとの干渉を避けてパッケージ基板のＩＣチップ側に取り付けることができる。
【００１４】
請求項５では、板状コンデンサをパッケージ基板の外部基板側に配設し、板状コンデンサと外部基板とを直接接続するため、外部基板と板状コンデンサとの距離が短くなり、ループインダクタンスを低減することができる。
【００１５】
請求項６では、板状コンデンサがセラミック板からなるため、高誘電率の誘電体層を同時焼成により容易に形成することができる。
【００１６】
請求項７では、ＩＣチップの下に板状コンデンサの金属基板を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。
【００１７】
請求項８では、ＩＣチップ下に電源コンデンサを配置するため、ＩＣチップと電源コンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。
【００１８】
請求項９では、誘電体層が、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料で形成されているため、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成することで、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との化合物を意味し、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである化合物全般を意味する。その中でもチタン酸バリウムを用いることが特によい。誘電率を１０００以上にし易く、金属層と誘電体層との密着が優れているからである。
【００１９】
請求項１０のパッケージ基板では、内蔵の板状コンデンサの表層（最外層の誘電体層）は、主に銅によって形成されている。これによって、層間樹脂絶縁層のバイアホールも主に銅からなる金属によって形成されていることから、異種金属による膨張率差などに起因する剥離を防止することができ、信頼性が向上する。
【００２０】
内蔵の板状コンデンサの表層（最外層の誘電体層）に粗化層を形成してもよい。これによって、層間樹脂絶縁層及び層間樹脂絶縁層に形成されるバイアホールとの密着性が向上し、剥離や断線といった電気接続に起因する障害を防止できる。
粗化層は、電解めっき膜、酸化還元処理、エッチングによる粗化処理で形成することができる。粗化層は、平均粗度０．５〜５μｍの間で形成することが望ましい。０．５μｍ未満では、密着性の向上が望めない。他方、５μｍを越えると、バイアホールを形成する際に、底面に樹脂残りを引き起こし、信頼性の低下が懸念されるからである。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
[第１実施形態]
先ず、本発明の第１実施形態に係るパッケージ基板の構成について図６、図７、図８（Ａ）を参照して説明する。図６は、パッケージ基板１０の断面を示し、図７は、図６に示すパッケージ基板１０にＩＣチップ７０を搭載し、ドータボード８０側へ取り付けた状態を示し、図８（Ａ）は、図７に示すパッケージ基板の平面図である。
【００２２】
図６に示すようにパッケージ基板１０は、コア基板２０と、該コア基板２０の両面に配設されたビルドアップ層９０Ａ、９０Ｂから成る。該ビルドアップ層９０Ａ、９０Ｂは、層間樹脂絶縁層４０、１４０とからなる。層間樹脂絶縁層４０には、バイアホール４６及び導体回路４８が形成され、層間樹脂誘電体層１４０には、バイアホール１４６及び導体回路１４８が形成されている。図８（Ａ）に示すように該パッケージ基板１０のＩＣチップ側表面には、通孔３０ａの形成された板状コンデンサ３０が取り付けられている。該通孔３０ａ内にＩＣチップ７０が収容されている。
【００２３】
図７に示すように上側のビルドアップ層９０Ａのバイアホール１４６には、ＩＣチップ７０のパッド７２Ｓ、７２Ｐ１，７２Ｐ２へ接続するためのバンプ６６が形成されている。一方、下側のビルドアップ層９０Ｂのバイアホール１４８には、ドータボード８０のパッド８２Ｓ、８２Ｐ１、８２Ｐ２へ接続するためのバンプ６６が配設されている。コア基板２０にはスルーホール２６が形成されている。
【００２４】
通孔３０ａの形成された板状コンデンサ３０は、図１（Ｅ）に示すようにセラミック板１２の表面に第１電極層１３、誘電体層１４及び第２電極層１６が配設されてなる。即ち、セラミック板１２の表面に第１電極層１３を、該第１電極層１３の上に誘電体層１４を、更に誘電体層１４の表面に第２電極層１６を配設することで電源用コンデンサが形成されている。
【００２５】
図７中に示すドータボード８０の信号用のパッド８２Ｓは、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−スルーホール２６−バイアホール４６−バイアホール１４６−バンプ６６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。
【００２６】
ドータボード８０の電源用のパッド８２Ｐ１は、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−スルーホール２６−バイアホール４６−導体回路４８−バイアホール１４６−電源端子１７を介して板状コンデンサ３０の第１電極層１３へ接続されている。同様に、ドータボード８０の他方の電源用のパッド８２Ｐ２は、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−スルーホール２６−バイアホール４６−導体回路４８−バイアホール１４６−導体回路１４８を介して板状コンデンサ３０の第２電極層１６へ接続されている。
【００２７】
一方、ＩＣチップの電源用のパッド７２Ｐ１は、バンプ６６−バイアホール１４６−導体回路１４８−電源端子１７を介して、板状コンデンサ３０の第１導体層１３へ接続されている。ＩＣチップの電源用の他方のパッド７２Ｐ２は、バンプ６６−バイアホール１４６−導体回路１４８−を介して、上述した電源用コンデンサの第２電極層１６へ接続されている。即ち、ドータボード８０から供給された電力は、ＩＣチップ近傍の板状コンデンサ３０を介してＩＣチップ側へ供給される。
【００２８】
第１実施形態では、パッケージ基板１０の表面に板状コンデンサ３０を配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを短縮することができる。本実施形態では、板状コンデンサ３０とＩＣチップ７０とをパッケージ基板の最外層１４０に形成された導体回路１４８により接続するため、ＩＣチップ７０と板状コンデンサ３０との配線長を短くできる。
【００２９】
第１実施形態では、コア基板２０表面の板状コンデンサ３０の表面には、薄膜層（ソルダーレジスト層）６０が形成されているため、コア基板２０と板状コンデンサ３０との間の接続信頼性を高めることができる。
【００３０】
また、本実施形態のパッケージ基板では、誘電体層１４が、無機材料として、誘電率の高い酸化チタンバリウムから構成されており、誘電体層の厚みを薄くすることで、コンデンサを大容量に形成できる。更に、金属単体であるセラミック板１２上に無機材料を焼結するため、焼結物は１種類であり、雰囲気制御、焼結制御が容易であり、誘電率の安定した誘電体層を形成することができる。ここで、誘電体層としては、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料を用いることで、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成するので、層自体を薄くできる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との化合物を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである化合物全般を意味する。即ち、第１実施形態では、板状コンデンサ３０がセラミック板１２からなるため、高誘電率の誘電体層１４を同時焼成により容易に形成することができる。
【００３１】
また、熱伝導性、耐熱性の高いセラミック板１２側を用いるため、ＩＣチップを効率的に冷却できる。更に、セラミック板１２を用いるため、薄く形成しても十分な基板剛性が得られ、パッケージ基板に反りを発生させない。
【００３２】
ひき続き、図６を参照して上述したパッケージ基板の製造方法について、図１〜図５を参照して説明する。
ここでは、先ず、板状コンデンサ３０の製造工程について図１を参照して説明する。厚さ２００〜１０００μｍのセラミックグリーンシート１２αを出発材料とし、先ず、パンチングにより通孔１２ａを打ち抜く（図１（Ａ））。セラミックグリーンシート１２αの上に、第１電極層となるＡｇペースト１３αを印刷し、該Ａｇペースト１３αの上に酸化チタンバリウムを周知の方法でグリーンシート１４αにして貼り付け、当該グリーンシート１４αに開口１４ａをパンチング、又は、レーザにより穿設する（図１（Ｂ））。引き続き、第２電極層となるＡｇペースト１６αをグリーンシート１４α上に印刷し、開口１４ａに電極端子となるＡgペースト１７αを印刷する（図１（Ｃ））。ここでは、Ａｇを用いているが、Ｃｕペーストを使用することもできる。
【００３３】
これら積層体を熱圧着した後、空気中において９５０℃で３０分間焼成し、セラミック板１２、第１電極層１３、誘電体層１４及び第２電極層１６から成る板状コンデンサ３０を形成する（図１（Ｄ））。最後に、外周にコート用の樹脂膜１９を塗布する（図１（Ｅ））。本実施形態では、誘電体層１４を焼成により形成するため、酸化チタンバリウム等の無機高誘電率材料を用いることができ、大容量のコンデンサを形成することが可能となる。
【００３４】
引き続き、パッケージ基板の製造方法について、図２〜図６を参照して説明する。先ず、コア基板２０を用意する（図２（Ａ））。このコア基板２０としては、エポキシ樹脂を含浸させたプリプレグを積層してなる積層板を用いることができる。エポキシ以外でも、ＢＴ、フェノール樹脂あるいはガラスクロスなどの強化材を含有しているもの等、一般的にプリント配線板で使用されるものを用い得る。次に、ドリルでスルーホール用の３００〜５００μｍの通孔２２を穿設する（図２（Ｂ））。その後、無電解めっき及び電解めっきを行い、該コア基板２０の表面に金属膜２４を形成する（図２（Ｃ））。そして、金属膜２４をパターンエッチングしてスルーホール２６を形成する（図２（Ｄ））。スルーホール２６内に、銅ペースト２８を充填する（図３（Ａ））。コアとなる基板は、樹脂であり、融点が３００℃以下であるため、３５０℃以上の温度を加えると、溶解、軟化もしくは、炭化してしまう。
【００３５】
引き続き、コア基板２０の上に、絶縁樹脂４０αを塗布する（図３（Ｂ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂との混合物を用いることができる。また、樹脂を塗布する代わりに、樹脂フィルムを貼り付けることもできる。
【００３６】
絶縁樹脂４０αを加熱して硬化させ層間樹脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層４０に、スルーホール２６へ至る開口径５０〜２５０μｍの非貫通孔４０ａを形成する（図３（Ｃ））。その後、デスミヤ処理を施す。
【００３７】
コア基板２０のパラジウム触媒を付与し、無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面に均一に厚さ０．２〜５μｍの無電解めっき膜４２を析出させる（図４（Ａ））。ここでは、無電解めっきを用いているが、スパッタにより銅、ニッケル等の金属膜を形成することも可能である。スパッタはコスト的には不利であるが、樹脂との密着性を改善できる利点がある。また、層間樹脂絶縁層に粗化層を施して、めっき膜を形成してもよい。
【００３８】
引き続き、無電解めっき膜４２の表面に感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理し、厚さ25μｍのめっきレジストレジスト４３を形成する（図４（Ｂ））。そして、無電解めっき液に浸漬し、無電解めっき膜４２を介して電流を流してレジスト４３の非形成部に電解めっき４４を形成する（図４（Ｃ））。
【００３９】
そして、レジスト４３及びマスク４５を５％KOH で剥離除去した後、硫酸と過酸化水素混合液でエッチングし、めっきレジスト下の無電解めっき膜４２を溶解除去し、無電解めっき４２及び電解銅めっき４４からなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８及びバイアホール４６を得る（図５（Ａ））。
【００４０】
更に、クロム酸もしくなは過マンガン酸などに１分間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表面を１μｍエッチング処理し、表面のパラジウム触媒を除去する。更に、第２銅錯体と有機酸とを含有するエッチング液により、導体回路４８及びバイアホール４６の表面に粗化面（図示せず）を形成し、さらにその表面にSn置換を行う。
【００４１】
上述した図３（Ｂ）〜図５（Ａ）の処理を繰り返し、層間樹脂誘電体層１４０、バイアホール１４６、導体回路１４８を形成する（図５（Ｂ））。
【００４２】
次に、図１（Ｅ）を参照して上述した板状コンデンサ３０を、該電極端子１７及び第２電極層１６がパッケージ基板の所定の導体回路１４８と接続するように載置する（図５（Ｃ））。そして、加熱して、板状コンデンサ３０の外周の樹脂膜１９を硬化させてパッケージ基板に取り付ける。
【００４３】
上述したパッケージ基板にはんだバンプを形成する。基板の両面に、ソルダーレジスト組成物を30μｍの厚さで塗布し、乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルム（図示せず）を密着させて載置し、紫外線で露光し、現像処理する。そしてさらに、加熱処理し、はんだパッド部分（バイアホールとそのランド部分を含む）の開口６０ａを有するソルダーレジスト層（厚み20μｍ）６０を形成する（図６）。
【００４４】
そして、ソルダーレジスト層６０の開口部６０ａに、半田ペーストを充填する（図示せず）。その後、開口部６０ａに充填された半田を 200℃でリフローすることにより、半田バンプ（半田体）６６を形成する（図６参照）。なお、耐食性を向上させるため、開口部６０ａにＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっき、スパッタにより形成することも可能である。
【００４５】
次に、該パッケージ基板へのＩＣチップの載置及び、ドータボードへの取り付けについて、図７を参照して説明する。完成したパッケージ基板１０の半田バンプ６６にＩＣチップ７０の半田パッド７２Ｓ、７２Ｐ１、７２Ｐ２が対応するように、ＩＣチップ７０を載置し、リフローを行うことで、ＩＣチップ７０の取り付けを行う。同様に、パッケージ基板１０の半田バンプ６６にドータボード８０のパッド８２Ｓ、８２Ｐ１、８２Ｐ２をリフローすることで、ドータボード８０へパッケージ基板１０を取り付ける。
【００４６】
引き続き、本発明の第１実施形態の改変例に係るパッケージ基板について、図８（Ｂ）及び図９を参照して説明する。改変例のパッケージ基板１０は、上述した第１実施形態とほぼ同様である。但し、この改変例のパッケージ基板では、導電性ピン８４が配設され、該導電性ピン８４を介してドータボードとの接続を取るように形成されている。
【００４７】
また、上述した第１実施形態では、図８（Ａ）を参照して上述したように、板状コンデンサ３０の中央にＩＣチップ収容用の通孔３０ａが形成されていた。これに対して、改変例では、図８（Ｂ）に示すように１対の板状コンデンサ１３０Ａ、１３０Ｂがパッケージ基板１０の表面に配設されている。また、第１実施形態では、板状コンデンサ３０が単板のセラミック板１２から構成されていたが、改変例では、板状コンデンサ１３０Ａ、１３０Ｂは、セラミック板１１２を３枚積層することで構成されている。各セラミック板１１２の表面には、コンデンサの第１電極層１１３が配設され、該電極層１１３の表面には第１実施形態と同様の構成の誘電体層１１４が配設され、該誘電体層１１４の表面には、コンデンサの第２電極層１１６が更に形成されている。板状コンデンサ１３０は、セラミック板１１２となるセラミックグリーンシートを３層積層した状態で、同時焼成により製造される。
【００４８】
改変例では、板状コンデンサ３０とパッケージ基板の導体回路１４８及びフィルドビア１４７とが、バンプ６６を介して接続されている。ここで、改変例では、スルーホール２６の直上にフィルドビア４７，１４７が配設されている。このため、ドータボード８０と板状コンデンサ３０との配線長が短くなり、ループインダクタンスを低減できる。
【００４９】
改変例では、板状コンデンサ３０は、コア基板２０表面の表面に薄膜層（ソルダーレジスト層）６０を介在させて配置されているため、コア基板２０内での配線の信頼性を高めることができる。
【００５０】
[第２実施形態]
引き続き、本発明の第２実施形態に係るパッケージ基板の構成について図１０を参照して説明する。
上述した第１実施形態においては、板状コンデンサ３０がパッケージ基板１０の上面に配設された。これに対して、第２実施形態では、パッケージ基板１１０の下面側に板状コンデンサ３０が配設されている。
【００５１】
ここで、ドータボード８０の信号用のパッド８２Ｓは、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−スルーホール２６−バイアホール４６−導体回路４８−バイアホール１４６−バンプ６６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。
【００５２】
一方、ＩＣチップ７０の電源用のパッド７２Ｐ１は、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−スルーホール２６−バイアホール４６−導体回路４８−バイアホール１４６−導体回路１４８及び電源端子１７を介して、板状コンデンサ３０の第１電極層１３へ接続されている。ＩＣチップの電源用の他方のパッド７２Ｐ２は、同様にして板状コンデンサ３０の他方の電極を構成する第２電極層１６に接続されている。
【００５３】
一方、ドータボード８０の電源用のパッド８２Ｐ１は、バンプ６６−バイアホール１４８−導体回路１４８−電源端子１７を介して、板状コンデンサ３０の第１へ接続されている。ドータボード８０の他方の電源用のパッド８２Ｐ２は、バンプ６６−バイアホール１４８−導体回路１４８を介して板状コンデンサ３０の第２電極層１６へ接続されている。
【００５４】
第２実施形態では、パッケージ基板１１０の表面に板状コンデンサ３０を配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを最短にすることができる。また、パッケージ基板の下面に板状コンデンサ３０を配設するため、コア基板に反りが発生し難い。
【００５５】
次に、本発明の第２実施形態の第１改変例に係るパッケージ基板について、図１１を参照して説明する。改変例のパッケージ基板１１０は、上述した第２実施形態とほぼ同様である。但し、この改変例のパッケージ基板では、導電性ピン８４が配設され、該導電性ピン８４を介してドータボードとの接続を取るように形成されている。この第１改変例では、板状コンデンサ１３０Ａ、１３０Ｂをパッケージ基板のドータボード８０側に配設し、板状コンデンサ１３０Ａ、１３０Ｂとドータボード８０とを導電性ピン８４を介して直接接続するため、ドータボードと板状コンデンサ１３０Ａ、１３０Ｂとの距離が短くなり、ループインダクタンスを低減することができる。
【００５６】
また、この第１改変例では、ドータボード側の層間樹脂絶縁層１４０には、図１１のＺ−Ｚ断面を示す図１２中に表すように、プレーン層１４７が形成されている。図１２中のＸ−Ｘ縦断面が、図１１の切断端面に相当する。そして、プレーン層１４７が板状コンデンサ１３０Ａ、１３０Ｂに接続され、プレーン層１４７をコンデンサの一部にすることで、容量を増大させている。
【００５７】
次に、第２実施形態の第２改変例に係るパッケージ基板について、図１３を参照して説明する。上述した第１改変例では、２枚の板状コンデンサ１３０Ａ、１３０Ｂをパッケージ基板の端部側に配設した。これに対して、第２改変例では、パッケージ基板の中央部に板状コンデンサ２３０を配設してある。
【００５８】
また、上述した第１改変例では、板状コンデンサがセラミック板１２から構成されていた。これに対して、第２改変例では、板状コンデンサ２３０が、アルミニウム、銅等からなり第１電極層を構成する金属板２１８を用いる。該金属板２１８の外周に、誘電体層２１４及び導電体からなる第２電極層２１６を配設しコンデンサを構成している。
【００５９】
第２改変例のパッケージ基板では、ＩＣチップ７０の下方に金属基板２１８を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。また、熱伝導性、耐熱性の高い金属基板２１８側を用いるため、ＩＣチップを効率的に冷却できる。更に、金属基板２１８を用いるため、薄く形成しても十分な基板剛性が得られ、パッケージ基板に反りを発生させない。
【００６０】
[第３実施形態]
引き続き、本発明の第３実施形態に係るパッケージ基板の構成について図１４を参照して説明する。
上述した第１実施形態においては、板状コンデンサ３０がパッケージ基板の上面に配設され、第２実施形態では下面に配設された。これに対して、第３実施形態では、パッケージ基板２１０の上下面に板状コンデンサ３０が配設されている。
【００６１】
この第３実施形態の構成では、板状コンデンサ３０を２枚用いるため、容量を大きくでき、また、板状コンデンサ３０でパッケージ基板２１０を挟む構成を取るため、パッケージ基板に反りを発生させることがない。
【００６２】
[第４実施形態]
図１５に第４実施形態に係るパッケージ基板に内蔵される板状コンデンサを示す。第４実施形態では、板状コンデンサ３０は、金属基板１２の表面に誘電体層１４及び導電体層１６が配設されてなる。誘電体層１６は、銀又は銅ペーストを焼成して成り、この誘電体層１６の表面に、無電解銅めっき膜１８ｂと電解銅めっき膜１８ｂとが形成されている。
【００６３】
第４実施形態では、板状コンデンサ３０の表層（最外層の誘電体層１６）には、銅めっき膜１８ａ、１８ｂが配設されている。これによって、層間樹脂絶縁層のバイアホールも主に銅からなる金属によって形成されていることから、異種金属による膨張率差などに起因する剥離を防止することができ、信頼性が向上する。
【００６４】
なお、上述した実施形態では、セラミック板又は金属板から成る板状コンデンサを示したが、電極層と誘電体層とを積層した状態（ラミネート状態）で折り畳み、板状のコンデンサを構成することも可能である。
【００６５】
【発明の効果】
本発明の構成により、ＩＣチップへ大電力を供給することができ、ループインダクタンスを低減でき、かつ、コンデンサを内蔵することから、反りや基板の収縮などに起因する剥離が防止できる。また、コンデンサと層間樹脂絶縁層のバイアホールとが接続されているため、電気的接続性、信頼性が向上する。
更に、コンデンサの表層に銅を形成することで、銅から成るバイアホールとの接続信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図５】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図６】第１実施形態に係るパッケージ基板の断面図である。
【図７】第１実施形態に係るパッケージ基板の断面図である。
【図８】図８（Ａ）は、第１実施形態のパッケージ基板の平面図であり、図８（Ｂ）は、改変例に係るパッケージ基板の平面図である。
【図９】第１実施形態の改変例に係るパッケージ基板の断面図である。
【図１０】本発明の第２実施形態に係るパッケージ基板の断面図である。
【図１１】本発明の第２実施形態の第１改変例に係るパッケージ基板の断面図である。
【図１２】図１１のＺ−Ｚ断面図である。
【図１３】本発明の第２実施形態の第２改変例に係るパッケージ基板の断面図である。
【図１４】本発明の第３実施形態に係るパッケージ基板の断面図である。
【図１５】本発明の第４実施形態に係るパッケージ基板に内蔵されるコンデンサの断面図である。
【符号の説明】
１２ セラミック板
１３ 第１電極層（導電体層）
１４ 誘電体層
１６ 第２電極層（導電体層）
２０ コア基板
３０ 板状コンデンサ
３０ａ 通孔
４０ 層間樹脂絶縁層
４０ａ 非貫通孔
４２ 無電解めっき膜
４４ 電解めっき
４６ バイアホール
４８ 導体回路
６０ ソルダーレジスト
６６ 半田バンプ
７０ ＩＣチップ
８０ ドータボード
８４ 導電性ピン
１４０ 層間樹脂絶縁層
１４６ バイアホール
２３０ 板状コンデンサ
２１８ 金属板
Claims (10)
- コア基板表面に樹脂絶縁層と導体回路とを積層してなり、上面にＩＣチップを搭載し、下面に外部基板に接続する接続用端子を備えるパッケージ基板であって、
該パッケージ基板の表面に板状コンデンサを備え、
該板状コンデンサをパッケージ基板のＩＣチップ側に配設すると共に、前記板状コンデンサと前記ＩＣチップとをパッケージ基板の最外層に形成された導体回路により接続したことを特徴とするパッケージ基板。 - 前記板状コンデンサの表面には、コート用の樹脂膜が形成されていることを特徴とする請求項１のパッケージ基板。
- 前記板状コンデンサは、前記パッケージ基板の表面に前記樹脂膜を介在させて配置されていることを特徴とする請求項１のパッケージ基板。
- 前記板状コンデンサの中央であって、ＩＣチップを配置する部位に通孔を配設したことを特徴とする請求項１のパッケージ基板。
- 前記板状コンデンサをパッケージ基板の外部基板側に配設すると共に、
前記板状コンデンサと外部基板とを直接接続したことを特徴とする請求項１〜４のいずれか１のパッケージ基板。 - 前記板状コンデンサが、セラミック板に電極層と誘電体層とを設けてなる請求項１〜５のいずれか１に記載のパッケージ基板。
- 前記板状コンデンサが、金属板に電極層と誘電体層とを設けてなる請求項１〜６のいずれか１に記載のパッケージ基板。
- 前記板状コンデンサを電源用のコンデンサとしたことを特徴とする請求項１〜７のいずれか１に記載のパッケージ基板。
- 前記誘電体層が、酸化チタン塩あるいはペロブスカイト系材料で形成されてなることを特徴とする請求項７又は８のパッケージ基板。
- 前記板状コンデンサの表層に銅が形成されていることを特徴とする請求項１〜９のパッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000364383A JP4798840B2 (ja) | 1999-12-01 | 2000-11-30 | パッケージ基板 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1999342257 | 1999-12-01 | ||
| JP34225799 | 1999-12-01 | ||
| JP11-342257 | 1999-12-01 | ||
| JP2000364383A JP4798840B2 (ja) | 1999-12-01 | 2000-11-30 | パッケージ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001223315A JP2001223315A (ja) | 2001-08-17 |
| JP4798840B2 true JP4798840B2 (ja) | 2011-10-19 |
Family
ID=26577204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000364383A Expired - Lifetime JP4798840B2 (ja) | 1999-12-01 | 2000-11-30 | パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4798840B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8964403B2 (en) | 2010-11-17 | 2015-02-24 | Ngk Spark Plug Co., Ltd. | Wiring board having a reinforcing member with capacitors incorporated therein |
| JP2012109386A (ja) * | 2010-11-17 | 2012-06-07 | Ngk Spark Plug Co Ltd | 配線基板 |
| US8643154B2 (en) | 2011-01-31 | 2014-02-04 | Ibiden Co., Ltd. | Semiconductor mounting device having multiple substrates connected via bumps |
| DE112016007572T5 (de) * | 2016-12-31 | 2019-10-31 | Intel Corporation | Elektronische Gehäuseanordnung mit Versteifungselement |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2810182B2 (ja) * | 1990-01-10 | 1998-10-15 | ティーディーケイ株式会社 | 混成集積回路部品の構造 |
| JPH0481002A (ja) * | 1990-07-20 | 1992-03-13 | Nikko Kyodo Co Ltd | 半導体装置 |
| JPH0786078A (ja) * | 1993-09-13 | 1995-03-31 | Murata Mfg Co Ltd | セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置 |
| JP3691995B2 (ja) * | 1999-11-12 | 2005-09-07 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法並びに半導体装置 |
-
2000
- 2000-11-30 JP JP2000364383A patent/JP4798840B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001223315A (ja) | 2001-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1250033B1 (en) | Printed circuit board and electronic component | |
| US6936774B2 (en) | Wiring substrate produced by transfer material method | |
| JP4057589B2 (ja) | 電子部品搭載基板の製造方法 | |
| WO2007086498A1 (ja) | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 | |
| WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| US20100261348A1 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| WO2006070807A1 (ja) | 配線基板及び配線基板の製造方法 | |
| JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
| KR100619348B1 (ko) | 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법 | |
| JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
| JP3037662B2 (ja) | 多層配線基板およびその製造方法 | |
| JP4060491B2 (ja) | パッケージ基板 | |
| JP4798840B2 (ja) | パッケージ基板 | |
| JP4771583B2 (ja) | パッケージ基板 | |
| JP4592177B2 (ja) | パッケージ基板 | |
| JP2001244636A (ja) | プリント配線板 | |
| JP4090151B2 (ja) | パッケージ基板 | |
| JP4056656B2 (ja) | パッケージ基板 | |
| JP4097364B2 (ja) | パッケージ基板 | |
| JP4097363B2 (ja) | パッケージ基板 | |
| KR100771320B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
| JP2001077536A (ja) | 電子回路内蔵プリント配線板およびその製造方法 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JP2007027255A (ja) | 半導体実装基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4798840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |