JP2003332739A - 多層プリント配線板及び多層プリント配線板の製造方法 - Google Patents
多層プリント配線板及び多層プリント配線板の製造方法Info
- Publication number
- JP2003332739A JP2003332739A JP2002138972A JP2002138972A JP2003332739A JP 2003332739 A JP2003332739 A JP 2003332739A JP 2002138972 A JP2002138972 A JP 2002138972A JP 2002138972 A JP2002138972 A JP 2002138972A JP 2003332739 A JP2003332739 A JP 2003332739A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- multilayer printed
- layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 スルーホールの配設密度を高め得ると共に、
厚みを薄くできる多層プリント配線板を提供する。 【解決手段】 コア基板３０を形成する絶縁層２０の非
貫通孔２６に金属層３２、３４を充填してスルーホール
３６を形成するため、コア基板３０の強度を高め、コア
基板３０を薄く形成することが可能となり、多層プリン
ト配線板を厚みを減らし、熱伝導性を高めることができ
る。
厚みを薄くできる多層プリント配線板を提供する。 【解決手段】 コア基板３０を形成する絶縁層２０の非
貫通孔２６に金属層３２、３４を充填してスルーホール
３６を形成するため、コア基板３０の強度を高め、コア
基板３０を薄く形成することが可能となり、多層プリン
ト配線板を厚みを減らし、熱伝導性を高めることができ
る。
Description
【０００１】
【発明の属する技術分野】ＩＣチップなどの電子部品を
載置するパッケージ基板に用い得る多層プリント配線板
に関し、特にコア基板に層間樹脂絶縁層をビルドアップ
してなる多層プリント配線板及び多層プリント配線板の
製造方法に関するのもである。
載置するパッケージ基板に用い得る多層プリント配線板
に関し、特にコア基板に層間樹脂絶縁層をビルドアップ
してなる多層プリント配線板及び多層プリント配線板の
製造方法に関するのもである。
【０００２】
【従来の技術】従来、ビルドアップ多層プリント配線板
は、例えば、特開平９−１３００５０号に開示される方
法にて製造されている。すなわち、スルーホールを形成
したコア基板の上に層間樹脂絶縁層を積層し、該層間樹
脂絶縁層の上に回路パターンを形成する。これを繰り返
すことにより、ビルドアップ多層プリント配線板が得ら
れる。
は、例えば、特開平９−１３００５０号に開示される方
法にて製造されている。すなわち、スルーホールを形成
したコア基板の上に層間樹脂絶縁層を積層し、該層間樹
脂絶縁層の上に回路パターンを形成する。これを繰り返
すことにより、ビルドアップ多層プリント配線板が得ら
れる。
【０００３】
【発明が解決しようとする課題】現在、使用されている
１ＧＨｚ程度のＩＣチップからさらに高周波のＩＣチッ
プを用いるためには、電源の供給不足を緩和しなければ
ならない。特に初期起動時におけるＩＣチップへの電源
の供給不足が発生すると、誤動作やシステムエラーを引
き起こしやすくなってしまう。そのため、電源を伝える
ための導体回路を多くする必要がある。しかしながら、
現在、コア基板に表裏の導通を取るためのスルーホール
を形成する際、ドリルにより貫通孔を穿設している。ド
リルでは、最小３００μｍ程度となり、アライメント等
を考慮すると単位面積当たりの形成される貫通孔の数も
限定されてしまう。
１ＧＨｚ程度のＩＣチップからさらに高周波のＩＣチッ
プを用いるためには、電源の供給不足を緩和しなければ
ならない。特に初期起動時におけるＩＣチップへの電源
の供給不足が発生すると、誤動作やシステムエラーを引
き起こしやすくなってしまう。そのため、電源を伝える
ための導体回路を多くする必要がある。しかしながら、
現在、コア基板に表裏の導通を取るためのスルーホール
を形成する際、ドリルにより貫通孔を穿設している。ド
リルでは、最小３００μｍ程度となり、アライメント等
を考慮すると単位面積当たりの形成される貫通孔の数も
限定されてしまう。
【０００４】これに代わる技術として、ドリルにより通
孔を穿設する方法を検討した。レーザにより、ドリルよ
りは小さい貫通孔を形成されるので、単位面積当たりに
形成される貫通孔の数も増やすことが可能となった。け
れど、導通を取るためにめっき等により導体層を形成す
るもしくはコア基板としての平坦性を保つために、貫通
孔内に穴埋め樹脂等を充填させることが、小さい貫通孔
ではできないということが発生しました。
孔を穿設する方法を検討した。レーザにより、ドリルよ
りは小さい貫通孔を形成されるので、単位面積当たりに
形成される貫通孔の数も増やすことが可能となった。け
れど、導通を取るためにめっき等により導体層を形成す
るもしくはコア基板としての平坦性を保つために、貫通
孔内に穴埋め樹脂等を充填させることが、小さい貫通孔
ではできないということが発生しました。
【０００５】また、元々コア基板の厚みが１．０ｍｍ程
度であるために、起こりうる事態であるということも推
定して、基板厚みを０．６ｍｍ以下にして、同様に行っ
てみたが、基板自体の強度がなく、反りが発生したりし
て、導体層の位置ズレや断線等を引き起こしてしまっ
た。特に、ビルドアップを形成するときの熱履歴による
反りを低減することができないのである。そのために、
基板の厚みを薄くすることによりレーザで開口すること
は行えるが、基板自体の強度がなく、実用することがで
きなかった。
度であるために、起こりうる事態であるということも推
定して、基板厚みを０．６ｍｍ以下にして、同様に行っ
てみたが、基板自体の強度がなく、反りが発生したりし
て、導体層の位置ズレや断線等を引き起こしてしまっ
た。特に、ビルドアップを形成するときの熱履歴による
反りを低減することができないのである。そのために、
基板の厚みを薄くすることによりレーザで開口すること
は行えるが、基板自体の強度がなく、実用することがで
きなかった。
【０００６】本発明は上述した課題を解決するためなさ
れたものであり、その目的とするところは、スルーホー
ルの配設密度を高め得ると共に、厚みを薄くできる多層
プリント配線板及び該多層プリント配線板の製造方法を
提供することにある。
れたものであり、その目的とするところは、スルーホー
ルの配設密度を高め得ると共に、厚みを薄くできる多層
プリント配線板及び該多層プリント配線板の製造方法を
提供することにある。
【０００７】
【課題を解決するための手段】上述した課題を解決する
ため、請求項１の多層プリント配線板では、スルーホー
ル内が金属で充填されたコア基板に、層間樹脂絶縁層及
び導体回路をビルドアップしてなることを技術的特徴と
する。
ため、請求項１の多層プリント配線板では、スルーホー
ル内が金属で充填されたコア基板に、層間樹脂絶縁層及
び導体回路をビルドアップしてなることを技術的特徴と
する。
【０００８】また、請求項２は、コア基板に層間樹脂絶
縁層及び導体回路をビルドアップしてなる多層プリント
配線板において、前記コア基板は、非貫通孔が形成さ
れ、該非貫通孔に２種類以上の金属で充填されスルーホ
ールが形成されて、該コア基板には、片面もしくは両面
ビルドアップされていることを技術的特徴とする。
縁層及び導体回路をビルドアップしてなる多層プリント
配線板において、前記コア基板は、非貫通孔が形成さ
れ、該非貫通孔に２種類以上の金属で充填されスルーホ
ールが形成されて、該コア基板には、片面もしくは両面
ビルドアップされていることを技術的特徴とする。
【０００９】請求項３では、前記多層プリント配線板
は、表層には、半田バンプを介してＩＣチップが接続さ
れていて、その裏面には、外部基板との接続端子が実装
されていることを技術的特徴とする。
は、表層には、半田バンプを介してＩＣチップが接続さ
れていて、その裏面には、外部基板との接続端子が実装
されていることを技術的特徴とする。
【００１０】請求項４では、前記多層プリント配線板
は、コア基板に片面ビルドアップされていて、ビルドア
ップの表層には、半田バンプを介してＩＣチップが接続
されていて、その裏面のコア基板の表層には、外部基板
との接続端子が実装されていることを技術的特徴とす
る。
は、コア基板に片面ビルドアップされていて、ビルドア
ップの表層には、半田バンプを介してＩＣチップが接続
されていて、その裏面のコア基板の表層には、外部基板
との接続端子が実装されていることを技術的特徴とす
る。
【００１１】請求項５は、前記２種類以上の金属は、少
なくとも無電解めっき膜、電解めっき膜であることを技
術的特徴とする。
なくとも無電解めっき膜、電解めっき膜であることを技
術的特徴とする。
【００１２】請求項６は、少なくとも以下の（Ａ）〜
（Ｄ）の工程を備えることを特徴とする多層プリント配
線板の製造方法： （Ａ）絶縁層の片面に金属箔が積層されてなる片面銅張
積層板の前記絶縁層に、レーザで片面の金属箔へ至る非
貫通孔を穿設する工程； （Ｂ）前記絶縁層の非貫通孔に金属を充填してスルーホ
ールを形成すると共に、前記金属箔の非積層面に導体層
を形成する工程； （Ｃ）前記導体層及び前記金属箔をエッチングして導体
回路を形成し、前記絶縁層をコア基板とする工程； （Ｄ）前記コア基板の片面又は両面にビルドアップ層を
形成する工程。
（Ｄ）の工程を備えることを特徴とする多層プリント配
線板の製造方法： （Ａ）絶縁層の片面に金属箔が積層されてなる片面銅張
積層板の前記絶縁層に、レーザで片面の金属箔へ至る非
貫通孔を穿設する工程； （Ｂ）前記絶縁層の非貫通孔に金属を充填してスルーホ
ールを形成すると共に、前記金属箔の非積層面に導体層
を形成する工程； （Ｃ）前記導体層及び前記金属箔をエッチングして導体
回路を形成し、前記絶縁層をコア基板とする工程； （Ｄ）前記コア基板の片面又は両面にビルドアップ層を
形成する工程。
【００１３】請求項７は、少なくとも以下の（Ａ）〜
（Ｅ）の工程を備えることを特徴とする多層プリント配
線板の製造方法： （Ａ）絶縁層の両面に金属箔が積層されてなる両面銅張
積層板の片面の金属箔に、エッチングによりコンフォー
マルマスクを形成する工程； （Ｂ）前記コンフォーマルマスクを用いて前記絶縁層に
レーザで裏面の金属箔へ至る非貫通孔を穿設する工程； （Ｃ）前記絶縁層の非貫通孔に金属を充填してスルーホ
ールを形成すると共に、前記コンフォーマルマスク面に
導体層を形成する工程； （Ｄ）前記導体層及び前記金属箔をエッチングして導体
回路を形成し、前記絶縁層をコア基板とする工程； （Ｅ）前記コア基板の片面又は両面にビルドアップ層を
形成する工程。
（Ｅ）の工程を備えることを特徴とする多層プリント配
線板の製造方法： （Ａ）絶縁層の両面に金属箔が積層されてなる両面銅張
積層板の片面の金属箔に、エッチングによりコンフォー
マルマスクを形成する工程； （Ｂ）前記コンフォーマルマスクを用いて前記絶縁層に
レーザで裏面の金属箔へ至る非貫通孔を穿設する工程； （Ｃ）前記絶縁層の非貫通孔に金属を充填してスルーホ
ールを形成すると共に、前記コンフォーマルマスク面に
導体層を形成する工程； （Ｄ）前記導体層及び前記金属箔をエッチングして導体
回路を形成し、前記絶縁層をコア基板とする工程； （Ｅ）前記コア基板の片面又は両面にビルドアップ層を
形成する工程。
【００１４】請求項８は、少なくとも（Ａ）〜（Ｄ）の
工程を備えることを特徴とする多層プリント配線板の製
造方法： （Ａ）絶縁層の両面に金属箔が積層されてなる両面銅張
積層板の片面の金属箔から直接レーザで裏面の金属箔へ
至る非貫通孔を穿設する工程； （Ｂ）前記絶縁層の非貫通孔に金属を充填してスルーホ
ールを形成するとともに前記金属箔の開口面に導体層を
形成する工程； （Ｃ）前記導体層及び前記金属箔をエッチングして導体
回路を形成し、前記絶縁層をコア基板とする工程； （Ｄ）前記コア基板の片面または両面にビルドアップ層
を形成する工程。
工程を備えることを特徴とする多層プリント配線板の製
造方法： （Ａ）絶縁層の両面に金属箔が積層されてなる両面銅張
積層板の片面の金属箔から直接レーザで裏面の金属箔へ
至る非貫通孔を穿設する工程； （Ｂ）前記絶縁層の非貫通孔に金属を充填してスルーホ
ールを形成するとともに前記金属箔の開口面に導体層を
形成する工程； （Ｃ）前記導体層及び前記金属箔をエッチングして導体
回路を形成し、前記絶縁層をコア基板とする工程； （Ｄ）前記コア基板の片面または両面にビルドアップ層
を形成する工程。
【００１５】請求項９は、前記非貫通孔に充填される金
属は、少なくとも無電解めっき膜、電解めっき膜である
ことを技術的特徴とする。
属は、少なくとも無電解めっき膜、電解めっき膜である
ことを技術的特徴とする。
【００１６】請求項１０は、前記（Ａ）工程の前又は後
に、金属箔をライトエッチングにより予め薄くする工程
を行うことを技術的特徴とする。
に、金属箔をライトエッチングにより予め薄くする工程
を行うことを技術的特徴とする。
【００１７】請求項１、請求項２の多層プリント配線
板、請求項６、請求項７、請求項８の多層プリント配線
板の製造方法では、スルーホール内に金属層を充填させ
ることにより、コア基板の強度を確保することができ、
反りなどがなくなり、コア基板を薄くすることが可能と
なり、多層プリント配線板全体の厚みを減らすことがで
きる。これにより、ＩＣチップと外部端子との接続距離
を短くすることができるため、ループインダクタンスを
低減し電気特性が向上する。また、上述したようにコア
基板を薄くでき、且つ、金属層へ至る非貫通孔を絶縁層
に形成すればよいため、従来のコア基板と比較してレー
ザにより穿設する通孔の深さが半分以下になる。従っ
て、レーザにより容易に微細な非貫通孔を穿設でき、小
径のスルーホールを形成することが可能になるので、多
層プリント配線板の集積度を高めることができる。単位
面積あたりの孔数が増えるので、電源として使用できる
本数が増大する。そのため、電源供給量が増し、誤動作
が防止される。非貫通孔は、テーパー状でも、直線状で
あってもよい。
板、請求項６、請求項７、請求項８の多層プリント配線
板の製造方法では、スルーホール内に金属層を充填させ
ることにより、コア基板の強度を確保することができ、
反りなどがなくなり、コア基板を薄くすることが可能と
なり、多層プリント配線板全体の厚みを減らすことがで
きる。これにより、ＩＣチップと外部端子との接続距離
を短くすることができるため、ループインダクタンスを
低減し電気特性が向上する。また、上述したようにコア
基板を薄くでき、且つ、金属層へ至る非貫通孔を絶縁層
に形成すればよいため、従来のコア基板と比較してレー
ザにより穿設する通孔の深さが半分以下になる。従っ
て、レーザにより容易に微細な非貫通孔を穿設でき、小
径のスルーホールを形成することが可能になるので、多
層プリント配線板の集積度を高めることができる。単位
面積あたりの孔数が増えるので、電源として使用できる
本数が増大する。そのため、電源供給量が増し、誤動作
が防止される。非貫通孔は、テーパー状でも、直線状で
あってもよい。
【００１８】多層プリント配線板は、表層には、半田バ
ンプを介してＩＣチップが接続されていて、その裏面に
は、外部基板との接続端子が実装されていることが望ま
しい。それにより、パッケージ基板として用いることが
でき、従来よりも薄くすることができる。そのために、
より薄い筐体内に収容することができる。
ンプを介してＩＣチップが接続されていて、その裏面に
は、外部基板との接続端子が実装されていることが望ま
しい。それにより、パッケージ基板として用いることが
でき、従来よりも薄くすることができる。そのために、
より薄い筐体内に収容することができる。
【００１９】多層プリント配線板は、コア基板に片面ビ
ルドアップされていて、ビルドアップの表層には、半田
バンプを介してＩＣチップが接続されていて、その裏面
のコア基板の表層には、外部基板との接続端子が実装さ
れていることが望ましい。ビルドアップにより、高密度
化、集積されたバンプを形成することができ、コア基板
としての銅張積層板としての強度を有しているので、外
部端子であるＰＧＡ／ＢＧＡと外部基板との剥がれを防
止することができる。
ルドアップされていて、ビルドアップの表層には、半田
バンプを介してＩＣチップが接続されていて、その裏面
のコア基板の表層には、外部基板との接続端子が実装さ
れていることが望ましい。ビルドアップにより、高密度
化、集積されたバンプを形成することができ、コア基板
としての銅張積層板としての強度を有しているので、外
部端子であるＰＧＡ／ＢＧＡと外部基板との剥がれを防
止することができる。
【００２０】請求項５の多層プリント配線板及び請求項
９の多層プリント配線板の製造方法では、下層に無電解
めっき膜、上層に電解めっき膜を形成させる。充填され
る金属層を無電解めっき膜、電解めっき膜の２層とする
ことで、コア基板の強度を高めることができる。無電解
めっきにより、金属箔とで密着性が良くなり、コアに応
力が加わっても、その部分での引き剥がされることがな
い。そのため、電気接続性、信頼性も向上する。
９の多層プリント配線板の製造方法では、下層に無電解
めっき膜、上層に電解めっき膜を形成させる。充填され
る金属層を無電解めっき膜、電解めっき膜の２層とする
ことで、コア基板の強度を高めることができる。無電解
めっきにより、金属箔とで密着性が良くなり、コアに応
力が加わっても、その部分での引き剥がされることがな
い。そのため、電気接続性、信頼性も向上する。
【００２１】請求項９の多層プリント配線板の製造方法
では、金属箔に予めエッチングを施すことにより、回路
を形成する際に、アンダーカットや金属箔残りを防止す
ることができる。これにより、狭ピッチで導体回路を形
成することができる。
では、金属箔に予めエッチングを施すことにより、回路
を形成する際に、アンダーカットや金属箔残りを防止す
ることができる。これにより、狭ピッチで導体回路を形
成することができる。
【００２２】
【発明の実施の形態】以下、本発明の実施形態について
図を参照して説明する。 [第１実施形態]先ず、本発明の第１実施形態に係る多層
プリント配線板の構成について、断面図を示す図６を参
照して説明する。図６に示すように、多層プリント配線
板１０では、コア基板３０の表面に導体回路３６ｂ、裏
面に導体回路２８ａが形成され、更に、該導体回路３６
ｂ、２８の上に層間樹脂絶縁層５０、５０が形成されて
いる。該層間樹脂絶縁層５０、５０には、バイアホール
６０及び導体回路５８が配設されている。該層間樹脂絶
縁層５０、５０の上層には、層間樹脂絶縁層１５０、１
５０が形成されている。該層間樹脂絶縁層１５０、１５
０には、バイアホール１６０及び導体回路（図略）が配
設されている。層間樹脂絶縁層１５０、１５０の上層に
はソルダーレジスト７０、７０が形成されており、該ソ
ルダーレジスト７０の開口部７１を介して、上面のバイ
アホール１６０に半田バンプ７６Ｕが、下面のバイアホ
ール１６０にＢＧＡ７６Ｄが形成されている。
図を参照して説明する。 [第１実施形態]先ず、本発明の第１実施形態に係る多層
プリント配線板の構成について、断面図を示す図６を参
照して説明する。図６に示すように、多層プリント配線
板１０では、コア基板３０の表面に導体回路３６ｂ、裏
面に導体回路２８ａが形成され、更に、該導体回路３６
ｂ、２８の上に層間樹脂絶縁層５０、５０が形成されて
いる。該層間樹脂絶縁層５０、５０には、バイアホール
６０及び導体回路５８が配設されている。該層間樹脂絶
縁層５０、５０の上層には、層間樹脂絶縁層１５０、１
５０が形成されている。該層間樹脂絶縁層１５０、１５
０には、バイアホール１６０及び導体回路（図略）が配
設されている。層間樹脂絶縁層１５０、１５０の上層に
はソルダーレジスト７０、７０が形成されており、該ソ
ルダーレジスト７０の開口部７１を介して、上面のバイ
アホール１６０に半田バンプ７６Ｕが、下面のバイアホ
ール１６０にＢＧＡ７６Ｄが形成されている。
【００２３】図７は、多層プリント配線板１０にＩＣチ
ップ９０が取り付けられた状態でドータボード９４に載
置された状態を示している。ＩＣチップ９０のバンプ９
２に半田バンプ７６Ｕを介し接続され、ドータボード９
４のバンプ９６にＢＧＡ７６Ｄを介して接続される。
ップ９０が取り付けられた状態でドータボード９４に載
置された状態を示している。ＩＣチップ９０のバンプ９
２に半田バンプ７６Ｕを介し接続され、ドータボード９
４のバンプ９６にＢＧＡ７６Ｄを介して接続される。
【００２４】本実施形態では、コア基板３０を形成する
絶縁層２０の非貫通孔２６に金属層３２、３４を充填し
てスルーホール３６を形成するため、コア基板３０の強
度を高め、コア基板３０を薄く形成することが可能とな
り、多層プリント配線板を厚みを減らし、熱伝導性を高
めることができる。また、多層プリント配線板１０の厚
みを減らすことができるので、ＩＣチップ９０とドータ
ボード（外部端子）９４との接続距離を短くすることが
できるため、ループインダクタンスを低減し電気特性が
向上する。
絶縁層２０の非貫通孔２６に金属層３２、３４を充填し
てスルーホール３６を形成するため、コア基板３０の強
度を高め、コア基板３０を薄く形成することが可能とな
り、多層プリント配線板を厚みを減らし、熱伝導性を高
めることができる。また、多層プリント配線板１０の厚
みを減らすことができるので、ＩＣチップ９０とドータ
ボード（外部端子）９４との接続距離を短くすることが
できるため、ループインダクタンスを低減し電気特性が
向上する。
【００２５】本実施形態では、コア基板３０の絶縁層２
０に金属層２８へ至る非貫通孔２６をレーザ加工にて形
成し、めっきで充填することでスルーホール３６として
いる。ここで、金属層２８へ至る非貫通孔２６を形成す
ればよいため、従来のコア基板と比較してレーザにて穿
設する通孔の深さを浅くすることができる。従って、レ
ーザにより容易に微細な非貫通孔を穿設でき、小径のス
ルーホールを形成することが可能になるので、多層プリ
ント配線板の集積度を高めることができる。
０に金属層２８へ至る非貫通孔２６をレーザ加工にて形
成し、めっきで充填することでスルーホール３６として
いる。ここで、金属層２８へ至る非貫通孔２６を形成す
ればよいため、従来のコア基板と比較してレーザにて穿
設する通孔の深さを浅くすることができる。従って、レ
ーザにより容易に微細な非貫通孔を穿設でき、小径のス
ルーホールを形成することが可能になるので、多層プリ
ント配線板の集積度を高めることができる。
【００２６】ひき続き、図６を参照して上述した多層プ
リント配線板の製造方法について、図１〜図５を参照し
て説明する。 (1) 厚さ０．０５〜０．２mmの樹脂からなる基板（絶縁
層）２０の上面に５〜４０μｍの銅箔２８がラミネート
されている片面銅張板２０Ａを出発材料とする（図１
（Ａ））。ここで、絶縁層２０としては、ガラスクロス
又アライミドクロスにエポキシ、ＢＴ（ビスマレイミド
トリアジン）、ポリイミド、オレフィンを浸漬してなる
もの他、ガラスクロス、アライミドクロス等の心材を有
さない樹脂、或いは、補強樹脂層をラミネートした樹脂
フィルムを用いることができる。ここで、片面銅張板２
０Ａの銅箔２８を予めライトエッチングにより薄膜化し
てもよい。 ここでは、銅箔を用いるがこの代わりに、
スパッタ、無電解めっき等により金属箔を形成すること
もできる。
リント配線板の製造方法について、図１〜図５を参照し
て説明する。 (1) 厚さ０．０５〜０．２mmの樹脂からなる基板（絶縁
層）２０の上面に５〜４０μｍの銅箔２８がラミネート
されている片面銅張板２０Ａを出発材料とする（図１
（Ａ））。ここで、絶縁層２０としては、ガラスクロス
又アライミドクロスにエポキシ、ＢＴ（ビスマレイミド
トリアジン）、ポリイミド、オレフィンを浸漬してなる
もの他、ガラスクロス、アライミドクロス等の心材を有
さない樹脂、或いは、補強樹脂層をラミネートした樹脂
フィルムを用いることができる。ここで、片面銅張板２
０Ａの銅箔２８を予めライトエッチングにより薄膜化し
てもよい。 ここでは、銅箔を用いるがこの代わりに、
スパッタ、無電解めっき等により金属箔を形成すること
もできる。
【００２７】(2)その後、ＣＯ2レーザ、ＹＡＧレーザ又
はエキシマレーザにより、絶縁層２０に、銅箔２８パタ
ーンへ至る開口径５０〜２５０μｍの非貫通孔２６を形
成する（図１（Ｂ））。本実施形態では、絶縁層２０の
厚みが０．２〜０．４mmと薄いので、レーザで微細な孔
を明けることができる。
はエキシマレーザにより、絶縁層２０に、銅箔２８パタ
ーンへ至る開口径５０〜２５０μｍの非貫通孔２６を形
成する（図１（Ｂ））。本実施形態では、絶縁層２０の
厚みが０．２〜０．４mmと薄いので、レーザで微細な孔
を明けることができる。
【００２８】(3)デスミヤ処理を施した後、パラジウム
触媒を付与し、無電解めっき液へ浸漬して、コア基板３
０の表面に均一に厚さ１〜５μｍの無電解めっき膜３２
を析出させる（図１（Ｃ））。ここでは、無電解めっき
を用いているが、スパッタにより銅、ニッケル等の金属
膜を形成することも可能である。スパッタはコスト的に
は不利であるが、樹脂との密着性を改善できる利点があ
る。
触媒を付与し、無電解めっき液へ浸漬して、コア基板３
０の表面に均一に厚さ１〜５μｍの無電解めっき膜３２
を析出させる（図１（Ｃ））。ここでは、無電解めっき
を用いているが、スパッタにより銅、ニッケル等の金属
膜を形成することも可能である。スパッタはコスト的に
は不利であるが、樹脂との密着性を改善できる利点があ
る。
【００２９】(4)引き続き、基板２０を無電解めっき液
に浸漬し、無電解めっき膜３２を介して電流を流して電
解めっき膜３４を形成する。この際に、基板２０の表面
を平坦にするように、電解めっき膜３４を充填する（図
２（Ａ））。
に浸漬し、無電解めっき膜３２を介して電流を流して電
解めっき膜３４を形成する。この際に、基板２０の表面
を平坦にするように、電解めっき膜３４を充填する（図
２（Ａ））。
【００３０】(5)そして、上面の無電解めっき膜３２及
び電解めっき膜３４をエッチングして、スルーホール３
６のランド３６ａ及び導体回路３６ｂを形成し、同時
に、銅箔２８をエッチングして導体回路２８ａを形成す
ることで、コア基板３０を完成する（図２（Ｂ））。
び電解めっき膜３４をエッチングして、スルーホール３
６のランド３６ａ及び導体回路３６ｂを形成し、同時
に、銅箔２８をエッチングして導体回路２８ａを形成す
ることで、コア基板３０を完成する（図２（Ｂ））。
【００３１】なお、ここでは、無電解めっき膜３２の上
に電解めっき膜３４を形成したが、無電解めっき膜３２
の上にレジストを形成し、所定のパターンに無電解めっ
き膜３２を形成し、レジストを除去すると共に、レジス
ト下の無電解めっき膜３２を剥離することでランド３６
ａ及び導体回路３６ｂを形成することも可能である。
に電解めっき膜３４を形成したが、無電解めっき膜３２
の上にレジストを形成し、所定のパターンに無電解めっ
き膜３２を形成し、レジストを除去すると共に、レジス
ト下の無電解めっき膜３２を剥離することでランド３６
ａ及び導体回路３６ｂを形成することも可能である。
【００３２】(6)第２銅錯体と有機酸とを含有するエッ
チング液により、導体回路３６ｂ、ランド３６ａ、導体
回路２８ａの表面に粗化面（図示せず）を形成してもよ
い。その場合、必要に応じて、Sn置換を行ってもよい。
チング液により、導体回路３６ｂ、ランド３６ａ、導体
回路２８ａの表面に粗化面（図示せず）を形成してもよ
い。その場合、必要に応じて、Sn置換を行ってもよい。
【００３３】(7)エポキシ、ＢＴ、ポリイミド、オレフ
ィン等からなる熱硬化性樹脂５０αをコア基板３０の表
面に塗布し、乾燥（プリベーク）を行う（図２
（Ｃ））。
ィン等からなる熱硬化性樹脂５０αをコア基板３０の表
面に塗布し、乾燥（プリベーク）を行う（図２
（Ｃ））。
【００３４】(8)次いで、該層間樹脂絶縁層５０にＣＯ2
レーザ、ＹＡＧレーザ又はエキシマレーザにより、導体
回路３６ｂ、導体回路２８ａへ至る開口径１００〜２５
０μｍの非貫通孔５１を形成した後、加熱して非貫通孔
５１を有する層間樹脂絶縁層５０を形成する（図３
（Ａ））。層間樹脂絶縁層を構成する樹脂としては、上
述した絶縁層２０と同じ樹脂を用いることもでき、異な
る樹脂を用いることも可能である。また、熱硬化性樹脂
の他、熱硬化性樹脂と熱可塑性樹脂との混合物を用いる
ことができ、更に、シリコン、樹脂等のフィラーを混入
することができる。ここで、溶解性フィラーを混合し、
該フィラーを薬液で溶解することで、層間樹脂絶縁層の
表面を粗化することもできる。なお、ここでは樹脂を塗
布しているが、絶縁層２０と同様、もしくは、Ｂステー
ジのフィルムを圧着してもよい。
レーザ、ＹＡＧレーザ又はエキシマレーザにより、導体
回路３６ｂ、導体回路２８ａへ至る開口径１００〜２５
０μｍの非貫通孔５１を形成した後、加熱して非貫通孔
５１を有する層間樹脂絶縁層５０を形成する（図３
（Ａ））。層間樹脂絶縁層を構成する樹脂としては、上
述した絶縁層２０と同じ樹脂を用いることもでき、異な
る樹脂を用いることも可能である。また、熱硬化性樹脂
の他、熱硬化性樹脂と熱可塑性樹脂との混合物を用いる
ことができ、更に、シリコン、樹脂等のフィラーを混入
することができる。ここで、溶解性フィラーを混合し、
該フィラーを薬液で溶解することで、層間樹脂絶縁層の
表面を粗化することもできる。なお、ここでは樹脂を塗
布しているが、絶縁層２０と同様、もしくは、Ｂステー
ジのフィルムを圧着してもよい。
【００３５】(9)酸もしくは酸化剤で粗化処理を施した
後、パラジウム触媒を付与し、無電解めっき液へ浸漬し
て、層間樹脂絶縁層５０の表面に均一に厚さ１〜５μｍ
の無電解めっき膜５２を析出させる（図３（Ｂ））。
後、パラジウム触媒を付与し、無電解めっき液へ浸漬し
て、層間樹脂絶縁層５０の表面に均一に厚さ１〜５μｍ
の無電解めっき膜５２を析出させる（図３（Ｂ））。
【００３６】(10)引き続き、無電解めっき膜５２の表面
に所定パターンのめっきレジスト５４を形成する（図３
（Ｃ））。
に所定パターンのめっきレジスト５４を形成する（図３
（Ｃ））。
【００３７】(11)そして、レジスト５４の非形成部に電
解めっき膜５６を形成する（図４（Ａ））。
解めっき膜５６を形成する（図４（Ａ））。
【００３８】(12)次に、レジスト５４を剥離除去した
後、エッチングし、めっきレジスト下の無電解めっき膜
５２を溶解除去し、無電解めっき５２及び電解銅めっき
膜５６からなる厚さ１８μｍ（１０〜３０μｍ）の導体
回路５８及びバイアホール６０を得る（図４（Ｂ））。
その後、導体回路５８及びバイアホール６０の表面に粗
化層（図示せず）を設ける。
後、エッチングし、めっきレジスト下の無電解めっき膜
５２を溶解除去し、無電解めっき５２及び電解銅めっき
膜５６からなる厚さ１８μｍ（１０〜３０μｍ）の導体
回路５８及びバイアホール６０を得る（図４（Ｂ））。
その後、導体回路５８及びバイアホール６０の表面に粗
化層（図示せず）を設ける。
【００３９】(13)更に、上述した(7)〜(12)工程を繰り
返し、層間樹脂絶縁層５０の上に、導体回路１５８及び
バイアホール１６０を備える層間樹脂絶縁層１５０を形
成する（図４（Ｃ））。
返し、層間樹脂絶縁層５０の上に、導体回路１５８及び
バイアホール１６０を備える層間樹脂絶縁層１５０を形
成する（図４（Ｃ））。
【００４０】(14)上述した多層プリント配線板にはんだ
バンプを形成する。基板の両面に、ソルダーレジスト組
成物を20μｍの厚さで塗布し、乾燥処理を行った後、円
パターン（マスクパターン）が描画された厚さ５mmのフ
ォトマスクフィルム（図示せず）を密着させて載置し、
紫外線で露光し、現像処理する。そしてさらに、加熱処
理し、はんだパッド部分（バイアホールとそのランド部
分を含む）の開口部７１を有するソルダーレジスト層
（厚み20μｍ）７０を形成する（図５（Ａ））。
バンプを形成する。基板の両面に、ソルダーレジスト組
成物を20μｍの厚さで塗布し、乾燥処理を行った後、円
パターン（マスクパターン）が描画された厚さ５mmのフ
ォトマスクフィルム（図示せず）を密着させて載置し、
紫外線で露光し、現像処理する。そしてさらに、加熱処
理し、はんだパッド部分（バイアホールとそのランド部
分を含む）の開口部７１を有するソルダーレジスト層
（厚み20μｍ）７０を形成する（図５（Ａ））。
【００４１】(15)その後、塩化ニッケル2.3 ×10
-1mol/l、次亜リン酸ナトリウム2.8 ×10-1m ol/l、クエ
ン酸ナトリウム1.6 ×10-1mol/l、からなるｐＨ＝４．
５の無電解ニッケルめっき液に、20分間浸漬して、開口
部７１に厚さ５μｍのニッケルめっき層７３を形成す
る。さらに、その基板を、シアン化金カリウム7.6 ×10
-3mol/l、塩化アンモニウム1.9 ×10-1mol/l、クエン酸
ナトリウム1.2 ×10-1mol/l、次亜リン酸ナトリウム1.7
×10-1mol/lからなる無電解金めっき液に80℃の条件で
７．５分間浸漬して、ニッケルめっき層７３上に厚さ0.
03μｍの金めっき層７４を形成する（図５（Ｂ））。
-1mol/l、次亜リン酸ナトリウム2.8 ×10-1m ol/l、クエ
ン酸ナトリウム1.6 ×10-1mol/l、からなるｐＨ＝４．
５の無電解ニッケルめっき液に、20分間浸漬して、開口
部７１に厚さ５μｍのニッケルめっき層７３を形成す
る。さらに、その基板を、シアン化金カリウム7.6 ×10
-3mol/l、塩化アンモニウム1.9 ×10-1mol/l、クエン酸
ナトリウム1.2 ×10-1mol/l、次亜リン酸ナトリウム1.7
×10-1mol/lからなる無電解金めっき液に80℃の条件で
７．５分間浸漬して、ニッケルめっき層７３上に厚さ0.
03μｍの金めっき層７４を形成する（図５（Ｂ））。
【００４２】(16)そして、ソルダーレジスト層７０の開
口部７１に、半田ペーストを充填する（図示せず）。そ
の後、開口部７１に充填された半田を 200℃でリフロー
することにより、上面に半田バンプ（半田体）７６Ｕ、
下面にＢＧＡを形成する（図６参照）。ここでは、下面
にＢＧＡを形成したがこの代わりに導電性接続ピンを取
り付けることもできる。
口部７１に、半田ペーストを充填する（図示せず）。そ
の後、開口部７１に充填された半田を 200℃でリフロー
することにより、上面に半田バンプ（半田体）７６Ｕ、
下面にＢＧＡを形成する（図６参照）。ここでは、下面
にＢＧＡを形成したがこの代わりに導電性接続ピンを取
り付けることもできる。
【００４３】フラックス洗浄後、ルーターを持つ装置
で、基板を適当な大きさに分割切断した後、プリント配
線板の短絡、断線を検査するチェッカー工程を経て、所
望の該当するプリント配線板を得る。
で、基板を適当な大きさに分割切断した後、プリント配
線板の短絡、断線を検査するチェッカー工程を経て、所
望の該当するプリント配線板を得る。
【００４４】[第２実施形態]引き続き、本発明の第２実
施形態に係る多層プリント配線板について、図８を参照
して説明する。図６を参照して上述した第１実施形態に
おいては、コア基板３０の両面に層間樹脂絶縁層５０、
１５０、バイアホール６０、１６０が形成された。これ
に対して、第２実施形態では、コア基板の片面に層間樹
脂絶縁層５０、１５０、バイアホール６０、１６０が形
成されている。コア基板３０の下面側には、ソルダーレ
ジスト層７０が設けられると共に、導体回路２８ａに導
電性接続ピン７７が取り付けられている。
施形態に係る多層プリント配線板について、図８を参照
して説明する。図６を参照して上述した第１実施形態に
おいては、コア基板３０の両面に層間樹脂絶縁層５０、
１５０、バイアホール６０、１６０が形成された。これ
に対して、第２実施形態では、コア基板の片面に層間樹
脂絶縁層５０、１５０、バイアホール６０、１６０が形
成されている。コア基板３０の下面側には、ソルダーレ
ジスト層７０が設けられると共に、導体回路２８ａに導
電性接続ピン７７が取り付けられている。
【００４５】[第３実施形態]本発明の第３実施形態に係
る多層プリント配線板及び多層プリント配線板の製造方
法について、図９〜図１１を参照して説明する。図９
は、第３実施形態の多層プリント配線板の断面を示して
いる。第３実施形態では、第１実施形態と同様である。
但し、コア基板３０の導体回路３６ｂが、銅箔２９、無
電解めっき膜３２，電解めっき膜３４の３層構造となっ
ている。
る多層プリント配線板及び多層プリント配線板の製造方
法について、図９〜図１１を参照して説明する。図９
は、第３実施形態の多層プリント配線板の断面を示して
いる。第３実施形態では、第１実施形態と同様である。
但し、コア基板３０の導体回路３６ｂが、銅箔２９、無
電解めっき膜３２，電解めっき膜３４の３層構造となっ
ている。
【００４６】引き続き、第３実施形態の多層プリント配
線板の製造方法について図１０及び図１１を参照して説
明する。第１実施形態では、片面銅張り板を用いてコア
基板を形成した。これに対して、第３実施形態では、図
１０（Ａ）に示すように、両面に銅箔２８、２９が積層
された銅張り積層板２０Ｂを用いてコア基板を製造す
る。
線板の製造方法について図１０及び図１１を参照して説
明する。第１実施形態では、片面銅張り板を用いてコア
基板を形成した。これに対して、第３実施形態では、図
１０（Ａ）に示すように、両面に銅箔２８、２９が積層
された銅張り積層板２０Ｂを用いてコア基板を製造す
る。
【００４７】(1)即ち、厚さ０．０５〜０．２mmの樹脂
からなる基板（絶縁層）２０の両面に５〜４０μｍの銅
箔２８、２９がラミネートされている両面銅張板２０Ｂ
を出発材料とする（図１（Ａ））。ここで、絶縁層２０
としては、ガラスクロス又アライミドクロスにエポキ
シ、ＢＴ（ビスマレイミドトリアジン）、ポリイミド、
オレフィンを浸漬してなるもの他、ガラスクロス、アラ
イミドクロス等の心材を有さない樹脂、或いは、補強樹
脂層をラミネートした樹脂フィルムを用いることができ
る。ここで、両面銅張板２０Ｂの銅箔２８、２９を予め
ライトエッチングにより薄膜化してもよい。 ここで
は、銅箔を用いるがこの代わりに、スパッタ、無電解め
っき等により金属箔を形成することもできる。
からなる基板（絶縁層）２０の両面に５〜４０μｍの銅
箔２８、２９がラミネートされている両面銅張板２０Ｂ
を出発材料とする（図１（Ａ））。ここで、絶縁層２０
としては、ガラスクロス又アライミドクロスにエポキ
シ、ＢＴ（ビスマレイミドトリアジン）、ポリイミド、
オレフィンを浸漬してなるもの他、ガラスクロス、アラ
イミドクロス等の心材を有さない樹脂、或いは、補強樹
脂層をラミネートした樹脂フィルムを用いることができ
る。ここで、両面銅張板２０Ｂの銅箔２８、２９を予め
ライトエッチングにより薄膜化してもよい。 ここで
は、銅箔を用いるがこの代わりに、スパッタ、無電解め
っき等により金属箔を形成することもできる。
【００４８】(2)先ず、エッチングにより、上面の銅箔
２９に開口２９ａを設け、銅箔２９をコンフォーマルマ
スクとする（図１０（Ｂ））。
２９に開口２９ａを設け、銅箔２９をコンフォーマルマ
スクとする（図１０（Ｂ））。
【００４９】(3)その後、ＣＯ2レーザ、ＹＡＧレーザ又
はエキシマレーザにより、コンフォーマルマスク２９の
開口２９ａを介し、絶縁層２０に裏面銅箔２８パターン
へ至る開口径５０〜２５０μｍの非貫通孔２６を形成す
る（図１０（Ｃ））。本実施形態では、絶縁層２０の厚
みが０．２〜０．４mmと薄いので、レーザで微細な孔を
明けることができる。
はエキシマレーザにより、コンフォーマルマスク２９の
開口２９ａを介し、絶縁層２０に裏面銅箔２８パターン
へ至る開口径５０〜２５０μｍの非貫通孔２６を形成す
る（図１０（Ｃ））。本実施形態では、絶縁層２０の厚
みが０．２〜０．４mmと薄いので、レーザで微細な孔を
明けることができる。
【００５０】(4)デスミヤ処理を施した後、パラジウム
触媒を付与し、無電解めっき液へ浸漬して、コア基板３
０の表面に均一に厚さ１〜５μｍの無電解めっき膜３２
を析出させる（図１１（Ａ））。ここでは、無電解めっ
きを用いているが、スパッタにより銅、ニッケル等の金
属膜を形成することも可能である。スパッタはコスト的
には不利であるが、樹脂との密着性を改善できる利点が
ある。
触媒を付与し、無電解めっき液へ浸漬して、コア基板３
０の表面に均一に厚さ１〜５μｍの無電解めっき膜３２
を析出させる（図１１（Ａ））。ここでは、無電解めっ
きを用いているが、スパッタにより銅、ニッケル等の金
属膜を形成することも可能である。スパッタはコスト的
には不利であるが、樹脂との密着性を改善できる利点が
ある。
【００５１】(5)引き続き、基板２０を無電解めっき液
に浸漬し、無電解めっき膜３２を介して電流を流して電
解めっき膜３４を形成する。この際に、基板２０の表面
を平坦にするように、電解めっき膜３４を充填する（図
１１（Ｂ））。
に浸漬し、無電解めっき膜３２を介して電流を流して電
解めっき膜３４を形成する。この際に、基板２０の表面
を平坦にするように、電解めっき膜３４を充填する（図
１１（Ｂ））。
【００５２】(6)そして、上面の銅箔２９、無電解めっ
き膜３２及び電解めっき膜３４をエッチングして、スル
ーホール３６のランド３６ａ及び導体回路３６ｂを形成
し、同時に、銅箔２８をエッチングして導体回路２８ａ
を形成することで、コア基板３０を完成する（図１１
（Ｃ））。
き膜３２及び電解めっき膜３４をエッチングして、スル
ーホール３６のランド３６ａ及び導体回路３６ｂを形成
し、同時に、銅箔２８をエッチングして導体回路２８ａ
を形成することで、コア基板３０を完成する（図１１
（Ｃ））。
【００５３】なお、ここでは、無電解めっき膜３２の上
に電解めっき膜３４を形成したが、無電解めっき膜３２
の上にレジストを形成し、所定のパターンに無電解めっ
き膜３２を形成し、レジストを除去すると共に、レジス
ト下の無電解めっき膜３２を剥離することでランド３６
ａ及び導体回路３６ｂを形成することも可能である。
に電解めっき膜３４を形成したが、無電解めっき膜３２
の上にレジストを形成し、所定のパターンに無電解めっ
き膜３２を形成し、レジストを除去すると共に、レジス
ト下の無電解めっき膜３２を剥離することでランド３６
ａ及び導体回路３６ｂを形成することも可能である。
【００５４】(6)第２銅錯体と有機酸とを含有するエッ
チング液により、導体回路３６ｂ、ランド３６ａ、導体
回路２８ａの表面に粗化面（図示せず）を形成する。
チング液により、導体回路３６ｂ、ランド３６ａ、導体
回路２８ａの表面に粗化面（図示せず）を形成する。
【００５５】[第４実施形態]引き続き、本発明の第４実
施形態に係る多層プリント配線板について、図１２を参
照して説明する。図９を参照して上述した第３実施形態
においては、コア基板３０の両面に層間樹脂絶縁層５
０、１５０、バイアホール６０、１６０が形成された。
これに対して、第４実施形態では、コア基板の片面に層
間樹脂絶縁層５０、１５０、バイアホール６０、１６０
が形成されている。コア基板３０の下面側には、ソルダ
ーレジスト層７０が設けられると共に、導体回路２８ａ
に導電性接続ピン７７が取り付けられている。
施形態に係る多層プリント配線板について、図１２を参
照して説明する。図９を参照して上述した第３実施形態
においては、コア基板３０の両面に層間樹脂絶縁層５
０、１５０、バイアホール６０、１６０が形成された。
これに対して、第４実施形態では、コア基板の片面に層
間樹脂絶縁層５０、１５０、バイアホール６０、１６０
が形成されている。コア基板３０の下面側には、ソルダ
ーレジスト層７０が設けられると共に、導体回路２８ａ
に導電性接続ピン７７が取り付けられている。
【００５６】[第５実施形態]引き続き、本発明の第５実
施形態に係る多層プリント配線板の製造方法について説
明する。上述した第３実施形態、第４実施形態では、両
面銅張り積層板の片面の銅箔にエッチングによる開口を
設け、コンフォマルマスクとした。これに対して、第５
実施形態では、図１３（Ａ）に示す両面の銅張り積層板
２０Ｂにレーザで直接開口を穿設する。即ち、レーザ強
度を調整し、図１３（Ｂ）に示すように片面の銅箔２９
を貫通し、他面（裏面）の銅箔２８に至る開口（非貫通
孔）２６を樹脂層２０に形成する。以降の工程は、第１
〜第４実施形態と同様であるため説明を省略する。
施形態に係る多層プリント配線板の製造方法について説
明する。上述した第３実施形態、第４実施形態では、両
面銅張り積層板の片面の銅箔にエッチングによる開口を
設け、コンフォマルマスクとした。これに対して、第５
実施形態では、図１３（Ａ）に示す両面の銅張り積層板
２０Ｂにレーザで直接開口を穿設する。即ち、レーザ強
度を調整し、図１３（Ｂ）に示すように片面の銅箔２９
を貫通し、他面（裏面）の銅箔２８に至る開口（非貫通
孔）２６を樹脂層２０に形成する。以降の工程は、第１
〜第４実施形態と同様であるため説明を省略する。
【図１】本発明の第１実施形態に係る多層プリント配線
板の製造工程図である。
板の製造工程図である。
【図２】第１実施形態に係る多層プリント配線板の製造
工程図である。
工程図である。
【図３】第１実施形態に係る多層プリント配線板の製造
工程図である。
工程図である。
【図４】第１実施形態に係る多層プリント配線板の製造
工程図である。
工程図である。
【図５】第１実施形態に係る多層プリント配線板の製造
工程図である。
工程図である。
【図６】第１実施形態に係る多層プリント配線板の断面
である。
である。
【図７】第１実施形態に係る多層プリント配線板にＩＣ
チップを搭載しドータボードへ取り付けた状態の断面で
ある。
チップを搭載しドータボードへ取り付けた状態の断面で
ある。
【図８】第２実施形態に係る多層プリント配線板の断面
図である。
図である。
【図９】第３実施形態に係る多層プリント配線板の断面
図である。
図である。
【図１０】第３実施形態に係る多層プリント配線板の製
造工程図である。
造工程図である。
【図１１】第３実施形態に係る多層プリント配線板の製
造工程図である。
造工程図である。
【図１２】第４実施形態に係る多層プリント配線板の断
面図である。
面図である。
【図１３】第５実施形態に係る多層プリント配線板の製
造工程図である。
造工程図である。
２０Ａ 片面銅張り板
２０Ｂ 両面銅張り板
２０ 絶縁層
２６ 非貫通孔
２８ 銅箔
２８ａ 導体回路
２９ 銅箔
２９ａ 開口
３０ コア基板
３２ 無電解めっき膜
３４ 電解めっき膜
３６ スルーホール
３６ａ ランド
３６ｂ 導体回路
５０ 層間樹脂絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 23/12 ５０１ Ｈ０５Ｋ 1/11 Ｎ
Ｈ０５Ｋ 1/11 3/00 Ｎ
3/00 3/06 Ａ
3/06 3/42 ６２０Ａ
3/42 ６２０ Ｈ０１Ｌ 23/12 Ｎ
Ｆターム(参考） 5E317 AA24 BB02 BB12 CC32 CC33
CC44 CC51 CD25 CD32 GG11
5E339 AB02 AC01 AD05 AE01 BC02
BD02 BD08 BD11 BE13 CD01
CG01 DD03 GG10
5E346 AA05 AA12 AA15 AA43 BB01
BB15 BB16 CC08 CC32 DD01
DD23 DD24 DD32 EE33 FF03
FF15 FF45 GG15 GG16 GG17
GG22 GG25 GG28 HH11 HH24
Claims (10)
- 【請求項１】 スルーホール内が金属で充填されたコア
基板に、層間樹脂絶縁層及び導体回路をビルドアップし
てなることを特徴とする多層プリント配線板。 - 【請求項２】 コア基板に層間樹脂絶縁層及び導体回路
をビルドアップしてなる多層プリント配線板において、 前記コア基板は、非貫通孔が形成され、該非貫通孔に２
種類以上の金属で充填されスルーホールが形成されて、
該コア基板には、片面もしくは両面ビルドアップされて
いることを特徴とする多層プリント配線板。 - 【請求項３】 前記多層プリント配線板は、表層には、
半田バンプを介してＩＣチップが接続されていて、その
裏面には、外部基板との接続端子が実装されている請求
項１または２に記載の多層プリント配線板。 - 【請求項４】 前記多層プリント配線板は、コア基板に
片面ビルドアップされていて、ビルドアップの表層に
は、半田バンプを介してＩＣチップが接続されていて、
その裏面のコア基板の表層には、外部基板との接続端子
が実装されている請求項１または２に記載の多層プリン
ト配線板。 - 【請求項５】 前記２種類以上の金属は、少なくとも無
電解めっき膜、電解めっき膜であることを特徴とする請
求項２に記載の多層プリント配線板。 - 【請求項６】 少なくとも以下の（Ａ）〜（Ｄ）の工程
を備えることを特徴とする多層プリント配線板の製造方
法： （Ａ）絶縁層の片面に金属箔が積層されてなる片面銅張
積層板の前記絶縁層に、レーザで片面の金属箔へ至る非
貫通孔を穿設する工程； （Ｂ）前記絶縁層の非貫通孔に金属を充填してスルーホ
ールを形成すると共に、前記金属箔の非積層面に導体層
を形成する工程； （Ｃ）前記導体層及び前記金属箔をエッチングして導体
回路を形成し、前記絶縁層をコア基板とする工程； （Ｄ）前記コア基板の片面又は両面にビルドアップ層を
形成する工程。 - 【請求項７】 少なくとも以下の（Ａ）〜（Ｅ）の工程
を備えることを特徴とする多層プリント配線板の製造方
法： （Ａ）絶縁層の両面に金属箔が積層されてなる両面銅張
積層板の片面の金属箔に、エッチングによりコンフォー
マルマスクを形成する工程； （Ｂ）前記コンフォーマルマスクを用いて前記絶縁層に
レーザで裏面の金属箔へ至る非貫通孔を穿設する工程； （Ｃ）前記絶縁層の非貫通孔に金属を充填してスルーホ
ールを形成すると共に、前記コンフォーマルマスク面に
導体層を形成する工程； （Ｄ）前記導体層及び前記金属箔をエッチングして導体
回路を形成し、前記絶縁層をコア基板とする工程； （Ｅ）前記コア基板の片面又は両面にビルドアップ層を
形成する工程。 - 【請求項８】 少なくとも（Ａ）〜（Ｄ）の工程を備え
ることを特徴とする多層プリント配線板の製造方法： （Ａ）絶縁層の両面に金属箔が積層されてなる両面銅張
積層板の片面の金属箔から直接レーザで裏面の金属箔へ
至る非貫通孔を穿設する工程； （Ｂ）前記絶縁層の非貫通孔に金属を充填してスルーホ
ールを形成するとともに前記金属箔の開口面に導体層を
形成する工程； （Ｃ）前記導体層及び前記金属箔をエッチングして導体
回路を形成し、前記絶縁層をコア基板とする工程； （Ｄ）前記コア基板の片面または両面にビルドアップ層
を形成する工程。 - 【請求項９】 前記非貫通孔に充填される金属は、少な
くとも無電解めっき膜、電解めっき膜であることを特徴
とする請求項６又は請求項７に記載の多層プリント配線
板の製造方法。 - 【請求項１０】 前記（Ａ）工程の前又は後に、金属箔
をライトエッチングにより予め薄くする工程を行う請求
項６又は請求項７の多層プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002138972A JP2003332739A (ja) | 2002-05-14 | 2002-05-14 | 多層プリント配線板及び多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002138972A JP2003332739A (ja) | 2002-05-14 | 2002-05-14 | 多層プリント配線板及び多層プリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003332739A true JP2003332739A (ja) | 2003-11-21 |
Family
ID=29700278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002138972A Pending JP2003332739A (ja) | 2002-05-14 | 2002-05-14 | 多層プリント配線板及び多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003332739A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197615A (ja) * | 2004-01-09 | 2005-07-21 | Hitachi Aic Inc | プリント配線板およびそれを使用した実装体 |
| JP2006066458A (ja) * | 2004-08-24 | 2006-03-09 | Sharp Corp | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP2007096337A (ja) * | 2004-07-07 | 2007-04-12 | Nec Corp | 半導体搭載用配線基板、半導体パッケージ、及びその製造方法 |
| JP2007180324A (ja) * | 2005-12-28 | 2007-07-12 | Victor Co Of Japan Ltd | プリント基板及びその製造方法 |
| JP2009099621A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | 基板の製造方法 |
| JP2009158599A (ja) * | 2007-12-25 | 2009-07-16 | Kyocera Corp | 配線基板及びその製造方法、並びに実装構造体 |
| JP2012235176A (ja) * | 2008-03-18 | 2012-11-29 | Samsung Electro-Mechanics Co Ltd | 多層プリント基板及びその製造方法 |
| KR101277980B1 (ko) * | 2010-03-29 | 2013-06-27 | 니혼도꾸슈도교 가부시키가이샤 | 다층배선기판 |
| JP2013206958A (ja) * | 2012-03-27 | 2013-10-07 | Toppan Printing Co Ltd | プリント配線板およびその製造方法 |
| JP2015119057A (ja) * | 2013-12-18 | 2015-06-25 | 株式会社伸光製作所 | バイアホールの配置密度を上げたプリント配線板及びその製造方法 |
| JP2015156424A (ja) * | 2014-02-20 | 2015-08-27 | 凸版印刷株式会社 | 印刷回路基板、半導体装置、およびそれらの製造方法 |
| KR20170037319A (ko) * | 2015-09-25 | 2017-04-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| WO2023127367A1 (ja) * | 2021-12-28 | 2023-07-06 | 凸版印刷株式会社 | 多層配線基板およびその製造方法 |
-
2002
- 2002-05-14 JP JP2002138972A patent/JP2003332739A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197615A (ja) * | 2004-01-09 | 2005-07-21 | Hitachi Aic Inc | プリント配線板およびそれを使用した実装体 |
| JP2007096337A (ja) * | 2004-07-07 | 2007-04-12 | Nec Corp | 半導体搭載用配線基板、半導体パッケージ、及びその製造方法 |
| JP2006066458A (ja) * | 2004-08-24 | 2006-03-09 | Sharp Corp | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP2007180324A (ja) * | 2005-12-28 | 2007-07-12 | Victor Co Of Japan Ltd | プリント基板及びその製造方法 |
| US8186052B2 (en) | 2007-10-12 | 2012-05-29 | Fujitsu Limited | Method of producing substrate |
| JP2009099621A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | 基板の製造方法 |
| JP2009158599A (ja) * | 2007-12-25 | 2009-07-16 | Kyocera Corp | 配線基板及びその製造方法、並びに実装構造体 |
| JP2012235176A (ja) * | 2008-03-18 | 2012-11-29 | Samsung Electro-Mechanics Co Ltd | 多層プリント基板及びその製造方法 |
| KR101277980B1 (ko) * | 2010-03-29 | 2013-06-27 | 니혼도꾸슈도교 가부시키가이샤 | 다층배선기판 |
| JP2013206958A (ja) * | 2012-03-27 | 2013-10-07 | Toppan Printing Co Ltd | プリント配線板およびその製造方法 |
| JP2015119057A (ja) * | 2013-12-18 | 2015-06-25 | 株式会社伸光製作所 | バイアホールの配置密度を上げたプリント配線板及びその製造方法 |
| JP2015156424A (ja) * | 2014-02-20 | 2015-08-27 | 凸版印刷株式会社 | 印刷回路基板、半導体装置、およびそれらの製造方法 |
| KR20170037319A (ko) * | 2015-09-25 | 2017-04-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR102538900B1 (ko) | 2015-09-25 | 2023-06-01 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| WO2023127367A1 (ja) * | 2021-12-28 | 2023-07-06 | 凸版印刷株式会社 | 多層配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8971053B2 (en) | Wiring board and method for manufacturing the same | |
| US8966750B2 (en) | Method of manufacturing a multilayered printed wiring board | |
| KR101516851B1 (ko) | 프린트 배선판 및 그 제조 방법 | |
| US8683685B2 (en) | Method of manufacturing multilayer printed wiring board | |
| US8153905B2 (en) | Method for manufacturing printed wiring board and printed wiring board | |
| US8931168B2 (en) | Method for manufacturing multilayer printed wiring board | |
| US8592691B2 (en) | Printed wiring board | |
| US20100221414A1 (en) | Method for manufacturing printed wiring board | |
| JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
| JP2000349435A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| US8410374B2 (en) | Printed wiring board | |
| JP2003332739A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP4592889B2 (ja) | 多層回路基板 | |
| JPH1154926A (ja) | 片面回路基板およびその製造方法 | |
| JPH11307687A (ja) | パッケージ基板 | |
| JP2002043754A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4592890B2 (ja) | 多層回路基板 | |
| JP2001217549A (ja) | 多層回路基板 | |
| JP2001015919A (ja) | 多層プリント配線板用回路基板とその製造方法および多層プリント配線板 | |
| JP2001223298A (ja) | パッケージ基板 | |
| JP2003046244A (ja) | 多層配線基板及びその製造方法 | |
| JP2002204075A (ja) | 多層プリント配線板の製造方法 | |
| JP2004079554A (ja) | 片面回路基板およびその製造方法 | |
| KR101015780B1 (ko) | 미세 패턴을 포함하는 인쇄회로기판 및 그 제조 방법 | |
| JP2005012035A (ja) | ビアインパッド構造の半導体搭載用プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |