JPH10341141A

JPH10341141A - 出力段回路

Info

Publication number: JPH10341141A
Application number: JP15212397A
Authority: JP
Inventors: Takeshi Tanaka; 武田中; Toshinori Fukazawa; 敏則深澤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-06-10
Filing date: 1997-06-10
Publication date: 1998-12-22
Anticipated expiration: 2017-06-10
Also published as: JP3426470B2

Abstract

(57)【要約】【課題】電源回路などの出力段をＭＯＳトランジスタ
を用いて構成して低消費電力化すると同時に、バイポー
ラトランジスタを用いた時と同様にドレイン電流が逆向
きには流れず、しかもダイオードによる逆流防止回路の
ような損失電圧を持たない回路を実現する。【解決手段】ＰチャンネルＭＯＳ出力トランジスタ１
００と直列に電流遮断スイッチ３６を配し、電流遮断ス
イッチ３６のＯＮ／ＯＦＦ制御を電源電圧監視回路３７
で行う。これにより、例えば電源端子１の電位が低下し
たときでも、ＰチャネルＭＯＳ出力トランジスタ１００
のドレイン１３とバックゲート１１間の寄生ダイオード
による逆流および差動増幅器９の電源電圧低下によりゲ
ート１０の電位が低下した場合の逆流のいずれをも防止
することができる。電流遮断スイッチとしてはＰチャン
ネルＭＯＳトランジスタを使用することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＭＯＳ出力トランジ
スタを用いた出力段回路に関するものである。

【０００２】

【従来の技術】近年携帯電話などの携帯機器が急速に普
及している。これら携帯機器の長時間動作の要求に対応
して電気回路の低消費電流化の要求が強まっている。し
かし、従来よりアナログ回路において主流であったバイ
ポーラトランジスタ回路を用いて、電流供給能力が要求
される電源回路などの出力段回路を構成した場合には、
出力電流が少ないときでも最大出力電流を取り出す時の
ベース電流分を出力トランジスタのベースに供給するた
め、回路の低消費電流化が困難である。

【０００３】そこで、消費電流を特に問題とするような
用途においては、出力段回路における出力素子に電圧制
御デバイスであるＭＯＳトランジスタを用いることによ
って低消費電流化を図る場合が多くなっている。以下、
ＭＯＳ出力トランジスタを出力素子として有する従来の
出力段回路の一例として、ＰチャネルＭＯＳ出力トラン
ジスタを出力素子とする定電圧回路、すなわち、外部回
路に向かってソース（吐き出し）電流を供給する定電圧
回路の構成および動作を図４を参照しながら説明する。

【０００４】図４において、１は出力段回路の電源端子
であり、外部電源２が接続されている。外部電源２は携
帯機器の場合は主に電池であり、使用中に取り外される
ことがある。３はこの定電圧回路の基準電圧端子で、基
準電圧源４の基準電圧が印加される。５は定電圧出力端
子で、定電圧回路の場合、高周波特性改善のためのバイ
パスコンデンサ６や負荷７が接続される。８は定電流源
で、定電圧回路のバイアスのために必要であるが、バイ
ポーラトランジスタを用いた出力段回路のように最大電
流に合わせる必要はなく、この定電圧回路の電流シンク
（吸い込み）能力や、ＰチャネルＭＯＳ出力トランジス
タ１００、あるいは出力段制御用の差動増幅器９が能動
状態になるための条件を満たしていればよい。１０，１
１，１２，１３はそれぞれ出力段のＰチャネルＭＯＳ出
力トランジスタ１００のゲート，バックゲート，ソー
ス，ドレインをそれぞれ示している。

【０００５】つぎに、図４の回路の基本動作を説明す
る。まず、基準電圧端子３の電圧と定電圧出力端子５の
電圧とを差動増幅器９が比較する。そして、定電圧出力
端子５の電圧が基準電圧端子３の電圧よりも高いとき
は、ＰチャネルＭＯＳ出力トランジスタ１００のゲート
１０の電圧を高くしてＰチャネルＭＯＳ出力トランジス
タ１００を遮断させようとする方向に制御し、定電圧出
力端子５の電圧を下げる。逆に、定電圧出力端子５の電
圧が基準電圧端子３の電圧よりも低いときは、Ｐチャネ
ルＭＯＳ出力トランジスタ１００のゲート１０の電圧を
低くして、定電圧出力端子５の電圧を上げる。結局、定
電圧出力端子５の電圧は常に基準電圧端子３の電圧と等
しくなるように制御され、図４の回路全体として定電圧
回路として動作することになる。

【０００６】

【発明が解決しようとする課題】しかしながら、図４に
示したＰチャネルＭＯＳ出力トランジスタ１００を出力
素子とする従来の構成では、電源の瞬断等によって電源
端子１に加えられる外部電源電圧が低下し、定電圧出力
端子５の電圧が電源端子１の外部電源電圧よりも高くな
った場合、以降で説明する２つのモードで定電圧出力端
子５から電源端子１に向かって電流が逆流するという問
題点がある。このことが特に問題となる具体例として
は、携帯機器などで電池が外れた時などの電源瞬断時
に、マイクロコンピュータの情報退避を行うために一定
期間の内部電源電圧保持が必要となるような場合に、電
流の逆流によって内部電源電圧が急速に低下してしまっ
て内部電源電圧を保持することができず、マイクロコン
ピュータの情報退避を行えないような場合が考えられ
る。

【０００７】なお、上記において、電流が逆流とすると
表現しているのは、定電圧出力端子５につながったバイ
パスコンデンサ６などの静電容量が本来電荷を維持しよ
うとするのを、電源電圧が下がることで、図５および図
６に関する説明であげた寄生ダイオードが電源に向かっ
て通電することで抜き取ってしまうことを表現したもの
である。この図では、バイパスコンデンサ６にたまった
電荷による電流が逆流することを言っている。

【０００８】また、電池が外れていても電流が逆流する
のは、例えば定電流源回路等のように、電池が外れてい
ても電流が流れる回路は多く存在するからである。この
場合に、バイパスコンデンサ６が電源の代わりとして働
くので、通常電池がある時に電流を消費する回路（電池
が外れていても電流が流れる回路）のすべてを通して電
荷が抜けてしまう。特に、瞬間的な大電流が流れて電源
端子電圧が低下した場合は、インピーダンスが低いもの
に対する逆流であるので、さらに深刻な問題となる。

【０００９】まず第１の電流逆流モードについて説明す
る前に、ＰチャネルＭＯＳ出力トランジスタにおける寄
生ダイオードについて説明する。図５は、ＰチャネルＭ
ＯＳ出力トランジスタ１００の断面構造を示す概略図で
ある。ただし、ＬＯＣＯＳなど、本発明では本質的でな
い部分については図示を省略している。図５において、
１０，１４はそれぞれＰチャネルＭＯＳ出力トランジス
タ１００のゲートとゲート端子を示し、１２，１６はそ
れぞれＰチャネルＭＯＳ出力トランジスタ１００のソー
スとソース端子を示し、１３，１７はそれぞれＰチャネ
ルＭＯＳ出力トランジスタ１００のドレインとドレイン
端子を示しており、各符号は図４と対応させている。な
お、今回は説明のためにソース，ドレインを決めている
が、実際にはどちらがソースでどちらがドレインかは電
圧を印加する向きによって決まり、構造的には本質的に
差がない。

【００１０】１１，１５はそれぞれＰチャネルＭＯＳ出
力トランジスタ１００のバックゲートとバックゲート端
子を示しており、ＰチャネルＭＯＳ出力トランジスタ１
００のバックゲートはＮ型になっている。２０はゲート
酸化膜である。図５を見るとわかるように、Ｐチャネル
ＭＯＳ出力トランジスタ１００は、ソース１２，ドレイ
ン１３とバックゲート１１との間に寄生ダイオード１
８，１９を本質的に有している。

【００１１】以上を踏まえて前述の第１の電流逆流モー
ドについて説明する。図４のような標準的な出力回路構
成の場合、ＰチャネルＭＯＳ出力トランジスタ１００の
バックゲート１１は、回路の最大電圧である電源端子１
と接続するか、あるいはＰチャネルＭＯＳ出力トランジ
スタ１００のソース１２と共通に接続するのが一般的で
ある。なお、図４の場合ではどちらの接続も同一であ
る。

【００１２】以下、出力段部を抜き出し、寄生ダイオー
ドも含めて表した図６を用いて、第１の電流逆流モード
について説明する。図６（ｂ）が図４の接続状態に対応
している。この状態では、図５を用いて説明したよう
に、寄生ダイオード１８，１９が存在しており、寄生ダ
イオード１８の方が短絡されているので、結局寄生ダイ
オード１９のみが存在していることになる。

【００１３】したがって、電源端子１が定電圧出力端子
５よりも高い電圧の時は、寄生ダイオード１９は逆バイ
アスされて回路上影響ないが、定電圧出力端子５の電圧
が電源端子１の電圧よりもＰＮ接合の順方向電圧である
約０．６Ｖ以上大きくなるような条件になると、この寄
生ダイオード１９が順方向にバイアスされて大電流が流
れることがわかる。これは電源が短絡されたのと同等で
あるので、電流制限がないなど最悪の場合には素子破壊
の可能性がある。なお、素子破壊とは、例えば出力段に
大きなコンデンサが用いていて電源端子が何かの拍子に
０Ｖになったとすると、コンデンサを電源にして、出力
段の寄生ダイオードがオンとなる。この寄生ダイオード
は、電源とグラウンドとをショートしたのと同じである
ので、許容値を超える電流密度が発生すれば、ＰＮ接合
が破壊しかねないという意味である。その頻度は少ない
と予想される。

【００１４】前述の第１の電流逆流モードの電流の逆流
を防ぐにはいくつかの方法がある。第１の方法として
は、図６（ａ）に示すようにＰチャネルＭＯＳ出力トラ
ンジスタ１００のバックゲート１１をどこにも接続せず
にフローティングとする方法がある。また、第２の方法
としては、図６（ｃ）に示すように逆流防止ダイオード
２１を追加する方法がある。また、第３の方法として
は、図６（ｄ）に示すように２つのＰチャネルＭＯＳ出
力トランジスタ１００，１０１を直列に、しかも寄生ダ
イオード１９，２６が互いに逆向きになるように接続す
る方法がある。また、第４の方法としては、図６（ｅ）
に示すように２つのＰチャネルＭＯＳ出力トランジスタ
１００，１０２を直列に、しかも寄生ダイオード１９，
３３が互いに逆向きになるように接続する方法がある。

【００１５】なお、図６（ｄ）において、２２はＰチャ
ネルＭＯＳ出力トランジスタ１０１のゲート、２３はＰ
チャネルＭＯＳ出力トランジスタ１０１のバックゲー
ト、２４はＰチャネルＭＯＳ出力トランジスタ１０１の
ソース、２５はＰチャネルＭＯＳ出力トランジスタ１０
１のドレイン、２６はＰチャネルＭＯＳ出力トランジス
タ１０１のソース・バックゲート間の寄生ダイオード、
２７はＰチャネルＭＯＳ出力トランジスタ１０１のドレ
イン・バックゲート間の寄生ダイオード、２８はＰチャ
ネルＭＯＳ出力トランジスタ１００，１０１の共通ゲー
トである。

【００１６】また、図６（ｅ）において、２９はＰチャ
ネルＭＯＳ出力トランジスタ１０２のゲート、３０はＰ
チャネルＭＯＳ出力トランジスタ１０２のバックゲー
ト、３１はＰチャネルＭＯＳ出力トランジスタ１０２の
ソース、３２はＰチャネルＭＯＳ出力トランジスタ１０
２のドレイン、３３はＰチャネルＭＯＳ出力トランジス
タ１０２のソース・バックゲート間の寄生ダイオード、
３４はＰチャネルＭＯＳ出力トランジスタ１０２のドレ
イン・バックゲート間の寄生ダイオード、３５はＰチャ
ネルＭＯＳ出力トランジスタ１００，１０２の共通ゲー
トである。

【００１７】上記図６（ａ），（ｃ）〜（ｅ）のもの
は、いずれも寄生ダイオードが働かないような回路構成
にしているが、それぞれ問題点も有している。まず、図
６（ａ）に示したバックゲート１１のフローティング化
はバックゲート電位が固定しないので、ＰチャネルＭＯ
Ｓ出力トランジスタの閾値電圧が変動したり、他の寄生
素子による影響を受けるなど、特性や動作が不安定にな
りやすい。

【００１８】つぎに、図６（ｃ）のものは逆流防止ダイ
オード２１の１個分の電圧損失があるので、電圧損失が
許される場所には使用できるが、そうでない用途には使
えない。つぎに、図６（ｄ），（ｅ）のようにＰチャネ
ルＭＯＳ出力トランジスタ１００，１０１を逆向きに直
列に接続した場合、あるいはＰチャネルＭＯＳ出力トラ
ンジスタ１００，１０２を逆向きに直列に接続した場合
について説明する。まず図６（ｄ）は本質的には図６
（ａ）の構造に近く、特性や動作が不安定になりやす
い。また、図６（ｅ）は寄生ダイオード１９，３３の向
きでいえば、図６（ｃ）の構造に近いが、図６（ｃ）と
は異なり、寄生ダイオード１９，３３に対してＰチャネ
ルＭＯＳ出力トランジスタ１００，１０２が各々並列に
接続されているので、ゲート２９の電圧が十分に低けれ
ば、ＰチャネルＭＯＳ出力トランジスタ１００，１０２
がオンとなることで電圧損失は生じない。また、バック
ゲート１１，３０は電源端子１と定電圧出力端子５にそ
れぞれ接続されているので、特性や動作が安定である。
以上のように、第１の電流逆流モードに関していえば、
回路的な工夫で回避することが可能である。

【００１９】つぎに、第２の電流逆流モードについて説
明する。このモードは、ＰチャネルＭＯＳ出力トランジ
スタ本来の動作、すなわちゲート電位が低下することに
よりＰチャネルＭＯＳ出力トランジスタ自身が導通して
しまう場合である。図６の例では、ゲート１０あるいは
２８，３５の電位が低下して、各ＰチャネルＭＯＳ出力
トランジスタ１００，１０１，１０２が導通してしまっ
ている状態である。このようなケースは、電源端子１の
電源電圧が低下したことで、図４中で回路の電源電圧が
電源端子１から供給されている差動増幅器９の出力電圧
も低下する場合に出現すると考えられる。この場合、大
電流出力段のＰチャネルＭＯＳ出力トランジスタ１０
０，１０１，１０２のサイズは大きく、オン抵抗が小さ
いので、逆流電流も大きくなる。

【００２０】携帯機器では、電源の瞬断や電池が外され
た時点のマイクロコンピュータの設定情報の退避処理を
行う場合があり、そういった際にこの電流の逆流は大き
な問題となる。よって前述のゲート電位が低下しないよ
うな逆流防止手段が別途必要であるが、外部電源２を用
いた回路では自身の電源が低下してしまうことから実現
が困難であった。

【００２１】したがって、本発明の第１の目的は、寄生
ダイオードを通る電流の逆流およびＭＯＳ出力トランジ
スタ自体の導通による電流の逆流を両方とも防止するこ
とができる出力段回路を提供することである。また、本
発明の第２の目的は、寄生ダイオードを通る電流の逆流
およびＭＯＳ出力トランジスタ自体の導通による電流の
逆流の防止を容易に実現することができる出力段回路を
提供することである。

【００２２】また、本発明の第３の目的は、寄生ダイオ
ードを通る電流の逆流およびＭＯＳ出力トランジスタ自
体の導通による電流の逆流の防止を簡単な回路構成で実
現することができる出力段回路を提供することである。
また、本発明の第４の目的は、外部電源電圧の低下が緩
やかな時にも速やかに外部電源電圧を低下を検出し、寄
生ダイオードを通る電流の逆流およびＭＯＳ出力トラン
ジスタ自体の導通による電流の逆流を速やかに防止する
ことができる出力段回路を提供することである。

【００２３】

【課題を解決するための手段】請求項１記載の出力段回
路は、ＭＯＳ出力トランジスタと、このＭＯＳ出力トラ
ンジスタと外部電源電圧が加えられる電源端子との間に
挿入した電流遮断スイッチと、電源端子に加えられる外
部電源電圧を監視しその値が所定値より低下したときに
電流遮断スイッチを強制的に遮断する電源電圧監視回路
とを備えている。

【００２４】この構成によると、電源電圧監視回路によ
って外部電源電圧が監視され、その値が所定値より低下
したときに電流遮断スイッチが強制的に遮断される。こ
れによって、外部電源電圧が所定値より低下したときに
ＭＯＳ出力トランジスタ自体またはその寄生ダイオード
を通る逆流電流の経路が開放されることになる。このよ
うに、電流遮断スイッチと電源電圧監視回路を設け、外
部電源電圧が所定値より低下したときに電流遮断スイッ
チを開放するので、外部電源電圧が出力端子の電圧より
低下しても、ＭＯＳ出力トランジスタ自体の導通による
電流の逆流および寄生ダイオードを通る電流の逆流を防
止することができる。

【００２５】しかも、逆流電流を防止するためにＭＯＳ
出力トランジスタと電源端子との間に電流遮断スイッチ
を挿入するとともに、外部電源電圧を監視し外部電源電
圧の低下時に電流遮断スイッチを強制遮断する電源電圧
監視回路を設けるだけでよいので、ＭＯＳ出力トランジ
スタ自体の導通による電流の逆流および寄生ダイオード
を通る電流の逆流の防止を容易に実現することができ
る。

【００２６】請求項２記載の出力段回路は、請求項１記
載の出力段回路において、電流遮断スイッチがバックゲ
ートをドレインに接続したＭＯＳスイッチトランジスタ
からなり、電源電圧監視回路がＭＯＳ出力トランジスタ
に接続された出力端子の電圧を電源電圧とし外部電源電
圧を入力電圧とするインバータからなり、このインバー
タの出力電圧をＭＯＳスイッチトランジスタのゲートに
入力するようにしている。

【００２７】この構成によると、外部電源電圧をインバ
ータに入力しており、外部電源電圧がインバータの閾値
より低下したときにインバータの出力電圧が反転するこ
とになり、外部電源電圧の低下が検出される。つまり、
外部電源電圧とインバータの閾値電圧とが比較されて、
外部電源電圧の低下が検出されることになる。このよう
に、電源電圧監視回路をインバータで構成し、インバー
タを比較器として利用して外部電源電圧の低下を検出し
ているので、ＭＯＳ出力トランジスタ自体の導通による
電流の逆流および寄生ダイオードを通る電流の逆流の防
止を簡単な回路構成で実現することができる。

【００２８】請求項３記載の出力段回路は、請求項１記
載の出力段回路において、電流遮断スイッチがバックゲ
ートをドレインに接続したＭＯＳスイッチトランジスタ
からなり、電源電圧監視回路が外部電源電圧と基準電圧
とを比較する比較器と、ＭＯＳ出力トランジスタに接続
された出力端子の電圧を電源電圧とし外部電源電圧を一
方の入力電圧とし比較器の出力電圧を他方の入力電圧と
するＮＡＮＤ回路とからなり、このＮＡＮＤ回路の出力
電圧をＭＯＳスイッチトランジスタのゲートに入力する
ようにしている。

【００２９】この構成によると、比較器にて外部電源電
圧を任意の基準電圧と比較するとともに外部電源電圧と
ＮＡＮＤ回路の閾値を比較することにより、外部電源電
圧の低下を検出している。そのため、基準電圧を高めに
設定することにより、外部電源電圧がＮＡＮＤ回路の閾
値より低下するまで待たずに外部電源電圧が少し低下す
るだけで、外部電源電圧の低下を検出することができ
る。しかも、外部電源電圧がかなり低下して比較器の動
作が不能となる状況に陥ってもこのときはＮＡＮＤ回路
の動作で外部電源電圧の低下を検出している状態が保持
されることになる。そのため、外部電源電圧の低下勾配
が緩やかなときにも、速やかに外部電源電圧の低下を検
出することができ、早い段階で電流遮断スイッチを開放
することができ、ＭＯＳ出力トランジスタ自体の導通に
よる電流の逆流および寄生ダイオードを通る電流の逆流
を速やかに防止することができる。

【００３０】

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら説明する。〔第１の実施の形態；請求項１に対応〕図１に本発明の
第１の実施の形態の定電圧回路の回路図を示す。この定
電圧回路は、図１に示すように、ＰチャネルＭＯＳ出力
トランジスタ１００のソース１２と外部電源２の電圧が
加えられる電源端子１との間に電流遮断スイッチ３６を
挿入し、電源電圧監視回路３７を設けて電源端子１に加
えられる外部電源２の電圧を監視し、その値が所定値よ
り低下したときに電流遮断スイッチ３６を強制的に遮断
するようにしたもので、その他の構成は図４の定電圧回
路と同様である。

【００３１】この定電圧回路においては、電源電圧監視
回路３７によって外部電源２の電圧が監視され、その値
が所定値より低下したときに電流遮断スイッチ３６が強
制的に遮断される。これによって、外部電源２の電圧が
所定値より低下したときに、電源電圧監視回路３７が働
いてＰチャネルＭＯＳ出力トランジスタ１００自体また
はその寄生ダイオードを通る逆流電流の経路が開放され
ることになる。上記以外の動作は図４の定電圧回路と同
様である。

【００３２】この実施の形態の定電圧回路によれば、電
流遮断スイッチ３６と電源電圧監視回路３７を設け、外
部電源２の電圧が所定値より低下したときに電流遮断ス
イッチ３６を開放するので、外部電源２の電圧が出力端
子５の電圧より低下しても、ＰチャネルＭＯＳ出力トラ
ンジスタ１００自体の導通による電流の逆流および寄生
ダイオードを通る電流の逆流を防止することができ、Ｐ
チャネルＭＯＳ出力トランジスタ１００のゲートの電圧
が低下しても何ら問題なく逆流を防止することができ
る。

【００３３】しかも、逆流電流を防止するためにＰチャ
ネルＭＯＳ出力トランジスタ１００と電源端子１との間
に電流遮断スイッチ３６を挿入するとともに、外部電源
２の電圧を監視し外部電源２の電圧の低下時に電流遮断
スイッチ３６を強制遮断する電源電圧監視回路３７を設
けるだけでよいので、ＰチャネルＭＯＳ出力トランジス
タ１００自体の導通による電流の逆流および寄生ダイオ
ードを通る電流の逆流の防止を容易に実現することがで
きる。

【００３４】〔第２の実施の形態；請求項２に対応〕図
２に本発明の第２の実施の形態の定電圧回路の回路図を
示す。この定電圧回路は、図２に示すように、前述の図
１の電流遮断スイッチ３６をバックゲート４１をドレイ
ン４３に接続したＰチャネルＭＯＳスイッチトランジス
タ１１１で構成し、電源電圧監視回路３７をＣＭＯＳイ
ンバータ３８で構成したものである。この電源電圧監視
回路３７として用いられるＣＭＯＳインバータ３８は、
ＰチャネルＭＯＳ出力トランジスタ１００のドレインに
接続された出力端子５の電圧を電源電圧とし外部電源２
の電圧を入力電圧とし、出力電圧をＰチャネルＭＯＳス
イッチトランジスタ１１１のゲート４０に入力するよう
にしている。その他の構成は図１の定電圧回路と同様で
ある。

【００３５】ここで、電流遮断スイッチとして機能する
ＰチャネルＭＯＳスイッチトランジスタ１１１のゲート
４０は、電源電圧監視回路として機能するＣＭＯＳイン
バータ３８で駆動される。ＣＭＯＳインバータ３８は、
外部電源２の電圧が正常であって入力電圧３９が高い場
合にはＰチャネルＭＯＳスイッチトランジスタ１１１の
ゲート４０を接地レベルに下げてＰチャネルＭＯＳスイ
ッチトランジスタ１１１を十分に導通させる。逆に、外
部電源２が遮断されると、ＣＭＯＳインバータ３８への
入力電圧３９も下がるが、このＣＭＯＳインバータ３８
の電源電圧は出力端子５から供給されているので、Ｐチ
ャネルＭＯＳスイッチトランジスタ１１１のゲート４０
の電圧が出力端子５の電圧と等しくなり、ＰチャネルＭ
ＯＳスイッチトランジスタ１１１は、導通することがで
きず、遮断状態となる。

【００３６】さらに、ＰチャネルＭＯＳスイッチトラン
ジスタ１１１のバックゲート４１は通常の電圧の極性で
考えたときのドレイン４３に接続されており、電源電圧
低下時には逆方向バイアスとなる向きであるので、結局
出力端子５から電源端子１に向かってＰチャネルＭＯＳ
出力トランジスタ１００を通して逆流する電流はなく、
外部負荷７やその他のリーク電流によってのみ出力端子
５に接続された容量６の電荷が消費されることとなる。
したがって、電流の逆流による出力端子５の電圧低下は
最小限に抑えることができる。

【００３７】この実施の形態における定電圧回路は、外
部電源電圧をインバータに入力しており、外部電源２の
電圧がＣＭＯＳインバータ３８の閾値より低下したとき
にＣＭＯＳインバータ３８の出力電圧を反転させること
により、外部電源２の電圧の低下を検出する。つまり、
外部電源電圧とインバータの閾値電圧とを比較すること
で、外部電源２の電圧の低下を検出することになる。

【００３８】この実施の形態の定電圧回路によれば、電
源電圧監視回路をＣＭＯＳインバータ３８で構成し、Ｃ
ＭＯＳインバータ３８を比較器として利用して外部電源
２の電圧の低下を検出しているので、ＰチャネルＭＯＳ
出力トランジスタ１００自体の導通による電流の逆流お
よび寄生ダイオードを通る電流の逆流の防止を簡単な回
路構成で実現することができる。その他の効果について
は、第１の実施の形態と同様である。

【００３９】なお、ＣＭＯＳインバータ３８において、
ＰチャネルＭＯＳトランジスタあるいはＮチャネルＭＯ
Ｓトランジスタのいずれか一方を抵抗素子に置き換えた
構成（ＮチャネルインバータまたはＰチャネルインバー
タの構成）でも、上記と同様の動作をする。ただし、Ｐ
チャネルトランジスタを抵抗素子に置き換えた場合に
は、通常動作時に消費電流が増すことになる。

【００４０】また、ＮチャネルＭＯＳトランジスタを抵
抗素子に置き換えた場合には、逆流防止動作時に出力端
子５の電圧がインバータのＰチャネルＭＯＳトランジス
タのオン抵抗と抵抗素子とで分圧されて、ＰチャネルＭ
ＯＳスイッチトランジスタ１００のゲート４０に加えら
れるので、抵抗素子の抵抗値をかなり大きな値としない
と、逆流防止動作時にＰチャネルＭＯＳスイッチトラン
ジスタ１００のゲート４０の電圧が十分に上がらなかっ
たり、ゲート４０の浮遊容量の充電電流の一部が抵抗で
消費されるので、電流遮断動作までの時間遅れが生ずる
可能性がある。

【００４１】以上のことも踏まえ、ＣＭＯＳインバータ
３８は、通常の構造とは異なり、ＰチャネルＭＯＳトラ
ンジスタのＷ／Ｌを大きくしてオン抵抗を下げ、Ｎチャ
ネルＭＯＳトランジスタのＷ／Ｌを小さくしてオン抵抗
を上げることで、インバータとして動作する閾値（イン
バータの出力が反転する電圧）を高くするとともに、逆
流遮断時のゲート４０の充電を迅速に行えるようにする
ことが望ましい。つまり、インバータのＰチャネルＭＯ
ＳトランジスタをＮチャネルＭＯＳトランジスタより強
力にすることで、ＰチャネルＭＯＳトランジスタとＮチ
ャネルＭＯＳトランジスタを同時にオンにするような条
件でも、出力がハイレベルになりやすくなるのであり、
これによって出力遮断を早めている。

【００４２】なお、ＣＭＯＳインバータ３８への入力電
圧３９は直接電源端子１に接続しているが、通常は保護
抵抗などを介して接続する。また、ＣＭＯＳインバータ
３８への接続箇所は、電源端子１に限ることはなく、そ
れ以外でも外部電源２の電圧が低下した際にＣＭＯＳイ
ンバータ３８の入力電圧３９が十分に、かつ迅速に低下
する回路部であれば接続することができる。

【００４３】〔第３の実施の形態；請求項３に対応〕図
３にこの発明の第３の実施の形態における定電圧回路の
回路図を示す。この定電圧回路は、第２の実施の形態の
定電圧回路に残っていた課題を解決することができるも
のである。第２の実施の形態は、電源が瞬断して瞬時に
接地電圧レベルになった際に有効な回路である。しか
し、外部電源２の電圧がある程度緩やかに低下していく
と、外部電源２の電圧がＣＭＯＳインバータ３８の閾値
に達するまでに時間がかかり、その間逆流電流を遮断す
ることができずに出力端子５の電圧も低下し、出力端子
５の電圧の低下を抑えることができない。

【００４４】そこで、外部電源２の電圧が緩やかに低下
していく場合の動作を改善する例を第３の実施の形態と
して図３に示す。この第３の実施の形態における定電圧
回路は、図２で示した逆流遮断のためのＣＭＯＳインバ
ータ３８をＮＡＮＤ回路４４に置き換え、外部電源２の
電圧を任意の基準電圧４６と比較する比較器４５を追加
し、ＮＡＮＤ回路４４に一方の入力として電源端子１の
電圧を加える他に、他方の入力として比較器４５の出力
電圧を加えたものである。

【００４５】すなわち、この実施の形態では、電源電圧
監視回路が外部電源２の電圧と基準電圧４６とを比較す
る比較器４５と、ＰチャネルＭＯＳ出力トランジスタ１
００に接続された出力端子５の電圧を電源電圧とし外部
電源２の電圧を一方の入力電圧とし比較器４５の出力電
圧を他方の入力電圧とするＮＡＮＤ回路４４とからな
り、このＮＡＮＤ回路４４の出力電圧をＰチャネルＭＯ
Ｓスイッチトランジスタ１１１のゲートに入力するよう
にしている。

【００４６】この比較器４５の基準電圧４６としては、
外部電源２の電圧がどこまで低下したら出力端子５への
ＰチャネルＭＯＳ出力トランジスタ１００からの出力を
遮断するかという値を設定しておく。たとえば、出力端
子５で３Ｖを出力する定電圧回路において、外部電源２
の電圧が３Ｖを切ったら電圧を遮断するように基準電圧
４６を設定しておくと、ゆっくりと外部電源２の電圧が
低下した場合でも、ＰチャネルＭＯＳ出力トランジスタ
１００は遮断される。

【００４７】また、外部電源２の電圧が比較器４５が動
作しないような電圧になった際にＮＡＮＤ回路４４の他
方の入力（電源端子１に直接接続されている側の入力）
が有効になるようにＮＡＮＤ回路４４の閾値を設定して
おけば、出力端子５からＰチャネルＭＯＳ出力トランジ
スタ１００を通した電源端子１への電流の逆流を、Ｐチ
ャネルＭＯＳスイッチトランジスタ１１１のゲート４０
の充電時間遅れによる分のみの最小限の値に抑えること
ができる。

【００４８】この実施の形態の定電圧回路によれば、比
較器４５にて外部電源２の電圧を任意の基準電圧と比較
するとともに外部電源２の電圧とＮＡＮＤ回路４４の閾
値を比較することにより、外部電源２の電圧の低下を検
出しているので、基準電圧を高めに設定することによ
り、外部電源２の電圧がＮＡＮＤ回路４４の閾値より低
下するまで待たずに外部電源２の電圧が少し低下するだ
けで、外部電源２の電圧の低下を検出することができ
る。しかも、外部電源電圧がかなり低下して比較器の動
作が不能となる状況に陥ってもこのときはＮＡＮＤ回路
４４の動作で外部電源２の電圧の低下を検出している状
態が保持されることになる。そのため、外部電源２の電
圧の低下勾配が緩やかなときにも、速やかに外部電源２
の電圧の低下を検出することができ、早い段階で電流遮
断スイッチであるＰチャネルＭＯＳ出力トランジスタ１
００を開放することができ、ＰチャネルＭＯＳ出力トラ
ンジスタ１００自体の導通による電流の逆流および寄生
ダイオードを通る電流の逆流を速やかに防止することが
できる。

【００４９】なお、ＮチャネルＭＯＳトランジスタを出
力段とする回路の場合も基本的な考え方は電圧の極性を
除きＰチャネルＭＯＳトランジスタを使用した回路と同
一であり、本発明の内容についてもＰチャネル、Ｎチャ
ネル両方のＭＯＳトランジスタ出力段回路に適用するこ
とが可能である。また、本発明の用途についても定電圧
回路に限定するものではなく、全てのＭＯＳ回路におい
て本発明を適用することが可能である。

【００５０】

【発明の効果】請求項１記載の出力段回路によれば、電
流遮断スイッチと電源電圧監視回路を設け、外部電源電
圧が所定値より低下したときに電流遮断スイッチを開放
するので、外部電源電圧が出力端子の電圧より低下して
も、ＭＯＳ出力トランジスタ自体の導通による電流の逆
流および寄生ダイオードを通る電流の逆流を防止するこ
とができる。

【００５１】しかも、逆流電流を防止するために、ＭＯ
Ｓ出力トランジスタと電源端子との間に電流遮断スイッ
チを挿入するとともに、外部電源電圧を監視し外部電源
電圧の低下時に電流遮断スイッチを強制遮断する電源電
圧監視回路を設けるだけでよいので、ＭＯＳ出力トラン
ジスタ自体の導通による電流の逆流および寄生ダイオー
ドを通る電流の逆流の防止を容易に実現することができ
る。

【００５２】請求項２記載の出力段回路によれば、電源
電圧監視回路をインバータで構成し、インバータを比較
器として利用して外部電源電圧の低下を検出しているの
で、ＭＯＳ出力トランジスタ自体の導通による電流の逆
流および寄生ダイオードを通る電流の逆流の防止を簡単
な回路構成で実現することができる。請求項３記載の出
力段回路によれば、比較器にて外部電源電圧を任意の基
準電圧と比較するとともに外部電源電圧とＮＡＮＤ回路
の閾値を比較することにより、外部電源電圧の低下を検
出しているので、基準電圧を高めに設定することにより
外部電源電圧がＮＡＮＤ回路の閾値より低下するまで待
たずに外部電源電圧が少し低下するだけで、外部電源電
圧の低下を検出することができる。しかも、外部電源電
圧がかなり低下して比較器の動作が不能となる状況に陥
ってもこのときはＮＡＮＤ回路の動作で外部電源電圧の
低下を検出している状態が保持されることになる。その
ため、外部電源電圧の低下勾配が緩やかなときにも、速
やかに外部電源電圧の低下を検出することができ、早い
段階で電流遮断スイッチを開放することができ、ＭＯＳ
出力トランジスタ自体の導通による電流の逆流および寄
生ダイオードを通る電流の逆流を速やかに防止すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における定電圧回路
の構成を示す回路図である。

【図２】本発明の第２の実施の形態における定電圧回路
の構成を示す回路図である。

【図３】本発明の第３の実施の形態における定電圧回路
の構成を示す回路図である。

【図４】従来例の定電圧回路の構成を示す回路図であ
る。

【図５】ＰチャネルＭＯＳトランジスタの構成を示す概
略図である。

【図６】ＰチャネルＭＯＳトランジスタの寄生ダイオー
ド対策を説明するための回路図である。

【符号の説明】

１電源端子２外部電源３基準電圧端子４基準電圧源５出力端子６外部コンデンサ７外部負荷８バイアス用電流源９差動増幅器１０ゲート１１バックゲート１２ソース１３ドレイン１４ゲート端子１５バックゲート端子１６ソース端子１７ドレイン端子１８寄生ダイオード１９寄生ダイオード２０ゲート酸化膜２１逆流防止ダイオード２２ゲート２３バックゲート２４ソース２５ドレイン２６寄生ダイオード２７寄生ダイオード２８共通ゲート２９ゲート３０バックゲート３１ソース３２ドレイン３３寄生ダイオード３４寄生ダイオード３５共通ゲート３６電流遮断スイッチ３７電源電圧監視回路３８電流遮断制御インバータ３９電流遮断制御インバータの入力電圧４０ゲート４１バックゲート４２ソース４３ドレイン４４ＮＡＮＤ回路４５比較器４６基準電圧１００ＰチャネルＭＯＳ出力トランジスタ１０１ＰチャネルＭＯＳ出力トランジスタ１０２ＰチャネルＭＯＳ出力トランジスタ

Claims

【特許請求の範囲】

【請求項１】ＭＯＳ出力トランジスタと、このＭＯＳ
出力トランジスタと外部電源電圧が加えられる電源端子
との間に挿入した電流遮断スイッチと、前記電源端子に
加えられる外部電源電圧を監視しその値が所定値より低
下したときに前記電流遮断スイッチを強制的に遮断する
電源電圧監視回路とを備えた出力段回路。
【請求項２】電流遮断スイッチがバックゲートをドレ
インに接続したＭＯＳスイッチトランジスタからなり、
電源電圧監視回路がＭＯＳ出力トランジスタに接続され
た出力端子の電圧を電源電圧とし外部電源電圧を入力電
圧とするインバータからなり、このインバータの出力電
圧を前記ＭＯＳトランジスタのゲートに入力するように
したことを特徴とする請求項１記載の出力段回路。
【請求項３】電流遮断スイッチがバックゲートをドレ
インに接続したＭＯＳスイッチトランジスタからなり、
電源電圧監視回路が外部電源電圧と基準電圧とを比較す
る比較器と、ＭＯＳ出力トランジスタに接続された出力
端子の電圧を電源電圧とし前記外部電源電圧を一方の入
力電圧とし前記比較器の出力電圧を他方の入力電圧とす
るＮＡＮＤ回路とからなり、このＮＡＮＤ回路の出力電
圧を前記ＭＯＳスイッチトランジスタのゲートに入力す
るようにしたことを特徴とする請求項１記載の出力段回
路。