JPH10341141A - 出力段回路 - Google Patents
出力段回路Info
- Publication number
- JPH10341141A JPH10341141A JP15212397A JP15212397A JPH10341141A JP H10341141 A JPH10341141 A JP H10341141A JP 15212397 A JP15212397 A JP 15212397A JP 15212397 A JP15212397 A JP 15212397A JP H10341141 A JPH10341141 A JP H10341141A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- output
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 電源回路などの出力段をMOSトランジスタ
を用いて構成して低消費電力化すると同時に、バイポー
ラトランジスタを用いた時と同様にドレイン電流が逆向
きには流れず、しかもダイオードによる逆流防止回路の
ような損失電圧を持たない回路を実現する。 【解決手段】 PチャンネルMOS出力トランジスタ1
00と直列に電流遮断スイッチ36を配し、電流遮断ス
イッチ36のON/OFF制御を電源電圧監視回路37
で行う。これにより、例えば電源端子1の電位が低下し
たときでも、PチャネルMOS出力トランジスタ100
のドレイン13とバックゲート11間の寄生ダイオード
による逆流および差動増幅器9の電源電圧低下によりゲ
ート10の電位が低下した場合の逆流のいずれをも防止
することができる。電流遮断スイッチとしてはPチャン
ネルMOSトランジスタを使用することができる。
を用いて構成して低消費電力化すると同時に、バイポー
ラトランジスタを用いた時と同様にドレイン電流が逆向
きには流れず、しかもダイオードによる逆流防止回路の
ような損失電圧を持たない回路を実現する。 【解決手段】 PチャンネルMOS出力トランジスタ1
00と直列に電流遮断スイッチ36を配し、電流遮断ス
イッチ36のON/OFF制御を電源電圧監視回路37
で行う。これにより、例えば電源端子1の電位が低下し
たときでも、PチャネルMOS出力トランジスタ100
のドレイン13とバックゲート11間の寄生ダイオード
による逆流および差動増幅器9の電源電圧低下によりゲ
ート10の電位が低下した場合の逆流のいずれをも防止
することができる。電流遮断スイッチとしてはPチャン
ネルMOSトランジスタを使用することができる。
Description
【0001】
【発明の属する技術分野】本発明はMOS出力トランジ
スタを用いた出力段回路に関するものである。
スタを用いた出力段回路に関するものである。
【0002】
【従来の技術】近年携帯電話などの携帯機器が急速に普
及している。これら携帯機器の長時間動作の要求に対応
して電気回路の低消費電流化の要求が強まっている。し
かし、従来よりアナログ回路において主流であったバイ
ポーラトランジスタ回路を用いて、電流供給能力が要求
される電源回路などの出力段回路を構成した場合には、
出力電流が少ないときでも最大出力電流を取り出す時の
ベース電流分を出力トランジスタのベースに供給するた
め、回路の低消費電流化が困難である。
及している。これら携帯機器の長時間動作の要求に対応
して電気回路の低消費電流化の要求が強まっている。し
かし、従来よりアナログ回路において主流であったバイ
ポーラトランジスタ回路を用いて、電流供給能力が要求
される電源回路などの出力段回路を構成した場合には、
出力電流が少ないときでも最大出力電流を取り出す時の
ベース電流分を出力トランジスタのベースに供給するた
め、回路の低消費電流化が困難である。
【0003】そこで、消費電流を特に問題とするような
用途においては、出力段回路における出力素子に電圧制
御デバイスであるMOSトランジスタを用いることによ
って低消費電流化を図る場合が多くなっている。以下、
MOS出力トランジスタを出力素子として有する従来の
出力段回路の一例として、PチャネルMOS出力トラン
ジスタを出力素子とする定電圧回路、すなわち、外部回
路に向かってソース(吐き出し)電流を供給する定電圧
回路の構成および動作を図4を参照しながら説明する。
用途においては、出力段回路における出力素子に電圧制
御デバイスであるMOSトランジスタを用いることによ
って低消費電流化を図る場合が多くなっている。以下、
MOS出力トランジスタを出力素子として有する従来の
出力段回路の一例として、PチャネルMOS出力トラン
ジスタを出力素子とする定電圧回路、すなわち、外部回
路に向かってソース(吐き出し)電流を供給する定電圧
回路の構成および動作を図4を参照しながら説明する。
【0004】図4において、1は出力段回路の電源端子
であり、外部電源2が接続されている。外部電源2は携
帯機器の場合は主に電池であり、使用中に取り外される
ことがある。3はこの定電圧回路の基準電圧端子で、基
準電圧源4の基準電圧が印加される。5は定電圧出力端
子で、定電圧回路の場合、高周波特性改善のためのバイ
パスコンデンサ6や負荷7が接続される。8は定電流源
で、定電圧回路のバイアスのために必要であるが、バイ
ポーラトランジスタを用いた出力段回路のように最大電
流に合わせる必要はなく、この定電圧回路の電流シンク
(吸い込み)能力や、PチャネルMOS出力トランジス
タ100、あるいは出力段制御用の差動増幅器9が能動
状態になるための条件を満たしていればよい。10,1
1,12,13はそれぞれ出力段のPチャネルMOS出
力トランジスタ100のゲート,バックゲート,ソー
ス,ドレインをそれぞれ示している。
であり、外部電源2が接続されている。外部電源2は携
帯機器の場合は主に電池であり、使用中に取り外される
ことがある。3はこの定電圧回路の基準電圧端子で、基
準電圧源4の基準電圧が印加される。5は定電圧出力端
子で、定電圧回路の場合、高周波特性改善のためのバイ
パスコンデンサ6や負荷7が接続される。8は定電流源
で、定電圧回路のバイアスのために必要であるが、バイ
ポーラトランジスタを用いた出力段回路のように最大電
流に合わせる必要はなく、この定電圧回路の電流シンク
(吸い込み)能力や、PチャネルMOS出力トランジス
タ100、あるいは出力段制御用の差動増幅器9が能動
状態になるための条件を満たしていればよい。10,1
1,12,13はそれぞれ出力段のPチャネルMOS出
力トランジスタ100のゲート,バックゲート,ソー
ス,ドレインをそれぞれ示している。
【0005】つぎに、図4の回路の基本動作を説明す
る。まず、基準電圧端子3の電圧と定電圧出力端子5の
電圧とを差動増幅器9が比較する。そして、定電圧出力
端子5の電圧が基準電圧端子3の電圧よりも高いとき
は、PチャネルMOS出力トランジスタ100のゲート
10の電圧を高くしてPチャネルMOS出力トランジス
タ100を遮断させようとする方向に制御し、定電圧出
力端子5の電圧を下げる。逆に、定電圧出力端子5の電
圧が基準電圧端子3の電圧よりも低いときは、Pチャネ
ルMOS出力トランジスタ100のゲート10の電圧を
低くして、定電圧出力端子5の電圧を上げる。結局、定
電圧出力端子5の電圧は常に基準電圧端子3の電圧と等
しくなるように制御され、図4の回路全体として定電圧
回路として動作することになる。
る。まず、基準電圧端子3の電圧と定電圧出力端子5の
電圧とを差動増幅器9が比較する。そして、定電圧出力
端子5の電圧が基準電圧端子3の電圧よりも高いとき
は、PチャネルMOS出力トランジスタ100のゲート
10の電圧を高くしてPチャネルMOS出力トランジス
タ100を遮断させようとする方向に制御し、定電圧出
力端子5の電圧を下げる。逆に、定電圧出力端子5の電
圧が基準電圧端子3の電圧よりも低いときは、Pチャネ
ルMOS出力トランジスタ100のゲート10の電圧を
低くして、定電圧出力端子5の電圧を上げる。結局、定
電圧出力端子5の電圧は常に基準電圧端子3の電圧と等
しくなるように制御され、図4の回路全体として定電圧
回路として動作することになる。
【0006】
【発明が解決しようとする課題】しかしながら、図4に
示したPチャネルMOS出力トランジスタ100を出力
素子とする従来の構成では、電源の瞬断等によって電源
端子1に加えられる外部電源電圧が低下し、定電圧出力
端子5の電圧が電源端子1の外部電源電圧よりも高くな
った場合、以降で説明する2つのモードで定電圧出力端
子5から電源端子1に向かって電流が逆流するという問
題点がある。このことが特に問題となる具体例として
は、携帯機器などで電池が外れた時などの電源瞬断時
に、マイクロコンピュータの情報退避を行うために一定
期間の内部電源電圧保持が必要となるような場合に、電
流の逆流によって内部電源電圧が急速に低下してしまっ
て内部電源電圧を保持することができず、マイクロコン
ピュータの情報退避を行えないような場合が考えられ
る。
示したPチャネルMOS出力トランジスタ100を出力
素子とする従来の構成では、電源の瞬断等によって電源
端子1に加えられる外部電源電圧が低下し、定電圧出力
端子5の電圧が電源端子1の外部電源電圧よりも高くな
った場合、以降で説明する2つのモードで定電圧出力端
子5から電源端子1に向かって電流が逆流するという問
題点がある。このことが特に問題となる具体例として
は、携帯機器などで電池が外れた時などの電源瞬断時
に、マイクロコンピュータの情報退避を行うために一定
期間の内部電源電圧保持が必要となるような場合に、電
流の逆流によって内部電源電圧が急速に低下してしまっ
て内部電源電圧を保持することができず、マイクロコン
ピュータの情報退避を行えないような場合が考えられ
る。
【0007】なお、上記において、電流が逆流とすると
表現しているのは、定電圧出力端子5につながったバイ
パスコンデンサ6などの静電容量が本来電荷を維持しよ
うとするのを、電源電圧が下がることで、図5および図
6に関する説明であげた寄生ダイオードが電源に向かっ
て通電することで抜き取ってしまうことを表現したもの
である。この図では、バイパスコンデンサ6にたまった
電荷による電流が逆流することを言っている。
表現しているのは、定電圧出力端子5につながったバイ
パスコンデンサ6などの静電容量が本来電荷を維持しよ
うとするのを、電源電圧が下がることで、図5および図
6に関する説明であげた寄生ダイオードが電源に向かっ
て通電することで抜き取ってしまうことを表現したもの
である。この図では、バイパスコンデンサ6にたまった
電荷による電流が逆流することを言っている。
【0008】また、電池が外れていても電流が逆流する
のは、例えば定電流源回路等のように、電池が外れてい
ても電流が流れる回路は多く存在するからである。この
場合に、バイパスコンデンサ6が電源の代わりとして働
くので、通常電池がある時に電流を消費する回路(電池
が外れていても電流が流れる回路)のすべてを通して電
荷が抜けてしまう。特に、瞬間的な大電流が流れて電源
端子電圧が低下した場合は、インピーダンスが低いもの
に対する逆流であるので、さらに深刻な問題となる。
のは、例えば定電流源回路等のように、電池が外れてい
ても電流が流れる回路は多く存在するからである。この
場合に、バイパスコンデンサ6が電源の代わりとして働
くので、通常電池がある時に電流を消費する回路(電池
が外れていても電流が流れる回路)のすべてを通して電
荷が抜けてしまう。特に、瞬間的な大電流が流れて電源
端子電圧が低下した場合は、インピーダンスが低いもの
に対する逆流であるので、さらに深刻な問題となる。
【0009】まず第1の電流逆流モードについて説明す
る前に、PチャネルMOS出力トランジスタにおける寄
生ダイオードについて説明する。図5は、PチャネルM
OS出力トランジスタ100の断面構造を示す概略図で
ある。ただし、LOCOSなど、本発明では本質的でな
い部分については図示を省略している。図5において、
10,14はそれぞれPチャネルMOS出力トランジス
タ100のゲートとゲート端子を示し、12,16はそ
れぞれPチャネルMOS出力トランジスタ100のソー
スとソース端子を示し、13,17はそれぞれPチャネ
ルMOS出力トランジスタ100のドレインとドレイン
端子を示しており、各符号は図4と対応させている。な
お、今回は説明のためにソース,ドレインを決めている
が、実際にはどちらがソースでどちらがドレインかは電
圧を印加する向きによって決まり、構造的には本質的に
差がない。
る前に、PチャネルMOS出力トランジスタにおける寄
生ダイオードについて説明する。図5は、PチャネルM
OS出力トランジスタ100の断面構造を示す概略図で
ある。ただし、LOCOSなど、本発明では本質的でな
い部分については図示を省略している。図5において、
10,14はそれぞれPチャネルMOS出力トランジス
タ100のゲートとゲート端子を示し、12,16はそ
れぞれPチャネルMOS出力トランジスタ100のソー
スとソース端子を示し、13,17はそれぞれPチャネ
ルMOS出力トランジスタ100のドレインとドレイン
端子を示しており、各符号は図4と対応させている。な
お、今回は説明のためにソース,ドレインを決めている
が、実際にはどちらがソースでどちらがドレインかは電
圧を印加する向きによって決まり、構造的には本質的に
差がない。
【0010】11,15はそれぞれPチャネルMOS出
力トランジスタ100のバックゲートとバックゲート端
子を示しており、PチャネルMOS出力トランジスタ1
00のバックゲートはN型になっている。20はゲート
酸化膜である。図5を見るとわかるように、Pチャネル
MOS出力トランジスタ100は、ソース12,ドレイ
ン13とバックゲート11との間に寄生ダイオード1
8,19を本質的に有している。
力トランジスタ100のバックゲートとバックゲート端
子を示しており、PチャネルMOS出力トランジスタ1
00のバックゲートはN型になっている。20はゲート
酸化膜である。図5を見るとわかるように、Pチャネル
MOS出力トランジスタ100は、ソース12,ドレイ
ン13とバックゲート11との間に寄生ダイオード1
8,19を本質的に有している。
【0011】以上を踏まえて前述の第1の電流逆流モー
ドについて説明する。図4のような標準的な出力回路構
成の場合、PチャネルMOS出力トランジスタ100の
バックゲート11は、回路の最大電圧である電源端子1
と接続するか、あるいはPチャネルMOS出力トランジ
スタ100のソース12と共通に接続するのが一般的で
ある。なお、図4の場合ではどちらの接続も同一であ
る。
ドについて説明する。図4のような標準的な出力回路構
成の場合、PチャネルMOS出力トランジスタ100の
バックゲート11は、回路の最大電圧である電源端子1
と接続するか、あるいはPチャネルMOS出力トランジ
スタ100のソース12と共通に接続するのが一般的で
ある。なお、図4の場合ではどちらの接続も同一であ
る。
【0012】以下、出力段部を抜き出し、寄生ダイオー
ドも含めて表した図6を用いて、第1の電流逆流モード
について説明する。図6(b)が図4の接続状態に対応
している。この状態では、図5を用いて説明したよう
に、寄生ダイオード18,19が存在しており、寄生ダ
イオード18の方が短絡されているので、結局寄生ダイ
オード19のみが存在していることになる。
ドも含めて表した図6を用いて、第1の電流逆流モード
について説明する。図6(b)が図4の接続状態に対応
している。この状態では、図5を用いて説明したよう
に、寄生ダイオード18,19が存在しており、寄生ダ
イオード18の方が短絡されているので、結局寄生ダイ
オード19のみが存在していることになる。
【0013】したがって、電源端子1が定電圧出力端子
5よりも高い電圧の時は、寄生ダイオード19は逆バイ
アスされて回路上影響ないが、定電圧出力端子5の電圧
が電源端子1の電圧よりもPN接合の順方向電圧である
約0.6V以上大きくなるような条件になると、この寄
生ダイオード19が順方向にバイアスされて大電流が流
れることがわかる。これは電源が短絡されたのと同等で
あるので、電流制限がないなど最悪の場合には素子破壊
の可能性がある。なお、素子破壊とは、例えば出力段に
大きなコンデンサが用いていて電源端子が何かの拍子に
0Vになったとすると、コンデンサを電源にして、出力
段の寄生ダイオードがオンとなる。この寄生ダイオード
は、電源とグラウンドとをショートしたのと同じである
ので、許容値を超える電流密度が発生すれば、PN接合
が破壊しかねないという意味である。その頻度は少ない
と予想される。
5よりも高い電圧の時は、寄生ダイオード19は逆バイ
アスされて回路上影響ないが、定電圧出力端子5の電圧
が電源端子1の電圧よりもPN接合の順方向電圧である
約0.6V以上大きくなるような条件になると、この寄
生ダイオード19が順方向にバイアスされて大電流が流
れることがわかる。これは電源が短絡されたのと同等で
あるので、電流制限がないなど最悪の場合には素子破壊
の可能性がある。なお、素子破壊とは、例えば出力段に
大きなコンデンサが用いていて電源端子が何かの拍子に
0Vになったとすると、コンデンサを電源にして、出力
段の寄生ダイオードがオンとなる。この寄生ダイオード
は、電源とグラウンドとをショートしたのと同じである
ので、許容値を超える電流密度が発生すれば、PN接合
が破壊しかねないという意味である。その頻度は少ない
と予想される。
【0014】前述の第1の電流逆流モードの電流の逆流
を防ぐにはいくつかの方法がある。第1の方法として
は、図6(a)に示すようにPチャネルMOS出力トラ
ンジスタ100のバックゲート11をどこにも接続せず
にフローティングとする方法がある。また、第2の方法
としては、図6(c)に示すように逆流防止ダイオード
21を追加する方法がある。また、第3の方法として
は、図6(d)に示すように2つのPチャネルMOS出
力トランジスタ100,101を直列に、しかも寄生ダ
イオード19,26が互いに逆向きになるように接続す
る方法がある。また、第4の方法としては、図6(e)
に示すように2つのPチャネルMOS出力トランジスタ
100,102を直列に、しかも寄生ダイオード19,
33が互いに逆向きになるように接続する方法がある。
を防ぐにはいくつかの方法がある。第1の方法として
は、図6(a)に示すようにPチャネルMOS出力トラ
ンジスタ100のバックゲート11をどこにも接続せず
にフローティングとする方法がある。また、第2の方法
としては、図6(c)に示すように逆流防止ダイオード
21を追加する方法がある。また、第3の方法として
は、図6(d)に示すように2つのPチャネルMOS出
力トランジスタ100,101を直列に、しかも寄生ダ
イオード19,26が互いに逆向きになるように接続す
る方法がある。また、第4の方法としては、図6(e)
に示すように2つのPチャネルMOS出力トランジスタ
100,102を直列に、しかも寄生ダイオード19,
33が互いに逆向きになるように接続する方法がある。
【0015】なお、図6(d)において、22はPチャ
ネルMOS出力トランジスタ101のゲート、23はP
チャネルMOS出力トランジスタ101のバックゲー
ト、24はPチャネルMOS出力トランジスタ101の
ソース、25はPチャネルMOS出力トランジスタ10
1のドレイン、26はPチャネルMOS出力トランジス
タ101のソース・バックゲート間の寄生ダイオード、
27はPチャネルMOS出力トランジスタ101のドレ
イン・バックゲート間の寄生ダイオード、28はPチャ
ネルMOS出力トランジスタ100,101の共通ゲー
トである。
ネルMOS出力トランジスタ101のゲート、23はP
チャネルMOS出力トランジスタ101のバックゲー
ト、24はPチャネルMOS出力トランジスタ101の
ソース、25はPチャネルMOS出力トランジスタ10
1のドレイン、26はPチャネルMOS出力トランジス
タ101のソース・バックゲート間の寄生ダイオード、
27はPチャネルMOS出力トランジスタ101のドレ
イン・バックゲート間の寄生ダイオード、28はPチャ
ネルMOS出力トランジスタ100,101の共通ゲー
トである。
【0016】また、図6(e)において、29はPチャ
ネルMOS出力トランジスタ102のゲート、30はP
チャネルMOS出力トランジスタ102のバックゲー
ト、31はPチャネルMOS出力トランジスタ102の
ソース、32はPチャネルMOS出力トランジスタ10
2のドレイン、33はPチャネルMOS出力トランジス
タ102のソース・バックゲート間の寄生ダイオード、
34はPチャネルMOS出力トランジスタ102のドレ
イン・バックゲート間の寄生ダイオード、35はPチャ
ネルMOS出力トランジスタ100,102の共通ゲー
トである。
ネルMOS出力トランジスタ102のゲート、30はP
チャネルMOS出力トランジスタ102のバックゲー
ト、31はPチャネルMOS出力トランジスタ102の
ソース、32はPチャネルMOS出力トランジスタ10
2のドレイン、33はPチャネルMOS出力トランジス
タ102のソース・バックゲート間の寄生ダイオード、
34はPチャネルMOS出力トランジスタ102のドレ
イン・バックゲート間の寄生ダイオード、35はPチャ
ネルMOS出力トランジスタ100,102の共通ゲー
トである。
【0017】上記図6(a),(c)〜(e)のもの
は、いずれも寄生ダイオードが働かないような回路構成
にしているが、それぞれ問題点も有している。まず、図
6(a)に示したバックゲート11のフローティング化
はバックゲート電位が固定しないので、PチャネルMO
S出力トランジスタの閾値電圧が変動したり、他の寄生
素子による影響を受けるなど、特性や動作が不安定にな
りやすい。
は、いずれも寄生ダイオードが働かないような回路構成
にしているが、それぞれ問題点も有している。まず、図
6(a)に示したバックゲート11のフローティング化
はバックゲート電位が固定しないので、PチャネルMO
S出力トランジスタの閾値電圧が変動したり、他の寄生
素子による影響を受けるなど、特性や動作が不安定にな
りやすい。
【0018】つぎに、図6(c)のものは逆流防止ダイ
オード21の1個分の電圧損失があるので、電圧損失が
許される場所には使用できるが、そうでない用途には使
えない。つぎに、図6(d),(e)のようにPチャネ
ルMOS出力トランジスタ100,101を逆向きに直
列に接続した場合、あるいはPチャネルMOS出力トラ
ンジスタ100,102を逆向きに直列に接続した場合
について説明する。まず図6(d)は本質的には図6
(a)の構造に近く、特性や動作が不安定になりやす
い。また、図6(e)は寄生ダイオード19,33の向
きでいえば、図6(c)の構造に近いが、図6(c)と
は異なり、寄生ダイオード19,33に対してPチャネ
ルMOS出力トランジスタ100,102が各々並列に
接続されているので、ゲート29の電圧が十分に低けれ
ば、PチャネルMOS出力トランジスタ100,102
がオンとなることで電圧損失は生じない。また、バック
ゲート11,30は電源端子1と定電圧出力端子5にそ
れぞれ接続されているので、特性や動作が安定である。
以上のように、第1の電流逆流モードに関していえば、
回路的な工夫で回避することが可能である。
オード21の1個分の電圧損失があるので、電圧損失が
許される場所には使用できるが、そうでない用途には使
えない。つぎに、図6(d),(e)のようにPチャネ
ルMOS出力トランジスタ100,101を逆向きに直
列に接続した場合、あるいはPチャネルMOS出力トラ
ンジスタ100,102を逆向きに直列に接続した場合
について説明する。まず図6(d)は本質的には図6
(a)の構造に近く、特性や動作が不安定になりやす
い。また、図6(e)は寄生ダイオード19,33の向
きでいえば、図6(c)の構造に近いが、図6(c)と
は異なり、寄生ダイオード19,33に対してPチャネ
ルMOS出力トランジスタ100,102が各々並列に
接続されているので、ゲート29の電圧が十分に低けれ
ば、PチャネルMOS出力トランジスタ100,102
がオンとなることで電圧損失は生じない。また、バック
ゲート11,30は電源端子1と定電圧出力端子5にそ
れぞれ接続されているので、特性や動作が安定である。
以上のように、第1の電流逆流モードに関していえば、
回路的な工夫で回避することが可能である。
【0019】つぎに、第2の電流逆流モードについて説
明する。このモードは、PチャネルMOS出力トランジ
スタ本来の動作、すなわちゲート電位が低下することに
よりPチャネルMOS出力トランジスタ自身が導通して
しまう場合である。図6の例では、ゲート10あるいは
28,35の電位が低下して、各PチャネルMOS出力
トランジスタ100,101,102が導通してしまっ
ている状態である。このようなケースは、電源端子1の
電源電圧が低下したことで、図4中で回路の電源電圧が
電源端子1から供給されている差動増幅器9の出力電圧
も低下する場合に出現すると考えられる。この場合、大
電流出力段のPチャネルMOS出力トランジスタ10
0,101,102のサイズは大きく、オン抵抗が小さ
いので、逆流電流も大きくなる。
明する。このモードは、PチャネルMOS出力トランジ
スタ本来の動作、すなわちゲート電位が低下することに
よりPチャネルMOS出力トランジスタ自身が導通して
しまう場合である。図6の例では、ゲート10あるいは
28,35の電位が低下して、各PチャネルMOS出力
トランジスタ100,101,102が導通してしまっ
ている状態である。このようなケースは、電源端子1の
電源電圧が低下したことで、図4中で回路の電源電圧が
電源端子1から供給されている差動増幅器9の出力電圧
も低下する場合に出現すると考えられる。この場合、大
電流出力段のPチャネルMOS出力トランジスタ10
0,101,102のサイズは大きく、オン抵抗が小さ
いので、逆流電流も大きくなる。
【0020】携帯機器では、電源の瞬断や電池が外され
た時点のマイクロコンピュータの設定情報の退避処理を
行う場合があり、そういった際にこの電流の逆流は大き
な問題となる。よって前述のゲート電位が低下しないよ
うな逆流防止手段が別途必要であるが、外部電源2を用
いた回路では自身の電源が低下してしまうことから実現
が困難であった。
た時点のマイクロコンピュータの設定情報の退避処理を
行う場合があり、そういった際にこの電流の逆流は大き
な問題となる。よって前述のゲート電位が低下しないよ
うな逆流防止手段が別途必要であるが、外部電源2を用
いた回路では自身の電源が低下してしまうことから実現
が困難であった。
【0021】したがって、本発明の第1の目的は、寄生
ダイオードを通る電流の逆流およびMOS出力トランジ
スタ自体の導通による電流の逆流を両方とも防止するこ
とができる出力段回路を提供することである。また、本
発明の第2の目的は、寄生ダイオードを通る電流の逆流
およびMOS出力トランジスタ自体の導通による電流の
逆流の防止を容易に実現することができる出力段回路を
提供することである。
ダイオードを通る電流の逆流およびMOS出力トランジ
スタ自体の導通による電流の逆流を両方とも防止するこ
とができる出力段回路を提供することである。また、本
発明の第2の目的は、寄生ダイオードを通る電流の逆流
およびMOS出力トランジスタ自体の導通による電流の
逆流の防止を容易に実現することができる出力段回路を
提供することである。
【0022】また、本発明の第3の目的は、寄生ダイオ
ードを通る電流の逆流およびMOS出力トランジスタ自
体の導通による電流の逆流の防止を簡単な回路構成で実
現することができる出力段回路を提供することである。
また、本発明の第4の目的は、外部電源電圧の低下が緩
やかな時にも速やかに外部電源電圧を低下を検出し、寄
生ダイオードを通る電流の逆流およびMOS出力トラン
ジスタ自体の導通による電流の逆流を速やかに防止する
ことができる出力段回路を提供することである。
ードを通る電流の逆流およびMOS出力トランジスタ自
体の導通による電流の逆流の防止を簡単な回路構成で実
現することができる出力段回路を提供することである。
また、本発明の第4の目的は、外部電源電圧の低下が緩
やかな時にも速やかに外部電源電圧を低下を検出し、寄
生ダイオードを通る電流の逆流およびMOS出力トラン
ジスタ自体の導通による電流の逆流を速やかに防止する
ことができる出力段回路を提供することである。
【0023】
【課題を解決するための手段】請求項1記載の出力段回
路は、MOS出力トランジスタと、このMOS出力トラ
ンジスタと外部電源電圧が加えられる電源端子との間に
挿入した電流遮断スイッチと、電源端子に加えられる外
部電源電圧を監視しその値が所定値より低下したときに
電流遮断スイッチを強制的に遮断する電源電圧監視回路
とを備えている。
路は、MOS出力トランジスタと、このMOS出力トラ
ンジスタと外部電源電圧が加えられる電源端子との間に
挿入した電流遮断スイッチと、電源端子に加えられる外
部電源電圧を監視しその値が所定値より低下したときに
電流遮断スイッチを強制的に遮断する電源電圧監視回路
とを備えている。
【0024】この構成によると、電源電圧監視回路によ
って外部電源電圧が監視され、その値が所定値より低下
したときに電流遮断スイッチが強制的に遮断される。こ
れによって、外部電源電圧が所定値より低下したときに
MOS出力トランジスタ自体またはその寄生ダイオード
を通る逆流電流の経路が開放されることになる。このよ
うに、電流遮断スイッチと電源電圧監視回路を設け、外
部電源電圧が所定値より低下したときに電流遮断スイッ
チを開放するので、外部電源電圧が出力端子の電圧より
低下しても、MOS出力トランジスタ自体の導通による
電流の逆流および寄生ダイオードを通る電流の逆流を防
止することができる。
って外部電源電圧が監視され、その値が所定値より低下
したときに電流遮断スイッチが強制的に遮断される。こ
れによって、外部電源電圧が所定値より低下したときに
MOS出力トランジスタ自体またはその寄生ダイオード
を通る逆流電流の経路が開放されることになる。このよ
うに、電流遮断スイッチと電源電圧監視回路を設け、外
部電源電圧が所定値より低下したときに電流遮断スイッ
チを開放するので、外部電源電圧が出力端子の電圧より
低下しても、MOS出力トランジスタ自体の導通による
電流の逆流および寄生ダイオードを通る電流の逆流を防
止することができる。
【0025】しかも、逆流電流を防止するためにMOS
出力トランジスタと電源端子との間に電流遮断スイッチ
を挿入するとともに、外部電源電圧を監視し外部電源電
圧の低下時に電流遮断スイッチを強制遮断する電源電圧
監視回路を設けるだけでよいので、MOS出力トランジ
スタ自体の導通による電流の逆流および寄生ダイオード
を通る電流の逆流の防止を容易に実現することができ
る。
出力トランジスタと電源端子との間に電流遮断スイッチ
を挿入するとともに、外部電源電圧を監視し外部電源電
圧の低下時に電流遮断スイッチを強制遮断する電源電圧
監視回路を設けるだけでよいので、MOS出力トランジ
スタ自体の導通による電流の逆流および寄生ダイオード
を通る電流の逆流の防止を容易に実現することができ
る。
【0026】請求項2記載の出力段回路は、請求項1記
載の出力段回路において、電流遮断スイッチがバックゲ
ートをドレインに接続したMOSスイッチトランジスタ
からなり、電源電圧監視回路がMOS出力トランジスタ
に接続された出力端子の電圧を電源電圧とし外部電源電
圧を入力電圧とするインバータからなり、このインバー
タの出力電圧をMOSスイッチトランジスタのゲートに
入力するようにしている。
載の出力段回路において、電流遮断スイッチがバックゲ
ートをドレインに接続したMOSスイッチトランジスタ
からなり、電源電圧監視回路がMOS出力トランジスタ
に接続された出力端子の電圧を電源電圧とし外部電源電
圧を入力電圧とするインバータからなり、このインバー
タの出力電圧をMOSスイッチトランジスタのゲートに
入力するようにしている。
【0027】この構成によると、外部電源電圧をインバ
ータに入力しており、外部電源電圧がインバータの閾値
より低下したときにインバータの出力電圧が反転するこ
とになり、外部電源電圧の低下が検出される。つまり、
外部電源電圧とインバータの閾値電圧とが比較されて、
外部電源電圧の低下が検出されることになる。このよう
に、電源電圧監視回路をインバータで構成し、インバー
タを比較器として利用して外部電源電圧の低下を検出し
ているので、MOS出力トランジスタ自体の導通による
電流の逆流および寄生ダイオードを通る電流の逆流の防
止を簡単な回路構成で実現することができる。
ータに入力しており、外部電源電圧がインバータの閾値
より低下したときにインバータの出力電圧が反転するこ
とになり、外部電源電圧の低下が検出される。つまり、
外部電源電圧とインバータの閾値電圧とが比較されて、
外部電源電圧の低下が検出されることになる。このよう
に、電源電圧監視回路をインバータで構成し、インバー
タを比較器として利用して外部電源電圧の低下を検出し
ているので、MOS出力トランジスタ自体の導通による
電流の逆流および寄生ダイオードを通る電流の逆流の防
止を簡単な回路構成で実現することができる。
【0028】請求項3記載の出力段回路は、請求項1記
載の出力段回路において、電流遮断スイッチがバックゲ
ートをドレインに接続したMOSスイッチトランジスタ
からなり、電源電圧監視回路が外部電源電圧と基準電圧
とを比較する比較器と、MOS出力トランジスタに接続
された出力端子の電圧を電源電圧とし外部電源電圧を一
方の入力電圧とし比較器の出力電圧を他方の入力電圧と
するNAND回路とからなり、このNAND回路の出力
電圧をMOSスイッチトランジスタのゲートに入力する
ようにしている。
載の出力段回路において、電流遮断スイッチがバックゲ
ートをドレインに接続したMOSスイッチトランジスタ
からなり、電源電圧監視回路が外部電源電圧と基準電圧
とを比較する比較器と、MOS出力トランジスタに接続
された出力端子の電圧を電源電圧とし外部電源電圧を一
方の入力電圧とし比較器の出力電圧を他方の入力電圧と
するNAND回路とからなり、このNAND回路の出力
電圧をMOSスイッチトランジスタのゲートに入力する
ようにしている。
【0029】この構成によると、比較器にて外部電源電
圧を任意の基準電圧と比較するとともに外部電源電圧と
NAND回路の閾値を比較することにより、外部電源電
圧の低下を検出している。そのため、基準電圧を高めに
設定することにより、外部電源電圧がNAND回路の閾
値より低下するまで待たずに外部電源電圧が少し低下す
るだけで、外部電源電圧の低下を検出することができ
る。しかも、外部電源電圧がかなり低下して比較器の動
作が不能となる状況に陥ってもこのときはNAND回路
の動作で外部電源電圧の低下を検出している状態が保持
されることになる。そのため、外部電源電圧の低下勾配
が緩やかなときにも、速やかに外部電源電圧の低下を検
出することができ、早い段階で電流遮断スイッチを開放
することができ、MOS出力トランジスタ自体の導通に
よる電流の逆流および寄生ダイオードを通る電流の逆流
を速やかに防止することができる。
圧を任意の基準電圧と比較するとともに外部電源電圧と
NAND回路の閾値を比較することにより、外部電源電
圧の低下を検出している。そのため、基準電圧を高めに
設定することにより、外部電源電圧がNAND回路の閾
値より低下するまで待たずに外部電源電圧が少し低下す
るだけで、外部電源電圧の低下を検出することができ
る。しかも、外部電源電圧がかなり低下して比較器の動
作が不能となる状況に陥ってもこのときはNAND回路
の動作で外部電源電圧の低下を検出している状態が保持
されることになる。そのため、外部電源電圧の低下勾配
が緩やかなときにも、速やかに外部電源電圧の低下を検
出することができ、早い段階で電流遮断スイッチを開放
することができ、MOS出力トランジスタ自体の導通に
よる電流の逆流および寄生ダイオードを通る電流の逆流
を速やかに防止することができる。
【0030】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら説明する。 〔第1の実施の形態;請求項1に対応〕図1に本発明の
第1の実施の形態の定電圧回路の回路図を示す。この定
電圧回路は、図1に示すように、PチャネルMOS出力
トランジスタ100のソース12と外部電源2の電圧が
加えられる電源端子1との間に電流遮断スイッチ36を
挿入し、電源電圧監視回路37を設けて電源端子1に加
えられる外部電源2の電圧を監視し、その値が所定値よ
り低下したときに電流遮断スイッチ36を強制的に遮断
するようにしたもので、その他の構成は図4の定電圧回
路と同様である。
いて、図面を参照しながら説明する。 〔第1の実施の形態;請求項1に対応〕図1に本発明の
第1の実施の形態の定電圧回路の回路図を示す。この定
電圧回路は、図1に示すように、PチャネルMOS出力
トランジスタ100のソース12と外部電源2の電圧が
加えられる電源端子1との間に電流遮断スイッチ36を
挿入し、電源電圧監視回路37を設けて電源端子1に加
えられる外部電源2の電圧を監視し、その値が所定値よ
り低下したときに電流遮断スイッチ36を強制的に遮断
するようにしたもので、その他の構成は図4の定電圧回
路と同様である。
【0031】この定電圧回路においては、電源電圧監視
回路37によって外部電源2の電圧が監視され、その値
が所定値より低下したときに電流遮断スイッチ36が強
制的に遮断される。これによって、外部電源2の電圧が
所定値より低下したときに、電源電圧監視回路37が働
いてPチャネルMOS出力トランジスタ100自体また
はその寄生ダイオードを通る逆流電流の経路が開放され
ることになる。上記以外の動作は図4の定電圧回路と同
様である。
回路37によって外部電源2の電圧が監視され、その値
が所定値より低下したときに電流遮断スイッチ36が強
制的に遮断される。これによって、外部電源2の電圧が
所定値より低下したときに、電源電圧監視回路37が働
いてPチャネルMOS出力トランジスタ100自体また
はその寄生ダイオードを通る逆流電流の経路が開放され
ることになる。上記以外の動作は図4の定電圧回路と同
様である。
【0032】この実施の形態の定電圧回路によれば、電
流遮断スイッチ36と電源電圧監視回路37を設け、外
部電源2の電圧が所定値より低下したときに電流遮断ス
イッチ36を開放するので、外部電源2の電圧が出力端
子5の電圧より低下しても、PチャネルMOS出力トラ
ンジスタ100自体の導通による電流の逆流および寄生
ダイオードを通る電流の逆流を防止することができ、P
チャネルMOS出力トランジスタ100のゲートの電圧
が低下しても何ら問題なく逆流を防止することができ
る。
流遮断スイッチ36と電源電圧監視回路37を設け、外
部電源2の電圧が所定値より低下したときに電流遮断ス
イッチ36を開放するので、外部電源2の電圧が出力端
子5の電圧より低下しても、PチャネルMOS出力トラ
ンジスタ100自体の導通による電流の逆流および寄生
ダイオードを通る電流の逆流を防止することができ、P
チャネルMOS出力トランジスタ100のゲートの電圧
が低下しても何ら問題なく逆流を防止することができ
る。
【0033】しかも、逆流電流を防止するためにPチャ
ネルMOS出力トランジスタ100と電源端子1との間
に電流遮断スイッチ36を挿入するとともに、外部電源
2の電圧を監視し外部電源2の電圧の低下時に電流遮断
スイッチ36を強制遮断する電源電圧監視回路37を設
けるだけでよいので、PチャネルMOS出力トランジス
タ100自体の導通による電流の逆流および寄生ダイオ
ードを通る電流の逆流の防止を容易に実現することがで
きる。
ネルMOS出力トランジスタ100と電源端子1との間
に電流遮断スイッチ36を挿入するとともに、外部電源
2の電圧を監視し外部電源2の電圧の低下時に電流遮断
スイッチ36を強制遮断する電源電圧監視回路37を設
けるだけでよいので、PチャネルMOS出力トランジス
タ100自体の導通による電流の逆流および寄生ダイオ
ードを通る電流の逆流の防止を容易に実現することがで
きる。
【0034】〔第2の実施の形態;請求項2に対応〕図
2に本発明の第2の実施の形態の定電圧回路の回路図を
示す。この定電圧回路は、図2に示すように、前述の図
1の電流遮断スイッチ36をバックゲート41をドレイ
ン43に接続したPチャネルMOSスイッチトランジス
タ111で構成し、電源電圧監視回路37をCMOSイ
ンバータ38で構成したものである。この電源電圧監視
回路37として用いられるCMOSインバータ38は、
PチャネルMOS出力トランジスタ100のドレインに
接続された出力端子5の電圧を電源電圧とし外部電源2
の電圧を入力電圧とし、出力電圧をPチャネルMOSス
イッチトランジスタ111のゲート40に入力するよう
にしている。その他の構成は図1の定電圧回路と同様で
ある。
2に本発明の第2の実施の形態の定電圧回路の回路図を
示す。この定電圧回路は、図2に示すように、前述の図
1の電流遮断スイッチ36をバックゲート41をドレイ
ン43に接続したPチャネルMOSスイッチトランジス
タ111で構成し、電源電圧監視回路37をCMOSイ
ンバータ38で構成したものである。この電源電圧監視
回路37として用いられるCMOSインバータ38は、
PチャネルMOS出力トランジスタ100のドレインに
接続された出力端子5の電圧を電源電圧とし外部電源2
の電圧を入力電圧とし、出力電圧をPチャネルMOSス
イッチトランジスタ111のゲート40に入力するよう
にしている。その他の構成は図1の定電圧回路と同様で
ある。
【0035】ここで、電流遮断スイッチとして機能する
PチャネルMOSスイッチトランジスタ111のゲート
40は、電源電圧監視回路として機能するCMOSイン
バータ38で駆動される。CMOSインバータ38は、
外部電源2の電圧が正常であって入力電圧39が高い場
合にはPチャネルMOSスイッチトランジスタ111の
ゲート40を接地レベルに下げてPチャネルMOSスイ
ッチトランジスタ111を十分に導通させる。逆に、外
部電源2が遮断されると、CMOSインバータ38への
入力電圧39も下がるが、このCMOSインバータ38
の電源電圧は出力端子5から供給されているので、Pチ
ャネルMOSスイッチトランジスタ111のゲート40
の電圧が出力端子5の電圧と等しくなり、PチャネルM
OSスイッチトランジスタ111は、導通することがで
きず、遮断状態となる。
PチャネルMOSスイッチトランジスタ111のゲート
40は、電源電圧監視回路として機能するCMOSイン
バータ38で駆動される。CMOSインバータ38は、
外部電源2の電圧が正常であって入力電圧39が高い場
合にはPチャネルMOSスイッチトランジスタ111の
ゲート40を接地レベルに下げてPチャネルMOSスイ
ッチトランジスタ111を十分に導通させる。逆に、外
部電源2が遮断されると、CMOSインバータ38への
入力電圧39も下がるが、このCMOSインバータ38
の電源電圧は出力端子5から供給されているので、Pチ
ャネルMOSスイッチトランジスタ111のゲート40
の電圧が出力端子5の電圧と等しくなり、PチャネルM
OSスイッチトランジスタ111は、導通することがで
きず、遮断状態となる。
【0036】さらに、PチャネルMOSスイッチトラン
ジスタ111のバックゲート41は通常の電圧の極性で
考えたときのドレイン43に接続されており、電源電圧
低下時には逆方向バイアスとなる向きであるので、結局
出力端子5から電源端子1に向かってPチャネルMOS
出力トランジスタ100を通して逆流する電流はなく、
外部負荷7やその他のリーク電流によってのみ出力端子
5に接続された容量6の電荷が消費されることとなる。
したがって、電流の逆流による出力端子5の電圧低下は
最小限に抑えることができる。
ジスタ111のバックゲート41は通常の電圧の極性で
考えたときのドレイン43に接続されており、電源電圧
低下時には逆方向バイアスとなる向きであるので、結局
出力端子5から電源端子1に向かってPチャネルMOS
出力トランジスタ100を通して逆流する電流はなく、
外部負荷7やその他のリーク電流によってのみ出力端子
5に接続された容量6の電荷が消費されることとなる。
したがって、電流の逆流による出力端子5の電圧低下は
最小限に抑えることができる。
【0037】この実施の形態における定電圧回路は、外
部電源電圧をインバータに入力しており、外部電源2の
電圧がCMOSインバータ38の閾値より低下したとき
にCMOSインバータ38の出力電圧を反転させること
により、外部電源2の電圧の低下を検出する。つまり、
外部電源電圧とインバータの閾値電圧とを比較すること
で、外部電源2の電圧の低下を検出することになる。
部電源電圧をインバータに入力しており、外部電源2の
電圧がCMOSインバータ38の閾値より低下したとき
にCMOSインバータ38の出力電圧を反転させること
により、外部電源2の電圧の低下を検出する。つまり、
外部電源電圧とインバータの閾値電圧とを比較すること
で、外部電源2の電圧の低下を検出することになる。
【0038】この実施の形態の定電圧回路によれば、電
源電圧監視回路をCMOSインバータ38で構成し、C
MOSインバータ38を比較器として利用して外部電源
2の電圧の低下を検出しているので、PチャネルMOS
出力トランジスタ100自体の導通による電流の逆流お
よび寄生ダイオードを通る電流の逆流の防止を簡単な回
路構成で実現することができる。その他の効果について
は、第1の実施の形態と同様である。
源電圧監視回路をCMOSインバータ38で構成し、C
MOSインバータ38を比較器として利用して外部電源
2の電圧の低下を検出しているので、PチャネルMOS
出力トランジスタ100自体の導通による電流の逆流お
よび寄生ダイオードを通る電流の逆流の防止を簡単な回
路構成で実現することができる。その他の効果について
は、第1の実施の形態と同様である。
【0039】なお、CMOSインバータ38において、
PチャネルMOSトランジスタあるいはNチャネルMO
Sトランジスタのいずれか一方を抵抗素子に置き換えた
構成(NチャネルインバータまたはPチャネルインバー
タの構成)でも、上記と同様の動作をする。ただし、P
チャネルトランジスタを抵抗素子に置き換えた場合に
は、通常動作時に消費電流が増すことになる。
PチャネルMOSトランジスタあるいはNチャネルMO
Sトランジスタのいずれか一方を抵抗素子に置き換えた
構成(NチャネルインバータまたはPチャネルインバー
タの構成)でも、上記と同様の動作をする。ただし、P
チャネルトランジスタを抵抗素子に置き換えた場合に
は、通常動作時に消費電流が増すことになる。
【0040】また、NチャネルMOSトランジスタを抵
抗素子に置き換えた場合には、逆流防止動作時に出力端
子5の電圧がインバータのPチャネルMOSトランジス
タのオン抵抗と抵抗素子とで分圧されて、PチャネルM
OSスイッチトランジスタ100のゲート40に加えら
れるので、抵抗素子の抵抗値をかなり大きな値としない
と、逆流防止動作時にPチャネルMOSスイッチトラン
ジスタ100のゲート40の電圧が十分に上がらなかっ
たり、ゲート40の浮遊容量の充電電流の一部が抵抗で
消費されるので、電流遮断動作までの時間遅れが生ずる
可能性がある。
抗素子に置き換えた場合には、逆流防止動作時に出力端
子5の電圧がインバータのPチャネルMOSトランジス
タのオン抵抗と抵抗素子とで分圧されて、PチャネルM
OSスイッチトランジスタ100のゲート40に加えら
れるので、抵抗素子の抵抗値をかなり大きな値としない
と、逆流防止動作時にPチャネルMOSスイッチトラン
ジスタ100のゲート40の電圧が十分に上がらなかっ
たり、ゲート40の浮遊容量の充電電流の一部が抵抗で
消費されるので、電流遮断動作までの時間遅れが生ずる
可能性がある。
【0041】以上のことも踏まえ、CMOSインバータ
38は、通常の構造とは異なり、PチャネルMOSトラ
ンジスタのW/Lを大きくしてオン抵抗を下げ、Nチャ
ネルMOSトランジスタのW/Lを小さくしてオン抵抗
を上げることで、インバータとして動作する閾値(イン
バータの出力が反転する電圧)を高くするとともに、逆
流遮断時のゲート40の充電を迅速に行えるようにする
ことが望ましい。つまり、インバータのPチャネルMO
SトランジスタをNチャネルMOSトランジスタより強
力にすることで、PチャネルMOSトランジスタとNチ
ャネルMOSトランジスタを同時にオンにするような条
件でも、出力がハイレベルになりやすくなるのであり、
これによって出力遮断を早めている。
38は、通常の構造とは異なり、PチャネルMOSトラ
ンジスタのW/Lを大きくしてオン抵抗を下げ、Nチャ
ネルMOSトランジスタのW/Lを小さくしてオン抵抗
を上げることで、インバータとして動作する閾値(イン
バータの出力が反転する電圧)を高くするとともに、逆
流遮断時のゲート40の充電を迅速に行えるようにする
ことが望ましい。つまり、インバータのPチャネルMO
SトランジスタをNチャネルMOSトランジスタより強
力にすることで、PチャネルMOSトランジスタとNチ
ャネルMOSトランジスタを同時にオンにするような条
件でも、出力がハイレベルになりやすくなるのであり、
これによって出力遮断を早めている。
【0042】なお、CMOSインバータ38への入力電
圧39は直接電源端子1に接続しているが、通常は保護
抵抗などを介して接続する。また、CMOSインバータ
38への接続箇所は、電源端子1に限ることはなく、そ
れ以外でも外部電源2の電圧が低下した際にCMOSイ
ンバータ38の入力電圧39が十分に、かつ迅速に低下
する回路部であれば接続することができる。
圧39は直接電源端子1に接続しているが、通常は保護
抵抗などを介して接続する。また、CMOSインバータ
38への接続箇所は、電源端子1に限ることはなく、そ
れ以外でも外部電源2の電圧が低下した際にCMOSイ
ンバータ38の入力電圧39が十分に、かつ迅速に低下
する回路部であれば接続することができる。
【0043】〔第3の実施の形態;請求項3に対応〕図
3にこの発明の第3の実施の形態における定電圧回路の
回路図を示す。この定電圧回路は、第2の実施の形態の
定電圧回路に残っていた課題を解決することができるも
のである。第2の実施の形態は、電源が瞬断して瞬時に
接地電圧レベルになった際に有効な回路である。しか
し、外部電源2の電圧がある程度緩やかに低下していく
と、外部電源2の電圧がCMOSインバータ38の閾値
に達するまでに時間がかかり、その間逆流電流を遮断す
ることができずに出力端子5の電圧も低下し、出力端子
5の電圧の低下を抑えることができない。
3にこの発明の第3の実施の形態における定電圧回路の
回路図を示す。この定電圧回路は、第2の実施の形態の
定電圧回路に残っていた課題を解決することができるも
のである。第2の実施の形態は、電源が瞬断して瞬時に
接地電圧レベルになった際に有効な回路である。しか
し、外部電源2の電圧がある程度緩やかに低下していく
と、外部電源2の電圧がCMOSインバータ38の閾値
に達するまでに時間がかかり、その間逆流電流を遮断す
ることができずに出力端子5の電圧も低下し、出力端子
5の電圧の低下を抑えることができない。
【0044】そこで、外部電源2の電圧が緩やかに低下
していく場合の動作を改善する例を第3の実施の形態と
して図3に示す。この第3の実施の形態における定電圧
回路は、図2で示した逆流遮断のためのCMOSインバ
ータ38をNAND回路44に置き換え、外部電源2の
電圧を任意の基準電圧46と比較する比較器45を追加
し、NAND回路44に一方の入力として電源端子1の
電圧を加える他に、他方の入力として比較器45の出力
電圧を加えたものである。
していく場合の動作を改善する例を第3の実施の形態と
して図3に示す。この第3の実施の形態における定電圧
回路は、図2で示した逆流遮断のためのCMOSインバ
ータ38をNAND回路44に置き換え、外部電源2の
電圧を任意の基準電圧46と比較する比較器45を追加
し、NAND回路44に一方の入力として電源端子1の
電圧を加える他に、他方の入力として比較器45の出力
電圧を加えたものである。
【0045】すなわち、この実施の形態では、電源電圧
監視回路が外部電源2の電圧と基準電圧46とを比較す
る比較器45と、PチャネルMOS出力トランジスタ1
00に接続された出力端子5の電圧を電源電圧とし外部
電源2の電圧を一方の入力電圧とし比較器45の出力電
圧を他方の入力電圧とするNAND回路44とからな
り、このNAND回路44の出力電圧をPチャネルMO
Sスイッチトランジスタ111のゲートに入力するよう
にしている。
監視回路が外部電源2の電圧と基準電圧46とを比較す
る比較器45と、PチャネルMOS出力トランジスタ1
00に接続された出力端子5の電圧を電源電圧とし外部
電源2の電圧を一方の入力電圧とし比較器45の出力電
圧を他方の入力電圧とするNAND回路44とからな
り、このNAND回路44の出力電圧をPチャネルMO
Sスイッチトランジスタ111のゲートに入力するよう
にしている。
【0046】この比較器45の基準電圧46としては、
外部電源2の電圧がどこまで低下したら出力端子5への
PチャネルMOS出力トランジスタ100からの出力を
遮断するかという値を設定しておく。たとえば、出力端
子5で3Vを出力する定電圧回路において、外部電源2
の電圧が3Vを切ったら電圧を遮断するように基準電圧
46を設定しておくと、ゆっくりと外部電源2の電圧が
低下した場合でも、PチャネルMOS出力トランジスタ
100は遮断される。
外部電源2の電圧がどこまで低下したら出力端子5への
PチャネルMOS出力トランジスタ100からの出力を
遮断するかという値を設定しておく。たとえば、出力端
子5で3Vを出力する定電圧回路において、外部電源2
の電圧が3Vを切ったら電圧を遮断するように基準電圧
46を設定しておくと、ゆっくりと外部電源2の電圧が
低下した場合でも、PチャネルMOS出力トランジスタ
100は遮断される。
【0047】また、外部電源2の電圧が比較器45が動
作しないような電圧になった際にNAND回路44の他
方の入力(電源端子1に直接接続されている側の入力)
が有効になるようにNAND回路44の閾値を設定して
おけば、出力端子5からPチャネルMOS出力トランジ
スタ100を通した電源端子1への電流の逆流を、Pチ
ャネルMOSスイッチトランジスタ111のゲート40
の充電時間遅れによる分のみの最小限の値に抑えること
ができる。
作しないような電圧になった際にNAND回路44の他
方の入力(電源端子1に直接接続されている側の入力)
が有効になるようにNAND回路44の閾値を設定して
おけば、出力端子5からPチャネルMOS出力トランジ
スタ100を通した電源端子1への電流の逆流を、Pチ
ャネルMOSスイッチトランジスタ111のゲート40
の充電時間遅れによる分のみの最小限の値に抑えること
ができる。
【0048】この実施の形態の定電圧回路によれば、比
較器45にて外部電源2の電圧を任意の基準電圧と比較
するとともに外部電源2の電圧とNAND回路44の閾
値を比較することにより、外部電源2の電圧の低下を検
出しているので、基準電圧を高めに設定することによ
り、外部電源2の電圧がNAND回路44の閾値より低
下するまで待たずに外部電源2の電圧が少し低下するだ
けで、外部電源2の電圧の低下を検出することができ
る。しかも、外部電源電圧がかなり低下して比較器の動
作が不能となる状況に陥ってもこのときはNAND回路
44の動作で外部電源2の電圧の低下を検出している状
態が保持されることになる。そのため、外部電源2の電
圧の低下勾配が緩やかなときにも、速やかに外部電源2
の電圧の低下を検出することができ、早い段階で電流遮
断スイッチであるPチャネルMOS出力トランジスタ1
00を開放することができ、PチャネルMOS出力トラ
ンジスタ100自体の導通による電流の逆流および寄生
ダイオードを通る電流の逆流を速やかに防止することが
できる。
較器45にて外部電源2の電圧を任意の基準電圧と比較
するとともに外部電源2の電圧とNAND回路44の閾
値を比較することにより、外部電源2の電圧の低下を検
出しているので、基準電圧を高めに設定することによ
り、外部電源2の電圧がNAND回路44の閾値より低
下するまで待たずに外部電源2の電圧が少し低下するだ
けで、外部電源2の電圧の低下を検出することができ
る。しかも、外部電源電圧がかなり低下して比較器の動
作が不能となる状況に陥ってもこのときはNAND回路
44の動作で外部電源2の電圧の低下を検出している状
態が保持されることになる。そのため、外部電源2の電
圧の低下勾配が緩やかなときにも、速やかに外部電源2
の電圧の低下を検出することができ、早い段階で電流遮
断スイッチであるPチャネルMOS出力トランジスタ1
00を開放することができ、PチャネルMOS出力トラ
ンジスタ100自体の導通による電流の逆流および寄生
ダイオードを通る電流の逆流を速やかに防止することが
できる。
【0049】なお、NチャネルMOSトランジスタを出
力段とする回路の場合も基本的な考え方は電圧の極性を
除きPチャネルMOSトランジスタを使用した回路と同
一であり、本発明の内容についてもPチャネル、Nチャ
ネル両方のMOSトランジスタ出力段回路に適用するこ
とが可能である。また、本発明の用途についても定電圧
回路に限定するものではなく、全てのMOS回路におい
て本発明を適用することが可能である。
力段とする回路の場合も基本的な考え方は電圧の極性を
除きPチャネルMOSトランジスタを使用した回路と同
一であり、本発明の内容についてもPチャネル、Nチャ
ネル両方のMOSトランジスタ出力段回路に適用するこ
とが可能である。また、本発明の用途についても定電圧
回路に限定するものではなく、全てのMOS回路におい
て本発明を適用することが可能である。
【0050】
【発明の効果】請求項1記載の出力段回路によれば、電
流遮断スイッチと電源電圧監視回路を設け、外部電源電
圧が所定値より低下したときに電流遮断スイッチを開放
するので、外部電源電圧が出力端子の電圧より低下して
も、MOS出力トランジスタ自体の導通による電流の逆
流および寄生ダイオードを通る電流の逆流を防止するこ
とができる。
流遮断スイッチと電源電圧監視回路を設け、外部電源電
圧が所定値より低下したときに電流遮断スイッチを開放
するので、外部電源電圧が出力端子の電圧より低下して
も、MOS出力トランジスタ自体の導通による電流の逆
流および寄生ダイオードを通る電流の逆流を防止するこ
とができる。
【0051】しかも、逆流電流を防止するために、MO
S出力トランジスタと電源端子との間に電流遮断スイッ
チを挿入するとともに、外部電源電圧を監視し外部電源
電圧の低下時に電流遮断スイッチを強制遮断する電源電
圧監視回路を設けるだけでよいので、MOS出力トラン
ジスタ自体の導通による電流の逆流および寄生ダイオー
ドを通る電流の逆流の防止を容易に実現することができ
る。
S出力トランジスタと電源端子との間に電流遮断スイッ
チを挿入するとともに、外部電源電圧を監視し外部電源
電圧の低下時に電流遮断スイッチを強制遮断する電源電
圧監視回路を設けるだけでよいので、MOS出力トラン
ジスタ自体の導通による電流の逆流および寄生ダイオー
ドを通る電流の逆流の防止を容易に実現することができ
る。
【0052】請求項2記載の出力段回路によれば、電源
電圧監視回路をインバータで構成し、インバータを比較
器として利用して外部電源電圧の低下を検出しているの
で、MOS出力トランジスタ自体の導通による電流の逆
流および寄生ダイオードを通る電流の逆流の防止を簡単
な回路構成で実現することができる。請求項3記載の出
力段回路によれば、比較器にて外部電源電圧を任意の基
準電圧と比較するとともに外部電源電圧とNAND回路
の閾値を比較することにより、外部電源電圧の低下を検
出しているので、基準電圧を高めに設定することにより
外部電源電圧がNAND回路の閾値より低下するまで待
たずに外部電源電圧が少し低下するだけで、外部電源電
圧の低下を検出することができる。しかも、外部電源電
圧がかなり低下して比較器の動作が不能となる状況に陥
ってもこのときはNAND回路の動作で外部電源電圧の
低下を検出している状態が保持されることになる。その
ため、外部電源電圧の低下勾配が緩やかなときにも、速
やかに外部電源電圧の低下を検出することができ、早い
段階で電流遮断スイッチを開放することができ、MOS
出力トランジスタ自体の導通による電流の逆流および寄
生ダイオードを通る電流の逆流を速やかに防止すること
ができる。
電圧監視回路をインバータで構成し、インバータを比較
器として利用して外部電源電圧の低下を検出しているの
で、MOS出力トランジスタ自体の導通による電流の逆
流および寄生ダイオードを通る電流の逆流の防止を簡単
な回路構成で実現することができる。請求項3記載の出
力段回路によれば、比較器にて外部電源電圧を任意の基
準電圧と比較するとともに外部電源電圧とNAND回路
の閾値を比較することにより、外部電源電圧の低下を検
出しているので、基準電圧を高めに設定することにより
外部電源電圧がNAND回路の閾値より低下するまで待
たずに外部電源電圧が少し低下するだけで、外部電源電
圧の低下を検出することができる。しかも、外部電源電
圧がかなり低下して比較器の動作が不能となる状況に陥
ってもこのときはNAND回路の動作で外部電源電圧の
低下を検出している状態が保持されることになる。その
ため、外部電源電圧の低下勾配が緩やかなときにも、速
やかに外部電源電圧の低下を検出することができ、早い
段階で電流遮断スイッチを開放することができ、MOS
出力トランジスタ自体の導通による電流の逆流および寄
生ダイオードを通る電流の逆流を速やかに防止すること
ができる。
【図1】本発明の第1の実施の形態における定電圧回路
の構成を示す回路図である。
の構成を示す回路図である。
【図2】本発明の第2の実施の形態における定電圧回路
の構成を示す回路図である。
の構成を示す回路図である。
【図3】本発明の第3の実施の形態における定電圧回路
の構成を示す回路図である。
の構成を示す回路図である。
【図4】従来例の定電圧回路の構成を示す回路図であ
る。
る。
【図5】PチャネルMOSトランジスタの構成を示す概
略図である。
略図である。
【図6】PチャネルMOSトランジスタの寄生ダイオー
ド対策を説明するための回路図である。
ド対策を説明するための回路図である。
1 電源端子 2 外部電源 3 基準電圧端子 4 基準電圧源 5 出力端子 6 外部コンデンサ 7 外部負荷 8 バイアス用電流源 9 差動増幅器 10 ゲート 11 バックゲート 12 ソース 13 ドレイン 14 ゲート端子 15 バックゲート端子 16 ソース端子 17 ドレイン端子 18 寄生ダイオード 19 寄生ダイオード 20 ゲート酸化膜 21 逆流防止ダイオード 22 ゲート 23 バックゲート 24 ソース 25 ドレイン 26 寄生ダイオード 27 寄生ダイオード 28 共通ゲート 29 ゲート 30 バックゲート 31 ソース 32 ドレイン 33 寄生ダイオード 34 寄生ダイオード 35 共通ゲート 36 電流遮断スイッチ 37 電源電圧監視回路 38 電流遮断制御インバータ 39 電流遮断制御インバータの入力電圧 40 ゲート 41 バックゲート 42 ソース 43 ドレイン 44 NAND回路 45 比較器 46 基準電圧 100 PチャネルMOS出力トランジスタ 101 PチャネルMOS出力トランジスタ 102 PチャネルMOS出力トランジスタ
Claims (3)
- 【請求項1】 MOS出力トランジスタと、このMOS
出力トランジスタと外部電源電圧が加えられる電源端子
との間に挿入した電流遮断スイッチと、前記電源端子に
加えられる外部電源電圧を監視しその値が所定値より低
下したときに前記電流遮断スイッチを強制的に遮断する
電源電圧監視回路とを備えた出力段回路。 - 【請求項2】 電流遮断スイッチがバックゲートをドレ
インに接続したMOSスイッチトランジスタからなり、
電源電圧監視回路がMOS出力トランジスタに接続され
た出力端子の電圧を電源電圧とし外部電源電圧を入力電
圧とするインバータからなり、このインバータの出力電
圧を前記MOSトランジスタのゲートに入力するように
したことを特徴とする請求項1記載の出力段回路。 - 【請求項3】 電流遮断スイッチがバックゲートをドレ
インに接続したMOSスイッチトランジスタからなり、
電源電圧監視回路が外部電源電圧と基準電圧とを比較す
る比較器と、MOS出力トランジスタに接続された出力
端子の電圧を電源電圧とし前記外部電源電圧を一方の入
力電圧とし前記比較器の出力電圧を他方の入力電圧とす
るNAND回路とからなり、このNAND回路の出力電
圧を前記MOSスイッチトランジスタのゲートに入力す
るようにしたことを特徴とする請求項1記載の出力段回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15212397A JP3426470B2 (ja) | 1997-06-10 | 1997-06-10 | 出力段回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15212397A JP3426470B2 (ja) | 1997-06-10 | 1997-06-10 | 出力段回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10341141A true JPH10341141A (ja) | 1998-12-22 |
JP3426470B2 JP3426470B2 (ja) | 2003-07-14 |
Family
ID=15533571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15212397A Expired - Fee Related JP3426470B2 (ja) | 1997-06-10 | 1997-06-10 | 出力段回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3426470B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004312231A (ja) * | 2003-04-04 | 2004-11-04 | Rohm Co Ltd | 半導体集積回路装置 |
JP2005165716A (ja) * | 2003-12-03 | 2005-06-23 | Toshiba Corp | レギュレータ装置およびそれに用いる逆流防止ダイオード回路 |
JP2006157937A (ja) * | 2005-12-13 | 2006-06-15 | Rohm Co Ltd | 半導体集積回路装置 |
JP2006178702A (ja) * | 2004-12-22 | 2006-07-06 | Ricoh Co Ltd | ボルテージレギュレータ回路 |
KR100804643B1 (ko) | 2006-11-30 | 2008-02-20 | 삼성전자주식회사 | 전압 레귤레이터, 이를 포함하는 디지털 앰프 및 전압 조절방법 |
JP2009178033A (ja) * | 2007-12-26 | 2009-08-06 | Rohm Co Ltd | 昇圧型スイッチングレギュレータおよびその制御回路 |
JP2010021818A (ja) * | 2008-07-11 | 2010-01-28 | Sanyo Electric Co Ltd | 多機能ドライバ回路 |
JP2010130579A (ja) * | 2008-11-28 | 2010-06-10 | Panasonic Corp | トレラントバッファ回路及びインターフェース |
JP2012003678A (ja) * | 2010-06-21 | 2012-01-05 | Renesas Electronics Corp | レギュレータ回路 |
US8120388B2 (en) | 2003-04-09 | 2012-02-21 | Sony Corporation | Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter |
JP2013503585A (ja) * | 2009-09-03 | 2013-01-31 | アーエムエス アクチエンゲゼルシャフト | カップリング回路、このカップリング回路を含むドライバ回路、およびこのカップリング回路の制御方法 |
JP2014149764A (ja) * | 2013-02-04 | 2014-08-21 | Mitsumi Electric Co Ltd | 半導体集積回路装置 |
JP2015207151A (ja) * | 2014-04-21 | 2015-11-19 | 旭化成エレクトロニクス株式会社 | レギュレータ回路 |
US9684323B2 (en) | 2014-07-31 | 2017-06-20 | Kabushiki Kaisha Toshiba | Regulator circuit that suppresses an overshoot of output voltage |
CN110045777A (zh) * | 2018-01-15 | 2019-07-23 | 艾普凌科有限公司 | 逆流防止电路以及电源电路 |
JP2020003859A (ja) * | 2018-06-25 | 2020-01-09 | エイブリック株式会社 | 逆流防止回路及び電源回路 |
-
1997
- 1997-06-10 JP JP15212397A patent/JP3426470B2/ja not_active Expired - Fee Related
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7106126B2 (en) | 2003-04-04 | 2006-09-12 | Rohm Co., Ltd. | Semiconductor integrated circuit device |
US7061302B2 (en) | 2003-04-04 | 2006-06-13 | Rohm Co., Ltd. | Semiconductor integrated circuit device |
JP2004312231A (ja) * | 2003-04-04 | 2004-11-04 | Rohm Co Ltd | 半導体集積回路装置 |
US8120388B2 (en) | 2003-04-09 | 2012-02-21 | Sony Corporation | Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter |
JP2005165716A (ja) * | 2003-12-03 | 2005-06-23 | Toshiba Corp | レギュレータ装置およびそれに用いる逆流防止ダイオード回路 |
JP4587804B2 (ja) * | 2004-12-22 | 2010-11-24 | 株式会社リコー | ボルテージレギュレータ回路 |
JP2006178702A (ja) * | 2004-12-22 | 2006-07-06 | Ricoh Co Ltd | ボルテージレギュレータ回路 |
JP2006157937A (ja) * | 2005-12-13 | 2006-06-15 | Rohm Co Ltd | 半導体集積回路装置 |
KR100804643B1 (ko) | 2006-11-30 | 2008-02-20 | 삼성전자주식회사 | 전압 레귤레이터, 이를 포함하는 디지털 앰프 및 전압 조절방법 |
JP2009178033A (ja) * | 2007-12-26 | 2009-08-06 | Rohm Co Ltd | 昇圧型スイッチングレギュレータおよびその制御回路 |
JP2010021818A (ja) * | 2008-07-11 | 2010-01-28 | Sanyo Electric Co Ltd | 多機能ドライバ回路 |
JP2010130579A (ja) * | 2008-11-28 | 2010-06-10 | Panasonic Corp | トレラントバッファ回路及びインターフェース |
JP2013503585A (ja) * | 2009-09-03 | 2013-01-31 | アーエムエス アクチエンゲゼルシャフト | カップリング回路、このカップリング回路を含むドライバ回路、およびこのカップリング回路の制御方法 |
JP2012003678A (ja) * | 2010-06-21 | 2012-01-05 | Renesas Electronics Corp | レギュレータ回路 |
JP2014149764A (ja) * | 2013-02-04 | 2014-08-21 | Mitsumi Electric Co Ltd | 半導体集積回路装置 |
JP2015207151A (ja) * | 2014-04-21 | 2015-11-19 | 旭化成エレクトロニクス株式会社 | レギュレータ回路 |
US9684323B2 (en) | 2014-07-31 | 2017-06-20 | Kabushiki Kaisha Toshiba | Regulator circuit that suppresses an overshoot of output voltage |
CN110045777A (zh) * | 2018-01-15 | 2019-07-23 | 艾普凌科有限公司 | 逆流防止电路以及电源电路 |
KR20190087286A (ko) | 2018-01-15 | 2019-07-24 | 에이블릭 가부시키가이샤 | 역류 방지 회로 및 전원 회로 |
US10444777B2 (en) | 2018-01-15 | 2019-10-15 | Ablic Inc. | Reverse-current-prevention circuit and power supply circuit |
JP2020003859A (ja) * | 2018-06-25 | 2020-01-09 | エイブリック株式会社 | 逆流防止回路及び電源回路 |
US11025047B2 (en) | 2018-06-25 | 2021-06-01 | Ablic Inc. | Backflow prevention circuit and power supply circuit |
TWI818034B (zh) * | 2018-06-25 | 2023-10-11 | 日商艾普凌科有限公司 | 逆流防止電路以及電源電路 |
Also Published As
Publication number | Publication date |
---|---|
JP3426470B2 (ja) | 2003-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7924084B2 (en) | Semiconductor device | |
US5187389A (en) | Noise resistant low voltage brownout detector with shut off option | |
JP4597044B2 (ja) | 逆流防止回路 | |
JPH10341141A (ja) | 出力段回路 | |
US7486127B2 (en) | Transistor switch with integral body connection to prevent latchup | |
US10181721B2 (en) | Area-efficient active-FET ESD protection circuit | |
US5374923A (en) | Power-on detecting circuit | |
KR20010014735A (ko) | 충전스위치제어회로 | |
CN112543021B (zh) | 输入输出电路和电路*** | |
US8618774B2 (en) | Charge and discharge battery control circuit | |
US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
US6414533B1 (en) | Over-voltage tolerant, active pull-up clamp circuit for a CMOS crossbar switch | |
US7292076B2 (en) | Low voltage pull-down circuit | |
US5828251A (en) | Power-up detector circuit | |
US6765433B1 (en) | Low power implementation for input signals of integrated circuits | |
US7688121B2 (en) | Power supply voltage detection circuit | |
JP2001177387A (ja) | 負荷駆動装置 | |
JP4794782B2 (ja) | 電圧検出回路、及び電子機器 | |
KR101195716B1 (ko) | 충방전 제어 회로 및 배터리 장치 | |
JP2007294513A (ja) | 半導体保護回路 | |
JP2009059877A (ja) | 半導体装置および半導体装置システム | |
JPH025615A (ja) | プッシュプル出力回路 | |
US11502600B2 (en) | Power supply control circuit | |
JP3070360B2 (ja) | ダブルゲ−ト型半導体装置の制御装置 | |
WO2022107416A1 (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100509 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |