JP4585071B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置 Download PDFInfo
- Publication number
- JP4585071B2 JP4585071B2 JP2000049891A JP2000049891A JP4585071B2 JP 4585071 B2 JP4585071 B2 JP 4585071B2 JP 2000049891 A JP2000049891 A JP 2000049891A JP 2000049891 A JP2000049891 A JP 2000049891A JP 4585071 B2 JP4585071 B2 JP 4585071B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- signal line
- liquid crystal
- line
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
この発明は、薄膜トランジスタをスイッチング素子として表示画素電極を構成したアクティブマトリクス型の液晶表示装置に関する。
【0002】
【従来の技術】
近年、高密度かつ大容量でありながら、高機能、高精細な表示が得られる液晶表示装置の実用化が進められている。この液晶表示装置には、種々の方式があるが、中でも隣接画素間のクロストークが小さく、高コントラストな画像表示が得られるとともに、透過型表示が可能で大面積化も容易等の理由から、アクティブマトリクス型の液晶表示装置が多く用いられている。
【0003】
一般に、アクティブマトリクス型の液晶表示装置はアレイ基板を備え、このアレイ基板は、互いに交差する方向に設けられた複数本の走査線および複数本の信号線によって区画された複数の領域にマトリクス状に設けられた画素電極を有し、各画素電極はスイッチング素子として機能する薄膜トランジスタ(以下TFTと称する)を介して走査線および信号線に接続されている。
【0004】
また、この種の液晶表示装置は、アレイ基板の背面側に設けられたバックライトを備えている。そして、バックライトの消費電力を抑えるため、画素は開口率の高い構造であることが望ましい。高い開口率が得られる構造として、信号線と画素電極を重ねて配置することにより信号線と画素電極との間の隙間を遮蔽する配線BM(ブラックマトリックス)を形成する構造が知られている。この配線BM構造の場合、信号線と画素電極との間の寄生容量が大きい。
【0005】
TFT液晶表示装置の表示品位は、信号線と画素電極との寄生容量によって左右され、この寄生容量の影響は、補助容量線を形成したり、あるいは、一定電位に固定されたシールド電極を層間絶縁膜を介して画素電極および信号線と重なるように配置することによって抑制することができる。
【0006】
また、配線BM構造では、ラビング方向の下流側の信号線の端部付近に、液晶の配向不良領域が発生し、コントラスト低下といった表示不良の原因となることが知られている。そのため、液晶の配向不良領域を配線で遮光しなければならず、信号線と画素電極との重ね幅を大きくする必要がある。しかしながら、この場合、信号線と画素電極との間の寄生容量が増加するといった問題が発生する。
【0007】
【発明が解決しようとする課題】
そこで、液晶の配向不良領域が発生する側だけ信号線と画素電極との重ね幅を大きくし、信号線の一側縁に沿ってシールド電極を配置した、いわゆる片側シールド構造が提案されている。この構造では、シールド電極の長さを調節することにより、画素電極の1側に位置した信号線と画素電極との容量と、画素電極の他側に位置した信号線と画素電極との容量と、のバランスをとることができ、クロストークなどの表示不良の発生を抑えることができる。
【0008】
一方、画素上置き構造の液晶表示装置では、画素電極とTFTのソース電極とを直接接続することはできない。そのため、有機絶縁膜にスルーホールを形成し、信号線と同時に形成された画素接続用電極およびスルーホールを介して、画素電極とTFTのソース電極とを接続している。
【0009】
この場合、画素接続用電極は、スルーホールの形成精度を見込んで、スルーホールよりも寸法を大きくする必要があるが、信号線と同時に形成されるため、画素接続用電極の最大寸法は、ドットピッチ、最小加工寸法、および信号線幅で決まる。ドットヒッチが小さい場合、画素接続用電極の寸法は必然的に小さくなり、有機絶像膜のスルーホール径も小さくなる。
【0010】
通常、有機絶縁膜の膜厚は2〜4μmと厚いため、スルーホールの加工性は悪く、スルーホール径が小さい場合には、スルーホール形成不良による点欠陥不良が発生しやすい。これを防止するため、有機絶縁膜のスルーホール径を信号線に沿った方向に大きくするという方法が考えられるが、この場合、開口率が低下してしまう。
【0011】
この発明は以上の点に鑑みなされたもので、その目的は、画像不良を低減し表示品位の向上したアクティブマトリクス型液晶表示装置を提供することにある。また、この発明の他の目的は、画像不良を低減し表示品位の向上するとともに、画素電極と画素接続用電極とを電気的に接続する際に、スルーホールの形成不良を防止し、開口率が低下することなく高品位の表示を行うことが可能なアクティブマトリクス型の液晶表示装置を提供することにある。
【0013】
【課題を解決するための手段】
この発明の態様に係るアクティブマトリクス型液晶表示装置は、液晶層を挟んで互いに対向配置された第1および第2基板を備え、
上記第1基板は、絶縁基板上にほぼ並列に設けられた複数の走査線と、上記走査線と交差するように、絶縁膜を介して走査線上に設けられた複数の信号線と、上記各走査線から延在し上記信号線に沿って形成された静電遮蔽性を有する複数のシールド電極と、上記信号線および走査線で囲まれる各領域にそれぞれ設けられ、少なくとも一部が上記信号線および走査線と重畳しているとともに、スイッチング素子を介して、上記信号線と走査線との交差部に接続された複数の画素電極と、を備え、
上記各シールド電極は、上記信号線に沿って上記走査線から互いに相反する方向に延出した第1および第2電極部を有し、隣合う2つの画素電極間に位置した上記信号線は、一方の画素電極と重畳して設けられた第1側縁部と、上記第1側縁部に対して液晶配向方向の下流側に位置し、他方の画素電極と重畳して設けられた第2側縁部と、を有し、上記シールド電極の第1および第2電極部は、上記他方の画素電極および上記信号線の第2側縁部のみと重畳して設けられ、
上記他方の画素電極が上記信号線の第2側縁部およびシールド電極と重畳する幅は、上記一方の画素電極が上記信号線の第1側縁部と重畳する幅よりも大きいことを特徴としている。
【0014】
上記構成の液晶表示装置によれば、走査線から互いに相反する方向に静電遮蔽性を有するシールド電極を信号線に沿って延在させるとともに、信号線の一側縁部のみと重畳するように配置することにより、従来必要であったシールド電極間の間隔が不要となり、更に、信号線とシールド電極とは片側のみ重ねて設ければよいため、信号線を最小加工線幅で形成することが可能となる。これにより、静電遮蔽効果を維持しながら、高い開口率を実現することができ、クロストークや輝度むらといった画質不良を低減し表示品位の向上した表示が可能となる。
【0015】
また、各信号線の内、走査線およびシールド電極と重なる部分は、切り欠かれて他の部分よりも幅が狭くなっているため、その分だけ、画素接続用電極の走査線側端部、および有機絶縁膜のスルーホールの寸法を拡大することができる。これにより、スルーホールの形成不良を防止し、点欠陥不良が少なく表示品位の高いアクティブマトリクス型の液晶表示装置を実現することができる。
【0016】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態に係るアクティブマトリクス型の液晶表示装置について詳細に説明する。
図1および図3に示すように、アクティブマトリクス型の液晶表示装置10は、矩形状の表示領域15を有する光透過型の液晶表示装置として構成され、それぞれ矩形状のアレイ基板12および対向基板14を備えている。これら基板12、14は、周縁部を図示しないシール剤によって貼り合わせることにより、所定のギャップをおいて対向配置されている。そして、アレイ基板12と対向基板14との間には、それぞれ配向膜88、89を介して、液晶層90が封入されている。
【0017】
図1ないし図3に示すように、アレイ基板12は絶縁性基板としてのガラス基板60を有し、このガラス基板上には、配線として多数の信号線50と多数の走査線62とがほぼ直交するようにマトリクス状に設けられている。信号線50は、層間絶縁膜75を介して走査線62上に形成されている。また、ガラス基板60上には、隣合う2本の走査線62間を、これら走査線と平行に延びた補助容量線52が設けられている。補助容量線52は、走査線62と同一層をパターニングして形成されている。
【0018】
2本の信号線50と2本の補助容量線52とで囲まれる領域には、それぞれITOからなる画素電極51が設けられ、各画素電極は、スイッチング素子としてのTFT18を介して、信号線50と走査線62との交差部に接続されている。各画素電極51はほぼ矩形状に形成され、1画素を構成している。TFT18のソース電極67は画素接続用電極78に接続され、この画素接続用電極は、有機絶縁層81に形成されたスルーホール82を介して画素電極51に接続されている。
【0019】
また、アレイ基板12の長辺側の端部には、信号線駆動回路部20が形成され、短辺側の端部には、走査線駆動回路部22が形成されている。複数の信号線50はアレイ基板12の長辺側に引き出され、信号線駆動回路部20に接続されている。また、複数の走査線62はアレイ基板12の短辺側に引き出され、走査線駆動回路部22に接続されている。
【0020】
更に詳細に説明すると、図2ないし図4に示すように、各信号線50は、直線状に形成されているとともに、後述するように、各補助容量線52の近傍部分では、1側縁側、例えば、右側縁側が切り欠かれ、他の部分よりも細い幅に形成されている。また、アレイ基板12は、各補助容量線52の一部を各信号線50に沿って延在させて形成された静電遮蔽性を有するシールド電極53を備えている。各シールド電極53は、補助容量線52から相反する方向に延出した第1および第2電極部53a、53bを有している。
【0021】
第1電極部53aおよび第2電極部53bは、図2において、信号線50に対し右側に偏心して設けられている。そして、信号線50は、補助容量線52、シールド電極53の第1および第2電極部53a、53bと重なる部分50aが切り欠かれ、他の部分よりも幅が狭くなっているとともに、第1および第2電極部53a、53bの側縁部と僅かに重なって設けられている。
【0022】
また、各画素電極51は、一対の短辺側の側縁部が両側の補助容量線52と所定幅重なって設けられている。また、各画素電極51の右側の長辺側縁部は直線状に形成され、信号線50の左側縁部(第1側縁部)と所定幅W1だけ重なって設けられ、左側の長辺側縁部はステップ状に形成され、シールド電極53の第1および第2電極部53a、53bの側縁部、および信号線50の右側縁部(第2側縁部)と所定幅W2だけ重なって設けられている。
【0023】
このように画素電極51と一部が重複して設けられた信号線50およびシールド電極53は画素電極との隙間を遮光する遮光体を兼ねている。そして、図2に矢印Dで示す方向は配向膜88の配向ベクトルであり、各信号線50の右側縁部分で液晶層90の配向不良領域NAが発生しやすい。そのため、画素電極51とシールド電極53との重なり幅W2は、画素電極51と信号線50との重なり幅W1よりも大きく形成されている。
【0024】
なお、シールド電極53の第1電極部53aの電極長L1、および第2電極部53bの電極長L2は、互いに等しく設定されているとともに、画素電極51を挟んで隣り合う2つの信号線の影響が等しくなるように調整されている。これにより、画素電極51に対して、TFT18が接続されている信号線50、すなわち、画素電極の左側の信号線の影響と、TFTが接続されていない信号線50、すなわち、画素電極の右側の信号線の影響と、がほぼ同程度となり、2本の信号線と画素電極51との間の寄生容量の影響を最小限に抑えることができる。
【0025】
また、上述したように、各信号線50の補助容量線52およびシールド電極53と重なっている部分は、スルーホール82側の一部分50aが切り欠かれ、他の部分よりも幅が狭くなっているため、その分だけ、画素接続用電極78の補助容量線52側端部、および有機絶縁膜52のスルーホール82の寸法を拡大することができる。これにより、スルーホール82の形成不良を防止し、点欠陥不良が少なく表示品位の高いアクティブマトリクス型の液晶表示装置を実現することができる。
【0026】
次に、液晶表示装置10の構成をその製造方法と合わせて詳細に説明する。
まず、高歪点ガラス基板や石英基板などの透光性を有する絶縁性基板60上にCVD法などによりa−Si膜を50nm厚程度被着する。このa−Si膜を450℃で1時間炉アニールを行った後、XeClエキシマレーザを照射し、a−Siを多結晶化する。その後に、多結晶Siをフォトエッチング法によりパターンニングして、表示領域15内の画素部を構成するTFT(以下、画素TFTと称する)18のチャネル層となるポリシリコン膜19を形成する。
【0027】
次に、CVD法により基板60の全面にSiOx膜からなるゲート絶縁膜61を100nm厚程度被着する。続いて、ゲート絶縁膜61の全面に、Ta、Cr、Al、Mo、W、Cuなどの単体又はその積層膜あるいは合金膜を200〜400nm厚程度被着し、フォトエッチング法により所定の形状にパターニングして、ゲート電極63を一体に有した走査線62、補助容量線52を形成する。この際、補助容量線52と同時にシールド電極53を所定位置に所定の形状で形成する。
【0028】
その後、ゲート電極62をマスクとしてイオン注入やイオンドーピング法によりポリシリコン膜19に不純物の注入を行い、画素TFT18のドレイン電極66、ソース電極67を形成する。不純物の注入は、例えば、加速電圧80keVで5x1015atmos /cm2のドーズ量で、PH3/H2によりリンを高濃度注入する。その後、基板60をアニールすることにより不純物を活性化する。
【0029】
続いて、画素TFT18に、Nチャンネル型LDD(Lightly Doped Drain)74a、74bを形成するための不純物注入を行い、アレイ基板をアニールすることにより不純物を活性化する。
【0030】
更に、例えば、PECVD法を用いて、絶縁性基板60の全面にSiO2からなる層間絶縁膜75を500〜700nm厚程度被着する。そして、フォトエッチング法により、画素TFT18のドレイン電極66に至るコンタクトホール76と、ソース電極67に至るコンタクトホール77とを形成する。
【0031】
次に、Ta、Cr、Al、Mo、W、Cuなどの単体又はその積層膜あるいは合金膜を500〜700nm程度被着し、フォトエッチング法により所定の形状にパターニングして、信号線50、画素接続用電極78、画素TFT18のドレイン電極66と信号線50との接続、ソース電極67と画素接続用電極との接続の各種配線等を行う。
【0032】
更に、PECVD法によリ絶縁性基板60の全面にSiNxからなる保護絶縁膜79を成膜し、フォトエッチング法により画素接続用電極78に至るスルーホール80を形成する。次に、有機絶縁膜81を基板の全面に2〜4μm厚ほど塗布した後、画素接続用電極78に至るスルーホール82を形成する。
【0033】
次に、有機絶縁膜81上にlTOをスパッタ法により100nm厚程度成膜し、フォトエッチング法により所定の形状にパターニングして画素電極51を形成するとともに、スルーホール80、82を介して画素電極51と画素接続用電極78とを接続する。以上の工程により、液晶表示装置10のアレイ基板12が得られる。
【0034】
一方、対向基板14は、透明性を有する絶縁基板として、例えば、ガラス基板84上に、顔料などを分散させた着色層85を形成し、更に、スパッタ法により例えば、lTOからなる透明電極である対向電極86を形成することにより得られる。
【0035】
上記のようにして形成されたアレイ基板12の画素電極51側全面と対向基板14の対向電極86側全面とに低音キュア型のポリイミドからなる配向膜88、89をそれぞれ印刷塗布し、これらの基板を対向配置した時に、配向軸が90度相違するようにラビング処理する。その後、アレイ基板12および対向基板14を対向配置して組み立ててセル化し、その間隙にネマティック液晶90を注入し封止する。そして、両基板12、14の絶縁性基板60、84の外面側に偏向板92、94をそれぞれ貼り付けることにより、液晶表示装置10が得られる。
【0036】
上記のように構成された液晶表示装置において、アレイ基板12に一画素ごとに形成されているシールド電極53は、信号線50に対して片側にのみ形成されている。従って、従来必要であったシールド電極間の間隔が必要でなくなり、更に、信号線50とシールド電極53とは片側のみ重ねて設ければよいため、信号線50を最小加工線幅で形成することが可能となる。
【0037】
これにより、従来と同等の静電遮蔽効果を維持しながら、高い開口率を実現することができ、クロストークや輝度むらといった画質不良を低減し表示品位の向上した表示が可能となる。
【0038】
また、各信号線50の補助容量線52およびシールド電極53と重なっている部分は、スルーホール82側の一部分50aが切り欠かれ、他の部分よりも幅が狭くなっているため、その分だけ、画素接続用電極78の補助容量線52側端部、および有機絶縁膜52のスルーホール82の寸法を拡大することができる。これにより、スルーホール82の形成不良を防止し、点欠陥不良が少なく表示品位の高いアクティブマトリクス型の液晶表示装置を実現することができる。
【0039】
なお、この発明は上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、図5に示す第2の実施の形態によれば、シールド電極53の第1電極部53aの電極長L1、および第2電極部53bの電極長L2は、第1電極部53aと走査線62との最小間隔と、第2電極部53bと走査線62との最小間隔とが互いに等しくなるように調整されているとともに、画素電極51を挟んで隣り合う2つの信号線の影響が等しくなるように調整されている。
【0040】
このような構成でも、上述した第1の実施の形態と同様の作用効果が得られる。また、走査線62と第1および第2電極部53a、53bとの間隔が最も広くなるように調整されているため、走査線62とシールド電極53、つまり、補助容量線52、とがショートする確立を低減でき、アレイ基板10の歩留りを一層向上させることができる。
【0041】
更に、図6に示す第3の実施の形態によれば、補助容量線52を省略し、第1および第2の実施の形態における補助容量線の位置にそれぞれ走査線62が設けられている。そして、各走査線62の一部を各信号線上50に沿って延在させ静電遮蔽性を有するシールド電極53を形成している。各シールド電極53は、走査線62から相反する方向に延出した第1および第2電極部53a、53bを有している。第2電極部53bは、第1電極部53aよりも長く形成され、その延出端は、ゲート電極18を形成している。また、画素接続用電極78と画素電極51とを接続したスルーホール80、82は、走査線62に重ねて設けられている。
【0042】
他の構成は第1の実施の形態を同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、上記第3の実施の形態においても、前述した実施の形態と同様の作用効果を得ることができるとともに、補助容量線が不要になり、更に高い開口率を得ることができる。
【0043】
その他、上述した実施の形態では、半導体層としてポリシリコン層を用いたアクティブマトリクス型の液晶表示装置に関して説明したが、本発明は半導体層として、例えばアモルファスシリコン層等の他の半導体層を用いたアクティブマトリクス型の液晶表示装置についても適用可能である。
【0044】
【発明の効果】
以上詳述したように、この発明によれば、補助容量線又は走査線の一部を互いに相反する方向へ延在して形成した静電遮蔽性を有するシールド電極を信号線の一側縁部のみと重なるように、ほぼ信号線に沿って設け、各信号線の内、補助容量線又は走査線上に位置した部分の一側縁部を切り欠いて幅を狭くすることにより、開口率を低下させることなく、画素接続用電極および有機絶縁膜のスルーホールの寸法を拡大することができる。これにより、スルーホールの形成不良を防止し、点欠陥不良が少なく表示品位の高いアクティブマトリクス型の液晶表示装置を実現することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係るアクティブマトリクス型の液晶表示装置を示す斜視図。
【図2】上記液晶表示装置のアレイ基板の一部を示す平面図。
【図3】図2の線A−Aに沿った上記液晶表示装置の断面図。
【図4】図2の線B−Bに沿った上記液晶表示装置の断面図。
【図5】この発明の第2の実施の形態に係る液晶表示装置のアレイ基板を示す平面図。
【図6】この発明の第3の実施の形態に係る液晶表示装置のアレイ基板を示す平面図。
【符号の説明】
12…アレイ基板
14…対向基板
18…TFT
50…信号線
51…画素電極
52…補助容量線
53…シールド電極
53a…第1電極部
53b…第2電極部
60、85…ガラス基板
75…層間絶縁膜
78…画素接続用電極
80、82…スルーホール
Claims (3)
- 液晶層を挟んで互いに対向配置された第1および第2基板を備え、
上記第1基板は、絶縁基板上にほぼ並列に設けられた複数の走査線と、上記走査線と交差するように、絶縁膜を介して走査線上に設けられた複数の信号線と、上記各走査線から延在し上記信号線に沿って形成された静電遮蔽性を有する複数のシールド電極と、上記信号線および走査線で囲まれる各領域にそれぞれ設けられ、少なくとも一部が上記信号線および走査線と重畳しているとともに、スイッチング素子を介して、上記信号線と走査線との交差部に接続された複数の画素電極と、を備え、
上記各シールド電極は、上記信号線に沿って上記走査線から互いに相反する方向に延出した第1および第2電極部を有し、
隣合う2つの画素電極間に位置した上記信号線は、一方の画素電極と重畳して設けられた第1側縁部と、上記第1側縁部に対して液晶配向方向の下流側に位置し、他方の画素電極と重畳して設けられ第2側縁部と、を有し、
上記シールド電極の第1および第2電極部は、上記他方の画素電極および上記信号線の第2側縁部のみと重畳して設けられ、
上記他方の画素電極が上記信号線の第2側縁部およびシールド電極と重畳する幅は、上記一方の画素電極が上記信号線の第1側縁部と重畳する幅よりも大きいことを特徴とするアクティブマトリクス型液晶表示装置。 - 上記各シールド電極の第1および第2電極部と上記他方の画素電極との重なり幅は、上記信号線と上記一方の画素電極との重なり幅よりも大きいことを特徴とする請求項1に記載のアクティブマトリクス型液晶表示装置。
- 上記信号線と同一の層をパターニングして形成された接続用電極を備え、上記接続用電極は、上記スイッチング素子のソース電極に接続された一端部と、上記走査線と重なって位置した他端部と、を有し、上記他端部は、上記走査線上に位置したスルーホールを介して上記画素電極に接続され、
上記信号線の内、上記走査線およびシールド電極に重なって位置した部分の上記スルーホール側の側縁部は切欠かれ他の部分よりも細く形成されていることを特徴とする請求項1又は2に記載のアクティブマトリクス型液晶表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000049891A JP4585071B2 (ja) | 2000-02-25 | 2000-02-25 | アクティブマトリクス型液晶表示装置 |
KR1020000013320A KR100330363B1 (ko) | 1999-03-18 | 2000-03-16 | 액티브 매트릭스형 액정표시장치 |
US09/531,143 US6400427B1 (en) | 1999-03-18 | 2000-03-17 | Active matrix liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000049891A JP4585071B2 (ja) | 2000-02-25 | 2000-02-25 | アクティブマトリクス型液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001242482A JP2001242482A (ja) | 2001-09-07 |
JP4585071B2 true JP4585071B2 (ja) | 2010-11-24 |
Family
ID=18571757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000049891A Expired - Fee Related JP4585071B2 (ja) | 1999-03-18 | 2000-02-25 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4585071B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100399168C (zh) * | 2003-12-16 | 2008-07-02 | 友达光电股份有限公司 | 画素结构及其制造方法 |
JP2005215341A (ja) * | 2004-01-29 | 2005-08-11 | Sharp Corp | 表示装置 |
JP5075427B2 (ja) * | 2007-02-21 | 2012-11-21 | 株式会社ジャパンディスプレイセントラル | 液晶表示装置 |
JP2008257077A (ja) * | 2007-04-09 | 2008-10-23 | Ips Alpha Technology Ltd | 表示装置 |
KR101710179B1 (ko) * | 2010-06-03 | 2017-02-27 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10104664A (ja) * | 1996-08-05 | 1998-04-24 | Sharp Corp | 液晶表示装置 |
JPH11242244A (ja) * | 1997-12-25 | 1999-09-07 | Toshiba Corp | 液晶表示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08136931A (ja) * | 1994-11-10 | 1996-05-31 | Nec Corp | 液晶表示素子 |
JP3792749B2 (ja) * | 1995-06-02 | 2006-07-05 | 株式会社東芝 | 液晶表示装置 |
JPH0915629A (ja) * | 1995-07-03 | 1997-01-17 | Fujitsu Ltd | 液晶表示パネル |
-
2000
- 2000-02-25 JP JP2000049891A patent/JP4585071B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10104664A (ja) * | 1996-08-05 | 1998-04-24 | Sharp Corp | 液晶表示装置 |
JPH11242244A (ja) * | 1997-12-25 | 1999-09-07 | Toshiba Corp | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2001242482A (ja) | 2001-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10606133B2 (en) | Liquid crystal display device | |
US5953088A (en) | Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes | |
KR100330363B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
US8309960B2 (en) | Display device | |
JP4309811B2 (ja) | インプレーンスイッチング方式液晶表示装置及びその製造方法 | |
KR101182311B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
JP5638833B2 (ja) | 画像表示装置及びその製造方法 | |
JP4126156B2 (ja) | 液晶表示装置 | |
US20030071930A1 (en) | Active matrix type display | |
US6300987B1 (en) | Thin film transistor array panels for liquid crystal displays | |
KR20080106634A (ko) | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 | |
JPH11242244A (ja) | 液晶表示装置 | |
JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
JP4585071B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP5032077B2 (ja) | 表示装置及びその製造方法 | |
JP2000267130A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH10260400A (ja) | 液晶表示素子 | |
KR100318534B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
JP2000206560A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2001318390A (ja) | アクティブマトリクス型液晶表示装置 | |
JP4216615B2 (ja) | 液晶表示装置 | |
JP2000098420A (ja) | アクティブマトリクス型液晶表示装置 | |
KR101200878B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
JP3816623B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR100318536B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4585071 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |