JP4216615B2

JP4216615B2 - 液晶表示装置

Info

Publication number: JP4216615B2
Application number: JP2003037201A
Authority: JP
Inventors: 孝之畑中; 洋之長田; 哲也飯塚
Original assignee: 東芝松下ディスプレイテクノロジー株式会社
Priority date: 2003-02-14
Filing date: 2003-02-14
Publication date: 2009-01-28
Anticipated expiration: 2023-02-14
Also published as: JP2004246189A

Description

【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置に係り、特に、アレイ基板側にカラーフィルタを備えた構造のアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、一般に複数の画素電極がマトリクス状に配置されるアレイ基板と、対向電極がこれら複数の画素電極に対向して配置される対向基板と、これらアレイ基板および対向基板間に保持される液晶層とで構成されている。
【０００３】
近年では、液晶表示装置の高機能化および高精細化が多数の画素電極を高密度でアレイ基板上に配置することにより図られている。アクティブマトリクス型液晶表示装置では、複数のスイッチング素子が各々対応画素電極の電位を設定するために複数の走査線および複数の信号線の交差位置近傍にそれぞれ配置されている。スイッチング素子として薄膜トランジスタを利用した場合、高コントラストの画像が隣接画素間のクロストークを十分低減して得ることができる。
【０００４】
ところで、カラー表示用の液晶表示装置は、さらに３原色の着色層で構成されるカラーフィルタを持つ。これら着色層は、複数の画素電極をそれぞれ透過する透過光を赤色、緑色、青色成分に限定するように画素電極に対向して配置されている。カラーフィルタは、従来対向基板側に形成されていたが、最近ではこのカラーフィルタをアレイ基板側に形成する試みもなされている。
【０００５】
この場合、各着色層は、対応薄膜トランジスタを覆って形成される有機絶縁膜で構成され、対応画素電極がこの有機絶縁膜に形成されるコンタクトホールを介して対応薄膜トランジスタのソース電極に接続されている。すなわち、各着色層は、アレイ基板と対向基板との位置ずれに依存することなく画素電極に対応することができる。（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開２０００−３３７３４５号公報
【０００７】
【発明が解決しようとする課題】
従来、フォトリソグラフィプロセスにより液晶表示装置のアレイ基板上にカラーフィルタを形成する場合、一色目の着色層を略矩形の島状に形成した後に、二色目以降の着色層も一色目の着色層に隣接して同様の形状に形成している。この際、形成済みの着色層の凸状のコーナ部を起点として後に形成される着色層にスジ状の膜厚ムラが発生しやすい。
【０００８】
この膜厚ムラは、後に形成される着色層材料を塗布した際の塗布ムラに起因しており、スジ状に厚くなったり薄くなったりすることがある。このような膜厚ムラは、表示品質を劣化させる原因となる。
【０００９】
また、アレイ基板は、表示領域に配置された着色層を備えるとともに、表示領域外周の周辺領域に配置された駆動回路部を備えている。表示領域の外周に沿って、着色層の端部が急峻に形成されている場合、例えばテーパ角度が大きい場合や逆テーパ形状の場合など、着色層の存在する部分と存在しない部分との境界では段差が生じている。
【００１０】
このため、着色層上に画素電極を形成するための金属材料を成膜した後にパターン化するためにレジスト層を塗布するが、このとき、着色層の存在しない部分のレジスト層の膜厚が着色層の存在する部分より厚くなる。このようなレジスト層を露光した場合、着色層の急峻な端部で陰ができやすく、この部分で金属材料を正確にパターン化できなくなることがある。すなわち、表示領域外周の着色層端部において金属材料が残ってしまうと、周辺領域の駆動回路部との間でショートを発生するおそれがあり、信頼性の低下を招くことになる。
【００１１】
この発明は、上述した問題点に鑑みなされたものであって、その目的は、良好な表示品質を得ることができ、しかも信頼性を向上することができる液晶表示装置を提供することにある。
【００１２】
【課題を解決するための手段】
この発明の態様による液晶表示装置は、
アレイ基板と対向基板との間に液晶層を保持して構成される液晶表示装置において、
前記アレイ基板は、
画像を表示する表示領域において、複数の走査線、これら走査線に交差する複数の信号線、これら走査線および信号線の交差位置近傍にそれぞれ配置される複数の薄膜トランジスタ、前記複数の薄膜トランジスタを覆って形成されるカラーフィルタ、及び、前記カラーフィルタ上に形成され各薄膜トランジスタに接続される複数の画素電極を含み、
前記表示領域の周辺領域において、前記表示領域を囲むように配置された枠状の遮光層を含み、
前記カラーフィルタは、前記表示領域において、互いに異なる色に着色され隣接する画素電極にそれぞれ割当てられる複数の着色層を含み、複数の着色層のうち最初に形成される１つの所定の着色層が前記表示領域内に格子状に配置され、かつ、前記表示領域と前記遮光層との間に枠状に一体に配置されるとともに、前記格子状に形成された枠内の内側に前記他の着色層が形成されていることを特徴とする。
【００１３】
【発明の実施の形態】
以下、この発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。
【００１４】
図１乃至図４に示すように、液晶表示装置は、アレイ基板ＡＲと、対向基板ＣＴと、これらアレイ基板ＡＲおよび対向基板ＣＴ間に保持された液晶層ＬＱと、を備えて構成されている。このような液晶表示装置では、画像を表示する表示領域ＤＳＰにおいて、アレイ基板ＡＲは、マトリクス状に配置されたｍ×ｎ個の画素電極ＥＰを備え、対向基板ＣＴは、これら画素電極ＥＰのマトリクスアレイに対向するように配置された単一の対向電極ＥＴを備えている。アレイ基板ＡＲおよび対向基板ＣＴは、それぞれ液晶層ＬＱに対して反対側に貼り付けられた偏光板ＰＬ１およびＰＬ２を備えている。
【００１５】
すなわち、アレイ基板ＡＲは、高歪点ガラス板や石英板などの透光性絶縁基板６０を用いて形成される。このアレイ基板ＡＲは、表示領域ＤＳＰにおいて、ｍ×ｎ個の画素電極ＥＰに加えて、これら画素電極ＥＰの行に沿ってそれぞれ形成されたｎ本の走査線Ｙ（Ｙ１〜Ｙｎ）、これら画素電極ＥＰの列に沿って形成されたｍ本の信号線Ｘ（Ｘ１〜Ｘｍ）、各々対応走査線Ｙおよび対応信号線Ｘの交差位置近傍にスイッチング素子として配置されたｍ×ｎ個の画素用薄膜トランジスタＷ、および各々補助容量ＣＳを構成するよう対応行の画素電極ＥＰに容量結合してｎ本の走査線Ｙと略平行に形成される補助容量線ＡＹを有している。各補助容量線ＡＹは、対向基板ＣＴの対向電極ＥＴに電気的に接続されている。
【００１６】
アレイ基板ＡＲは、さらに、表示領域ＤＳＰの周辺の周辺領域すなわち駆動回路領域ＤＣＴにおいて、ｎ本の走査線Ｙに接続される走査線ドライバＹＤ、ｍ本の信号線Ｘに接続される信号線ドライバＸＤ、およびこれら走査線ドライバＹＤ及び信号線ドライバＸＤを制御するコントローラＣＮＴを有している。
【００１７】
走査線ドライバＹＤは、これらｎ本の走査線Ｙに順次走査信号（駆動信号）を供給する。また、信号線ドライバＸＤは、各行の薄膜トランジスタＷが走査信号によってオンする毎にｍ本の信号線Ｘに映像信号（駆動信号）を供給する。これにより、各行の画素電極ＥＰは、対応薄膜トランジスタＷを介して供給される映像信号に応じた画素電位にそれぞれ設定される。
【００１８】
走査線ドライバＹＤ及び信号線ドライバＸＤは、画素電極ＥＰのマトリクスアレイと一緒に表示領域ＤＳＰに配置される画素用薄膜トランジスタＷと同一プロセスでこの表示領域ＤＳＰの外側となる駆動回路領域ＤＣＴに形成されている。これら走査線ドライバＹＤ及び信号線ドライバＸＤは、複数の回路用薄膜トランジスタＷ’、すなわちＰチャネル薄膜トランジスタＷＰ’及びＮチャネル薄膜トランジスタＷＮ’で構成されている。このＮチャネル薄膜トランジスタＷＮ’は、配線先を除いて画素用薄膜トランジスタＷと同様な構造を有している。
【００１９】
アレイ基板ＡＲにおいて、各画素用薄膜トランジスタＷは、Ｎチャネル薄膜トランジスタであり、１本の走査線Ｙに接続されるゲート電極ＷＧ、１個の画素電極ＥＰに接続されるソース電極ＷＳ、及び１本の信号線Ｘに接続されるドレイン電極ＷＤを有している。ゲート電極ＷＧは、走査線Ｙから延出するように形成された電極である。
【００２０】
薄膜トランジスタＷは、さらに透光性絶縁基板６０上に形成されたポリシリコン半導体層ＳＣと、この半導体層ＳＣを覆うゲート絶縁膜６１とを有している。走査線Ｙ、ゲート電極ＷＧ、及び補助容量線ＡＹは、このゲート絶縁膜６１上に形成され、層間絶縁膜７５により覆われる。
【００２１】
ソース電極ＷＳ及びドレイン電極ＷＤは、ゲート電極ＷＧの両側において半導体層ＳＣに形成されたソース領域ＳＲ及びドレイン領域ＤＲにコンタクトした電極である。ドレイン電極ＷＤは、信号線Ｘの一部に接続されている。ソース電極ＷＳは、上部ソース電極ＷＳＵを介して画素電極ＥＰに接続されている。
【００２２】
信号線Ｘ及び上部ソース電極ＷＳＵは、層間絶縁膜７５上に形成されている。上部ソース電極ＷＳＵは、補助容量線ＡＹに重なるように層間絶縁膜７５上において薄膜トランジスタＷから延出する。これら信号線Ｘ及び上部ソース電極ＷＳＵは、保護絶縁膜７９で覆われている。
【００２３】
画素電極ＥＰは、保護絶縁膜７９を覆い画素電極ＥＰの透過光をフィルタする絶縁性カラーフィルタ８１上に形成され、補助容量線ＡＹの上方で上部ソース電極ＷＳＵに接続されている。ちなみに、画素用薄膜トランジスタＷは、ゲート電極ＷＧ下方のチャネル領域ＣＨとドレイン領域ＤＲ及びソース領域ＳＲとの間にＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域７４ａ，７４ｂを有している。また、回路用のＮチャネル薄膜トランジスタＷＮ’も画素用薄膜トランジスタＷと同様に、ゲート電極ＷＧ下方のチャネル領域ＣＨとドレイン領域ＤＲ及びソース領域ＳＲとの間にＬＤＤ領域７４ｃ，７４ｄを有している。
【００２４】
絶縁性カラーフィルタ８１は、互いに異なる色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された着色層８１ａ，８１ｂ，８１ｃ、及び、これら着色層８１ａ，８１ｂ，８１ｃに形成される複数のコンタクトホール８２を含む。赤色着色層８１ａ，青色着色層８１ｂ，緑色着色層８１ｃは、行方向において隣接する赤色用、青色用、緑色用の画素電極ＥＰを１組として、これら画素電極ＥＰにそれぞれ割当てられる。
【００２５】
赤色着色層８１ａ及び青色着色層８１ｂは、それぞれ赤色用及び青色用画素電極ＥＰにそれぞれ重なるよう島状に配置されている。緑色着色層８１ｃは、赤色着色層８１ａ及び青色着色層８１ｂを取り囲むように格子状に形成され、緑色用画素電極ＥＰ及び対応補助容量線ＡＹに重なるように配置される。
【００２６】
複数のコンタクトホール８２は、補助容量線ＡＹに沿って緑色着色層８１ｃに形成されている。赤色用、青色用、及び緑色用画素電極ＥＰは、赤色着色層８１ａ、青色着色層８１ｂ、及び緑色着色層８１ｃに形成されたそれぞれ対応するコンタクトホール８２を介してそれぞれの薄膜トランジスタＷの上部ソース電極ＷＳＵにコンタクトする。
【００２７】
画素電極ＥＰのマトリクスアレイは、配向膜８８で全体的に覆われている。また、アレイ基板ＡＲは、複数のコンタクトホール８２の間隙において緑色着色層８１ｃ上に形成された複数の黒色着色層８１ｄを柱状スペーサとして有している。
【００２８】
一方、アレイ基板ＡＲは、駆動回路領域ＤＣＴにおいて、図４及び図５に示すように、表示領域ＤＳＰを囲むように配置された枠状の遮光層ＳＰを備えている。この遮光層ＳＰは、柱状スペーサ８１ｄと同一の黒色着色層によって同一工程にて形成される。このように、遮光層ＳＰ及び柱状スペーサ８１ｄを同一工程で形成することにより、製造工程数の低減化が可能となり、製造コストを削減することができる。
【００２９】
絶縁性カラーフィルタ８１の少なくとも１つの着色層は、表示領域ＤＳＰと遮光層ＳＰとの間に配置されている。すなわち、少なくとも１つの着色層は、表示領域ＤＳＰの外周に沿って枠状に形成され、表示領域ＤＳＰの各着色層８１ａ、８１ｂ、８１ｃと駆動回路領域ＤＣＴの遮光層ＳＰとの間において、保護絶縁膜７９を覆うように配置されている。
【００３０】
図４及び図５に示した例では、表示領域ＤＳＰと駆動回路領域ＤＣＴとの間の保護絶縁膜７９は、枠状の緑色着色層８１ｃによって隙間なく覆われている。つまり、この緑色着色層８１ｃは、表示領域ＤＳＰにおいて格子状に形成した着色層と同一である。
【００３１】
このように、表示領域ＤＳＰと遮光層ＳＰとの間に枠状の着色層を配置したことにより、表示領域ＤＳＰの外周に沿った遮光性を向上することができる。なお、上述した例では、表示領域ＤＳＰの外周に沿って緑色着色層８１ｃを配置したが、緑色着色層８１ｃより透過率の低い青色着色層８１ｂを用いることにより、遮光性をさらに向上することができる。また、複数の着色層を枠状に配置しても良く、この場合は遮光性の向上の他に、周辺部の色付きを防止することができ、見栄えを向上することができる。
【００３２】
また、表示領域ＤＳＰと遮光層ＳＰとの間の着色層は、比較的粘性の低い材料によって形成される。すなわち、各着色層８１ａ、８１ｂ、８１ｃは、着色層を形成するための樹脂材料やこれに分散される顔料濃度などに応じて粘性が異なる。粘性の高い着色層を表示領域ＤＳＰの周辺に配置した場合、その着色層の端部が急峻になり、テーパ角度θが大きく形成される。このため、この着色層上に配置される画素電極のパターニング工程において、この着色層端部で正確にパターン化できず、残った金属材料によって駆動回路領域ＤＣＴの回路用薄膜トランジスタＷ’との間でショートを発生するおそれがある。
【００３３】
この実施の形態では、回路用薄膜トランジスタＷ’の近傍に配置される着色層は、他の着色層よりも粘性が低い材料を用いて形成されている。つまり、表示領域ＤＳＰの最外周に沿って粘性の低い材料からなる１つの着色層を枠状に配置したことにより、着色層端部でのテーパ角度θを小さくすることができ、絶縁性カラーフィルタ８１上に配置される画素電極のパターン化を妨げることがなくなる。このため、回路用薄膜トランジスタＷ’との間でショートを防止することができ、信頼性の向上を図ることができる。
【００３４】
一方、対向基板ＣＴは、高歪点ガラス板や石英板などの透光性絶縁基板８４を用いて形成される。この対向基板ＣＴは、表示領域ＤＳＰにおいて、対向電極ＥＴを備えている。この対向電極ＥＴは、画素電極ＥＰのマトリクスアレイに対向するように形成され、配向膜８９で全体的に覆われている。このような対向基板ＣＴと、上述したようなアレイ基板ＡＲとをそれぞれの配向膜８９及び８８を対向して配置したとき、柱状スペーサ８１ｄは、両者の間に所定のギャップを形成する。
【００３５】
液晶層ＬＱは、これらアレイ基板ＡＲの配向膜８８と対向基板ＣＴの配向膜８９との間に形成されたギャップに封入された液晶組成物で構成される。
【００３６】
ここで、上述の液晶表示装置の製造方法について説明する。
まず、アレイ基板ＡＲの製造工程において、アモルファスシリコン（ａ−Ｓｉ）半導体膜がＣＶＤ法などにより５０ｎｍ程度の厚さで透光性絶縁基板６０上に被着される。４５０℃で１時間炉アニールを行った後、ＸｅＣｌエキシマレーザ光がアモルファスシリコン（ａ−Ｓｉ）半導体膜に照射される。これにより、半導体膜のａ−Ｓｉが多結晶化してポリシリコン半導体膜となる。その後、ポリシリコン半導体膜は、フォトエッチング法によりパターンニングされ、画素用薄膜トランジスタＷ及び回路用薄膜トランジスタＷ’の半導体層ＳＣを形成する。続いて、ＳｉＯｘのゲート絶縁膜６１がＣＶＤ法により絶縁基板６０の全面に１００ｎｍ程度の厚さで被着される。
【００３７】
続いて、Ｔａ，Ｃｒ，Ａｌ，Ｍｏ，Ｗ，Ｃｕなどの単体又はその積層膜あるいは合金膜が４００ｎｍ程度の厚さでゲート絶縁膜６１上に全体的に被着され、さらに走査線Ｙ、補助容量線ＡＹ、画素用薄膜トランジスタＷ及び回路用薄膜トランジスタＷ’のゲート電極ＷＧ及び駆動回路領域ＤＣＴ内の各種配線を得るためにフォトエッチング法により所定の形状にパターニングされる。
【００３８】
その後、不純物の注入がゲート電極ＷＧをマスクとして用いたイオン注入またはイオンドーピング法により行われる。この不純物注入では、ＰＨ_３／Ｈ_２の雰囲気が用いられ、リンが例えば加速電圧８０ｋｅＶ、ドーズ量５×１０^１５ａｔｏｍｓ／ｃｍ^２で高濃度注入される。これに続き、画素用薄膜トランジスタＷのドレイン電極ＷＤ及びソース電極ＷＳ、並びに回路用のＮチャネル薄膜トランジスタＷＮ’のソース電極ＷＳ及びドレイン電極ＷＤが形成される。
【００３９】
続いて、画素用薄膜トランジスタＷ及び回路用Ｎチャネル薄膜トランジスタＷＮ’は、不必要な不純物注入を避けるためにレジストで被覆される。この後、不純物の注入が回路用Ｐチャネル薄膜トランジスタＷＰ’のゲート電極ＷＧをそれぞれマスクとして用いてイオン注入またはイオンドーピング法により行われる。不純物注入では、Ｂ_２Ｈ_６／Ｈ_２雰囲気が用いられ、ボロンが加速電圧８０ｋｅＶ、ドーズ量５×１０^１５ａｔｏｍｓ／ｃｍ^２で高濃度注入される。これに続き、Ｐチャネル薄膜トランジスタＷＰ’のソース電極ＷＳ及びドレイン電極ＷＤが形成される。その後、不純物の注入がさらにＬＤＤ領域７４ａ，７４ｂ，７４ｃ，７４ｄを形成するために行われ、注入不純物は基板のアニールにより活性化される。
【００４０】
さらに、Ｓｉ０_２の層間絶縁膜７５が例えばＰＥＣＶＤ法を用いて基板露出面を全体に覆うように５００ｎｍ程度の厚さで被着される。この層間絶縁膜７５は、画素用薄膜トランジスタＷのドレイン電極ＷＤ及びソース電極ＷＳを露出するコンタクトホール７６，７７、並びに回路用薄膜トランジスタＷＰ’，ＷＮ’のソース電極ＷＳ及びドレイン電極ＷＤをそれぞれ露出するコンタクトホールを形成するためにフォトエッチング法により選択的に除去される。
【００４１】
続いて、Ｔａ，Ｃｒ，Ａｌ，Ｍｏ，Ｗ，Ｃｕなどの単体又はその積層膜あるいは合金膜が５００ｎｍ程度の厚さで被着され、さらに信号線Ｘ、画素用薄膜トランジスタＷのドレイン電極ＷＤと信号線Ｘとの接続、及びソース電極ＷＳと上部ソース電極ＷＳＵとの接続、及び駆動回路領域ＤＣＴ内の回路用薄膜トランジスタＷ’の各種配線を行うためにフォトエッチング法により所定の形状にパターニングされる。
【００４２】
さらに、ＳｉＮｘの保護絶縁膜７９がＰＥＣＶＤ法により基板露出面を全体に覆うように形成され、上部ソース電極ＷＳＵを露出するコンタクトホール８２を形成するためにフォトエッチング法により選択的に除去される。
【００４３】
続いて、絶縁性カラーフィルタ８１が形成される。ここでは、まず、緑色の有機絶縁膜が基板露出面を全体的に覆うように３μｍ程度の厚さで塗布され、その後、図６の（ａ）に示すように、表示領域ＤＳＰに格子状の着色層８１ｃを残すようにパターニングされるとともに、表示領域ＤＳＰの外周に沿って枠状に着色層８１ｃを残すようにパターニングされる。なお、この緑色着色層８１ｃのパターニングでは、同時に、上部ソース電極ＷＳＵを露出するコンタクトホール８２も形成される。
【００４４】
これに続き、青色の有機絶縁膜が基板露出面を全体的に覆うように３μｍ程度の厚さで塗布され、その後、図６の（ｂ）に示すように、表示領域ＤＳＰにおいて格子状の緑色着色層８１ｃの内側に島状の着色層８１ｂを残すようにパターニングされる。これに続いて、赤色の有機絶縁膜が基板露出面を全体的に覆うように３μｍ程度の厚さで塗布され、その後、図６の（ｃ）に示すように、表示領域ＤＳＰにおいて格子状の緑色着色層８１ｃの内側に着色層８１ｂに隣接して着色層８１ｃを残すようにパターニングされる。
【００４５】
このように、格子状の緑色着色層８１ｃを形成した後に、この緑色着色層８１ｃによって取り囲まれた内側に青色着色層８１ｂ及び赤色着色層８１ａを順次形成することにより、先に形成済みの着色層に凸状のコーナ部が存在しない。このため、後に形成される着色層材料を塗布した際に凸状のコーナ部を起点とした膜厚ムラの発生を防止することができる。
【００４６】
続いて、透光性金属材料として例えばＩＴＯ（ＩｎｄｉｕｍＴｉｔａｎＯｘｉｄｅ）がスパッタ法により１００ｎｍ程度の厚さで堆積され、上部ソース電極ＷＳＵにコンタクトした画素電極ＥＰを残すようにフォトエッチング法により所定の形状にパターニングされる。
【００４７】
続いて、黒色の有機絶縁膜が基板露出面を全体的に覆うように５μｍ程度の厚さで塗布され、補助容量線ＡＹに沿ってコンタクトホール８２の間隙に配設される柱状スペーサを構成する着色層８１ｄを形成するためにパターニングされる。このとき、同時に駆動回路領域ＤＣＴにおいては黒色の有機絶縁膜が表示領域ＤＳＰの外周を遮光する遮光層ＳＰを形成するためにパターニングされる。この遮光層ＳＰは、表示領域ＤＳＰの外周を囲む緑色着色層８１ｃの最外周を一部覆うように配置される。これにより、遮光層ＳＰと表示領域ＤＳＰとの間の保護絶縁膜７９が露出することはない。
【００４８】
さらに、低温キュア型のポリイミドが配向膜８８を形成するために画素電極ＥＰのマトリクスアレイを全体的に覆って塗布されラビング処理される。
【００４９】
対向基板ＣＴの製造工程において、まず、透光性金属材料の例えばＩＴＯをスパッタ法により絶縁基板８４上に堆積させ、対向電極ＥＴを残すようにフォトエッチング法によりパターニングされる。続いて、低温キュア型のポリイミドが配向膜８９を形成するために対向電極ＥＴを全体的に覆って塗布されラビング処理される。ここで、配向膜８９の配向軸は、配向膜８８の配向軸に対して９０度ずれるように設定される。
こうして得られたアレイ基板ＡＲ及び対向基板ＣＴは、液晶層ＬＱを挟んで互いに貼合わされる。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間隙をシール材で囲んだセルにネマティック液晶などの液晶組成物を注入し封止することにより得られる。アレイ基板ＡＲ及び対向基板ＣＴの貼合せ後、偏光板ＰＬ１及びＰＬ２がそれぞれ液晶層ＬＱとは反対側においてアレイ基板ＡＲ及び対向基板ＣＴに貼り付けられる。以上の工程により、液晶表示装置が製造される。
【００５０】
以上説明したように、この実施の形態に係る液晶表示装置によれば、表示領域においては、アレイ基板上に最も先に形成される特定の一つの着色層は、格子状に配置される。このため、これに続いて順次形成される着色層は、特定の着色層によって囲まれた内側に配置されることになる。したがって、第２番目以降の着色層を形成する場合には、先に形成済みの着色層のコーナ部が存在せず、コーナ部に起因するスジ状の膜厚ムラの発生を抑制することが可能となる。これにより、良好な表示品質を実現することができる。
【００５１】
また、特定の一つの着色層は、他の着色層よりも粘性が低い材料を用いて形成される。これにより、表示領域の外周に沿って枠状に形成された着色層の端部においてテーパ角を緩やかにすることができ、また逆テーパ形状にもなりにくくなる。このため、後の画素電極のフォトエッチング工程において塗布されるレジスト層の膜厚変化を抑えることができ、画素電極金属の残膜をなくすことができる。したがって、駆動回路部との間のショートの発生を防止することができ、表示装置としての信頼性を向上することができる。
【００５２】
なお、この発明は上記各実施の形態に限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で種々な変形・変更が可能である。また、各実施の形態は可能な限り適宜組み合わせて実施されてもよく、その場合組み合わせによる効果が得られる。
【００５３】
【発明の効果】
以上説明したように、この発明によれば、良好な表示品質を得ることができ、しかも信頼性を向上することができる液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】図１は、この発明の一実施の形態に係る液晶表示装置の構成を概略的に示す回路図である。
【図２】図２は、図１に示した液晶表示装置におけるカラー表示画素の平面構造を概略的に示す図である。
【図３】図３は、図２に示したカラー表示画素における着色層、コンタクトホール、及び、柱状スペーサの配置例を示す図である。
【図４】図４は、図２に示した位置Ａ，Ｂ，Ｃ，Ｄを結ぶカラー表示画素の断面構造を概略的に示す図である。
【図５】図５は、図１に示した液晶表示装置における表示領域及び駆動回路領域の境界付近の着色層、及び、遮光層の配置例を示す図である。
【図６】図６の（ａ）乃至（ｃ）は、絶縁カラーフィルタの製造工程を示す図である。
【符号の説明】
ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＱ…液晶層、Ｘ…信号線、Ｙ…走査線、ＥＰ…画素電極、ＥＴ…対向電極、ＡＹ…補助容量線、Ｗ…画素用薄膜トランジスタ、ＷＮ’…回路用Ｎチャネル薄膜トランジスタ、ＷＰ’…回路用Ｐチャネル薄膜トランジスタ、ＷＳＵ…上部ソース電極、６０，８４…透光性絶縁基板、６１…ゲート絶縁膜、７４ａ〜７４ｄ…Ｎ型ＬＤＤ領域、７５…層間絶縁膜、７９…保護絶縁膜、８１…絶縁性カラーフィルタ、８１ａ…緑色着色層、８１ｂ…青色着色層、８１ｃ…赤色着色層、８１ｄ…黒色着色層（柱状スペーサ）、８２…コンタクトホール、ＳＰ…遮光層、ＤＳＰ…表示領域、ＤＣＴ…駆動回路領域

Claims

アレイ基板と対向基板との間に液晶層を保持して構成される液晶表示装置において、
前記アレイ基板は、
画像を表示する表示領域において、複数の走査線、これら走査線に交差する複数の信号線、これら走査線および信号線の交差位置近傍にそれぞれ配置される複数の薄膜トランジスタ、前記複数の薄膜トランジスタを覆って形成されるカラーフィルタ、及び、前記カラーフィルタ上に形成され各薄膜トランジスタに接続される複数の画素電極を含み、
前記表示領域の周辺領域において、前記表示領域を囲むように配置された枠状の遮光層を含み、
前記カラーフィルタは、前記表示領域において、互いに異なる色に着色され隣接する画素電極にそれぞれ割当てられる複数の着色層を含み、複数の着色層のうち最初に形成される１つの所定の着色層が前記表示領域内に格子状に配置され、かつ、前記表示領域と前記遮光層との間に枠状に一体に配置されるとともに、前記格子状に形成された枠内の内側に前記他の着色層が形成されていることを特徴とする液晶表示装置。
前記所定の着色層は、緑色着色層であることを特徴とする請求項１に記載の液晶表示装置。
前記所定の着色層は、青色着色層であることを特徴とする請求項１に記載の液晶表示装置。