JP2000267130A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JP2000267130A JP2000267130A JP7348899A JP7348899A JP2000267130A JP 2000267130 A JP2000267130 A JP 2000267130A JP 7348899 A JP7348899 A JP 7348899A JP 7348899 A JP7348899 A JP 7348899A JP 2000267130 A JP2000267130 A JP 2000267130A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- pixel electrode
- liquid crystal
- electrode
- shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】高い表示品位を有するアクティブマトリクス型
の液晶表示装置を提供することにある。 【解決手段】各画素電極５１は、少なくとも一部が信号
線と重畳しているとともに、ＴＦＴ１８を介して信号線
および走査線に接続されている。信号線と直交して延び
る補助容量線５２からは、静電遮蔽性を有する複数のシ
ールド電極５３が延在し、それぞれ信号線に沿って延び
ている。各シールド電極は、隣り合う２つの画素電極の
内、一方の画素電極の側縁部、および信号線の側縁部の
内、一方の画素電極側の側縁部のみと重畳して設けられ
た第１部分５３ａと、他方の画素電極の側縁、および信
号線の側縁部の内、他方の画素電極側の側縁部のみと重
畳して設けられた第２部分５３ｃと、を有し、シールド
電極と画素電極との重なり幅は、信号線と画素電極との
重なり幅よりも大きい。
の液晶表示装置を提供することにある。 【解決手段】各画素電極５１は、少なくとも一部が信号
線と重畳しているとともに、ＴＦＴ１８を介して信号線
および走査線に接続されている。信号線と直交して延び
る補助容量線５２からは、静電遮蔽性を有する複数のシ
ールド電極５３が延在し、それぞれ信号線に沿って延び
ている。各シールド電極は、隣り合う２つの画素電極の
内、一方の画素電極の側縁部、および信号線の側縁部の
内、一方の画素電極側の側縁部のみと重畳して設けられ
た第１部分５３ａと、他方の画素電極の側縁、および信
号線の側縁部の内、他方の画素電極側の側縁部のみと重
畳して設けられた第２部分５３ｃと、を有し、シールド
電極と画素電極との重なり幅は、信号線と画素電極との
重なり幅よりも大きい。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
タをスイッチング素子として表示画素電極を構成したア
クティブマトリクス型の液晶表示装置に関する。
タをスイッチング素子として表示画素電極を構成したア
クティブマトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】近年、高密度かつ大容量でありながら、
高機能、高精細な表示が得られる液晶表示装置の実用化
が進められている。この液晶表示装置には、種々の方式
があるが、中でも隣接画素間のクロストークが小さく、
高コントラストな画像表示が得られるとともに、透過型
表示が可能で大面積化も容易等の理由から、アクティブ
マトリクス型の液晶表示装置が多く用いられている。
高機能、高精細な表示が得られる液晶表示装置の実用化
が進められている。この液晶表示装置には、種々の方式
があるが、中でも隣接画素間のクロストークが小さく、
高コントラストな画像表示が得られるとともに、透過型
表示が可能で大面積化も容易等の理由から、アクティブ
マトリクス型の液晶表示装置が多く用いられている。
【０００３】一般に、アクティブマトリクス型の液晶表
示装置はアレイ基板を備え、このアレイ基板は、互いに
交差する方向に設けられた複数本の走査線および複数本
の信号線によって区画された複数の領域にマトリクス状
に設けられた画素電極を有し、各画素電極はスイッチン
グ素子として機能する薄膜トランジスタ（以下ＴＦＴと
称する）を介して走査線および信号線に接続されてい
る。
示装置はアレイ基板を備え、このアレイ基板は、互いに
交差する方向に設けられた複数本の走査線および複数本
の信号線によって区画された複数の領域にマトリクス状
に設けられた画素電極を有し、各画素電極はスイッチン
グ素子として機能する薄膜トランジスタ（以下ＴＦＴと
称する）を介して走査線および信号線に接続されてい
る。
【０００４】このようなＴＦＴ液晶表示装置の表示品位
は、信号線と画素電極との寄生容量によって左右される
が、この寄生容量の影響は、補助容量を形成したり、あ
るいは、一定電位に固定されたシールド電極を層間絶縁
膜を介して画素電極および信号線と重なるように配置す
ることによって抑制することができる。
は、信号線と画素電極との寄生容量によって左右される
が、この寄生容量の影響は、補助容量を形成したり、あ
るいは、一定電位に固定されたシールド電極を層間絶縁
膜を介して画素電極および信号線と重なるように配置す
ることによって抑制することができる。
【０００５】しかしながら、補助容量を形成して寄生容
量の影響を抑制するためには、大きな補助容量が必要に
なるため、液晶表示装置の開口率を下げる原因となる。
また、シールド電極を形成した場合、信号線の負荷容量
が増加し、内蔵回路の駆動負荷が増加するという問題が
ある。
量の影響を抑制するためには、大きな補助容量が必要に
なるため、液晶表示装置の開口率を下げる原因となる。
また、シールド電極を形成した場合、信号線の負荷容量
が増加し、内蔵回路の駆動負荷が増加するという問題が
ある。
【０００６】
【発明が解決しようとする課題】そこで、本発明者等
は、信号線およびシールド電極によって遮光層を形成す
ることにより上記のような不具合を解決する構成を提案
している。しかしながら、このような構成の液晶表示装
置においては、左右方向から斜めに画面を観察する際、
光が漏洩しコントラストが低下するという新たな問題が
生じた。
は、信号線およびシールド電極によって遮光層を形成す
ることにより上記のような不具合を解決する構成を提案
している。しかしながら、このような構成の液晶表示装
置においては、左右方向から斜めに画面を観察する際、
光が漏洩しコントラストが低下するという新たな問題が
生じた。
【０００７】この発明は、このような不具合に鑑みてな
されたものであり、その目的は、高い表示品位を有する
アクティブマトリクス型の液晶表示装置を提供すること
にある。
されたものであり、その目的は、高い表示品位を有する
アクティブマトリクス型の液晶表示装置を提供すること
にある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係るアクティブマトリクス型の液晶表示
装置は、液晶層を挟んで互いに対向配置された第１およ
び第２基板を備え、上記第１基板は、絶縁基板上にほぼ
並列に設けられた複数の走査線と、上記走査線と交差す
るように、絶縁膜を介して走査線上に設けられた複数の
信号線と、上記走査線および信号線で囲まれる領域にそ
れぞれ設けられ少なくとも一部が上記信号線と重畳して
いるとともに、スイッチング素子を介して、上記信号線
と走査線との交差部に接続され、上記信号線よりも上層
に形成された複数の画素電極と、上記信号線に対してほ
ぼ直行する方向に形成されているとともに、それぞれ隣
り合う上記走査線間に設けられ、上記信号線よりも下層
に形成された複数の補助容量線と、上記各補助容量線か
ら延在し上記信号線に沿って形成された静電遮蔽性を有
する複数のシールド電極と、を備えている。
め、この発明に係るアクティブマトリクス型の液晶表示
装置は、液晶層を挟んで互いに対向配置された第１およ
び第２基板を備え、上記第１基板は、絶縁基板上にほぼ
並列に設けられた複数の走査線と、上記走査線と交差す
るように、絶縁膜を介して走査線上に設けられた複数の
信号線と、上記走査線および信号線で囲まれる領域にそ
れぞれ設けられ少なくとも一部が上記信号線と重畳して
いるとともに、スイッチング素子を介して、上記信号線
と走査線との交差部に接続され、上記信号線よりも上層
に形成された複数の画素電極と、上記信号線に対してほ
ぼ直行する方向に形成されているとともに、それぞれ隣
り合う上記走査線間に設けられ、上記信号線よりも下層
に形成された複数の補助容量線と、上記各補助容量線か
ら延在し上記信号線に沿って形成された静電遮蔽性を有
する複数のシールド電極と、を備えている。
【０００９】上記信号線に沿って形成された各シールド
電極は、隣り合う２つの画素電極のの内、一方の画素電
極の側縁部、および上記信号線の側縁部の内、上記一方
の画素電極側の側縁部のみと重畳して設けられた第１部
分と、他方の画素電極の側縁、および上記信号線の側縁
部の内、上記他方の画素電極側の側縁部のみと重畳して
設けられた第２部分と、を有し、上記シールド電極と画
素電極との重なり幅は、上記信号線と画素電極との重な
り幅よりも大きいことを特徴としている。
電極は、隣り合う２つの画素電極のの内、一方の画素電
極の側縁部、および上記信号線の側縁部の内、上記一方
の画素電極側の側縁部のみと重畳して設けられた第１部
分と、他方の画素電極の側縁、および上記信号線の側縁
部の内、上記他方の画素電極側の側縁部のみと重畳して
設けられた第２部分と、を有し、上記シールド電極と画
素電極との重なり幅は、上記信号線と画素電極との重な
り幅よりも大きいことを特徴としている。
【００１０】また、この発明に係るアクティブマトリク
ス型液晶表示装置は、液晶層を挟んで互いに対向配置さ
れた第１および第２基板を備え、上記第１基板は、絶縁
基板上にほぼ並列に設けられた複数の走査線と、上記走
査線と交差するように、絶縁膜を介して走査線上に設け
られた複数の信号線と、上記走査線および信号線で囲ま
れる領域にそれぞれ設けられ少なくとも一部が上記信号
線と重畳しているとともに、スイッチング素子を介し
て、上記信号線と走査線との交差部に接続され、上記信
号線よりも上層に形成された複数の画素電極と、上記各
走査線から延在し上記信号線に沿って形成された静電遮
蔽性を有する複数のシールド電極と、を備えている。
ス型液晶表示装置は、液晶層を挟んで互いに対向配置さ
れた第１および第２基板を備え、上記第１基板は、絶縁
基板上にほぼ並列に設けられた複数の走査線と、上記走
査線と交差するように、絶縁膜を介して走査線上に設け
られた複数の信号線と、上記走査線および信号線で囲ま
れる領域にそれぞれ設けられ少なくとも一部が上記信号
線と重畳しているとともに、スイッチング素子を介し
て、上記信号線と走査線との交差部に接続され、上記信
号線よりも上層に形成された複数の画素電極と、上記各
走査線から延在し上記信号線に沿って形成された静電遮
蔽性を有する複数のシールド電極と、を備えている。
【００１１】上記信号線に沿って形成された各シールド
電極は、隣り合う２つの画素電極のの内、一方の画素電
極の側縁部、および上記信号線の側縁部の内、上記一方
の画素電極側の側縁部のみと重畳して設けられた第１部
分と、他方の画素電極の側縁、および上記信号線の側縁
部の内、上記他方の画素電極側の側縁部のみと重畳して
設けられた第２部分と、を有し、上記シールド電極と画
素電極との重なり幅は、上記信号線と画素電極との重な
り幅よりも大きく形成されている。
電極は、隣り合う２つの画素電極のの内、一方の画素電
極の側縁部、および上記信号線の側縁部の内、上記一方
の画素電極側の側縁部のみと重畳して設けられた第１部
分と、他方の画素電極の側縁、および上記信号線の側縁
部の内、上記他方の画素電極側の側縁部のみと重畳して
設けられた第２部分と、を有し、上記シールド電極と画
素電極との重なり幅は、上記信号線と画素電極との重な
り幅よりも大きく形成されている。
【００１２】上記のように構成されたアクティブマトリ
クス型液晶表示装置によれば、補助容量線または走査線
の一部を延在して設けた静電遮蔽性を有するシールド電
極が、一画素ピッチ内で信号線と交差し、隣接する表示
画素電極の周縁部とも一部重なるように形成されてい
る。そのため、十分な静電遮蔽性を有しながら信号線の
負荷容量の増加が少なく、開口率の高いアクティブマト
リクス型液晶表示装置を実現することができる。
クス型液晶表示装置によれば、補助容量線または走査線
の一部を延在して設けた静電遮蔽性を有するシールド電
極が、一画素ピッチ内で信号線と交差し、隣接する表示
画素電極の周縁部とも一部重なるように形成されてい
る。そのため、十分な静電遮蔽性を有しながら信号線の
負荷容量の増加が少なく、開口率の高いアクティブマト
リクス型液晶表示装置を実現することができる。
【００１３】また、、信号線よりも下層に設けられたシ
ールド電極と画素電極との重なり幅を大きくすること
で、斜方向からの光漏れが少なくなり、左右方向からの
観察時においても、コントラストの低下が無く、良好な
表示性能を有するアクティブマトリクス型液晶表示装置
を実現することができる。
ールド電極と画素電極との重なり幅を大きくすること
で、斜方向からの光漏れが少なくなり、左右方向からの
観察時においても、コントラストの低下が無く、良好な
表示性能を有するアクティブマトリクス型液晶表示装置
を実現することができる。
【００１４】
【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態に係るアクティブマトリクス型の液晶
表示装置について詳細に説明する。図１および図３に示
すように、アクティブマトリクス型の液晶表示装置１０
は、矩形状の表示領域１５を有する光透過型の液晶表示
装置として構成され、それぞれ矩形状のアレイ基板１２
および対向基板１４を備えている。これら基板１２、１
４は、周縁部を図示しないシール剤によって貼り合わせ
ることにより、所定のギャップをおいて対向配置されて
いる。そして、アレイ基板１２と対向基板１４との間に
は、それぞれ配向膜８８、８９を介して、液晶層９０が
封入されている。
発明の実施の形態に係るアクティブマトリクス型の液晶
表示装置について詳細に説明する。図１および図３に示
すように、アクティブマトリクス型の液晶表示装置１０
は、矩形状の表示領域１５を有する光透過型の液晶表示
装置として構成され、それぞれ矩形状のアレイ基板１２
および対向基板１４を備えている。これら基板１２、１
４は、周縁部を図示しないシール剤によって貼り合わせ
ることにより、所定のギャップをおいて対向配置されて
いる。そして、アレイ基板１２と対向基板１４との間に
は、それぞれ配向膜８８、８９を介して、液晶層９０が
封入されている。
【００１５】図１ないし図３に示すように、アレイ基板
１２は絶縁性基板としてのガラス基板６０を有し、この
ガラス基板上には、配線として多数の信号線５０と多数
の走査線６２とがほぼ直交するようにマトリクス状に設
けられている。信号線５０は、層間絶縁膜７５を介して
走査線６２上に形成されている。
１２は絶縁性基板としてのガラス基板６０を有し、この
ガラス基板上には、配線として多数の信号線５０と多数
の走査線６２とがほぼ直交するようにマトリクス状に設
けられている。信号線５０は、層間絶縁膜７５を介して
走査線６２上に形成されている。
【００１６】２本の信号線５０と２本の走査線６２とで
囲まれる領域には、それぞれＩＴＯからなる画素電極５
１が設けられ、各画素電極は、スイッチング素子として
のＴＦＴ１８を介して、信号線５０と走査線６２との交
差部に接続されている。各画素電極５１はほぼ矩形状に
形成され、１画素を構成している。
囲まれる領域には、それぞれＩＴＯからなる画素電極５
１が設けられ、各画素電極は、スイッチング素子として
のＴＦＴ１８を介して、信号線５０と走査線６２との交
差部に接続されている。各画素電極５１はほぼ矩形状に
形成され、１画素を構成している。
【００１７】また、アレイ基板１２の長辺側の端部に
は、信号線駆動回路部２０が形成され、短辺側の端部に
は、走査線駆動回路部２２が形成されている。複数の信
号線５０はアレイ基板１２の長辺側に引き出され、信号
線駆動回路部２０に接続されている。また、複数の走査
線６２はアレイ基板１２の短辺側に引き出され、走査線
駆動回路部２２に接続されている。
は、信号線駆動回路部２０が形成され、短辺側の端部に
は、走査線駆動回路部２２が形成されている。複数の信
号線５０はアレイ基板１２の長辺側に引き出され、信号
線駆動回路部２０に接続されている。また、複数の走査
線６２はアレイ基板１２の短辺側に引き出され、走査線
駆動回路部２２に接続されている。
【００１８】更に詳細に説明すると、図２および図３に
示すように、各信号線５０は、直線状に形成されている
とともに、走査線６２と補助容量線５２との間の部分が
他の部分よりも細い幅に形成されている。各画素電極５
１は、一対の短辺側の端縁部が走査線６２と所定幅重な
って設けられている。また、各画素電極５１の各長辺側
の端縁部はステップ状に形成され、一部は信号線５０と
所定幅Ｗ１だけ重なって設けられ、他の部分は信号線５
０に対し所定の隙間を置いて設けられている。
示すように、各信号線５０は、直線状に形成されている
とともに、走査線６２と補助容量線５２との間の部分が
他の部分よりも細い幅に形成されている。各画素電極５
１は、一対の短辺側の端縁部が走査線６２と所定幅重な
って設けられている。また、各画素電極５１の各長辺側
の端縁部はステップ状に形成され、一部は信号線５０と
所定幅Ｗ１だけ重なって設けられ、他の部分は信号線５
０に対し所定の隙間を置いて設けられている。
【００１９】アレイ基板１２は、隣合う２本の走査線６
２間を、これら走査線と平行に延びた補助容量線５２を
備えている。補助容量線５２は、走査線６２と同一層を
パターニングして形成されている。また、アレイ基板１
２は、補助容量線５２の一部を各信号線上５０に沿って
延在させて形成された静電遮蔽性を有するシールド電極
５３を備えている。
２間を、これら走査線と平行に延びた補助容量線５２を
備えている。補助容量線５２は、走査線６２と同一層を
パターニングして形成されている。また、アレイ基板１
２は、補助容量線５２の一部を各信号線上５０に沿って
延在させて形成された静電遮蔽性を有するシールド電極
５３を備えている。
【００２０】各シールド電極５３は、補助容量線５２か
ら走査線６２の近傍まで延出しているとともに、ほぼ鍵
型に形成されている。すなわち、シールド電極５３は、
補助容量線５２から信号線５０と平行に延出した第１部
分５３ａと、第１部分の先端から信号線と直交する方向
に延出した折曲げ部５３ｂと、折曲げ部から信号線と平
行に延出した第２部分５３ｃと、を有している。
ら走査線６２の近傍まで延出しているとともに、ほぼ鍵
型に形成されている。すなわち、シールド電極５３は、
補助容量線５２から信号線５０と平行に延出した第１部
分５３ａと、第１部分の先端から信号線と直交する方向
に延出した折曲げ部５３ｂと、折曲げ部から信号線と平
行に延出した第２部分５３ｃと、を有している。
【００２１】そして、第１部分５３ａは、図２におい
て、信号線５０に対し右側に偏心して設けられ、その一
側縁部は、右側の画素電極５１と所定幅Ｗ２だけ重なり
信号線５０と画素電極との隙間を遮蔽しているととも
に、他側縁部は信号線５０のみと重なって位置してい
る。逆に、第２部分５３ｃは、図２において、信号線５
０に対し左側に偏心して設けられ、その一側縁部は、左
側の画素電極５１と所定幅Ｗ２だけ重なり信号線５０と
画素電極との隙間を遮蔽しているとともに、他側縁部は
信号線５０のみと重なって位置している。
て、信号線５０に対し右側に偏心して設けられ、その一
側縁部は、右側の画素電極５１と所定幅Ｗ２だけ重なり
信号線５０と画素電極との隙間を遮蔽しているととも
に、他側縁部は信号線５０のみと重なって位置してい
る。逆に、第２部分５３ｃは、図２において、信号線５
０に対し左側に偏心して設けられ、その一側縁部は、左
側の画素電極５１と所定幅Ｗ２だけ重なり信号線５０と
画素電極との隙間を遮蔽しているとともに、他側縁部は
信号線５０のみと重なって位置している。
【００２２】更に、シールド電極５３は、画素電極５１
を挟んで隣り合う２つの信号線の影響が等しくなるよう
に、第１部分５３ａの電極長Ｌ１および第２部分５３ｃ
の電極長Ｌ２がほぼ等しくなるように形成されている。
これにより、画素電極５１に対して、ＴＦＴ１８が接続
されている信号線５０、すなわち、画素電極の左側の信
号線の影響と、ＴＦＴが接続されていない信号線５０、
すなわち、画素電極の左側の信号線のの影響と、がほぼ
同程度となり、２本の信号線と画素電極５１との間の寄
生容量の影響を最小限に抑えることができる。
を挟んで隣り合う２つの信号線の影響が等しくなるよう
に、第１部分５３ａの電極長Ｌ１および第２部分５３ｃ
の電極長Ｌ２がほぼ等しくなるように形成されている。
これにより、画素電極５１に対して、ＴＦＴ１８が接続
されている信号線５０、すなわち、画素電極の左側の信
号線の影響と、ＴＦＴが接続されていない信号線５０、
すなわち、画素電極の左側の信号線のの影響と、がほぼ
同程度となり、２本の信号線と画素電極５１との間の寄
生容量の影響を最小限に抑えることができる。
【００２３】図２および図４に示すように、画素電極５
１とシールド電極５３との重なり幅Ｗ２は、画素電極５
１と信号線５０との重なり幅Ｗ１よりも大きく形成され
ている。通常、アレイ基板１２の下方には、図示しない
バックライトが設けられている。そして、例えば、図４
において、左斜め方向から液晶表示装置の画面を観察し
た場合、信号線５０と画素電極５１との重なり部分で
は、アレイ基板１２に垂直な方向と観察方向とのなす角
がθ１になるまでバックライトからの光が漏れてくるこ
とはなく、同様に、シールド電極５３と画素電極５１と
の重なり部分では、アレイ基板に垂直な方向と観察方向
とのなす角がθ２以上になるまでバックライトからの光
が漏れてくること、コントラスト低下が生じることはな
い。
１とシールド電極５３との重なり幅Ｗ２は、画素電極５
１と信号線５０との重なり幅Ｗ１よりも大きく形成され
ている。通常、アレイ基板１２の下方には、図示しない
バックライトが設けられている。そして、例えば、図４
において、左斜め方向から液晶表示装置の画面を観察し
た場合、信号線５０と画素電極５１との重なり部分で
は、アレイ基板１２に垂直な方向と観察方向とのなす角
がθ１になるまでバックライトからの光が漏れてくるこ
とはなく、同様に、シールド電極５３と画素電極５１と
の重なり部分では、アレイ基板に垂直な方向と観察方向
とのなす角がθ２以上になるまでバックライトからの光
が漏れてくること、コントラスト低下が生じることはな
い。
【００２４】重複部の幅Ｗ１、Ｗ２が等しい場合、θ１
＞θ２となる。これは、画素電極５１から信号線５０又
はシールド電極５３までの距離に依存し、遮光層として
機能するシールド電極５３は、同じく遮光層として機能
する信号線５０よりも画素電極５１から離間しているた
め、画素電極とシールド電極とが重さなる部分では、光
漏れの生じる角度θ２が小さくなってしまう。
＞θ２となる。これは、画素電極５１から信号線５０又
はシールド電極５３までの距離に依存し、遮光層として
機能するシールド電極５３は、同じく遮光層として機能
する信号線５０よりも画素電極５１から離間しているた
め、画素電極とシールド電極とが重さなる部分では、光
漏れの生じる角度θ２が小さくなってしまう。
【００２５】しかしながら、本実施例のように、画素電
極５１とシールド電極５３との重なり幅Ｗ１を画素電極
５１と信号線５０との重なり幅Ｗ２よりも大きく形成す
ることで、例えば、遮光層がシールド電極５３で形成さ
れている領域において光漏れの生じる角度θ２が大きく
なり、液晶表示装置の表示画面を斜め方向からの観察し
た場合でもコントラストの低下が少なく、良好な表示特
性を得ることができる。
極５１とシールド電極５３との重なり幅Ｗ１を画素電極
５１と信号線５０との重なり幅Ｗ２よりも大きく形成す
ることで、例えば、遮光層がシールド電極５３で形成さ
れている領域において光漏れの生じる角度θ２が大きく
なり、液晶表示装置の表示画面を斜め方向からの観察し
た場合でもコントラストの低下が少なく、良好な表示特
性を得ることができる。
【００２６】なお、本実施の形態において、シールド電
極５３の第１部分５３ａと画素電極５１との重なり幅Ｗ
２と、信号線５０と画素電極５１との重なり幅Ｗ１との
差（Ｗ２−Ｗ１）は、層間絶縁膜７５の膜厚とほぼ等し
く設定されている。
極５３の第１部分５３ａと画素電極５１との重なり幅Ｗ
２と、信号線５０と画素電極５１との重なり幅Ｗ１との
差（Ｗ２−Ｗ１）は、層間絶縁膜７５の膜厚とほぼ等し
く設定されている。
【００２７】次に、液晶表示装置１０の構成をその製造
方法と合わせて詳細に説明する。まず、高歪点ガラス基
板や石英基板などの透光性を有する絶縁性基板６０上に
ＣＶＤ法などによりａ−Ｓｉ膜を５０ｎｍ厚程度被着す
る。このａ−Ｓｉ膜を４５０℃で１時間炉アニールを行
った後、ＸｅＣｌエキシマレーザを照射し、ａ−Ｓｉを
多結晶化する。その後に、多結晶Ｓｉをフォトエッチン
グ法によりパターンニングして、表示領域内の画素部に
するＴＦＴ（以下、画素ＴＦＴと称する）１８のチャネ
ル層、および駆動回路部のＴＦＴ（以下、回路ＴＦＴと
称する）６８、７１のチャネル層となるポリシリコン膜
を形成する。
方法と合わせて詳細に説明する。まず、高歪点ガラス基
板や石英基板などの透光性を有する絶縁性基板６０上に
ＣＶＤ法などによりａ−Ｓｉ膜を５０ｎｍ厚程度被着す
る。このａ−Ｓｉ膜を４５０℃で１時間炉アニールを行
った後、ＸｅＣｌエキシマレーザを照射し、ａ−Ｓｉを
多結晶化する。その後に、多結晶Ｓｉをフォトエッチン
グ法によりパターンニングして、表示領域内の画素部に
するＴＦＴ（以下、画素ＴＦＴと称する）１８のチャネ
ル層、および駆動回路部のＴＦＴ（以下、回路ＴＦＴと
称する）６８、７１のチャネル層となるポリシリコン膜
を形成する。
【００２８】次に、ＣＶＤ法により基板６０の全面にＳ
ｉＯｘ膜からなるゲート絶縁膜６１を１００ｎｍ厚程度
被着する。続いて、ゲート絶縁膜６１の全面に、Ｔａ、
Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕなどの単体又はその積層膜
あるいは合金膜を４００ｎｍ厚程度被着し、フォトエッ
チング法により所定の形状にパターニングして、ゲート
電極を一体に有した走査線６２、補助容量線５２、画素
ＴＦＴ１８のゲート電極６３、回路ＴＦＴ６８、７１の
ゲート電極６４、６５、および駆動回路部２０、２２内
の各種配線を形成する。この際、補助容量線５２と同時
にシールド電極５３を所定位置に所定の形状で形成す
る。
ｉＯｘ膜からなるゲート絶縁膜６１を１００ｎｍ厚程度
被着する。続いて、ゲート絶縁膜６１の全面に、Ｔａ、
Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕなどの単体又はその積層膜
あるいは合金膜を４００ｎｍ厚程度被着し、フォトエッ
チング法により所定の形状にパターニングして、ゲート
電極を一体に有した走査線６２、補助容量線５２、画素
ＴＦＴ１８のゲート電極６３、回路ＴＦＴ６８、７１の
ゲート電極６４、６５、および駆動回路部２０、２２内
の各種配線を形成する。この際、補助容量線５２と同時
にシールド電極５３を所定位置に所定の形状で形成す
る。
【００２９】その後、ゲート電極６３、６５をマスクと
してイオン注入やイオンドーピング法によりポリシリコ
ン膜に不純物の注入を行い、画素ＴＦＴ１８のドレイン
電極６６、ソース電極６７を形成するとともに、Ｎチャ
ンネル型の回路ＴＦＴ６８のソース電極６９およびドレ
イン電極７０を形成する。不純物の注入は、例えば、加
速電圧８０ｋｅＶで５ｘ１０15ａｔｍｏｓ／ｃｍ２のド
ーズ量で、ＰＨ３／Ｈ ２によりリンを高濃度注入する。
してイオン注入やイオンドーピング法によりポリシリコ
ン膜に不純物の注入を行い、画素ＴＦＴ１８のドレイン
電極６６、ソース電極６７を形成するとともに、Ｎチャ
ンネル型の回路ＴＦＴ６８のソース電極６９およびドレ
イン電極７０を形成する。不純物の注入は、例えば、加
速電圧８０ｋｅＶで５ｘ１０15ａｔｍｏｓ／ｃｍ２のド
ーズ量で、ＰＨ３／Ｈ ２によりリンを高濃度注入する。
【００３０】続いて、画素ＴＦＴ１８、および駆動回路
部のＮチャンネル型の回路ＴＦＴ６８に不純物が注入さ
れないように、これらをレジストで被覆した後、Ｐチャ
ンネル型の回路ＴＦＴ７１のゲート電極６４をそれぞれ
マスクとして、加速電圧８０ｋｅＶで５×１０15ａｔｏ
ｍｓ／ｃｍ２のドーズ量でＢ２Ｈ６／Ｈ２によりボロン
を高濃度注入して、Ｐチャンネル型の回路ＴＦＴ７１の
ソース電極７２およびドレイン電極７３を形成する。
部のＮチャンネル型の回路ＴＦＴ６８に不純物が注入さ
れないように、これらをレジストで被覆した後、Ｐチャ
ンネル型の回路ＴＦＴ７１のゲート電極６４をそれぞれ
マスクとして、加速電圧８０ｋｅＶで５×１０15ａｔｏ
ｍｓ／ｃｍ２のドーズ量でＢ２Ｈ６／Ｈ２によりボロン
を高濃度注入して、Ｐチャンネル型の回路ＴＦＴ７１の
ソース電極７２およびドレイン電極７３を形成する。
【００３１】その後、更に、画素ＴＦＴ１８および回路
ＴＦＴ６８の各々に、Ｎチャンネル型ＬＤＤ（Ｌｉｇｈ
ｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）７４ａ、７４ｂ、７
４ｃ、７４ｄを形成するための不純物注入を行い、アレ
イ基板をアニールすることにより不純物を活性化する。
ＴＦＴ６８の各々に、Ｎチャンネル型ＬＤＤ（Ｌｉｇｈ
ｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）７４ａ、７４ｂ、７
４ｃ、７４ｄを形成するための不純物注入を行い、アレ
イ基板をアニールすることにより不純物を活性化する。
【００３２】続いて、例えば、ＰＥＣＶＤ法を用いて、
絶縁性基板６０の全面にＳｉＯ２からなる層間絶縁膜７
５を５００ｎｍ厚程度被着する。更に、フォトエッチン
グ法により、画素ＴＦＴ１８のドレイン電極６６に至る
コンタクトホール７６と、ソース電極６７に至るコンタ
クトホール７７と、回路ＴＦＴ６８、７１のソース電極
６９、７２およびドレイン電極７０、７３にそれぞれ至
る複数のコンタクトホールを形成する。
絶縁性基板６０の全面にＳｉＯ２からなる層間絶縁膜７
５を５００ｎｍ厚程度被着する。更に、フォトエッチン
グ法により、画素ＴＦＴ１８のドレイン電極６６に至る
コンタクトホール７６と、ソース電極６７に至るコンタ
クトホール７７と、回路ＴＦＴ６８、７１のソース電極
６９、７２およびドレイン電極７０、７３にそれぞれ至
る複数のコンタクトホールを形成する。
【００３３】次に、Ｔａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕ
などの単体又はその積層膜あるいは合金膜を５００ｎｍ
程度被着し、フォトエッチング法により所定の形状にパ
ターニングして、信号線５０、画素ＴＦＴ１８のドレイ
ン電極６６と信号線５０との接続、ソース電極６７と補
助容量素子の上部電極７８との接続、および駆動回路領
域内の回路ＴＦＴ６８、７１の各種配線等を行う。
などの単体又はその積層膜あるいは合金膜を５００ｎｍ
程度被着し、フォトエッチング法により所定の形状にパ
ターニングして、信号線５０、画素ＴＦＴ１８のドレイ
ン電極６６と信号線５０との接続、ソース電極６７と補
助容量素子の上部電極７８との接続、および駆動回路領
域内の回路ＴＦＴ６８、７１の各種配線等を行う。
【００３４】更に、ＰＥＣＶＤ法によリ絶縁性基板６０
の全面にＳｉＮｘからなる保護絶縁膜７９を成膜し、フ
ォトエッチング法により補助容量素子の上部電極７８に
至るコンタクトホール８０を形成する。次に、有機絶縁
膜８１を基板の全面に３μｍ厚ほど塗布した後、補助容
量素子の上部電極７８に至るコンタクトホール８２を形
成する。
の全面にＳｉＮｘからなる保護絶縁膜７９を成膜し、フ
ォトエッチング法により補助容量素子の上部電極７８に
至るコンタクトホール８０を形成する。次に、有機絶縁
膜８１を基板の全面に３μｍ厚ほど塗布した後、補助容
量素子の上部電極７８に至るコンタクトホール８２を形
成する。
【００３５】最後に、有機絶縁膜８１上にｌＴＯをスパ
ッタ法により１００ｎｍ厚程度成膜し、フォトエッチン
グ法により所定の形状にパターニングして画素電極５１
を形成するとともに、コンタクトホール８０、８２を介
して画素電極５１と補助容量素子の上部電極７８とを接
続する。これにより、液晶表示装置１０のアレイ基板１
２が得られる。
ッタ法により１００ｎｍ厚程度成膜し、フォトエッチン
グ法により所定の形状にパターニングして画素電極５１
を形成するとともに、コンタクトホール８０、８２を介
して画素電極５１と補助容量素子の上部電極７８とを接
続する。これにより、液晶表示装置１０のアレイ基板１
２が得られる。
【００３６】一方、対向基板１４は、透明性を有する絶
縁基板として、例えば、ガラス基板８４上に、顔料など
を分散させた着色層８５を形成し、更に、スパッタ法に
より例えば、ｌＴＯからなる透明電極である対向電極８
６を形成することにより得られる。
縁基板として、例えば、ガラス基板８４上に、顔料など
を分散させた着色層８５を形成し、更に、スパッタ法に
より例えば、ｌＴＯからなる透明電極である対向電極８
６を形成することにより得られる。
【００３７】上記のようにして形成されたアレイ基板１
２の画素電極５１側と対向基板１４の対向電極８６側全
面とに低音キュア型のポリイミドからなる配向膜８８、
８９をそれぞれ印刷塗布し、これらの基板を対向配置し
た時に、配向軸が９０度相違するようにラビング処理す
る。その後、アレイ基板１２および対向基板１４を対向
配置して組み立ててセル化し、その間隙にネマティック
液晶９０を注入し封止する。そして、両基板１２、１４
の絶縁性基板６０、８４の外面側に偏向板をそれぞれ貼
り付けることにより、液晶表示装置１０が得られる。
２の画素電極５１側と対向基板１４の対向電極８６側全
面とに低音キュア型のポリイミドからなる配向膜８８、
８９をそれぞれ印刷塗布し、これらの基板を対向配置し
た時に、配向軸が９０度相違するようにラビング処理す
る。その後、アレイ基板１２および対向基板１４を対向
配置して組み立ててセル化し、その間隙にネマティック
液晶９０を注入し封止する。そして、両基板１２、１４
の絶縁性基板６０、８４の外面側に偏向板をそれぞれ貼
り付けることにより、液晶表示装置１０が得られる。
【００３８】上記のように構成された液晶表示装置にお
いて、アレイ基板１２に一画素ごとに形成されているシ
ールド電極５３は、信号線５０に対して片側にのみ形成
されている。従って、従来必要であったシールド電極間
の間隔が必要でなくなり、更に、信号線５０とシールド
電極５３とは片側のみ重ねれて設ければよいため、信号
線５０を最小加工線幅で形成することが可能となる。
いて、アレイ基板１２に一画素ごとに形成されているシ
ールド電極５３は、信号線５０に対して片側にのみ形成
されている。従って、従来必要であったシールド電極間
の間隔が必要でなくなり、更に、信号線５０とシールド
電極５３とは片側のみ重ねれて設ければよいため、信号
線５０を最小加工線幅で形成することが可能となる。
【００３９】これにより、従来と同等の静電遮蔽効果を
維持しながら、高い開口率を実現することができ、クロ
ストークや輝度むらといった画質不良を低減し表示品位
の向上した表示が可能となる。
維持しながら、高い開口率を実現することができ、クロ
ストークや輝度むらといった画質不良を低減し表示品位
の向上した表示が可能となる。
【００４０】更に、画素電極５１とシールド電極５３と
の重なり幅Ｗ２が画素電極５１と信号線５０との重なり
幅Ｗ１よりも大きく形成されているため、液晶表示装置
の画面を斜め方向から観察した場合でも、光漏れが低減
し、コントラスト低下を防止して良好な表示を行うこと
ができる。
の重なり幅Ｗ２が画素電極５１と信号線５０との重なり
幅Ｗ１よりも大きく形成されているため、液晶表示装置
の画面を斜め方向から観察した場合でも、光漏れが低減
し、コントラスト低下を防止して良好な表示を行うこと
ができる。
【００４１】なお、この発明は上述した実施の形態に限
定されることなく、この発明の範囲内で種々変形可能で
ある。例えば、また、本発明は種々変形が可能である。
例えば、図５に示す第２の実施の形態のように、各シー
ルド電極５３を直線状に形成し、信号線５０を鍵型に形
成してもよく、この場合でも、Ｗ２＞Ｗ１とすることに
より、前述した実施の形態と同様の効果が得られる。
定されることなく、この発明の範囲内で種々変形可能で
ある。例えば、また、本発明は種々変形が可能である。
例えば、図５に示す第２の実施の形態のように、各シー
ルド電極５３を直線状に形成し、信号線５０を鍵型に形
成してもよく、この場合でも、Ｗ２＞Ｗ１とすることに
より、前述した実施の形態と同様の効果が得られる。
【００４２】更に、図６に示す第３の実施の形態によれ
ば、シールド電極５３および信号線５０の両方が鍵型に
形成されている。このような構成とすることによって、
上述した作用効果に加え、一層高い開口率を得ることが
できる。
ば、シールド電極５３および信号線５０の両方が鍵型に
形成されている。このような構成とすることによって、
上述した作用効果に加え、一層高い開口率を得ることが
できる。
【００４３】図７に示す第４の実施の形態によれば、各
補助容量線５２は、隣合う２本の走査線６２のほぼ中間
に設けられている。そして、各シールド電極５３は、補
助容量線５２から相反する方向に延出した第１および第
２電極部５３ａ、５３ｃを有し、全体として鍵型に形成
されている。このような構成においても、前述した実施
の形態と同様の作用効果を得ることができる。
補助容量線５２は、隣合う２本の走査線６２のほぼ中間
に設けられている。そして、各シールド電極５３は、補
助容量線５２から相反する方向に延出した第１および第
２電極部５３ａ、５３ｃを有し、全体として鍵型に形成
されている。このような構成においても、前述した実施
の形態と同様の作用効果を得ることができる。
【００４４】更に、図８に示す第５の実施の形態によれ
ば、各シールド電極５３は前段の走査線６２の一部を延
出させて形成され、第１部分５３ａ、折曲げ部５３ｂ、
第２部分５３ｃを有した鍵型に形成されている。このよ
うな構成では、補助容量線が不要になり、更に高い開口
率を得ることができる。
ば、各シールド電極５３は前段の走査線６２の一部を延
出させて形成され、第１部分５３ａ、折曲げ部５３ｂ、
第２部分５３ｃを有した鍵型に形成されている。このよ
うな構成では、補助容量線が不要になり、更に高い開口
率を得ることができる。
【００４５】なお、第２ないし第４の実施の形態におい
て、他の構成は第１の実施の形態を同一であり、同一の
部分には同一の参照符号を付してその詳細な説明を省略
する。また、上述した実施の形態では、半導体層として
ポリシリコン層を用いたアクティブマトリクス型の液晶
表示装置に関して説明したが、本発明は半導体層とし
て、例えばアモルファスシリコン層等の他の半導体層を
用いたアクティブマトリクス型の液晶表示装置について
も適用可能である。
て、他の構成は第１の実施の形態を同一であり、同一の
部分には同一の参照符号を付してその詳細な説明を省略
する。また、上述した実施の形態では、半導体層として
ポリシリコン層を用いたアクティブマトリクス型の液晶
表示装置に関して説明したが、本発明は半導体層とし
て、例えばアモルファスシリコン層等の他の半導体層を
用いたアクティブマトリクス型の液晶表示装置について
も適用可能である。
【００４６】
【発明の効果】以上詳述したように、この発明によれ
ば、補助容量線又は走査線の一部を延在して形成した静
電遮蔽性を有するシールド電極を、隣接する画素電極の
周縁部とも部分的に重なるように、ほぼ信号線に沿って
設け、画素電極とシールド電極との重なり幅が画素電極
と信号線との重なり幅よりも大きくなるように形成して
いる。これにより、開口率が高く、高輝度でクロストー
クや輝度むらといった表示不良がなく、更に、斜め方向
からの観察時においてもコントラストの低下が少ない表
示品位の向上したアクティブマトリクス型の液晶表示装
置を提供することができる。
ば、補助容量線又は走査線の一部を延在して形成した静
電遮蔽性を有するシールド電極を、隣接する画素電極の
周縁部とも部分的に重なるように、ほぼ信号線に沿って
設け、画素電極とシールド電極との重なり幅が画素電極
と信号線との重なり幅よりも大きくなるように形成して
いる。これにより、開口率が高く、高輝度でクロストー
クや輝度むらといった表示不良がなく、更に、斜め方向
からの観察時においてもコントラストの低下が少ない表
示品位の向上したアクティブマトリクス型の液晶表示装
置を提供することができる。
【図１】この発明の第１の実施の形態に係るアクティブ
マトリクス型の液晶表示装置を示す斜視図。
マトリクス型の液晶表示装置を示す斜視図。
【図２】上記液晶表示装置のアレイ基板の一部を示す平
面図。
面図。
【図３】図２の線Ａ−Ａに沿った上記液晶表示装置の断
面図。
面図。
【図４】図４（ａ）は、図２の線Ｂ−Ｂに沿った上記ア
レイ基板の断面図、図４（ｂ）は、図２の線Ｃ−Ｃに沿
った上記アレイ基板の断面図。
レイ基板の断面図、図４（ｂ）は、図２の線Ｃ−Ｃに沿
った上記アレイ基板の断面図。
【図５】この発明の第２の実施の形態に係る液晶表示装
置のアレイ基板を示す平面図。
置のアレイ基板を示す平面図。
【図６】この発明の第３の実施の形態に係る液晶表示装
置のアレイ基板を示す平面図。
置のアレイ基板を示す平面図。
【図７】この発明の第４の実施の形態に係る液晶表示装
置のアレイ基板を示す平面図。
置のアレイ基板を示す平面図。
【図８】この発明の第５の実施の形態に係る液晶表示装
置のアレイ基板を示す平面図。
置のアレイ基板を示す平面図。
１２…アレイ基板 １４…対向基板 １８…ＴＦＴ ５０…信号線 ５１…画素電極 ５２…補助容量線 ５３…シールド電極 ５３ａ…第１部分 ５３ｃ…第２部分 ６０、８５…ガラス基板 ７５…層間絶縁膜
フロントページの続き Ｆターム(参考） 2H092 JA25 JA29 JA33 JA35 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA04 KA07 KA12 KB14 KB24 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA29 MA30 NA01 NA25 NA27 PA06
Claims (10)
- 【請求項１】液晶層を挟んで互いに対向配置された第１
および第２基板を備え、 上記第１基板は、絶縁基板上にほぼ並列に設けられた複
数の走査線と、上記走査線と交差するように、絶縁膜を
介して走査線上に設けられた複数の信号線と、上記走査
線および信号線で囲まれる領域にそれぞれ設けられ少な
くとも一部が上記信号線と重畳しているとともに、スイ
ッチング素子を介して、上記信号線と走査線との交差部
に接続され、上記信号線よりも上層に形成された複数の
画素電極と、上記信号線に対してほぼ直行する方向に形
成されているとともに、それぞれ隣り合う上記走査線間
に設けられ上記信号線よりも下層に形成された複数の補
助容量線と、上記各補助容量線から延在し上記信号線に
沿って形成された静電遮蔽性を有する複数のシールド電
極と、を備え、 上記信号線に沿って形成された各シールド電極は、隣り
合う２つの画素電極の内、一方の画素電極の側縁部、お
よび上記信号線の側縁部の内、上記一方の画素電極側の
側縁部のみと重畳して設けられた第１部分と、他方の画
素電極の側縁、および上記信号線の側縁部の内、上記他
方の画素電極側の側縁部のみと重畳して設けられた第２
部分と、を有し、 上記シールド電極と画素電極との重なり幅は、上記信号
線と画素電極との重なり幅よりも大きいことを特徴とす
るアクティブマトリクス型液晶表示装置。 - 【請求項２】上記各シールド電極の第１部分と上記一方
の画素電極との重なり幅は、上記信号線と上記一方の画
素電極との重なり幅よりも大きいことを特徴とする請求
項１に記載のアクティブマトリクス型液晶表示装置。 - 【請求項３】上記各シールド電極の第２部分と上記他方
の画素電極との重なり幅は、上記信号線と上記他方の画
素電極との重なり幅よりも大きいことを特徴とする請求
項１又は２に記載のアクティブマトリクス型液晶表示装
置。 - 【請求項４】上記絶縁膜は、上記信号線と上記シールド
電極との間に設けられているとともに、上記シールド電
極の第１部分と上記一方の画素電極との重なり幅と、上
記信号線と上記一方の画素電極との重なり幅との差は、
絶縁膜の膜厚とほぼ等しいことを特徴とする請求項１な
いし３のいずれか１項に記載のアクティブマトリクス型
液晶表示装置。 - 【請求項５】上記各信号線は直線状に形成され、上記各
シールド電極は、上記第１および第２部分を連結した折
曲げ部を有していることを特徴とする請求項１ないし４
のいずれか１項に記載のアクティブマトリクス型液晶表
示装置。 - 【請求項６】上記各シールド電極は直線状に形成され、
上記隣り合う画素電極間に位置した信号線は、上記シー
ルド電極の第１部分と重畳した部分と、シールド電極の
第２部分と重畳した部分と、上記部分同士を連結した折
曲げ部を有していることを特徴とする請求項１ないし４
のいずれか１項に記載のアクティブマトリクス型液晶表
示装置。 - 【請求項７】上記各補助容量線は、隣り合う２本の走査
線間のほぼ中央に設けられ、上記各シールド電極の第１
および第２部分は上記補助容量線から互いに相反する方
向に延出していることを特徴とする請求項１ないし４の
いずれか１項に記載のアクティブマトリクス型液晶表示
装置。 - 【請求項８】液晶層を挟んで互いに対向配置された第１
および第２基板を備え、 上記第１基板は、絶縁基板上にほぼ並列に設けられた複
数の走査線と、上記走査線と交差するように、絶縁膜を
介して走査線上に設けられた複数の信号線と、上記走査
線および信号線で囲まれる領域にそれぞれ設けられ少な
くとも一部が上記信号線と重畳しているとともに、スイ
ッチング素子を介して、上記信号線と走査線との交差部
に接続され、上記信号線よりも上層に形成された複数の
画素電極と、上記各走査線から延在し上記信号線に沿っ
て形成された静電遮蔽性を有する複数のシールド電極
と、を備え、 上記信号線に沿って形成された各シールド電極は、隣り
合う２つの画素電極の内、一方の画素電極の側縁部、お
よび上記信号線の側縁部の内、上記一方の画素電極側の
側縁部のみと重畳して設けられた第１部分と、他方の画
素電極の側縁、および上記信号線の側縁部の内、上記他
方の画素電極側の側縁部のみと重畳して設けられた第２
部分と、を有し、 上記シールド電極と画素電極との重なり幅は、上記信号
線と画素電極との重なり幅よりも大きいことを特徴とす
るアクティブマトリクス型液晶表示装置。 - 【請求項９】上記各シールド電極の第１部分と上記一方
の画素電極との重なり幅は、上記信号線と上記一方の画
素電極との重なり幅よりも大きいことを特徴とする請求
項８に記載のアクティブマトリクス型液晶表示装置。 - 【請求項１０】上記各シールド電極の第２部分と上記他
方の画素電極との重なり幅は、上記信号線と上記他方の
画素電極との重なり幅よりも大きいことを特徴とする請
求項８又は９に記載のアクティブマトリクス型液晶表示
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7348899A JP2000267130A (ja) | 1999-03-18 | 1999-03-18 | アクティブマトリクス型液晶表示装置 |
| KR1020000013320A KR100330363B1 (ko) | 1999-03-18 | 2000-03-16 | 액티브 매트릭스형 액정표시장치 |
| US09/531,143 US6400427B1 (en) | 1999-03-18 | 2000-03-17 | Active matrix liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7348899A JP2000267130A (ja) | 1999-03-18 | 1999-03-18 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000267130A true JP2000267130A (ja) | 2000-09-29 |
Family
ID=13519724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7348899A Pending JP2000267130A (ja) | 1999-03-18 | 1999-03-18 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000267130A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6634539B2 (en) | 2001-09-21 | 2003-10-21 | 3M Innovative Properties Company | Adjustable-gap rotary ultrasonic horn mounting apparatus and method for mounting |
| JP2005148753A (ja) * | 2003-11-18 | 2005-06-09 | Samsung Electronics Co Ltd | 表示装置用薄膜トランジスタ表示板 |
| JP2005215341A (ja) * | 2004-01-29 | 2005-08-11 | Sharp Corp | 表示装置 |
| CN100370318C (zh) * | 2003-08-28 | 2008-02-20 | 精工爱普生株式会社 | 电光装置和电子设备 |
| JP2008257077A (ja) * | 2007-04-09 | 2008-10-23 | Ips Alpha Technology Ltd | 表示装置 |
| KR100896565B1 (ko) * | 2001-04-24 | 2009-05-07 | 가부시키가이샤 히타치세이사쿠쇼 | 화상 표시 장치 및 그 제조 방법 |
| WO2012098973A1 (ja) * | 2011-01-18 | 2012-07-26 | シャープ株式会社 | 液晶パネル用アレイ基板および液晶パネル |
| US8553183B2 (en) | 2008-03-07 | 2013-10-08 | Samsung Display Co., Ltd. | Display device having reduced step coverage at overlapping portion of color filters |
-
1999
- 1999-03-18 JP JP7348899A patent/JP2000267130A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100896565B1 (ko) * | 2001-04-24 | 2009-05-07 | 가부시키가이샤 히타치세이사쿠쇼 | 화상 표시 장치 및 그 제조 방법 |
| US6634539B2 (en) | 2001-09-21 | 2003-10-21 | 3M Innovative Properties Company | Adjustable-gap rotary ultrasonic horn mounting apparatus and method for mounting |
| CN100370318C (zh) * | 2003-08-28 | 2008-02-20 | 精工爱普生株式会社 | 电光装置和电子设备 |
| JP2005148753A (ja) * | 2003-11-18 | 2005-06-09 | Samsung Electronics Co Ltd | 表示装置用薄膜トランジスタ表示板 |
| JP2005215341A (ja) * | 2004-01-29 | 2005-08-11 | Sharp Corp | 表示装置 |
| JP2008257077A (ja) * | 2007-04-09 | 2008-10-23 | Ips Alpha Technology Ltd | 表示装置 |
| US8553183B2 (en) | 2008-03-07 | 2013-10-08 | Samsung Display Co., Ltd. | Display device having reduced step coverage at overlapping portion of color filters |
| WO2012098973A1 (ja) * | 2011-01-18 | 2012-07-26 | シャープ株式会社 | 液晶パネル用アレイ基板および液晶パネル |
| US20130293809A1 (en) * | 2011-01-18 | 2013-11-07 | Sharp Kabushiki Kaisha | Array substrate for liquid crystal panel, and liquid crystal panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100320777B1 (ko) | 액정표시장치 | |
| US10606133B2 (en) | Liquid crystal display device | |
| KR100330363B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| US6724443B1 (en) | Active matrix type display device | |
| KR101182311B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
| KR101086487B1 (ko) | 폴리 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20030071930A1 (en) | Active matrix type display | |
| US6300987B1 (en) | Thin film transistor array panels for liquid crystal displays | |
| JPH11242244A (ja) | 液晶表示装置 | |
| US8017947B2 (en) | Thin film transistor array panel, display device including the same, and method thereof | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| KR100257244B1 (ko) | 액정표시장치 | |
| US9946116B2 (en) | Liquid crystal display device having reduced color shift | |
| KR101125252B1 (ko) | 폴리 액정 표시 패널 및 그 제조 방법 | |
| JP2000267130A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20040027430A (ko) | 전기 광학 장치 및 전자 기기 | |
| JP4585071B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10260400A (ja) | 液晶表示素子 | |
| JP2000206560A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001228491A (ja) | 液晶表示装置 | |
| JP2002014373A (ja) | 液晶表示装置 | |
| JP4216615B2 (ja) | 液晶表示装置 | |
| JP2001154205A (ja) | アクティブマトリクス型の液晶表示装置 | |
| JP2001318390A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060314 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |