JP4578464B2 - 液晶表示装置及び液晶表示装置の製造方法 - Google Patents

Description

本発明は液晶表示装置及び液晶表示装置の製造方法に関し、特に、開口率を向上させた横電界方式の液晶表示装置及び液晶表示装置の製造方法に関する。

高画質、低電力のフラットパネルディスプレイ装置（flat panel display device）として主に使用されるＴＮ型液晶表示装置（twisted nematic mode liquid crystal display device）は視野角が狭いという欠点がある。これは液晶分子の屈折率異方性に起因するものであり、基板と水平に配向された液晶分子が、液晶パネルに電圧が印加されると、基板とほぼ垂直方向に配向されるためである。

従って、液晶分子を基板とほぼ水平な方向に配向して視野角の問題点を解決する横電界方式の液晶表示装置（In Plane Switching mode ＬＣＤ）が近年盛んに研究されている。

図５は一般的な横電界方式の液晶表示装置の単位画素を概略的に示す図である（例えば、特許文献１参照）。図５ａは平面図であり、図５ｂは図５ａのＩ−Ｉ´線断面図である。

図５ａ及び図５ｂに示すように、透明な第１基板１０上にゲートライン１及びデータライン３が縦横に配列されて画素領域を定義する。実際の液晶表示装置においては、ｎ個のゲートライン１とｍ個のデータライン３とが交差してｎ×ｍ個の画素が存在するが、図面には説明を簡単にするために一つの画素のみを示す。

ゲートライン１とデータライン３との交差点にはゲート電極１ａ、アクティブ層５、及び、ソース／ドレイン電極２ａ，２ｂから構成された薄膜トランジスタ９が配置されており、ゲート電極１ａ及びソース／ドレイン電極２ａ，２ｂはそれぞれゲートライン１及びデータライン３に接続される。また、ゲート絶縁膜８はゲートライン１とデータライン３間に形成される。

画素領域内には、ゲートライン１と平行に共通ライン４が配列され、液晶分子をスイッチングする少なくとも一対の電極、すなわち、共通電極６と画素電極７がデータライン３と平行に配列されている。共通電極６はゲートライン１と同時に形成されて共通ライン４に接続され、画素電極７はソース／ドレイン電極２ａ，２ｂと同時に形成されて薄膜トランジスタ９のドレイン電極２ｂに接続される。また、ソース／ドレイン電極２ａ，２ｂを含む第１基板１０の全体にわたって保護膜１１が形成されている。さらに、共通ライン４と重なって形成され、画素電極７と接続する画素電極ライン１４は、絶縁膜８を介してストレージキャパシタ（Ｃｓｔ）を形成する。

また、第２基板２０には、薄膜トランジスタ９、ゲートライン１、及び、データライン３に光漏れを防止するブラックマトリクス２１と、カラーを実現するためのカラーフィルタ２３とが形成されている。さらに、第１基板１０及び第２基板２０の対向面には液晶の初期配向方向を決定するための配向膜１２ａ，１２ｂが塗布されている。

さらに、第１基板１０と第２基板２０との間には、共通電極６及び画素電極７に印加される電圧により光の透過率を調節する液晶層１３が形成されている。

上述のような構造を有する横電界方式の液晶表示装置において、電圧が印加されない場合には液晶層１３内に液晶分子が第１基板１０及び第２基板２０の対向面に塗布された配向膜１２ａ，１２ｂの配向方向に沿って配向されるが、共通電極６と画素電極７間に電圧が印加されると、基板と平行にスイッチングされ、ゲートライン１と平行方向に配向される。すなわち、共通電極６と画素電極７間に電圧が印加されると、これらの間に電界が発生して液晶分子はこれらの間に発生した電界及び電圧によって光を透過させる。

図６は従来の横電界方式の液晶表示装置の駆動原理を説明するための断面図である。従来の横電界方式の液晶表示装置は、共通電極６及び画素電極７が同一基板上に配置されて水平電界を発生させ、液晶は水平電界に沿って配向されて、印加電圧によって配向が変わって駆動されるために、視野角を向上し得るという利点を有する。
韓国公開特許第１０−２００４−００１６４７０号公報

しかしながら、画面が表示される画素領域内に共通電極６及び画素電極７が配置されているために、開口率が低下することにより輝度が低下してしまうという問題点があった。すなわち、共通電極６と画素電極７間の距離が遠いと開口率が増加して輝度が高くなり、距離が近いと開口率が減少して輝度が低くなる。しかし、開口率の増加のために前記２つの電極６，７間の距離を遠くすると、前記２つの電極６，７を駆動するための印加電圧が高くなるという欠点がある。

また、前記２つの電極６，７の上部は水平電界ではない垂直の電界を有するために、電極上部の液晶の配向が水平電界が形成された部分と異なる。従って、共通電極６及び画素電極７の上部の液晶分子は水平電界による配列ができなくて画像を形成する駆動領域として使用できないという問題点があった。

本発明は、かかる問題点を解決するためになされたもので、共通電極と画素電極間の間隔を小さくすることにより、電極の駆動電圧を減少させて、小さい駆動電圧でも作動するようにした液晶表示装置およびその製造方法を提供することを目的とする。

前記の目的を達成するための本発明による横電界方式の液晶表示装置は、第１基板及び前記第１基板に対向する第２基板と、前記第１基板上に互いに交差して設けられ、画素領域を定義するゲートライン及びデータラインと、前記画素領域内に同一平面上に設けられた共通電極及び画素電極と、前記第１基板と前記第２基板との間に設けられた液晶層と、を備え、前記共通電極及び画素電極は、水平電界を発生させるために、前記共通電極及び画素電極間に空いた空間を提供する状態で配置され、前記空いた空間は、前記共通電極及び画素電極間に形成され、それによって、保護膜が前記空いた空間を含む前記共通電極の上部に残り、前記共通電極及び画素電極間に形成された前記空いた空間は空気で満たされることを特徴とする。

一方、本発明による横電界方式の液晶表示装置を製造するための製造方法は、基板上に、ゲート電極を有するゲートラインと共通ラインとを形成する段階と、前記共通ラインが形成された前記基板上に、前記共通ラインと電気的に接続された導電性物質膜パターンを形成する段階と、 前記導電性物質膜パターンを有する前記基板上に、ゲート絶縁膜を介在させてアクティブ層とソース電極及びドレイン電極とを有するデータラインとを順次形成する段階と、 前記データラインが形成された前記基板の全面に保護膜と、少なくとも前記導電性物質膜パターンに対応する保護膜の一部分を覆うフォトレジストパターンとを形成する段階と、前記フォトレジストパターンをマスクとして前記保護膜をエッチングして保護膜パターンを形成する段階であって、前記保護膜パターンは、前記保護膜をドライエッチングすることによりアンダーカットされる、段階と、前記フォトレジストパターンをマスクとしてアンダーカットされた前記保護膜の下に配置された前記導電性物質膜パターンをエッチングして、側面がアンダーカットされた形状を有する共通電極を形成する段階と、前記フォトレジストパターン及び前記共通電極を有する前記基板上に透明な導電性物質膜を形成し、当該透明な導電性物質膜と前記共通電極との間隔に対応するアンダーカットにより空いた空間が形成される段階と、前記フォトレジストパターン上の前記導電性物質膜及び前記フォトレジストパターンをリフトオフ法により除去し、前記空いた空間を介して前記共通電極と離間される画素電極を形成する段階とを含み、前記空いた空間は、前記共通電極及び画素電極間に形成され、それによって、保護膜パターンが前記空いた空間を含む前記共通電極の上部に残り、前記共通電極及び画素電極間に形成された前記空いた空間は空気で満たされることを特徴とする。

本発明による横電界方式の液晶表示装置とその製造方法は、前記共通電極と画素電極間の間隔を小さくすると同時に、これら２つの電極を透明電極で形成することによってＦＦＳ方式の液晶表示装置のように透明電極の上部を駆動領域として使用し得るようにして高い開口率の液晶表示装置を提供し得るという効果がある。

また、共通電極と画素電極間の間隔が減少するので、小さい駆動電圧でも駆動が可能な液晶表示装置を提供し得るという効果がある。

以下、添付図面を参照して本発明による横電界方式の液晶表示装置について説明する。

図１ａ〜図３ｄは本発明による横電界方式の液晶表示装置を製造する方法を示す断面図と平面図である。以下、参照する断面図は各段階に対応する平面図であり、図１ｂは図１ａのＡ−Ａ’線断面図、図２ｂ及び図２ｃは図２ａのＢ−Ｂ’線断面図、図３ｂ〜図３ｄは図３ａのＣ−Ｃ’線断面図である。

図１ａと図１ｂに示すように、第１基板１００上に金属層を形成し、第１マスク（図示せず）を利用して当該金属層をエッチングして、ゲートライン１０１、ゲート電極１０１ａ、及び、共通ライン１０４を形成する。前記金属層は蒸着やスパッタリングにより形成が可能であり、マスクを利用したフォトリソグラフィでパターニングが可能である。前記金属層はアルミニウム、銅、クロム、銀などの導電性金属のうちから１つを選択して形成することができる。

次いで、共通ライン１０４が形成された基板１００の全面に透明な導電性物質膜を形成し、第２マスク（図示せず）を利用して当該導電性物質膜をエッチングして、共通ライン１０４と電気的に接続される共通電極１０６を形成する。上記の透明な導電性物質としては、例えば、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）のような金属酸化物を使用することができる。

次に、図２ａと図２ｂに示すように、共通電極１０６などが形成された基板１００上にゲート絶縁膜１１１を形成する。ゲート絶縁膜１１１としては窒化シリコン（ＳｉＮｘ）や酸化シリコン（ＳｉＯｘ）などを利用する。ゲート絶縁膜１１１を有する基板１００上に、非晶質シリコン膜と、不純物がドーピングされたシリコン層とを、順次、形成する。次に、前記不純物がドーピングされたシリコン層及び非晶質シリコン層とをパターニングして、順次、積層されたオーミックコンタクト層（ohmic contact layer）１１３及びアクティブ層１１２を形成する。

次いで、前記オーミックコンタクト層１１３が形成された基板１００上に蒸着工程やスパッタリング工程により金属層を形成する。次いで、第３マスク（図示せず）を利用して、フォトリソグラフィ工程で前記金属膜をエッチングして、ソース電極１０２ａとドレイン電極１０２ｂとを形成する。ここで、第３マスクは、ハーフトーンマスク（half tone mask）やグレートーンマスク（gray tone mask）を用いてもよい。

その後、前記ソース電極１０２ａ及びドレイン電極１０２ｂが形成された基板１００上に保護層１１５を形成する。当該保護層１１５は、窒化シリコンや酸化シリコンのような無機物やＢＣＢ（Benzo Cyclo Butene）などの有機物から形成することができる。

図２ｃに示すように、前記保護層１１５上にフォトレジスト膜（図示せず）を塗布し、第４マスク（図示せず）を利用して、当該フォトレジスト膜をパターニングして、フォトレジストパターン１２１を形成する。次いで、当該フォトレジストパターン１２１を利用して前記保護層１１５をドライエッチングする。このときに、後工程でのリフトオフを容易にするために、前記保護膜１１５はアンダーカットされる。すなわち、フォトレジストパターン１２１が設けられている箇所のみ保護膜１１５を残し、他の部分の保護膜１１５は取り除く工程において、残す保護膜１１５の端部が、フォトレジストパターン１２１の端部よりも、少し奥に凹むようにエッチングする。

。ここで、図２ｃにおける符号１１５ａはアンダーカットされた保護膜を示す。

次に、図３ａ及び図３ｂに示すように、上述したアンダーカットされた保護層１１５ａの下部の共通電極１０６をエッチングする過程を経る。保護層１１５ａの下部に備えられた共通電極１０６は後過程で形成される画素電極との距離を所定の間隔に維持するためにウェットエッチング方法でエッチングされる。ここで、ウェットエッチングで保護層１１５ａの下部がオーバーエッチング（over etching）されるようにして、共通電極１０６部分がアンダーカットされるようにパターニングする。ここで、アンダーカットにより生じた空間は、後に、共通電極１０６と後述の画素電極との間の間隔となるものであり、工程上０．１〜３μｍにコントロール可能である。ここで、図３ａ〜図３ｄにおける符号１０６ａはアンダーカットされた共通電極を示す。共通電極１０６ａのアンダーカットされる程度が最大３μｍまでは優れた側面プロファイルを得ることができるが、それ以上アンダーカットされると側面プロファイルが不良化する。もし、３μｍ以上アンダーカットして共通電極１０６ａの側面プロファイルが不良化すると、後に形成される画素電極との距離が一定でなくなり、ムラが生じるなどの不良が発生する恐れがある。また、ここで、下限値０．１は最小値であり、任意に設定した値である。

図３ｃに示すように、共通電極１０６ａをアンダーカットでパターニングした後、フォトレジスト１２１を含む基板１００の全面に、画素電極として使用される透明導電層１２３を積層してリフトオフする。この時、透明導電層１２３は、保護層１１５ａがアンダーカットされているために、保護層１１５ａがアンダーカットされた部分を除いて、フォトレジスト１２１の上部と露出した基板１００上に積層される。なお、露出した基板１００上に積層された部分の透明導電膜１２３が、画素電極１２３ａとなる。画素電極１２３ａはＩＴＯやＩＺＯなどの金属酸化物で形成することが可能である。従って、その後、フォトレジスト１２１をリフトオフすると、フォトレジスト１２１とフォトレジスト１２１の上部に積層された透明導電層１２３とを一度に除去することができ、残った透明導電層１２３は画素電極１２３ａにパターニングされて作動する。画素電極１２３ａはドレイン電極１０２ｂの側面と接触して電気的に接続されて駆動される。

前記のように、透明導電層１２３を積層する前に、ウェットエッチングにより共通電極１０６ａがアンダーカットされると、フォトレジスト１２１の端部下部には共通電極１０６ａが形成されていない状態で、画素電極１２３ａが積層されることになる。従って、画素電極１２３ａと共通電極１０６ａとは同一平面上に形成されるが、２つの電極の間は空いた空間１２０として残り、共通電極１０６ａの上部には保護層１１５ａが残る。これら２つの電極１２３ａ，１０６ａ間の空いた空間１２０は何も積層されていない状態で空気が入っており、ここで、空気は電気伝導率が低いので絶縁層として作用する。

前記のように、薄膜トランジスタ、共通電極１０６ａ、及び、画素電極１２３ａを含む第１基板１００を完成し、これに対向する第２基板２００（図４参照）を準備して、２つの基板間に液晶層１３０（図４参照）を形成することにより液晶表示装置を製造することができる。

このように、上述した方法で本発明による横電界方式の液晶表示装置を製造することができる。

図３ａ〜図３ｄに示すように、本発明による横電界方式の液晶表示装置は、透明な第１基板１００上には、複数のゲートライン１０１が第１方向に配列されており、また、当該ゲートライン１０１と垂直に交差する第２方向に、複数のデータライン１０３が配列されており、ゲートライン１０１とデータライン１０３とは互いに垂直に交差して複数の画素領域を定義する。

各画素領域におけるゲートライン１０１とデータライン１０３との交差領域には、スイッチング素子である薄膜トランジスタが形成されており、薄膜トランジスタは、ゲート電極１０１ａと、該ゲート電極１０１ａ上に形成されたアクティブ層１１２と、さらにその上に形成されたオーミックコンタクト層１１３と、当該オーミックコンタクト層１１３上に互いに所定間隔だけ離間するように形成されたソース電極１０２ａ及びドレイン電極１０２ｂとから構成される。また、各画素領域内には、複数の共通電極１０６ａ及び画素電極１２３ａが形成されている。これらの共通電極１０６ａと画素電極１２３ａとは透明な導電性物質から形成され、２つの電極は同一平面上に形成されて、かつ、空いた空間を介して順次配列される。

一方、第２基板２００には光漏れを防ぐためのブラックマトリクス（図示せず）と、ＲＧＢの３色を実現するためのカラーフィルタ（図示せず）とが形成され、第１基板１００及び第２基板２００の対向面には、それぞれ、液晶の初期配向方向を決定する配向膜が塗布されており、また、当該２枚の基板の間には液晶層１３０が形成されている。

ここで、本発明による横電界方式の液晶表示装置は、共通電極１０６ａと画素電極１２３ａとが透明電極で形成され、これら２つの電極は空気層を介して互いに離間して同一平面上に形成されることを特徴とする。このことは、上述した製造方法で説明したように、リフトオフ工程で、共通電極１０６ａをエッチングした後、画素電極１２３ａを積層する方法を用いるので、２つの電極１０６ａ，１２３ａ間はアンダーカットにより空いた空間１２０により分離されている。空いた空間１２０には空気が入っているので、空気の低い伝導率によって絶縁層として作用する。

ここで、共通電極１０６ａと画素電極１２３ａとの間の距離は駆動電圧と比例するが、２つの電極間の距離が遠いと、水平電界を形成するための駆動電圧、すなわち、印加電圧が大きくなり、２つの電極間の距離が近いと、駆動電圧が小さくなる。従って、２つの電極間の間隔が小さいと、小さい電圧でも駆動可能であるという利点がある。本発明による液晶表示装置の場合は、フォトレジストを塗布して保護層１１５をドライエッチングした後、共通電極１０６ａを形成するための透明導電層を再びウェットエッチングするので、アンダーカットの程度をコントロールすることができる。アンダーカットの程度は約０．１〜３μｍにすることができ、必要に応じて調節し得る。前記アンダーカットは後に画素電極１２３ａと共通電極１０６ａ間の間隔１２０になる。

従って、本発明は上記の方法によれば、共通電極１０６ａと画素電極１２３ａとを形成して、２つの電極間の距離を小さくすることによって液晶表示装置を駆動する電圧を低くすることができる。

また、本発明による横電界方式の液晶表示装置は開口率を向上させることができる。本発明においては共通電極１０６ａと画素電極１２３ａとを全て透明電極で形成し、２つの電極間の間隔は従来の横電界方式の液晶表示装置より小さくなってＦＦＳ方式の液晶表示装置のように液晶が配列される効果がある。

横電界方式の液晶表示装置は共通電極１０６ａと画素電極１２３ａとが全て駆動領域に形成され、前記２つの電極１０６ａ，１２３ａとの上部には水平電界が形成されないので非駆動領域に該当するため、開口率が低いという欠点があった。このような横電界方式の液晶表示装置の開口率を改善するためにＦＦＳ方式の液晶表示装置が提案された。ＦＦＳ方式の液晶表示装置は液晶配列の特性と横電界方式の側面電場とを同時に利用して透過率を高めたものである。ＦＦＳ方式の液晶表示装置は画素領域にフラット型の共通電極と、スリット型の長い棒状にパターニングされた複数の画素電極を絶縁体が介在する状態で重なるように配置した構造である。このようなＦＦＳ方式の液晶表示装置は横電界方式の液晶表示装置と異なり、２つの電極間の間隔がより狭い状態で水平電界が発生し、前記２つの電極上部の液晶分子まで電界により配列が可能であるという利点があった。また、前記共通電極と前記画素電極の両方が透明導電層で形成され、透過度が高くなると共に開口率も高くなり、液晶表示装置の輝度を向上し得る特性を有する。

本発明は前記ＦＦＳ方式の液晶表示装置と類似した電界を形成し得ることを特徴とする。図４は本発明による横電界（ＩＰＳ）方式の液晶表示装置の液晶の配向を概略的に示す概念図である。図に示すように、本発明による液晶表示装置は、横電界方式の液晶表示装置やＦＦＳ方式の液晶表示装置のように、前記画素電極１２３ａと共通電極１０６ａ間の間隔ｌが、それらの電極１２３ａ，１０６ａの幅ｗより小さい。

一般的な横電界方式においては、電極間の間隔が電極幅より大きく、電極間には電場の水平成分が大きいので液晶が駆動されるが、電極の直上部には電場が水平電界ではなく垂直電界なので液晶がほとんど駆動されない。よって非駆動領域に該当するため、開口率が小さくなるという問題点があった。

しかし、本発明のように前記２つの電極１２３ａ，１０６ａ間の間隔ｌが、それらの電極１２３ａ，１０６ａの幅ｗより小さく、かつ、透明電極であるために、従来の横電界方式と異なり、フリンジフィールド（fringe field）が前記電極の上部にも存在する。従って、液晶分子１１３がほぼ全領域で駆動されて透過率が高くなる。

前記共通電極と画素電極は透明な導電性物質からなることを特徴とするが、不透明な金属層からなる電極の場合、光が透過しないので開口率が低くなる。一般的な横電界方式の液晶表示装置の共通電極は金属層で形成することが多いが、横電界方式の液晶表示装置においては、電極の直上部は水平電界ではない垂直電界が形成されるため、透明電極で形成しても駆動領域に該当しないため、開口率が低下するという問題点があった。しかし、本発明による共通電極と画素電極はＦＦＳ方式の液晶表示装置と同一効果を奏するため、前記電極の上部も駆動領域に該当するので、前記２つの電極を透明な導電性物質で形成する必要がある。

前記透明な導電性物質としてはＩＴＯやIＺＯのような物質を使用することができ、透明な導電性物質で基板に積層が可能なものであれば他の物質も使用することができる。

前記のように本発明による液晶表示装置は横電界方式で形成されるが、ＦＦＳ方式の液晶表示装置のように共通電極と画素電極の上部を含むほぼ全領域で液晶分子が駆動されるので透過率が高くなるという効果があり、共通電極１０６ａと画素電極１２３ａ間の間隔が狭いので、２つの電極１０６ａ，１２３ａを駆動する駆動電圧も少ない値でよく、容易に液晶表示装置を駆動することができる。

ここで、本発明による共通電極１０６ａと画素電極１２３ａ間の間隔は０．１〜３μｍである。フォトレジストをエッチングする過程と透明導電層（後に共通電極として作動する）をパターニングする過程とにおいてアンダーカットを形成する方法により、後に形成する画素電極との間の間隔を調節することができる。前記透明導電層を形成する際、ウェットエッチング方法で形成することが好ましく、この時にエッチング量を調節して共通電極１０６ａと画素電極１２３ａ間の間隔を調節し得る。

本発明は、共通電極１０６ａと画素電極１２３ａとが折れ曲がった構造を有するマルチドメインの液晶表示装置にも適用可能である。従来の液晶表示装置においては、基板に形成されたゲートラインの長手方向に対して所定角度で液晶層の配向を形成するために、視野角方向によって色相が変わるという問題点があった。従って、画素電極１２３ａと共通電極１０６ａとを折れ曲がった構造から形成することによって、画素領域を複数のマルチドメインから形成する。このようなマルチドメインを利用して液晶の配向を多様化させる方法で液晶の配向による視野角の問題を減少させることができる。

添付図面を参照して、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明した。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されるものではない。

本発明による横電界方式の液晶表示装置を製造する方法を説明するための平面図である。 本発明による横電界方式の液晶表示装置を製造する方法を説明するための断面図である。 本発明による横電界方式の液晶表示装置を製造する方法を説明するための平面図である。 本発明による横電界方式の液晶表示装置を製造する方法を説明するための断面図である。 本発明による横電界方式の液晶表示装置を製造する方法を説明するための断面図である。 本発明による横電界方式の液晶表示装置を製造する方法を説明するための平面図である。 本発明による横電界方式の液晶表示装置を製造する方法を説明するための断面図である。 本発明による横電界方式の液晶表示装置を製造する方法を説明するための断面図である。 本発明による横電界方式の液晶表示装置を製造する方法を説明するための断面図である。 本発明による横電界方式の液晶表示装置の液晶の配向を概略的に示す概念図である。 従来の横電界方式の液晶表示装置の単位画素を示す平面図である。 図６ａのＩ−Ｉ´線断面図である。 従来の横電界方式の液晶表示装置の駆動原理を説明するための断面図である。

符号の説明

１０１ ゲートライン、１０１ａ ゲート電極、１０２ａ ソース電極、１０２ｂ ドレイン電極、１０４ 共通ライン、１０６ 共通電極、１１１ ゲート絶縁膜、１１２ アクティブ層、１１３ オーミックコンタクト層、１１５ 保護層。

Claims (10)

1. 第１基板及び前記第１基板に対向する第２基板と、
   前記第１基板上に互いに交差して設けられ、画素領域を定義するゲートライン及びデータラインと、
   前記画素領域内に同一平面上に設けられた共通電極及び画素電極と、
   前記第１基板と前記第２基板との間に設けられた液晶層と、
   を備え、
   前記共通電極及び画素電極は、水平電界を発生させるために、前記共通電極及び画素電極間に空いた空間を提供する状態で配置され、
   前記空いた空間は、前記共通電極及び画素電極間に形成され、それによって、保護膜が前記空いた空間を含む前記共通電極の上部に残り、前記共通電極及び画素電極間に形成された前記空いた空間は空気で満たされる
   ことを特徴とする液晶表示装置。
2. 前記共通電極と前記画素電極との間の前記空間の幅は、０．１〜３μｍであることを特徴とする請求項１に記載の液晶表示装置。
3. 前記共通電極及び前記画素電極は、透明な導電性物質からなることを特徴とする請求項１に記載の液晶表示装置。
4. 前記共通電極及び前記画素電極は、折れ曲がった構造を有することを特徴とする請求項１に記載の液晶表示装置。
5. 前記ゲートラインと前記データラインとの交差領域に設けられた薄膜トランジスタをさらに含むことを特徴とする請求項１に記載の液晶表示装置。
6. 前記薄膜トランジスタは、
   ゲート電極と、
   前記ゲート電極上に形成されたアクティブ層と、
   前記アクティブ層上に形成されたソース電極及びドレイン電極と、
   を含む
   ことを特徴とする請求項５に記載の液晶表示装置。
7. 基板上に、ゲート電極を有するゲートラインと共通ラインとを形成する段階と、
   前記共通ラインが形成された前記基板上に、前記共通ラインと電気的に接続された導電性物質膜パターンを形成する段階と、 前記導電性物質膜パターンを有する前記基板上に、ゲート絶縁膜を介在させてアクティブ層とソース電極及びドレイン電極とを有するデータラインとを順次形成する段階と、 前記データラインが形成された前記基板の全面に保護膜と、少なくとも前記導電性物質膜パターンに対応する保護膜の一部分を覆うフォトレジストパターンとを形成する段階と、
   前記フォトレジストパターンをマスクとして前記保護膜をエッチングして保護膜パターンを形成する段階であって、前記保護膜パターンは、前記保護膜をドライエッチングすることによりアンダーカットされる、段階と、
   前記フォトレジストパターンをマスクとしてアンダーカットされた前記保護膜の下に配置された前記導電性物質膜パターンをエッチングして、側面がアンダーカットされた形状を有する共通電極を形成する段階と、
   前記フォトレジストパターン及び前記共通電極を有する前記基板上に透明な導電性物質膜を形成し、当該透明な導電性物質膜と前記共通電極との間隔に対応するアンダーカットにより空いた空間が形成される段階と、
   前記フォトレジストパターン上の前記導電性物質膜及び前記フォトレジストパターンをリフトオフ法により除去し、前記空いた空間を介して前記共通電極と離間される画素電極を形成する段階と
   を含み、
   前記空いた空間は、前記共通電極及び画素電極間に形成され、それによって、保護膜パターンが前記空いた空間を含む前記共通電極の上部に残り、前記共通電極及び画素電極間に形成された前記空いた空間は空気で満たされる
   ことを特徴とする液晶表示装置の製造方法。
8. 前記共通電極と前記画素電極は透明導電層から形成されることを特徴とする請求項７に記載の液晶表示装置の製造方法。
9. 前記共通電極は、前記導電性物質膜パターンをウェットエッチングして側面が０．１〜３μｍアンダーカットされるように形成することを特徴とする請求項７に記載の液晶表示装置の製造方法。
10. 前記共通電極と前記画素電極は、平面から見て折れ曲がった構造を有するように形成することを特徴とする請求項７に記載の液晶表示装置の製造方法。

Images