JP4575782B2 - ３次元デバイスの製造方法 - Google Patents

３次元デバイスの製造方法 Download PDF

Info

Publication number
JP4575782B2
JP4575782B2 JP2004563148A JP2004563148A JP4575782B2 JP 4575782 B2 JP4575782 B2 JP 4575782B2 JP 2004563148 A JP2004563148 A JP 2004563148A JP 2004563148 A JP2004563148 A JP 2004563148A JP 4575782 B2 JP4575782 B2 JP 4575782B2
Authority
JP
Japan
Prior art keywords
wafer
forming
front surface
stud
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004563148A
Other languages
English (en)
Other versions
JP2006522461A (ja
Inventor
パグ、エイチ、バーナード
ユー、ロイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006522461A publication Critical patent/JP2006522461A/ja
Application granted granted Critical
Publication of JP4575782B2 publication Critical patent/JP4575782B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Dicing (AREA)

Description

本発明は、超大規模集積半導体デバイスの製造に関し、より具体的には、３次元垂直相互接続チップの製造方法に関する。
一般に、マイクロプロセッサ・チップは、論理装置およびキャッシュ・メモリを含む。マイクロプロセッサの論理装置とメモリ・デバイスの両方が２次元（２Ｄ)パターンで配置されていると、チップの物理的サイズに（大面積チップのプロセス歩留まりが低いことで課される）限界があるため、キャッシュ・メモリの量が制約される可能性がある。したがって、マイクロプロセッサの性能が極度に制限される恐れがある。
マイクロプロセッサに十分なキャッシュ・メモリを設けるという問題（より一般には、チップ上の２Ｄスペースの問題）に対処するために、多くの研究者が３次元（３Ｄ)の集積回路を構築する方法を探究している。典型的な３Ｄ製造方法は、ウェハ上にデバイスを構築し、次いでこのウェハを２０μｍ未満に薄くするステップと、このウェハを貫通して垂直相互接続を形成するステップと、異なるレベルでウェハ間に垂直接続が確立されるようにウェハを積み重ねるステップと、適切な材料でウェハを接合するステップとを含む。例えば、Ｊ．−Ｑ．ルー（J.-Q.Lu）等、「２００ｍｍウェハ上への誘電接着剤ボンディングを用いた３ＤＩＣ技術用のビアチェーン試験構造体の製造（Fabrication of via-chaintest structures for 3D IC technology using dielectric glue bonding on 200 mmwafers）」、材料研究学会ＵＬＳＩＸＶＩＩ会議議事録（Materials Research Society ULSI XVII ConferenceProceedings）１５１（２００２年）；Ｐ．ラム（P. Ramm）等、「垂直システム集積に銅を用いたインターチップ・バイア技術（Interchipvia technology by using copper for vertical system integration）」、材料研究学会高度メタライゼーション会議（MaterialsResearch Society Advanced Metallization Conference）１５９（２００２年）；およびラーマン（Rahman）等、「三次元集積回路の熱分析（Thermalanalysis of three-dimensional integrated circuits）」、ＩＥＥＥ国際相互接続技術会議議事録（IEEEInternational Interconnect Technology Conference Proceedings）１５７（２００１年）を参照されたい。現在の３Ｄ集積技術における大きな課題としては、（１）信頼できるウェハ・ボンディングの必要性、（２）厳格なウェハ清浄度および平坦性の要件、（３）信頼できる、抵抗の低いウェハ間垂直接続の必要性、（４）厳格なウェハ間の横方向位置合せ精度の要件、および（５）３Ｄデバイス内の効率的な熱伝導の必要性が挙げられる。
２Ｄチップ間の相互接続を作る方法は、International BusinessMachine Corporationに譲渡された米国特許第６４４４５６０号、「デバイス間に微細ピッチ接続を作る方法、およびこの方法による構造体("Processfor making fine pitch connections between devices and structure made by theprocess)"」に記載されている。この開示を参照により本明細書に組み込む。この特許に記載されているように、様々な機能を有し、かつ様々な材料から構成されている可能性があるチップを、配線層とそれぞれのチップとのスタッド／バイア接続を用いて、ポリイミドの配線層を通して接続することができる。この特許に記載されている技術を拡大して、チップ・レベルとウェハ・レベルの３Ｄ集積を実現することが望ましい。
米国特許第６４４４５６０号 Ｊ．−Ｑ．ルー（J.-Q. Lu）等、「２００ｍｍウェハ上への誘電接着剤ボンディングを用いた３ＤＩＣ技術用のビアチェーン試験構造体の製造（Fabricationof via-chain test structures for 3D IC technology using dielectric glue bondingon 200 mm wafers）」、材料研究学会ＵＬＳＩＸＶＩＩ会議議事録（Materials Research Society ULSI XVIIConference Proceedings）１５１（２００２年） Ｐ．ラム（P. Ramm）等、「垂直システム集積に銅を用いたインターチップ・バイア技術（Interchipvia technology by using copper for vertical system integration）」、材料研究学会高度メタライゼーション会議（MaterialsResearch Society Advanced Metallization Conference）１５９（２００２年） ラーマン（Rahman）等、「三次元集積回路の熱分析（Thermalanalysis of three-dimensional integrated circuits）」、ＩＥＥＥ国際相互接続技術会議議事録（IEEEInternational Interconnect Technology Conference Proceedings）１５７（２００１年）
本発明は、垂直に積層され相互接続された複数のウェハを含む３次元集積デバイスを製造する方法であって、ウェハを確実に接合することができ、かつウェハの平坦性およびウェハ間の高精度な位置合わせという要件を緩和することができる方法を提供することによって、上記の課題に対処するものである。
第１のウェハと第２のウェハを垂直に接続するためには、第１のウェハに、その前面から延在し、前面での横方向寸法を特徴とするバイアを形成する。第１のウェハから、その裏面の材料を除去して、ウェハを２０μm未満に薄くする。第１のウェハの裏面に開口を形成することにより、バイアを露出させる。開口は、バイアの横寸法より大きい横方向寸法を有する。この開口に導電材料の層を形成する。第２のウェハの前面にスタッドと接合材料の層を形成する。スタッドはそこから垂直に突き出ている。次いで、第１のウェハの裏面の開口に、スタッドを位置合わせする。接合材料の層を用いて各ウェハを接合し、スタッドをバイアと電気的に接触させる。３つのウェハを相互接続するために、第２のウェハに、ウェハの前面から延在するバイアをさらに設け、第２のウェハからその裏面の材料を除去することにより、第２のウェハを薄くする。第２のウェハの裏面に開口を形成することにより、そこにバイアを露出させる。この開口は、バイアの横寸法より大きい横方向寸法を有する。この開口に導電材料の層を形成する。第３のウェハは、その前面に形成された接合材料の層とスタッドを有する。第２のウェハの裏面の開口に、スタッドを位置合わせする。次いで、接合材料の層を用いて第３のウェハを第２のウェハに接合し、第３のウェハのスタッドを、第２のウェハのバイア、第２のウェハのスタッド、および第１のウェハのバイアと電気的に接触させる。
本発明によれば、それぞれのウェハのバイアは、ウェハの前面から裏面へ垂直に延在する必要はない。デバイス領域の下のウェハに設けられ横方向に延在する導電体は、バイアを裏面の金属化開口と接続することができる。したがって、ウェハを通る導電経路は、そのデバイスの真下を通る。接合層は、好ましくは熱可塑性材料であり、特にポリイミドとすることができる。これにより、平坦性および清浄度に関してより緩やかな要件で、ウェハを接合することができる。
追加の開口を第１のウェハの裏面に形成して、第２のウェハ前面の追加のスタッドに接続することができる。ここでは、追加の開口およびスタッドはバイアから絶縁されている。これらの追加の接続は、ウェハ間の垂直熱伝導経路としての役割を果たす。したがって、本発明は、ウェハ間の信頼できる電気接続および改良された熱伝導を有する３Ｄ垂直集積を実現するものである。
本発明によれば、その上にデバイスを形成した複数の薄型ウェハを積層し垂直に相互接続することができる。本明細書に記載の実施形態では、３レベルのスタックが製造され接続される。但し、これは例示のためだけのものであり、この方法は４レベル以上にも２レベルにも適合させることができることを理解されたい。この３Ｄ垂直集積デバイスは、以下に詳述するように２つの方法で構築することができる。
（１）トップダウン式ウェハ積層方法
図１は、ウェハの前面１ａに隣接したウェハの領域１ｄに、デバイスおよび数レベルの高密度相互接続配線１１（通常Ｃｕ）を有する、ウェハ１の横断面図を示す。ウェハには金属化バイア１２が形成されており、バイアはデバイスおよび横方向の相互接続の領域１ｄの下まで延在している。これらのバイアは、ウェハ１を薄くした後、垂直貫通接続の一部となるものである。バイア１２は、一般に、ウェハ１に孔をエッチングし、孔の側部と底部にライナー材料の層を形成し、孔に金属（好ましくは銅）を充填することによって形成される。バイア１２の深さは、薄くした後のウェハ１の最終的な厚みより小さい。したがって、薄くした後のウェハの厚みが約１０μｍの場合は、バイアの深さは１０μｍ未満である。バイア１２の直径は、熱伝導とスペースの問題をバランスさせるように選ばなければならない。約１μｍの直径は、ウェハ表面上の最小限のスペースを消費し、かつウェハを通して許容できる熱伝導を提供する。より小さいバイア直径を用いることもできるが、垂直ウェハ・スタックを通して熱を伝導するには十分でない恐れがある。
説明の便宜上、バイア１２は、ウェハ領域内へデバイス領域の下まで一定の径で真っ直ぐ下方へ延在しているように図示されている。バイアの寸法要件は、実際は、領域１ｄの下では実質的に緩和することができる。以下により詳しく説明するように、デバイスの真下に横方向に延在する貫通接続を伴うような、その他の配置も可能である。
薄くしたウェハの取扱いを容易にするために、ウェハの前面１ａにハンドリング・プレート（通常ガラス）１５を取付ける。ウェハ１とプレート１５は、熱可塑性接合材料、好ましくはポリイミドの層１６を用いて接合する。
ハンドリング・プレート１５をウェハ１に取付けた状態で、裏側１ｂを研削または研磨することによって、ウェハを薄くする（図２参照）。得られるウェハ１の厚みは、２０μｍ未満、好ましくは約１０μｍである。図２に示すように、薄型化プロセスは、バイア１２の底部を露出させる手前で止める。
次いで、ウェハの裏面１ｂに開口１３をエッチングして、バイア１２の底部を露出させる（図３）。バイア内の金属自体が、このプロセスのエッチ・ストップとしての役割を果たすことができる。あるいは、ウェハの別の部分（デバイスが取付けられていない）にエッチ・ストップ層を形成してこのプロセスを制御させることもできる。開口１３は、バイア１２の開口より径が大きいことに留意されたい。数多くのバイアの配置が可能である（さらに以下に説明するように）が、一般に裏面１ｂの開口は、前面１ａのバイアより大きい。
次いで、開口１３の内面１４に（好ましくはスパッタリングによって）金属で覆って、対応するバイア１２の底端部と接触させ、ウェハ１を貫通する導電経路を形成する。開口１３の径が対応するバイア１２の径より大きい（通常、２倍大きい）ことに留意されたい。これは、別のウェハとの垂直接続を容易にするためである。
図４は、ウェハ１と垂直に集積されることになる第２のウェハを示す。ウェハ２には、ウェハ１と同様に、デバイスおよび相互接続配線２１が形成されている。さらに、金属化バイア２２（通常、銅を充填）がウェハ２内部下方へ延在している。バイア２２は、表面２ａで横方向寸法２２１を有する。ポリイミド層２６を、ウェハ２の前面２ａに付着させる。層２６の上面を超えて、通常５μｍ以下の距離で延在するスタッド２７を表面２ａに形成する。スタッド２７は、Ｎｉ、Ｃｕ、ＮｉめっきＣｕ、Ｗまたは他の金属、あるいは金属の組み合わせから形成することができる。低融点合金材料の層２８を、スタッドの表面上に付着させる。これにより、ウェハ１と２を垂直に接合するプロセス時に電気接続の形成が容易になる。この合金材料は、通常、Ｐｂ／Ｓｎ９０／１０のはんだであり、厚みが２μｍ以下である。代わりの合金材料としては、Ａｕ／ＳｎおよびＳｎ／Ａｇが挙げられる。合金材料に高温リフロー・プロセスを施して、図４に示したように、層２８を丸型とすることができる。これにより、ウェハ１の対応する開口へのウェハ２のスタッドの整合が容易になる。スタッドは、電気接続をウェハ２のデバイスから垂直上方へ延長し、一方バイア２２は、電気接続を垂直下方へ延長する。
次いで、（ハンドリング・プレート１５に取付けられた）ウェハ１を、ボンディング積層プロセスを用いて、ウェハ２に取付ける。図５に示したように、ウェハ２のスタッド２７をウェハ１の開口１３と位置合わせして、ウェハ１の裏面１ｂをポリイミド層２６の前面と接触させる。積層プロセスは、（１）ウェハ１と層２６とのボンディングを確保し、かつ（２）スタッド２７と金属１４との（したがってバイア１２への）電気的接触を確保するのに十分な温度と圧力で行う。使用する材料に応じて、温度は２００℃〜４００℃の範囲とすることができ、圧力は１０ｐｓｉ〜２００ｐｓｉ（０．７ｋｇ／ｃｍ２〜１４ｋｇ／ｃｍ２）とすることができる。図５に示したように、ボンディング積層プロセスでは、はんだ２８が部分的または完全に開口１３を満たすように、はんだ２８を流動化させる。
開口１３の径はスタッド２７より大きく、したがってウェハ１に対するウェハ２の横方向の位置の不正確さを吸収することができることに留意されたい。さらに、表面１ｂと２ａは直接接触しているのではなく、その間に層２６があることにも留意されたい。ポリイミド層２６は、表面の小さな粒子を覆い、表面のわずかな欠陥を充填し、あるいは２つのウェハの平坦性の違いを吸収するのに十分な厚みを有している。したがって、層２６は、ウェハ間の信頼できる機械的接合を確保するのに重要な役割を果たしている。一方、スタッド／バイア接続２７−２８−１４−１２は、信頼できる垂直の電気接続を形成する。
次いで、ウェハ２（既にウェハ１に接合されている）を、２０μｍ未満、好ましくは約１０μｍまで薄くする。図６に示したように、開口２３をウェハ２の裏面２ｂに形成して、バイア２２の底部を露出させる。開口２３の内面は、別のウェハ３への電気接続を形成するために、金属２４で（ウェハ１のように好ましくはスパッタリングによって）覆う。
図７は、ウェハ１および２に接合するウェハ３の準備を示す。ウェハ３も、その前面近傍にデバイスおよび相互接続配線３１を有する。ウェハ２の裏側と電気的に接触するために、ウェハ３の前面３ａにスタッド３７を形成する。それぞれウェハ２のスタッド２７および合金材料２８と同様に、スタッド３７はその表面に合金材料３８を有する。層２６と同様に、ポリイミド層３６を表面３ａに付着させる。この図では、ウェハ３は接合すべき垂直スタックの最後のウェハである。したがって、ウェハ３は、薄くしない（スタックに機械的強度を与えるために）し、ウェハを貫通するバイアの必要もない。
図８は、ウェハ３のボンディング積層プロセスの結果を示す。開口２３を充填し、金属層２４に接合する合金材料３８の結果、スタッド３７はバイア２２と電気的に接触する。ウェハ１と２の間の層２６と同様に、ポリイミド層３６をウェハ２の表面２ｂに接合する。薄くしていないウェハ３が薄型ウェハ１および２に機械的強度を与えるので、ハンドリング・プレート１５はもはや必要なく、この時点で取り外すことができる。これは、レーザ・アブレーションによって好都合に行うことができる。即ち、プレート１５が剥離性放射線に透明の場合、レーザを用いてプレート１５と層１６の間を剥離させることにより、プレートを取り外すことができる。
次いで、図９に示したように、垂直に相互接続したウェハ・スタック１−２−３に外部接続を取付けることができる。図９は、垂直スタックを、Ｃ４技術を用いてより大きなデバイスの他の部品に接続する例を示す。開口４０を層１６に形成して、ウェハ１の金属化バイア１２を露出させる。次いで、金属パッド４１を開口に付着させる。次いで、当技術分野で知られた（例えば）はんだマスク技術を用いて、Ｃ４はんだバンプ４２をこれらのパッド上に形成する。これで、この完成した垂直集積デバイス１００を、マルチチップ・モジュール（ＭＣＭ）上のＣ４パッド等に接合する準備ができた。
ウェハ１、２および３の内部構造は概略的にしか図示されていないことに留意されたい。実際、これらのウェハは、様々な方法によって製造することができ、様々な機能を持つことができる。例えば、３つのウェハすべては、キャッシュ・メモリ装置を持つことができる。ウェハ１と２はメモリを持つことができ、ウェハ３は論理装置を持つことができる。ウェハの１つ以上はマイクロ電気機械システム（ＭＥＭＳ）を組み込むことができる。
本発明者等は、（１）ウェハを約１０μｍに薄くして、バイアでの垂直熱伝導の問題を最小化すること、（２）熱可塑性接合材料としてポリイミドを使って、ウェハの平坦性および清潔度要件を緩和すること、ならびに（３）裏側のバイア開口がスタッドより実質的に大きいスタッド／バイア接続を使って、横方向の位置合わせの要件を緩和すること、によって正常なウェハ・レベルの垂直集積が確保されることを見出した。
（２）ボトムアップ式ウェハ積層プロセス
垂直スタックにウェハを接合する代替方法を図１０〜１４に示す。この方法を３つのウェハについて詳述するが、上記のように、より多いまたは少ないウェハにも適用することができる。図１〜３に示した方法で、まずウェハ１を作製する。したがって、このウェハは、約１０μｍに薄くされており、裏面に開口１３を有する金属化バイア１２を持ち、ポリアミド層１６を有する前面にハンドリング・プレート１５が取付けられている。
次いで、図１０に示したように、横方向相互接続配線５１を有する第２のウェハ５を作製する。ウェハ５は、上記のプロセスにおけるウェハ２と同様に、バイア５２および合金材料５８を有するスタッド５７を有する（図４と比較のこと）。ウェハ５にハンドリング・プレート５５を設ける。プレート５５は、スタッド５７を収容するようにパターン化されたポリイミド・コーティング５６で覆われている。次いで、ウェハ５をハンドリング・プレート５５に接合する。これにより、ウェハを薄くすることができる（図１１）。薄くしたウェハの裏側５ｂに開口５３を形成し、上記のようにその内面を金属層５４で覆う。
ウェハ１および５には、それぞれのハンドリング・プレート１５および５５があるので、各々個別に作製、接合および薄型化することができる。
図１２に示したように、横方向相互接続配線６１を有する第３のウェハ６を作製する。この（図７に示したウェハ３と同様の）ウェハには、その前面上のポリイミド層６６およびスタッド６７があり、スタッド６７はその表面に合金材料６８を有し、他のウェハへの垂直電気接続を作る。スタッド６７は、ウェハ５の金属層５４と接触するのに十分な距離（即ち、約５μｍ）だけ層６６から突き出ている。次いで、図１３に示したように、ウェハ５と６を接合積層する。ウェハ６は薄くしていないので、ボンディング・プロセスの後ではハンドリング・プレート５５は必要なく、したがって取り外される。この時点で、ウェハ５の前面５ａ上の層５６の厚みを薄くしてスタッド５７の高さを約５μｍ露出させる。ここで、スタッド５７は、ウェハ１の金属層１４へのボンディングの準備が整った。このボンディング・プロセスの結果、積層されたウェハ５と６がウェハ１に接合される。この結果を図１４に示す。合金材料５８が薄くしたウェハ１の開口１３を充填し、金属層１４と、したがってバイア１２に電気的に接触する。ウェハ５と６をウェハ１に接合した後、ハンドリング・プレート１５はもはや必要がなく、これを取り外して層１６を露出させることができる。次いで、層１６内に開口４０を形成し、金属パッド４１とＣ４はんだバンプ４２を形成して、バイア１２と接続する（図１５；図９と比較されたい）。
複数の薄型チップを積層し、チップからチップへの垂直相互接続を組み込む上記の技術により、その面積（２次元の）を大きくすることなく、チップの内容および機能が大きく増加することを理解されたい。これらのプロセスは、同じ内容を有するチップに特に魅力的である。この場合は、各薄型積層チップのサイズが同じであるからである。この結果、デバイスの加工全体が著しく単純化され、より経済的になる。これらのプロセスにより、ウェハ・レベルのチップとチップの相互接続が可能になるので、単一チップの垂直配置、ボンディングおよび相互接続プロセスと比べて、３Ｄチップを作るプロセスのコストが著しく低下する。上記の垂直相互接続方式とは異なり、本発明のチップとチップの相互接続は、チップの側部に沿って作られるのではなく、直接チップを貫通して形成される。
積層ウェハの厚みが薄くなったこと（約１０μｍ）により、各チップ間の相互接続長さ（例えば、キャッシュ・メモリ装置間の）が、こうしたチップの２Ｄ配置よりかなり短くなることは注目に値する。これにより、２次元面積が縮小すること以外に、デバイス性能が改良されるというメリットもある。
図１〜９および１０〜１５では、説明の便宜上、バイアは、ウェハを通って一定の径で真っ直ぐ下方へ延在しているように図示されている。垂直のチップ間相互接続が、ウェハの全厚みを通して、あるいは薄型ウェハの総厚み１０μｍについてさえ、小さな直径を有する必要はない。例えば、図１６示したように、ウェハ１は、その内部に大きな金属領域１０２を埋め込んで作製することもできる。この場合、垂直の相互接続は、ウェハのデバイス領域１ｄを通って延在する際にスペースを節約するための小径（１μｍ未満）の垂直配線１２と、デバイス領域の真下に横方向に延在し、裏側の開口１０３の金属化された内面と接続する、より大きな金属領域１０２とを含む。したがって、開口１０３は、領域１０２の横方向の程度に応じて、バイア１２から横方向に離れている。この配置は、デバイス領域における垂直相互接続に必要なスペースを最小にすると同時に、相互接続の抵抗を低下させる。さらに、この配置により、相互接続領域を、ウェハのデバイス領域のすぐ下に置くことができることに留意されたい（例えば、領域１ｄのすぐ下に位置する開口１０３を通って別のウェハへ相互接続する）。その結果、開口１０３のサイズと位置にフレキシビリティができ、したがってウェハ間（この例では、ウェハ１と２の間）を正確に位置合わせする必要性が緩和される。
ウェハ間の金属化垂直接続は、電気信号だけでなく熱伝導にも使用することができる。例えば、図１７に示したように、ウェハ１のデバイス領域の下を横方向に電気経路が通っており、ウェハ裏側１ｂの電気接続開口１３の間に追加のスペースを形成している。開口１３およびメタライゼーション１４と同様に、追加の開口１１３をウェハ表面に形成し、その内面１１４を金属で覆う。（開口１３、１１３は、同じプロセス工程で形成することができる。メタライゼーション１４、１１４も同様である。）追加の開口１１３は、電気接続の一部を形成するものではなく、ウェハ・スタックを通る熱伝導の経路を提供する役割を果たす。図１８に示したように、低融点合金材料１２８で覆われた追加のスタッド１２７を、ウェハ２の前面２ａ上に形成する。上記のプロセスで各ウェハを接合すると、スタッド１２７は、開口１１３の金属１１４と接続して、ウェハ１と２の間に金属化熱伝導経路を形成する（図１９を参照されたい）。図１９に示したように、スタッド１２７は、バイア２２またはスタッド２７と電気的に接続しても、しなくてもよい。どんな電気信号もウェハ１の前面に運ばれない。
図１７〜１９の熱伝導経路がウェハ１と２の間に形成されるとして図示されているが、この技術を用いて、上記のどの集積プロセスのスタックのどんなウェハの間（図８に示したウェハ２と３の間、図１３に示したウェハ５と６の間など）の熱伝導も改良することができることを理解されたい。
図２０は、横方向にチップ（例えば、論理装置）２００と接続した垂直集積スタック（例えば、キャッシュ・メモリ装置）１００を有するデバイス４００を示す。マルチチップ・モジュール（ＭＣＭ）３００へはＣ４接続が用いられている。垂直メモリ・スタックおよび論理チップは、それぞれＣ４はんだバンプ４２および２４２を有する。これらは、ＭＣＭのＣ４パッド３０１に接合されている。次いで、ＭＣＭ３００を、より大きな、より複雑なデバイスへ集積することができる。
図２１に示したように、スタッド／バイア接続を用いることにより、キャッシュ・メモリと論理装置の間のより密な接続を実現することができる。キャッシュ・メモリ装置４０１を、上記のプロセスの１つに従って作製するが、ここではポリイミド層４１１に金属化バイア４２０を有する（図９および１５と比較されたい）。同様のバイアを、論理装置４０２のポリイミド層４１２に形成する。その内部に相互接続配線が埋め込まれた（低ｋ誘電材料、酸化物、またはポリイミドからなる）絶縁層４５０の上には、バイアの位置と整合するようにスタッド４２２を形成する。層４５０をハンドリング・プレート（図示せず）上に構築し、次いで装置４０１および４０２をスタッド４２２と整合させることができる。スタッド４２２をバイアの金属パッド４２１と接続するボンディング・プロセスの後、ハンドリング・プレートを表面４５０ｂから取り外す。装置４０１と４０２の間のギャップ４０３は、機械強度を増すために適切な材料（例えば、ポリイミド）で充填することができる。次いで、結合されたデバイス（メモリ装置４０１、論理装置４０２、および相互接続層４５０を含む）は、このデバイスへの外部接続を作るために、表面４５０ｂ上にＣ４パッド４５１およびＣ４はんだバンプ４５２を形成することができる。
別法として、キャッシュ・メモリと論理装置を組み込んだデバイスにおいて、図２２に示したように、両者を垂直スタックに集積することもできる。結合されたデバイス５００は、キャッシュ・メモリチップ５０１および５０２と集積された論理装置５１０を含む。この配置では、論理装置５１０はスタックの最表面にある。過剰の熱を除去するにはここが最も容易である。
図２０〜２２の装置１００、２００、４０１、４０２、５００は、単に論理またはメモリ装置あるいはその両方である必要はなく、実際は多種多様なデバイスの内のどれでもよいことを理解されたい。したがって、本発明の方法を用いて、様々なデバイス技術を３Ｄ集積デバイスに容易に組み合わせることができる。
本発明は、高面積密度のデバイスが必要な半導体デバイス構造に一般に適用することができる。本発明は、特に、大きなメモリ・キャッシュ内容が必要なチップに適用することができる。このようなチップは、レチクルの大きさが限られていることにより、あるいはプロセス歩留まりが低いことにより、現在利用できる方法では製造することができない。
具体的な実施形態について本発明を説明してきたが、上記の説明に鑑み、当分野の技術者には数多くの代替、修正および変形形態が明らかになることは明白である。したがって、本発明は、本発明および頭記の特許請求の範囲の、範囲および精神の中に入るこうした代替、修正および変形形態のすべてを包含するものとする。
本発明の第１の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第１の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第１の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第１の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第１の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第１の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第１の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第１の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第１の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第２の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第２の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第２の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第２の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第２の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明の第２の実施形態による、３Ｄ集積デバイスの製造方法における各ステップの概略図である。 本発明による、ウェハのデバイス領域の下を横方向に延在する、ウェハ間の垂直接続を示す図である。 本発明による、３Ｄ集積デバイスにおける熱伝導を改良するための製造方法を示す図である。 本発明による、３Ｄ集積デバイスにおける熱伝導を改良するための製造方法を示す図である。 本発明による、３Ｄ集積デバイスにおける熱伝導を改良するための製造方法を示す図である。 論理装置および本発明に従って製造された３Ｄ積層メモリ装置を含み、これらの論理およびメモリ装置がマルチチップ・モジュール（ＭＣＭ）上にＣ４技術を用いて２Ｄ相互接続方式で接続した、完成したマイクロプロセッサ・デバイスを示す図である。 論理装置および本発明に従って製造された３Ｄ積層メモリ装置を含み、これらの論理およびメモリ装置がスタッド／バイア接続を用いて２Ｄ伝達結合（Ｔ＆Ｊ）接続方式で接続した、完成したマイクロプロセッサ・デバイスを示す図である。 論理装置およびメモリ装置を含み、本発明に従ってすべての装置が垂直に集積された、完成したマイクロプロセッサ・デバイスを示す図である。

Claims (4)

  1. 垂直に積層され相互接続された複数のウェハを含む３次元集積デバイスの製造方法であって、 前面（１ａ）と裏面（１ｂ）を有し、前記ウェハ前面に隣接した領域（１ｄ）に形成されたデバイスを有する、第１のウェハ（１）を設けるステップと、
    前記第１のウェハに、前記前面から延在し、前記前面での横方向寸法（１２１）を特徴とするバイア（１２）を形成するステップと、
    前記第１のウェハから、前記ウェハ裏面（１ｂ）の材料を除去するステップと、
    前記第１のウェハの前記裏面に、前記バイアの前記横方向寸法より大きい横方向寸法を有する開口（１３）を形成することにより、前記バイアを露出させるステップと、
    前記開口に導電材料の層（１４）を形成するステップと、
    前面（２ａ）と裏面（２ｂ）を有し、前記ウェハ前面に隣接した内部に形成されたデバイスを有する、第２のウェハ（２）を設けるステップと、
    前記第２のウェハの前記前面にスタッド（２７）を形成するステップと、
    前記第２のウェハの前記前面（２ａ）に、前記スタッドがそこから垂直に突き出るように、接合材料の層（２６）を形成するステップと、
    前記第１のウェハの前記裏面の前記開口（１３）に、前記スタッド（２７）を位置合わせするステップと、
    前記接合材料の層（２６）を用いて前記第２のウェハを前記第１のウェハに接合して、前記スタッドを前記バイアと電気的に接触させるステップと
    を含む方法であって、
    前記第１のウェハの前記裏面に電気的接続の一部を形成しない追加の開口（１１３）を形成するステップと、
    前記追加の開口に導電材料の追加の層（１１４）を形成するステップと、
    前記第２のウェハの前記前面に追加のスタッド（１２７）を形成するステップと、
    前記追加のスタッド（１２７）を、前記第１のウェハの前記裏面の前記追加の開口（１１３）に位置を合わせるステップと、
    をさらに含み、
    前記第２のウェハを前記第１のウェハに接合する前記ステップが、前記第２のウェハと前記第１のウェハとの間に熱を伝導するために、前記追加のスタッド（１２７）と前記導電材料の追加の層（１１４）との接続を形成することを特徴とする方法。
  2. 垂直に積層され相互接続された複数のウェハを含む３次元集積デバイスの製造方法であって、
    前面（１ａ）と裏面（１ｂ）を有し、前記ウェハ前面に隣接した領域（１ｄ）に形成されたデバイスを有する、第１のウェハ（１）を設けるステップと、
    前記第１のウェハに、前記前面から延在し、前記前面での横方向寸法（１２１）を特徴とするバイア（１２）を形成するステップと、
    前記第１のウェハから、前記ウェハ裏面（１ｂ）の材料を除去するステップと、
    前記第１のウェハの前記裏面に、前記バイアの前記横方向寸法より大きい横方向寸法を有する開口（１３）を形成することにより、前記バイアを露出させるステップと、
    前記開口に導電材料の層（１４）を形成するステップと、
    前面（２ａ）と裏面（２ｂ）を有し、前記ウェハ前面に隣接した内部に形成されたデバイスを有する、第２のウェハ（２）を設けるステップと、
    前記第２のウェハの前記前面にスタッド（２７）を形成するステップと、
    前記第２のウェハの前記前面（２ａ）に、前記スタッドがそこから垂直に突き出るように、接合材料の層（２６）を形成するステップと、
    前記第１のウェハの前記裏面の前記開口（１３）に、前記スタッド（２７）を位置合わせするステップと、
    前記接合材料の層（２６）を用いて前記第２のウェハを前記第１のウェハに接合して、前記スタッドを前記バイアと電気的に接触させるステップと
    を含む方法であって、
    前記第２のウェハ（２）に、前記ウェハ前面（２ａ）から延在し、前記前面（２ａ）での横方向寸法（２２１）を特徴とするバイア（２２）を形成するステップと、
    前記第２のウェハから、前記ウェハ裏面（２ｂ）の材料を除去するステップと、
    前記第２のウェハの前記裏面（２ｂ）に、前記バイア（２２）の前記横方向寸法（２２１）より大きい横方向寸法を有する開口（２３）を形成することにより、前記バイア（２２）をその内部に露出させるステップと、
    前記開口に導電材料の層（２４）を形成するステップと、
    前面（３ａ）を有し、前記ウェハ前面に隣接した内部に形成されたデバイスを有する、第３のウェハ（３）を設けるステップと、
    前記第３のウェハの前記前面（３ａ）にスタッド（３７）を形成するステップと、
    前記第３のウェハの前記前面（３ａ）に、前記スタッドがそこから垂直に突き出るように、接合材料の層（３６）を形成するステップと、
    前記第２のウェハの前記裏面の前記開口（２３）に、前記スタッド（３７）を位置合わせするステップと、
    前記接合材料の層（３６）を用いて前記第３のウェハを前記第２のウェハに接合して、前記第３のウェハの前記スタッド（３７）を、前記第２のウェハの前記バイア（２２）、前記第２のウェハの前記スタッド（２７）、および前記第１のウェハの前記バイア（１２）と電気的に接触させるステップと
    をさらに含み、
    前記第１のウェハの前記裏面に電気的接続の一部を形成しない追加の開口（１１３）を形成するステップと、
    前記追加の開口に導電材料の追加の層（１１４）を形成するステップと、
    前記第２のウェハの前記前面に追加のスタッド（１２７）を形成するステップと、
    前記追加のスタッド（１２７）を、前記第１のウェハの前記裏面の前記追加の開口（１１３）に位置を合わせるステップと、
    をさらに含み、
    前記第２のウェハを前記第１のウェハに接合する前記ステップが、前記第２のウェハと前記第１のウェハとの間に熱を伝導するために、前記追加のスタッド（１２７）と前記導電材料の追加の層（１１４）との接続を形成する方法。
  3. 前記導電材料の追加の層（１１４）が、前記バイア（１２）から電気的に絶縁されていることを特徴とする請求項１または２に記載の方法。
  4. 前記第２のウェハの前記裏面に、電気的接続の一部を形成しない追加の開口を形成するステップと、
    前記追加の開口に導電材料の追加の層を形成するステップと、
    前記第３のウェハの前記前面に追加のスタッドを形成するステップと、
    前記追加のスタッドを、前記第２のウェハの前記裏面の前記追加の開口に位置合わせするステップと、
    をさらに含み、
    前記第３のウェハを前記第２のウェハに接合する前記ステップが、前記第３のウェハと前記第２のウェハとの間に熱を伝導するために、前記追加のスタッドと前記導電材料の追加の層との接続を形成することを特徴とする、請求項２に記載の方法。
JP2004563148A 2002-12-20 2002-12-20 ３次元デバイスの製造方法 Expired - Fee Related JP4575782B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/041181 WO2004059720A1 (en) 2002-12-20 2002-12-20 Three-dimensional device fabrication method

Publications (2)

Publication Number Publication Date
JP2006522461A JP2006522461A (ja) 2006-09-28
JP4575782B2 true JP4575782B2 (ja) 2010-11-04

Family

ID=32679941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004563148A Expired - Fee Related JP4575782B2 (ja) 2002-12-20 2002-12-20 ３次元デバイスの製造方法

Country Status (9)

Country Link
EP (1) EP1573799B1 (ja)
JP (1) JP4575782B2 (ja)
CN (1) CN100383936C (ja)
AT (1) ATE456860T1 (ja)
AU (1) AU2002368524A1 (ja)
DE (1) DE60235267D1 (ja)
IL (1) IL169264A0 (ja)
TW (1) TWI242249B (ja)
WO (1) WO2004059720A1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
CN101044610A (zh) * 2004-08-20 2007-09-26 皇家飞利浦电子股份有限公司 从其底座分离薄半导体电路的方法
US7262495B2 (en) * 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
US7485968B2 (en) * 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
CN101248517B (zh) * 2005-08-31 2013-05-29 英特尔公司 包括微处理器和第四级高速缓存的封装
US7723759B2 (en) * 2005-10-24 2010-05-25 Intel Corporation Stacked wafer or die packaging with enhanced thermal and device performance
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
JP4797677B2 (ja) * 2006-02-14 2011-10-19 旭硝子株式会社 マルチチップ素子とその製造方法
US7344959B1 (en) * 2006-07-25 2008-03-18 International Business Machines Corporation Metal filled through via structure for providing vertical wafer-to-wafer interconnection
US8032711B2 (en) * 2006-12-22 2011-10-04 Intel Corporation Prefetching from dynamic random access memory to a static random access memory
GB2449853B (en) 2007-06-04 2012-02-08 Detection Technology Oy Photodetector for imaging system
JP5570689B2 (ja) * 2007-07-23 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル 積層メモリ
EP2075828A1 (en) 2007-12-27 2009-07-01 Interuniversitair Microelektronica Centrum (IMEC) Semiconductor device and a method for aligining and bonding a first and second element for the fabrication of a semiconductor device
US8486823B2 (en) * 2008-03-07 2013-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming through via
US9136259B2 (en) * 2008-04-11 2015-09-15 Micron Technology, Inc. Method of creating alignment/centering guides for small diameter, high density through-wafer via die stacking
US7821107B2 (en) * 2008-04-22 2010-10-26 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
US8853830B2 (en) * 2008-05-14 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. System, structure, and method of manufacturing a semiconductor substrate stack
CN101542702B (zh) * 2008-06-05 2014-06-04 香港应用科技研究院有限公司 基于硅通孔的三维晶圆叠层的键合方法
JP4947316B2 (ja) 2008-08-15 2012-06-06 信越化学工業株式会社 基板の接合方法並びに３次元半導体装置
JP4911143B2 (ja) 2008-08-15 2012-04-04 信越化学工業株式会社 高温耐性接着剤組成物、基板の接着方法、及び３次元半導体装置
US8129256B2 (en) * 2008-08-19 2012-03-06 International Business Machines Corporation 3D integrated circuit device fabrication with precisely controllable substrate removal
DE102009004725A1 (de) * 2009-01-15 2010-07-29 Austriamicrosystems Ag Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
TWI402941B (zh) * 2009-12-03 2013-07-21 Advanced Semiconductor Eng 半導體結構及其製造方法
CN102683265A (zh) * 2011-03-15 2012-09-19 中国科学院微电子研究所 一种将碳纳米管束填充到硅转接板的硅穿孔中的方法
GB201108425D0 (en) 2011-05-19 2011-07-06 Zarlink Semiconductor Inc Integrated circuit package
US8829684B2 (en) 2011-05-19 2014-09-09 Microsemi Semiconductor Limited Integrated circuit package
KR102378636B1 (ko) 2011-05-24 2022-03-25 소니그룹주식회사 반도체 장치
JP2013042052A (ja) * 2011-08-19 2013-02-28 Nec Corp 半導体装置の製造方法
JP2013098514A (ja) * 2011-11-07 2013-05-20 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電子機器
JP2013201240A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置の製造方法および半導体基板支持用ガラス基板
TWI540710B (zh) 2012-06-22 2016-07-01 Sony Corp A semiconductor device, a method for manufacturing a semiconductor device, and an electronic device
TWI487041B (zh) * 2012-08-08 2015-06-01 Subtron Technology Co Ltd 封裝載板及其製作方法
CN103107128B (zh) * 2013-01-14 2014-12-17 武汉新芯集成电路制造有限公司 一种三维芯片结构的金属键合的方法
JP2014170793A (ja) * 2013-03-01 2014-09-18 Fujitsu Semiconductor Ltd 半導体装置、半導体装置の製造方法及び電子装置
JP5939184B2 (ja) 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法
US9136233B2 (en) 2013-06-06 2015-09-15 STMicroelctronis (Crolles 2) SAS Process for fabricating a three-dimensional integrated structure with improved heat dissipation, and corresponding three-dimensional integrated structure
CN104008998B (zh) * 2014-06-10 2016-08-03 山东华芯半导体有限公司 多芯片层叠封装方法
EP3155653A4 (en) * 2014-06-16 2018-02-21 Intel Corporation Embedded memory in interconnect stack on silicon die
US9633917B2 (en) 2015-08-20 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit structure and method of manufacturing the same
CN107994043A (zh) * 2017-12-11 2018-05-04 德淮半导体有限公司 晶圆、堆叠式半导体装置及其制造方法
CN109727848B (zh) * 2018-12-29 2020-09-01 长江存储科技有限责任公司 一种三维存储器的制造方法
WO2020154954A1 (en) 2019-01-30 2020-08-06 Yangtze Memory Technologies Co., Ltd. Hybrid bonding using dummy bonding contacts and dummy interconnects
WO2020154939A1 (en) 2019-01-30 2020-08-06 Yangtze Memory Technologies Co., Ltd. Hybrid bonding using dummy bonding contacts
US11545435B2 (en) * 2019-06-10 2023-01-03 Qualcomm Incorporated Double sided embedded trace substrate
CN111106022A (zh) * 2019-12-30 2020-05-05 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
US11581281B2 (en) * 2020-06-26 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged semiconductor device and method of forming thereof
CN116469857A (zh) * 2022-01-12 2023-07-21 长鑫存储技术有限公司 一种半导体结构及其制作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514818A1 (de) * 1951-01-28 1969-05-08 Telefunken Patent Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen
JPS60140850A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 積層集積型半導体回路装置の製法
JPS60160645A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 積層半導体集積回路装置
JPS62117316A (ja) * 1985-11-16 1987-05-28 Sharp Corp 半導体装置
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
JPS63142663A (ja) * 1986-12-04 1988-06-15 Sharp Corp 半導体装置とその製造方法
US4889832A (en) * 1987-12-23 1989-12-26 Texas Instruments Incorporated Method of fabricating an integrated circuit with metal interconnecting layers above and below active circuitry
US4982266A (en) * 1987-12-23 1991-01-01 Texas Instruments Incorporated Integrated circuit with metal interconnecting layers above and below active circuitry
US5091331A (en) * 1990-04-16 1992-02-25 Harris Corporation Ultra-thin circuit fabrication by controlled wafer debonding
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JPH0555534A (ja) * 1991-08-22 1993-03-05 Seiko Instr Inc 積層型半導体装置の製造方法
US5268326A (en) * 1992-09-28 1993-12-07 Motorola, Inc. Method of making dielectric and conductive isolated island
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
WO1995009438A1 (en) * 1993-09-30 1995-04-06 Kopin Corporation Three-dimensional processor using transferred thin film circuits
US5424245A (en) * 1994-01-04 1995-06-13 Motorola, Inc. Method of forming vias through two-sided substrate
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
JP2897827B2 (ja) * 1997-04-08 1999-05-31 日本電気株式会社 半導体装置の多層配線構造
JP4032454B2 (ja) * 1997-06-27 2008-01-16 ソニー株式会社 三次元回路素子の製造方法
JP4063944B2 (ja) * 1998-03-13 2008-03-19 独立行政法人科学技術振興機構 ３次元半導体集積回路装置の製造方法
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
JP2001326325A (ja) * 2000-05-16 2001-11-22 Seiko Epson Corp 半導体装置及びその製造方法
JP4123682B2 (ja) * 2000-05-16 2008-07-23 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US6444560B1 (en) * 2000-09-26 2002-09-03 International Business Machines Corporation Process for making fine pitch connections between devices and structure made by the process
JP4560958B2 (ja) * 2000-12-21 2010-10-13 日本テキサス・インスツルメンツ株式会社 マイクロ・エレクトロ・メカニカル・システム
US6489217B1 (en) * 2001-07-03 2002-12-03 Maxim Integrated Products, Inc. Method of forming an integrated circuit on a low loss substrate

Also Published As

Publication number Publication date
ATE456860T1 (de) 2010-02-15
TWI242249B (en) 2005-10-21
IL169264A0 (en) 2007-07-04
JP2006522461A (ja) 2006-09-28
AU2002368524A1 (en) 2004-07-22
EP1573799B1 (en) 2010-01-27
EP1573799A1 (en) 2005-09-14
CN1708840A (zh) 2005-12-14
DE60235267D1 (de) 2010-03-18
CN100383936C (zh) 2008-04-23
WO2004059720A1 (en) 2004-07-15
TW200520108A (en) 2005-06-16
EP1573799A4 (en) 2009-02-25

Similar Documents

Publication Publication Date Title
JP4575782B2 (ja) ３次元デバイスの製造方法
US7354798B2 (en) Three-dimensional device fabrication method
US6864165B1 (en) Method of fabricating integrated electronic chip with an interconnect device
JP4366510B2 (ja) 垂直型接続部を使用したチップおよびウェハ集積方法
US7247518B2 (en) Semiconductor device and method for manufacturing same
US10446526B2 (en) Face-to-face semiconductor assembly having semiconductor device in dielectric recess
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
US8928123B2 (en) Through via structure including a conductive portion and aligned solder portion
TW202406018A (zh) 具有高深寬比tsv的電連接結構及其製造方法
JP4028211B2 (ja) 半導体装置
KR100621960B1 (ko) 3차원 디바이스 제조 방법
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
KR20090114492A (ko) 반도체 장치 및 그 제조 방법
CN116314155A (zh) 芯片封装器件、衬底集成结构、芯片封装结构和封装方法
CN115527869A (zh) 三维堆叠的扇出型芯片封装方法及封装结构
CN111937134A (zh) 先进三维半导体结构的制造方法以及由该方法生产的结构

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees