JPH0555534A - 積層型半導体装置の製造方法 - Google Patents
積層型半導体装置の製造方法Info
- Publication number
- JPH0555534A JPH0555534A JP21105591A JP21105591A JPH0555534A JP H0555534 A JPH0555534 A JP H0555534A JP 21105591 A JP21105591 A JP 21105591A JP 21105591 A JP21105591 A JP 21105591A JP H0555534 A JPH0555534 A JP H0555534A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- device layer
- soi substrate
- adhesive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 第１のＳＯＩ（Silicon On Insulator) 基板
１に第１のデバイス層２を形成し、このデバイス層２に
選択的に導電膜からなる凸部を形成する。次に、第２の
ＳＯＩ基板４上に第２のデバイス層５を形成し、このデ
バイス層５に接着剤となるＳＯＧ（Spin On Glass)膜６
を堆積させ、ＳＯＧ膜６を選択的にエッチングし凹部を
設ける。ＳＯＧ膜６を介して第１のデバイス層と第２の
デバイス層をはり合わせ接着することにより、デバイス
層間のコンタクトを取ることにより、積層型半導体装置
を製造する。 【効果】 Ｓｉ基板上に二次元的にしか構成できなかっ
たデバイスを三次元的に構成するので、高集積化に向
く。また、ＳＯＩ基板を用いているので消費電力の小さ
いデバイスを形成できる。
１に第１のデバイス層２を形成し、このデバイス層２に
選択的に導電膜からなる凸部を形成する。次に、第２の
ＳＯＩ基板４上に第２のデバイス層５を形成し、このデ
バイス層５に接着剤となるＳＯＧ（Spin On Glass)膜６
を堆積させ、ＳＯＧ膜６を選択的にエッチングし凹部を
設ける。ＳＯＧ膜６を介して第１のデバイス層と第２の
デバイス層をはり合わせ接着することにより、デバイス
層間のコンタクトを取ることにより、積層型半導体装置
を製造する。 【効果】 Ｓｉ基板上に二次元的にしか構成できなかっ
たデバイスを三次元的に構成するので、高集積化に向
く。また、ＳＯＩ基板を用いているので消費電力の小さ
いデバイスを形成できる。
Description
【０００１】
【産業上の利用分野】この発明は、機能素子層をはり合
わせた積層型半導体装置の製造方法に関する。
わせた積層型半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置は、基板の表面あるい
は表面のごく近傍に素子を形成するという、いわゆる一
層型のデバイスであった。
は表面のごく近傍に素子を形成するという、いわゆる一
層型のデバイスであった。
【０００３】
【発明が解決しようとする課題】このような装置では、
一つのデバイスを構成するために、大きな面積を必要と
し、多機能なデバイスを限られたチップ面積に組み込む
ことが困難となってきた。
一つのデバイスを構成するために、大きな面積を必要と
し、多機能なデバイスを限られたチップ面積に組み込む
ことが困難となってきた。
【０００４】
【課題を解決するための手段】本発明は、このような従
来デバイスのもつ課題を解決するためのものであり、第
１のＳＯＩ基板に第１のデバイス層を形成した後、デバ
イス層にコンタクトとして、凸型の導電層を選択的に形
成する。第２のＳＯＩ基板に第２のデバイス層を形成
し、その上に接着剤を堆積させ、この接着剤を第１のデ
バイス層のコンタクト部分に対応するように選択的にエ
ッチングし凹部を形成した後、第１のデバイス層と、第
２のデバイス層をはり合わせることにより、デバイス層
間のコンタクトがとれた積層型半導体の製造を行う。
来デバイスのもつ課題を解決するためのものであり、第
１のＳＯＩ基板に第１のデバイス層を形成した後、デバ
イス層にコンタクトとして、凸型の導電層を選択的に形
成する。第２のＳＯＩ基板に第２のデバイス層を形成
し、その上に接着剤を堆積させ、この接着剤を第１のデ
バイス層のコンタクト部分に対応するように選択的にエ
ッチングし凹部を形成した後、第１のデバイス層と、第
２のデバイス層をはり合わせることにより、デバイス層
間のコンタクトがとれた積層型半導体の製造を行う。
【０００５】
【作用】上記のように、半導体装置を形成することによ
って、多機能なデバイスを形成することができ、チップ
面積を有効に使うことができる。
って、多機能なデバイスを形成することができ、チップ
面積を有効に使うことができる。
【０００６】
【実施例】以下に、本発明の一実施例を図面に基づいて
説明する。図１は、本発明に係わる積層型半導体装置の
製造方法を示すものである。第１のＳＯＩ基板（Silico
n On Insulator）１の表面に第１のデバイス層２を形成
した後、ポリシリコンを堆積させ、選択的にエッチング
することにより、選択的にコンタクト部となる導電層３
を形成する。そして、第２のＳＯＩ基板４に第２のデバ
イス層５を形成し、その上に、第１のデバイス層との接
着剤となるＳＯＧ（SpinOn Glass）膜６を回転塗布した
あと、第１のデバイス層２のコンタクト部となる導電膜
３と対応する所に、選択的にエッチングしてコンタクト
部７を形成する。その後、第１のデバイス層と第２のデ
バイス層５をＳＯＧ膜６を介して、熱圧着させることに
より、第１のデバイス層１と第２のデバイス層５の間の
コンタクトを取った積層型半導体装置の製造を行う。
説明する。図１は、本発明に係わる積層型半導体装置の
製造方法を示すものである。第１のＳＯＩ基板（Silico
n On Insulator）１の表面に第１のデバイス層２を形成
した後、ポリシリコンを堆積させ、選択的にエッチング
することにより、選択的にコンタクト部となる導電層３
を形成する。そして、第２のＳＯＩ基板４に第２のデバ
イス層５を形成し、その上に、第１のデバイス層との接
着剤となるＳＯＧ（SpinOn Glass）膜６を回転塗布した
あと、第１のデバイス層２のコンタクト部となる導電膜
３と対応する所に、選択的にエッチングしてコンタクト
部７を形成する。その後、第１のデバイス層と第２のデ
バイス層５をＳＯＧ膜６を介して、熱圧着させることに
より、第１のデバイス層１と第２のデバイス層５の間の
コンタクトを取った積層型半導体装置の製造を行う。
【０００７】
【発明の効果】この結果、従来Ｓｉ基板上に二次元的に
しか構成できなかったデバイスを、三次元的に構成で
き、従来方式に比べて多機能なデバイスを構成すること
ができる。また、ＳＯＩ基板を用いることにより、消費
電力の小さいデバイスを形成できる。また接着剤として
用いたＳＯＧ膜は平坦化しやすく、比較的低温で加熱処
理して接着が可能であるので、第１のデバイスと第２の
デバイスを平行度よく接着させ、又熱によるデバイス層
への悪影響を少なくすることができる。
しか構成できなかったデバイスを、三次元的に構成で
き、従来方式に比べて多機能なデバイスを構成すること
ができる。また、ＳＯＩ基板を用いることにより、消費
電力の小さいデバイスを形成できる。また接着剤として
用いたＳＯＧ膜は平坦化しやすく、比較的低温で加熱処
理して接着が可能であるので、第１のデバイスと第２の
デバイスを平行度よく接着させ、又熱によるデバイス層
への悪影響を少なくすることができる。
【図１】（ａ）〜（ｄ）は本発明に係わる積層型半導体
装置の製造方法を示すものである。
装置の製造方法を示すものである。
１ 第１のＳＯＩ基板 ２ 第１のデバイス層 ３ コンタクト部となる導電層 ４ 第２のＳＯＩ基板 ５ 第２のデバイス層 ６ 接着剤 ７ コンタクト部
Claims (1)
- 【請求項１】 第１のＳＯＩ基板に第１のデバイス層を
形成する工程と、前記デバイス層の上に、選択的に導電
膜でできた凸部を形成する工程と、第２のＳＯＩ基板に
第２のデバイス層を形成する工程と、前記デバイス層に
接着剤を堆積させる工程と、前記接着剤を選択的にエッ
チングし、凹部を設ける工程と、前記凸部と凹部をはめ
合わせ前記接着剤を介して第１のデバイス層と、第２の
デバイス層をはり合わせることにより、デバイス層間の
コンタクトをとる工程とからなる積層型半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21105591A JPH0555534A (ja) | 1991-08-22 | 1991-08-22 | 積層型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21105591A JPH0555534A (ja) | 1991-08-22 | 1991-08-22 | 積層型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555534A true JPH0555534A (ja) | 1993-03-05 |
Family
ID=16599647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21105591A Pending JPH0555534A (ja) | 1991-08-22 | 1991-08-22 | 積層型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555534A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225154B1 (en) | 1993-07-27 | 2001-05-01 | Hyundai Electronics America | Bonding of silicon wafers |
| JP2005311065A (ja) * | 2004-04-21 | 2005-11-04 | Oki Electric Ind Co Ltd | Ｍｅｍｓデバイスの製造方法及びｍｅｍｓデバイスを製造するための接合基板 |
| JP2006522461A (ja) * | 2002-12-20 | 2006-09-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ３次元デバイスの製造方法 |
| WO2005095461A3 (en) * | 2004-03-31 | 2006-12-14 | Canon Kk | Gold-binding protein and use thereof |
-
1991
- 1991-08-22 JP JP21105591A patent/JPH0555534A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225154B1 (en) | 1993-07-27 | 2001-05-01 | Hyundai Electronics America | Bonding of silicon wafers |
| US6570221B1 (en) | 1993-07-27 | 2003-05-27 | Hyundai Electronics America | Bonding of silicon wafers |
| JP2006522461A (ja) * | 2002-12-20 | 2006-09-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ３次元デバイスの製造方法 |
| WO2005095461A3 (en) * | 2004-03-31 | 2006-12-14 | Canon Kk | Gold-binding protein and use thereof |
| US7807391B2 (en) | 2004-03-31 | 2010-10-05 | Canon Kabushiki Kaisha | Gold-binding protein and use thereof |
| US7833731B2 (en) | 2004-03-31 | 2010-11-16 | Canon Kabushiki Kaisha | Gold-binding protein and use thereof |
| EP2267033A2 (en) | 2004-03-31 | 2010-12-29 | Canon Kabushiki Kaisha | Gold-binding protein and use thereof |
| EP2267034A2 (en) | 2004-03-31 | 2010-12-29 | Canon Kabushiki Kaisha | Gold-binding protein and use thereof |
| US7871614B2 (en) | 2004-03-31 | 2011-01-18 | Canon Kabushiki Kaisha | Gold-binding protein and use thereof |
| JP2005311065A (ja) * | 2004-04-21 | 2005-11-04 | Oki Electric Ind Co Ltd | Ｍｅｍｓデバイスの製造方法及びｍｅｍｓデバイスを製造するための接合基板 |
| US7323354B2 (en) | 2004-04-21 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Method of manufacturing MEMS device |
| JP4554978B2 (ja) * | 2004-04-21 | 2010-09-29 | Ｏｋｉセミコンダクタ株式会社 | Ｍｅｍｓデバイスの製造方法及びｍｅｍｓデバイスを製造するための接合基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004111721A5 (ja) | ||
| KR950034492A (ko) | 직접 웨이퍼 본딩 구조물 및 그 제조방법 | |
| JPS63308386A (ja) | 半導体装置とその製造方法 | |
| JPH04354126A (ja) | 半導体装置の製造方法 | |
| JP2836542B2 (ja) | 半導体装置の製造方法 | |
| KR900008665A (ko) | 고밀도 반도체 구조물 및 그의 제작방법 | |
| JPH0555534A (ja) | 積層型半導体装置の製造方法 | |
| JP2847970B2 (ja) | ガスセンサおよびその製造方法 | |
| JPS607149A (ja) | 半導体装置の製造方法 | |
| JPH0447980B2 (ja) | ||
| JPH04240762A (ja) | 積層型半導体装置の製造方法 | |
| JPH08227901A (ja) | 半導体装置の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP3019830B2 (ja) | 半導体基板の製造方法及び半導体装置 | |
| JPH03139876A (ja) | 半導体装置の製造方法 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JPH08330554A (ja) | 半導体基板及びその製造方法 | |
| JP3595092B2 (ja) | 半導体装置の製造方法 | |
| JPH02238629A (ja) | 半導体装置の製造方法 | |
| JPH11330232A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH02246259A (ja) | 半導体装置およびその製造方法 | |
| JPH06120419A (ja) | 積層型半導体集積回路 | |
| JPH07147391A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000164892A (ja) | 半導体装置及びその製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 |