JP4574471B2 - 歪補償直交変調器及び無線送信機 - Google Patents

Description

本発明は、歪補償直交変調器及び無線送信機に係り、特にアナログ直交変調器で高精度の直交変調波を出力するための歪補償直交変調器及び無線送信機に関する。

無線周波数の使用帯域が制限されているＷ−ＣＤＭＡやＰＤＣ等の移動体通信システムに用いられるデジタル変調方式では、ＡＭ，ＦＭ等のアナログ変調方式に比較すると精度の高い変調器が必要となる。デジタル回路で直交変調器を構成する場合には問題とならないが、アナログ素子で構成した場合、以下の３つの線形歪を補償することが重要となる。

第一に、直交変調器の入力に使用するＤ／Ａ変換器の出力信号Ｉ(ｔ)、Ｑ（ｔ）は、本来の０バランスの変調信号に対し発生するＤＣ成分のオフセットを完全に調整することが困難である。また、温度変化、経年変化によりずれが生じ、このＤＣオフセットのずれに起因して変調波にキャリアリーク成分が重畳される。
第二に、アナログ変調信号Ｉ(ｔ)、Ｑ(ｔ)の平均振幅比は本来の１に対しずれが生じイメージ周波数領域に歪成分が重畳する。
第三に、直交変調器に必要なπ／2移相器を正確に製造することが困難であり、直交度のズレはイメージ周波数領域に歪成分が重畳する原因となる。
特にベースバンド信号を直接ＲＦ周波数に変換することにより回路規模小型化が期待されるダイレクトコンバージョン方式では、アナログ素子に起因する問題解決がますます重要となってきている。

従来この問題を解決するものとして、非特許文献１が知られる。その概略構成を図１５に示す。
図において、１２０は歪補償回路、３は直交変調器、１５０はＲＦ送信信号を検波する検波器、１６０は検波出力の平均化を行うＬＰＦ、１７０は歪補償係数及びテストパターンを発生する制御回路、である。アフィン変換器１２１は図２に示すような構成となっており、a０、b０、α、θを与えることにより直交変調器に内在するＤＣオフセット、ＩＱゲイン差、直交度ずれを補正するように機能するものである。具体的な制御方法としてはＳＷ２、ＳＷ３を制御器側としてテストパターン信号を出力し、ＬＰＦ１６０の出力を観測することにより、まずＤＣオフセットａ’、ｂ’を求めて設定する、次にＳＷ２、ＳＷ３をアフィン変換器１２１側とし、ＳＷ０、ＳＷ１を制御回路側に切り替え、テストパターン信号を送出しながらＬＰＦ１６０出力レベルを観測することによりα、θを求めるものである。

鈴木博、外１名，「アフィン変換線形ひずみ補償−移動無線通信における等化を含む線形信号伝送への適用−」，電子情報通信学会論文誌Ｂ−II，電子情報通信学会論，平成４年１月，Vol．Ｊ７５−Ｂ−II，No.１，ｐ．１−９

上記説明したように従来技術では、工場出荷時の設定、あるいは運用を一時中断して行う再設定を想定し、テストパターン信号の送出によって各歪補償係数を導出するので、本来の通信のための変調信号Ｉ（ｔ）、Ｑ（ｔ）の送信中には各歪補償係数の導出ができない。従ってランダムなタイミングで送信を行う基地局など、運用中に各歪補償係数の導出のための送信休止時間を確保できない用途には従来技術は適用できず、温度変化、経年変化への追従ができないという問題があった。
或いは従来技術を改良し、テストパターン信号の送出中は、変調信号を別系の直交変調器にスイッチで切り替えて変調出力を確保することも考えられるが、完全な無停波切替はやはり困難であり、コストや追従性能の面でも現実的でない。

本発明は、上述した背景からなされたものであり、運用時にも常に各歪補償係数を最適に更新することができる歪補償直交変調器を提供することを目的とする。
また、本発明は、処理対象となる複素振幅信号に発生するＤＣオフセットを効率的に補償することができる補償器を提供することを目的とする。

入力された複素振幅信号（変調信号：modulating signal）Ｉ（ｔ）及びＱ（ｔ）をアフィン変換係数に基づいてアフィン変換し、補償済信号ａ（ｔ）及びｂ（ｔ）を出力するアフィン変換手段と、
入力された前記補償済信号に基づき局部発振信号を直交変調し、実信号である変調波信号（modulated signal）を出力する直交変調器と、
入力された前記変調波信号若しくは前記変調波信号に周波数変換若しくは増幅の少なくとも一方が施された信号から搬送波成分を除去し、複素フィードバック信号Ｉ’（ｔ）及びＱ’（ｔ） を出力する直交検波手段と、
前記複素フィードバック信号Ｉ’（ｔ）及びＱ’（ｔ）に残留する線形歪を歪係数として抽出し、前記歪係数を含んだ更新式に従って現在の前記アフィン変換係数を新しい前記アフィン変換係数に更新してアフィン変換手段に再設定する制御手段と、
を有する歪補償直交変調器。

ＩＱ平面上の複数の点を信号点として有する複素試験信号を発生する試験信号発生手段と、
入力された複素試験信号を、与えられたアフィン変換係数に基づいてアフィン変換し、補償済信号ａ（ｔ）及びｂ（ｔ）を出力するアフィン変換手段と、
入力された前記補償済信号に基づき局部発振信号を直交変調し、実信号である変調波信号を出力する直交変調器と、
入力された前記変調波信号若しくは前記変調波信号に基づく実信号から搬送波成分を除去し、複素フィードバック信号を出力する直交検波手段と、
前記複素フィードバック信号に残留する線形歪を、ＤＣオフセットのＩ相成分、ＤＣオフセットのＱ相成分、ＩＱゲイン比、及び直交度ずれに夫々対応する４個の歪係数として抽出する線形歪検出手段と、を備える歪補償直交変調器であって、
前記線形歪検出手段は、前記試験信号が有するＩＱ平面上で原点を中心に点対称の２点に対し、対応する複素フィードバック信号のIQ平面上での２点の中点と原点との距離を求め、前記中点と原点との距離に少なくとも基づいて前記ＤＣオフセットのＩ相成分及びＱ相成分を決定する処理と、
前記試験信号が有するＩＱ平面上で原点を中心に９０度間隔で且つ点対称に配置された２点の組である４点に対し、対応する複素フィードバック信号のIQ平面上での各組の２点間の距離を夫々求め、前記各組の２点間の距離に基づいて前記ＩＱゲイン比を決定する処理と、
前記試験信号が有するＩＱ平面上で原点を中心に９０度間隔で且つ点対称に配置された２点の組である４点に対し、対応する複素フィードバック信号のIQ平面上での各組の２点の連結線が互いに交差する角度の直角からのずれに相当する値を求め、前記直交度ずれを決定する処理と、を行うことを特徴とする歪補償直交変調器。

複数の通信チャネルの送信を行う送信機において、
入力されたＮ（Ｎは１以上の整数）キャリア分の複素ベースバンド信号に基づき、各キャリアに対応する周波数でデジタル変調を行って合成し、複素ＩＦ信号Ｉ（ｔ）及びＱ（ｔ）として出力するデジタル変調回路と、
入力された複素振幅信号Ｉ（ｔ）及びＱ（ｔ）に、ａ、ｂ、ｔａｎθ、１／（αｃｏｓθ）をアフィン変換係数とする
ａ（ｔ）＝Ｉ（ｔ）＋Ｑ（ｔ）・ｔａｎθ＋ａ
ｂ（ｔ）＝Ｑ（ｔ）／（αｃｏｓθ）＋ｂ
で表されるアフィン変換を施し、ＤＣオフセット、ＩＱゲイン比、直交度ずれが補償された補償済信号ａ（ｔ）及びｂ（ｔ）を出力するアフィン変換回路と、
入力された前記補償済信号ａ（ｔ）及びｂ（ｔ）をデジタルからアナログへ変換して出力するＤ／Ａ変換器と、
入力された前記Ｄ／Ａ変換器出力に基づき搬送波信号を直交変調し、ＲＦ信号を出力する直交変調器と、
入力されたＲＦ信号を電力増幅して出力する電力増幅器と、
入力された前記電力増幅器出力に基づく信号をデジタル直交検波し、デジタル変調部と実質的に等しいＩＦ周波数の複素フィードバック信号Ｉ’（ｔ）及びＱ’（ｔ） を出力する直交検波回路と、
入力された前記複素ＩＦ信号と前記複素フィードバック信号を複素共役乗算し、その偏角を前記複素ＩＦ信号と前記複素フィードバック信号との間の位相差分φとして検出し、前記複素フィードバック信号から位相回転を除去して回転除去信号Ｉ_ｒ（ｔ）及びＱ_ｒ（ｔ）を出力する位相回転除去回路と、
前記複素フィードバック信号Ｉ’（ｔ）及びＱ’（ｔ）に残留する線形歪を、ＤＣオフセットのＩ相成分及びＱ相成分、ＩＱゲイン比、直交度ずれに夫々対応する４個の歪係数ａ’、ｂ’、α、ｓｉｎθをとして抽出する線形歪検出手段と、
前記歪係数を含んだ更新式に従って現在の前記アフィン変換係数を新しい前記アフィン変換係数に更新して前記アフィン変換手段に再設定する係数更新手段と、を備える無線送信機であって、
前記無線送信機が運用中で無いときに線形歪を検出する場合は、前記線形歪検出手段は、Ｉ相若しくはＱ相上の矩形波からなる試験信号が有する原点を中心に点対称の信号点２点に対し、対応する複素フィードバック信号のIQ平面上での中点を求め、前記中点と原点との距離をＤＣオフセットの大きさとし、位相を変化させたＤＣオフセットを前記アフィン変換手段に設定しながら前記中点を検出して、前記中点と原点との距離を最小にするＤＣオフセットの大きさと位相から前記ＤＣオフセットのＩ相成分及びＱ相成分を決定する処理と、時分割されたＩ相上の矩形波とＱ相上の矩形波からなる試験信号が有する原点を中心に点対称の信号点２点の組に対し、対応する複素フィードバック信号のIQ平面上での各組の２点間の距離を夫々求め、各組の前記２点間の距離に基づいて前記ＩＱゲイン比を決定する処理と、１周期間隔で時分割された振幅の異なるＩ相上の矩形波とＱ相上の矩形波からなる試験信号が有する原点を中心に点対称の信号点２点の組に対し、対応する複素フィードバック信号のIQ平面上での各組の２点の連結線が互いに交差する角度の直角からのずれに対応する値を求め、前記直交度ずれを決定する処理と、を行い、
前記無線送信機が運用中に線形歪を検出する場合は、前記線形歪検出手段は前記４個の歪係数を
ａ’＝＜Ｉ_ｒ（ｔ）＞
ｂ’＝＜Ｑ_ｒ（ｔ）＞
α’＝（＜Ｉ_ｒ（ｔ）^２＞／＜Ｑ_ｒ（ｔ）^２＞）^１／２
ｓｉｎθ’＝−＜Ｉ_ｒ（ｔ） Ｑ_ｒ（ｔ）＞／｛＜Ｉ_ｒ（ｔ）^２＞＜Ｑ_ｒ（ｔ）^２＞｝^１／２
（ただし＜＞は長期間平均値を意味する）により算出し、前記係数更新手段は前記更新式として
ａ_ｎ＝ａ_ｎ−１−μａ’
ｂ_ｎ＝ｂ_ｎ−１−μｂ’
α_ｎ＝α_ｎ−１×（α’）^１／ｍ
ｓｉｎθ_ｎ＝ｓｉｎθ_ｎ−１＋μｓｉｎθ’
ｃｏｓθ_ｎ＝（１−ｓｉｎ^２θ_ｎ）^１／２
ｔａｎθ_ｎ＝ｓｉｎθ_ｎ／ｃｏｓθ_ｎ
を用いること特徴とする無線送信機。
更に前記長期間平均は４０９６チップ相当もしくはそれ以上の時間平均であることを特徴とする。
前記無線送信機は、更に前記複素ＩＦ信号と前記複素フィードバック信号との遅延を、前記複素ＩＦ信号のサンプルレートの逆数未満の時間精度で制御して一致させる遅延ロックループを備え、前記遅延ロックループはレイトパス及びアーリパスに与える遅延時間差として、前記複素ＩＦ信号の帯域幅の２倍の逆数以下で、且つＦＤＦの遅延時間の可変ステップ単位の２倍以上の時間を与えることを特徴とする無線送信機。

入力される複素振幅信号のＤＣオフセットを補償する補償器において、
前記入力される複素振幅信号のＩ相成分及びＱ相成分にそれぞれＤＣオフセットのＩ相補正値及びＱ相補正値を与えるＤＣオフセット補正手段と、
前記ＤＣオフセット補正手段により補正値が与えられた複素振幅信号をフィードバックして当該フィードバック信号のレベルを検出するレベル検出手段と、
前記レベル検出手段により検出されるレベルに基づいて前記ＤＣオフセット補正手段により与える前記Ｉ相補正値及び前記Ｑ相補正値を制御する補正値制御手段と、を備え、
前記補正値制御手段は、初期において、ＩＱ平面上に所定間隔で設けられた複数の点の中で、各点のＩ相成分値及びＱ相成分値を前記Ｉ相補正値及び前記Ｑ相補正値として前記ＤＣオフセット補正手段に設定した場合に前記入力される複素振幅信号のレベルが０であるときに前記レベル検出手段により検出されるレベルが最小になる点を検索し、以降において、前回に検索された点を今回の中心点とし且つ前記所定間隔を前回と比べて今回には小さくして、当該検索を１回以上行い、そして、最終的に検索された点のＩ相成分値及びＱ相成分値を前記Ｉ相補正値及び前記Ｑ相補正値として採用して前記ＤＣオフセット補正手段に設定する、
ことを特徴とする補償器。

本発明にかかる歪補償直交変調器及び無線送信機によれば、運用時（Ｉ（ｔ），Ｑ（ｔ）送信時）にも常に歪補償係数（アフィン変換係数）を最適に更新することにより、温度変化、経年変化に対応できる。
また、本発明にかかる補償器によれば、複素振幅信号に発生するＤＣオフセットを効率的に補償することができる。

図１は、本発明の一形態に係る常時更新型の歪補償直交変調器の構成図である。
２はアフィン変換器、３は直交変調器、５はＲＦ周波数を中間周波数帯に変換する周波数変換器、６はアナログの中間周波数信号をデジタル化し、直交検波信号Ｉ’(t)、Q’(t)に変換するデジタル直交検波器である。アフィン変換器２は従来技術で示した図２と同一に構成される。デジタル直交検波器６は、直交検波器のＤＣオフセット、ＩＱゲイン比、ＩＱ直交度の歪が原理的に発生しないことから、デジタル直交検波器の使用を前提としている。７はアフィン変換器で使用する各歪補償係数の更新を行う制御部である。

以下、制御部７での各歪補償係数の更新アルゴリズムについて示す。
原理的にはある時刻にアフィン変換器２に設定されている各アフィン変換係数による出力であるディジタル直交検波出力Ｉ’(t)、Ｑ’(t)信号より、補正誤差分を抽出し、更新式を持って最適値に引き込んでいくものである。
初期状態からｎ回、係数更新を行って求めたＩ(t)側のＤＣオフセット分をａ_ｎ、Ｑ(t)側のＤＣオフセット分をｂ_ｎ、ＩＱゲイン比をα_ｎ、ＩＱ直交度ずれ角の正弦をｓｉｎθ_ｎと置き、現在のディジタル直交検波出力に残留しているＩ(t)側のＤＣオフセット分をａ’、Ｑ(t)側のＤＣオフセット分をｂ’、ＩＱゲイン比をα’、ＩＱ直交度ずれ角の正弦をｓｉｎ’θと置くとき、ディジタル直交検波出力Ｉ’(t)、Ｑ’(t)を用いて、次のような計算を行う。

はじめに変調信号(Ｉ(ｔ)、Ｑ(ｔ))とそれに対応する出力であるディジタル直交検波信号(Ｉ’(ｔ)、Ｑ’(ｔ))との間の位相差分φを求め、位相回転を補償する。
φ＝Ａｒｇ［（Ｉ(t)＋ｊＱ(t)）（Ｉ’(t)−ｊＱ’(t)）］ …〈式１〉
Ｉ_ｒ(t)=Ｉ’(t)ｃｏｓφ−Ｑ’(t)ｓｉｎφ …〈式２〉
Ｑ_ｒ(t)=Ｑ’(t)ｃｏｓφ＋Ｉ’(t)ｓｉｎφ …〈式３〉
ここでＡｒｇ［］は複素数の偏角を表す。なお上記〈式１〉〜〈式３〉ではアフィン変換器２、直交変調器３、周波数変換器５内の遅延は特に考慮していない。

次に各残留歪を示す歪係数を次式により求める。
ａ’＝＜Ｉ_ｒ(t)＞ …〈式４〉
ｂ’＝＜Ｑ_ｒ(t)＞ …〈式５〉
α’＝（＜Ｉ_ｒ(t)^２＞／＜Ｑ_ｒ(t)^２＞）^１／２ …〈式６〉
ｓｉｎθ’＝−＜Ｉ_ｒ(t) Ｑ_ｒ(t)＞／｛＜Ｉ_ｒ(t)^２＞＜Ｑ_ｒ(t)^２＞｝^１／２…〈式７〉
ここで＜＞は長期間平均値を表す。

次に〈式４〉〜〈式７〉で求めた歪係数を用いてアフィン変換係数の更新を行う。
ａ_ｎ＝ａ_ｎ−１−μａ’ …〈式８〉
ｂ_ｎ＝ｂ_ｎ−１−μｂ’ …〈式９〉
α_ｎ＝α_ｎ−１×（α’）^１／ｍ …〈式１０〉
ｓｉｎθ_ｎ＝ｓｉｎθ_ｎ−１＋μｓｉｎθ’ …〈式１１〉
（θ≒０ではsinθ≒θと見做せるため近似を用いることが可能。）
ｃｏｓθ_ｎ＝（１−ｓｉｎ^２θ_ｎ）^１／２ …〈式１２〉
ｔａｎθ_ｎ＝ｓｉｎθ_ｎ／ｃｏｓθ_ｎ …〈式１３〉
ただしμ、ｍはステップパラメータで、通常μは１／４〜1／５１２程度、ｍは１以上の整数である。

本実施例は、４キャリアのＷ−ＣＤＭＡ（Wide-Code Division Multiple Access）信号を送信する無線送信機（無線基地局）に本発明を適用したものである。本実施例では、工場出荷時のような運用中でないときの調整工程を高速化するために、特殊な試験信号を用いて歪補償係数を更新するアルゴリズムを更に備える。なお、本実施例は本発明の一例に過ぎず、本発明は本実施例の説明の中で具体的に記載された数値、処理順序、実現手段（ハードウェア）に限定されるものではなく、異ならせてもよい。

図３は本実施例の無線送信機の構成図であり、ベースバンド処理以降の送信系及びそれに付随する戻り系のみ図示している。
デジタル変調部１は、入力された各キャリアのベースバンド信号（ＩＱ信号）に対し、帯域制限、デジタル直交変調等をした後、合成して出力する。デジタル変調部１の出力はＩＦ（Intermediate Frequency）帯のＩＱ信号になっている。
歪補正部２１は、デジタル変調部１の出力に対し、アフィン変換を用いてＤＣオフセット、ＩＱゲイン比、直交度ずれの補正を行うほか、ＤＰＤ（Digital PreDistortion）処理を行う。
Ｄ／Ａ変換器２２は、歪補正部２１から入力されるデジタル信号のＩ相、Ｑ相それぞれをアナログ信号に変換する。
ＬＰＦ２３は、Ｄ／Ａ変換器２２の出力から、目的のＩＦ周波数帯以外の周波数成分を除去する。
アナログ直交変調器３は、ＬＰＦ２３の出力を用いてアナログ直交変調を行い、目的のＲＦ（Radio Frequency）帯の変調波信号（実信号）を出力する。
電力増幅器４は、アナログ直交変調器３の出力を無線送信に必要な電力まで電力増幅を行う。
ミキサ５１は、電力増幅器４の出力の一部が入力されると、ＩＦ周波数へダウンコンバートする。
帯域制限フィルタ５２は、ミキサ５１の出力に対し、目的のＩＦ周波数帯以外の周波数成分を除去する帯域制限を行う。
Ａ／Ｄ変換器６２は、帯域制限フィルタ５２から入力されるアナログ信号をデジタル信号に変換する。
デジタル直交検波器６１は、Ａ／Ｄ変換器６２の出力をデジタル直交検波し、デジタル変調部１の出力と等しいＩＦ周波数を有するＩＱ信号を出力する。
制御部７０は、ＤＣオフセット、ＩＱゲイン比、直交度ずれを検出し、４つの歪係数ａ’、ｂ’、α’、ｓｉｎθ’を更新して出力する。これらの検出は、運用時はデジタル変調部１の出力とデジタル直交検波器６１の出力に基づいて行われ、非運用時（工場調整時等）は制御部７０が歪補正部２１に与える特殊な試験信号とデジタル直交検波器６１の出力に基づいて行われる。
スイッチ６３は、歪補正部２１の入力を、運用時にはデジタル変調部１の出力に接続し、工場調整時には制御部７０の出力する試験信号に接続する。

次に各部の詳細な構成を説明する。
デジタル変調部１には、チップレート（３．８４ＭＨｚ）をサンプリング周波数とするデジタル複素ベースバンド信号（ＩＱ信号）が４キャリア分入力される。各デジタル複素ベースバンド信号は、拡散符号で多重化された複数チャネルの合成信号であり、各チャネルは夫々電力制御され異なる振幅を持つので、各デジタル複素ベースバンド信号はIQ平面上で任意の値を取り得る。各デジタル複素ベースバンド信号はまず、４個のＦＩＲフィルタによりＩ、Ｑ成分に対して個別にルートロールオフ特性のフィルタリングを夫々施され、サンプリング周波数が９２．１６ＭＨｚ（３．８４ＭＨｚの２４倍）までオーバサンプルされるとともに、イメージ成分は除去される。次に、各キャリアのＦＩＲフィルタの出力（ＩＱ信号）は、（ｃｏｓ(２πｆ_ｉ)，ｓｉｎ(２πｆ_ｉ)），（ｉ=１..４）で表される複素ローカル信号とそれぞれ複素乗算される。複素乗算しているので、これによる新たなイメージの発生はなく、単に周波数がＩＦ帯に変換される。ｆ１〜ｆ４は例えば、１５．３６、２０．３６、２５．３６、３０．３６ＭＨｚである。次に、各キャリアの複素乗算出力（ＩＱ信号）は加算的に合成される。最後に、合成出力は、ピーク付近の信号を窓関数の重み付きで抑圧するリミッタ（窓関数方式）によりピーク抑圧処理を施され、デジタル変調部１の出力となる。

歪補正部２１は、ＤＰＤ部６４とアフィン変換器２とを直列に接続した構成をしている。ＤＰＤ部６４は、入力されたＩＦ信号の瞬時電力を算出し、その電力に応じた歪を歪補償テーブル（ＬＵＴ）から読み出して入力されたＩＦ信号に乗算する。歪補償テーブルには電力増幅器４等で発生する非線形歪の逆特性が記憶されている。アフィン変換器２は従来と同一の構成で図２に示す通りである。ＤＰＤ部６４の歪補償テーブルおよびアフィン変換器２の４つのアフィン変換器係数ａ、ｂ、ｔａｎθ、１／（αｃｏｓθ）は、歪が小さくなるように制御部７０により更新される。ＤＰＤ部６４やアフィン変換器２の入出力はリアルタイムに行われるが、歪補償テーブルや係数の更新はバッチ処理でよい。

アナログ直交変調器３は、図１のアナログ直交変調器３と同一であり従来と変わらない。図１において局部発振器３１は、キャリアとなるＲＦ帯の正弦波を発生する。移相器３２は、局部発振器３１の出力を位相をπ／２シフトする。乗算器３３および３４は、ＬＰＦ２３出力のＩ相およびＱ相と、局部発振器３１出力および移相器３２出力とをそれぞれ乗算する。加算器３５は、乗算器３３および３４の出力を加算的に合成する。最後にＢＰＦ（図示せず）が、加算器３５出力を約1.95GHzの送信帯域のみ通過させ、アナログ直交変調器３の出力となる。アナログ直交変調器３は例えばＭＭＩＣ（Microwave Monolithic Integrated Circuit）により実現される。本実施例のようにＩ、Ｑ相を個別にＤ／Ａ変換し、アナログ直交変調する方式では、高いＣ／Ｎ（Carrier-to-Noise Ratio）が得られる。

ミキサ５１は、結合器により取り出された電力増幅器４の出力の一部が入力されると、局部発振器（図示せず）のローカル信号と乗算してＩＦ周波数へダウンコンバートする。なおここでの局部発振器はアナログ直交変調器３内の局部発振器３１と同一とは限らない。本実施例におけるミキサ５１〜制御部７０までの戻り系は、ＤＰＤと兼用のため少なくとも送信系と同程度の帯域幅が必要であり、デジタル直交検波を行う都合上Ａ／Ｄ変換器６２に２倍かそれ以上の帯域が必要となる。そのため戻り系のＩＦは送信系のＩＦより高くなっている。

帯域制限フィルタ５２は、ミキサ５１の出力に対し、目的のＩＦ周波数帯以外の周波数成分を除去する帯域制限を行う。目的のＩＦ周波数帯の帯域幅は、Ａ／Ｄ変換器６２のサンプリング周波数の１／２程度であり、中心周波数は例えば（３／４）×９２．１６ＭＨｚである。

Ａ／Ｄ変換器６２は、帯域制限フィルタ５２から入力されるアナログ信号を２×９２．１６ＭＨｚのサンプリング周波数でデジタル信号に変換する。

デジタル直交検波器６１は、Ａ／Ｄ変換器６２の出力に、完全直交、等振幅の関係にあるデジタルローカル信号ｃｏｓ(２πｆｂ)およびｓｉｎ(２πｆｂ)を乗算し、乗算結果をそれぞれＩ相、Ｑ相として出力する。ｆｂは例えば（１／２）×９２．１６ＭＨｚである。また、必要に応じ、デジタル直交検波器により発生する２倍波イメージ成分の削除及びＩＦ信号と同じサンプルレート（９２．１０ＭＨｚ）へのダウンサンプルをする。

制御部７０の内部構成を図４に示す。
バッファ７２、７３は、デジタル変調部１からの入力（ＩＦ信号Ｉ(ｔ)、Ｑ(ｔ))、およびデジタル直交検波器６１からの入力（ディジタル直交検波信号Ｉ’(ｔ)、Ｑ’(ｔ))をそれぞれ一時記憶する。バッファ７３は、読み出しタイミングが制御されるので可変遅延手段として機能する。
ＤＬＬ（Delay Locked Loop）７１は、バッファ７２、７３から一時記憶された信号をそれぞれ読み出し、信号間の相関が最大になるように読み出し（或いは書き込み）タイミングを制御する。ＤＬＬ７１内のスライディングコリレータ（ＳＣ）は、＜式１＞で表されるような複素共役乗算と、その乗算結果を重み付き平均とを行っており、ＳＣ出力の実部、虚部をＳＣ出力の大きさで除算したものが＜式２＞＜式３＞におけるｃｏｓφ、ｓｉｎφにそれぞれ相当する。送信系と戻り系で共通の原振に基づく局部発振信号を用いている場合、φの変動はほとんど無いので、ｃｏｓφ、ｓｉｎφをサンプル毎に常時更新して出力する必要は必ずしもない。
デシメータ７４は、ＤＬＬ７１により読み出されたディジタル直交検波信号を間引くことにより、サンプルレートをチップレート（すなわち変調信号のサンプルレート）の２〜４倍程度まで下げる。なぜならば、サンプルレートがそれ以上あっても、同じ変調信号について重複して計算しているだけで統計上意味がなく、精度もあまり向上しないからである。
乗算器７５は、デシメータ７４から出力されたディジタル直交検波信号に＜式２＞＜式３＞の演算を施し、位相回転を補償する。
線形歪検出部７６は、乗算器７５出力を使って＜式４＞〜＜式７＞の演算を行い、長期間平均する時間毎にａ’、ｂ’、α’、ｓｉｎθ’を出力する。シミュレーションによれば、線形歪を６０ｄＢｃ以上抑圧するためには、長期間平均を５０００チップ程度（４０９６チップ以上が一つの目安であり、サンプル数としてはその２〜４倍程度）行う必要がある。長期間平均は、重み付き平均で行うより、前回のアフィン変換係数の更新以降の全サンプルを足しこみ最後にサンプル数で割ったほうが収束性の面からも良い。
係数更新部７７は、＜式８＞〜＜式１３＞の演算を行い、４つのアフィン変換係数を更新して出力する。なお〈式１１〉は以下の〈式１１’〉のようにも解釈できる。最初の近似はテイラー展開を意味し、２番目の近似はｓｉｎθ≒θ、およびｃｏｓθ_nを１に近似してμの中に組み入れたことによる。
ｓｉｎθ_ｎ＋１＝ｓｉｎ（θ_ｎ＋μθ’）
≒ｓｉｎθ_ｎ＋ｃｏｓθ_ｎ・μθ’
≒ｓｉｎθ_ｎ＋μｓｉｎθ’ …〈式１１’〉
この他、θ→０、α→１において適切な近似を与えるものであれば適宜近似を用いることができる。本実施例では、４つのアフィン変換係数ａ、ｂ、ｔａｎθ、１／（αｃｏｓθ）は、アフィン変換器２で補償し切れなかった残留歪を表す歪係数ａ’、ｂ’、α’、ｓｉｎθ’から直接更新されるのではなく、直交変調器３の歪の逆特性（或いは歪そのもの）を示すパラメータａ_ｎ、ｂ_ｎ、α_ｎ、ｓｉｎθ_ｎをまず真値に近づけるように更新し、求まったパラメータから一意にアフィン変換係数を決定している。つまりパラメータを介してアフィン変換係数を更新している。
ＤＰＤ制御部７８は、ＤＬＬ７１により遅延を等しくされた送信系及び戻り系の信号を入力され、戻り系信号に含まれる歪成分が最小になるようにＬＵＴを更新する適応制御を行う。図４では戻り系の信号をＦＦＴ（高速フーリエ変換）し、帯域外電力を歪成分として評価するものを例示しているが、これに限らず、送信系及び戻り系の信号の差分を誤差ベクトルとして検出するものでもよい。
試験信号発生部７９は、非運用時の歪検出に使用する試験信号を発生する。試験信号の詳細は後述する通りであるが、デジタル変調部１にベースバンド信号として与えても、歪補正部２にＩＦ信号として与えても、どちらでも良い。

＜式８＞〜＜式１３＞の更新式により歪補償を行った場合の例を示す。図５は歪を受けた状態でＩ(t)=ｃｏｓωｔ、Ｑ(t)＝ｓｉｎωｔを送信した場合（歪量：ａ’＝０．３、ｂ’＝０．７、α＝０．８、θ＝−π／８）、図６は本提案の歪補償を行った場合のシミュレーション結果である。係数としてμ＝1／64、ｍ＝２を用いて逐次更新すれば、最終的にはＣ／Ｎ＝６０ｄＢ以上取れることが確認できた。

次に、本実施例の特徴である、特殊信号を用いた歪補償係数更新アルゴリズムについて説明する。
一般に、図３に示される送信系信号と戻り系信号の間には遅延、レベル差、位相差が発生し、その値はアナログ回路を含んでいるために未知である。遅延、レベル差は独立に検出・補正が可能であるが、位相差はＤＣオフセット、ＩＱゲイン比、直交度ずれが存在すると正しく検出できない。逆にＤＣオフセット、ＩＱゲイン比、直交度ずれは位相差が存在すると正しく検出できない。このため、［発明を実施するための最良の形態］に記載した歪補償直交変調器では位相差φを求めた上でＤＣオフセットａ，ｂ、ＩＱゲイン比α、直交度ずれθ、位相差φの４つの誤差項目に対して少しずつ補正をかけていき、最適値へと追い込んでいる。しかし、４つの誤差項目を一緒に少しずつ最適値へと追い込む方法では、それらの誤差が未知のまま始めると、各誤差の検出時間（検出値の収束時間）が長くなってしまう。
そこで本実施例では、矩形波の試験信号を用いてより直接的に歪検出を行う。矩形波信号を用いた歪検出方法を（i）ＤＣオフセット、（ii）ＩＱゲイン比、（iii）直交度ずれの３つに分けて説明する。

(i)ＤＣオフセットの検出方法
まず入力信号として図７に示すような試験信号を送出する。ここで矩形波の振幅、周期は送信増幅器装置システムに対して最適なものをとればよい。直交検波された戻り系信号は、送信信号に対して位相がずれた矩形波信号となる。ここで図８に示すように、送信信号はＩＱ平面上でＩ軸（もしくはＱ軸でも問題はない）上にある原点を挟んで対称な位置にある２点が送信されている。この２点は戻り系側ではＤＣオフセットが重畳し位相がずれた位置（座標）にくる。よって戻り系信号の２点の中点を求めることにより、ＤＣオフセットの大きさが判明する。ＤＣオフセットの大きさが判明したので、この大きさをもつベクトルを任意の位相に設定して、再度同じ矩形波信号を送信し、戻り系信号の２点の中点が最も原点に近づいたときの位相がＤＣオフセットの位相となる。従って、検出したＤＣオフセットの大きさと位相からＩ相、ならびにＱ相のＤＣオフセット値が決定される。中点は、適当に２点をシンボル判定して２点夫々の平均値の平均により求めても良いが、２点の出現確率が等しくなるような平均時間（例えば矩形波周期の倍数）とすれば、測定した全サンプルの単なる平均値でもよい。また、試験信号と戻り系信号の矩形波の立上りの遅延時間を計測すれば、遅延のおよその値が求まり、ＤＬＬ７１に初期値として与えることができる。

ＤＣオフセットを補正する前後の周波数スペクトル図を図１２に示す。このスペクトル図は計算機シミュレーションで得られたアナログ直交変調器出力信号の周波数スペクトル図である。信号はＷ−ＣＤＭＡの１キャリア（キャリア周波数224.64MHz）である。補正前スペクトルにおいてセンター周波数230.4MHzの位置に見えるＤＣ成分（ＤＣオフセットの存在によって現れる）が補正後にノイズフロア付近のレベルまで落ちているのが分かる。

(ii) ＩＱゲイン比の検出方法
入力信号として図７に示すようなＤＣオフセット検出時と同じ試験信号をＩ相、Ｑ相１度ずつ送出する。まずＩ相のみ矩形波信号を送信したときに図９に示すように戻り系で検出したＩＱ平面上の２点の距離がＩ相ゲインとして検出される。同様にＱ相のみ矩形波信号を送信したときに戻り系で検出したＩＱ平面上の２点の距離がＱ相ゲインとして検出される。Ｉ相ゲインとＱ相ゲインの比を求めることにより、ＩＱゲイン比が検出される。
ＩＱゲイン比を補正する前後の周波数スペクトル図を図１３に示す。このスペクトル図は図１２と同様の計算機シミュレーションで得られたものである。補正前スペクトルにおいてセンター周波数230.4MHzの反対側の周波数(236.16MHz)に見える成分（ＩＱゲイン比によって現れる）が補正後にノイズフロア付近のレベルまで落ちているのが分かる。

(iii) 直交度ずれの検出方法
入力信号として図１０に示すようなＩ、Ｑ相が１周期毎に異なる振幅で交互に励振される矩形波信号を送信する。戻り系では図１１に示すようにＩＱ平面上に４点が検出される。Ｉ相側に対応する２点を結ぶ線とＱ相側に対応する２点を結ぶ線の直交度がずれてでてくるので（Ｉ相とＱ相は振幅値の違いによって区別可能）、４点の座標から直交度ずれθが検出される。
具体的には、２点差ベクトルをＩ、Ｑ相夫々求め、差ベクトルの内積を正規化（大きさを１にする）すればｃｏｓ（π／２−θ）＝ｓｉｎθが得られる。Ｉ、Ｑ相の区別は信号点の原点からの距離により行えば実用上問題ないが、もしｓｉｎθが０に近い値となったときは、原点からの距離が２番目と３番目の信号点のＩ、Ｑ判定を入れかえればよい。或いは、試験信号の送信タイミングと対応させれば容易に区別できる。
直交度ずれを補正する前後の周波数スペクトル図を図１４に示す。このスペクトル図は図１２と同様の計算機シミュレーションで得られたものである。補正前スペクトルにおいてセンター周波数230.4MHzの反対側の周波数(236.16MHz)に見える成分（直交度ずれによって現れる）が補正後にノイズフロア付近のレベルまで落ちているのが分かる。

本実施例によれば、非運用時には矩形波信号を用いてＤＣオフセット、ＩＱゲイン比、直交度ずれの検出・補正を従来よりも短時間で行うことが可能である。また位相差、ＤＣオフセットの検出を単独で行うことができるので検出の精度が向上する。これらを補正した後、位相差の単独での検出・補正も可能である。また運用時には、アフィン変換係数はその時点で最適と思われる値に常に保たれるので、アフィン変換係数に摂動を与え残留歪の変化をロックインアンプなどで検出する方法に比べ、収束時の残留歪が少なく、信号品質が厳しく規定される移動通信用基地局装置への応用に好ましい。

本実施例は、［発明を実施するための最良の形態］で説明した以外のアフィン変換でも歪を補正できることを説明する。図２のアフィン変換器で行われるアフィン変換や、アナログ直交変調器で発生する線形歪は、一般には次の＜式１４＞、＜式１５＞で表される。

本発明の目的は＜式１５＞で表されるアナログ直交変調器の線形歪、すなわちＤＣオフセット、ＩＱゲイン比、直交度ずれを補償する補償行列Ｌ＝［ｌ_ｉｊ］を求めることである。ＤＣオフセットｃ、ｄは、ｃ、ｄをＬで線形変換して−１を乗算したａ’、ｂ’により除去でき、ＤＣオフセットが変化しても歪補償行列Ｌは影響を受けないことが容易に理解できるので、簡単のために無視すれば、本発明の目的は歪行列Ｍ＝［ｍ_ｉｊ］に対し行列の積ＭＬを直交行列（直交変換）にする行列Ｌを求めることと言える。Ｌ＝Ｍ^−１を求めれば、ＭＬ＝Ｅ（単位行列）は直交行列となる。Ｍとして任意の１行または１列の要素に１、０を持つ行列（ＭＬの大きさと回転の自由度を奪ったことに相当する）を考えると、例えば、

ならばｌ_１２＝−ｍ_２１ｍ_２２、ｌ_２２＝１／ｍ_２２である。従って図２の線形変換はｍ_１２＝−αｓｉｎθ、ｍ_２２＝αｃｏｓθで与えられる線形歪の逆変換だったことが分かる。また、

もＭＬ＝Ｅとなり、

におけるｌ_２１＝−ｍ_２１／ｍ_２２、ｌ_２２＝１／ｍ_２２もＭＬ＝Ｅとなり、ｌ_２１＝ｔａｎθ、ｌ_２２＝１／（αｃｏｓθ）、ｍ_２１＝−αｓｉｎθ、ｍ_２２＝αｃｏｓθとおいた線形変換で図２を置き換えることもできる。
上記のように様々な類型があるが、直交状態からθずらすのか、θずれた座標を直交化するのかといったθの測り方による相違もある。一般に前者と後者の測り方ではθの値は異なり、例えば＜式１７＞において、Ｍのθの符号を反転させ、αの逆数をとってもＬに一致しないが、θ→０、α→１とすると一致する。

また補償行列Ｌは歪行列Ｍの逆行列でなくてもよく、＜式１６＞のＭに対し、ｌ_１１＝１、ｌ_１２＝−ｍ_２１、ｌ_２１＝０、ｌ_２２＝（１＋ｍ_２１ ^２）／ｍ_２２、或いは、ｌ_１１＝｛−ｌ_１２（ｍ_２２＋ｍ_２１ｌ_１２）／ｍ_２１｝^１／２、ｌ_１２＝−ｍ_２１ｍ_２２／（１＋ｍ_２２ ^２）、ｌ_２１＝０、ｌ_２２＝１で与えられるＬでもＭＬを直交行列にできる。またその反対に、＜式１６＞のＬは、任意の歪行列Ｍに対しＭＬを直交行列（ただし大きさは正規化されていない）にすることができる。従って本発明に用いるＭ及びＬとして任意の類型を採用してよい。例えばｍ_２１＝−αｓｉｎθ、ｍ_２２＝αｃｏｓθなる歪Ｍに対しては、

となる。しかし、１／ｃｏｓθ＝２−（１−ｓｉｎ２θ）等の近似を用いたとしても、逆行列のＬに比べ式が複雑になりがちである。

実際には未知のＭに対し、＜式１６＞のような２つの要素が１、０で固定され、ｓｉｎθをαをパラメータとする行列Ｌで補償するのであるが、［発明を実施するための最良の形態］のように反復計算により最終的なＬを求めるのであれば、Ｌの補正値は、全てのθ、αにおいて正確にＭＬを直交行列化できなくてもよい。つまり収束時（θ→０、α→１）においてＭＬが直交行列に限りなく近づくようなＬであればなんでもよい。そのため、θの測り方の違い等も問題ではなく、行列Ｌは［発明を実施するための最良の形態］のように計算が容易なほうが良い。

更新の仕方は原理的には、新しく求まったＬ’（補正値）を現在のＬ(n)に左から掛けてＬ(n+1)へ更新し、新しく求まったａ’、ｂ’の線形変換Ｌ^−１(n+1)を現在のａ_ｎ、ｂ_ｎに足してａ_ｎ＋１、ｂ_ｎ＋１に更新する。
また、［発明を実施するための最良の形態］では、直交変調器３のトータルの歪の逆特性をパラメータとし、パラメータの真値を反復計算で求めてから、一意にアフィン変換係数に変換している。
別の近似として、例えばθ＝０、α＝１において値が０で、その近傍において、Ｌ’（又はＬ(n+1)＝Ｌ’Ｌ(n)）と同符号の微係数（θ、αの偏微分係数）を持ち、微係数の大きさが前述のＬの微係数にステップサイズμ等を乗算した値を下回るような単純な関数ｆ（θ，α）を、現在のＬ(n)に直接足しこむことも考えられる。ｆ（θ，α）としては、θ＝０、α＝１近傍にて収束に十分な精度が得られればどんな近似を用いても良い。一例として、以下の更新式を＜式１０＞〜＜式１３＞の代わりに用いることができる。

初期値のＬ(0)は［発明を実施するための最良の形態］と同様に求めている。

本実施例では、先の実施例１で述べたＤＬＬ7１およびその周辺の詳細構成を説明する。図１９は本実施例のＤＬＬ7１'およびその周辺の構成図である。本実施例は、線形歪の検出に必要とされる送信系及び戻り系信号間の高精度の遅延合わせを行うために、非整数遅延フィルタ（ＦＤＦ：Fractional Delay Filter）を備えた点などを特徴とする。以下図１９を参照して説明するが、特に断らない限り本実施例も図４に示された構成を有するものとする。
72’および73’はデュアルポートメモリ（ＤＰＭ）であり、実施例１のバッファ72、73に相当する。デュアルポートメモリはアドレスバス及びデータバスからなる２つのポートA及びＢを有し、各ポートから独立にアクセスが可能なものである。ＤＰＭ72’および73’は、ＩＦ信号I(t),Q(t)と、デジタル直交検波信号I(t)',Q(t)'とがポートＡより夫々入力され、アドレス発生器701により共通に与えられる書き込みアドレスにより同じアドレスに夫々記憶する。この動作は常時行っている。
アドレス発生器702は、ＤＰＭ72’および73’のポートＢに読み出しアドレスを与える。ただし、ＤＰＭ73’に与えられるアドレスは、オフセット付与部703によりオフセットが付され、このオフセットを調整することにより、ＤＰＭ72’および73’に一次記憶されて読み出される信号の相対的な遅延時間を変化させることができる。
ＦＤＦ705は、Ｉ相、Ｑ相独立のＦＩＲ（Finite Impulse Response）フィルタで構成され、ＤＰＭ72'から読み出された信号を入力されると、タップ数の半分のサンプル数の時間に近い遅延を行って出力する。遅延時間は与えられるタップ係数によって決まり、公知の方法により１サンプル時間以下の単位で遅延時間を制御する。
ディレイ711は、ＦＤＦ705の出力を１サンプル時間(Ts)だけ遅延し、ＤＬＬ本体およびＤＰＤ制御部78（図４参照）へ送信系信号として出力する。ディレイ711は無くてもよい。
ディレイ715は、ＤＰＭ73'の出力を１サンプル時間(Ts)だけ遅延し、デシメータ74（図４参照）およびＤＰＤ制御部78等へ戻り系信号として出力する。

ＤＬＬ本体では、送信系信号と戻り系信号と意図的に±Ｔｓずらしたときのそれぞれの相互相関値パワーの差が０になるように、ＦＤＦに設定する遅延時間を合わせこんでいく。
まず、ディレイ712、713がＤＰＭ73'の出力をそれぞれ2Ts、Ts遅延して出力し、乗算器721〜723が、ディレイ711の出力と、ディレイ712、ＤＰＭ73'、ディレイ713の出力とをそれぞれ複素乗算して出力する。
平均化部731〜733は、乗算器72 1〜723の出力を予め決められたサンプル数（例えば256）だけ累積加算して、それぞれレイトパス(late path)、アーリパス(early path)、ノーマルパス(normal path)相関値として出力する。平均化部731〜733および734〜736は同一の構造を有し、731のみ内部構成を図示してある。
正規化部741は、平均化部733が出力するノーマルパス相関値の大きさに基づき、平均化部731〜733が出力する各相関値の大きさを正規化してそれぞれ出力する。これにより相関値を、振幅に依存せず遅延時間誤差のみを反映する値に近づける。また、正規化されたノーマルパス相関値は、そのＩ相がcosφ、Q相がsinφとなので、位相回転φの補償量として乗算器75（図４参照）へ出力される。
電力化部751,752は、正規化部741で正規化されたレイトパスおよびアーリパス相関値を入力されると、それらのＩ相、Ｑ相の自乗和を算出してそれぞれ出力する。
加算器761は、電力化部751から出力されたレイトパス相関値パワーから、電力化部752から出力されたアーリパス相関値パワーを減算して出力する。加算器761の出力は、送信系信号が戻り系信号より遅れると正、進むと負となる。
なお、以上説明した構成と類似のものがディレイ714、715、乗算器724〜726、平均化部734〜736、正規化部744、電力化部754,755、加算器762により構成され、自己相関に関しても同様に相関値パワーの差を算出して加算器762より出力する。
加算器763は、加算器761の出力から加算器762の出力を減算して出力する。ＣＤＭＡ信号といえども自己相関は完全に０ではないので、自己相関成分を減算して除去することにより、相互相関値を遅延時間誤差のみを反映する値に更に近づける。
平均化部738は、加算器763の出力を予め決められた数（例えば８）だけ累積加算して、出力する。
制御部770は、平均化部738の出力の符号を判定し、正であればＦＤＦ705に設定する遅延を予め定める量（例えばTs/4）減らし、負であれば増やすような指示信号を出力する。もし、ＦＤＦ705の可変範囲を超えるようであれば、オフセット付与部703に設定するオフセット量を制御してもよい。
タップ係数記憶部772は、さまざまな遅延時間に対応するタップ係数を記憶しており、制御部770の指示にしたがってＦＤＦ７０５にタップ係数を設定する。本実施例では、256×8＝2048サンプル毎にＦＤＦ705のタップ係数が更新されることになる。

初期線形歪検出部80は、実施例１で述べたように、非運用時に試験信号（インパルス相当信号や、後述の実施例４のような無信号も含みうる）を用いてアフィン変換パラメータの初期値ａ₀，ｂ₀，α₀、ｓｉｎθ₀を算出し、係数更新部77へ出力する。具体的には初期線形歪検出部80は、ＤＰＭ73’の書き込みアドレス、読み出し信号、および試験信号発生部79からの試験信号のタイミング信号を入力され、タイミング信号入力時の書き込みアドレスに対応するような読み出しアドレスをオフセット付与部703を介してＤＰＭ73'に与え、ＤＰＭ73'の読み出し信号に対して平均、あるいは判定されたシンボル別の平均などを行ってパラメータの初期値を算出する。また、送信系信号と戻り系信号の間の遅延時間差を粗い精度で検出し、検出された遅延時間に相当するアドレスオフセット量をオフセット付与部703に設定する。

本実施例のＤＬＬ7１’においてレイトパス、アーリパスに与える時間差は、通常はTc/2(チップレートの逆数の半分)なのに対し、Ts（サンプルレートの逆数であり、例えば１／184.32MHz）とかなり小さい。各パスに与える時間差はTsに限らないが、ＩＦ信号I(t),Q(t)の帯域幅の２倍の逆数以下で、且つＦＤＦの遅延時間の可変ステップ単位の２倍以上であることが望ましい。
またＦＤＦ705の替わりに、アップサンプルフィルタのより補間を行ってサンプルレートをｎ倍し、任意のタイミングでｎサンプル毎に取り出すことでダウンサンプルしてもよい。
またＤＰＭ72’、73’は、書込み及び読出しを非同期で行うために用いているが、書込みと読出しを同時に行わなければデュアルポートである必要はない。

図１６には、本実施例に係る補償器が有する補正回路の構成例を示してある。
本例の補正回路では、Ｉ相の入力信号Ｉｉｎ及びＱ相の入力信号Ｑｉｎに対して次のような演算処理が行われて、Ｉ相の出力信号Ｉｏｕｔ及びＱ相の出力信号Ｑｏｕｔが得られる。
Ｉ相については、乗算器２０１により、Ｑ相の入力信号Ｑｉｎと直交度補正値ｔａｎθとを乗算する。加算器２０２により、Ｉ相の入力信号Ｉｉｎと乗算器２０１による乗算結果（Ｑｉｎ×ｔａｎθ）とを加算する。乗算器２０３により、加算器２０２による加算結果｛Ｉｉｎ＋Ｑｉｎ×ｔａｎθ｝とＩ相ゲイン補正値Ｉｇａｉｎとを乗算する。加算器２０４により、乗算器２０３による乗算結果Ｉｇａｉｎ｛Ｉｉｎ＋Ｑｉｎ×ｔａｎθ｝とＩ相ＤＣオフセット補正値Ｉｄｃとを加算する。加算器２０４による加算結果がＩ相の出力信号Ｉｏｕｔとなる。

乗算器２０５により、Ｑ相の入力信号Ｑｉｎと直交度補正値（１／ｃｏｓθ）とを乗算する。乗算器２０６により、乗算器２０５による乗算結果｛（１／ｃｏｓθ）×Ｑｉｎ｝とＱ相ゲイン補正値Ｑｇａｉｎとを乗算する。加算器２０７により、乗算器２０６による乗算結果｛Ｑｇａｉｎ×（１／ｃｏｓθ）×Ｑｉｎ｝とＱ相ＤＣオフセット補正値Ｑｄｃとを加算する。加算器２０７による加算結果がＱ相の出力信号Ｑｏｕｔとなる。
以上のように、次の式が成り立つ。
Ｉｏｕｔ＝Ｉｇａｉｎ｛Ｉｉｎ＋Ｑｉｎ×ｔａｎθ｝＋Ｉｄｃ
Ｑｏｕｔ＝Ｑｇａｉｎ×（１／ｃｏｓθ）×Ｑｉｎ＋Ｑｄｃ

本例では、Ｉ相のＤＣオフセットの値或いは補正値やＱ相のＤＣオフセットの値或いは補正値を検出する構成及び方法の一例を示す。
まず、本例におけるＤＣオフセットを定義する。
本例では、デジタル処理された信号がＤ／Ａコンバータを通ってアナログ信号へ変換される際に発生する直流成分と、アナログ直交変調器を通って直交変調されるときに発生する基準周波数信号の漏れ（キャリアリーク）の両方を総称してＤＣオフセットと呼ぶ。

図１６に示される補正回路において、Ｉ相ＤＣオフセット補正値Ｉｄｃ及びＱ相ＤＣオフセット補正値Ｑｄｃを変化させて適当な値に設定することにより、入力信号に対して発生するＤＣオフセットを打ち消す（キャンセルする）ことができる。
これを実現するために、本例では、変調波などの希望波の送信信号レベルを０としたときにＤＣオフセットそのものの大きさが測定されることを利用する。具体的には、希望波の送信を停止してつまり希望波の送信レベルを０として、Ｉ相オフセット補正値ＩｄｃやＱ相ＤＣオフセット補正値Ｑｄｃを変化させながら回路に与えることで、完全にＤＣオフセットを消すことができる補正値を検出する。

ここで、図１８（ａ）に示されるようなＤＣオフセットの成分は、図１８（ｂ）に示されるように、ＩＱ平面で見ると、Ｉ相成分とＱ相成分に分離して考えることができる。このため、Ｉ相成分とＱ相成分のそれぞれについてＤＣオフセットの逆相成分を補正値として与えることにより、ＤＣオフセットを除去することができる。このようなＤＣオフセットをキャンセルする補正値は、Ｉ相とＱ相とでそれぞれ一つずつであり、１組しか存在しない。
例えば、このような補正値の正解値を発見するために、まず、図１８（ｃ）に示されるように、Ｑ相補正値を固定したままＩ相補正値を変更して、フィードバック受信電力値が最小となるＩ相補正値を発見し、その後に、図１８（ｄ）に示されるように、Ｉ相補正値をその正解値に固定したまま、Ｑ相補正値を変更してフィードバック受信電力値が最小となる組み合わせを発見する方法が考えられる。しかしながら、このような方法では、Ｉ相の検索とＱ相の検索を別々のステップで行って、Ｉ相の補正値とＱ相の補正値を個別に探すため、時間がかかってしまうといった不具合がある。

そこで、本例では、Ｉ相ＤＣオフセット補正値ＩｄｃとＱ相ＤＣオフセット補正値Ｑｄｃを短時間で効率良く検出する構成及び方法の一例を示す。
図１７（ａ）、（ｂ）を参照して、このような検出を行うためのアルゴリズムの一例を示す。
本例のアルゴリズムでは、Ｉ相の補正値とＱ相の補正値を同時に変化させて正しい補正値を検索する。
具体的には、まず、図１７（ａ）に示されるように、ＩＱ平面上に正方形上に２５個の点を設ける。これら各点間の距離は均等であり、例えば、Ｉ軸方向に沿って隣り合う２点間の距離（格子間距離）及びＱ軸方向に沿って隣り合う２点間の距離（格子間距離）をＳＤＣとする。図１７（ａ）の例では、例えば原点に位置する１番目の点を中心として、その周りに、一辺の長さが（２×ＳＤＣ）である正方形を形成する２番目から９番目までの８点が設けられ、その周りに、一辺の長さが（４×ＳＤＣ）である正方形を形成する１０番目から２５番目までの１６点が設けられている。この一番外側の格子からなる正方形の領域を、仮り探索範囲と呼ぶ。

次に、これら各点について、１番目から２５番目まで順番に、各点が有するＩ相成分の値及びＱ相成分の値をそれぞれＩ相ＤＣオフセット補正値Ｉｄｃ及びＱ相ＤＣオフセット補正値Ｑｄｃとして設定して、フィードバック信号の電力が最小となるつまり補正後のＤＣオフセットが最小となるＩ相ＤＣオフセット補正値Ｉｄｃ及びＱ相ＤＣオフセット補正値Ｑｄｃの組を探す。
これにより、２５点の中から補正後のＤＣオフセットが最小となる点を検出した場合には、この点を選択して、続く処理を行う。図１７（ａ）の例では、３番目の点が選択されている。

続く処理では、図１７（ｂ）に示されるように、前回に選択した点を中心として、Ｉ軸方向に沿って隣り合う２点間の距離（格子間距離）及びＱ軸方向に沿って隣り合う２点間の距離（格子間距離）を前回と比べて小さくして、前回と同様に正方形上に２５点を設ける。図１７（ｂ）の例では、図１７（ａ）に示される３番目の点を中心として、前回の半分の格子間距離（つまり、１／２×ＳＤＣ）で、１番目から２５番目までの２５点を設けている。なお、格子間距離を前回と比べて小さくする割合としては、種々な割合が用いられてもよく、例えば、１／４倍などが用いられてもよい。が、通常は前回の格子間距離の２倍の長さを有する正方形を新しい探索領域とする。

次に、前回と同様にして、２５点の中で、そのＩ相成分及びＱ相成分をＩ相ＤＣオフセット補正値Ｉｄｃ及びＱ相ＤＣオフセット補正値Ｑｄｃとして設定した場合に補正後のＤＣオフセットが最小となる点を検索して、その点を選択する。
このような処理手順を繰り返して行うことで、Ｉ相ＤＣオフセット補正値Ｉｄｃ及びＱ相ＤＣオフセット補正値Ｑｄｃのずれ範囲を徐々に狭めていき、適当な時点で、選択された点のＩ相成分及びＱ相成分を最適なＩ相ＤＣオフセット補正値Ｉｄｃ及びＱ相ＤＣオフセット補正値Ｑｄｃとして採用する。例えば、最終的に点間距離（格子間距離）が１になったときにフィードバック電力値が最小であった点を最適な補正値として採用するようなことが可能である。

次に、本例のＤＣオフセット補正値の検出アルゴリズムにより行われる処理の手順の一例を示す。なお、本例では、格子間距離を１／４倍にしていく場合を示す。
（１）ＩＱ平面上の原点を中心にした正方形エリアに２５点の検索格子を設ける。各格子間の距離をＳＤＣとする。
（２）Ｉ相及びＱ相のＤＣオフセット補正値を（Ｉ，Ｑ）＝（０，０）として、つまり図１７（ａ）に示される１番目の点（原点）に設定して、送信レベルが０である信号を送信し、このときにおけるフィードバック信号の電力値を測定する。
（３）次に、Ｉ相及びＱ相のＤＣオフセット補正値を（Ｉ，Ｑ）＝（−ＳＤＣ，０）として、つまり図１７（ａ）に示される２番目の点に設定して、送信レベルが０である信号を送信し、このときにおけるフィードバック信号の電力値を測定する。

（４）次に、Ｉ相及びＱ相のＤＣオフセット補正値を（Ｉ，Ｑ）＝（−ＳＤＣ，−ＳＤＣ）として、つまり図１７（ａ）に示される３番目の点に設定して、送信レベルが０である信号を送信し、このときにおけるフィードバック信号の電力値を測定する。
（５）このように番号順に補正値を変更しながら、各点におけるフィードバック信号の電力値を測定し、２５点の中で当該電力値が最小であった１点つまり補正後のＤＣオフセットが最も小さい値となった１点を最小点として見つける。図１７（ａ）の例では、３番目の点を見つける。

（６）続いて、見つけた最小点を中心とした２５点を考える。このとき、本例では、格子間距離を、前回における２５点検索時に対して４分の１（つまり、１／４×ＳＤＣ）とする。
（７）そして、前回の最小点から開始して、今回の２５点について最小点を検索する。
図１７（ａ）の例の続きでは、まず、検索開始位置を前回における３番目の点である（Ｉ，Ｑ）＝（−ＳＤＣ，−ＳＤＣ）として、送信レベルが０である信号を送信し、このときにおけるフィードバック信号の電力値を測定する。次に、ＤＣオフセット補正値を（Ｉ，Ｑ）＝（−ＳＤＣ−１／４×ＳＤＣ，−ＳＤＣ）として、送信レベルが０である信号を送信し、このときにおけるフィードバック信号電力値を測定する。以降も同様に、２５点について検索する。
（８）このように、２５点の中でフィードバック信号の電力値が最小となる点を見つけて格子間距離を１／４倍にするという処理を、例えば格子間距離が１になるまで繰り返して行い、格子間距離が１であるときにフィードバック信号の電力値が最小であった点を最適点として採用する。

以上のように、本例の補償器では、次のようにして、入力される複素振幅信号のＤＣオフセットを補償する。
すなわち、ＤＣオフセット補正手段が、前記入力される複素振幅信号のＩ相成分及びＱ相成分にそれぞれＤＣオフセットのＩ相補正値及びＱ相補正値を与える。
レベル検出手段が、前記ＤＣオフセット補正手段により補正値が与えられた複素振幅信号をフィードバックして、当該フィードバック信号のレベルを検出する。
補正値制御手段が、前記レベル検出手段により検出されるレベルに基づいて、前記ＤＣオフセット補正手段により与える前記Ｉ相補正値及び前記Ｑ相補正値を制御する。
この場合に、前記補正値制御手段は、初期において、ＩＱ平面上に所定間隔で設けられた複数の点の中で、各点のＩ相成分値及びＱ相成分値を前記Ｉ相補正値及び前記Ｑ相補正値として前記ＤＣオフセット補正手段に設定した場合に前記入力される複素振幅信号のレベルが０であるときに前記レベル検出手段により検出されるレベルが最小になる点（最小点）を検索する。以降において、前記補正値制御手段は、前回に検索された点を今回の中心点とし且つ前記所定間隔を前回と比べて今回には小さくして、当該検索を１回以上行う。つまり、初期の検索も含めて、同様な検索を２回以上行う。そして、前記補正値制御手段は、最終的に検索された点のＩ相成分値及びＱ相成分値を前記Ｉ相補正値及び前記Ｑ相補正値として採用して、前記ＤＣオフセット補正手段に設定する。
従って、処理対象となる複素振幅信号に発生するＤＣオフセットを効率的に補償することができる。

ここで、本例では、図１６に示される補正回路に備えられたＩ相ＤＣオフセット補正値（Ｉ相補正値）を加算する加算器２０４の機能やＱ相オフセット補正値（Ｑ相補正値）を加算する加算器２０７の機能によりＤＣオフセット補正手段が構成されており、補正回路から出力される複素振幅信号に対してＤ／Ａ変換やアナログ直交変調が施された後の信号をフィードバックして当該フィードバック信号のレベルを検出する機能によりレベル検出手段が構成されており、図１７を参照して説明したような手法により当該検出されるレベルが小さくなるように補正回路に設定するＩ相ＤＣオフセット補正値及びＱ相ＤＣオフセット補正値を制御する制御部（図示せず）の機能により補正値制御手段が構成されている。

一例として、図３に示されるような無線送信機において、歪補正部２１に図１６に示されるような補正回路（ＤＣオフセット補正手段を含むもの）を備え、制御部７０にレベル検出手段や補正値制御手段を備えたような構成を用いることができる。
本例では、入力される複素振幅信号として、送信対象となる複素振幅信号が用いられる。また、本例では、入力される処理対象となる複素振幅信号に対して、まず、歪補正部２１によりＤＣオフセットのＩ相補正値及びＱ相補正値が与えられ、その後に、Ｄ／Ａ変換器２２によるＤ／Ａ変換やアナログ直交変調器３によるアナログ直交変調によりＤＣオフセットのＩ相成分値及びＱ相成分値が発生し、これらが総じて打ち消されることにより、出力される信号に含まれるＤＣオフセットが低減される。レベル検出手段は、このようにＤＣオフセットが低減された信号をフィードバックしてそのレベルを検出し、この場合に、入力される複素振幅信号のレベルが０であれば、検出されるレベルは残存するＤＣオフセットのレベルに相当する。本例では、制御部７０により、このレベルを検出して、このレベルが小さくなるように制御する。

また、レベル検出手段により検出されるレベルとしては、例えば、デジタル直交検波器６１の出力信号の電力のレベル、すなわちＩ相とＱ相の２乗和が用いられ、或いは、他のレベルが用いられてもよい。
また、補正値制御手段による最小点の検索に関して、初期の所定間隔としては種々な距離の間隔が用いられてもよく、また、検索毎に所定間隔を小さくしていく割合としては種々な割合が用いられてもよい。また、検索を行う対象となる複数の点の数としては、種々な数が用いられてもよく、例えば、全ての検索において同一であってもよく、或いは、検索の度に次第に減少させていくなど異なっていてもよい。また、検索を行う対象となる複数の点の配置としては、種々な配置が用いられてもよい。

また、最小点の検索を繰り返して行う回数としては、種々な回数が用いられてもよく、例えば、予め設定された回数だけ検索を繰り返す態様或いは所定間隔が予め設定された値になるまで検索を繰り返す態様を用いることや、又は、レベル検出手段により検出されるレベルが予め設定された閾値以下又は未満となるまで検索を繰り返す態様などを用いることができる。
また、複素振幅信号のレベルを０にする態様としては、例えば、完全に０であるときが用いられるのが好ましいが、実用上で有効であれば、完全に０ではないが小さいレベルであるようなときが用いられてもよい。

上記のように、本例の補償器の構成や方法では、Ｉ相及びＱ相のＤＣオフセットの値或いは良好な補正値を短時間で効率的に検索することができる。
本例の構成や方法は、例えば、無線送信機や歪補償直交変調器などの種々な機器、装置、システム等に適用することが可能である。
また、本例の構成や方法は、例えば、他の実施例で示した構成や方法と組み合わせて使用することも可能である。

本発明の最良の形態に係る常時更新型の歪補償直交変調器の構成図である。 従来及び本発明のアフィン変換器の構成図である。 実施例１の無線送信機の構成図である。 実施例１の制御部の構成図である。 実施例１のシミュレーションにおける、歪補償前の信号図である。 実施例１のシミュレーションにおける、歪補償後の信号図である。 実施例１の非運用時のＤＣオフセット検出に用いる試験信号及び戻り系信号の時間波形図である。 実施例１の非運用時のＤＣオフセット検出に用いる試験信号及び戻り系信号の信号点配置図である。 実施例１の非運用時のＩＱゲイン比検出に用いる試験信号及び戻り系信号の信号点配置図である。 実施例１の非運用時の直交度ずれ検出に用いる試験信号及び戻り系信号の信号点配置図である。 実施例１の非運用時の直交度ずれ検出に用いる試験信号及び戻り系信号の時間波形図である。 実施例１の非運用時のＤＣオフセット補正前後の周波数スペクトル図である。 実施例１の非運用時のＩＱゲイン比補正前後の周波数スペクトル図である。 実施例１の非運用時の直交度ずれ補正前後の周波数スペクトル図である。 従来の歪補償直交変調器の構成図である。 実施例４の補正回路の構成図である。 実施例４のＤＣオフセットの検索アルゴリズムによる処理を説明するための図である。 ＤＣオフセットの検出方法を説明するための図である。 ＤＬＬおよびその周辺の構成例を示す図である。

符号の説明

１ デジタル変調部、
２ アフィン変換器、
２１ 歪補正部、 ２２ Ｄ／Ａ変換器、 ２３ ＬＰＦ、
３ 直交変調器、
４ 電力増幅器、
５ 周波数変換器、
５１ ミキサ、 ５２ 帯域制限フィルタ、
６，６１ デジタル直交検波器、
６２ Ａ／Ｄ変換器、
７，７０ 制御部、
７２，７３ バッファ、 ７１ ＤＬＬ、 ７４ デシメータ、 ７５，２０１，２０３，２０５，２０６ 乗算器、
７６ 線形歪検出部、 ７７ 係数更新部、 ７８ ＤＰＤ制御部、 ７９・・試験信号発生部、
１３ Ｄ／Ａ、
２０２，２０４，２０７ 加算器、

Claims (4)

1. 入力された複素振幅信号Ｉ（ｔ）及びＱ（ｔ）をアフィン変換係数に基づいてアフィン変換し、補償済信号ａ（ｔ）及びｂ（ｔ）を出力するアフィン変換手段と、
   入力された前記補償済信号に基づき局部発振信号を直交変調し、実信号である変調波信号を出力する直交変調器と、
   入力された前記変調波信号若しくは前記変調波信号に周波数変換若しくは増幅の少なくとも一方が施された信号から搬送波成分を除去し、複素フィードバック信号Ｉ’（ｔ）及びＱ’（ｔ） を出力する直交検波手段と、
   前記複素フィードバック信号Ｉ’（ｔ）及びＱ’（ｔ）に残留する線形歪を歪係数として抽出し、前記歪係数を含んだ更新式に従って現在の前記アフィン変換係数を新しい前記アフィン変換係数に更新してアフィン変換手段に再設定する制御手段と、
   を有する歪補償直交変調器。
2. ＩＱ平面上の複数の点を信号点として有する複素試験信号を発生する試験信号発生手段と、
   入力された複素試験信号を、与えられたアフィン変換係数に基づいてアフィン変換し、補償済信号ａ（ｔ）及びｂ（ｔ）を出力するアフィン変換手段と、
   入力された前記補償済信号に基づき局部発振信号を直交変調し、実信号である変調波信号を出力する直交変調器と、
   入力された前記変調波信号若しくは前記変調波信号に基づく実信号から搬送波成分を除去し、複素フィードバック信号を出力する直交検波手段と、
   前記複素フィードバック信号に残留する線形歪を、ＤＣオフセットのＩ相成分、ＤＣオフセットのＱ相成分、ＩＱゲイン比、及び直交度ずれに夫々対応する４個の歪係数として抽出する線形歪検出手段と、を備える歪補償直交変調器であって、
   前記線形歪検出手段は、前記試験信号が有するＩＱ平面上で原点を中心に点対称の２点に対し、対応する複素フィードバック信号のIQ平面上での２点の中点と原点との距離を求め、前記中点と原点との距離に少なくとも基づいて前記ＤＣオフセットのＩ相成分及びＱ相成分を決定する処理と、
   前記試験信号が有するＩＱ平面上で原点を中心に９０度間隔で且つ点対称に配置された２点の組である４点に対し、対応する複素フィードバック信号のIQ平面上での各組の２点間の距離を夫々求め、前記各組の２点間の距離に基づいて前記ＩＱゲイン比を決定する処理と、
   前記試験信号が有するＩＱ平面上で原点を中心に９０度間隔で且つ点対称に配置された２点の組である４点に対し、対応する複素フィードバック信号のIQ平面上での各組の２点の連結線が互いに交差する角度の直角からのずれに相当する値を求め、前記直交度ずれを決定する処理と、を行うことを特徴とする歪補償直交変調器。
3. 複数の通信チャネルの送信を行う送信機において、
   入力されたＮ（Ｎは１以上の整数）キャリア分の複素ベースバンド信号に基づき、各キャリアに対応する周波数でデジタル変調を行って合成し、複素ＩＦ信号Ｉ（ｔ）及びＱ（ｔ）として出力するデジタル変調回路と、
   入力された複素振幅信号Ｉ（ｔ）及びＱ（ｔ）に、ａ、ｂ、ｔａｎθ、１／（αｃｏｓθ）をアフィン変換係数とする
   ａ（ｔ）＝Ｉ（ｔ）＋Ｑ（ｔ）・ｔａｎθ＋ａ
   ｂ（ｔ）＝Ｑ（ｔ）／（αｃｏｓθ）＋ｂ
   で表されるアフィン変換を施し、ＤＣオフセット、ＩＱゲイン比、直交度ずれが補償された補償済信号ａ（ｔ）及びｂ（ｔ）を出力するアフィン変換回路と、
   入力された前記補償済信号ａ（ｔ）及びｂ（ｔ）をデジタルからアナログへ変換して出力するＤ／Ａ変換器と、
   入力された前記Ｄ／Ａ変換器出力に基づき搬送波信号を直交変調し、ＲＦ信号を出力する直交変調器と、
   入力されたＲＦ信号を電力増幅して出力する電力増幅器と、
   入力された前記電力増幅器出力に基づく信号をデジタル直交検波し、デジタル変調部と実質的に等しいＩＦ周波数の複素フィードバック信号Ｉ’（ｔ）及びＱ’（ｔ） を出力する直交検波回路と、
   入力された前記複素ＩＦ信号と前記複素フィードバック信号を複素共役乗算し、その偏角を前記複素ＩＦ信号と前記複素フィードバック信号との間の位相差分φとして検出し、前記複素フィードバック信号から前記位相回転φを除去して回転除去信号Ｉ_ｒ（ｔ）及びＱ_ｒ（ｔ）を出力する位相回転除去回路と、
   前記複素フィードバック信号Ｉ’（ｔ）及びＱ’（ｔ）に残留する線形歪を、ＤＣオフセットのＩ相成分及びＱ相成分、ＩＱゲイン比、直交度ずれに夫々対応する４個の歪係数ａ’、ｂ’、α、ｓｉｎθとして抽出する線形歪検出手段と、
   前記歪係数を含んだ更新式に従って現在の前記アフィン変換係数を新しい前記アフィン変換係数に更新して前記アフィン変換手段に再設定する係数更新手段と、を備える無線送信機であって、
   前記無線送信機が運用中で無いときに線形歪を検出する場合は、前記線形歪検出手段は、Ｉ相若しくはＱ相上の矩形波からなる試験信号が有する原点を中心に点対称の信号点２点に対し、対応する複素フィードバック信号のIQ平面上での中点を求め、前記中点と原点との距離をＤＣオフセットの大きさとし、位相を変化させたＤＣオフセットを前記アフィン変換手段に設定しながら前記中点を検出して、前記中点と原点との距離を最小にするＤＣオフセットの大きさと位相から前記ＤＣオフセットのＩ相成分及びＱ相成分を決定する処理と、時分割されたＩ相上の矩形波とＱ相上の矩形波からなる試験信号が有する原点を中心に点対称の信号点２点の組に対し、対応する複素フィードバック信号のIQ平面上での各組の２点間の距離を夫々求め、各組の前記２点間の距離に基づいて前記ＩＱゲイン比を決定する処理と、時分割された振幅の異なるＩ相上の矩形波とＱ相上の矩形波からなる試験信号が有する原点を中心に点対称の信号点２点の組に対し、対応する複素フィードバック信号のIQ平面上での各組の２点の連結線が互いに交差する角度の直角からのずれに対応する値を求め、前記直交度ずれを決定する処理と、を行い、
   前記無線送信機が運用中に線形歪を検出する場合は、前記線形歪検出手段は前記４個の歪係数を
   ａ’＝＜Ｉ_ｒ（ｔ）＞
   ｂ’＝＜Ｑ_ｒ（ｔ）＞
   α’＝（＜Ｉ_ｒ（ｔ）^２＞／＜Ｑ_ｒ（ｔ）^２＞）^１／２
   ｓｉｎθ’＝−＜Ｉ_ｒ（ｔ） Ｑ_ｒ（ｔ）＞／｛＜Ｉ_ｒ（ｔ）^２＞＜Ｑ_ｒ（ｔ）^２＞｝^１／２
   （ただし＜＞は長期間平均値を意味する）により算出し、前記係数更新手段は前記更新式として
   ａ_ｎ＝ａ_ｎ−１−μａ’
   ｂ_ｎ＝ｂ_ｎ−１−μｂ’
   α_ｎ＝α_ｎ−１×（α’）^１／ｍ
   ｓｉｎθ_ｎ＝ｓｉｎθ_ｎ−１＋μｓｉｎθ’
   ｃｏｓθ_ｎ＝（１−ｓｉｎ^２θ_ｎ）^１／２
   ｔａｎθ_ｎ＝ｓｉｎθ_ｎ／ｃｏｓθ_ｎ
   を用いること特徴とする無線送信機。
4. 入力される複素振幅信号のＤＣオフセットを補償する補償器において、
   前記入力される複素振幅信号のＩ相成分及びＱ相成分にそれぞれＤＣオフセットのＩ相補正値及びＱ相補正値を与えるＤＣオフセット補正手段と、
   前記ＤＣオフセット補正手段により補正値が与えられた複素振幅信号をフィードバックして当該フィードバック信号のレベルを検出するレベル検出手段と、
   前記レベル検出手段により検出されるレベルに基づいて前記ＤＣオフセット補正手段により与える前記Ｉ相補正値及び前記Ｑ相補正値を制御する補正値制御手段と、を備え、
   前記補正値制御手段は、初期において、ＩＱ平面上に所定間隔で設けられた複数の点の中で、各点のＩ相成分値及びＱ相成分値を前記Ｉ相補正値及び前記Ｑ相補正値として前記ＤＣオフセット補正手段に設定した場合に前記入力される複素振幅信号のレベルが０であるときに前記レベル検出手段により検出されるレベルが最小になる点を検索し、以降において、前回に検索された点を今回の中心点とし且つ前記所定間隔を前回と比べて今回には小さくして、当該検索を１回以上行い、そして、最終的に検索された点のＩ相成分値及びＱ相成分値を前記Ｉ相補正値及び前記Ｑ相補正値として採用して前記ＤＣオフセット補正手段に設定する、
   ことを特徴とする補償器。

Images