JP4570712B2 - 半導体導波路素子及びその製造方法 - Google Patents
半導体導波路素子及びその製造方法 Download PDFInfo
- Publication number
- JP4570712B2 JP4570712B2 JP29189099A JP29189099A JP4570712B2 JP 4570712 B2 JP4570712 B2 JP 4570712B2 JP 29189099 A JP29189099 A JP 29189099A JP 29189099 A JP29189099 A JP 29189099A JP 4570712 B2 JP4570712 B2 JP 4570712B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- cladding layer
- waveguide device
- semiconductor waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 137
- 238000004519 manufacturing process Methods 0.000 title description 22
- 238000005253 cladding Methods 0.000 claims description 81
- 230000003287 optical effect Effects 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 28
- 230000000694 effects Effects 0.000 claims description 8
- 238000010521 absorption reaction Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 168
- 238000000034 method Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 238000013459 approach Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000012792 core layer Substances 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/0155—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the optical absorption
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/017—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
- G02F1/01708—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells in an optical wavequide structure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/06—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide
- G02F2201/066—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide channel; buried
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Nanotechnology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、電界吸収型光強度変調器（ＥＡ変調器）や過飽和吸収素子（ＳＡ素子）等の半導体導波路素子及びその製造方法に関し、特に、入力光が入射する端面付近の構造に関するものである。
【０００２】
【従来の技術】
ＥＡ変調器は、電気−光変換器としてだけではなく、光ゲートや、光−光スイッチ等の様々な用途への応用が検討されている。このため、ＥＡ変調器への許容入力光パワーの増大の要求が強まると予想される。
【０００３】
【発明が解決しようとする課題】
しかしながら、ＥＡ変調器において入力光パワー又は逆方向電圧を大きくしていくと、光入力端面付近のコア層において大きなフォトカレントが発生し、この端面付近の温度が半導体材料の融点に達して素子が破壊されるという問題があった。
【０００４】
特に、チャネル構造を持つリブ型（又はリッジ型）導波路素子の場合には、***部分の両側が空気又はポリイミド充填層であるので、フォトカレントによって発生した熱が放熱されにくく、許容入力光パワーが低いという問題があった。
【０００５】
そこで、本発明は上記したような従来技術の課題を解決するためになされたものであり、その目的とするところは、許容入力光パワーの大きい半導体導波路素子及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の半導体導波路素子は、下側クラッド層と、上側クラッド層と、上記下側クラッド層と上記上側クラッド層とに挟まれた光導波層と、上記下側クラッド層、上記光導波層、及び上記上側クラッド層を含む積層構造に電圧を印加して該積層構造に電界吸収効果を発生させる下側電極及び上側電極とを有し、上記光導波層の端面から光を入射させるものであって、上記上側クラッド層が、ストライプ状の幅狭部分と、上記幅狭部分よりも光が入射される端面に近い位置に形成されており、上記幅狭部分よりも広い幅を持つ幅広部分とを有している。
【０００７】
さらに、請求項１の半導体導波路素子は、上記上側クラッド層の幅広部分と、上記下側クラッド層及び上記光導波層の上記幅広部分に重なる部分とがスラブ型導波路構造を形成し、上記上側電極が、上記上側クラッド層の幅狭部分上から上記幅広部分上まで延びており、上記下側電極が、上記上側クラッド層の幅狭部分下から上記幅広部分下まで延びており、上記積層構造は、基板の平坦な面上に上記半導体導波路素子の全長にわたって形成されている、ことを特徴としている。
【０００８】
また、半導体導波路素子は、上記上側クラッド層の幅広部分は、光が入射される上記端面に近づくにつれて幅が広くなることを特徴としてもよい。
【０００９】
また、請求項２の半導体導波路素子は、上記上側クラッド層の両側にそれぞれ、チャネルが形成されていることを特徴している。
【００１０】
また、半導体導波路素子は、上記チャネルの幅が、光が入射される上記端面に近づくにつれて狭くなることを特徴してもよい。
【００１１】
また、請求項３の半導体導波路素子は、上記光導波層が上記上側クラッド層と同じ幅を持つことを特徴としている。
【００１３】
また、半導体導波路素子は、下側クラッド層と、上側クラッド層と、上記下側クラッド層と上記上側クラッド層とに挟まれた光導波層と、上記下側クラッド層、上記光導波層、及び上記上側クラッド層を含む積層構造に電圧を印加する下側電極及び上側電極とを有し、上記光導波層の端面から光を入射させるものであって、上記上側クラッド層と上記光導波層とが上記下側クラッド層より幅の狭いストライプ状であり、上記上側クラッド層と上記光導波層との側面に接し、少なくとも不純物キャリア濃度が１×１０17ｃｍ-3以下の半導体材料からなる半導体積層体を設けたことを特徴とする形態もあり得る。
【００１４】
また、半導体導波路素子は、上記半導体積層体が、上記光導波層を構成する半導体材料と格子整合の関係にある半導体材料からなることを特徴としてもよい。
【００１５】
また、半導体導波路素子は、上記半導体積層体上の、光が入射される上記端面の近傍に金属部材を備えたことを特徴としてもよい。
【００１６】
また、半導体導波路素子は、下側クラッド層と、上側クラッド層と、上記下側クラッド層と上記上側クラッド層とに挟まれた光導波層と、上記下側クラッド層、上記光導波層、及び上記上側クラッド層を含む積層構造に電圧を印加する下側電極及び上側電極とを有し、上記光導波層の端面から光を入射させるものであって、光が入射される上記端面の近傍に金属部材を備えたことを特徴とする形態もあり得る。
【００１７】
また、半導体導波路素子は、上記上側クラッド層が上記光導波層を露出させるチャネルを有し、上記金属部材が、上記チャネル内の上記光導波層上に備えられたことを特徴としてもよい。
【００１８】
また、半導体導波路素子は、下側クラッド層と、上側クラッド層と、上記下側クラッド層と上記上側クラッド層とに挟まれた光導波層と、上記上側クラッド層の一部をストライプ状に残すように、上記ストライプ状の部分の両脇にそれぞれ形成されたチャネルと、上記下側クラッド層、上記光導波層、及び上記上側クラッド層を含む積層構造に電圧を印加する下側電極及び上側電極とを有し、上記光導波層の端面から光を入射させるものであって、上記チャネルの深さが、光が入射される端面に近づくほど浅くなるように上記上側クラッド層を形成したことを特徴とする形態もあり得る。
【００１９】
また、上記半導体導波路素子は、上記チャネルの端部が、光が入射される上記端面まで達するように形成されていることを特徴としてもよい。
【００２０】
また、請求項４の半導体導波路素子は、上記チャネルの端部が、光が入射される上記端面までたっしていないように形成されていることを特徴している。
【００２１】
また、上記半導体導波路素子は、単一の基板と、上記基板上に形成された半導体レーザ部及び半導体光機能部とを有する素子であって、上記半導体光機能部が、上記半導体導波路素子からなることを特徴としてもよい。
【００２２】
また、上記半導体導波路素子は、単一の基板と、上記基板上に形成されたレーザ光の振幅の変調部及び半導体光機能部とを有する素子であって、上記半導体光機能部が、上記半導体導波路素子からなることを特徴としてもよい。
【００２３】
また、半導体導波路素子の製造方法は、基板上に、下側クラッド層、光導波路層、及び第一の上側クラッド層を順に堆積させる工程と、上記第一の上側クラッド層に幅広の露出部と幅狭の露出部とが形成されるように、上記第一の上側クラッド層上に第一のマスクを形成する工程と、上記第一のマスク及び上記第一の上側クラッド層を覆うように第二の上側クラッド層を形成する工程と、上記第二の上側クラッド層上に、チャネル形成部分に開口部を備えた第二のマスクを形成する工程と、ドライエッチングにより第二のマスクの開口部にある上記第二の上側クラッド層を除去する工程とを有することを特徴とする形態もあり得る。
【００２４】
また、半導体導波路素子の製造方法は、基板上に、下側クラッド層、光導波路層、及び上側クラッド層を順に堆積させる工程と、上記上側クラッド層上に、チャネル形成部分に開口部を備えたマスクを形成する工程と、上記マスクの開口部上に逆メサ構造の遮蔽体と置く工程と、ドライエッチングによりマスクの開口部にある上記第二の上側クラッド層を除去する工程とを有することを特徴とする形態もあり得る。
【００２５】
【発明の実施の形態】
実施の形態１
図１は、本発明の実施の形態１に係る半導体導波路素子の構成を概略的に示す斜視図である。また、図２は、図１の平面図（電極を除く）、図３は、図２のＳ3−Ｓ3線断面図、図４は、図２のＳ4−Ｓ4線断面図である。
【００２６】
図１に示されるように、実施の形態１の半導体導波路素子は、一方の導波路端面側がスラブ型導波路構造部１１０を成しており、他方の導波路端面側がスラブ型導波路構造部１１０と一体に形成されたリブ（リッジ）型導波路構造部１２０を成している。実施の形態１の半導体導波路素子は、例えば、ＥＡ変調器やＳＡ素子であるが、これらに限定されない。
【００２７】
実施の形態１の半導体導波路素子は、第一導電型半導体からなる基板１０と、この基板１０上に備えられた第一導電型半導体からなる下側クラッド層２０と、この下側クラッド層２０上に備えられた光導波層３０と、この光導波層（活性層又はコア層）３０上に備えられた第二導電型半導体（即ち、第一導電型と異なる導電型）からなる上側クラッド層４０と、この上側クラッド層４０上に備えられたオーミックコンタクト層５０とを有する。実施の形態１においては、基板１０はｎ+−ＩｎＰからなり、下側クラッド層２０はｎ−ＩｎＰからなり、光導波層３０はｕｎｄｏｐｅｄ（不純物注入処理を施されていない）−ＩｎＧａＡｓＰからなり、上側クラッド層４０はｐ−ＩｎＰからなり、オーミックコンタクト層５０は、ｐ+−ＩｎＧａＡｓからなる。但し、各層の材料は、上記のものに限定されない。
【００２８】
上記積層構造により、垂直方向の光閉じ込め構造が、半導体導波路素子の全長さに渡って形成されている。そして、長さが１０μｍ〜２０μｍ程度のスラブ型導波路構造部１１０に隣接して、リブ型導波路構造部１２０が形成されている。
【００２９】
上側クラッド層４０は、ストライプ状の***構造である幅狭部分４１と、この幅狭部分４１よりも光が入射される端面４３に近い位置に形成されており、幅狭部分４１よりも広い幅を持つ幅広部分４２とを有する。ストライプ状の幅狭部分４１の両脇にはチャネル６０が形成されている。実施の形態１においては、チャネル６０は、図３に示されるように、光導波層３０を露出させる深さを持つ。また、チャネル６０には、例えば、ポリイミドが充填されている。
【００３０】
また、実施の形態１の半導体導波路素子は、オーミックコンタクト層５０の上に備えられた第二導電型の上側電極７０と、基板１０の下側に備えられた第一導電型の下側電極８０とを有している。尚、上側電極７０は、スラブ型導波路構造部１１０上にも形成されている。また、光が入出力する端面上には無反射膜（ＡＲ膜）９０及び１００が形成されている。
【００３１】
実施の形態１の半導体導波路素子においては、スラブ型導波路構造部１１０側の端面から光の入力を行う。スラブ型導波路構造部１１０に入力した光は、上側電極７０及び下側電極８０により光導波層３０に電界が印加されている場合には、電界吸収効果により光吸収を受け、フォトキャリアが発生してフォトカレントが流れる。このとき、光導波路３０の熱抵抗により、光導波路３０自体の温度が上昇する。しかし、実施の形態１のスラブ型導波路構造部１１０では、両脇にチャネル６０が形成された幅狭部分４１とは異なり、光導波路３０で発生した熱が光導波層３０及び上側クラッド層４０を通して横方向に効率的に放散される。従って、実施の形態１の半導体導波路素子によれば、スラブ型導波路構造部１１０を持たない素子に比べ、許容入力光パワーを向上させることができる。
【００３２】
図５は、スラブ型導波路構造部（スラブ領域）１１０の長さ〔μｍ〕と、素子が破壊される直前の破壊パワー（フォトカレントと印加電圧の積）〔ｍＷ〕との関係の実験結果を示す図である。ここでは、スラブ型導波路構造部１１０に入射する光のパワーを３０ｍＷに固定し、波長１．５３５μｍの光を用い、光導波層３０に印加される電圧を変化させることによって破壊パワーを測定した。図５に示される実験結果から、スラブ領域の長さを１０μｍ以上にすれば、破壊レベルが２倍以上に改善されることが判明した。
【００３３】
また、実施の形態１の半導体導波路素子を構成する半導体材料の結晶成長工程は１回で済むために、製造プロセスが複雑ではなく、素子の低コスト化が実現できる。
【００３４】
また、図６は、本発明の実施の形態１に係る半導体導波路素子の変形例の構成を概略的に示す斜視図である。図７は、図６のＳ7−Ｓ7線断面図、図８は、図６のＳ8−Ｓ8線断面図である。図６から図８までに示されるように、この変形例の半導体導波路素子においては、光導波層３０及び下側クラッド層２０の上側の一部が、上側クラッド層４０の幅狭部分４１と同じ幅を持つように、図１の場合より、チャネル６０（ポリイミド充填部）が深く形成されている。上記以外の点については、図６から図８までに示される変形例は、上記図１から図５までに示される例と同一である。
【００３５】
実施の形態２
図９は、本発明の実施の形態２に係る半導体導波路素子の構成を概略的に示す斜視図である。また、図１０は、図９の平面図（電極を除く）である。これらの図に示されるように、実施の形態２の半導体導波路素子においては、チャネル６０が、光入射端面４３まで延びている点、及び、上側クラッド層４０の幅広部分４４の幅が、光が入射される端面４３に近づくにつれて広くなるようにテーパ状に形成した点が上記実施の形態１の場合と相違する。
【００３６】
実施の形態２の半導体導波路素子によれば、光導波層３０で発生した熱が光導波層３０及びテーパ状に形成された上側クラッド層４０を通して横方向に効率的に放散されるので、上側クラッド層４０に幅広部分を持たない素子に比べ、許容入力光パワーを向上させることができる。
【００３７】
また、上記実施の形態１の場合と同様に、実施の形態２の半導体導波路素子を構成する半導体材料の結晶成長工程は１回で済むために、製造プロセスが複雑ではなく、素子の低コスト化を達成できる。
【００３８】
さらに、実施の形態２の半導体導波路素子によれば、光が端面４３から入力すると、導波路を伝搬して他方の端面４５に到達し、ここで反射して導波路を逆行する。逆行した光は、テーパ状に形成された幅広部分４４で広がり、入射端面４３に当たる。ここで残留反射による反射が生じるが、この反射光は広がり角を保持したまま伝搬するので、チャネルの外側に向けて伝搬した成分は、導波路に結合せず放射される。このため、端面４５からの出力光と多重反射光との干渉が抑えられ、干渉ノイズの低減された高品質の光変調信号を出力でき、誤り率が低減され、光通信における伝送距離を拡大できる。
【００３９】
図１１は、実施の形態２に係る半導体導波路素子の変形例の構成を概略的に示す斜視図である。また、図１２は、図１０の平面図（電極を除く）である。これらの図に示されるように、この変形例の半導体導波路素子においては、チャネル６０が光が入射される端面４３に近づくにつれて細くなっている点、及び、チャネル６０の先端が光が入射される端面４３に達していない点が図９及び図１０の例と相違する。
【００４０】
また、図１３は、実施の形態２に係る半導体導波路素子の他の変形例を示す平面図（電極を除く）である。図１３の例は、チャネル６０の先端が光が入射される端面４３に達している点のみが図１１及び図１２の素子と相違する。
【００４１】
さらにまた、図１４は、実施の形態２に係る半導体導波路素子の他の変形例を示す平面図（電極を除く）である。図１４の例は、チャネル６０の先端が円弧状である点のみが図１１及び図１２の素子と相違する。
【００４２】
また、図１５は、実施の形態２に係る半導体導波路素子の他の変形例を示す平面図（電極を除く）である。図１５の例は、チャネル６０の先端が円弧状である点のみが図９及び図１０の素子と相違する。
【００４３】
上記した、図１１から図１５までの変形例のそれぞれによっても、図９及び図１０の素子と同様に、出力光と多重反射光との干渉が抑えられ、干渉ノイズの低減された高品質の光変調信号を出力でき、誤り率が低減され、伝送距離を拡大できる。
【００４４】
実施の形態３
図１６は、本発明の実施の形態３に係る半導体導波路素子の構成を概略的に示す斜視図である。また、図１７は、図１６のＳ17−Ｓ17線断面図である。
【００４５】
図１６に示されるように、実施の形態３の半導体導波路素子は、埋め込みヘテロ構造（ＢＨ構造）の素子である。この半導体導波路素子は、第一導電型半導体からなる基板３１０と、この基板３１０上に備えられた第一導電型半導体からなる下側クラッド層３２０と、この下側クラッド層３２０上に備えられた光導波層（活性層又はコア層）３３０と、この光導波層３３０上に備えられた第二導電型半導体からなる上側クラッド層３４０と、この上側クラッド層３４０上に備えられたオーミックコンタクト層３５０とを有する。実施の形態３においては、基板３１０はｎ+−ＩｎＰからなり、下側クラッド層３２０はｎ−ＩｎＰからなり、光導波層３０はｕｎｄｏｐｅｄ（不純物注入処理を施されていない）−ＩｎＧａＡｓＰからなり、上側クラッド層３４０はｐ−ＩｎＰからなり、オーミックコンタクト層３５０は、ｐ+−ＩｎＧａＡｓからなる。但し、各層の材料は、上記のものに限定されない。リブ型導波路のストライプの両脇はｕｎｄｏｐｅｄ−ＩｎＰ（不純物キャリア濃度が１×１０17ｃｍ-3以下）によって埋め込まれている。
ここで、埋め込み材料は、光導波層３３０と格子整合する関係にあるものであれば、他の半導体材料を用いてもよい。
【００４６】
また、実施の形態３の半導体導波路素子は、オーミックコンタクト層３５０の上に備えられた第二導電型の上側電極３７０と、基板３１０の下側に備えられた第一導電型の下側電極３８０を有している。また、光が入出力する端面上には無反射膜９０及び１００が形成されている。
【００４７】
実施の形態３の半導体導波路素子においては、光の入射により光導波層３０で発生した熱が埋め込み材料であるｕｎｄｏｐｅｄ−ＩｎＧａＡｓＰを通して横方向に効率的に放散される。従って、実施の形態１の半導体導波路素子と同様の効果が得られる。
【００４８】
また、実施の形態３の半導体導波路素子を構成する半導体材料の結晶成長工程は２回必要であるが、実施の形態１の場合のようにポリイミドをチャネルに充填する工程を省略できるので、製造プロセスは複雑にはならず、素子の低コスト化が実現できる。
【００４９】
また、光のモードプロファイルがほぼ円形になるように素子を設計することができるので、特に、光ファイバとの光結合の際、レンズを介さなくても高い結合効率を実現できる。
【００５０】
さらにまた、実施の形態３の素子によれば、実施の形態１におけるスラブ領域での過剰な電気容量の増加を無くすことができるので、高速動作が期待できる。
【００５１】
実施の形態４
図１８は、本発明の実施の形態４に係る半導体導波路素子の構成を概略的に示す平面図（電極を除く）である。また、図１９は、図１８のＳ19−Ｓ19線断面図、図２０は、図１８のＳ20−Ｓ20線断面図である。
【００５２】
実施の形態４の半導体導波路素子においては、上側クラッド層３４０が下側クラッド層３２０より幅の狭いストライプ状の***構造を持ち、金属部材４１０が、上側クラッド層３４０側面の埋め込み層３６１（実施の形態３の埋め込み層３６０と同じ材質からなる層）の***構造の両脇であって、光導波層３３０上に備えられている。金属部材４１０は、導波路自体に接続される電極３５０には電気的に接触していない。金属は、一般に極めて熱伝導率が大きく、従って、光吸収電流による発熱を効率的に放散できる。また、この素子をキャリアにジャンクションダウン実装する場合（後述の図２３参照）には、信号ライン電極を介した熱の放散に加えて、金属部材４１０を介して放熱性を向上することが可能である。
【００５３】
図２１は、本発明の実施の形態４に係る半導体導波路素子の変形例の構成を概略的に示す斜視図である。また、図２２は、図２１のＳ22−Ｓ22線断面図、図２３は、キャリア４００の電極４２０及び金属部材４３０上に図２１の素子をジャンクションダウン実装する場合の説明図である。図２１から図２３までに示される変形例によっても、図１８から図２０までに示される例と同様の効果を得ることができる。また、信号ライン電極を介した熱の放散に加えて、キャリア上に形成されたの放熱用金属側を介して、熱の放散を更に効率的に行うことができる。さらにまた、半導体導波路素子とキャリアの密着強度を向上させることもできる。
【００５４】
実施の形態５
図２４は、本発明の実施の形態５に係る半導体導波路素子の構成を概略的に示す斜視図である。また、図２５は、図２４のＳ25−Ｓ25線断面図である。図２４及び図２５において、図１から図４までに示される実施の形態１の素子の構成と同一又は対応する部分には同一の符号を付す。実施の形態５の半導体導波路素子は、チャネル６０の深さが、光が入射される端面４３に近づくほど浅くなるように上側クラッド層４０を形成している点及びチャネル６０の先端が光入射端面４３の近傍又は光入射端面４３に達する位置まで延びている点が、上記実施の形態１の素子と相違する。実施の形態５の素子によれば、上側クラッド層４０による水平方向の放熱性が光入射端面４３近傍で良好になるので、実施の形態１の素子と同様の効果が得られる。尚、実施の形態５において上記以外の点は、上記実施の形態１の場合と同一である。
【００５５】
図２６から図３０までは、図２４の半導体導波路素子の製造方法（２個の素子を形成する場合）の一例を概略的に示すものであり、（ｂ）は平面図であり、（ａ）及び（ｃ）は断面図である。
【００５６】
この製造方法においては、先ず、図２６に示されるように、基板１０上に、下側クラッド層２０、光導波路層３０、及び第一の上側クラッド層４０ａを順に堆積させる。ここで、第一の上側クラッド層４０ａは約０．２μｍ厚である。
【００５７】
次に、図２７に示されるように、第一の上側クラッド層４０ａに幅広の露出部４０ａａと幅狭の露出部４０ａｂとが形成されるように、第一の上側クラッド層４０ａ上に第一のマスク１３０を形成する。ここで、幅狭の露出部４０ａｂは、切断により、半導体導波路素子の光入射端面になる部分である。また、マスク１３０は、ＳｉＯ2からなる。また、マスク１３０の平面形状は、図２７（ｂ）のものに限定されない。マスク１３０の平面形状は、矩形ではなく、半導体導波路素子の光入射端面になる部分において狭くなるような曲線状の端部を有するものであってもよい。
【００５８】
次に、図２８に示されるように、第一の上側クラッド層４０ａを覆うように第二の上側クラッド層４０ｂとオーミックコンタクト層５０を堆積させる。このとき、図２８（ａ）に示されるように、半導体導波路素子の光入射端面になる部分において厚く成長する。尚、第一のマスク１３０の上には、結晶成長は生じない。
【００５９】
次に、図２９に示されるように、オーミックコンタクト層５０上に、チャネル形成部分に２本の開口部１４０ａを備えた第二のマスク１４０を形成する。マスク１４０は、ＳｉＯ2からなる。
【００６０】
次に、第二のマスク１４０の開口部１４０ａにあるオーミックコンタクト層５０、第二の上側クラッド層４０ｂ及び第一の上側クラッド層４０ａをドライエッチングし、その後、第二のマスク１４０を除去する。このとき、図３０（ａ）及び（ｃ）に示されるように、半導体導波路素子の光入射端面になる部分において、上側クラッド層４０が残存し、図３０（ｃ）に符号４０ｃで示されるうような、チャネル底部を構成する傾斜部が形成される。
【００６１】
図３１から図３４までは、図２４の半導体導波路素子の製造方法（２個の素子を形成する場合）の他の例を概略的に示すものであり、（ｂ）は平面図であり、（ａ）及び（ｃ）は断面図である。
【００６２】
この製造方法においては、先ず、図３１に示されるように、基板１０上に、下側クラッド層２０、光導波路層３０、上側クラッド層４０、及びオーミックコンタクト層５０を順に堆積させる。
【００６３】
次に、図３２に示されるように、オーミックコンタクト層５０上に、チャネル形成部分に２本の開口部１５０ａを備えた第二のマスク１５０を形成する。マスク１５０は、ＳｉＯ2からなる。
【００６４】
次に、図３３に示されるように、マスク１５０の開口部１５０上であって、半導体導波路素子の光入射端面になる部分上に逆メサ構造の遮蔽体１６０を置く。
【００６５】
次に、図３４に示されるように、マスク１５０の開口部１５０ａにある上側クラッド層４０をドライエッチングし、その後、マスク１５０を除去する。このとき、図３４（ａ）及び（ｃ）に示されるように、半導体導波路素子の光入射端面になる部分において、上側クラッド層４０が残存し、図３０（ｃ）に符号４０ｃで示されるうような、チャネル底部を構成する傾斜部が形成される。
【００６６】
実施の形態６
図３５は、本発明の実施の形態６に係る半導体導波路素子を概略的に示す斜視図である。図３５に示されるように、実施の形態６の半導体導波路素子は、単一の基板１０と、この基板１０上に形成された半導体レーザ部５００及び半導体光機能部５１０とを有する。実施の形態６においては、半導体レーザ部５００からのレーザ光を半導体光機能部５１０が変調する。半導体レーザ部５００と、半導体光機能部５１０とは共通のチャネル６０を持ち、連結部分の上側クラッド層４０が幅広になるようにチャネル６０の幅が狭くなっている。実施の形態６の半導体光機能部５１０は、上記実施の形態２の半導体導波路素子と同様の機能を持つので、実施の形態２と同様の効果を得ることができる。
【００６７】
尚、半導体レーザ５００に代えて、レーザ光の振幅の増幅又は減衰部（例えば、半導体光増幅器や可変光減衰器等）を備えてもよい。また、図示の半導体機能部５１０に代えて、上記実施の形態１から５までの他の半導体導波路素子の構造を採用することもできる。
【００６８】
尚、上記した実施の形態１から６までは、基板１０の結晶の面方位、あるいは、ストライプの形成方向には限定されるものではない。また、上記した実施の形態１から６までは、それぞれの領域の光導波層の形成及び成長方法には、限定されるものではない。また、上記した実施の形態１から６までの光導波層３０の構造は、多重量子井戸構造であってもよい。さらにまた、上記実施の形態１から６までにおいては、一方の端面側にのみに放熱構造を形成しているが、他方の端面側に形成してもよい。また、上記実施の形態に１から６おける半導体導波路素子は、ＥＡ変調器に限らず、ＳＡ素子であってもよい。
【００６９】
【発明の効果】
以上説明したように、請求項１から７までの発明によれば、フォトカレントに起因する発熱を効率的に放熱できるので、許容入力光パワーを向上させることができるという効果がある。
【００７０】
また、上側クラッド層の幅広部分が、光が入射される上記端面に近づくにつれて幅が広くなることを特徴とする場合、出力光と多重反射光との干渉が抑えられ、干渉ノイズの低減された高品質の光変調信号を出力でき、誤り率が低減され、伝送距離を拡大できるという効果がある。
【００７１】
また、半導体導波路素子の製造方法としては、基板上に、下側クラッド層、光導波路層、及び第一の上側クラッド層を順に堆積させる工程と、上記第一の上側クラッド層に幅広の露出部と幅狭の露出部とが形成されるように、上記第一の上側クラッド層上に第一のマスクを形成する工程と、上記第一のマスク及び上記第一の上側クラッド層を覆うように第二の上側クラッド層を形成する工程と、上記第二の上側クラッド層上に、チャネル形成部分に開口部を備えた第二のマスクを形成する工程と、ドライエッチングにより第二のマスクの開口部にある上記第二の上側クラッド層を除去する工程とを有することを特徴とする製造方法、並びに、基板上に、下側クラッド層、光導波路層、及び上側クラッド層を順に堆積させる工程と、上記上側クラッド層上に、チャネル形成部分に開口部を備えたマスクを形成する工程と、上記マスクの開口部上に逆メサ構造の遮蔽体と置く工程と、ドライエッチングによりマスクの開口部にある上記第二の上側クラッド層を除去する工程とを有することを特徴とする製造方法があり得るが、これら製造方法によれば、チャネルの深さが、光が入射される端面に近づくほど浅くなるような上側クラッド層を簡単な工程で形成することができるので、素子の低コスト化を達成できるという効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体導波路素子の構成を概略的に示す斜視図である。
【図２】 図１の平面図（電極を除く）である。
【図３】 図２のＳ3−Ｓ3線断面図である。
【図４】 図２のＳ4−Ｓ4線断面図である。
【図５】 スラブ型導波路構造部（スラブ領域）の長さ〔μｍ〕と、素子が破壊される直前の破壊パワー（フォトカレントと印加電圧の積）〔ｍＷ〕との関係の実験結果を示す図である。
【図６】 実施の形態１に係る半導体導波路素子の変形例の構成を概略的に示す斜視図である。
【図７】 図６のＳ7−Ｓ7線断面図である。
【図８】 図６のＳ8−Ｓ8線断面図である。
【図９】 本発明の実施の形態２に係る半導体導波路素子の構成を概略的に示す斜視図である。
【図１０】 図９の平面図（電極を除く）である。
【図１１】 実施の形態２に係る半導体導波路素子の変形例の構成を概略的に示す斜視図である。
【図１２】 図１０の平面図（電極を除く）である。
【図１３】 実施の形態２に係る半導体導波路素子の他の変形例を示す平面図（電極を除く）である。
【図１４】 実施の形態２に係る半導体導波路素子の他の変形例を示す平面図（電極を除く）である。
【図１５】 実施の形態２に係る半導体導波路素子の他の変形例を示す平面図（電極を除く）である。
【図１６】 本発明の実施の形態３に係る半導体導波路素子の構成を概略的に示す斜視図である。
【図１７】 図１６のＳ17−Ｓ17線断面図である。
【図１８】 本発明の実施の形態４に係る半導体導波路素子の構成を概略的に示す平面図（電極を除く）である。
【図１９】 図１８のＳ19−Ｓ19線断面図である。
【図２０】 図１８のＳ20−Ｓ20線断面図である。
【図２１】 本発明の実施の形態４に係る半導体導波路素子の構成を概略的に示す斜視図である。
【図２２】 図２１のＳ22−Ｓ22線断面図である。
【図２３】 ジャンクションダウン実装の説明図である。
【図２４】 本発明の実施の形態５に係る半導体導波路素子の構成を概略的に示す斜視図である。
【図２５】 図２４のＳ25−Ｓ25線断面図である。
【図２６】 図２４の半導体導波路素子の製造方法を示す工程図（その１）であり、（ａ）は（ｂ）のＳ26−Ｓ26線断面図である。
【図２７】 図２４の半導体導波路素子の製造方法を示す工程図（その２）であり、（ａ）は（ｂ）のＳ27−Ｓ27線断面図である。
【図２８】 図２４の半導体導波路素子の製造方法を示す工程図（その３）であり、（ａ）は（ｂ）のＳ28−Ｓ28線断面図である。
【図２９】 図２４の半導体導波路素子の製造方法を示す工程図（その４）であり、（ａ）は（ｂ）のＳ29−Ｓ29線断面図である。
【図３０】 図２４の半導体導波路素子の製造方法を示す工程図（その５）であり、（ａ）は（ｂ）のＳ30a−Ｓ30a線断面図、（ｃ）は（ｂ）のＳ30c−Ｓ30c線断面図である。
【図３１】 図２４の半導体導波路素子の他の製造方法を示す工程図（その１）であり、（ａ）は（ｂ）のＳ31−Ｓ31線断面図である。
【図３２】 図２４の半導体導波路素子の他の製造方法を示す工程図（その２）であり、（ａ）は（ｂ）のＳ32−Ｓ32線断面図である。
【図３３】 図２４の半導体導波路素子の他の製造方法を示す工程図（その３）であり、（ａ）は（ｂ）のＳ33−Ｓ33線断面図である。
【図３４】 図２４の半導体導波路素子の他の製造方法を示す工程図（その４）であり、（ａ）は（ｂ）のＳ34a−Ｓ34a線断面図、（ｃ）は（ｂ）のＳ34c−Ｓ34c線断面図である。
【図３５】 本発明の実施の形態６に係る半導体導波路素子の構成を概略的に示す斜視図である。
【符号の説明】
１０，３１０ 基板、 ２０，３２０ 下側クラッド層、 ３０，３３０ 光導波層、 ４０，３４０ 上側クラッド層、 ４０ｃ 傾斜部、 ４１ 幅狭部分、 ４２，４４ 幅広部分、 ４３ 端面、 ５０ オーミックコンタクト層、 ６０ チャネル（ポリイミド充填）、 ７０，３７０ 上側電極、 ８０，３８０ 下側電極、 ９０，１００ 無反射膜、 １１０ スラブ型導波路構造部、 １２０ リブ型導波路構造部、 １３０，１４０，１５０ マスク、 １４０ａ，１５０ａ 開口部、 １６０ 遮蔽体、 ３５０ オーミックコンタクト層、 ３６０，３６１ 埋め込み層、 ４００ キャリア、 ４１０，４３０金属部材、 ４２０ 電極、 ５００ 半導体レーザ部、 ５１０ 半導体光機能部。
【発明の属する技術分野】
本発明は、例えば、電界吸収型光強度変調器（ＥＡ変調器）や過飽和吸収素子（ＳＡ素子）等の半導体導波路素子及びその製造方法に関し、特に、入力光が入射する端面付近の構造に関するものである。
【０００２】
【従来の技術】
ＥＡ変調器は、電気−光変換器としてだけではなく、光ゲートや、光−光スイッチ等の様々な用途への応用が検討されている。このため、ＥＡ変調器への許容入力光パワーの増大の要求が強まると予想される。
【０００３】
【発明が解決しようとする課題】
しかしながら、ＥＡ変調器において入力光パワー又は逆方向電圧を大きくしていくと、光入力端面付近のコア層において大きなフォトカレントが発生し、この端面付近の温度が半導体材料の融点に達して素子が破壊されるという問題があった。
【０００４】
特に、チャネル構造を持つリブ型（又はリッジ型）導波路素子の場合には、***部分の両側が空気又はポリイミド充填層であるので、フォトカレントによって発生した熱が放熱されにくく、許容入力光パワーが低いという問題があった。
【０００５】
そこで、本発明は上記したような従来技術の課題を解決するためになされたものであり、その目的とするところは、許容入力光パワーの大きい半導体導波路素子及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の半導体導波路素子は、下側クラッド層と、上側クラッド層と、上記下側クラッド層と上記上側クラッド層とに挟まれた光導波層と、上記下側クラッド層、上記光導波層、及び上記上側クラッド層を含む積層構造に電圧を印加して該積層構造に電界吸収効果を発生させる下側電極及び上側電極とを有し、上記光導波層の端面から光を入射させるものであって、上記上側クラッド層が、ストライプ状の幅狭部分と、上記幅狭部分よりも光が入射される端面に近い位置に形成されており、上記幅狭部分よりも広い幅を持つ幅広部分とを有している。
【０００７】
さらに、請求項１の半導体導波路素子は、上記上側クラッド層の幅広部分と、上記下側クラッド層及び上記光導波層の上記幅広部分に重なる部分とがスラブ型導波路構造を形成し、上記上側電極が、上記上側クラッド層の幅狭部分上から上記幅広部分上まで延びており、上記下側電極が、上記上側クラッド層の幅狭部分下から上記幅広部分下まで延びており、上記積層構造は、基板の平坦な面上に上記半導体導波路素子の全長にわたって形成されている、ことを特徴としている。
【０００８】
また、半導体導波路素子は、上記上側クラッド層の幅広部分は、光が入射される上記端面に近づくにつれて幅が広くなることを特徴としてもよい。
【０００９】
また、請求項２の半導体導波路素子は、上記上側クラッド層の両側にそれぞれ、チャネルが形成されていることを特徴している。
【００１０】
また、半導体導波路素子は、上記チャネルの幅が、光が入射される上記端面に近づくにつれて狭くなることを特徴してもよい。
【００１１】
また、請求項３の半導体導波路素子は、上記光導波層が上記上側クラッド層と同じ幅を持つことを特徴としている。
【００１３】
また、半導体導波路素子は、下側クラッド層と、上側クラッド層と、上記下側クラッド層と上記上側クラッド層とに挟まれた光導波層と、上記下側クラッド層、上記光導波層、及び上記上側クラッド層を含む積層構造に電圧を印加する下側電極及び上側電極とを有し、上記光導波層の端面から光を入射させるものであって、上記上側クラッド層と上記光導波層とが上記下側クラッド層より幅の狭いストライプ状であり、上記上側クラッド層と上記光導波層との側面に接し、少なくとも不純物キャリア濃度が１×１０17ｃｍ-3以下の半導体材料からなる半導体積層体を設けたことを特徴とする形態もあり得る。
【００１４】
また、半導体導波路素子は、上記半導体積層体が、上記光導波層を構成する半導体材料と格子整合の関係にある半導体材料からなることを特徴としてもよい。
【００１５】
また、半導体導波路素子は、上記半導体積層体上の、光が入射される上記端面の近傍に金属部材を備えたことを特徴としてもよい。
【００１６】
また、半導体導波路素子は、下側クラッド層と、上側クラッド層と、上記下側クラッド層と上記上側クラッド層とに挟まれた光導波層と、上記下側クラッド層、上記光導波層、及び上記上側クラッド層を含む積層構造に電圧を印加する下側電極及び上側電極とを有し、上記光導波層の端面から光を入射させるものであって、光が入射される上記端面の近傍に金属部材を備えたことを特徴とする形態もあり得る。
【００１７】
また、半導体導波路素子は、上記上側クラッド層が上記光導波層を露出させるチャネルを有し、上記金属部材が、上記チャネル内の上記光導波層上に備えられたことを特徴としてもよい。
【００１８】
また、半導体導波路素子は、下側クラッド層と、上側クラッド層と、上記下側クラッド層と上記上側クラッド層とに挟まれた光導波層と、上記上側クラッド層の一部をストライプ状に残すように、上記ストライプ状の部分の両脇にそれぞれ形成されたチャネルと、上記下側クラッド層、上記光導波層、及び上記上側クラッド層を含む積層構造に電圧を印加する下側電極及び上側電極とを有し、上記光導波層の端面から光を入射させるものであって、上記チャネルの深さが、光が入射される端面に近づくほど浅くなるように上記上側クラッド層を形成したことを特徴とする形態もあり得る。
【００１９】
また、上記半導体導波路素子は、上記チャネルの端部が、光が入射される上記端面まで達するように形成されていることを特徴としてもよい。
【００２０】
また、請求項４の半導体導波路素子は、上記チャネルの端部が、光が入射される上記端面までたっしていないように形成されていることを特徴している。
【００２１】
また、上記半導体導波路素子は、単一の基板と、上記基板上に形成された半導体レーザ部及び半導体光機能部とを有する素子であって、上記半導体光機能部が、上記半導体導波路素子からなることを特徴としてもよい。
【００２２】
また、上記半導体導波路素子は、単一の基板と、上記基板上に形成されたレーザ光の振幅の変調部及び半導体光機能部とを有する素子であって、上記半導体光機能部が、上記半導体導波路素子からなることを特徴としてもよい。
【００２３】
また、半導体導波路素子の製造方法は、基板上に、下側クラッド層、光導波路層、及び第一の上側クラッド層を順に堆積させる工程と、上記第一の上側クラッド層に幅広の露出部と幅狭の露出部とが形成されるように、上記第一の上側クラッド層上に第一のマスクを形成する工程と、上記第一のマスク及び上記第一の上側クラッド層を覆うように第二の上側クラッド層を形成する工程と、上記第二の上側クラッド層上に、チャネル形成部分に開口部を備えた第二のマスクを形成する工程と、ドライエッチングにより第二のマスクの開口部にある上記第二の上側クラッド層を除去する工程とを有することを特徴とする形態もあり得る。
【００２４】
また、半導体導波路素子の製造方法は、基板上に、下側クラッド層、光導波路層、及び上側クラッド層を順に堆積させる工程と、上記上側クラッド層上に、チャネル形成部分に開口部を備えたマスクを形成する工程と、上記マスクの開口部上に逆メサ構造の遮蔽体と置く工程と、ドライエッチングによりマスクの開口部にある上記第二の上側クラッド層を除去する工程とを有することを特徴とする形態もあり得る。
【００２５】
【発明の実施の形態】
実施の形態１
図１は、本発明の実施の形態１に係る半導体導波路素子の構成を概略的に示す斜視図である。また、図２は、図１の平面図（電極を除く）、図３は、図２のＳ3−Ｓ3線断面図、図４は、図２のＳ4−Ｓ4線断面図である。
【００２６】
図１に示されるように、実施の形態１の半導体導波路素子は、一方の導波路端面側がスラブ型導波路構造部１１０を成しており、他方の導波路端面側がスラブ型導波路構造部１１０と一体に形成されたリブ（リッジ）型導波路構造部１２０を成している。実施の形態１の半導体導波路素子は、例えば、ＥＡ変調器やＳＡ素子であるが、これらに限定されない。
【００２７】
実施の形態１の半導体導波路素子は、第一導電型半導体からなる基板１０と、この基板１０上に備えられた第一導電型半導体からなる下側クラッド層２０と、この下側クラッド層２０上に備えられた光導波層３０と、この光導波層（活性層又はコア層）３０上に備えられた第二導電型半導体（即ち、第一導電型と異なる導電型）からなる上側クラッド層４０と、この上側クラッド層４０上に備えられたオーミックコンタクト層５０とを有する。実施の形態１においては、基板１０はｎ+−ＩｎＰからなり、下側クラッド層２０はｎ−ＩｎＰからなり、光導波層３０はｕｎｄｏｐｅｄ（不純物注入処理を施されていない）−ＩｎＧａＡｓＰからなり、上側クラッド層４０はｐ−ＩｎＰからなり、オーミックコンタクト層５０は、ｐ+−ＩｎＧａＡｓからなる。但し、各層の材料は、上記のものに限定されない。
【００２８】
上記積層構造により、垂直方向の光閉じ込め構造が、半導体導波路素子の全長さに渡って形成されている。そして、長さが１０μｍ〜２０μｍ程度のスラブ型導波路構造部１１０に隣接して、リブ型導波路構造部１２０が形成されている。
【００２９】
上側クラッド層４０は、ストライプ状の***構造である幅狭部分４１と、この幅狭部分４１よりも光が入射される端面４３に近い位置に形成されており、幅狭部分４１よりも広い幅を持つ幅広部分４２とを有する。ストライプ状の幅狭部分４１の両脇にはチャネル６０が形成されている。実施の形態１においては、チャネル６０は、図３に示されるように、光導波層３０を露出させる深さを持つ。また、チャネル６０には、例えば、ポリイミドが充填されている。
【００３０】
また、実施の形態１の半導体導波路素子は、オーミックコンタクト層５０の上に備えられた第二導電型の上側電極７０と、基板１０の下側に備えられた第一導電型の下側電極８０とを有している。尚、上側電極７０は、スラブ型導波路構造部１１０上にも形成されている。また、光が入出力する端面上には無反射膜（ＡＲ膜）９０及び１００が形成されている。
【００３１】
実施の形態１の半導体導波路素子においては、スラブ型導波路構造部１１０側の端面から光の入力を行う。スラブ型導波路構造部１１０に入力した光は、上側電極７０及び下側電極８０により光導波層３０に電界が印加されている場合には、電界吸収効果により光吸収を受け、フォトキャリアが発生してフォトカレントが流れる。このとき、光導波路３０の熱抵抗により、光導波路３０自体の温度が上昇する。しかし、実施の形態１のスラブ型導波路構造部１１０では、両脇にチャネル６０が形成された幅狭部分４１とは異なり、光導波路３０で発生した熱が光導波層３０及び上側クラッド層４０を通して横方向に効率的に放散される。従って、実施の形態１の半導体導波路素子によれば、スラブ型導波路構造部１１０を持たない素子に比べ、許容入力光パワーを向上させることができる。
【００３２】
図５は、スラブ型導波路構造部（スラブ領域）１１０の長さ〔μｍ〕と、素子が破壊される直前の破壊パワー（フォトカレントと印加電圧の積）〔ｍＷ〕との関係の実験結果を示す図である。ここでは、スラブ型導波路構造部１１０に入射する光のパワーを３０ｍＷに固定し、波長１．５３５μｍの光を用い、光導波層３０に印加される電圧を変化させることによって破壊パワーを測定した。図５に示される実験結果から、スラブ領域の長さを１０μｍ以上にすれば、破壊レベルが２倍以上に改善されることが判明した。
【００３３】
また、実施の形態１の半導体導波路素子を構成する半導体材料の結晶成長工程は１回で済むために、製造プロセスが複雑ではなく、素子の低コスト化が実現できる。
【００３４】
また、図６は、本発明の実施の形態１に係る半導体導波路素子の変形例の構成を概略的に示す斜視図である。図７は、図６のＳ7−Ｓ7線断面図、図８は、図６のＳ8−Ｓ8線断面図である。図６から図８までに示されるように、この変形例の半導体導波路素子においては、光導波層３０及び下側クラッド層２０の上側の一部が、上側クラッド層４０の幅狭部分４１と同じ幅を持つように、図１の場合より、チャネル６０（ポリイミド充填部）が深く形成されている。上記以外の点については、図６から図８までに示される変形例は、上記図１から図５までに示される例と同一である。
【００３５】
実施の形態２
図９は、本発明の実施の形態２に係る半導体導波路素子の構成を概略的に示す斜視図である。また、図１０は、図９の平面図（電極を除く）である。これらの図に示されるように、実施の形態２の半導体導波路素子においては、チャネル６０が、光入射端面４３まで延びている点、及び、上側クラッド層４０の幅広部分４４の幅が、光が入射される端面４３に近づくにつれて広くなるようにテーパ状に形成した点が上記実施の形態１の場合と相違する。
【００３６】
実施の形態２の半導体導波路素子によれば、光導波層３０で発生した熱が光導波層３０及びテーパ状に形成された上側クラッド層４０を通して横方向に効率的に放散されるので、上側クラッド層４０に幅広部分を持たない素子に比べ、許容入力光パワーを向上させることができる。
【００３７】
また、上記実施の形態１の場合と同様に、実施の形態２の半導体導波路素子を構成する半導体材料の結晶成長工程は１回で済むために、製造プロセスが複雑ではなく、素子の低コスト化を達成できる。
【００３８】
さらに、実施の形態２の半導体導波路素子によれば、光が端面４３から入力すると、導波路を伝搬して他方の端面４５に到達し、ここで反射して導波路を逆行する。逆行した光は、テーパ状に形成された幅広部分４４で広がり、入射端面４３に当たる。ここで残留反射による反射が生じるが、この反射光は広がり角を保持したまま伝搬するので、チャネルの外側に向けて伝搬した成分は、導波路に結合せず放射される。このため、端面４５からの出力光と多重反射光との干渉が抑えられ、干渉ノイズの低減された高品質の光変調信号を出力でき、誤り率が低減され、光通信における伝送距離を拡大できる。
【００３９】
図１１は、実施の形態２に係る半導体導波路素子の変形例の構成を概略的に示す斜視図である。また、図１２は、図１０の平面図（電極を除く）である。これらの図に示されるように、この変形例の半導体導波路素子においては、チャネル６０が光が入射される端面４３に近づくにつれて細くなっている点、及び、チャネル６０の先端が光が入射される端面４３に達していない点が図９及び図１０の例と相違する。
【００４０】
また、図１３は、実施の形態２に係る半導体導波路素子の他の変形例を示す平面図（電極を除く）である。図１３の例は、チャネル６０の先端が光が入射される端面４３に達している点のみが図１１及び図１２の素子と相違する。
【００４１】
さらにまた、図１４は、実施の形態２に係る半導体導波路素子の他の変形例を示す平面図（電極を除く）である。図１４の例は、チャネル６０の先端が円弧状である点のみが図１１及び図１２の素子と相違する。
【００４２】
また、図１５は、実施の形態２に係る半導体導波路素子の他の変形例を示す平面図（電極を除く）である。図１５の例は、チャネル６０の先端が円弧状である点のみが図９及び図１０の素子と相違する。
【００４３】
上記した、図１１から図１５までの変形例のそれぞれによっても、図９及び図１０の素子と同様に、出力光と多重反射光との干渉が抑えられ、干渉ノイズの低減された高品質の光変調信号を出力でき、誤り率が低減され、伝送距離を拡大できる。
【００４４】
実施の形態３
図１６は、本発明の実施の形態３に係る半導体導波路素子の構成を概略的に示す斜視図である。また、図１７は、図１６のＳ17−Ｓ17線断面図である。
【００４５】
図１６に示されるように、実施の形態３の半導体導波路素子は、埋め込みヘテロ構造（ＢＨ構造）の素子である。この半導体導波路素子は、第一導電型半導体からなる基板３１０と、この基板３１０上に備えられた第一導電型半導体からなる下側クラッド層３２０と、この下側クラッド層３２０上に備えられた光導波層（活性層又はコア層）３３０と、この光導波層３３０上に備えられた第二導電型半導体からなる上側クラッド層３４０と、この上側クラッド層３４０上に備えられたオーミックコンタクト層３５０とを有する。実施の形態３においては、基板３１０はｎ+−ＩｎＰからなり、下側クラッド層３２０はｎ−ＩｎＰからなり、光導波層３０はｕｎｄｏｐｅｄ（不純物注入処理を施されていない）−ＩｎＧａＡｓＰからなり、上側クラッド層３４０はｐ−ＩｎＰからなり、オーミックコンタクト層３５０は、ｐ+−ＩｎＧａＡｓからなる。但し、各層の材料は、上記のものに限定されない。リブ型導波路のストライプの両脇はｕｎｄｏｐｅｄ−ＩｎＰ（不純物キャリア濃度が１×１０17ｃｍ-3以下）によって埋め込まれている。
ここで、埋め込み材料は、光導波層３３０と格子整合する関係にあるものであれば、他の半導体材料を用いてもよい。
【００４６】
また、実施の形態３の半導体導波路素子は、オーミックコンタクト層３５０の上に備えられた第二導電型の上側電極３７０と、基板３１０の下側に備えられた第一導電型の下側電極３８０を有している。また、光が入出力する端面上には無反射膜９０及び１００が形成されている。
【００４７】
実施の形態３の半導体導波路素子においては、光の入射により光導波層３０で発生した熱が埋め込み材料であるｕｎｄｏｐｅｄ−ＩｎＧａＡｓＰを通して横方向に効率的に放散される。従って、実施の形態１の半導体導波路素子と同様の効果が得られる。
【００４８】
また、実施の形態３の半導体導波路素子を構成する半導体材料の結晶成長工程は２回必要であるが、実施の形態１の場合のようにポリイミドをチャネルに充填する工程を省略できるので、製造プロセスは複雑にはならず、素子の低コスト化が実現できる。
【００４９】
また、光のモードプロファイルがほぼ円形になるように素子を設計することができるので、特に、光ファイバとの光結合の際、レンズを介さなくても高い結合効率を実現できる。
【００５０】
さらにまた、実施の形態３の素子によれば、実施の形態１におけるスラブ領域での過剰な電気容量の増加を無くすことができるので、高速動作が期待できる。
【００５１】
実施の形態４
図１８は、本発明の実施の形態４に係る半導体導波路素子の構成を概略的に示す平面図（電極を除く）である。また、図１９は、図１８のＳ19−Ｓ19線断面図、図２０は、図１８のＳ20−Ｓ20線断面図である。
【００５２】
実施の形態４の半導体導波路素子においては、上側クラッド層３４０が下側クラッド層３２０より幅の狭いストライプ状の***構造を持ち、金属部材４１０が、上側クラッド層３４０側面の埋め込み層３６１（実施の形態３の埋め込み層３６０と同じ材質からなる層）の***構造の両脇であって、光導波層３３０上に備えられている。金属部材４１０は、導波路自体に接続される電極３５０には電気的に接触していない。金属は、一般に極めて熱伝導率が大きく、従って、光吸収電流による発熱を効率的に放散できる。また、この素子をキャリアにジャンクションダウン実装する場合（後述の図２３参照）には、信号ライン電極を介した熱の放散に加えて、金属部材４１０を介して放熱性を向上することが可能である。
【００５３】
図２１は、本発明の実施の形態４に係る半導体導波路素子の変形例の構成を概略的に示す斜視図である。また、図２２は、図２１のＳ22−Ｓ22線断面図、図２３は、キャリア４００の電極４２０及び金属部材４３０上に図２１の素子をジャンクションダウン実装する場合の説明図である。図２１から図２３までに示される変形例によっても、図１８から図２０までに示される例と同様の効果を得ることができる。また、信号ライン電極を介した熱の放散に加えて、キャリア上に形成されたの放熱用金属側を介して、熱の放散を更に効率的に行うことができる。さらにまた、半導体導波路素子とキャリアの密着強度を向上させることもできる。
【００５４】
実施の形態５
図２４は、本発明の実施の形態５に係る半導体導波路素子の構成を概略的に示す斜視図である。また、図２５は、図２４のＳ25−Ｓ25線断面図である。図２４及び図２５において、図１から図４までに示される実施の形態１の素子の構成と同一又は対応する部分には同一の符号を付す。実施の形態５の半導体導波路素子は、チャネル６０の深さが、光が入射される端面４３に近づくほど浅くなるように上側クラッド層４０を形成している点及びチャネル６０の先端が光入射端面４３の近傍又は光入射端面４３に達する位置まで延びている点が、上記実施の形態１の素子と相違する。実施の形態５の素子によれば、上側クラッド層４０による水平方向の放熱性が光入射端面４３近傍で良好になるので、実施の形態１の素子と同様の効果が得られる。尚、実施の形態５において上記以外の点は、上記実施の形態１の場合と同一である。
【００５５】
図２６から図３０までは、図２４の半導体導波路素子の製造方法（２個の素子を形成する場合）の一例を概略的に示すものであり、（ｂ）は平面図であり、（ａ）及び（ｃ）は断面図である。
【００５６】
この製造方法においては、先ず、図２６に示されるように、基板１０上に、下側クラッド層２０、光導波路層３０、及び第一の上側クラッド層４０ａを順に堆積させる。ここで、第一の上側クラッド層４０ａは約０．２μｍ厚である。
【００５７】
次に、図２７に示されるように、第一の上側クラッド層４０ａに幅広の露出部４０ａａと幅狭の露出部４０ａｂとが形成されるように、第一の上側クラッド層４０ａ上に第一のマスク１３０を形成する。ここで、幅狭の露出部４０ａｂは、切断により、半導体導波路素子の光入射端面になる部分である。また、マスク１３０は、ＳｉＯ2からなる。また、マスク１３０の平面形状は、図２７（ｂ）のものに限定されない。マスク１３０の平面形状は、矩形ではなく、半導体導波路素子の光入射端面になる部分において狭くなるような曲線状の端部を有するものであってもよい。
【００５８】
次に、図２８に示されるように、第一の上側クラッド層４０ａを覆うように第二の上側クラッド層４０ｂとオーミックコンタクト層５０を堆積させる。このとき、図２８（ａ）に示されるように、半導体導波路素子の光入射端面になる部分において厚く成長する。尚、第一のマスク１３０の上には、結晶成長は生じない。
【００５９】
次に、図２９に示されるように、オーミックコンタクト層５０上に、チャネル形成部分に２本の開口部１４０ａを備えた第二のマスク１４０を形成する。マスク１４０は、ＳｉＯ2からなる。
【００６０】
次に、第二のマスク１４０の開口部１４０ａにあるオーミックコンタクト層５０、第二の上側クラッド層４０ｂ及び第一の上側クラッド層４０ａをドライエッチングし、その後、第二のマスク１４０を除去する。このとき、図３０（ａ）及び（ｃ）に示されるように、半導体導波路素子の光入射端面になる部分において、上側クラッド層４０が残存し、図３０（ｃ）に符号４０ｃで示されるうような、チャネル底部を構成する傾斜部が形成される。
【００６１】
図３１から図３４までは、図２４の半導体導波路素子の製造方法（２個の素子を形成する場合）の他の例を概略的に示すものであり、（ｂ）は平面図であり、（ａ）及び（ｃ）は断面図である。
【００６２】
この製造方法においては、先ず、図３１に示されるように、基板１０上に、下側クラッド層２０、光導波路層３０、上側クラッド層４０、及びオーミックコンタクト層５０を順に堆積させる。
【００６３】
次に、図３２に示されるように、オーミックコンタクト層５０上に、チャネル形成部分に２本の開口部１５０ａを備えた第二のマスク１５０を形成する。マスク１５０は、ＳｉＯ2からなる。
【００６４】
次に、図３３に示されるように、マスク１５０の開口部１５０上であって、半導体導波路素子の光入射端面になる部分上に逆メサ構造の遮蔽体１６０を置く。
【００６５】
次に、図３４に示されるように、マスク１５０の開口部１５０ａにある上側クラッド層４０をドライエッチングし、その後、マスク１５０を除去する。このとき、図３４（ａ）及び（ｃ）に示されるように、半導体導波路素子の光入射端面になる部分において、上側クラッド層４０が残存し、図３０（ｃ）に符号４０ｃで示されるうような、チャネル底部を構成する傾斜部が形成される。
【００６６】
実施の形態６
図３５は、本発明の実施の形態６に係る半導体導波路素子を概略的に示す斜視図である。図３５に示されるように、実施の形態６の半導体導波路素子は、単一の基板１０と、この基板１０上に形成された半導体レーザ部５００及び半導体光機能部５１０とを有する。実施の形態６においては、半導体レーザ部５００からのレーザ光を半導体光機能部５１０が変調する。半導体レーザ部５００と、半導体光機能部５１０とは共通のチャネル６０を持ち、連結部分の上側クラッド層４０が幅広になるようにチャネル６０の幅が狭くなっている。実施の形態６の半導体光機能部５１０は、上記実施の形態２の半導体導波路素子と同様の機能を持つので、実施の形態２と同様の効果を得ることができる。
【００６７】
尚、半導体レーザ５００に代えて、レーザ光の振幅の増幅又は減衰部（例えば、半導体光増幅器や可変光減衰器等）を備えてもよい。また、図示の半導体機能部５１０に代えて、上記実施の形態１から５までの他の半導体導波路素子の構造を採用することもできる。
【００６８】
尚、上記した実施の形態１から６までは、基板１０の結晶の面方位、あるいは、ストライプの形成方向には限定されるものではない。また、上記した実施の形態１から６までは、それぞれの領域の光導波層の形成及び成長方法には、限定されるものではない。また、上記した実施の形態１から６までの光導波層３０の構造は、多重量子井戸構造であってもよい。さらにまた、上記実施の形態１から６までにおいては、一方の端面側にのみに放熱構造を形成しているが、他方の端面側に形成してもよい。また、上記実施の形態に１から６おける半導体導波路素子は、ＥＡ変調器に限らず、ＳＡ素子であってもよい。
【００６９】
【発明の効果】
以上説明したように、請求項１から７までの発明によれば、フォトカレントに起因する発熱を効率的に放熱できるので、許容入力光パワーを向上させることができるという効果がある。
【００７０】
また、上側クラッド層の幅広部分が、光が入射される上記端面に近づくにつれて幅が広くなることを特徴とする場合、出力光と多重反射光との干渉が抑えられ、干渉ノイズの低減された高品質の光変調信号を出力でき、誤り率が低減され、伝送距離を拡大できるという効果がある。
【００７１】
また、半導体導波路素子の製造方法としては、基板上に、下側クラッド層、光導波路層、及び第一の上側クラッド層を順に堆積させる工程と、上記第一の上側クラッド層に幅広の露出部と幅狭の露出部とが形成されるように、上記第一の上側クラッド層上に第一のマスクを形成する工程と、上記第一のマスク及び上記第一の上側クラッド層を覆うように第二の上側クラッド層を形成する工程と、上記第二の上側クラッド層上に、チャネル形成部分に開口部を備えた第二のマスクを形成する工程と、ドライエッチングにより第二のマスクの開口部にある上記第二の上側クラッド層を除去する工程とを有することを特徴とする製造方法、並びに、基板上に、下側クラッド層、光導波路層、及び上側クラッド層を順に堆積させる工程と、上記上側クラッド層上に、チャネル形成部分に開口部を備えたマスクを形成する工程と、上記マスクの開口部上に逆メサ構造の遮蔽体と置く工程と、ドライエッチングによりマスクの開口部にある上記第二の上側クラッド層を除去する工程とを有することを特徴とする製造方法があり得るが、これら製造方法によれば、チャネルの深さが、光が入射される端面に近づくほど浅くなるような上側クラッド層を簡単な工程で形成することができるので、素子の低コスト化を達成できるという効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体導波路素子の構成を概略的に示す斜視図である。
【図２】 図１の平面図（電極を除く）である。
【図３】 図２のＳ3−Ｓ3線断面図である。
【図４】 図２のＳ4−Ｓ4線断面図である。
【図５】 スラブ型導波路構造部（スラブ領域）の長さ〔μｍ〕と、素子が破壊される直前の破壊パワー（フォトカレントと印加電圧の積）〔ｍＷ〕との関係の実験結果を示す図である。
【図６】 実施の形態１に係る半導体導波路素子の変形例の構成を概略的に示す斜視図である。
【図７】 図６のＳ7−Ｓ7線断面図である。
【図８】 図６のＳ8−Ｓ8線断面図である。
【図９】 本発明の実施の形態２に係る半導体導波路素子の構成を概略的に示す斜視図である。
【図１０】 図９の平面図（電極を除く）である。
【図１１】 実施の形態２に係る半導体導波路素子の変形例の構成を概略的に示す斜視図である。
【図１２】 図１０の平面図（電極を除く）である。
【図１３】 実施の形態２に係る半導体導波路素子の他の変形例を示す平面図（電極を除く）である。
【図１４】 実施の形態２に係る半導体導波路素子の他の変形例を示す平面図（電極を除く）である。
【図１５】 実施の形態２に係る半導体導波路素子の他の変形例を示す平面図（電極を除く）である。
【図１６】 本発明の実施の形態３に係る半導体導波路素子の構成を概略的に示す斜視図である。
【図１７】 図１６のＳ17−Ｓ17線断面図である。
【図１８】 本発明の実施の形態４に係る半導体導波路素子の構成を概略的に示す平面図（電極を除く）である。
【図１９】 図１８のＳ19−Ｓ19線断面図である。
【図２０】 図１８のＳ20−Ｓ20線断面図である。
【図２１】 本発明の実施の形態４に係る半導体導波路素子の構成を概略的に示す斜視図である。
【図２２】 図２１のＳ22−Ｓ22線断面図である。
【図２３】 ジャンクションダウン実装の説明図である。
【図２４】 本発明の実施の形態５に係る半導体導波路素子の構成を概略的に示す斜視図である。
【図２５】 図２４のＳ25−Ｓ25線断面図である。
【図２６】 図２４の半導体導波路素子の製造方法を示す工程図（その１）であり、（ａ）は（ｂ）のＳ26−Ｓ26線断面図である。
【図２７】 図２４の半導体導波路素子の製造方法を示す工程図（その２）であり、（ａ）は（ｂ）のＳ27−Ｓ27線断面図である。
【図２８】 図２４の半導体導波路素子の製造方法を示す工程図（その３）であり、（ａ）は（ｂ）のＳ28−Ｓ28線断面図である。
【図２９】 図２４の半導体導波路素子の製造方法を示す工程図（その４）であり、（ａ）は（ｂ）のＳ29−Ｓ29線断面図である。
【図３０】 図２４の半導体導波路素子の製造方法を示す工程図（その５）であり、（ａ）は（ｂ）のＳ30a−Ｓ30a線断面図、（ｃ）は（ｂ）のＳ30c−Ｓ30c線断面図である。
【図３１】 図２４の半導体導波路素子の他の製造方法を示す工程図（その１）であり、（ａ）は（ｂ）のＳ31−Ｓ31線断面図である。
【図３２】 図２４の半導体導波路素子の他の製造方法を示す工程図（その２）であり、（ａ）は（ｂ）のＳ32−Ｓ32線断面図である。
【図３３】 図２４の半導体導波路素子の他の製造方法を示す工程図（その３）であり、（ａ）は（ｂ）のＳ33−Ｓ33線断面図である。
【図３４】 図２４の半導体導波路素子の他の製造方法を示す工程図（その４）であり、（ａ）は（ｂ）のＳ34a−Ｓ34a線断面図、（ｃ）は（ｂ）のＳ34c−Ｓ34c線断面図である。
【図３５】 本発明の実施の形態６に係る半導体導波路素子の構成を概略的に示す斜視図である。
【符号の説明】
１０，３１０ 基板、 ２０，３２０ 下側クラッド層、 ３０，３３０ 光導波層、 ４０，３４０ 上側クラッド層、 ４０ｃ 傾斜部、 ４１ 幅狭部分、 ４２，４４ 幅広部分、 ４３ 端面、 ５０ オーミックコンタクト層、 ６０ チャネル（ポリイミド充填）、 ７０，３７０ 上側電極、 ８０，３８０ 下側電極、 ９０，１００ 無反射膜、 １１０ スラブ型導波路構造部、 １２０ リブ型導波路構造部、 １３０，１４０，１５０ マスク、 １４０ａ，１５０ａ 開口部、 １６０ 遮蔽体、 ３５０ オーミックコンタクト層、 ３６０，３６１ 埋め込み層、 ４００ キャリア、 ４１０，４３０金属部材、 ４２０ 電極、 ５００ 半導体レーザ部、 ５１０ 半導体光機能部。
Claims (7)
- 下側クラッド層と、
上側クラッド層と、
上記下側クラッド層と上記上側クラッド層とに挟まれた光導波層と、
上記下側クラッド層、上記光導波層、及び上記上側クラッド層を含む積層構造に電圧を印加して該積層構造に電界吸収効果を発生させる下側電極及び上側電極と、
を有し、上記光導波層の端面から光を入射させる半導体導波路素子において、
上記上側クラッド層が、
ストライプ状の幅狭部分と、
上記幅狭部分よりも光が入射される端面に近い位置に形成されており、上記幅狭部分よりも広い幅を持つ幅広部分と、
を有し、
上記上側クラッド層の幅広部分と、上記下側クラッド層及び上記光導波層の上記幅広部分に重なる部分とがスラブ型導波路構造を形成し、
上記上側電極が、上記上側クラッド層の幅狭部分上から上記幅広部分上まで延びており、
上記下側電極が、上記上側クラッド層の幅狭部分下から上記幅広部分下まで延びており、
上記積層構造は、基板の平坦な面上に上記半導体導波路素子の全長にわたって形成されている、
ことを特徴とする半導体導波路素子。 - 上記上側クラッド層の両側にそれぞれ、チャネルが形成されていることを特徴する請求項１に記載の半導体導波路素子。
- 上記光導波層が上記上側クラッド層と同じ幅を持つことを特徴とする請求項１又は２に記載の半導体導波路素子。
- 上記チャネルの端部が、光が入射される上記端面までたっしていないように形成されていることを特徴する請求項２に記載の半導体導波路素子。
- 前記スラブ型導波路構造の光伝搬方向に沿った長さは１０μｍ以上であることを特徴とする請求項１から４までのいずれか一つに記載の半導体導波路素子。
- 単一の基板と、
上記基板上に形成された半導体レーザ部及び半導体光機能部と、
を有する半導体導波路素子において、
上記半導体光機能部が、上記請求項１から５までのいずれか一つに記載の半導体導波路素子からなることを特徴とする半導体導波路素子。 - 単一の基板と、
上記基板上に形成されたレーザ光の振幅の変調部及び半導体光機能部と、
を有する半導体導波路素子において、
上記半導体光機能部が、上記請求項１から５までのいずれか一つに記載の半導体導波路素子からなることを特徴とする半導体導波路素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29189099A JP4570712B2 (ja) | 1999-10-14 | 1999-10-14 | 半導体導波路素子及びその製造方法 |
| US10/112,938 US6999638B2 (en) | 1999-10-14 | 2002-04-02 | Semiconductor waveguide device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29189099A JP4570712B2 (ja) | 1999-10-14 | 1999-10-14 | 半導体導波路素子及びその製造方法 |
| US10/112,938 US6999638B2 (en) | 1999-10-14 | 2002-04-02 | Semiconductor waveguide device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001117058A JP2001117058A (ja) | 2001-04-27 |
| JP4570712B2 true JP4570712B2 (ja) | 2010-10-27 |
Family
ID=30002122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29189099A Expired - Fee Related JP4570712B2 (ja) | 1999-10-14 | 1999-10-14 | 半導体導波路素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6999638B2 (ja) |
| JP (1) | JP4570712B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4570712B2 (ja) | 1999-10-14 | 2010-10-27 | Ｏｋｉセミコンダクタ株式会社 | 半導体導波路素子及びその製造方法 |
| JP2002280662A (ja) * | 2001-03-15 | 2002-09-27 | Opnext Japan Inc | 半導体電界吸収型変調器集積レーザモジュール及びそれを用いた光伝送装置 |
| US20060211518A1 (en) * | 2001-06-26 | 2006-09-21 | Sullivan Michael J | Multi-Layer Golf Balls Comprising Ionomers with a Percent Neutralization Gradient |
| JP3641473B2 (ja) | 2002-10-25 | 2005-04-20 | 沖電気工業株式会社 | 光半導体素子 |
| JP5374106B2 (ja) * | 2008-09-26 | 2013-12-25 | ネオフォトニクス・セミコンダクタ合同会社 | 半導体光機能デバイス |
| JP5017300B2 (ja) * | 2009-03-16 | 2012-09-05 | アンリツ株式会社 | 吸収型半導体光変調器 |
| JP5017302B2 (ja) * | 2009-03-19 | 2012-09-05 | アンリツ株式会社 | 吸収型半導体光変調器 |
| JP5302872B2 (ja) * | 2009-12-22 | 2013-10-02 | アンリツ株式会社 | 吸収型半導体光変調器 |
| US8615029B2 (en) * | 2009-12-30 | 2013-12-24 | Ipg Photonics Corporation | Optical device |
| GB2483283A (en) * | 2010-09-03 | 2012-03-07 | Oclaro Technology Ltd | Optoelectronic device with tapered waveguide |
| JP5767864B2 (ja) * | 2011-06-07 | 2015-08-26 | 日本オクラロ株式会社 | 光素子、光素子を含む変調器モジュール、光素子を含むレーザ集積変調器モジュール、及び、光素子の製造方法 |
| JP5962022B2 (ja) * | 2012-01-18 | 2016-08-03 | 住友電気工業株式会社 | 半導体光素子の製造方法 |
| JP6133025B2 (ja) * | 2012-08-10 | 2017-05-24 | 古河電気工業株式会社 | 光集積素子の製造方法 |
| US9778494B1 (en) * | 2016-03-16 | 2017-10-03 | Mellanox Technologies Silicon Photonics Inc. | Temperature control of components on an optical device |
| JP2020095131A (ja) * | 2018-12-12 | 2020-06-18 | 住友電気工業株式会社 | 光変調器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6379390A (ja) * | 1986-09-24 | 1988-04-09 | Hitachi Ltd | 半導体レ−ザ装置 |
| JPH0750443A (ja) * | 1993-08-04 | 1995-02-21 | Hitachi Ltd | 半導体光集積素子及びその製造方法 |
| JPH10223921A (ja) * | 1996-12-04 | 1998-08-21 | Furukawa Electric Co Ltd:The | 半導体受光素子とその製造方法 |
| JPH11202273A (ja) * | 1998-01-16 | 1999-07-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体埋め込み型光変調器及びその製造方法 |
| JPH11220220A (ja) * | 1995-12-28 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3089584B2 (ja) * | 1990-05-09 | 2000-09-18 | 日本電信電話株式会社 | モニタ付半導体レーザ |
| EP0641049B1 (en) * | 1993-08-31 | 1998-10-28 | Fujitsu Limited | An optical semiconductor device and a method of manufacturing the same |
| JP2727979B2 (ja) | 1993-12-20 | 1998-03-18 | 日本電気株式会社 | 光変調器とその製造方法 |
| JP2967737B2 (ja) * | 1996-12-05 | 1999-10-25 | 日本電気株式会社 | 光半導体装置とその製造方法 |
| JP3104789B2 (ja) * | 1997-05-02 | 2000-10-30 | 日本電気株式会社 | 半導体光素子およびその製造方法 |
| JPH11202274A (ja) | 1998-01-07 | 1999-07-30 | Oki Electric Ind Co Ltd | リッジ導波路型半導体光機能素子及びその製造方法 |
| JPH11231273A (ja) * | 1998-02-16 | 1999-08-27 | Furukawa Electric Co Ltd:The | 光半導体装置 |
| JP3941296B2 (ja) | 1999-09-20 | 2007-07-04 | 三菱電機株式会社 | 変調器と変調器付き半導体レーザ装置並びにその製造方法 |
| JP4570712B2 (ja) | 1999-10-14 | 2010-10-27 | Ｏｋｉセミコンダクタ株式会社 | 半導体導波路素子及びその製造方法 |
-
1999
- 1999-10-14 JP JP29189099A patent/JP4570712B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-02 US US10/112,938 patent/US6999638B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6379390A (ja) * | 1986-09-24 | 1988-04-09 | Hitachi Ltd | 半導体レ−ザ装置 |
| JPH0750443A (ja) * | 1993-08-04 | 1995-02-21 | Hitachi Ltd | 半導体光集積素子及びその製造方法 |
| JPH11220220A (ja) * | 1995-12-28 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置及びその製造方法 |
| JPH10223921A (ja) * | 1996-12-04 | 1998-08-21 | Furukawa Electric Co Ltd:The | 半導体受光素子とその製造方法 |
| JPH11202273A (ja) * | 1998-01-16 | 1999-07-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体埋め込み型光変調器及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030185481A1 (en) | 2003-10-02 |
| JP2001117058A (ja) | 2001-04-27 |
| US6999638B2 (en) | 2006-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4570712B2 (ja) | 半導体導波路素子及びその製造方法 | |
| JP2809124B2 (ja) | 光半導体集積素子およびその製造方法 | |
| US10241267B2 (en) | Semiconductor optical integrated device including a reduced thickness upper cladding layer in a ridge waveguide portion, and method of manufacturing the same | |
| JP4828018B2 (ja) | 光変調器およびその製造方法並びに光半導体装置 | |
| JP2004053830A (ja) | 光半導体装置 | |
| JP6996183B2 (ja) | 半導体光素子 | |
| JPH10173291A (ja) | 半導体レーザ装置 | |
| JP2014007295A (ja) | 光半導体装置及びその製造方法 | |
| JP3941296B2 (ja) | 変調器と変調器付き半導体レーザ装置並びにその製造方法 | |
| US20130207140A1 (en) | Semiconductor Optical Element Semiconductor Optical Module and Manufacturing Method Thereof | |
| JP3284994B2 (ja) | 半導体光集積素子及びその製造方法 | |
| JP2019008179A (ja) | 半導体光素子 | |
| JP2739666B2 (ja) | 光変調素子 | |
| JPH0750815B2 (ja) | 半導体光集積素子の製造方法 | |
| JPH1197799A (ja) | 半導体装置の製造方法 | |
| JP3061169B2 (ja) | 半導体レーザ | |
| JP2021034388A (ja) | 半導体光素子 | |
| JPH05158085A (ja) | 光変調装置及びその製造方法 | |
| JPH05251812A (ja) | 量子井戸構造光変調器付き分布帰還型半導体レーザおよびその製造方法 | |
| JP2002169132A (ja) | 電界吸収型光変調器およびその製造方法 | |
| JP2003177367A (ja) | 半導体光素子 | |
| JPH09162484A (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
| JP2760276B2 (ja) | 選択成長導波型光制御素子 | |
| JP2508332B2 (ja) | 集積型光変調器 | |
| JP3797735B2 (ja) | 光集積回路およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060928 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100811 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4570712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |