JP4563165B2 - 周波数シンセサイザ及びその基準信号位相設定方法 - Google Patents
周波数シンセサイザ及びその基準信号位相設定方法 Download PDFInfo
- Publication number
- JP4563165B2 JP4563165B2 JP2004366712A JP2004366712A JP4563165B2 JP 4563165 B2 JP4563165 B2 JP 4563165B2 JP 2004366712 A JP2004366712 A JP 2004366712A JP 2004366712 A JP2004366712 A JP 2004366712A JP 4563165 B2 JP4563165 B2 JP 4563165B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- phase
- reset
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザにおいて、
前記基準信号の位相を示す位相データの差分データを順次、アナログデータに変換するデジタル・アナログ変換部と、
前記デジタル・アナログ変換部が変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成する電圧信号生成部と、
前記電圧信号生成部が生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記基準信号の特定位相を示す基準タイミング信号を出力する基準タイミング信号出力部と、
前記基準タイミング信号出力部が前記基準タイミング信号を出力したときに前記電圧信号生成部が生成した電圧信号を前記設定電圧にリセットし、リセット解除信号が供給されて前記リセットを解除するリセット制御部と、
前記交差タイミングと前記リセットを解除するリセット解除タイミングとの時間が一定になるように、前記リセット解除タイミングを、前記基準タイミング信号出力部が出力した基準タイミング信号に基づいて設定するタイミング設定部と、
前記タイミング設定部が設定したリセット解除タイミングで前記リセット解除信号を前記リセット制御部に供給するリセット解除信号供給部と、を備えたことを特徴とする。
前記位相比較部が出力する前記位相差信号の信号レベルに基づいて周波数を修正設定し、修正設定した周波数の前記同期信号を生成する同期信号生成部と、を備え、
前記タイミング設定部は、前記同期信号生成部が生成した同期信号に基づいて前記リセット解除信号を生成して前記リセット制御部に供給し、
前記タイミング設定部は、前記同期信号生成部が生成した同期信号に基づいて生成した信号を遅延させ、遅延させた信号を前記比較タイミング信号として前記位相比較部に出力することにより、前記リセット解除タイミングを前記交差タイミングよりも一定時間前に設定するようにしてもよい。
基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザの基準信号位相設定方法であって、
前記基準信号の位相を示す位相データの差分データを、順次、アナログデータに変換するステップと、
前記変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成するステップと、
前記生成した電圧信号と予め設定された設定電圧とが交差したときに、前記基準信号の特定位相を示す基準タイミング信号を出力するステップと、
前記基準タイミング信号が出力されたときに前記電圧信号を前記設定電圧にリセットするステップと、
前記交差タイミングと前記リセットを解除するリセット解除タイミングとの時間が一定になるように、前記リセット解除タイミングを、前記基準タイミング信号に基づいて設定するステップと、
前記設定されたタイミングで前記リセットを解除することにより、前記基準信号の位相を設定するステップと、を備えたことを特徴とする。
本実施形態に係る周波数シンセサイザの構成を図1に示す。
本実施形態に係る周波数シンセサイザは、PLL回路1と、基準信号生成部2と、を備える。
位相発生部201は、システムクロックCLKに同期して図3に示すような位相データd11のデータ列を遅延回路部202に出力するものとする。尚、添字−、+は、それぞれ、位相データの正、負を示す。
例えば、上記実施の形態では、交差電圧をゼロ電圧として説明した。しかし、交差電圧は、ゼロ電圧でなくてもよく、所望の電圧に設定されてもよい。
2 基準信号生成部
101 位相比較器
103 VCO
104 N分周カウンタ
105 タイミング設定部
201 位相発生部
202 遅延回路部
204 D/A変換器
206 直線補間回路
207 コンパレータ
208 リセット部
209 リセット制御部
210 ゼロクロス検出器
Claims (3)
- 基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザにおいて、
前記基準信号の位相を示す位相データの差分データを順次、アナログデータに変換するデジタル・アナログ変換部と、
前記デジタル・アナログ変換部が変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成する電圧信号生成部と、
前記電圧信号生成部が生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記基準信号の特定位相を示す基準タイミング信号を出力する基準タイミング信号出力部と、
前記基準タイミング信号出力部が前記基準タイミング信号を出力したときに前記電圧信号生成部が生成した電圧信号を前記設定電圧にリセットし、リセット解除信号が供給されて前記リセットを解除するリセット制御部と、
前記交差タイミングと前記リセットを解除するリセット解除タイミングとの時間が一定になるように、前記リセット解除タイミングを、前記基準タイミング信号出力部が出力した基準タイミング信号に基づいて設定するタイミング設定部と、
前記タイミング設定部が設定したリセット解除タイミングで前記リセット解除信号を前記リセット制御部に供給するリセット解除信号供給部と、
を備えた、
ことを特徴とする周波数シンセサイザ。 - 前記基準タイミング信号出力部が出力する前記基準タイミング信号の出力タイミングと前記同期信号に基づいて生成された比較タイミング信号の出力タイミングとを比較し、両信号の出力タイミング差を信号レベルで示す位相差信号を出力する位相比較部と、
前記位相比較部が出力する前記位相差信号の信号レベルに基づいて周波数を修正設定し、修正設定した周波数の前記同期信号を生成する同期信号生成部と、を備え、
前記タイミング設定部は、前記同期信号生成部が生成した同期信号に基づいて前記リセット解除信号を生成して前記リセット制御部に供給し、
前記タイミング設定部は、前記同期信号生成部が生成した同期信号に基づいて生成した信号を遅延させ、遅延させた信号を前記比較タイミング信号として前記位相比較部に出力することにより、前記リセット解除タイミングを前記交差タイミングよりも一定時間前に設定する、
ことを特徴とする請求項1に記載の周波数シンセサイザ。 - 基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザの基準信号位相設定方法であって、
前記基準信号の位相を示す位相データの差分データを、順次、アナログデータに変換するステップと、
前記変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成するステップと、
前記生成した電圧信号と予め設定された設定電圧とが交差したときに、前記基準信号の特定位相を示す基準タイミング信号を出力するステップと、
前記基準タイミング信号が出力されたときに前記電圧信号を前記設定電圧にリセットするステップと、
前記交差タイミングと前記リセットを解除するリセット解除タイミングとの時間が一定になるように、前記リセット解除タイミングを、前記基準タイミング信号に基づいて設定するステップと、
前記設定されたタイミングで前記リセットを解除することにより、前記基準信号の位相を設定するステップと、を備えた、
ことを特徴とする周波数シンセサイザの基準信号位相設定方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004366712A JP4563165B2 (ja) | 2004-12-17 | 2004-12-17 | 周波数シンセサイザ及びその基準信号位相設定方法 |
NO20054234A NO20054234L (no) | 2004-09-14 | 2005-09-13 | Frekvenssyntetisator, pulstoggenereringsapparat og pulstoggenereringsfremgangsmate |
US11/224,803 US7496169B2 (en) | 2004-09-14 | 2005-09-13 | Frequency synthesizer, pulse train generation apparatus and pulse train generation method |
FR0509381A FR2879371B1 (fr) | 2004-09-14 | 2005-09-14 | Syntheseur de frequence, appareil generateur de trains d'impulsions et procede de production de trains d'impulsions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004366712A JP4563165B2 (ja) | 2004-12-17 | 2004-12-17 | 周波数シンセサイザ及びその基準信号位相設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006174297A JP2006174297A (ja) | 2006-06-29 |
JP4563165B2 true JP4563165B2 (ja) | 2010-10-13 |
Family
ID=36674535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004366712A Expired - Fee Related JP4563165B2 (ja) | 2004-09-14 | 2004-12-17 | 周波数シンセサイザ及びその基準信号位相設定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4563165B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206732A (ja) * | 1992-01-27 | 1993-08-13 | Hitachi Ltd | 周波数シンセサイザ |
JPH11330860A (ja) * | 1998-05-20 | 1999-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
JP2003046389A (ja) * | 2001-08-03 | 2003-02-14 | Nippon Precision Circuits Inc | フラクショナルn周波数シンセサイザ及びその動作方法 |
JP2006087059A (ja) * | 2004-09-14 | 2006-03-30 | Nippon Precision Circuits Inc | 等間隔パルス列生成装置および生成方法 |
-
2004
- 2004-12-17 JP JP2004366712A patent/JP4563165B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206732A (ja) * | 1992-01-27 | 1993-08-13 | Hitachi Ltd | 周波数シンセサイザ |
JPH11330860A (ja) * | 1998-05-20 | 1999-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 周波数シンセサイザ |
JP2003046389A (ja) * | 2001-08-03 | 2003-02-14 | Nippon Precision Circuits Inc | フラクショナルn周波数シンセサイザ及びその動作方法 |
JP2006087059A (ja) * | 2004-09-14 | 2006-03-30 | Nippon Precision Circuits Inc | 等間隔パルス列生成装置および生成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006174297A (ja) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5638010A (en) | Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters | |
JPH06252645A (ja) | 直接デジタル周波数シンセサイザ | |
US5848047A (en) | Playback apparatus and playback method | |
JP2009005288A (ja) | クロック生成回路 | |
JP2006504303A (ja) | 所定のクロック信号特性を有するクロック信号を生成するための方法および装置 | |
US7496169B2 (en) | Frequency synthesizer, pulse train generation apparatus and pulse train generation method | |
JPS6247379B2 (ja) | ||
JP4563165B2 (ja) | 周波数シンセサイザ及びその基準信号位相設定方法 | |
JP4955196B2 (ja) | 交流信号測定装置 | |
CN113867476B (zh) | 一种信号发生装置和方法 | |
JP4593261B2 (ja) | 周波数シンセサイザ及びその基準信号位相設定方法 | |
US7072920B2 (en) | Method and apparatus for digital frequency conversion | |
JPS58170228A (ja) | 周波数合成器 | |
JP2011061929A (ja) | モータ速度制御装置 | |
JP4549967B2 (ja) | デジタル信号生成方法、この方法を用いた装置、プログラム、および記録媒体 | |
JP4606112B2 (ja) | 等間隔パルス列生成装置および生成方法 | |
KR101095640B1 (ko) | Da 변환기 및 da 변환방법 | |
JP4972907B2 (ja) | ドットクロック再生回路 | |
US9094185B1 (en) | Phase locked loop with the ability to accurately apply phase offset corrections while maintaining the loop filter characteristics | |
JP2001513306A (ja) | 時間離散pll回路 | |
JPS62188483A (ja) | 時間軸誤差補正装置 | |
JP2006333473A (ja) | 信号発生装置および方法 | |
JP5052739B2 (ja) | Pll回路 | |
JP4095206B2 (ja) | 波形発生方法および装置 | |
JP3246459B2 (ja) | 刻時同期方法及び刻時同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100728 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4563165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |