JP4593261B2 - 周波数シンセサイザ及びその基準信号位相設定方法 - Google Patents
周波数シンセサイザ及びその基準信号位相設定方法 Download PDFInfo
- Publication number
- JP4593261B2 JP4593261B2 JP2004366760A JP2004366760A JP4593261B2 JP 4593261 B2 JP4593261 B2 JP 4593261B2 JP 2004366760 A JP2004366760 A JP 2004366760A JP 2004366760 A JP2004366760 A JP 2004366760A JP 4593261 B2 JP4593261 B2 JP 4593261B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- timing
- data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザにおいて、
前記基準信号の位相を示す位相データを順次、出力する位相データ出力部と、
前記位相データ出力部が出力した位相データの差分データを生成する差分データ生成部と、
前記差分データ生成部が生成した差分データを順次、アナログデータに変換するデジタル・アナログ変換部と、
前記デジタル・アナログ変換部が変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成する電圧信号生成部と、
前記電圧信号生成部が生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記同期信号に同期させるための前記基準信号の特定位相を示す基準タイミング信号を出力する基準タイミング信号出力部と、
前記位相データ出力部が出力した位相データの位相が前記設定電圧に対して反転関係にあるときに、前記電圧信号生成部が前記交差タイミング直前に設定する電圧信号の信号レベルが前記設定電圧に近づくように、前記基準信号の特定位相の進め位相量を設定する位相量設定部と、
前記位相量設定部が設定した進め位相量に基づいて、前記位相データ出力部が出力する位相データを修正するデータ修正部と、
前記位相量設定部が設定した進め位相量に基づいて、前記同期信号より得られるタイミング信号の位相を調整し、前記基準タイミング信号とタイミングを比較するための比較タイミング信号を生成する比較タイミング信号生成部と、を備えたことを特徴とする。
基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザにおいて、
前記基準信号の位相を示す位相データを順次、出力する位相データ出力部と、
前記位相データ出力部が出力した位相データの差分データを生成する差分データ生成部と、
前記差分データ生成部が生成した差分データを順次、アナログデータに変換するデジタル・アナログ変換部と、
前記デジタル・アナログ変換部が変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成する電圧信号生成部と、
前記電圧信号生成部が生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記同期信号に同期させるための前記基準信号の特定位相を示す基準タイミング信号を出力する基準タイミング信号出力部と、
前記電圧信号生成部が前記交差タイミング直前に設定する電圧信号の信号レベルが前記設定電圧に近づくように、前記基準信号の特定位相の進め位相量を設定する位相量設定部と、
前記位相量設定部が設定した進め位相量に基づいて、前記位相データ出力部が出力する位相データを修正するデータ修正部と、
前記位相量設定部が設定した進め位相量に基づいて、前記同期信号より得られるタイミング信号の位相を調整し、前記基準タイミング信号とタイミングを比較するための比較タイミング信号を生成する比較タイミング信号生成部と、
前記位相データ出力部が出力した位相データに基づいて、前記交差タイミングを予測する交差タイミング予測部と、を備え、
前記位相量設定部は、前記交差タイミング予測部が前記交差タイミングを予測したときに、前記基準信号の特定位相の進め位相量を設定する、ことを特徴とする。
基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザにおいて、
前記基準信号の位相を示す位相データを順次、出力する位相データ出力部と、
前記位相データ出力部が出力した位相データの差分データを生成する差分データ生成部と、
前記差分データ生成部が生成した差分データを順次、アナログデータに変換するデジタル・アナログ変換部と、
前記デジタル・アナログ変換部が変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成する電圧信号生成部と、
前記電圧信号生成部が生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記同期信号に同期させるための前記基準信号の特定位相を示す基準タイミング信号を出力する基準タイミング信号出力部と、
前記位相データ出力部が出力した位相データの位相が前記設定電圧に対して反転関係にあるときに、前記電圧信号生成部が前記交差タイミング直前に設定する電圧信号の信号レベルが前記設定電圧に近づくように、前記基準信号の特定位相の進め位相量を設定する位相量設定部と、
前記位相量設定部が設定した進め位相量に基づいて、前記位相データ出力部が出力する位相データを修正するデータ修正部と、
前記位相量設定部が設定した進め位相量に基づいて、前記同期信号より得られるタイミング信号の位相を調整し、前記基準タイミング信号とタイミングを比較するための比較タイミング信号を生成する比較タイミング信号生成部と、
前記基準タイミング信号出力部が前記基準タイミング信号を出力したときに前記電圧信号生成部が生成した電圧信号を前記設定電圧にリセットし、リセット解除信号が供給されて前記リセットを解除するリセット制御部と、
前記同期信号を分周し、分周した分周信号を出力する分周部と、を備え、
前記比較タイミング信号生成部は、
前記分周部が出力した分周信号を遅延させる第1の遅延部と、
前記位相量設定部が設定した進め位相量に基づいて前記第1の遅延部が遅延させる分周信号の遅延量を設定するとともに、遅延量を設定して遅延させた信号をリセット解除信号として前記リセット制御部に出力する遅延量設定部と、
前記遅延量設定部が出力したリセット解除信号をさらに一定時間遅延させ、遅延させた信号を前記比較タイミング信号として生成する第2の遅延部と、を備えた、
ことを特徴とする。
基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザの基準信号位相設定方法であって、
前記基準信号の位相を示す位相データを出力するステップと、
前記出力した位相データの差分データを生成するステップと、
前記生成した差分データを順次、アナログデータに変換するステップと、
前記変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成するステップと、
前記生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記同期信号に同期させるための前記基準信号の特定位相を示す基準タイミング信号を出力するステップと、
前記出力した位相データの位相が前記設定電圧に対して反転関係にあるときに、前記交差タイミング直前に設定する電圧信号の信号レベルが前記設定電圧に近づくように、前記基準信号の特定位相の進め位相量を設定するステップと、
前記設定した進め位相量に基づいて、前記出力する位相データを修正するステップと、
前記設定した進め位相量に基づいて、前記同期信号より得られるタイミング信号の位相を調整し、前記基準タイミング信号とタイミングを比較するための比較タイミング信号を生成するステップと、を備えたことを特徴とする。
また、本発明の第5の観点に係る周波数シンセサイザの基準信号位相設定方法は、
基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザの基準信号位相設定方法であって、
前記基準信号の位相を示す位相データを出力するステップと、
前記出力した位相データの差分データを生成するステップと、
前記生成した差分データを順次、アナログデータに変換するステップと、
前記変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成するステップと、
前記生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記同期信号に同期させるための前記基準信号の特定位相を示す基準タイミング信号を出力するステップと、
前記交差タイミング直前に設定する電圧信号の信号レベルが前記設定電圧に近づくように、前記基準信号の特定位相の進め位相量を設定するステップと、
前記設定した進め位相量に基づいて、前記出力する位相データを修正するステップと、
前記設定した進め位相量に基づいて、前記同期信号より得られるタイミング信号の位相を調整し、前記基準タイミング信号とタイミングを比較するための比較タイミング信号を生成するステップと、
前記位相データを出力するステップで出力した位相データに基づいて、前記交差タイミングを予測する交差タイミング予測ステップと、を備え、
前記進め位相量を設定するステップでは、前記交差タイミング予測ステップが前記交差タイミングを予測したときに、前記基準信号の特定位相の進め位相量を設定する、
ことを特徴とする。
本発明の第6の観点に係る周波数シンセサイザの基準信号位相設定方法は、
基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザの基準信号位相設定方法であって、
前記基準信号の位相を示す位相データを出力するステップと、
前記出力した位相データの差分データを生成するステップと、
前記生成した差分データを順次、アナログデータに変換するステップと、
前記変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成するステップと、
前記生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記同期信号に同期させるための前記基準信号の特定位相を示す基準タイミング信号を出力するステップと、
前記出力した位相データの位相が前記設定電圧に対して反転関係にあるときに、前記交差タイミング直前に設定する電圧信号の信号レベルが前記設定電圧に近づくように、前記基準信号の特定位相の進め位相量を設定するステップと、
前記設定した進め位相量に基づいて、前記出力する位相データを修正するステップと、
前記設定した進め位相量に基づいて、前記同期信号より得られるタイミング信号の位相を調整し、前記基準タイミング信号とタイミングを比較するための比較タイミング信号を生成するステップと、
前記基準タイミング信号を出力するステップで前記基準タイミング信号を出力したときに前記電圧信号を生成するステップで生成した電圧信号を前記設定電圧にリセットし、リセット解除信号が供給されて前記リセットを解除するリセット制御ステップと、
前記同期信号を分周し、分周した分周信号を出力する分周ステップと、を備え、
前記比較タイミング信号を生成するステップは、
前記分周ステップで出力した分周信号を遅延させる第1の遅延ステップと、
前記進め位相量を設定するステップによって設定された進め位相量に基づいて前記第1の遅延ステップで遅延させる分周信号の遅延量を設定するとともに、遅延量を設定して遅延させた信号をリセット解除信号として出力する遅延量設定ステップと、
前記遅延量設定ステップで出力したリセット解除信号をさらに一定時間遅延させ、遅延させた信号を前記比較タイミング信号として生成する第2の遅延ステップと、を備える、
ことを特徴とする。
(実施形態1)
実施形態1に係る周波数シンセサイザの構成を図1に示す。
実施形態1に係る周波数シンセサイザは、PLL回路1と、基準信号生成部2と、を備える。
D/A変換器の2次、3次歪みは、D/A変換器204に供給されたデータの2乗、3乗に比例する。
まず、データ修正を行わない場合の動作について説明する。
位相発生部201は、図5に示すような位相データd11をシステムクロックCLKに同期して一定周期で順次、出力するものとする。レジスタ231〜235は、システムクロックCLKに同期して、順次、位相データを遅延出力する。
実施形態2に係る周波数シンセサイザは、D/A変換器の2次、3次歪みによる影響を低減するだけでなく、さらに、ゼロクロスタイミングから一定時間前にリセットを解除することにより、D/A変換器のオフセット誤差の影響を低減するように構成されたものである。
実施形態2に係る周波数シンセサイザは、PLL回路1のタイミング設定部105に遅延回路部153を備える。
データ修正を行わない場合、クロック数出力部214の位相チェック部243は、レジスタ242が保持している位相データd13に基づいてクロック数x=0を算出する。クロック数出力部214は、クロック数x=0を、データ修正部236に出力するとともに、PLL回路1のクロック選択部152に出力する。
例えば、上記実施形態では、交差電圧をゼロ電圧として説明した。しかし、交差電圧は、ゼロ電圧でなくてもよく、所望の電圧に設定されてもよい。
2 基準信号生成部
101 位相比較器
103 VCO
104 N分周カウンタ
105 タイミング設定部
151,153 遅延回路部
152 クロック選択部
201 位相発生部
202 遅延回路部
204 D/A変換器
206 直線補間回路
207 コンパレータ
208 RSFF
209 リセット部
210 リセット制御部
211 ゼロクロス検出器
214 クロック数出力部
236 データ修正部
Claims (6)
- 基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザにおいて、
前記基準信号の位相を示す位相データを順次、出力する位相データ出力部と、
前記位相データ出力部が出力した位相データの差分データを生成する差分データ生成部と、
前記差分データ生成部が生成した差分データを順次、アナログデータに変換するデジタル・アナログ変換部と、
前記デジタル・アナログ変換部が変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成する電圧信号生成部と、
前記電圧信号生成部が生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記同期信号に同期させるための前記基準信号の特定位相を示す基準タイミング信号を出力する基準タイミング信号出力部と、
前記位相データ出力部が出力した位相データの位相が前記設定電圧に対して反転関係にあるときに、前記電圧信号生成部が前記交差タイミング直前に設定する電圧信号の信号レベルが前記設定電圧に近づくように、前記基準信号の特定位相の進め位相量を設定する位相量設定部と、
前記位相量設定部が設定した進め位相量に基づいて、前記位相データ出力部が出力する位相データを修正するデータ修正部と、
前記位相量設定部が設定した進め位相量に基づいて、前記同期信号より得られるタイミング信号の位相を調整し、前記基準タイミング信号とタイミングを比較するための比較タイミング信号を生成する比較タイミング信号生成部と、を備えた、
ことを特徴とする周波数シンセサイザ。 - 基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザにおいて、
前記基準信号の位相を示す位相データを順次、出力する位相データ出力部と、
前記位相データ出力部が出力した位相データの差分データを生成する差分データ生成部と、
前記差分データ生成部が生成した差分データを順次、アナログデータに変換するデジタル・アナログ変換部と、
前記デジタル・アナログ変換部が変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成する電圧信号生成部と、
前記電圧信号生成部が生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記同期信号に同期させるための前記基準信号の特定位相を示す基準タイミング信号を出力する基準タイミング信号出力部と、
前記電圧信号生成部が前記交差タイミング直前に設定する電圧信号の信号レベルが前記設定電圧に近づくように、前記基準信号の特定位相の進め位相量を設定する位相量設定部と、
前記位相量設定部が設定した進め位相量に基づいて、前記位相データ出力部が出力する位相データを修正するデータ修正部と、
前記位相量設定部が設定した進め位相量に基づいて、前記同期信号より得られるタイミング信号の位相を調整し、前記基準タイミング信号とタイミングを比較するための比較タイミング信号を生成する比較タイミング信号生成部と、
前記位相データ出力部が出力した位相データに基づいて、前記交差タイミングを予測する交差タイミング予測部と、を備え、
前記位相量設定部は、前記交差タイミング予測部が前記交差タイミングを予測したときに、前記基準信号の特定位相の進め位相量を設定する、
ことを特徴とする周波数シンセサイザ。 - 基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザにおいて、
前記基準信号の位相を示す位相データを順次、出力する位相データ出力部と、
前記位相データ出力部が出力した位相データの差分データを生成する差分データ生成部と、
前記差分データ生成部が生成した差分データを順次、アナログデータに変換するデジタル・アナログ変換部と、
前記デジタル・アナログ変換部が変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成する電圧信号生成部と、
前記電圧信号生成部が生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記同期信号に同期させるための前記基準信号の特定位相を示す基準タイミング信号を出力する基準タイミング信号出力部と、
前記位相データ出力部が出力した位相データの位相が前記設定電圧に対して反転関係にあるときに、前記電圧信号生成部が前記交差タイミング直前に設定する電圧信号の信号レベルが前記設定電圧に近づくように、前記基準信号の特定位相の進め位相量を設定する位相量設定部と、
前記位相量設定部が設定した進め位相量に基づいて、前記位相データ出力部が出力する位相データを修正するデータ修正部と、
前記位相量設定部が設定した進め位相量に基づいて、前記同期信号より得られるタイミング信号の位相を調整し、前記基準タイミング信号とタイミングを比較するための比較タイミング信号を生成する比較タイミング信号生成部と、
前記基準タイミング信号出力部が前記基準タイミング信号を出力したときに前記電圧信号生成部が生成した電圧信号を前記設定電圧にリセットし、リセット解除信号が供給されて前記リセットを解除するリセット制御部と、
前記同期信号を分周し、分周した分周信号を出力する分周部と、を備え、
前記比較タイミング信号生成部は、
前記分周部が出力した分周信号を遅延させる第1の遅延部と、
前記位相量設定部が設定した進め位相量に基づいて前記第1の遅延部が遅延させる分周信号の遅延量を設定するとともに、遅延量を設定して遅延させた信号をリセット解除信号として前記リセット制御部に出力する遅延量設定部と、
前記遅延量設定部が出力したリセット解除信号をさらに一定時間遅延させ、遅延させた信号を前記比較タイミング信号として生成する第2の遅延部と、を備えた、
ことを特徴とする周波数シンセサイザ。 - 基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザの基準信号位相設定方法であって、
前記基準信号の位相を示す位相データを出力するステップと、
前記出力した位相データの差分データを生成するステップと、
前記生成した差分データを順次、アナログデータに変換するステップと、
前記変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成するステップと、
前記生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記同期信号に同期させるための前記基準信号の特定位相を示す基準タイミング信号を出力するステップと、
前記出力した位相データの位相が前記設定電圧に対して反転関係にあるときに、前記交差タイミング直前に設定する電圧信号の信号レベルが前記設定電圧に近づくように、前記基準信号の特定位相の進め位相量を設定するステップと、
前記設定した進め位相量に基づいて、前記出力する位相データを修正するステップと、
前記設定した進め位相量に基づいて、前記同期信号より得られるタイミング信号の位相を調整し、前記基準タイミング信号とタイミングを比較するための比較タイミング信号を生成するステップと、を備えた、
ことを特徴とする周波数シンセサイザの基準信号位相設定方法。 - 基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザの基準信号位相設定方法であって、
前記基準信号の位相を示す位相データを出力するステップと、
前記出力した位相データの差分データを生成するステップと、
前記生成した差分データを順次、アナログデータに変換するステップと、
前記変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成するステップと、
前記生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記同期信号に同期させるための前記基準信号の特定位相を示す基準タイミング信号を出力するステップと、
前記交差タイミング直前に設定する電圧信号の信号レベルが前記設定電圧に近づくように、前記基準信号の特定位相の進め位相量を設定するステップと、
前記設定した進め位相量に基づいて、前記出力する位相データを修正するステップと、
前記設定した進め位相量に基づいて、前記同期信号より得られるタイミング信号の位相を調整し、前記基準タイミング信号とタイミングを比較するための比較タイミング信号を生成するステップと、
前記位相データを出力するステップで出力した位相データに基づいて、前記交差タイミングを予測する交差タイミング予測ステップと、を備え、
前記進め位相量を設定するステップでは、前記交差タイミング予測ステップが前記交差タイミングを予測したときに、前記基準信号の特定位相の進め位相量を設定する、
ことを特徴とする周波数シンセサイザの基準信号位相設定方法。 - 基準信号の位相に位相を同期させた同期信号を出力する周波数シンセサイザの基準信号位相設定方法であって、
前記基準信号の位相を示す位相データを出力するステップと、
前記出力した位相データの差分データを生成するステップと、
前記生成した差分データを順次、アナログデータに変換するステップと、
前記変換したアナログデータを積分することによって、前記位相データに対応した信号レベルと信号レベルとの間を補間した電圧信号を生成するステップと、
前記生成した電圧信号の信号レベルと予め設定された設定電圧とが交差する交差タイミングで、前記同期信号に同期させるための前記基準信号の特定位相を示す基準タイミング信号を出力するステップと、
前記出力した位相データの位相が前記設定電圧に対して反転関係にあるときに、前記交差タイミング直前に設定する電圧信号の信号レベルが前記設定電圧に近づくように、前記基準信号の特定位相の進め位相量を設定するステップと、
前記設定した進め位相量に基づいて、前記出力する位相データを修正するステップと、
前記設定した進め位相量に基づいて、前記同期信号より得られるタイミング信号の位相を調整し、前記基準タイミング信号とタイミングを比較するための比較タイミング信号を生成するステップと、
前記基準タイミング信号を出力するステップで前記基準タイミング信号を出力したときに前記電圧信号を生成するステップで生成した電圧信号を前記設定電圧にリセットし、リセット解除信号が供給されて前記リセットを解除するリセット制御ステップと、
前記同期信号を分周し、分周した分周信号を出力する分周ステップと、を備え、
前記比較タイミング信号を生成するステップは、
前記分周ステップで出力した分周信号を遅延させる第1の遅延ステップと、
前記進め位相量を設定するステップによって設定された進め位相量に基づいて前記第1の遅延ステップで遅延させる分周信号の遅延量を設定するとともに、遅延量を設定して遅延させた信号をリセット解除信号として出力する遅延量設定ステップと、
前記遅延量設定ステップで出力したリセット解除信号をさらに一定時間遅延させ、遅延させた信号を前記比較タイミング信号として生成する第2の遅延ステップと、を備える、
ことを特徴とする周波数シンセサイザの基準信号位相設定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004366760A JP4593261B2 (ja) | 2004-12-17 | 2004-12-17 | 周波数シンセサイザ及びその基準信号位相設定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004366760A JP4593261B2 (ja) | 2004-12-17 | 2004-12-17 | 周波数シンセサイザ及びその基準信号位相設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006174303A JP2006174303A (ja) | 2006-06-29 |
JP4593261B2 true JP4593261B2 (ja) | 2010-12-08 |
Family
ID=36674541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004366760A Expired - Fee Related JP4593261B2 (ja) | 2004-12-17 | 2004-12-17 | 周波数シンセサイザ及びその基準信号位相設定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4593261B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01167731U (ja) * | 1988-05-16 | 1989-11-27 | ||
JP2004507916A (ja) * | 2000-08-24 | 2004-03-11 | テラダイン・インコーポレーテッド | ノイズシェーピング・デジタル周波数合成 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206732A (ja) * | 1992-01-27 | 1993-08-13 | Hitachi Ltd | 周波数シンセサイザ |
JPH05291829A (ja) * | 1992-04-15 | 1993-11-05 | Sony Tektronix Corp | 任意波形発生器 |
-
2004
- 2004-12-17 JP JP2004366760A patent/JP4593261B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01167731U (ja) * | 1988-05-16 | 1989-11-27 | ||
JP2004507916A (ja) * | 2000-08-24 | 2004-03-11 | テラダイン・インコーポレーテッド | ノイズシェーピング・デジタル周波数合成 |
Also Published As
Publication number | Publication date |
---|---|
JP2006174303A (ja) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5638010A (en) | Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters | |
US10523219B2 (en) | Phase locked loop and control method therefor | |
JP4468196B2 (ja) | デジタルpll回路 | |
KR102578322B1 (ko) | 비동기 클록 신호 발생 장치 및 비동기 클록 신호를 이용하여 다위상 신호를 보정하는 반도체 장치 | |
JP4648380B2 (ja) | 分数周波数シンセサイザ | |
JPH06252645A (ja) | 直接デジタル周波数シンセサイザ | |
JP5783098B2 (ja) | Pll回路、pll回路の制御方法、及びデジタル回路 | |
JP2006504303A (ja) | 所定のクロック信号特性を有するクロック信号を生成するための方法および装置 | |
JP2009005288A (ja) | クロック生成回路 | |
US7496169B2 (en) | Frequency synthesizer, pulse train generation apparatus and pulse train generation method | |
JP5839291B2 (ja) | Pll回路 | |
JP4593261B2 (ja) | 周波数シンセサイザ及びその基準信号位相設定方法 | |
JP4955196B2 (ja) | 交流信号測定装置 | |
JP4563165B2 (ja) | 周波数シンセサイザ及びその基準信号位相設定方法 | |
US7072920B2 (en) | Method and apparatus for digital frequency conversion | |
JP4606112B2 (ja) | 等間隔パルス列生成装置および生成方法 | |
JP4972907B2 (ja) | ドットクロック再生回路 | |
JP2001021596A (ja) | 二値信号の比較装置及びこれを用いたpll回路 | |
EP1724923B1 (en) | Signal generation | |
US7447279B2 (en) | Method and system for indicating zero-crossings of a signal in the presence of noise | |
KR100588221B1 (ko) | 디지털 피엘엘 | |
JP5999532B2 (ja) | Pll回路 | |
AU750763B2 (en) | Frequency synthesiser | |
JP2001513306A (ja) | 時間離散pll回路 | |
JP5052739B2 (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4593261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |