JPS58170228A - 周波数合成器 - Google Patents
周波数合成器Info
- Publication number
- JPS58170228A JPS58170228A JP58042480A JP4248083A JPS58170228A JP S58170228 A JPS58170228 A JP S58170228A JP 58042480 A JP58042480 A JP 58042480A JP 4248083 A JP4248083 A JP 4248083A JP S58170228 A JPS58170228 A JP S58170228A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- synthesizer
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009467 reduction Effects 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000009747 swallowing Effects 0.000 description 2
- 241000167880 Hirundinidae Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
- H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は、基準周波数発生器と、パルス発生源よりの各
人力パルスごとに低減しようとする周波数の1つのサイ
クルを抹消するよう形成した抹消回路を含む周波数低減
手段と、周波数低減手段に接続した補償信号回路とを含
み、各抹消サイクルの結果として生ずる可能性のある合
成器出方周波数の周期における任意のジッタを該補償信
号回路の出力信号により少なくとも部分的に補償するよ
う構成した周波数合成器に関するものである。
人力パルスごとに低減しようとする周波数の1つのサイ
クルを抹消するよう形成した抹消回路を含む周波数低減
手段と、周波数低減手段に接続した補償信号回路とを含
み、各抹消サイクルの結果として生ずる可能性のある合
成器出方周波数の周期における任意のジッタを該補償信
号回路の出力信号により少なくとも部分的に補償するよ
う構成した周波数合成器に関するものである。
/
従来技術
この種周波数合成器については既知であり、出力周波数
を基準周波数から直接抽出する1直接”形か、発振器を
、基:単周波数の所定有理分数(基準周波数の倍数を含
む]に田ツクするフェースロックループの一部を形成す
る可変周波数発揚器により出方周波数を生成するように
した1間接“形あるいは7エーズロツクループ形のいず
れかにより形成している。
を基準周波数から直接抽出する1直接”形か、発振器を
、基:単周波数の所定有理分数(基準周波数の倍数を含
む]に田ツクするフェースロックループの一部を形成す
る可変周波数発揚器により出方周波数を生成するように
した1間接“形あるいは7エーズロツクループ形のいず
れかにより形成している。
直接形層波数合成器の実施例に関しては・英国特許第1
,545.758号および第gtosg、alrt号に
記載されており、また、7工−ズpツクループ形周波数
合成器の実施例に関しては、英国特許第1,447,4
18号および第2 、068 、185号に記載されて
いる。
,545.758号および第gtosg、alrt号に
記載されており、また、7工−ズpツクループ形周波数
合成器の実施例に関しては、英国特許第1,447,4
18号および第2 、068 、185号に記載されて
いる。
これらの各形式とも、周知のように、所要の周波数低減
の主要部分を与えるため可変モジュラス分周器を使用し
ているが、このような分周器は分周しようとする周波数
の正しい低調波のようにスペクトル的に純粋な周波数の
みしか生成することができない。したがって、低調波以
外の周波数は低減しようとする周波数の所定のサイクル
を抹消するサイクル抹消技術により生成するようにして
いる。このような技術については、よく知られており、
サイドステッププログラミング(例えば、アイ・イー・
イー・コロキュームダイジェスト(IEE CCo11
oquiu Digθst)197g/11.。
の主要部分を与えるため可変モジュラス分周器を使用し
ているが、このような分周器は分周しようとする周波数
の正しい低調波のようにスペクトル的に純粋な周波数の
みしか生成することができない。したがって、低調波以
外の周波数は低減しようとする周波数の所定のサイクル
を抹消するサイクル抹消技術により生成するようにして
いる。このような技術については、よく知られており、
サイドステッププログラミング(例えば、アイ・イー・
イー・コロキュームダイジェスト(IEE CCo11
oquiu Digθst)197g/11.。
9/1ないし975ページに掲載されているニー・“エ
フ・エパース(ム、F、 Iverg ) 、ディー・
シェl−・マーチンCD、J、 Martin ) L
J: 6 ha ” &IX形デジタルNl1tIIl
N合成器(Improved forms ofdig
ital jrequenoy 5ynth@gise
rsン”を参照ノコと]、パルスブランキング、パルス
除宍、パルス抹消(ハルスキャン七レージロン)および
パルスt タハサイクル呑込み(パルススワロ−インク
)などと呼称されている。また、この技術に関しては、
マラード技術/ −) (Mullard Techn
icalNote ) 14 # ニ掲職ノ論文1多機
能LSI周波数合成器(Versatile LSI
frequency gynthesiser)”。
フ・エパース(ム、F、 Iverg ) 、ディー・
シェl−・マーチンCD、J、 Martin ) L
J: 6 ha ” &IX形デジタルNl1tIIl
N合成器(Improved forms ofdig
ital jrequenoy 5ynth@gise
rsン”を参照ノコと]、パルスブランキング、パルス
除宍、パルス抹消(ハルスキャン七レージロン)および
パルスt タハサイクル呑込み(パルススワロ−インク
)などと呼称されている。また、この技術に関しては、
マラード技術/ −) (Mullard Techn
icalNote ) 14 # ニ掲職ノ論文1多機
能LSI周波数合成器(Versatile LSI
frequency gynthesiser)”。
8〜eページにも記載されている。
従来技術による装置の場合、パルス源は、標準的に・固
定数の人力パルスに対してプルグラム可能数の出力パル
スを生成するようにした少なくともプシグラム可能なレ
ート逓倍器を介して、基準周波数または可変周波徴発振
器からサイクル抹消パルスを抽出するようにしている。
定数の人力パルスに対してプルグラム可能数の出力パル
スを生成するようにした少なくともプシグラム可能なレ
ート逓倍器を介して、基準周波数または可変周波徴発振
器からサイクル抹消パルスを抽出するようにしている。
この場合、これらの出力パルスは、そこからパルスを抽
出する周波数の任意の有理分数値をとりつる平均周波微
を有するが、これらは入力パルスによりストリーブされ
るので・連続する出力パルス間の周期は変化し、これら
の変化(″″ジツタと呼称する)は、ジッタの影響を低
減するため、前記の補償回路を設けない場合は、出力周
波数に変化を生ずる。
出する周波数の任意の有理分数値をとりつる平均周波微
を有するが、これらは入力パルスによりストリーブされ
るので・連続する出力パルス間の周期は変化し、これら
の変化(″″ジツタと呼称する)は、ジッタの影響を低
減するため、前記の補償回路を設けない場合は、出力周
波数に変化を生ずる。
前述の英国特許第1,447,418号に記載されてい
る周波数合成器の場合、周波数低減は、供給される各入
力パルスごとに、累算値にプログラム可能な増分を加算
し、累算器の容量を超過するごとに出力パルスを与え、
−過分を剰余として累算器に残すよう形成した連続加算
レート逓倍器により部分的に行うようにしている。その
作動原理は、累算器の容量を1とし、各人力パルスごと
に累算器内の値に0.7が加算される簡単な例をとるこ
とにより容易に理解できる。この場合、累算器はオーバ
フローし、2番目、8番目、6番目16番目・′1[ 8@目、9番目および10番目の入力パルスに対して1
つの出力パルス−すなわち、10の入力パルスに対して
7つの出力パルスを与える。換言すれば、平均のパルス
繰返数はレート逓倍器により0.7倍される。
る周波数合成器の場合、周波数低減は、供給される各入
力パルスごとに、累算値にプログラム可能な増分を加算
し、累算器の容量を超過するごとに出力パルスを与え、
−過分を剰余として累算器に残すよう形成した連続加算
レート逓倍器により部分的に行うようにしている。その
作動原理は、累算器の容量を1とし、各人力パルスごと
に累算器内の値に0.7が加算される簡単な例をとるこ
とにより容易に理解できる。この場合、累算器はオーバ
フローし、2番目、8番目、6番目16番目・′1[ 8@目、9番目および10番目の入力パルスに対して1
つの出力パルス−すなわち、10の入力パルスに対して
7つの出力パルスを与える。換言すれば、平均のパルス
繰返数はレート逓倍器により0.7倍される。
上述の特許には、累算器内の剰余をデジタル・アナログ
変換器でアナ田グ形状に変換し、その結果得られるアナ
リグ信号を用いて、ジッタに起因する位相比較器の出力
の任意の変動を補償するようにしたシステムが記載され
ている。また、この場合、任意の一時における累算器内
の剰余は、パルスが抹消されることにより生ずる位相ジ
ッタ量の函数であることが判明しており、きわめて効果
的なシステムであるが、使用する電子回路がかなり複雑
であるという難点がある。
変換器でアナ田グ形状に変換し、その結果得られるアナ
リグ信号を用いて、ジッタに起因する位相比較器の出力
の任意の変動を補償するようにしたシステムが記載され
ている。また、この場合、任意の一時における累算器内
の剰余は、パルスが抹消されることにより生ずる位相ジ
ッタ量の函数であることが判明しており、きわめて効果
的なシステムであるが、使用する電子回路がかなり複雑
であるという難点がある。
また、少なくとも大部分の最近の周波数合成器において
は、レート逓倍器を用いて最小周波数ステップの大きざ
を決め、基準周波数発生器、もしくは7工−ズ田ツクル
ープ形合成器の場合には、出力周波数を与える電圧制御
発掘器からパルス入力を抽出している。また任意の位相
ジッタを有効に予知する補償信号を、レー)逓倍器回路
またはレージ逓倍器に関連する回路から抽出するように
するか、サイクル抹消を生ずるパルスの°゛履Ill!
”、に少なくとも依存させるようにし、予知的補償信号
を与えるようにしている。
は、レート逓倍器を用いて最小周波数ステップの大きざ
を決め、基準周波数発生器、もしくは7工−ズ田ツクル
ープ形合成器の場合には、出力周波数を与える電圧制御
発掘器からパルス入力を抽出している。また任意の位相
ジッタを有効に予知する補償信号を、レー)逓倍器回路
またはレージ逓倍器に関連する回路から抽出するように
するか、サイクル抹消を生ずるパルスの°゛履Ill!
”、に少なくとも依存させるようにし、予知的補償信号
を与えるようにしている。
発明の目的
本発明の目的は電子的ハードウェアを少なくするととも
に、側波帯抑圧を改善し、かつ、任意のパルス源を使用
しつるようにした上述形式の周波数合成器を提供しよう
とするものである。
に、側波帯抑圧を改善し、かつ、任意のパルス源を使用
しつるようにした上述形式の周波数合成器を提供しよう
とするものである。
発明の構成および効果
これがため、基準周波数発生器と、パルス源よりの各人
力パルスごとに低減しようとする周波数の1つのサイク
ルを抹消するよう形成した抹消回路を含む周波数低減手
段と、周波数制御回路に接続した補償信号回路とを含み
、各抹消サイクルの結果として生ずる可能性のある合成
器出力周波数の周期における任意のジッタを該補償信号
回路の出力信号により少なくとも部分的に補償するよう
構成した本発明周波数合成器においては、該補償信号回
路に直流除去回路および後続のアナpグ檀分器を配置し
、作動にあたっては、それ自体が、出力周波数の周期に
おける該ジッタのちととなるようなジッタを含むパルス
列から直接補償信号を抽出するようにしたことを特徴と
する。
力パルスごとに低減しようとする周波数の1つのサイク
ルを抹消するよう形成した抹消回路を含む周波数低減手
段と、周波数制御回路に接続した補償信号回路とを含み
、各抹消サイクルの結果として生ずる可能性のある合成
器出力周波数の周期における任意のジッタを該補償信号
回路の出力信号により少なくとも部分的に補償するよう
構成した本発明周波数合成器においては、該補償信号回
路に直流除去回路および後続のアナpグ檀分器を配置し
、作動にあたっては、それ自体が、出力周波数の周期に
おける該ジッタのちととなるようなジッタを含むパルス
列から直接補償信号を抽出するようにしたことを特徴と
する。
本発明による周波数合成器は周波数オフセットを与える
のに任意のパルス源を使用することができ、パルス源に
起因するジッタを含む任意のパルス列から直流を除資し
、アナログ的に積分することにより、位相ジッタを有効
に予知する補償信号を抽出しつるという利点を有する。
のに任意のパルス源を使用することができ、パルス源に
起因するジッタを含む任意のパルス列から直流を除資し
、アナログ的に積分することにより、位相ジッタを有効
に予知する補償信号を抽出しつるという利点を有する。
ジッタ補償信号を生成するいわゆる1位相予知”形と呼
ばれる既知の周波数合成器においては、補償信号回路に
デジタル技術を使用し、一般に、デジタル・アナログ変
換器を包含だせるようにしている。これらの技術を実現
するにあたっては、必要とする全信号範囲にわたって均
一な種々のアナ田ゲステップの大きざを得ることは不可
能であり、その結果、出力信号レベルに比し約80dB
低いレベルのスプリアス側波帯ノイズが生ずるが、直接
アナログ積分を用いることにより、利得平衡後に変換誤
差を生ずることを防止し、また、側波帯ノイズレベルを
ざらに20ないし80 dB減少させることができる。
ばれる既知の周波数合成器においては、補償信号回路に
デジタル技術を使用し、一般に、デジタル・アナログ変
換器を包含だせるようにしている。これらの技術を実現
するにあたっては、必要とする全信号範囲にわたって均
一な種々のアナ田ゲステップの大きざを得ることは不可
能であり、その結果、出力信号レベルに比し約80dB
低いレベルのスプリアス側波帯ノイズが生ずるが、直接
アナログ積分を用いることにより、利得平衡後に変換誤
差を生ずることを防止し、また、側波帯ノイズレベルを
ざらに20ないし80 dB減少させることができる。
このように、本発明周波数合成器は、側波帯抑圧に顕著
な改善を与えるのみでなく、回路構成の複雑さを相当大
幅に軽減だせることが可能となる。
な改善を与えるのみでなく、回路構成の複雑さを相当大
幅に軽減だせることが可能となる。
実際に、補償回路はジッタを含むパルス列があられれる
合成器回路内のほぼ任意の点に接続することができ、補
償信号回路がない場合には、例えば、サイクル抹消回路
の入力または出力に接続することができる。前者の場合
には、サイクル抹消のちととなるパルスから補償信号を
抽出し、後者の場合には、サイクルを抹消したパルス列
から補償信号を抽出することになる。
合成器回路内のほぼ任意の点に接続することができ、補
償信号回路がない場合には、例えば、サイクル抹消回路
の入力または出力に接続することができる。前者の場合
には、サイクル抹消のちととなるパルスから補償信号を
抽出し、後者の場合には、サイクルを抹消したパルス列
から補償信号を抽出することになる。
本目的に対しては、上述の直流除去回路は直流阻止回路
を含むだけでなく、直流の有する任意の効果を補償し、
または無効5する回路をも包含するものと理解すべきで
ある。したがって、積分器に供給される信号内に直流が
存在することにより、積分器が飽和した場合でも、例え
ば、英国特許第S、0フ4,4g1ム号に記載されてい
るような方法で、直・流の影響を補償または無効にする
ことができる。
を含むだけでなく、直流の有する任意の効果を補償し、
または無効5する回路をも包含するものと理解すべきで
ある。したがって、積分器に供給される信号内に直流が
存在することにより、積分器が飽和した場合でも、例え
ば、英国特許第S、0フ4,4g1ム号に記載されてい
るような方法で、直・流の影響を補償または無効にする
ことができる。
また、補償信号回路には、その利得が合成器の出力周波
数に反比例するような増幅器を設けることが望ましい。
数に反比例するような増幅器を設けることが望ましい。
これは、補償信号のレベルを正しく保持させるだけでな
く、合成器の出力周波数の大きな周波数変化による出力
信号の任意の変化を正確に補償することな可能にする。
く、合成器の出力周波数の大きな周波数変化による出力
信号の任意の変化を正確に補償することな可能にする。
また〜パルス源は合成器の出力または基準周波数発生器
からパルスを抽出するようにしてもよく、レート逓倍器
を具備することもできる。このような場合には、パルス
の周波数をそれを抽出する周波数源に比しきわめて低い
値に低減させるための分局器を必要とするが、この複雑
ざは、パルス源を可変周波数を有するパルス発生器で形
成することにより回避することが可能となる。したがっ
て、例えば、パルス源のない合成器の最低周波数ステッ
プを100 Hzとした場合、Oないし100Hz
’の可変周波数を有するパルス源は最小の周波数ステ
ップの大きざをI Hlまたはそれ以下まで減少させる
ごとができる。
からパルスを抽出するようにしてもよく、レート逓倍器
を具備することもできる。このような場合には、パルス
の周波数をそれを抽出する周波数源に比しきわめて低い
値に低減させるための分局器を必要とするが、この複雑
ざは、パルス源を可変周波数を有するパルス発生器で形
成することにより回避することが可能となる。したがっ
て、例えば、パルス源のない合成器の最低周波数ステッ
プを100 Hzとした場合、Oないし100Hz
’の可変周波数を有するパルス源は最小の周波数ステ
ップの大きざをI Hlまたはそれ以下まで減少させる
ごとができる。
また、合成器を、可変周波数発振器と、出力周波数の位
相と周波数低減を行った後の基準周波数の位相を比較す
る位相比較器と、ループフィルタとを含む既知の7工−
スロツクループ形式とした場合は、該位相比較器への入
力通路内または位相比較器からの出力通路内のいずれか
に位相変調器を配置し、補償信号回路の出力を位相変調
器の位相変調制御入力に接続することが望ましい。かく
すれば、可変周波数発振器と位相比較器との間の通路内
にパルス抹消により位相比較器の一方の入力にあられれ
る任意のジッタを他の入力にあられれる位相変調器に起
因する同一位相ジッタにより補償することが可能となり
、したがって、位相比較器からループフィルタを介して
可変周波数発振器に供給される周波数制御信号にはジッ
タ成分は含まれない。また、補償信号を、位相比較器の
出力に存在する任意の位相ジッタを抹消するような方法
で位相比較器の出力に加えるようにすることもできる。
相と周波数低減を行った後の基準周波数の位相を比較す
る位相比較器と、ループフィルタとを含む既知の7工−
スロツクループ形式とした場合は、該位相比較器への入
力通路内または位相比較器からの出力通路内のいずれか
に位相変調器を配置し、補償信号回路の出力を位相変調
器の位相変調制御入力に接続することが望ましい。かく
すれば、可変周波数発振器と位相比較器との間の通路内
にパルス抹消により位相比較器の一方の入力にあられれ
る任意のジッタを他の入力にあられれる位相変調器に起
因する同一位相ジッタにより補償することが可能となり
、したがって、位相比較器からループフィルタを介して
可変周波数発振器に供給される周波数制御信号にはジッ
タ成分は含まれない。また、補償信号を、位相比較器の
出力に存在する任意の位相ジッタを抹消するような方法
で位相比較器の出力に加えるようにすることもできる。
これに対して、周波数合成器を、少なくとも出力周波数
の主要部分を基準周波数から直接生成するようにした直
接形とした場合は、補償信号回路の出力を用いて遅延発
生器の遅延を制御することにより、合成器の出力を形成
する遅延発生器よりの出力パルスをそれぞれそれらの間
の周期が等しくなるような量だけ遅延させるようにする
ことが望ましい。
の主要部分を基準周波数から直接生成するようにした直
接形とした場合は、補償信号回路の出力を用いて遅延発
生器の遅延を制御することにより、合成器の出力を形成
する遅延発生器よりの出力パルスをそれぞれそれらの間
の周期が等しくなるような量だけ遅延させるようにする
ことが望ましい。
夷 施 例
以下図面により本発明を説明する。
第1vAは本発明周波数合成器の第1実施例のプルツク
図を示す。図示合成器は電圧制御可変周波数発振器vy
oを含み、前記発振器の出力により合成器の出力(周波
数ro)を構成するとともに、前記出力をパルススワ豐
−回路(パルス呑込み回路)PSの一方の入力にも接続
する。回路PSの出力は調整可能な数N>1で分局する
プルグラム可能分周器PDに接続する。前記分局器PD
の出力は位相比較器POの第1比較入力に接続するはか
、ストロービング回路STHのストローフ入力にも接続
する。また、前記回路STHの他の入力は、合成器の出
力周波数範囲より低い周波数範囲の可変周波数F。Sを
有するオフセラ)周波数源OFSの出力に接続する。合
成器は、例えば、分周器PDによりIKHzステップで
調整可能な1.6MHzないし80MHzの出力周波数
範囲を有し・可変オフセット周波数源OFSは10 H
zステップで調整可能な0ないし999 H2の周波数
範囲を有する。前記周波数源は、例えば、クロックパル
ス発生器OPGまたは分周器PDの出力からオフセラ)
N波数を抽出するようにすることができる。
図を示す。図示合成器は電圧制御可変周波数発振器vy
oを含み、前記発振器の出力により合成器の出力(周波
数ro)を構成するとともに、前記出力をパルススワ豐
−回路(パルス呑込み回路)PSの一方の入力にも接続
する。回路PSの出力は調整可能な数N>1で分局する
プルグラム可能分周器PDに接続する。前記分局器PD
の出力は位相比較器POの第1比較入力に接続するはか
、ストロービング回路STHのストローフ入力にも接続
する。また、前記回路STHの他の入力は、合成器の出
力周波数範囲より低い周波数範囲の可変周波数F。Sを
有するオフセラ)周波数源OFSの出力に接続する。合
成器は、例えば、分周器PDによりIKHzステップで
調整可能な1.6MHzないし80MHzの出力周波数
範囲を有し・可変オフセット周波数源OFSは10 H
zステップで調整可能な0ないし999 H2の周波数
範囲を有する。前記周波数源は、例えば、クロックパル
ス発生器OPGまたは分周器PDの出力からオフセラ)
N波数を抽出するようにすることができる。
第1図では上記接続に関しては図示を省略しである。し
たがって、周波数源OFSは、例えば、英国特許第1,
447,418号の第8図にそれぞれ文字符号RMおよ
びDIで示すようなレート逓倍器およ1 び分周器に
より形成してもよぐ・また・前記英国特許の第2図に文
字符号Rで示すようなレート逓倍器のみにより形成する
こともできる。また、オフセット周波数源は、アナログ
人力型たはデジタル入力に応じて直接オフセット局波数
を発生させるようにすることもできる。勿論、このよう
なオフセット局波数を提供するには種々の方法があるが
、必要なことのすべては、オフセット周波数源の出力周
波Wk!。80肩波数範囲を合成器の周波数範囲に比し
小ざくすることである。これは、周波数F工の制御可能
範囲により合成器の最小周波数ステップが設定されるこ
とによる。
たがって、周波数源OFSは、例えば、英国特許第1,
447,418号の第8図にそれぞれ文字符号RMおよ
びDIで示すようなレート逓倍器およ1 び分周器に
より形成してもよぐ・また・前記英国特許の第2図に文
字符号Rで示すようなレート逓倍器のみにより形成する
こともできる。また、オフセット周波数源は、アナログ
人力型たはデジタル入力に応じて直接オフセット局波数
を発生させるようにすることもできる。勿論、このよう
なオフセット局波数を提供するには種々の方法があるが
、必要なことのすべては、オフセット周波数源の出力周
波Wk!。80肩波数範囲を合成器の周波数範囲に比し
小ざくすることである。これは、周波数F工の制御可能
範囲により合成器の最小周波数ステップが設定されるこ
とによる。
ス)”−1’シンク路S’l”Hの出方はパルススワロ
−回路PSのスヮシーコマンド大刀に接続するほか、利
得1IIylllI増幅11GOムを介して直流除去回
路DORの入力にも接続し、前記回路DOHの出力をア
ナ田グ積分器INTを介して位相変調器PMの位相制卿
大刀に供給する。また、り四ツクパルス発生器OPGは
高安定の繰返wk(周波数)を有□するパルスな導出す
る。これらのパルスは、必要に応じてその周波数を分周
器DIVで分局して基準層波数Fr(スナわち、100
0 p、P、S ) ヲ与え、位相変調IIPMを介し
て位相比較IIPCの第2比較入力に供給するようにし
、前記位相比較器−PO上ヨリ7)出力信号を低域ルー
プフィルタLPFを介して発W!器VFOの周波′Ik
制御入力に供給する0 7エーズセツクループ制御a[路VFO−PS−PD−
PO−LPF−VFO(F’)作動4CついTG’JR
知であり、前述の英国特許第1.447,418号の関
連部分に記載されている。これを要約すれば1位相比較
器POの出力信号を低域フィルタLPFで積分し1分周
器PDから位相比較器PcのI11比較入力に供給され
る信号の位相が位相変調器PMを介して比較器PCの#
!2比較入方大刀給される信号の位相に等しくなるまで
、発IGI9VFoの周波数を調整する。また、比較器
PCに供給される2つの入力信号の相対位相が僅かにず
\れる傾向がある場合には、比較器PCへの8つの入力
信号の位相差が零になるよう発振器vFoの位相を1位
させる方向に比較器PCの出方信号が変わるようにして
いる。
−回路PSのスヮシーコマンド大刀に接続するほか、利
得1IIylllI増幅11GOムを介して直流除去回
路DORの入力にも接続し、前記回路DOHの出力をア
ナ田グ積分器INTを介して位相変調器PMの位相制卿
大刀に供給する。また、り四ツクパルス発生器OPGは
高安定の繰返wk(周波数)を有□するパルスな導出す
る。これらのパルスは、必要に応じてその周波数を分周
器DIVで分局して基準層波数Fr(スナわち、100
0 p、P、S ) ヲ与え、位相変調IIPMを介し
て位相比較IIPCの第2比較入力に供給するようにし
、前記位相比較器−PO上ヨリ7)出力信号を低域ルー
プフィルタLPFを介して発W!器VFOの周波′Ik
制御入力に供給する0 7エーズセツクループ制御a[路VFO−PS−PD−
PO−LPF−VFO(F’)作動4CついTG’JR
知であり、前述の英国特許第1.447,418号の関
連部分に記載されている。これを要約すれば1位相比較
器POの出力信号を低域フィルタLPFで積分し1分周
器PDから位相比較器PcのI11比較入力に供給され
る信号の位相が位相変調器PMを介して比較器PCの#
!2比較入方大刀給される信号の位相に等しくなるまで
、発IGI9VFoの周波数を調整する。また、比較器
PCに供給される2つの入力信号の相対位相が僅かにず
\れる傾向がある場合には、比較器PCへの8つの入力
信号の位相差が零になるよう発振器vFoの位相を1位
させる方向に比較器PCの出方信号が変わるようにして
いる。
第1図示回路の上記以外の部分は従来技術のものとは異
なるので、以下その部分の作動につき詳述することにす
る。平均周波数y。Bを有するオフセット周波数源oI
Bよりの出力パルスは、分周器PIl’)出力パルスに
より回$5TRrストo−プされ、所定長の出力パルス
を与える。これらのパルスは前述の英国特許第1,44
7,418号の第2図輪示す関連パルス!rと全く同じ
方法で回路Psを作動だせ、出力周波tF0を1゜8だ
けオフセットさせる0かくして一’osは出方屑波数F
。のきわめて微細な制御な゛与えるよう選定することが
望ましい。
なるので、以下その部分の作動につき詳述することにす
る。平均周波数y。Bを有するオフセット周波数源oI
Bよりの出力パルスは、分周器PIl’)出力パルスに
より回$5TRrストo−プされ、所定長の出力パルス
を与える。これらのパルスは前述の英国特許第1,44
7,418号の第2図輪示す関連パルス!rと全く同じ
方法で回路Psを作動だせ、出力周波tF0を1゜8だ
けオフセットさせる0かくして一’osは出方屑波数F
。のきわめて微細な制御な゛与えるよう選定することが
望ましい。
これらのパルスは直流除*回路DOHに供給されるパル
ス信号ムを形成する。回路DORは、パルス信号中の任
意の直流成分を除去しく直列コンデンサにより】、もし
くは積分器内でり、0 (直流)により惹き起される可
能性のある任意の飽和効果を萄償する機能を有する。特
に適当な補償方法に関しては、英国特許第ffi、O?
ffi、141ム号に記載されている。かくして得られ
る回路DORよりの出力信号Bはアナレグ積分器IHT
により積分して信号Cとし、この信号を用いて位相変調
器PMにより生成される位相遅延を制御する。
ス信号ムを形成する。回路DORは、パルス信号中の任
意の直流成分を除去しく直列コンデンサにより】、もし
くは積分器内でり、0 (直流)により惹き起される可
能性のある任意の飽和効果を萄償する機能を有する。特
に適当な補償方法に関しては、英国特許第ffi、O?
ffi、141ム号に記載されている。かくして得られ
る回路DORよりの出力信号Bはアナレグ積分器IHT
により積分して信号Cとし、この信号を用いて位相変調
器PMにより生成される位相遅延を制御する。
・ 前述したように、パルス信号Aに応答する回路PS
の作動は、分周器PDの出力に導出されるパルスにジッ
タを生ずる。このジッタは、信号A内へにパルスが到来
した際、回路PSがパルスを呑込む(除去する)ごとに
、パルス内に位相遅延としてあられれる。この同じパル
スAは、回路素子DCRおよびINTを介して位相変調
器PMよりのパルス内に関連の位相遅延を生じさせるの
にも使用される。かくして、変調器PMより比較器PC
に供給されるパルスは、分周器PDより供給される関連
パルスのジッタ遅延とほぼ同じ程度遅延されることにな
り、したがって、発揚器VFOの出力周波数F0に及ぼ
すジッタの影響は少なくとも相当大幅に低減される。
の作動は、分周器PDの出力に導出されるパルスにジッ
タを生ずる。このジッタは、信号A内へにパルスが到来
した際、回路PSがパルスを呑込む(除去する)ごとに
、パルス内に位相遅延としてあられれる。この同じパル
スAは、回路素子DCRおよびINTを介して位相変調
器PMよりのパルス内に関連の位相遅延を生じさせるの
にも使用される。かくして、変調器PMより比較器PC
に供給されるパルスは、分周器PDより供給される関連
パルスのジッタ遅延とほぼ同じ程度遅延されることにな
り、したがって、発揚器VFOの出力周波数F0に及ぼ
すジッタの影響は少なくとも相当大幅に低減される。
実際に、信号Cはジッタに起因する任意の位相遅延を予
知し、これによりこの遅延を補償するような値を有する
。予期されるように、オフセット周1・ 波数!。8を増加ぎせるにしたがって、単位時間あたり
のジッタの量は増加し、したがって、ジッタ嫡償信号0
の値は増加する。ま・た、直流含有量が・除*されてい
るため、信号Bの平均値は零となり、したがって、信号
Cはパルススワロ−技術に起因するジッタ量の函数とな
るが、分周器PDへの入力においてパルスが減ぜられた
場合における位相比較1ipoよりの電圧ステップはパ
ルスの長さくすなわち5vyo出力周波数の1サイクル
)に比例し、したがって周波数1゜に反比例する。した
がって、1.6 MHzないしδO)I[Hzの周波数
範囲を有する上述あ周波微合成器の場合には、合成器が
その出力周波数範囲の一方の端から他端へスイッチされ
た場合、ジッタ補償回路により取扱われる信号の振幅は
変化し得ることになり、これによりジッタ補正信号Cに
不正aざをもたらす。これがため、本実施例においては
、補正信号回路内に利得制御増幅器Goムを配置し、そ
の入力に周波数F0を有する周期・アナログ変換@PA
Oの出力を供給すること、により・増幅器Goムの利得
を制御するようにしており、このようにして、全周波数
範囲にわたって、きわめて精密かつ正確なジッタに対す
る補償を与えることができる。
知し、これによりこの遅延を補償するような値を有する
。予期されるように、オフセット周1・ 波数!。8を増加ぎせるにしたがって、単位時間あたり
のジッタの量は増加し、したがって、ジッタ嫡償信号0
の値は増加する。ま・た、直流含有量が・除*されてい
るため、信号Bの平均値は零となり、したがって、信号
Cはパルススワロ−技術に起因するジッタ量の函数とな
るが、分周器PDへの入力においてパルスが減ぜられた
場合における位相比較1ipoよりの電圧ステップはパ
ルスの長さくすなわち5vyo出力周波数の1サイクル
)に比例し、したがって周波数1゜に反比例する。した
がって、1.6 MHzないしδO)I[Hzの周波数
範囲を有する上述あ周波微合成器の場合には、合成器が
その出力周波数範囲の一方の端から他端へスイッチされ
た場合、ジッタ補償回路により取扱われる信号の振幅は
変化し得ることになり、これによりジッタ補正信号Cに
不正aざをもたらす。これがため、本実施例においては
、補正信号回路内に利得制御増幅器Goムを配置し、そ
の入力に周波数F0を有する周期・アナログ変換@PA
Oの出力を供給すること、により・増幅器Goムの利得
を制御するようにしており、このようにして、全周波数
範囲にわたって、きわめて精密かつ正確なジッタに対す
る補償を与えることができる。
また、本実施例の場合は、直流除去回路DOHの前段に
増幅器を配置しているが、前記増幅器は直列回MSTR
−DOR−INT−PM内の任意の場所に配置しうるこ
と当然である。
増幅器を配置しているが、前記増幅器は直列回MSTR
−DOR−INT−PM内の任意の場所に配置しうるこ
と当然である。
以上の説明から分るように、位相補正信号はきわめて簡
単な方法でオフセット周波数源OFS内の位相ジッタか
ら直接抽出することができる。ざらに、補正ステップは
、デジタル手段をペースにした既知の方式に対しアナロ
グ手段により抽出するようにしている。それは、既知の
位相予知法の場合に発生する実際のデジタル・アナログ
変換器の不正確さに起因する不連続性により補正信号が
害われるこiがないことによる。
単な方法でオフセット周波数源OFS内の位相ジッタか
ら直接抽出することができる。ざらに、補正ステップは
、デジタル手段をペースにした既知の方式に対しアナロ
グ手段により抽出するようにしている。それは、既知の
位相予知法の場合に発生する実際のデジタル・アナログ
変換器の不正確さに起因する不連続性により補正信号が
害われるこiがないことによる。
最近の周波数合成器においては、近接間隔出力周波数に
対する要望が多く、このことは所定出力周波数に対する
小ざなFosの値と大きな分周比を必要とし、したがっ
て、出力ノイズやスイッチング速度に関し受容できない
ような性能をもたらすが、本発明周波数合成器によると
きは、小ビな周波数増分を許容することができ、同時に
、かなり高い基準周波数F1を有するシステムのノイズ
およびスイッチング速度パーフォーマンスを与えること
ができる。
対する要望が多く、このことは所定出力周波数に対する
小ざなFosの値と大きな分周比を必要とし、したがっ
て、出力ノイズやスイッチング速度に関し受容できない
ような性能をもたらすが、本発明周波数合成器によると
きは、小ビな周波数増分を許容することができ、同時に
、かなり高い基準周波数F1を有するシステムのノイズ
およびスイッチング速度パーフォーマンスを与えること
ができる。
第2図は直接形の周波数合成器、すなわち、基準周波数
発生器よりの可変数のパルスを抹消して、所要の(低い
〕出力周波数を与えるようにした周波数合成器を示す。
発生器よりの可変数のパルスを抹消して、所要の(低い
〕出力周波数を与えるようにした周波数合成器を示す。
この合成器は、朧次的に、クロックパルス発生器CPG
を含む安定周波数源と、必要に応じて、その出力に繰返
数(m波数)Frを有するパルスを導出するプログラム
可能分周器DIVと、レート逓倍器RMと、遅延装置D
Lと、それぞれ、スタート人力Sおよびリセット人力R
を有するランプ発生器RGと、その出力により合成器の
出力周波数F0を形成させるようにしたアナログ比較器
COMとを含む。また、補償信号回路は直流除去回路D
CRと、アナログ積分器INTと、分周器DVと、加算
回路SUNとを含む。前記レート逓倍器RMの逓倍率は
入力信号nにより制御されるようにする。前記入力信号
りは分周器DVの分周率をも決定する。
を含む安定周波数源と、必要に応じて、その出力に繰返
数(m波数)Frを有するパルスを導出するプログラム
可能分周器DIVと、レート逓倍器RMと、遅延装置D
Lと、それぞれ、スタート人力Sおよびリセット人力R
を有するランプ発生器RGと、その出力により合成器の
出力周波数F0を形成させるようにしたアナログ比較器
COMとを含む。また、補償信号回路は直流除去回路D
CRと、アナログ積分器INTと、分周器DVと、加算
回路SUNとを含む。前記レート逓倍器RMの逓倍率は
入力信号nにより制御されるようにする。前記入力信号
りは分周器DVの分周率をも決定する。
以下、第2図示回路の作動につき説明する。レート逓倍
器RMは、その出力にFrm−n・Fr、ただし、o<
B(xで与えられるパルスレートIPrmを発生する。
器RMは、その出力にFrm−n・Fr、ただし、o<
B(xで与えられるパルスレートIPrmを発生する。
これらの出力パルスは入カパルスFrと同期しているた
め、同一周波数の均一間隔パルス列に関する位相ジッタ
を有する。
め、同一周波数の均一間隔パルス列に関する位相ジッタ
を有する。
上記以外の他の回路の目的はレージ逓倍器出力と該均一
間隔パルス列間の位相誤差を計算し、それによりジッタ
誤差を除去することにある。レート逓倍器RMよりの出
力信号はまずその直流成分を回路DOHにより除去し、
次いでアナpグ檀分器INTにより積分される。次に、
積分された信号は、実際には、逓倍デジタル・アナログ
変換器を含む分局器DVによりレート逓倍制御信号りで
分局される。
間隔パルス列間の位相誤差を計算し、それによりジッタ
誤差を除去することにある。レート逓倍器RMよりの出
力信号はまずその直流成分を回路DOHにより除去し、
次いでアナpグ檀分器INTにより積分される。次に、
積分された信号は、実際には、逓倍デジタル・アナログ
変換器を含む分局器DVによりレート逓倍制御信号りで
分局される。
かくして得られる分局器Dvjの出力アナログ信!
号は均一間隔パルス列を生成ぎせるためレート遥倍器出
力に要するタイムアドバンス(時間の進み]に比例して
いるが、ランプ発生器RGと比較器00Mの組合せは、
レー)逓倍器出力信号を遅延させつるだけであるため、
分局器DVの出力の値をクロックパルスの1つの全周期
(@1”)を表わすアナログ電圧だけオフセットさせる
必要があり、加算回路SUMを用いてこれを行うように
している。
力に要するタイムアドバンス(時間の進み]に比例して
いるが、ランプ発生器RGと比較器00Mの組合せは、
レー)逓倍器出力信号を遅延させつるだけであるため、
分局器DVの出力の値をクロックパルスの1つの全周期
(@1”)を表わすアナログ電圧だけオフセットさせる
必要があり、加算回路SUMを用いてこれを行うように
している。
均一間隔出力パルスは以下のようにして生成される。す
なわち、レート逓倍器RMよりの出力パルスは1アナロ
グ積分処理を行う時間を与えるため、lクロック周期の
間遅延装置DLに上り遅延を与える。次いで、この遅延
パルスはランプ発生器RGのスタート人力Sに供給され
、発生器RGの出力にランプ電圧を導出させる。この電
圧は、例えば、差動演算増幅器を含む比較器COMの非
反転(+)入力に供給される。また、比較器00Mの反
転(−)入力には、加算回路SUNから所望の遅延に比
例する電圧が供給される。ここで、ランプ電圧がこの遅
延電圧に到達すると、比較器の出力は高レベルとなり、
ランプ発生器はその人力Rを介してリセツ)2れる。か
くして、合成器出力は比較器00Mよりのきわめて短か
い出力パルスにより形成されることになる。また、レー
ト逓倍器の後続の出力も同様にして正しい量だけ遅延さ
れ、比較器出力には、周波数F0−リr(ただし、O<
丑<1)を有する均一間隔パルス列が得られる。
なわち、レート逓倍器RMよりの出力パルスは1アナロ
グ積分処理を行う時間を与えるため、lクロック周期の
間遅延装置DLに上り遅延を与える。次いで、この遅延
パルスはランプ発生器RGのスタート人力Sに供給され
、発生器RGの出力にランプ電圧を導出させる。この電
圧は、例えば、差動演算増幅器を含む比較器COMの非
反転(+)入力に供給される。また、比較器00Mの反
転(−)入力には、加算回路SUNから所望の遅延に比
例する電圧が供給される。ここで、ランプ電圧がこの遅
延電圧に到達すると、比較器の出力は高レベルとなり、
ランプ発生器はその人力Rを介してリセツ)2れる。か
くして、合成器出力は比較器00Mよりのきわめて短か
い出力パルスにより形成されることになる。また、レー
ト逓倍器の後続の出力も同様にして正しい量だけ遅延さ
れ、比較器出力には、周波数F0−リr(ただし、O<
丑<1)を有する均一間隔パルス列が得られる。
加算回路SUM、ランプ発生器RGおよび比較器(30
Mはともに、分周器DVよりの補償信号の制御部により
、その出力パルスをそれぞれその発生周期が等しくなる
量だけ遅延きせるようなプログラム可能遅延発生器を構
成する。
Mはともに、分周器DVよりの補償信号の制御部により
、その出力パルスをそれぞれその発生周期が等しくなる
量だけ遅延きせるようなプログラム可能遅延発生器を構
成する。
補償信号回路内には、必要に応じて、第1図に関し前述
したような方法で利得制御増幅器を直列に配置すること
もできる。
したような方法で利得制御増幅器を直列に配置すること
もできる。
以上、2つの特定実施例につき説明してきたが、信号葡
償回路以外の合成器の主要部分に対しては、既知の技術
により種々の変形回路配置を与えることができること明
白である。したがって、そこから補償信号を抽出するパ
ルス列それ自体は、可変周波数パルス発生器、適当に分
周した後のり四ツクパルス発生器、もしくは合成器の出
力周波数から抽出することもできる。これらの場合には
、パルス列がパルスキャンセレーションの直接原因とな
るーすなわちパルス列の各パルスがより高い周波数パル
ス列から1つのパルスを抹消させることになる。
償回路以外の合成器の主要部分に対しては、既知の技術
により種々の変形回路配置を与えることができること明
白である。したがって、そこから補償信号を抽出するパ
ルス列それ自体は、可変周波数パルス発生器、適当に分
周した後のり四ツクパルス発生器、もしくは合成器の出
力周波数から抽出することもできる。これらの場合には
、パルス列がパルスキャンセレーションの直接原因とな
るーすなわちパルス列の各パルスがより高い周波数パル
ス列から1つのパルスを抹消させることになる。
また、既にパルスキャンセレーションが行われタハルス
列から補償信号を抽出するようにすることもでき、第2
図示実施例はこの1つの例にすぎない。
列から補償信号を抽出するようにすることもでき、第2
図示実施例はこの1つの例にすぎない。
ざらに1第1図に示すようなパルススワロ−形量路に対
しては、種々の既知のサイクル抹消回路があり、例えば
、第1図のパルススワロ−回路PSとプログラム可能レ
ー)分周器の代りに、例えば、抹消コマンドパルスが、
それぞれ、その入力に存在するか、しないかにより(N
+13またはNで分周するようにした既知の可変モジュ
ロ分周器を使用することもできる。
しては、種々の既知のサイクル抹消回路があり、例えば
、第1図のパルススワロ−回路PSとプログラム可能レ
ー)分周器の代りに、例えば、抹消コマンドパルスが、
それぞれ、その入力に存在するか、しないかにより(N
+13またはNで分周するようにした既知の可変モジュ
ロ分周器を使用することもできる。
また、第1II!Jに関し前述した実施例においては、
補償信号は位相変調器の位相を制御し、また、第2図に
関し前述した実施例においては、補償信号は遅延発生器
の遅延を制御しており、これは位相変調器のそれに対し
ても同じ効果を呈する。しかしながら、アナリグ加算装
置内において、例えば、前述の英国特許第1,447,
418号に示すような方法で第1図の位相比較器PCの
出力信号に補償信号を付加するようにすることもできる
。
補償信号は位相変調器の位相を制御し、また、第2図に
関し前述した実施例においては、補償信号は遅延発生器
の遅延を制御しており、これは位相変調器のそれに対し
ても同じ効果を呈する。しかしながら、アナリグ加算装
置内において、例えば、前述の英国特許第1,447,
418号に示すような方法で第1図の位相比較器PCの
出力信号に補償信号を付加するようにすることもできる
。
発明の要約
本発明ハハルスキャンセレーション(パルス抹消ンに起
因する位相ジッタを予知し、該位相ジッタを正しく補償
するための補償信号Cを生成するよう形成した周波数合
成器で、それ自体ジッタを含む該合成器内のパルス列か
ら直流除去回路DORおよびアナログ積算器INTを介
して直接該補償信号を抽出するようにしたものである。
因する位相ジッタを予知し、該位相ジッタを正しく補償
するための補償信号Cを生成するよう形成した周波数合
成器で、それ自体ジッタを含む該合成器内のパルス列か
ら直流除去回路DORおよびアナログ積算器INTを介
して直接該補償信号を抽出するようにしたものである。
第1図は本発明に係るフエーズロツクルーブ形周波数合
成器のブロック図、 第2図は本発明に係る直接形層波数合成器のブロック図
である。 VFO・・・電圧制御可変周波数発振器PS・・・パル
ススワロ−回路 PO・・・プルグラム可能分局器または除算器pc・・
・位相比較器 STR・・・ストp−ピング回路 OFS・・・オフセット周波数源 GCtム・・・利得制御増幅器 DOR・・・直流除去回路 INT・・・アナログ積分器 OPG・・・りpツクパルス発生器 DIM、 DV・・・分周器または除算器PM・・・位
相変調器 LPF・・・低域フィルタ PA(3・・・周期・アナログ変換器 RM−・・レー)乗算器または逓倍器 DL・・・遅延装蓋 RG・・・ランプ発生器 00M・・・アナログ比較器 SUM・・・加算回路。
成器のブロック図、 第2図は本発明に係る直接形層波数合成器のブロック図
である。 VFO・・・電圧制御可変周波数発振器PS・・・パル
ススワロ−回路 PO・・・プルグラム可能分局器または除算器pc・・
・位相比較器 STR・・・ストp−ピング回路 OFS・・・オフセット周波数源 GCtム・・・利得制御増幅器 DOR・・・直流除去回路 INT・・・アナログ積分器 OPG・・・りpツクパルス発生器 DIM、 DV・・・分周器または除算器PM・・・位
相変調器 LPF・・・低域フィルタ PA(3・・・周期・アナログ変換器 RM−・・レー)乗算器または逓倍器 DL・・・遅延装蓋 RG・・・ランプ発生器 00M・・・アナログ比較器 SUM・・・加算回路。
Claims (1)
- 【特許請求の範囲】 1 基準周波数発生器と、パルス源よりの各人力パルス
ごとに低減しようとする周波数の1つのサイクルを抹消
するよう形成した抹消回路を含む周波数低減手段と、周
波数制御回路に接続した補償信号回路とを含み、各抹消
サイクルの結果として生ずる可能性のある合成器出力周
波数の周期における任意のジッタを該補償信号回路の出
力信壱により少なくとも部分的に補償するよう構成した
周波数合成器において、 該補償信号回路に直流除去回路および後続するアナレグ
積分器を配置し、作動にあたっては、それ自体が、出力
周波数の周期における該ジッタのちととなるようなジッ
タを含むパルス列から直接補償信号を抽出するようにし
たことを特徴とする周波数合成器。 l 該補償信号回路の入力を該サイクル抹消回路の入力
または出力に接続するようにしたことを特徴とする特許
請求の範囲第1項記載の合成器。 & WIN償信号回路はざらに、その利得が合成器の
出力周波数に反比例するような増幅器を具えたことを特
徴とする特許請求の範囲第1項または第2項に記載の合
成器。 4 該パルス源にレート逓倍器を含ませるようにしたこ
とを特徴とする特許請求の範囲第1項ないし第8項のい
ずれかに記載の合成器っ五 該パルス源は可変周波数を
有するパルス発生器を具えたことを特徴とする特許請求
の範囲第1項ないし第8項のいずれかに記載の合成器。 a 該合成器を、合成器出方信号を与える可変周波数発
振器と、出力周波数の位相と該周波数低減後の基準周波
数の位相を比較する位相比較器と、該位相比較器の出方
と該可変周波数発揚器の周波数制御入力間に接続したル
ープフィルタとを含む7エーズロツクループ形とし、該
位相比較器への久方通路または位相比較器よりの出方通
路内に位相変調器を配置し、該補償信号回路の出方を該
位相蜜調器の位相変調制御入力に接続するようにしたこ
とを特徴とする特許請求の範囲第1項ないし第5項のい
ずれかに記載の合成器。 I 該合成器を、少なくとも出方周波数の主要部分を基
準周波数から直接生成するようにした直接形とし、基準
周波数から抽出した人力パルスを供給するようにした遅
延発生器の遅延を補償信号で制御することにより、該遅
延発生器の出力パルスをそれぞれそれら出力パルス間の
周期が等しくなる童だけ遅延させるようにしたことを特
徴とする特許請求の範囲第1項ないし第5項のいずれか
に記載の合成器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8208094 | 1982-03-19 | ||
GB08208094A GB2117197A (en) | 1982-03-19 | 1982-03-19 | Frequency synthesiser |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58170228A true JPS58170228A (ja) | 1983-10-06 |
JPH0754908B2 JPH0754908B2 (ja) | 1995-06-07 |
Family
ID=10529130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58042480A Expired - Lifetime JPH0754908B2 (ja) | 1982-03-19 | 1983-03-16 | 周波数合成器 |
Country Status (8)
Country | Link |
---|---|
US (1) | US4602219A (ja) |
EP (1) | EP0089721B1 (ja) |
JP (1) | JPH0754908B2 (ja) |
AU (1) | AU560437B2 (ja) |
CA (1) | CA1194154A (ja) |
DE (1) | DE3374828D1 (ja) |
GB (1) | GB2117197A (ja) |
NO (1) | NO830931L (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6359217A (ja) * | 1986-08-29 | 1988-03-15 | Yokogawa Electric Corp | 周波数シンセサイザ |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2117199A (en) * | 1982-03-19 | 1983-10-05 | Philips Electronic Associated | Frequency synthesiser |
GB2131240A (en) * | 1982-11-05 | 1984-06-13 | Philips Electronic Associated | Frequency synthesiser |
GB2150775A (en) * | 1983-12-02 | 1985-07-03 | Plessey Co Plc | Frequency synthesiser |
NL8601870A (nl) * | 1986-07-17 | 1988-02-16 | Philips Nv | Faseregellus. |
US5053982A (en) * | 1989-02-14 | 1991-10-01 | Proxim, Inc. | Variable modulus digital synthesizer |
GB2310331B (en) * | 1996-02-15 | 2000-06-28 | Surrey University Of | Phase noise reduction circuits |
GB0416627D0 (en) * | 2004-07-26 | 2004-08-25 | Toric Ltd | Anti-jitter circuits |
US8433944B2 (en) | 2010-04-12 | 2013-04-30 | Qualcomm Incorporated | Clock divider system and method with incremental adjustment steps while controlling tolerance in clock duty cycle |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56110345A (en) * | 1980-01-21 | 1981-09-01 | Philips Nv | Phase locked loop type frequency synthesizer |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1447418A (en) * | 1974-03-29 | 1976-08-25 | Mullard Ltd | Frequency synthesiser |
US3976945A (en) * | 1975-09-05 | 1976-08-24 | Hewlett-Packard Company | Frequency synthesizer |
GB1560233A (en) * | 1977-02-02 | 1980-01-30 | Marconi Co Ltd | Frequency synthesisers |
GB2026268B (en) * | 1978-07-22 | 1982-07-28 | Racal Communcations Equipment | Frequency synthesizers |
GB2062315B (en) * | 1979-10-30 | 1983-06-08 | Philips Electronic Associated | Frequency divider |
GB2074421B (en) * | 1980-04-16 | 1983-12-07 | Philips Electronic Associated | Frequency modulator circuit arrangement |
US4336505A (en) * | 1980-07-14 | 1982-06-22 | John Fluke Mfg. Co., Inc. | Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise |
US4468632A (en) * | 1981-11-30 | 1984-08-28 | Rca Corporation | Phase locked loop frequency synthesizer including fractional digital frequency divider |
-
1982
- 1982-03-19 GB GB08208094A patent/GB2117197A/en not_active Withdrawn
-
1983
- 1983-03-16 NO NO830931A patent/NO830931L/no unknown
- 1983-03-16 JP JP58042480A patent/JPH0754908B2/ja not_active Expired - Lifetime
- 1983-03-17 CA CA000423825A patent/CA1194154A/en not_active Expired
- 1983-03-17 DE DE8383200371T patent/DE3374828D1/de not_active Expired
- 1983-03-17 EP EP83200371A patent/EP0089721B1/en not_active Expired
- 1983-03-17 AU AU12524/83A patent/AU560437B2/en not_active Ceased
-
1985
- 1985-10-02 US US06/783,317 patent/US4602219A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56110345A (en) * | 1980-01-21 | 1981-09-01 | Philips Nv | Phase locked loop type frequency synthesizer |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6359217A (ja) * | 1986-08-29 | 1988-03-15 | Yokogawa Electric Corp | 周波数シンセサイザ |
Also Published As
Publication number | Publication date |
---|---|
CA1194154A (en) | 1985-09-24 |
US4602219A (en) | 1986-07-22 |
EP0089721A1 (en) | 1983-09-28 |
NO830931L (no) | 1983-09-20 |
AU1252483A (en) | 1983-10-20 |
DE3374828D1 (en) | 1988-01-14 |
GB2117197A (en) | 1983-10-05 |
EP0089721B1 (en) | 1987-12-02 |
AU560437B2 (en) | 1987-04-09 |
JPH0754908B2 (ja) | 1995-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2825045B2 (ja) | 周波数シンセサイザ | |
US6636122B2 (en) | Analog frequency locked loop with digital oversampling feedback control and filter | |
JPH0444446B2 (ja) | ||
US4365201A (en) | Frequency synthesizer | |
JPS58170228A (ja) | 周波数合成器 | |
US4746870A (en) | Wide range frequency synthesizer with reduced jitter | |
US4599579A (en) | Frequency synthesizer having jitter compensation | |
IT8023736A1 (it) | Sintetizzatore di frequenza del tipo a circuito agganciato in fase | |
EP0378190B1 (en) | Digital phase locked loop | |
JP2628182B2 (ja) | アナログーディジタル混成ic用試験装置 | |
US10594300B2 (en) | Digital phase locked loop clock synthesizer with image cancellation | |
JPS5869125A (ja) | 水晶発振器を用いた可変周波数発振器 | |
JP2017092833A (ja) | 周波数シンセサイザー | |
JP2969375B2 (ja) | D/a変換回路 | |
JP4563165B2 (ja) | 周波数シンセサイザ及びその基準信号位相設定方法 | |
EP1207445A3 (en) | Synchronous clock generator | |
GB2217535A (en) | Digital circuit arrangement | |
JPH0435536A (ja) | ビット同期回路 | |
JPH05189878A (ja) | マスタクロック生成装置 | |
JPH04144416A (ja) | 周波数倍周器 | |
JPS633515A (ja) | デイジタル位相同期回路 | |
JP2003324347A (ja) | 信号発生装置 | |
JPH01103083A (ja) | 情報信号処理装置 | |
JPH06260935A (ja) | シンセサイザ | |
JPH088737A (ja) | 周波数シンセサイザ |