JP4492734B2 - 信号処理装置、信号処理システム、および信号処理方法 - Google Patents
信号処理装置、信号処理システム、および信号処理方法 Download PDFInfo
- Publication number
- JP4492734B2 JP4492734B2 JP2008140992A JP2008140992A JP4492734B2 JP 4492734 B2 JP4492734 B2 JP 4492734B2 JP 2008140992 A JP2008140992 A JP 2008140992A JP 2008140992 A JP2008140992 A JP 2008140992A JP 4492734 B2 JP4492734 B2 JP 4492734B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- unit
- bit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/20—Conversion to or from representation by pulses the pulses having more than three levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/20—Conversion to or from n-out-of-m codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Measurement Of Current Or Voltage (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
〔1〕本実施形態の概要
(パラレル伝送方式について)
(シリアル伝送方式について)
(携帯端末の全体構成)
(応用例)
(一般的なマンチェスタ符号について)
〔2〕第1の実施形態の詳細な説明
(シリアライザについて)
(デシリアライザについて)
(デコーダの変形例)
〔3〕第2の実施形態の詳細な説明
〔4〕まとめ
(パラレル伝送方式について)
まず、図1を参照しながら、パラレル伝送方式を採用した携帯端末100の構成例について簡単に説明する。図1は、パラレル伝送方式を採用した携帯端末100の構成例を示す説明図である。尚、図1には、携帯端末100の一例として携帯電話が模式的に描画されている。しかし、以下の説明に係る技術は、携帯電話に限定されるものではない。
そこで、図2を参照しながら、シリアル伝送方式を採用した携帯端末200の構成例について簡単に説明する。図2は、シリアル伝送方式を採用した携帯端末200の構成例を示す説明図である。尚、図2には、携帯端末200の一例として携帯電話が模式的に描画されている。しかし、以下の説明に係る技術は、携帯電話に限定されるものではない。また、図1に示したパラレル伝送方式の携帯端末100と実質的に同一の機能を有する構成要素については、同一の符号を付することにより詳細な説明を省略する。
ここで、図3を参照しながら、シリアル伝送方式を採用した携帯端末200の機能構成について説明する。図3は、シリアル伝送方式を採用した携帯端末200の機能構成の一例を示す説明図である。但し、図3は、シリアライザ204、及びデシリアライザ208の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。
まず、図4Aを参照する。図4Aは、電磁結合を利用して映像等のデータを外部出力機器に伝送することが可能な携帯端末300の構成例を示す説明図である。外部出力機器としては、例えば、カーナビゲーションシステム10やテレビジョン受像機20等がある。その他にも、パーソナルコンピュータのディスプレイ装置やスクリーンに映像を投影するプロジェクタ等も外部出力機器の一例である。
続いて、図7〜図9を参照し、一般的なマンチェスタ符号について説明する。マンチェスタ符号においては、図7に示したように、ビット値「0」については信号レベルがハイレベルからローレベルへ遷移する信号で表現され、ビット値「1」については信号レベルがローレベルからハイレベルへ遷移する信号で表現される。したがって、例えば「0,1,1,1,1,0,0,1,1,1,1,0,0,0,0,1」というビット列は、マンチェスタ符号により、図8に示した信号で表現される。
図10は、本発明の第1の実施形態にかかる携帯端末500(信号処理システム)の構成を示した機能ブロック図である。以下では、携帯端末500が有する各構成要素のうち、既に述べた携帯端末300と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略する。
図10に示したように、シリアライザ204(信号処理装置)は、P/S変換部232と、エンコーダ234(生成部)と、LVDSドライバ236と、PLL部238と、タイミング制御部240と、ドライバ332と、重畳部532とにより構成される。重畳部532は、信号重畳部の一例である。
以上、図10〜図18を参照してシリアライザ204について詳細に説明した。続いて、図10および図19〜図23を参照し、デシリアライザ208について詳細に説明する。
図24は、変形例にかかるデコーダ254’の構成を示した機能ブロック図である。図25は、変形例にかかるデコーダ254’によるビット判定の様子を示した説明図である。図24に示したように、変形例にかかるデコーダ254’は、前半/後半判定部540と、ビットa判定部562’と、ビットb判定部564’と、ビットc判定部566’と、絶対値化部570と、閾値判定部572と、を備える。前半/後半判定部540の機能は、「(デシリアライザについて)」で説明した通りであるので、ここでは説明を省略する。
次に、本発明の第2の実施形態について説明する。シリアライザ204においてデータ信号にクロック信号を重畳してシリアル信号を出力すると、デシリアライザ208におけるクロック再生が容易となる。クロック信号が重畳されたシリアル信号の周波数スペクトルについて図26を参照して簡単に説明する。
そこで、本実施形態にかかるデシリアライザ208には、図29に示したように、LVDSレシーバ252と、デコーダ254と、BPF284およびAMP286を含むクロック再生部258と、LPF282と、を設けた。
以上説明したように、本発明の第1の実施形態によれば、マンチェスタ符号方式を応用し、シンボルの前半および後半の振幅レベルをビット値に対応させることにより、直流成分の発生を抑制しつつ、データ伝送量を増大することができる。また、本発明の第2の実施形態によれば、クロック信号とデータ信号の各々の周波数成分を調整して重畳することにより、デシリアライザ208におけるクロック再生を簡易化しつつ、EMIによる悪影響を抑制することができる。
102 表示部
104 液晶部
204 シリアライザ
206 シリアル信号線路
208 デシリアライザ
232 P/S変換部
234 エンコーダ
238、260 PLL部
240 タイミング制御部
254 デコーダ
256 S/P変換部
258 クロック再生部
262 タイミング制御部
272、282 LPF
274 アッテネータ
276 加算器
284 BPF
506 選択部
508 利得制御部
510、286 AMP
540 前半/後半判定部
562 ビットa判定部
564 ビットb判定部
566 ビットc判定部
570 絶対値化部
572 閾値判定部
Claims (8)
- 信号波形が、ハイレベルからローレベルに遷移する信号波形、またはローレベルからハイレベルに遷移する信号波形のうちの第1のビット値に応じた信号波形であり、
遷移前の信号レベルが、複数のハイレベルまたは複数のローレベルの一方のうちの第2のビット値に応じたレベルであり、
遷移後の信号レベルが、他方のうちの第3のビット値に応じたレベルであるデータ信号を生成する生成部;
を備える、信号処理装置。 - 前記信号処理装置は、
所定周波数を有するクロック信号を生成するクロック生成部と;
前記生成部により生成されたデータ信号の前記所定周波数付近の信号成分を減衰させる第1の減衰部と;
前記クロック信号と前記第1の減衰部により信号成分が減衰されたデータ信号を加算する加算部と;
をさらに備える、請求項1に記載の信号処理装置。 - 前記信号処理装置は、前記クロック信号を減衰させる第2の減衰部をさらに備え、
前記加算部は、前記第1の減衰部により信号成分が減衰されたデータ信号、および前記第2の減衰部により減衰されたクロック信号を加算する、請求項2に記載の信号処理装置。 - データ信号の信号波形が、ハイレベルからローレベルに遷移する信号波形、またはローレベルからハイレベルに遷移する信号波形のいずれであるかに基づいて第1のビット値を判定する第1の判定部と;
前記データ信号の遷移前の信号レベルに基づいて第2のビット値を判定する第2の判定部と;
前記データ信号の遷移後の信号レベルに基づいて第3のビット値を判定する第3の判定部と;
を備える、信号処理装置。 - 前記信号処理装置は、前記データ信号の信号レベルを絶対値化する絶対値化部をさらに備え、
前記第2の判定部は、前記絶対値化部により絶対値化された遷移前の絶対値レベルに基づいて前記第2のビット値を判定し、
前記第3の判定部は、前記絶対値化部により絶対値化された遷移後の絶対値レベルに基づいて前記第3のビット値を判定する、請求項4に記載の信号処理装置。 - 所定周波数を有するクロック信号を含む入力信号が入力される入力部と;
前記入力信号から前記クロック信号を抽出する抽出部と;
前記入力信号の前記所定周波数付近の信号成分を減衰して前記データ信号として出力する減衰部と;
を備える、請求項4に記載の信号処理装置。 - 信号波形が、ハイレベルからローレベルに遷移する信号波形、またはローレベルからハイレベルに遷移する信号波形のうちの第1のビット値に応じた信号波形であり、
遷移前の信号レベルが、複数のハイレベルまたは複数のローレベルの一方のうちの第2のビット値に応じたレベルであり、
遷移後の信号レベルが、他方のうちの第3のビット値に応じたレベルであるデータ信号を生成する第1の信号処理装置と;
前記第1の信号処理装置からのデータ信号の信号波形が、ハイレベルからローレベルに遷移する信号波形、またはローレベルからハイレベルに遷移する信号波形のいずれであるかに基づいて第1のビット値を判定する第1の判定部、
前記データ信号の遷移前の信号レベルに基づいて第2のビット値を判定する第2の判定部、
前記データ信号の遷移後の信号レベルに基づいて第3のビット値を判定する第3の判定部、
を有する第2の信号処理装置と;
を備える、信号処理システム。 - 第1のビット値に応じ、信号レベルがハイレベルからローレベルに遷移する信号波形、またはローレベルからハイレベルに遷移する信号波形のいずれかを選択するステップと;
前記ステップにおいて選択された信号波形を有し、遷移前の信号レベルが、複数のハイレベルまたは複数のローレベルの一方のうちのいずれかのレベルであり、遷移後の信号レベルが他方のうちのいずれかのレベルであるデータ信号を生成するステップと;
前記データ信号の信号波形が、ハイレベルからローレベルに遷移する信号波形、またはローレベルからハイレベルに遷移する信号波形のいずれであるかに基づいて第1のビット値を判定するステップと;
前記データ信号の遷移前の信号レベルに基づいて第2のビット値を判定するステップと;
前記データ信号の遷移後の信号レベルに基づいて第3のビット値を判定するステップと;
を含む、信号処理方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008140992A JP4492734B2 (ja) | 2008-05-29 | 2008-05-29 | 信号処理装置、信号処理システム、および信号処理方法 |
US12/472,500 US8144038B2 (en) | 2008-05-29 | 2009-05-27 | Signal processing apparatus, signal processing system and signal processing method |
CN2009101452185A CN101594155B (zh) | 2008-05-29 | 2009-05-27 | 信号处理装置、信号处理***及信号处理方法 |
EP09161320A EP2129063B1 (en) | 2008-05-29 | 2009-05-28 | Signal processing apparatus, signal processing system and signal processing method |
KR1020090047003A KR20090124976A (ko) | 2008-05-29 | 2009-05-28 | 신호 처리 장치, 신호 처리 시스템, 및 신호 처리 방법 |
AT09161320T ATE536027T1 (de) | 2008-05-29 | 2009-05-28 | Signalverarbeitungsvorrichtung, signalverarbeitungssystem und signalverarbeitungsverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008140992A JP4492734B2 (ja) | 2008-05-29 | 2008-05-29 | 信号処理装置、信号処理システム、および信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009290555A JP2009290555A (ja) | 2009-12-10 |
JP4492734B2 true JP4492734B2 (ja) | 2010-06-30 |
Family
ID=40934955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008140992A Expired - Fee Related JP4492734B2 (ja) | 2008-05-29 | 2008-05-29 | 信号処理装置、信号処理システム、および信号処理方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8144038B2 (ja) |
EP (1) | EP2129063B1 (ja) |
JP (1) | JP4492734B2 (ja) |
KR (1) | KR20090124976A (ja) |
CN (1) | CN101594155B (ja) |
AT (1) | ATE536027T1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110013078A1 (en) * | 2009-07-15 | 2011-01-20 | Hiroshi Shinozaki | Head-separated camera device |
CN104247357B (zh) * | 2012-04-19 | 2016-12-21 | 松下知识产权经营株式会社 | 多值信号发送装置及接收装置、多值信号传输***及方法 |
JP2014220613A (ja) * | 2013-05-07 | 2014-11-20 | ソニー株式会社 | 送信回路、送信方法、及び、伝送システム |
KR101825301B1 (ko) * | 2016-08-22 | 2018-02-02 | 한양대학교 산학협력단 | 신호 전송 장치 및 방법과, 신호 수신 장치 |
JP6798470B2 (ja) * | 2017-11-08 | 2020-12-09 | カシオ計算機株式会社 | 電子時計、表示制御方法、及びプログラム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024718A (ja) * | 1999-07-09 | 2001-01-26 | Oki Electric Ind Co Ltd | 変調装置、復号装置及び受信装置 |
JP2006005651A (ja) * | 2004-06-17 | 2006-01-05 | Fujitsu Ltd | リーダー装置、その装置の送信方法及びタグ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2242105B (en) | 1990-03-16 | 1994-02-16 | Stc Plc | Multi-level linecoding |
JPH10107208A (ja) * | 1996-09-30 | 1998-04-24 | Toshiba Corp | 半導体集積回路装置 |
JP3366277B2 (ja) * | 1999-03-25 | 2003-01-14 | 日本電気株式会社 | Atコマンド受信回路 |
US7286572B2 (en) * | 2003-01-10 | 2007-10-23 | Sierra Monolithics, Inc. | Highly integrated, high-speed, low-power serdes and systems |
JP2005286774A (ja) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | 伝送信号生成装置 |
-
2008
- 2008-05-29 JP JP2008140992A patent/JP4492734B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-27 US US12/472,500 patent/US8144038B2/en not_active Expired - Fee Related
- 2009-05-27 CN CN2009101452185A patent/CN101594155B/zh not_active Expired - Fee Related
- 2009-05-28 EP EP09161320A patent/EP2129063B1/en not_active Not-in-force
- 2009-05-28 AT AT09161320T patent/ATE536027T1/de active
- 2009-05-28 KR KR1020090047003A patent/KR20090124976A/ko not_active Application Discontinuation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024718A (ja) * | 1999-07-09 | 2001-01-26 | Oki Electric Ind Co Ltd | 変調装置、復号装置及び受信装置 |
JP2006005651A (ja) * | 2004-06-17 | 2006-01-05 | Fujitsu Ltd | リーダー装置、その装置の送信方法及びタグ |
Also Published As
Publication number | Publication date |
---|---|
EP2129063A3 (en) | 2010-08-11 |
KR20090124976A (ko) | 2009-12-03 |
ATE536027T1 (de) | 2011-12-15 |
CN101594155B (zh) | 2013-07-10 |
US20090295450A1 (en) | 2009-12-03 |
EP2129063A2 (en) | 2009-12-02 |
CN101594155A (zh) | 2009-12-02 |
US8144038B2 (en) | 2012-03-27 |
JP2009290555A (ja) | 2009-12-10 |
EP2129063B1 (en) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4548508B2 (ja) | 情報処理装置、及び信号伝送方法 | |
JP4548527B2 (ja) | 情報処理装置、及び信号処理方法 | |
JP2010041093A (ja) | 情報処理装置、及び双方向伝送方法 | |
JP4877312B2 (ja) | 情報処理装置、及び全二重伝送方法 | |
JP4666030B2 (ja) | 情報処理装置、及び信号判定方法 | |
JP2011041059A (ja) | 符号化装置、情報処理装置、符号化方法、及びデータ伝送方法 | |
JP5018726B2 (ja) | 情報処理装置、及び信号伝送方法 | |
JP4492734B2 (ja) | 信号処理装置、信号処理システム、および信号処理方法 | |
JP4548526B2 (ja) | 情報処理装置、信号処理方法、及び信号伝送方法 | |
JP2010272925A (ja) | 情報処理装置、符号化方法、及びフレーム同期方法 | |
JP2010147943A (ja) | 情報処理装置、及び信号伝送方法 | |
JP4683093B2 (ja) | 情報処理装置、信号伝送方法、及び復号方法 | |
JP4569689B2 (ja) | 情報処理装置、復号処理方法、及び信号伝送方法 | |
JP4915363B2 (ja) | 情報処理装置、伝送装置、並びに伝送システム | |
JP2010114636A (ja) | 情報処理装置、及びモード切り替え方法 | |
KR20090112578A (ko) | 정보 처리 장치 및 신호 전송 방법 | |
JP2011101308A (ja) | 信号処理装置、信号伝送方法、及びデータ復元方法 | |
JP2010263495A (ja) | 情報処理装置、及び多値符号データの生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |