JP4702114B2 - デマルチプレクサ、電気光学装置および電子機器 - Google Patents
デマルチプレクサ、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP4702114B2 JP4702114B2 JP2006062477A JP2006062477A JP4702114B2 JP 4702114 B2 JP4702114 B2 JP 4702114B2 JP 2006062477 A JP2006062477 A JP 2006062477A JP 2006062477 A JP2006062477 A JP 2006062477A JP 4702114 B2 JP4702114 B2 JP 4702114B2
- Authority
- JP
- Japan
- Prior art keywords
- selection signal
- logic selection
- lines
- supplied
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
そこで、上記の例でいえば720列のデータ線に供給すべきデータ信号をXドライバが時分割で供給する一方、3列のデータ線を1列ずつ時分割で選択して供給するデマルチプレクサを、表示パネルにポリシリコンプロセス等によって形成した、いわゆるハイブリッド方式が提案されている(例えば特許文献1参照)。このハイブリッド方式では、デマルチプレクサの入力端子数は、データ線数の1/3となり、接続ピッチが緩和されるので、Xドライバを表示パネルに実装することが容易となる。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、デマルチプレクサ方式を採用した電気光学装置において、表示品位の低下を防止することが可能な電気光学装置、デマルチプレクサおよび電子機器を提供することにある。
なお、本発明は、電気光学装置のみならず、デマルチプレクサそれ自体としても、また当該電気光学装置を有する電子機器としても概念することが可能である。
この図に示されるように、この電気光学装置1は、表示パネル10とXドライバ20とに大別される。このうち、表示パネル10では、特に図示しないが、素子基板と対向基板とが、互いに電極形成面が対向するように、一定の間隙を保って貼り合わせられるとともに、この間隙に例えばTN(twisted nematic)型の液晶を封入した構成となっている。
表示パネル10の素子基板には、半導体チップであるXドライバ20が、COG技術等により実装されているとともに、Yドライバ30やデマルチプレクサ50が例えばポリシリコンプロセスによって形成されている。
なお、Xドライバ20、Yドライバ30およびデマルチプレクサ50には、図示しない上位制御回路から各種の制御信号がFPC(Flexible Printed Circuit)基板等を介して供給される。
また、Yドライバ30については、素子基板に形成するのではなく、Xドライバ20と同様に、半導体チップをCOG技術等により実装する構成としても良い。
サブ画素(画素)110は、320行の走査線112と720列のデータ線114との交差部に対応して、それぞれ配列している。このうち、同一行の走査線112と同一のグループに属する3列のデータ線114との交差に対応した3つのサブ画素110は、それぞれR(赤)、G(緑)、B(青)に対応し、これら3つのサブ画素110によって1つのドットが構成されている。したがって、本実施形態においては、表示領域100に、ドットでみれば縦320行×横240列で、サブ画素110でみれば縦320行×横720列で、それぞれマトリクス状に配列することになる。
ここで便宜的に、表示領域におけるドットの列(グループ)を一般化して説明するために、1以上240以下の整数jを用いると、図1において左から数えて(3j−2)列目、(3j−1)列目および(3j)列目のデータ線114は、それぞれj番目のブロックに属し、かつ、R、G、Bの系列である、ということになる。
このうち、TFT116のゲートはi行目の走査線112に接続される一方、そのソースは、サブ画素に対応するデータ線114に接続され、そのドレインは、液晶容量140の一端であって素子基板に形成された画素電極118に接続されている。
また、液晶容量140の他端はコモン電極108である。このコモン電極108は、対向基板に形成されて画素電極118に対向するとともに、表示領域100における全てのサブ画素110にわたって共通であって、時間的に一定の電圧Vcomが印加されている。したがって、液晶容量140は、画素電極118およびコモン電極108で液晶105を挟持した構成となる。
各サブ画素110には、対応する色、すなわち、R、G、Bのいずれかのカラーフィルタが設けられ、液晶容量140は、保持した電圧実効値に応じて単位時間における平均的な透過光量が変化する。例えば、本実施形態において、液晶容量140は、保持された電圧が低くなるにつれて、透過光量が多くなるノーマリーホワイトモードとなるように設定される。
なお、サブ画素110の各々には、液晶容量140に対し電気的に並列となるように蓄積容量が設けられるが、本発明と直接関連しないので図示省略している。
図1に示されるように、デマルチプレクサ50は、データ線114毎に設けられたトランスミッションゲート58の集合体であり、ブロックを構成する3列のデータ線114のいずれかを選択信号にしたがって選択するとともに、Xドライバ20から各ブロックに対応して出力されたデータ信号を選択したデータ線に供給するものである。
詳細には、まず、正論理の選択信号Sel-R、Sel-G、Sel-Bをそれぞれ供給する3本の選択信号線54がデータ線114の延在方向と直交するX方向に沿って設けられる一方、負論理の選択信号/Sel-R、/Sel-G、/Sel-Bをそれぞれ供給する3本の選択信号線56が、Xドライバ20の側であって同X方向に沿って、かつ、3本の選択信号線54と離間して設けられており、これらの3本の選択信号線54と、3本の選択信号線56とは離間しており、これらの3本ずつの選択信号線で挟まれるように、トランスミッションゲート58が配置している。
なお、正論理の選択信号Sel-R(Sel-G、Sel-B)と、負論理の選択信号/Sel-R(/Sel-G、/Sel-B)とは、互いに論理反転を保つように、いずれも上位制御回路から供給される。つまり、選択信号の符号の直前に付された「/」は、当該符号の反転を示している。
一方、各列に対応するトランスミッションゲート58の出力端には配線(第2配線)52bの一端がそれぞれ接続されるとともに、当該配線52bの他端は、データ線114の一端に接続されている。
ここで、R系列のデータ線114に対応するトランスミッションゲート58の制御端子は、正論理の選択信号Sel-Rを供給する選択信号線54に接続される一方、その反転制御端子は、負論理の選択信号/Sel-Rを供給する選択信号線56に接続されている。同様に、G、B系列のデータ線114に対応するトランスミッションゲート58の制御端子は、それぞれ正論理の選択信号Sel-G、Sel-Bを供給する選択信号線54に接続される一方、その反転制御端子は、それぞれ負論理の選択信号/Sel-G、/Sel-Bを供給する選択信号線56に接続されている。
いずれも、j番目及びこれに隣接する(j+1)番目のブロックに対応する部分の拡大図である。なお、ここでは、jのみならず、(j+1)も含めて1以上240以下の整数である。
なお、図3において「×」印で示した部分は、コンタクトホールであり、ポリシリコン層、ゲート電極層またはアルミニウム層において異種層同士の導通を図っている。
詳細には、ある1列のデータ線に対応するトランスミッションゲート58を構成するTFT58p、58nのポリシリコン層は、いずれもY方向を長手とし、X方向を短手とする矩形形状であって、両者のゲート電極の延在方向(チャネル幅Wの方向)がいずれもY方向の同一直線上に揃うように形成されている。なお、TFTの向きは必ずしも同一直線上に揃えなくても良い。
ここで、R系列のデータ線に対応するTFT58nには、正論理の選択信号Sel-Rが供給される選択信号線54から図において上方向に分岐したゲート電極が配設され、同じくR系列のデータ線に対応するTFT58pには、負論理の選択信号/Sel-Rが供給される選択信号線56から図において下方向に分岐したゲート電極が配設され、同様にG、B系列のデータ線に対応するTFT58nには、それぞれ正論理の選択信号Sel-G、Sel-Bが供給される選択信号線54から上方向に分岐したゲート電極が配設され、同じG、B系列のデータ線に対応するTFT58pには、それぞれ負論理の選択信号/Sel-G、/Sel-Bが供給される選択信号線56から図において下方向に分岐したゲート電極が配設される。
一方、G、B系列のトランスミッションゲート58における2つのTFT58p同士では、ソース領域が共用化されるとともに、同じG、B系列のトランスミッションゲート58における2つのTFT58n同士でも、ソース領域が共用化されて、当該共用化されたソース領域にソース電極が形成されるとともに分岐後の配線52aが接続されている。配線52aは図3において2分岐であるが、このうち、一方はG、B系列で共用されているので、電気的にみれば実質的に3分岐である。
さらに、R、G、Bの各系列のTFT58p、58nにおけるドレイン電極は、それぞれ配線52bの一端に接続される。さらに、配線52bは、3本の選択信号線54と交差した後、その他端がデータ線114の一端に接続される。
ここでは、j番目および(j+1)番目のブロックに対応する部分を示しているが、これらの繰り返しパターンによって、デマルチプレクサ50において1番目から240番目までの各ブロックに対応する部分が形成されている。
まず、走査信号G1〜G320は、各フレームにおいて、水平走査期間H毎に順番に排他的にHレベルとなる。ここで、1フレームは、約16.7ミリ秒(60Hzの逆数)であって、すべてのサブ画素110に対して、階調に応じた電圧を書き込むのに要する期間である。
走査信号G1〜G320のうち、行を特定しないで一般化するために、i行目の走査線に供給される走査信号GiがHレベルとなる水平走査期間Hについて説明すると、図に示されるように、当該水平走査期間Hにわたって、正論理の選択信号Sel-R、Sel-G、Sel-Bが、この順番で期間S毎に排他的にHレベルとなる。なお、ここでは図示しないが、負論理の選択信号/Sel-R、/Sel-G、/Sel-Bも、正論理の選択信号に同期して期間S毎に排他的にLレベルとなる。
また、正論理の選択信号Sel-RがHレベルになると(負論理の選択信号/Sel-Rがレベルになると)、R系列のデータ線114に対応するトランスミッションゲート58が導通状態になるので、当該データ信号djは、j番目のブロックにおけるR系列のデータ線114に供給される。
これにより、i行目の走査線112とj番目のブロックを構成するR、G、B系列のデータ線114との交差に対応する3つのサブ画素には、階調に応じた電圧が順番に書き込まれたことになる。
ここでは、j番目のブロックに対応した3つのサブ画素について書込動作について説明したが、論理信号GiがHレベルとなる期間においては、i行目であって、1、2、3、…、240番目のブロックに対応するサブ画素110についても同様な書込動作が同時並行的に実行される。
当該水平走査期間Hにおけるデータ信号djの電圧は、正極性書込であれば、ノーマリーホワイトモードにおいて最も暗い状態に相当する電圧Vbpから最も明るい状態に相当する電圧Vwpまでの範囲で、一方、負極性書込であれば、最も暗い状態に相当する電圧Vbmから最も明るい状態に相当する電圧Vwmまでの範囲で、それぞれコモン電極108の電圧Vcomからサブ画素の階調に応じた差を有する電圧となる。
なお、階調の差に応じた電圧は、図5において正極性であれば↑で、負極性であれば↓で、それぞれ示されている。ここで、(i、j−R)は、i行目の走査線とj番目のブロックにおけるR系列のデータ線との交差に対応するサブ画素という意味であり、同様に(i、j−G)、(i、j−B)は、i行目の走査線とj番目のブロックにおけるG、B系列のデータ線との交差に対応するサブ画素という意味である。
また、正極性電圧Vwp(およびVbp)と、負極性電圧Vwm(Vbm)とは、それぞれ電圧Vcomを中心にして、互いに対称の関係にある。
なお、図5におけるデータ信号djの電圧の縦スケールは、論理信号(Hレベルが電源電圧Vdd、Lレベルが電位Gnd)の電圧波形と比較して拡大してある。
加えて、次のフレームにおいても、同様な書き込み動作が、1、2、3、…、320行目の順番で実行されるが、このとき、液晶に対する書込極性は、正極性または負極性の他方に反転、すなわち、前フレームにおいて正極性であれば、次フレームでは負極性に反転される。これにより、液晶容量140に対する書込極性は、1フレーム毎に保持電圧が反転(交流駆動)されるので、直流成分の印加による液晶105の劣化が防止されることとなる。
上述したように、正論理の選択信号Sel-R(Sel-G、Sel-B)と、負論理の選択信号/Sel-R(/Sel-G、/Sel-B)とは、互いに同期して上位制御回路から供給されるが(図7における<供給元>を参照)、トランスミッションゲート58には、<Tゲート>で示されるように到達する。すなわち、選択信号線56において配線52aの交差により生じる容量は、選択信号線54において配線52bの交差により生じる容量の1/3であるので、トランスミッションゲート58におけるpチャネル型TFT58pのゲート電極に供給される負論理の選択信号/Sel-R(/Sel-G、/Sel-B)は、上位制御回路から比較的短い遅延時間dpをもって供給されるが、同じトランスミッションゲート58におけるnチャネル型TFT58nのゲート電極に供給される正論理の選択信号Sel-R(Sel-G、Sel-B)は、上位制御回路から比較的長い遅延時間dnをもって供給される。
すなわち、従来の例(比較例)では、図9に示されるように、トランスミッションゲート58からみて、正論理および負論理の選択信号を同一方向から供給する構成であるので、これらの選択信号線からコンタクトホールを介してゲート電極に向かう配線数が、1ブロックあたり6個となってしまう。このため、比較例では、データ線114の狭ピッチ化が大きく阻害する。これに対して、本実施形態によれば、図3に示されるように、選択信号線54、56の間にトランスミッションゲート58が位置するとともに、選択信号線からコンタクトホールを介してゲート電極に向かう配線がTFT58p、58nの境界線Aを中心とした対称形としているので、半分の3個で済む結果、データ線114の狭ピッチ化が容易となる。
また、上述した実施形態では、ブロックを構成するデータ線数m、すなわち、1つのデータ信号の分配数mを「3」としたが、「2」以上であれば良い。また、R、G、Bの3つのサブ画素110によって1つのドットを構成したが、これに加えて例えばC(シアン)を加えた4色によって1つのドットを構成して、分配数を「4」または「4」の倍数としても良い。さらに、5色以上によって1つのドットを構成しても良い。
くわえて、上記デマルチプレクサ50は、1から240番目までの各ブロックに対応させているが、1つのブロックに対応するものをデマルチプレクサ50として概念することも可能である。このとき、デマルチプレクサは、1つの入力信号を、m(mは2以上の整数であり、図1の例でいえば「3」)個の出力端のいずれかを選択して出力する構成となる。
上述した説明では、1フレーム毎に書込極性を反転したが、その理由は、液晶容量140を交流駆動するために過ぎないので、その反転周期は2フレーム以上の周期であっても良い。
さらに、液晶容量140はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。
また、電気光学素子としては、液晶容量に限られず、例えばEL(エレクトロルミネッセンス)素子にも適用可能である。すなわち、本発明は、データ信号をデマルチプレクサ50によってデータ線114に分配する構成の電気光学装置のすべてに適用可能である。
この図に示されるように、携帯電話1200は、複数の操作ボタン1202のほか、受話口1204、送話口1206を備え、上述した表示領域100が表示面として用いられるものである。なお、電気光学装置1のうち、表示領域100以外の構成要素については外観としては現れない。
Claims (5)
- 複数の走査線と、
m(mは2以上の整数)毎にグループ化される複数のデータ線と、
前記複数の走査線を所定の順番で選択する走査線駆動回路と、
画素の階調に応じたデータ信号を、各グループに対応して出力するデータ信号供給回路と、
グループ化されたm本のデータ線を所定の順番で選択する動作を、各グループにわたって実行するとともに、各グループに対応して出力されたデータ信号を各グループで選択されたデータ線に供給するデマルチプレクサと、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、各々は、前記走査線が選択されたときに前記データ線に供給されたデータ信号に応じた階調となる複数の画素と、
を備え、
前記デマルチプレクサは、
正論理の選択信号が供給されるm本の正論理選択信号線と、前記正論理の選択信号と対をなす負論理の選択信号が供給されるm本の負論理選択信号線との間に、前記複数のデータ線のそれぞれに対応して設けられるとともに、各々は、前記m本の正論理選択信号線のうち、いずれかに供給される正論理信号と、これと対をなす負論理信号とによって入力端と出力端との間における導通状態が規定される複数のトランスミッションゲートと、
前記データ信号供給回路によって一のグループに対応して出力されたデータ信号を、前記m本の正論理選択信号線または負論理選択信号線の一方と交差したのち、m本に分岐して前記m個のトランスミッションゲートの入力端に供給する第1配線と、
一端が前記複数のトランスミッションゲートの出力端に、他端が前記データ線の一端にそれぞれ接続されるとともに、前記m本の正論理選択信号線または負論理選択信号線の他方とそれぞれ交差する第2配線と
を含むことを特徴とする電気光学装置。 - 前記トランスミッションゲートの各々は、
前記正論理の選択信号がゲート電極に供給されるnチャネル型トランジスタと、前記負論理の選択信号がゲート電極に供給されるpチャネル型トランジスタとを互いに並列接続したものである
ことを特徴とする請求項1に記載の電気光学装置。 - 前記nチャネル型トランジスタにおけるゲート電極の延在方向と、前記pチャネル型トランジスタにおけるゲート電極の延在方向とを揃え、かつ、前記正論理選択信号線および前記負論理選択信号線の延在方向と交差する方向とした
ことを特徴とする請求項2に記載の電気光学装置。 - 一の入力信号を、m(mは2以上の整数)個の出力端のいずれかを選択して出力するデマルチプレクサであって、
正論理の選択信号が供給されるm本の正論理選択信号線と、前記正論理の選択信号と対をなす負論理の選択信号が供給されるm本の負論理選択信号線との間に、前記m個の出力端のそれぞれに対応して設けられるとともに、各々は、前記m本の正論理選択信号線のうち、いずれかに供給される正論理信号とこれと対をなす負論理信号とによって入力端と出力端との間における導通状態が規定されるm個のトランスミッションゲートと、
前記入力信号を、前記m本の正論理選択信号線または負論理選択信号線の一方と交差したのち、m本に分岐して前記m個のトランスミッションゲートの入力端に供給する第1配線と、
一端が前記m個のトランスミッションゲートの出力端にそれぞれ接続されるとともに、前記m本の正論理選択信号線または負論理選択信号線の他方とそれぞれ交差する第2配線と、
を含むことを特徴とするデマルチプレクサ。 - 請求項1乃至3のいずれかに記載の電気光学装置を備える
ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006062477A JP4702114B2 (ja) | 2006-03-08 | 2006-03-08 | デマルチプレクサ、電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006062477A JP4702114B2 (ja) | 2006-03-08 | 2006-03-08 | デマルチプレクサ、電気光学装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007240830A JP2007240830A (ja) | 2007-09-20 |
JP4702114B2 true JP4702114B2 (ja) | 2011-06-15 |
Family
ID=38586442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006062477A Expired - Fee Related JP4702114B2 (ja) | 2006-03-08 | 2006-03-08 | デマルチプレクサ、電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4702114B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5239512B2 (ja) * | 2008-05-23 | 2013-07-17 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP5372630B2 (ja) | 2008-07-17 | 2013-12-18 | Nltテクノロジー株式会社 | 表示装置及び表示装置の駆動方法 |
JP5370221B2 (ja) * | 2010-03-11 | 2013-12-18 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP6662037B2 (ja) | 2015-12-28 | 2020-03-11 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP7467991B2 (ja) | 2020-03-06 | 2024-04-16 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000075841A (ja) * | 1998-08-31 | 2000-03-14 | Sony Corp | 液晶表示装置 |
JP2001134245A (ja) * | 1999-11-10 | 2001-05-18 | Sony Corp | 液晶表示装置 |
JP2003029715A (ja) * | 2001-07-12 | 2003-01-31 | Sony Corp | 表示装置およびこれを搭載した携帯端末 |
JP2003308051A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 画像信号供給回路および電気光学パネル |
-
2006
- 2006-03-08 JP JP2006062477A patent/JP4702114B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000075841A (ja) * | 1998-08-31 | 2000-03-14 | Sony Corp | 液晶表示装置 |
JP2001134245A (ja) * | 1999-11-10 | 2001-05-18 | Sony Corp | 液晶表示装置 |
JP2003029715A (ja) * | 2001-07-12 | 2003-01-31 | Sony Corp | 表示装置およびこれを搭載した携帯端末 |
JP2003308051A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 画像信号供給回路および電気光学パネル |
Also Published As
Publication number | Publication date |
---|---|
JP2007240830A (ja) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100927932B1 (ko) | 전기 광학 장치, 구동 회로 및 전자기기 | |
JP5414974B2 (ja) | 液晶表示装置 | |
US10126612B2 (en) | Display device and electronic apparatus | |
KR20050113907A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
KR20040020317A (ko) | 액정 표시 장치 및 그 구동 방법 | |
JP2006259135A (ja) | 表示装置およびカラーフィルタ基板 | |
JP4694134B2 (ja) | 表示装置 | |
US20120007843A1 (en) | Tft substrate and liquid crystal display apparatus using the same | |
JP6662037B2 (ja) | 電気光学装置及び電子機器 | |
JP4702114B2 (ja) | デマルチプレクサ、電気光学装置および電子機器 | |
US20180341160A1 (en) | Display device and display panel with novel pixel and data line configurations | |
JP2008233454A (ja) | 電気光学装置、駆動方法、駆動回路および電子機器 | |
KR20200020328A (ko) | Oled 표시패널과 이를 이용한 oled 표시 장치 | |
US20180059464A1 (en) | Electro-optical device, electronic apparatus, and control method of electro-optical device | |
JP4542202B2 (ja) | 表示装置 | |
JP2007206392A (ja) | 電気光学装置、電気光学装置の駆動方法、および電子機器 | |
JP4541734B2 (ja) | 表示装置 | |
KR20170080282A (ko) | 표시장치 | |
US20190287473A1 (en) | Liquid crystal display device and drive method for same | |
US8319719B2 (en) | Liquid crystal display device | |
US8384703B2 (en) | Liquid crystal display device | |
JP2010230888A (ja) | 電気光学装置および電子機器 | |
KR20110066749A (ko) | 액정표시장치 | |
JP2010055041A (ja) | 電気光学装置および電子機器 | |
JP2010102216A (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4702114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |