JP4533807B2 - 磁気抵抗効果素子及び磁気ランダムアクセスメモリ - Google Patents

磁気抵抗効果素子及び磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP4533807B2
JP4533807B2 JP2005183718A JP2005183718A JP4533807B2 JP 4533807 B2 JP4533807 B2 JP 4533807B2 JP 2005183718 A JP2005183718 A JP 2005183718A JP 2005183718 A JP2005183718 A JP 2005183718A JP 4533807 B2 JP4533807 B2 JP 4533807B2
Authority
JP
Japan
Prior art keywords
layer
cap layer
alloy
magnetic
alloy cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005183718A
Other languages
English (en)
Other versions
JP2007005555A (ja
Inventor
真 長嶺
俊彦 永瀬
純夫 池川
勝哉 西山
将寿 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005183718A priority Critical patent/JP4533807B2/ja
Priority to US11/384,566 priority patent/US20070014149A1/en
Publication of JP2007005555A publication Critical patent/JP2007005555A/ja
Priority to US12/470,786 priority patent/US7898846B2/en
Application granted granted Critical
Publication of JP4533807B2 publication Critical patent/JP4533807B2/ja
Priority to US13/013,141 priority patent/US8143684B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、合金キャップ層を有する磁気抵抗効果素子及び磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)に関する。
磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)は、情報を記憶するセル部に磁気抵抗効果を持つ磁気素子を用いたメモリ装置である。この磁気ランダムアクセスメモリは、高速動作、大容量、不揮発性を特徴とする次世代メモリ装置として注目されている。磁気抵抗効果とは、強磁性体に磁場を印加すると、強磁性体の磁化の向きに応じて電気抵抗が変化する現象である。このような強磁性体の磁化の向きを情報の記録に用い、これに対応する電気抵抗の大小で情報を読み出すことにより、メモリ装置(MRAM)として動作させることができる。
近年、2つの強磁性層の間に絶縁層(トンネルバリア層:以下バリア層と呼ぶ)を挿入したサンドイッチ構造を含む強磁性トンネル接合において、トンネル磁気抵抗(TMR:Tunnel Magneto-resistance)効果により20%以上の磁気抵抗比(MR比)が得られるようになった。これをきっかけとして、トンネル磁気抵抗効果を利用した強磁性トンネル接合(MTJ:Magnetic Tunnel Junction)素子を用いた磁気ランダムアクセスメモリが期待と注目を集めている。
磁気ランダムアクセスメモリにMTJ素子を用いる場合、バリア層を挟む二つの強磁性層のうち、一方に磁化の向きが変化しないように固定した磁化固着層を用いて磁化基準層とし、もう一方に磁化の向きが反転しやすいようにした磁化自由層を用いて記憶層とする。基準層と記憶層の磁化の向きが平行な状態と反平行な状態を二進数の“0”と“1”に対応づけることで、情報を記憶することができる。ここで、磁化が平行なときは反平行なときよりバリア層の抵抗が小さく、トンネル電流が大きい。記録情報の書き込みは、MTJ素子近傍に設けられた書き込み配線に電流を流して発生する誘導磁場により、記憶層の磁化の向きを反転させて行う。また、記録情報の読み出しは、TMR効果による抵抗変化分を検出することにより行う。従って、記憶層は、TMR効果による抵抗変化率(MR比)が大きい方が好ましい。
記憶層が磁化固着層の上方にある場合は、記憶層と上部配線層やエッチングマスクとの間に、キャップ層を形成することが多い。尚、エッチングマスクや上部配線層とキャップ層を兼用することもある。このキャップ層の主な役割は、熱工程による上部層からの元素の拡散や上部配線層の形成工程におけるプロセスダメージ等によって、記憶層の磁化の劣化を防止することである。さらに、キャップ層自体から記憶層への元素拡散防止による高耐熱化と、記憶層との相互作用によるMR比低下の防止とが必要である。しかし、これらを両立する方法は、これまで報告されていない。
以上のように、従来の磁気ランダムアクセスメモリに用いられているMTJ素子のキャップ層では、キャップ層から磁性層への元素拡散防止による高耐熱化と、記憶層の異常酸化によるMR比低下の防止とを両立が図られていなかった。
尚、この出願の発明に関連する先行技術文献情報としては、次のようなものがある。
特開2005−032780号公報 米国公開US2005/0008849号公報 特開2002−208119号公報 特開2002−050011号公報 特開2001−331908号公報 特開2004−172599号公報
本発明は、耐熱性の向上とMR比の向上とを両立することが可能な磁気抵抗効果素子及び磁気ランダムアクセスメモリを提供する。
本発明磁気抵抗効果素子は、第1の面と第2の面とを備える第1の磁性層と、第2の磁性層と、前記第1の磁性層の前記第1の面と前記第2の磁性層との間に設けられたトンネルバリア層と、前記第1の磁性層の前記第2の面と接し、磁性材と金属材との合金で形成され、非磁性材料からなるキャップ層とを備え、前記磁性材と前記金属材との合金は、NiFeZrである
本発明磁気ランダムアクセスメモリは、前記磁気抵抗効果素子と、前記磁気抵抗効果素子に対してデータの書き込み又は読み出しを行う手段とを備える。
本発明によれば、耐熱性の向上とMR比の向上とを両立することが可能な磁気抵抗効果素子及び磁気ランダムアクセスメモリを提供できる。
本発明者らは、磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)の記憶素子として用いるMTJ(Magnetic Tunnel Junction)素子において、耐熱性の向上とMR比の向上とを両立するにあたり、まず、次のような検討を行った。
図1(a)乃至(c)は、MTJ素子のバリア抵抗、バリア抵抗変化、磁気抵抗比(MR比)のバリア酸化時間依存性について、Ruキャップ層とTaキャップ層とで比較した図を示す。尚、Ruキャップ層とTaキャップ層は、MTJ素子のトンネルバリア層を挟む2つの強磁性層の一方に隣接して設けられている。
後述する図5から分かるように、Ruキャップ層の場合、350℃の熱処理後でも熱処理前の90%以上の磁化を保つのに対し、Taキャップ層の場合、熱処理後の磁化が80%以下に低下する。従って、Ruキャップ層を用いた場合は、Taキャップ層を用いた場合より、キャップ層から強磁性層への元素拡散が低いと言える。つまり、Ruキャップ層は、Taキャップ層より耐熱性が高い。
しかし、図1(a)乃至(c)を見ると、Ruキャップ層を用いた場合は、Taキャップ層を用いた場合より、MTJ素子のバリア抵抗が大きくなり、バリア抵抗変化や磁気抵抗比(MR比)の最大値が小さくなっている。
従って、元素拡散の防止のみを重視したRuキャップ層、MR比の低下防止のみを重視したTaキャップ層では、低拡散による高耐熱と高MR比とを両立することは困難である。
そこで、Ruキャップ層とTaキャップ層とでのMTJ特性が相違する原因として、キャップ層に隣接する強磁性層に対するキャップ層の標準電極電位の相違について考察する。
図2は、種々の金属元素の標準電極電位と反応式を示す。図3(a)及び(b)は、キャップ層によるバリア抵抗や磁気抵抗比の相違を説明するためのモデル図を示す。尚、図2において、標準電極電位が2つ示された金属元素(例えばTi,Fe等)の場合、上段に示された標準電極電位を用いる方が望ましい。
図2では、標準電極電位が(+)側になるほど、金属イオンが水溶液に溶け込むためのクーロン反発力が必要となり、イオンになり難くなることを示している。
例えば、Ruキャップ層とTaキャップ層に隣接する記憶層がNiFeからなる場合について考える。この場合、図2によると、キャップ層及び記憶層の材料の標準電極電位は、(−)側から順に、Ta(No.33),Fe(No.34),Ni(No.39),Ru(No.46)となっている。従って、この標準電極電位の順序から、Ta,NiFe,Ruの順にイオン化傾向が大きいと言える。さらに、このイオン化傾向の順序から、図3(a)及び(b)のように考えられる。
すなわち、図3(a)に示すように、Ruキャップ層では、NiFeがRuよりイオンになり易く、NiFeがδ+に帯電する。このため、TMR(Tunneling Magneto Resistive)の成膜後の着磁アニールの際、トンネルバリア層からの酸化種の再拡散によるNiFeの異常酸化(金属の価数が+になる)が促進され、バリア抵抗が異常増加する。また、ここでのNiFeの異常酸化はNiFe/トンネルバリア層の界面の急峻性の低下を伴い、バリア抵抗変化やMR比の最大値が低下する。
一方、図3(b)に示すように、Taキャップ層では、NiFeよりTaの方がイオンになり易く、NiFeがδ−に帯電する。このため、トンネルバリア層からの酸化種の再拡散によるNiFeの異常酸化が抑制され、バリア抵抗増加、バリア抵抗変化低下、MR比の最大値低下が防止される。
以上述べてきたように、キャップ層から強磁性層への元素拡散の防止を重視するRuキャップ層、又は記憶層の異常酸化防止によるMR比低下防止を重視するTaキャップ層では、低拡散高耐熱と高MR化とを両立することはできない。
尚、特許文献1及び特許文献2では、磁気抵抗効果素子の記憶層に隣接するキャップ層に、O(酸素原子)との結合エネルギーが高い元素を含む材料を使用し、記憶層の酸化を防止する方法が開示されている。しかし、Oとの結合エネルギーが高い元素と組み合わせる元素の種類や濃度が開示されていない。結合エネルギーが高くイオン化傾向が大きい元素を用いれば高MR比は実現するが、適切な元素の組を適切な濃度比で組合せなければ、低拡散高耐熱を期待することはできない。また、Oとの結合エネルギーは生成物である金属酸化物の反応後の状態を反映した物性値であり、反応前の金属元素の状態を反映したイオン化傾向(標準電極電位)に比べると、Oとの反応性を判断する指標として不適切である。
特許文献3では、GMR(Giant Magneto Resistive)ヘッドの被固定層のキャップ層に、Ta,W,Tiの少なくとも1種を用いることが開示されている。しかし、これらと組み合わせる元素の種類や濃度が開示されていない。適切な元素の組を適切な濃度比で組合せなければ、高MR化と低拡散高耐熱の両立は実現できない。
特許文献4では、磁気記録媒体の固定化層の上部層に、Au,Ag,Cu,Mo,W,Y,Ti,Pt,Zr,Hf,V,Nb,Ta及びRuからなる群から選択された2種以上の材料の混合物を用いることが開示されている。しかし、組み合わせる元素の種類や濃度が開示されていない。適切な元素の組を適切な濃度比で組合せなければ、高MR化と低拡散高耐熱の両立は実現できない。
特許文献5では、薄膜磁気ヘッドのスライダ切断しろにおいて、磁性金属膜(NiFe)とイオン化傾向の大きい薄膜(Cu,Al,Zn,Fe)とで局部電池を形成し、磁性金属腐食を防止することが開示されている。しかし、この薄膜では耐熱性が考慮されていないので、高MR化は実現するが、適切な元素の組を適切な濃度比で組合せなければ、低拡散高耐熱との両立は実現できない。
特許文献6では、磁気抵抗効果素子の非磁性導体/拡散防止構造体/磁性層の膜構成について、拡散防止構造体はAlOx,MgOx,SiOx,TiOx,CaOx,LiOx,HfOx,AlN,AlNO,SiN,SiNO,TiN,TiNO,BN,TaN,HfNO,ZrNのいずれかであり、非磁性導体はAl,Cu,Ta,Ru,Zr,Ti,Mo,Wのうち1種以上の元素を含むことが開示されている。しかし、非磁性導体が拡散し易い材料なら、拡散防止構造体があっても通過して磁性層への拡散が進行する。また、非磁性導体のイオン化傾向は、薄膜である拡散防止構造体を介して磁性層を帯電させ、磁性層の異常酸化の有無に影響を与える。従って、非磁性導体の元素を適切な組合せと濃度比にしなければ、高MR化と低拡散高耐熱の両立は実現できない。
以上の検討を踏まえ、以下に、図面を参照して本発明の実施の形態を説明する。
[1]磁気抵抗効果素子
本発明の第1乃至第3の実施形態では、磁気抵抗効果素子としてMTJ素子を用いた場合について説明する。
[1−1]第1の実施形態
図4は、本発明の第1の実施形態に係るMTJ素子の概略的な構成図を示す。以下に、第1の実施形態に係るMTJ素子の概略的な構成について説明する。
図4に示すように、第1の実施形態に係るMTJ素子100は、磁化が固定された磁化固着層(磁性層)111と、磁化が反転する記憶層(磁性層)113と、この磁化固着層111及び記憶層113に挟まれたトンネルバリア層(非磁性層)112と、記憶層113に接する合金キャップ層114とを有している。
ここで、合金キャップ層114は、第1の金属材M1と第2の金属材M2との合金からなる。そして、合金キャップ層114と隣接する記憶層113の標準電極電位Vに対して、第1の金属材M1の標準電極電位V1は低く(イオン化傾向が大きい)、第2の金属材M2の標準電極電位V2は高い(イオン化傾向が小さい)。
上記第1の実施形態では、合金キャップ層114の第1の金属材M1として、合金キャップ層114と隣接する記憶層113の標準電極電位Vより標準電極電位V1が低い(イオン化傾向が大きい)材料を用いることにより、記憶層113の異常酸化を防止してMR比の向上を図っている。一方、合金キャップ層114の第2の金属材M2として、合金キャップ層114と隣接する記憶層113の標準電極電位Vより標準電極電位V2が高い(イオン化傾向が小さい)材料を用いることにより、合金キャップ層114から記憶層113へ元素が拡散することを防止して耐熱性の向上を図っている。従って、第1の実施形態では、合金キャップ層114として、MR比の向上に寄与する第1の金属材M1と耐熱性の向上に寄与する第2の金属材M2との合金を用いることで、これらの両立を実現している。
このような合金キャップ層114の材料及び標準電極電位について、以下に詳細に説明する。
(a)合金キャップ層の材料
上述するように合金キャップ層114の材料としては、第1の金属材M1と第2の金属材M2とからなる合金が用いられる。以下に、耐熱性の向上とMR比の向上との両立を図る観点に基づいて、第1及び第2の金属材M1,M2からなる合金キャップ層114の具体的な合金材料及び混合比について説明する。
図5は、本発明の第1の実施形態に係る合金キャップ層としてRu−Ta、Ru−Cr合金キャップ層を用いた場合、熱処理による記憶層の磁化変化のRu−Ta、Ru−Cr組成依存性の関係図を示す。本図は、Ru−Ta、Ru−Cr合金キャップ層(膜厚3nm)/NiFe磁性層(膜厚4nm)/AlOx(膜厚1nm)/Ta(膜厚3nm)/基板からなるベタ膜試料を用い、試料振動型磁力計(VSM)により、350℃の熱処理による記憶層(NiFe磁性層)の磁化変化のRu−Ta、Ru−Cr組成依存性を調べた結果である。尚、図5の横軸は、左端に近づくほどRuの混合率が高まってRu純金属となり、右端に近づくほどTa,Crの混合率が高まってTa,Cr純金属となることを示している。
図5から分かるように、Ta,Cr純金属のキャップ層では、熱処理によりキャップ層材料(Ta,Cr)の記憶層への拡散が進行し、記憶層の磁化変化が低下する。しかし、イオン化傾向の高いTa,Crに対してイオン化傾向の低いRuの混合比を高めていくと、低拡散であるRuの効果でキャップ層材料の記憶層への拡散が抑制され、これにより、熱処理による磁化劣化が抑制されている。
Ru−Ta合金キャップ層ではTaの割合が概ね0.5以下、Ru−Cr合金キャップ層ではCrの割合が概ね0.3以下になると、熱処理による磁化劣化はRu純金属キャップ層と同程度まで抑制され、Ru純金属キャップ層と同等の耐熱性となる。
Ru−Ta合金キャップ層ではTaの割合が0.7のとき、及びRu−Cr合金キャップ層ではCrの割合が0.5のとき、Ta,Crの割合がより低い場合よりは磁化劣化が進行するが、Ta,Cr純金属キャップ層よりは磁化変化が小さく、Ta,Cr純金属キャップ層に比べると磁化劣化が改善されている。
尚、Ru−Cr合金キャップ層において、Crの割合が0.7のときは、Cr純金属キャップ層より磁化変化が大きく、磁化劣化が促進される。
図6は、本発明の第1の実施形態に係る合金キャップ層としてRu−Ta合金キャップ層を用いた場合、MTJ素子のバリア抵抗及び磁気抵抗比のRu−Ta組成依存性の関係図を示す。尚、図6の横軸は、左端に近づくほどRuの混合率が高まってRu純金属となり、右端に近づくほどTaの混合率が高まってTa純金属となることを示している。
図6から分かるように、Ruに対するTaの混合比の増加とともに、バリア抵抗は低下し、磁気抵抗比は増加する。これは、イオン化傾向の低いRuにイオン化傾向の高いTaを混入することにより、記憶層の異常酸化によるバリア抵抗の増加や磁気抵抗比の低下が抑制されるためと考えられる(図3(b)に示したモデル図参照)。
上記図5及び図6によれば、例えばRu−Ta合金キャップ層の場合、Ruに対するTaの割合が0を超え概ね0.5までの範囲で高耐熱と高MR化が両立されており、特に好ましいことが分かる。従って、高耐熱及び高MR化を実現するには、イオン化傾向が小さく反応性が低くて低拡散である金属(ここではRu)と、イオン化傾向が大きく記憶層の異常酸化を防止する金属(ここではTa)とが、適切な混合比で存在する合金キャップ層114が必要であると言える。つまり、イオン化傾向の大きな金属は磁性層の異常酸化の防止によるMR比向上の作用があり、イオン化傾向の小さな金属は一般に反応性が低いので磁性層への拡散防止の作用があると考えている。
具体的には、高耐熱及び高MR化を両立するための第1及び第2の金属材M1,M2からなる合金キャップ層114の材料及び混合比は、次の通りである。
合金キャップ層114の第1の金属材M1としては、イオン化傾向が大きく記憶層113の異常酸化を防止する金属、すなわち、例えば、Ti,V,Cr,Mn,Zn,Zr,Nb,Hf,Ta,Fe,Co(第1の元素グループ)のうち1元素以上を含むことが好ましい。
合金キャップ層114の第2の金属材M2としては、イオン化傾向が小さく反応性が低くて低拡散である金属、すなわち、例えば、Co,Ni,Cu,Mo,Ru,Rh,Pd,Ag,W,Re,Os,Ir,Pt,Au(第2の元素グループ)のうち1元素以上を含むことが好ましい。
合金キャップ層114の第1の金属材M1と第2の金属材M2の元素の混合比は、第1及び第2の元素グループの各元素による高MR化及び低拡散高耐熱作用を共存させるため、第1の元素グループの元素と第2の元素グループの元素との存在比が1:99から99:1までの間であることが好ましい。
尚、磁性元素のイオン化傾向はFe,Co,Niの順に大きいので、第1の元素グループのFeは磁性層の主成分がCo,Niの場合に適用し、第1の元素グループのCoは磁性層の主成分がNiの場合に適用する。一方、第2の元素グループのCoは磁性層の主成分がFeの場合に適用し、第2の元素グループのNiは磁性層の主成分がFe,Coの場合に適用する。また、第1の元素グループ及び第2の元素グループの各元素は、図2に示した中から適宜選択してもよい。
合金キャップ層114の第1及び第2の金属材M1,M2として、より好ましくは、第1の元素グループの中で比較的融点が高く記憶層113に拡散し難い元素と、第2の元素グループの中で反応性が特に低い貴金属系元素との組合せがよい。具体的には、合金キャップ層114としては、Ti−Cu,Ti−Ru,Ti−Rh,Ti−Pd,Ti−Ag,Ti−Ir,Ti−Pt,Ti−Au,Zr−Cu,Zr−Ru,Zr−Rh,Zr−Pd,Zr−Ag,Zr−Ir,Zr−Pt,Zr−Au,Nb−Cu,Nb−Ru,Nb−Rh,Nb−Pd,Nb−Ag,Nb−Ir,Nb−Pt,Nb−Au,Hf−Cu,Hf−Ru,Hf−Rh,Hf−Pd,Hf−Ag,Hf−Ir,Hf−Pt,又はHf−Auを含有することが望ましい。
合金キャップ層114は、記憶層113の磁化の保護が主目的であり、素子形成プロセスのダメージ等が記憶層113の磁化に影響を与えないよう、非磁性材料からなることが好ましい。
(b)合金キャップ層の標準電極電位
上述するように、合金キャップ層114を構成する各金属材M1,M2の標準電極電位V1,V2は、合金キャップ層114と隣接する記憶層113の標準電極電位Vに対して、V1<V,V2>Vの関係を満たすことが望ましいが、ここでは、合金キャップ層114の合金の標準電極電位Vaについて説明する。
尚、合金の標準電極電位Vaは、合金を構成する各金属の標準電極電位(図2参照)に基づき、構成材料の濃度に対応した標準電極電位の加重平均から算出する。例えば、RuTaからなる合金の標準電極電位Vaは、以下の式(1)のように求めることができる。合金の標準電極電位Vaは、このように見積ることが簡便で好ましい。
+0.455×8/(8+2)−0.6×2/(8+2)=+0.244(V)…(1)
図7は、本発明の第1の実施形態に係る合金キャップ層としてRu−Ta及びRu−Cr合金キャップ層を用いた場合、このRu−Ta及びRu−Cr合金キャップ層の標準電極電位(イオン化傾向)の金属組成依存性の関係図を示す。尚、図7の横軸は、左端に近づくほどRuの混合率が高まってRu純金属となり、右端に近づくほどTa,Crの混合率が高まってTa,Cr純金属となることを示している。
まず、図5と図7を対応させて、耐熱性改善のための合金キャップ層114の標準電極電位Vaを見積ると、図7に示すように、Ru−Ta,Ru−Cr合金キャップ層114の両方において、Ru−Ta,Ru−Cr合金キャップ層114の標準電極電位VaとNiFeからなる記憶層113の標準電極電位Vとの差が概ね−0.2V以上の範囲では、磁化劣化の改善効果がある。また、Crの割合が0.7のRu−Cr合金キャップ層114ではCr純金属キャップ層より磁化劣化が促進されてしまうが、この場合の合金キャップ層114の標準電極電位VaとNiFeからなる記憶層113の標準電極電位Vとの差は概ね−0.2Vである。従って、合金キャップ層114に隣接する記憶層113の標準電極電位Vと合金キャップ層114の合金の標準電極電位Vaとの差は、−0.2V以上であることが好ましい。
次に、図6と図7を対応させて、高MR比のための合金キャップ層114の標準電極電位Vaを見積ると、図7に示すように、MR比が低いRu純金属キャップ層とNiFeからなる記憶層113との標準電極電位Vの差は概ね+0.8Vであり、MR比向上のためには合金キャップ層114の標準電極電位Vaがこれ以下(イオン化傾向がこれ以上)であることが好ましい。従って、合金キャップ層114に隣接する記憶層113の標準電極電位Vと合金キャップ層114の合金の標準電極電位Vaとの差は、+0.8V以下であることが好ましい。
以上の2点を考慮し、高MR比と高耐熱を両立するには、合金キャップ層114に隣接する記憶層113の標準電極電位Vと合金キャップ層114の合金の標準電極電位Vaとの差は、−0.2V以上かつ+0.8V以下であることが好ましい。
図8乃至図15は、本発明の第1の実施形態に係る具体的な合金キャップ層の標準電極電位と金属組成比との関係図を示す。尚、ここでは、合金キャップ層114に隣接する記憶層113は、NiFe(標準電極電位:−0.295V),Ni(標準電極電位:−0.257V),Fe(標準電極電位:−0.447V)の3種類を用いる。
図8は、合金キャップ層114の第1の金属材M1として上記第1の元素グループからTi,Hf,Zr,Nbを選び、合金キャップ層114の第2の金属材M1として上記第2の元素グループからRuを選ぶことで、Ru−Ti,Ru−Hf,Ru−Zr,Ru−Nbからなる合金キャップ層114を用いた場合を示している。
図9は、合金キャップ層114の第1の金属材M1として上記第1の元素グループからTi,Hf,Zr,Nbを選び、合金キャップ層114の第2の金属材M1として上記第2の元素グループからCuを選ぶことで、Cu−Ti,Cu−Hf,Cu−Zr,Cu−Nbからなる合金キャップ層114を用いた場合を示している。
図10は、合金キャップ層114の第1の金属材M1として上記第1の元素グループからTi,Hf,Zr,Nbを選び、合金キャップ層114の第2の金属材M1として上記第2の元素グループからRhを選ぶことで、Rh−Ti,Rh−Hf,Rh−Zr,Rh−Nbからなる合金キャップ層114を用いた場合を示している。
図11は、合金キャップ層114の第1の金属材M1として上記第1の元素グループからTi,Hf,Zr,Nbを選び、合金キャップ層114の第2の金属材M1として上記第2の元素グループからAgを選ぶことで、Ag−Ti,Ag−Hf,Ag−Zr,Ag−Nbからなる合金キャップ層114を用いた場合を示している。
図12は、合金キャップ層114の第1の金属材M1として上記第1の元素グループからTi,Hf,Zr,Nbを選び、合金キャップ層114の第2の金属材M1として上記第2の元素グループからPdを選ぶことで、Pd−Ti,Pd−Hf,Pd−Zr,Pd−Nbからなる合金キャップ層114を用いた場合を示している。
図13は、合金キャップ層114の第1の金属材M1として上記第1の元素グループからTi,Hf,Zr,Nbを選び、合金キャップ層114の第2の金属材M1として上記第2の元素グループからIrを選ぶことで、Ir−Ti,Ir−Hf,Ir−Zr,Ir−Nbからなる合金キャップ層114を用いた場合を示している。
図14は、合金キャップ層114の第1の金属材M1として上記第1の元素グループからTi,Hf,Zr,Nbを選び、合金キャップ層114の第2の金属材M1として上記第2の元素グループからPtを選ぶことで、Pt−Ti,Pt−Hf,Pt−Zr,Pt−Nbからなる合金キャップ層114を用いた場合を示している。
図15は、合金キャップ層114の第1の金属材M1として上記第1の元素グループからTi,Hf,Zr,Nbを選び、合金キャップ層114の第2の金属材M1として上記第2の元素グループからAuを選ぶことで、Au−Ti,Au−Hf,Au−Zr,Au−Nbからなる合金キャップ層114を用いた場合を示している。
上記図8乃至図15では、高MR比と高耐熱とを両立するための好ましい合金キャップ層114の合金の標準電極電位Vaの範囲を示しているが、記憶層113の組成が変わりこの記憶層113の標準電極電位Vの加重平均が変化すると、それに応じて、好ましい合金キャップ層114の標準電極電位Vaの範囲も変化する。但し、合金キャップ層114に隣接する記憶層113にどのような材料を選択したとしても、この記憶層113の標準電極電位Vに対して合金キャップ層114の合金の標準電極電位Vaが−0.2V以上かつ+0.8V以下の範囲であれば、高MR比と高耐熱を両立することが可能であると考える。
(c)実施例
(実施例1)
図16は、本発明の実施例1に係るMTJ素子の断面図を示す。以下に、実施例1に係るMTJ素子の構造について説明する。
図16に示すように、実施例1に係るMTJ素子100は、Taからなる下部配線接続層121(膜厚5nm)、Ruからなるバッファ層122(膜厚1nm)、Pt−Mnからなる反強磁性層123(膜厚15nm)、Co−Feからなる磁化固着層111(膜厚5nm)、酸化アルミニウム(AlOx)からなるトンネルバリア層112(膜厚1nm)、Ni−Feからなる記憶層113(膜厚4nm)、Ru−Ta合金又はRu−Cr合金からなる合金キャップ層114(膜厚3nm)、及びTaからなるマスク層124(膜厚50nm)によって構成されている。ここで、マスク層124は、エッチングマスク、表面保護層、上部配線接続層等として機能する。
(実施例2)
図17は、本発明の実施例2に係るMTJ素子の断面図を示す。以下に、実施例2に係るMTJ素子の構造について説明する。
図17に示すように、実施例2に係るMTJ素子100は、磁化固着層111が強磁性層111a/非磁性層111b/強磁性層111cからなる、いわゆる積層フェリピン構造である。ここで、強磁性層111a,111cは反強磁性結合している。
具体的には、MTJ素子100は、Taからなる下部配線接続層121(膜厚5nm)、Pt−Mnからなる反強磁性層123(膜厚15nm)、Co−Feからなる磁性層111a(膜厚2nm)、Ru−Ta合金からなる非磁性層111b、Co−Feからなる磁性層111c(膜厚2nm)、酸化アルミニウム(AlOx)からなるトンネルバリア層112(膜厚1nm)、Ni−Feからなる記憶層113(膜厚4nm)、Ru−Ta合金又はRu−Cr合金からなる合金キャップ層114(膜厚3nm)、及びTaからなるマスク層124(膜厚50nm)によって構成されている。
尚、積層フェリピン構造の磁化固着層111における非磁性層111bとしては、通常はRu等のイオン化傾向の低い金属が用いられるが、実施例2では合金キャップ層114と同様に合金を用いる。このように、非磁性層111bにも積層フェリピンの耐熱性や磁気特性が劣化しない濃度比でイオン化傾向の高い金属を添加することにより、磁性層111cとトンネルバリア層112との界面の異常酸化が防止され、MR比が向上する。
(実施例3)
図18は、本発明の実施例3に係るMTJ素子の断面図を示す。以下に、実施例3に係るMTJ素子の構造について説明する。
図18に示すように、実施例3に係るMTJ素子100は、上記実施例1及び実施例2のようなトンネルバリア層112の下方に磁化固着層111が配置されたボトムピン構造でなく、トンネルバリア層112の上方に磁化固着層111が配置されたトップピン構造である。
具体的には、MTJ素子100は、Taからなる下部配線接続層121(膜厚5nm)、Ru−Ta合金又はRu−Cr合金からなる記憶層の下部層125(膜厚3nm)、Ni−Feからなる記憶層113(膜厚4nm)、酸化アルミニウム(AlOx)からなるトンネルバリア層112(膜厚1nm)、Co−Feからなる磁性層111c(膜厚2nm)、Ru−Ta合金からなる非磁性層111b、Co−Feからなる磁性層111a(膜厚2nm)、Pt−Mnからなる反強磁性層123(膜厚15nm)、及びTaからなるマスク層124(膜厚50nm)によって構成されている。
尚、記憶層の下部層125及び非磁性層111bに、上述する合金キャップ層114と同様の合金層を適用する。これにより、トンネルバリア層112と記憶層113との界面及びトンネルバリア層112と磁性層111cとの界面の異常酸化が防止されるとともに、記憶層の下部層125から記憶層113への元素の拡散及び非磁性層111bから磁性層111cへの元素の拡散が抑制され、MTJ素子100のMR比向上と高耐熱化の両立が実現できる。
(実施例4)
図19A乃至図19Fは、本発明の実施例4に係るMTJ素子の記憶セル近傍部分の製造工程の断面図を示す。以下に、MTJ素子の記憶セル近傍部分の製造方法について説明する。尚、ここでは、図16及び図17に示すような合金キャップ層114より下の下層を簡略化してキャップ層の下部層202として示す。
まず、図19Aに示すように、基板(図示せず)上に下部配線層201が形成される。この下部配線層201の材料としては、例えば、Al、Al−Cu、Cu、Ta、W、Ag等である。次に、下部配線層201上に、例えば高真空スパッタリング法により、キャップ層の下部層202、Ru−Ta、Ru−Cr又はNi−Fe−Zrからなる合金キャップ層114、及びマスク層124が順次形成される。尚、高真空スパッタリング法の代わりに、蒸着法、化学的気相堆積(CVD)法、原子層堆積(ALD)法を用いてもよい。キャップ層の下部層202のバリア層の形成では、酸化・窒化される金属(Al等)を堆積後、酸素プラズマ、酸素ラジカル、オゾン、又は酸素ガス雰囲気で酸化したり、窒素プラズマ、窒素ラジカルで窒化したりしてもよい。
次に、図19Bに示すように、例えばイオンミリング法により、キャップ層の下部層202、合金キャップ層114、マスク層124が選択的にエッチングされる。
次に、図19Cに示すように、例えばスパッタリング法や化学的気相堆積(CVD:Chemical Vapor Deposition)法により、次工程でMTJ素子100を保護するための絶縁膜203が形成される。この絶縁膜203の材料としては、例えばシリコン酸化膜(SiOx)やシリコン窒化膜(SiNx)等を用いる。
次に、例えば反応性イオンエッチング(RIE:Reactive Ion Etching)法により、下部配線層201が選択的にエッチングされる。ここで、下部配線層201の加工された部分は、例えば図19Cの紙面の手前と奥側に存在するが、図示していない。この際、MTJ素子100は、図19Cに示した絶縁膜203によって保護されている。
次に、図19Dに示すように、例えばスパッタリング法や化学的気相堆積法により、絶縁膜203上に絶縁膜204が形成される。この絶縁膜204の材料としては、例えばシリコン酸化膜(SiOx)やシリコン窒化膜(SiNx)等を用いる。次に、絶縁膜204が選択的にエッチングされ、マスク層124及び下部配線層201と電気的に接続するためのコンタクト孔205が形成される。尚、下部配線層201とのコンタクト孔は、例えば図19Dの左右の外側に形成されるが、図示していない。
次に、図19Eに示すように、絶縁膜204上及びコンタクト孔205内に上部配線層206が形成される。この上部配線層206の材料としては、例えば、Al、Al−Cu、Cu、Ta、W、Ag等である。
最後に、図19Fに示すように、例えば反応性イオンエッチング法により、上部配線層206が選択的にエッチングされる。このようにして、記憶セルの近傍部分の作成が終了する。
以上のように、上記第1の実施形態によれば、MTJ素子100の記憶層113に隣接して、標準電極電位V1が記憶層113の標準電極電位Vより小さい(イオン化傾向が大きい)金属材M1と標準電極電位V2が記憶層113の標準電極電位Vより大きい(イオン化傾向が小さい)金属材M2との合金キャップ層114を設けている。この合金キャップ層114を用いることにより、イオン化傾向の大きい金属材M1の作用により記憶層113がδ−に帯電し、TMR成膜後の着磁アニール時の酸化種の再拡散による記憶層113の異常酸化が抑制され、磁気抵抗比が向上する。一方、反応性が低いイオン化傾向が小さい金属材M2の効果により、合金キャップ層114から記憶層113への元素の拡散が抑制され、MTJ特性が高耐熱となる。以上の2つの効果を合金キャップ層114で同時に利用することにより、高耐熱及び高MR比の両立を図ることができる。
尚、上記第1の実施形態において、MTJ素子100の各層の膜厚は、数Å〜数10nmの範囲で適宜調整してもよい。MTJ素子100の各層の材質は、上記と異なるものを用いてもよい。また、上下逆の構成とすることも可能である。トンネルバリア層112としては、MgO,AlN,AlON,AlHfOx,AlZrOx,AlFOxを用いてもよい。トンネルバリア層112を複数有する強磁性二重トンネル接合構造としてもよい。記憶層113は、単層に限定されず、強磁性層/非磁性層/強磁性層からなる積層構造でもよい。
[1−2]第2の実施形態
第2の実施形態は、上記第1の実施形態と合金キャップ層の材料が異なり、合金キャップ層として磁性材を利用するものである。
図20は、本発明の第2の実施形態に係るMTJ素子の概略的な構成図を示す。以下に、第2の実施形態に係るMTJ素子の概略的な構成について説明する。
図20に示すように、第2の実施形態に係るMTJ素子100は、第1の実施形態と同様、磁化が固定された磁化固着層(磁性層)111と、磁化が反転する記憶層(磁性層)113と、この磁化固着層111及び記憶層113に挟まれたトンネルバリア層(非磁性層)112と、記憶層113に接する合金キャップ層114とを有している。
ここで、合金キャップ層114は、金属材M3と磁性材M4との合金からなる。そして、合金キャップ層114と隣接する記憶層113の標準電極電位Vに対して、金属材M3の標準電極電位V3は低い(イオン化傾向が大きい)。
図21は、本発明の第2の実施形態に係る合金キャップ層としてNi−Fe−Zr合金キャップ層を用いた場合、MTJ素子のバリア抵抗及び磁気抵抗比のNiFe−Zr組成依存性の関係図を示す。尚、図21の横軸は、左端に近づくほどNiFeの混合率が高まってNiFeのみの合金となり、右端に近づくほどZrの混合率が高まってZr純金属となることを示している。
Ni−Fe−Zrからなる合金キャップ層114は、金属材M3としてZrを用い、磁性材M4としてNi−Feを用いている。ここで、Zrは記憶層113を構成するNi,Feより標準電極電位V3が小さくイオン化傾向が大きいので、合金キャップ層114中のZr濃度が高いと、記憶層113の異常酸化が防止され(図3(b)のモデル図参照)、バリア抵抗が低下し磁気抵抗比が増加する。この場合、記憶層113のNi,Feよりイオン化傾向が小さい金属が合金キャップ層114内に存在しないので、イオン化傾向が大きい金属材M3が熱処理により合金キャップ層114から記憶層113に拡散する可能性がある。しかし、合金キャップ層114から磁性材M4も同時に拡散するので、記憶層113の磁化の変化が最小限に抑制され、高耐熱及び高MR比のMTJ素子100が実現されると考える。
磁性材M4とイオン化傾向が記憶層113より大きい金属材M3とからなる合金キャップ層114の材料は、次の通りである。
合金キャップ層114の磁性材M4としては、Co,Fe,Ni(第3の元素グループ)のうち1元素以上を含むことが好ましい。
合金キャップ層114のイオン化傾向が大きい(標準電極電位が負)金属材M3としては、Ti,V,Cr,Mn,Zn,Zr,Nb,Hf,Ta(第4の元素グループ)のうち1元素以上を含むことが好ましい。
ここで、第3の元素グループの元素に対する第4の元素グループの元素の存在比は、両者のグループの効果を並存させるため、1〜99%の範囲であることが好ましい。
合金キャップ層114の磁性材M4及び金属材M3として、好ましくは、第4の元素グループの中で比較的融点が高く記憶層113に拡散し難い元素を用いる。具体的には、Co−Ti,Co−Zr,Co−Nb,Co−Hf,Fe−Ti,Fe−Zr,Fe−Nb,Fe−Hf,Ni−Ti,Ni−Zr,Ni−Nb,又はNi−Hfを含有することが望ましい。尚、第4の元素グループの各元素は、図2に示した中から適宜選択してもよい。
合金キャップ層114として、より好ましくは、記憶層113を構成する主成分と同じ磁性金属M4と、この磁性金属M4より標準電極電位が負側で、この磁性金属M4に対する固溶限界が5%以下である金属材M3との合金を用いる。ここで、金属材M3の金属が5%を超える濃度の場合、高熱工程において金属が記憶層113に溶出するが、記憶層113の主成分と同じ磁性金属M4も同時に溶出するので、記憶層113の磁化の変化がさらに抑制される。
具体的には、合金キャップ層114は、記憶層113を構成する磁性元素Co,Fe,Niのうち含有量が1,2番目に多い2元素と、Zr,Nb,Hf,Tiの少なくとも1元素とを少なくとも含有するとよい。
例えば、記憶層113の含有量が1,2番目に多い元素がCo,Feのとき、合金キャップ層114は、Co−Fe−Zr,Co−Fe−Nb,Co−Fe−Hf,又はCo−Fe−Tiを含有するとよい。記憶層113の含有量が1,2番目に多い元素がCo,Niのとき、合金キャップ層114は、Co−Ni−Zr,Co−Ni−Nb,Co−Ni−Hf,又はCo−Ni−Tiを含有するとよい。記憶層113の含有量が1,2番目に多い元素がFe,Niのとき、合金キャップ層114は、Ni−Fe−Zr,Ni−Fe−Nb,Ni−Fe−Hf,又はNi−Fe−Tiを含有するとよい。
以上のように、上記第2の実施形態によれば、MTJ素子100の記憶層113に隣接して、磁性材M4と標準電極電位V3が記憶層113の標準電極電位Vより小さい(イオン化傾向が大きい)金属材M3との合金キャップ層114を設けている。この合金キャップ層114を用いることにより、イオン化傾向の大きい金属M3の作用により記憶層113がδ−に帯電し、TMR成膜後の着磁アニール時の酸化種の再拡散による記憶層113の異常酸化が抑制され、磁気抵抗比が向上する。一方、イオン化傾向の大きな金属材M3とともに磁性材M4が記憶層113に拡散するので記憶層113の磁化の低下が抑制され、MTJ特性が高耐熱となる。以上の2つの効果を合金キャップ層114で同時に利用することにより、高耐熱及び高MR比の両立を図ることができる。
尚、第2の実施形態において、磁性材M4と金属材M3とからなる合金キャップ層114の合金の標準電極電位Vbも、高耐熱及び高MR比の両立を図るために、上記第1の実施形態と同様、隣接する記録層113の標準電極電位Vに対して−0.2V以上かつ+0.8V以下であることが望ましい。
[1−3]第3の実施形態
第3の実施形態では、上記第1及び第2の実施形態において、合金キャップ層とこの合金キャップ層に隣接する磁性層との間に拡散防止層を設けたものである。
図22は、本発明の第3の実施形態に係るMTJ素子の概略的な構成図を示す。以下に、第3の実施形態に係るMTJ素子の概略的な構成について説明する。
図22に示すように、第3の実施形態に係るMTJ素子100は、合金キャップ層114から記憶層113への拡散防止機能を高めるため、合金キャップ層114と記憶層113との間に拡散防止層115を設けている。
この拡散防止層115は、金属酸化物、金属窒化物、又は金属酸窒化物からなる。具体的には、拡散防止層115は、例えば、Al,Mg,Cr,V,B,W,Ti,Zr,Hf,Ta(第5の元素グループ)のうち1元素以上を含有する元素の酸化物、窒化物、又は酸窒化物である。好ましくは、比較的安定な酸化物又は窒化物であり、例えば、AlOx,MgO,CrOx,VOx,BN,WN,TiN,ZrOx,ZrN,HfOx,HfN,TaOx,TaNで特に効果がある。
尚、拡散防止層115は、絶縁性でも導電性でもよい。但し、拡散防止層115が絶縁性の場合は、合金キャップ層114と記憶層113間で電荷のやりとりを行い、記憶層113をδ−に帯電させて異常酸化を防止する効果を保つため、絶縁性の拡散防止層115の厚さは概ね2nm以下と薄くするのが好ましい。また、拡散防止層115は非磁性であることが望ましい。
以上のように、上記第3の実施形態によれば、上記第1及び第2の実施形態と同様の効果を得ることができる。さらに、合金キャップ層114と記憶層113との間に拡散防止層115を設けることで、合金キャップ層114から記憶層113への拡散防止機能をさらに高めることができる。
[2]磁気ランダムアクセスメモリ
次に、本発明の一実施形態に係る磁気ランダムアクセスメモリについて説明する。この磁気ランダムアクセスメモリでは、上述した合金キャップ層114を有するMTJ素子100をメモリセルの記憶素子として用いる。尚、ここでは、磁気ランダムアクセスメモリのメモリセル構造の一例である、[2−1]選択トランジスタ型、[2−2]選択ダイオード型、[2−3]クロスポイント型、[2−4]トグル(Toggle)型のセルについて説明する。
[2−1]選択トランジスタ型
図23(a)及び(b)は、本発明の一実施形態に係る磁気ランダムアクセスメモリの選択トランジスタ型のメモリセルを示す。以下に、選択トランジスタ型におけるセル構造について説明する。
図23(a)及び(b)に示すように、選択トランジスタ型の1セルMCは、1つのMTJ素子100と、このMTJ素子100素子につながるトランジスタ(例えばMOSトランジスタ)Trと、ビット線(BL)28と、書き込みワード線(WWL)26とを含んで構成されている。そして、このメモリセルMCをアレイ状に複数個配置することで、メモリセルアレイMCAを構成する。
具体的には、MTJ素子100の一端は、ベース金属層27、コンタクト24a,24b,24c及び配線25a,25bを介して、トランジスタTrの電流経路の一端(ドレイン拡散層)23aに接続されている。一方、MTJ素子100の他端は、ビット線28に接続されている。MTJ素子100の下方には、MTJ素子100と電気的に分離された書き込みワード線26が設けられている。トランジスタTrの電流経路の他端(ソース拡散層)23bは、コンタクト24d及び配線25cを介して、例えばグランドに接続されている。トランジスタTrのゲート電極22は、読み出しワード線(RWL)として機能する。
尚、ベース金属層27側のMTJ素子100の一端は、例えば磁化固着層111であり、ビット線28側のMTJ素子100の他端は、例えば合金キャップ層114であるが、その逆の配置でも勿論よい。また、MTJ素子100は、磁化容易軸方向を書き込み配線の延在方向に対して種々の向きに配置することが可能であり、例えば、ビット線28の延在方向に磁化容易軸方向を向けて配置することも可能であるし、書き込みワード線26の延在方向に磁化容易軸方向を向けて配置することも可能である。
上記のような選択トランジスタ型のメモリセルにおいて、データの書き込み/読み出しは、以下のように行われる。
まず、書き込み動作は、次のように行われる。複数のMTJ素子100のうち選択されたMTJ素子100に対応するビット線28及び書き込みワード線26が選択される。この選択されたビット線28及び書き込みワード線26に書き込み電流Iw1,Iw2をそれぞれ流すと、これら書き込み電流Iw1,Iw2による合成磁界HがMTJ素子100に印加される。これにより、MTJ素子100の記憶層113の磁化を反転させ、磁化固着層111及び記憶層113の磁化方向が平行となる状態又は反平行となる状態をつくる。ここで、例えば、平行状態を“1”状態、反平行状態を“0”状態と規定することで、2値のデータの書き込みが実現する。
次に、読み出し動作は、読み出し用スイッチング素子として機能するトランジスタTrを利用して、次のように行われる。選択されたMTJ素子100に対応するビット線28及び読み出しワード線(RWL)を選択し、MTJ素子100のトンネルバリア層112をトンネルする読み出し電流Irを流す。ここで、接合抵抗値は磁化固着層111及び記憶層113の磁化の相対角の余弦に比例して変化し、MTJ素子100の磁化が平行状態(例えば“1”状態)の場合は低抵抗となり、反平行状態(例えば“0”状態)の場合は高抵抗となる、トンネル磁気抵抗(TMR)効果が得られる。このため、この抵抗値の違いを読み取ることで、MTJ素子100の“1”、“0”状態を判別する。
[2−2]選択ダイオード型
図24(a)及び(b)は、本発明の一実施形態に係る磁気ランダムアクセスメモリの選択ダイオード型のメモリセルを示す。以下に、選択ダイオード型におけるセル構造について説明する。
図24(a)及び(b)に示すように、選択ダイオード型の1セルMCは、1つのMTJ素子100と、このMTJ素子100素子につながるダイオードDと、ビット線(BL)28と、ワード線(WL)26とを含んで構成されている。そして、このメモリセルMCをアレイ状に複数個配置することで、メモリセルアレイMCAを構成する。
ここで、ダイオードDは、例えばPN接合ダイオードであり、P型半導体層とN型半導体層とで構成されている。このダイオードDの一端(例えばP型半導体層)は、MTJ素子100に接続されている。一方、ダイオードDの他端(例えばN型半導体層)は、ワード線26に接続されている。そして、図示する構造では、ビット線28からワード線26へ電流が流れるようになっている。
尚、ダイオードDの配置箇所や向きは、種々に変更することが可能である。例えば、ダイオードDは、ワード線26からビット線28へ電流が流れる向きに配置してもよい。また、ダイオードDは、半導体基板21内に形成することも可能である。また、ダイオードDは、MTJ素子100と同じ形状(例えばいわゆる十字型等)にすることも可能である。
上記のような選択ダイオード型のメモリセルにおいて、データの書き込み動作は、上記選択トランジスタ型と同様で、ビット線28及びワード線26に書き込み電流Iw1,Iw2を流して、MTJ素子100の磁化を平行又は反平行状態にする。
一方、データの読み出し動作も、上記選択トランジスタ型とほぼ同じであるが、選択ダイオード型の場合、ダイオードDを読み出し用スイッチング素子として利用する。すなわち、ダイオードDの整流性を利用し、非選択のMTJ素子100素子は逆バイアスとなるようにビット線28及びワード線26のバイアスを制御し、選択したMTJ素子100にのみ読み出し電流Irが流れるようにする。
[2−3]クロスポイント型
図25(a)及び(b)は、本発明の一実施形態に係る磁気ランダムアクセスメモリのクロスポイント型のメモリセルを示す。以下に、クロスポイント型におけるセル構造について説明する。
図25(a)及び(b)に示すように、クロスポイント型の1セルMCは、1つのMTJ素子100と、ビット線28と、ワード線26とを含んで構成されている。そして、このメモリセルMCをアレイ状に複数個配置することで、メモリセルアレイMCAを構成する。
具体的には、MTJ素子100は、ビット線28及びワード線26の交点付近に配置され、MTJ素子100の一端はワード線26に接続され、MTJ素子100の他端はビット線28に接続されている。
上記のようなクロスポイント型のメモリセルにおいて、データの書き込み動作は、上記選択トランジスタ型と同様で、ビット線28及びワード線26に書き込み電流Iw1,Iw2を流して、MTJ素子100の磁化を平行又は反平行状態にする。一方、データの読み出し動作は、選択されたMTJ素子100に接続するビット線28及びワード線26に読み出し電流Irを流すことで、MTJ素子100のデータを読み出す。
[2−4]トグル型
図26は、本発明の一実施形態に係る磁気ランダムアクセスメモリのトグル型のメモリセルの平面図を示す。以下に、トグル型におけるセル構造について説明する。
図26に示すように、トグル型のセルでは、MTJ素子100の磁化容易軸が、ビット線28の延在方向(X方向)又はワード線26の延在方向(Y方向)に対して傾くように、換言すると、ビット線28に流す書き込み電流Iw1の方向又はワード線26に流す書き込み電流Iw2の方向に対して傾くように、MTJ素子100を配置する。ここで、MTJ素子100の傾きは、例えば30度乃至60度程度であり、45度程度が望ましい。尚、トグル型において、MTJ素子100の記憶層113は、強磁性層/非磁性層/強磁性層からなる反強磁性結合構造であることが望ましい。
上記のようなトグル型のメモリセルにおいて、データの書き込み/読み出しは、以下のように行われる。
まず、書き込み動作は、次のように行われる。トグル書き込みでは、選択セルに任意のデータを書き込む前にその選択セルのデータを読み出す。従って、選択セルのデータを読み出した結果、任意のデータが既に書き込まれていた場合は書き込みを行わず、任意のデータと異なるデータが書き込まれていた場合はデータを書き換えるために書き込みが行われる。
上記のような確認サイクルの後、選択セルにデータを書き込む必要がある場合は、2本の書き込み配線(ビット線28,ワード線26)を順にONし、先にONした書き込み配線を先にOFFしてから、後にONした書き込み配線をOFFする。例えば、ワード線26をONして書き込み電流Iw2を流す→ビット線28をONして書き込み電流Iw1を流す→ワード線26をOFFして書き込み電流Iw2を流すのをやめる→ビット線28をOFFして書き込み電流Iw1を流すのをやめるという4サイクルの手順となる。
一方、データの読み出し動作は、選択されたMTJ素子100に接続するビット線28及びワード線26に読み出し電流Irを流すことで、MTJ素子100のデータを読み出せばよい。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
MTJ素子のバリア抵抗、バリア抵抗変化、磁気抵抗比(MR比)のバリア酸化時間依存性について、Ruキャップ層とTaキャップ層とで比較した図。 種々の金属元素の種々の金属元素の標準電極電位と反応式を示す図。 図3(a)及び(b)は、キャップ層によるバリア抵抗や磁気抵抗比の相違を説明するためのモデル図。 本発明の第1の実施形態に係るMTJ素子を示す概略的な構成図。 本発明の第1の実施形態に係る合金キャップ層としてRu−Ta、Ru−Cr合金キャップ層を用いた場合、熱処理による記憶層の磁化変化のRu−Ta、Ru−Cr組成依存性の関係図。 本発明の第1の実施形態に係る合金キャップ層としてRu−Ta合金キャップ層を用いた場合、MTJ素子のバリア抵抗及び磁気抵抗比のRu−Ta組成依存性の関係図。 本発明の第1の実施形態に係る合金キャップ層としてRu−Ta及びRu−Cr合金キャップ層を用いた場合、このRu−Ta及びRu−Cr合金キャップ層の標準電極電位(イオン化傾向)の金属組成依存性の関係図。 本発明の第1の実施形態に係るRu−Ti,Ru−Hf,Ru−Zr,Ru−Nbからなる合金キャップ層の標準電極電位と金属組成比との関係図。 本発明の第1の実施形態に係るCu−Ti,Cu−Hf,Cu−Zr,Cu−Nbからなる合金キャップ層の標準電極電位と金属組成比との関係図。 本発明の第1の実施形態に係るRh−Ti,Rh−Hf,Rh−Zr,Rh−Nbからなる合金キャップ層の標準電極電位と金属組成比との関係図。 本発明の第1の実施形態に係るAg−Ti,Ag−Hf,Ag−Zr,Ag−Nbからなる合金キャップ層の標準電極電位と金属組成比との関係図。 本発明の第1の実施形態に係るPd−Ti,Pd−Hf,Pd−Zr,Pd−Nbからなる合金キャップ層の標準電極電位と金属組成比との関係図。 本発明の第1の実施形態に係るIr−Ti,Ir−Hf,Ir−Zr,Ir−Nbからなる合金キャップ層の標準電極電位と金属組成比との関係図。 本発明の第1の実施形態に係るPt−Ti,Pt−Hf,Pt−Zr,Pt−Nbからなる合金キャップ層の標準電極電位と金属組成比との関係図。 本発明の第1の実施形態に係るAu−Ti,Au−Hf,Au−Zr,Au−Nbからなる合金キャップ層の標準電極電位と金属組成比との関係図。 本発明の実施例1に係るMTJ素子を示す断面図。 本発明の実施例2に係るMTJ素子を示す断面図。 本発明の実施例3に係るMTJ素子を示す断面図。 本発明の実施例4に係るMTJ素子の記憶セル近傍部分の製造工程の断面図。 図19Aに続く、本発明の実施例4に係るMTJ素子の記憶セル近傍部分の製造工程の断面図。 図19Bに続く、本発明の実施例4に係るMTJ素子の記憶セル近傍部分の製造工程の断面図。 図19Cに続く、本発明の実施例4に係るMTJ素子の記憶セル近傍部分の製造工程の断面図。 図19Dに続く、本発明の実施例4に係るMTJ素子の記憶セル近傍部分の製造工程の断面図。 図19Eに続く、本発明の実施例4に係るMTJ素子の記憶セル近傍部分の製造工程の断面図。 本発明の第2の実施形態に係るMTJ素子を示す概略的な構成図。 本発明の第2の実施形態に係る合金キャップ層としてNi−Fe−Zr合金キャップ層を用いた場合、MTJ素子のバリア抵抗及び磁気抵抗比のNiFe−Zr組成依存性の関係図。 本発明の第3の実施形態に係るMTJ素子を示す概略的な構成図。 図23(a)及び(b)は、本発明の一実施形態に係る磁気ランダムアクセスメモリの選択トランジスタ型のメモリセルを示す図であり、図23(a)はメモリセルアレイを示す回路図、図23(b)は1セルを示す断面図。 図24(a)及び(b)は、本発明の一実施形態に係る磁気ランダムアクセスメモリの選択ダイオード型のメモリセルを示す図であり、図24(a)はメモリセルアレイを示す回路図、図24(b)は1セルを示す断面図。 図25(a)及び(b)は、本発明の一実施形態に係る磁気ランダムアクセスメモリのクロスポイント型のメモリセルを示す図であり、図25(a)はメモリセルアレイを示す回路図、図25(b)は1セルを示す断面図。 本発明の一実施形態に係る磁気ランダムアクセスメモリのトグル型のメモリセルを示す平面図。
符号の説明
21…半導体基板、22…ゲート電極、23a…ドレイン拡散層、23b…ソース拡散層、24a,24b,24c,24d…コンタクト、25a,25b,25c…配線、26…ワード線、27…ベース金属層、28…ビット線、100…MTJ素子、111…磁化固着層、111a,111c…磁性層、111b…非磁性層、112…トンネルバリア層、113…記憶層、114…合金キャップ層、121…下部配線接続層、122…バッファ層、123…反強磁性層、124…マスク層、125…記憶層の下部層、201…下部配線層、202…キャップ層の下部層、203,204…絶縁膜、205…コンタクト孔、206…上部配線層、MC…メモリセル、MCA…メモリセルアレイ、Tr…トランジスタ、D…ダイオード。

Claims (4)

  1. 第1の面と第2の面とを備える第1の磁性層と、
    第2の磁性層と、
    前記第1の磁性層の前記第1の面と前記第2の磁性層との間に設けられたトンネルバリア層と、
    前記第1の磁性層の前記第2の面と接し、磁性材と金属材との合金で形成され、非磁性材料からなるキャップ層とを具備し、
    前記磁性材と前記金属材との合金は、NiFeZrである
    ことを特徴とする磁気抵抗効果素子。
  2. 前記キャップ層と前記第1の磁性層との間に設けられ、金属酸化物、金属窒化物及び金属酸窒化物のいずれかからなり、2nm以下の厚さを有する拡散防止層をさらに具備することを特徴とする請求項1に記載の磁気抵抗効果素子。
  3. 前記拡散防止層は、Al,Mg,B,Ti,Zr,Hf,Taのうち1元素以上を含有する元素の酸化物、窒化物又は酸窒化物であることを特徴とする請求項2に記載の磁気抵抗効果素子。
  4. 請求項1乃至3のいずれか1項に記載の磁気抵抗効果素子と、前記磁気抵抗効果素子に対してデータの書き込み又は読み出しを行う手段とを具備することを特徴とする磁気ランダムアクセスメモリ。
JP2005183718A 2005-06-23 2005-06-23 磁気抵抗効果素子及び磁気ランダムアクセスメモリ Expired - Fee Related JP4533807B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005183718A JP4533807B2 (ja) 2005-06-23 2005-06-23 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US11/384,566 US20070014149A1 (en) 2005-06-23 2006-03-21 Magnetoresistive element
US12/470,786 US7898846B2 (en) 2005-06-23 2009-05-22 Magnetoresistive element
US13/013,141 US8143684B2 (en) 2005-06-23 2011-01-25 Magnetoresistive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005183718A JP4533807B2 (ja) 2005-06-23 2005-06-23 磁気抵抗効果素子及び磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JP2007005555A JP2007005555A (ja) 2007-01-11
JP4533807B2 true JP4533807B2 (ja) 2010-09-01

Family

ID=37661501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005183718A Expired - Fee Related JP4533807B2 (ja) 2005-06-23 2005-06-23 磁気抵抗効果素子及び磁気ランダムアクセスメモリ

Country Status (2)

Country Link
US (3) US20070014149A1 (ja)
JP (1) JP4533807B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528457B2 (en) * 2006-04-14 2009-05-05 Magic Technologies, Inc. Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
US7595520B2 (en) * 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
JP4496189B2 (ja) 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
US7672093B2 (en) 2006-10-17 2010-03-02 Magic Technologies, Inc. Hafnium doped cap and free layer for MRAM device
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
US7663131B2 (en) * 2007-03-08 2010-02-16 Magic Technologies, Inc. SyAF structure to fabricate Mbit MTJ MRAM
JP2008252008A (ja) 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子、およびその製造方法
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
WO2009004714A1 (ja) * 2007-07-03 2009-01-08 Fujitsu Limited 磁気抵抗効果素子および磁気ヘッドの製造方法
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US8094485B2 (en) * 2008-05-22 2012-01-10 Panasonic Corporation Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect
JP2009295737A (ja) 2008-06-04 2009-12-17 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US7826256B2 (en) * 2008-09-29 2010-11-02 Seagate Technology Llc STRAM with compensation element
US8120126B2 (en) 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8243401B2 (en) * 2009-10-02 2012-08-14 Hitachi Global Storage Technologies Netherlands B.V. Tunneling magnetoresistance read sensor with dual sense layers
KR101042338B1 (ko) * 2009-10-08 2011-06-17 한국과학기술연구원 자기터널접합 디바이스 및 그 제조 방법
US8168449B2 (en) 2009-11-04 2012-05-01 International Business Machines Corporation Template-registered diblock copolymer mask for MRAM device formation
US8912012B2 (en) * 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
WO2011078018A1 (ja) * 2009-12-24 2011-06-30 日本電気株式会社 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
US20120326113A1 (en) * 2010-06-10 2012-12-27 Shinichi Yoneda Non-volatile memory element and non-volatile memory device equipped with same
WO2012001555A1 (en) * 2010-06-30 2012-01-05 International Business Machines Corporation Magnetic random access memory device and method for producing a magnetic random access memory device
JP2012182217A (ja) 2011-02-28 2012-09-20 Toshiba Corp 半導体記憶装置
JP2012204432A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US8946837B2 (en) 2011-07-04 2015-02-03 Kabushiki Kaisha Toshiba Semiconductor storage device with magnetoresistive element
JP5722140B2 (ja) * 2011-07-04 2015-05-20 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8503135B2 (en) 2011-09-21 2013-08-06 Seagate Technology Llc Magnetic sensor with enhanced magnetoresistance ratio
US8860159B2 (en) 2011-10-20 2014-10-14 The United States Of America As Represented By The Secretary Of The Army Spintronic electronic device and circuits
JP5777588B2 (ja) 2012-09-21 2015-09-09 株式会社東芝 磁気抵抗効果素子
US8995181B2 (en) 2013-03-21 2015-03-31 Daisuke Watanabe Magnetoresistive element
US9070869B2 (en) * 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask
KR102124361B1 (ko) 2013-11-18 2020-06-19 삼성전자주식회사 수직 자기터널접합을 포함하는 자기 기억 소자
US20160351799A1 (en) * 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
KR102511914B1 (ko) * 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10950660B2 (en) * 2016-09-29 2021-03-16 Intel Corporation Perpendicular STTM free layer including protective cap
CN108269915B (zh) * 2017-01-02 2023-09-22 Imec 非营利协会 一种形成磁阻器件的方法以及磁阻器件
JP2019054095A (ja) * 2017-09-14 2019-04-04 東芝メモリ株式会社 磁気抵抗素子
US11087811B1 (en) * 2020-05-28 2021-08-10 International Business Machines Corporation NVM synaptic element with gradual reset capability

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228003A (ja) * 1999-02-08 2000-08-15 Tdk Corp 磁気抵抗効果センサ及び該センサの製造方法
JP2003318462A (ja) * 2002-04-22 2003-11-07 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリ
JP2005072608A (ja) * 2004-09-21 2005-03-17 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261209A (ja) * 1997-01-16 1998-09-29 Tdk Corp 磁気抵抗効果センサ及び該センサを用いた磁気ヘッド
JP2001331908A (ja) 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 薄膜磁気ヘッドの製造方法
JP2002050011A (ja) 2000-08-03 2002-02-15 Nec Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気抵抗変換システム及び磁気記録システム
US6634087B2 (en) 2000-12-26 2003-10-21 Headway Technologies, Inc. Spin valve head having lead overlay
JP3931876B2 (ja) 2002-11-01 2007-06-20 日本電気株式会社 磁気抵抗デバイス及びその製造方法
JP2005032780A (ja) 2003-07-07 2005-02-03 Tdk Corp 磁気抵抗効果素子、これを用いた磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7333306B2 (en) * 2005-08-23 2008-02-19 Headway Technologies, Inc. Magnetoresistive spin valve sensor with tri-layer free layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228003A (ja) * 1999-02-08 2000-08-15 Tdk Corp 磁気抵抗効果センサ及び該センサの製造方法
JP2003318462A (ja) * 2002-04-22 2003-11-07 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリ
JP2005072608A (ja) * 2004-09-21 2005-03-17 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置

Also Published As

Publication number Publication date
US20070014149A1 (en) 2007-01-18
US8143684B2 (en) 2012-03-27
US20090225587A1 (en) 2009-09-10
US20110116305A1 (en) 2011-05-19
US7898846B2 (en) 2011-03-01
JP2007005555A (ja) 2007-01-11

Similar Documents

Publication Publication Date Title
JP4533807B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US20180145247A1 (en) Magnetic memory
US9608040B2 (en) Memory device and method of fabricating the same
JP5040105B2 (ja) 記憶素子、メモリ
US7649767B2 (en) Spin-injection magnetic random access memory
JP4373938B2 (ja) 磁気ランダムアクセスメモリ
KR20170037716A (ko) 자기 메모리 장치 및 그 제조 방법
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
US10396275B2 (en) Magnetic memory device
JP2013115400A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
JP2006165059A (ja) 記憶素子及びメモリ
JP2006278645A (ja) 磁気メモリ装置
US7366010B2 (en) Magnetic memory
JP2007281247A (ja) スピンメモリ
JP4729836B2 (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
JP2006179701A (ja) 磁気ランダムアクセスメモリ
EP1729339A2 (en) Magnetic memory and method of manufacturing same
JP2003282837A (ja) 磁気メモリ装置およびその製造方法
JP4569231B2 (ja) 磁気メモリ及びその製造方法
JP2006196683A (ja) 磁気抵抗効果素子及び磁気メモリ
KR102665796B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
JP2008047840A (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
JP2006156893A (ja) 磁気メモリ
JP2007123512A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R151 Written notification of patent or utility model registration

Ref document number: 4533807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees