JP4527004B2 - 薄膜トランジスタ搭載パネルの製造方法 - Google Patents

薄膜トランジスタ搭載パネルの製造方法 Download PDF

Info

Publication number
JP4527004B2
JP4527004B2 JP2005158676A JP2005158676A JP4527004B2 JP 4527004 B2 JP4527004 B2 JP 4527004B2 JP 2005158676 A JP2005158676 A JP 2005158676A JP 2005158676 A JP2005158676 A JP 2005158676A JP 4527004 B2 JP4527004 B2 JP 4527004B2
Authority
JP
Japan
Prior art keywords
thin film
plastic substrate
tft
film transistor
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005158676A
Other languages
English (en)
Other versions
JP2006339204A (ja
Inventor
未浩 中川
公二 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2005158676A priority Critical patent/JP4527004B2/ja
Publication of JP2006339204A publication Critical patent/JP2006339204A/ja
Application granted granted Critical
Publication of JP4527004B2 publication Critical patent/JP4527004B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、薄膜トランジスタ搭載パネルの製造方法に関し、更に詳しくは、プラスチック基板上に形成された薄膜トランジスタがそのプラスチック基板から剥離し難くするための薄膜トランジスタ搭載パネルの製造方法に関するものである。
アクティブマトリクス駆動型の表示装置において、ポリシリコン薄膜トランジスタ(以下、TFTという。)は、個々の画素に設けられるスイッチング素子や、ディスプレイ基板上の周辺回路を構成する回路素子等として利用されている。アクティブマトリクス駆動型の表示装置の一つである液晶ディスプレイパネルは、携帯電話やPDAなど、モバイルディスプレイ用途に使用されることが多く、さらなる軽量化や耐衝撃性を有するTFT搭載パネルが望まれている。近年、ガラス基板の代わりにプラスチック基板を用いたTFT搭載パネルが提案されている。
プラスチック基板を用いたTFT搭載パネルの作製方法としては、主に2種類の作製方法が知られている。一つは、ガラス基板上に従来の技術でTFTを作製し、その後、ガラス基板からTFTを剥離し、剥離したTFTをプラスチック基板に接着する方法である。他の一つは、プラスチック基板を用い、そのプラスチック基板上に直接TFTを作製する方法である(例えば特許文献1を参照)。
特開2000−68518号公報
前者の方法は、ガラス基板上にTFTを作製するという従来技術を使用できることから、高い性能を有するTFTを作製できるが、剥離や接着という複雑なプロセスが加わるので、製造コストの上昇が避けられないという難点がある。
後者の方法は、プラスチック基板を用いることから、ガラス基材を用いるよりも材料コストや工数を抑制できるが、プラスチック基板にガラス転移温度(基材によって異なるが、100〜250℃程度)以上の熱が加わると、プラスチック基板上に作製したTFTが剥離し易くなるという問題がある。例えば、プラスチック基板上に形成したアモルファスシリコンをレーザーアニールすることによってポリシリコン化する場合、アモルファスシリコンに瞬間的に1700℃程度の熱を加える必要がある。この時、プラスチック基板にガラス転移温度以上の熱が加わると、アモルファスシリコン薄膜がプラスチック基板から剥離してしまうという問題が生じる。
また、プラスチック基板上に作製したポリシリコン薄膜に不純物イオンを添加し、レーザーアニールすることによって熱活性化する場合、活性化に必要な加熱(400℃程度)を行なうとプラスチック基板にガラス転移温度以上の熱が加わることになり、プラスチック基板上に作製したポリシリコン薄膜がプラスチック基板から剥離してしまうという問題が生じる。
本発明は、上記課題を解決するためになされたものであって、その目的は、TFT製造工程中に加わるレーザーアニールの熱によっても、プラスチック基板上に形成された薄膜トランジスタが、そのプラスチック基板から剥離し難くさせる薄膜トランジスタ搭載パネの製造方法を提供することにある。
本発明者は上記問題を解決するための検討を行っている過程で、熱処理後のプラスチック基板上に作製したTFTは、レーザーアニールされてもプラスチック基板から剥離し難いことを見出し、その知見に基づいて本発明を完成させた。
すなわち、本発明の第1形態に係る薄膜トランジスタ搭載パネルの製造方法は、プラスチック基板を熱処理する工程と、前記熱処理されたプラスチック基板上にアモルファスシリコン薄膜を形成する工程と、前記アモルファスシリコン薄膜をレーザーアニールしてポリシリコン薄膜を形成する工程と、前記ポリシリコン薄膜の所定領域に不純物イオンを添加した後にレーザーアニールすることによって熱活性化して不純物拡散領域を形成する工程とを有する薄膜トランジスタ搭載パネルの製造方法であって、前記熱処理は、90℃以上200℃以下の範囲内で10分以上の条件で行われることを特徴とする。
この発明によれば、プラスチック基板を上記条件で熱処理する工程を有する方法で製造することにより、熱処理後のプラスチック基板上に作製したTFTは、レーザーアニールされてもプラスチック基板から剥離し難いという結果が得られた。熱処理の直接の作用は明らかではないが、おそらく、プラスチック基板に含まれるガス成分や水分が熱処理工程で除去されるために、その後にレーザーアニール時の熱が加わっても、プラスチック基板に含まれるガス成分や水分の影響に基づく剥離がTFTとの間で生じないためであろうと考えられる。その結果、製造工程中で発生する界面剥離を防ぐことができ、製造歩留まりを向上させることができる。
本発明の第2形態に係る薄膜トランジスタ搭載パネルの製造方法は、プラスチック基板を真空処理する工程と、前記真空処理されたプラスチック基板上にアモルファスシリコン薄膜を形成する工程と、前記アモルファスシリコン薄膜をレーザーアニールしてポリシリコン薄膜を形成する工程と、前記ポリシリコン薄膜の所定領域に不純物イオンを添加した後にレーザーアニールすることによって熱活性化して不純物拡散領域を形成する工程と、を有する薄膜トランジスタ搭載パネルの製造方法であって、前記真空処理は、1×10−3Pa以下1×10−5Pa以上の範囲内で60分以上の条件で行われることを特徴とする。
この発明も上記第1形態の場合と同様、プラスチック基板を上記条件で真空処理する工程を有する方法で製造することにより、真空処理後のプラスチック基板上に作製したTFTは、レーザーアニールされてもプラスチック基板から剥離し難いという結果が得られた。真空処理の直接の作用は明らかではないが、おそらく、プラスチック基板に含まれるガス成分や水分が真空処理工程で除去されるために、その後にレーザーアニール時の熱が加わっても、プラスチック基板に含まれるガス成分や水分の影響に基づく剥離がTFTとの間で生じないためであろうと考えられる。その結果、製造工程中で発生する界面剥離を防ぐことができ、製造歩留まりを向上させることができる。
上記本発明の第1形態及び第2形態に係る本発明の薄膜トランジスタ搭載パネルの製造方法において、前記プラスチック基板が、ポリエーテルサルホン(PES)又はポリエチレンナフタレート(PEN)であることを特徴とする。
この発明によれば、TFT搭載パネルを好ましく構成するプラスチック基板について、製造工程中での剥離の問題を解決することができる。
上記本発明の第1形態及び第2形態に係る本発明の薄膜トランジスタ搭載パネルの製造方法において、前記アモルファスシリコン薄膜が、スパッタリング法で成膜されることを特徴とする。
スパッタリング法で成膜されたアモルファスシリコン薄膜はガスを含有し易いので、プラスチック基板との密着性の確保が重要であるが、この発明によれば、熱処理又は真空処理によってプラスチック基板とTFTとの剥離の問題が改善されているので、スパッタリング法で成膜されたアモルファスシリコン薄膜であっても、プラスチック基板との密着性を確保することができる。
本発明の薄膜トランジスタ搭載パネルの製造方法によれば、熱処理又は真空処理後のプラスチック基板上に作製したTFTは、レーザーアニールされてもプラスチック基板から剥離し難いという結果が得られた。熱処理又は真空処理は、プラスチック基板に含まれるガス成分や水分を除去するように作用すると考えられるため、その後にレーザーアニール時の熱が加わっても、プラスチック基板に含まれるガス成分や水分の影響に基づく剥離がTFTとの間で生じないと考えられる。その結果、製造工程中で発生する界面剥離を防ぐことができ、製造歩留まりを向上させることができる。
そうして得られた薄膜トランジスタ搭載パネルは、フレキシブルなプラスチック基板上にTFTが密着性よく形成されているので、例えば有機EL素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
以下、本発明の薄膜トランジスタ搭載パネルの製造方法について詳細に説明する。図1は、本発明の製造方法で得られる薄膜トランジスタ搭載パネルのTFT素子部の一例を示す模式断面図であり、図2及び図3は、本発明の薄膜トランジスタ搭載パネルの製造方法を示す説明図である。なお、本発明は、図面の形態や以下の実施形態に限定されるものではない。
本発明の薄膜トランジスタ搭載パネルの製造方法は、プラスチック基板を熱処理又は真空処理する工程と、熱処理又は真空処理されたプラスチック基板上にアモルファスシリコン薄膜を形成する工程と、アモルファスシリコン薄膜をレーザーアニールしてポリシリコン薄膜を形成する工程と、ポリシリコン薄膜の所定領域に不純物イオンを添加した後にレーザーアニールすることによって熱活性化して不純物拡散領域を形成する工程とを有している。
本発明の製造方法で得られる薄膜トランジスタ搭載パネルは、プラスチック基板上にポリシリコン薄膜が形成されてなるものであって、例えば、アクティブマトリックス駆動型の表示装置を構成するディスプレイパネルとして利用可能なものである。より詳しくは、本発明の製造方法で得られる薄膜トランジスタ搭載パネルのTFT素子部10は、図1に示すように、プラスチック基板11と、プラスチック基板11上に形成されたポリシリコン半導体薄膜13(ソース側拡散膜13s、半導体チャネル膜13c及びドレイン側拡散膜13d)と、そのポリシリコン半導体薄膜13上に形成されたゲート絶縁膜14と、ゲート絶縁膜14上に、又はゲート絶縁膜のコンタクトホールを介して形成された電極15(ソース電極15s、ゲート電極15g及びドレイン電極15d)とを有している。
以下においては、図1に示すTFT素子部の構造形態を例にして、本発明に係る製造方法を図2及び図3に基づいて工程順に説明するが、本発明の薄膜トランジスタ搭載パネルの製造方法は、図示の構造形態に限定されず、少なくともプラスチック基板を熱処理又は真空処理する工程を有するものであればよい。
先ず、図2(A)に示すように、準備されたプラスチック基板11を熱処理又は真空処理する。プラスチック基板11は、薄膜トランジスタの回路基板をなすものであり、例えば、ポリエーテルサルホン(PES)、ポリエーテルナフタレート(PEN)、ポリアミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基材、又はそれらの複合基材を挙げることができる。これらのうち、ポリエーテルサルホン(PES)及びポリエチレンナフタレート(PEN)を好ましく挙げることができる。プラスチック基板11としては、厚さが5μm〜300μm程度の薄いフレキシブルなフィルム状のものも使用することができ、薄膜トランジスタが形成されたパネルをフレキシブルなものとすることができる。
熱処理は、90℃以上200℃以下の範囲内で10分以上の条件で行われる。プラスチック基板をこの条件下で熱処理することにより、その後のレーザーアニール時にプラスチック基板からTFTが剥離するのを防ぐことができる。なお、上記条件の範囲外では、プラスチック基板からTFTが剥離することがあった。この条件で剥離が防がれる理由は明らかではないが、おそらく、プラスチック基板に含まれるガス成分や水分が熱処理によって除去されるために、その後にレーザーアニール時の熱が加わっても、プラスチック基板に含まれるガス成分や水分の影響に基づく剥離がTFTとの間で生じないためであろうと考えられる。なお、熱処理時間は10分以上であれば効果はあまり変わらないので、その上限は特に限定されないが、強いて挙げるなら120分程度を挙げることができる。
なお、好ましい熱処理条件は、120℃以上160℃以下の範囲内で20分以上の条件であり、この条件下では、レーザーアニール時にプラスチック基板からTFTが剥離するのを顕著に防ぐことができる。
こうした熱処理は、プラスチック基板を一定温度が管理できるオーブン中に放置することにより施すことができる。
真空処理は、1×10−3Pa以下1×10−5Pa以上の範囲内で60分以上の条件で行われる。プラスチック基板をこの条件下で真空処理することにより、その後のレーザーアニール時にプラスチック基板からTFTが剥離するのを防ぐことができる。なお、上記条件の範囲外では、プラスチック基板からTFTが剥離することがあった。熱処理の場合と同様、この条件で剥離が防がれる理由は明らかではないが、おそらく、プラスチック基板に含まれるガス成分や水分が高真空処理によって除去されるために、その後にレーザーアニール時の熱が加わっても、プラスチック基板に含まれるガス成分や水分の影響に基づく剥離がTFTとの間で生じないためであろうと考えられる。なお、真空処理時間は60分以上であれば効果はあまり変わらないので、その上限は特に限定されないが、強いて挙げるなら48時間程度を挙げることができる。
なお、好ましい真空処理条件は、1×10−4Pa以下、1×10−5Pa以上の範囲内で240分以上の条件であり、この条件下では、レーザーアニール時にプラスチック基板からTFTが剥離するのを顕著に防ぐことができる。
こうした真空処理は、プラスチック基板をポンプで常時排気し、圧力を管理した真空デシケータ中に放置することにより施すことができる。
次に、図2(B)に示すように、熱処理又は真空処理されたプラスチック基板11上にノンドープのアモルファスシリコン薄膜21aを形成する。このアモルファスシリコン薄膜21aは、RFマグネトロンスパッタリング法やCVD法等の各種の方法で成膜可能である。例えばRFマグネトロンスパッタリング法でアモルファスシリコン薄膜を成膜する場合には、例えば、成膜温度:室温、成膜圧力:1.0Pa、ガス:アルゴン、の成膜条件で例えば厚さ50nmの厚さで成膜できる。なお、CVD法でアモルファスシリコン薄膜を成膜する場合も25℃程度の成膜温度で成膜可能であるが、原料ガスとしてSiHが使用されるので、出成膜後に約400℃の脱水素処理(真空中で1時間程度)が必要となる。プラスチック基板に対する上記の熱処理又は真空処理は、この脱水素処理時に生じる熱に対しても効果があり、プラスチック基板11とTFTとの剥離を防ぐことができる。
次に、図2(C)に示すように、レーザーアニール22を行ってアモルファスシリコン薄膜21aを結晶化して低抵抗のポリシリコン薄膜21pに変化させる。レーザーアニール22は、アモルファスシリコン薄膜21aを結晶化させてポリシリコン薄膜21p(多結晶シリコン薄膜)にする結晶化手段であり、XeClエキシマレーザー、CW(Continuous Wave)レーザー等の種々のレーザーで行うことができる。例えば、XeClエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅:30nsec、エネルギー密度:400mJ/cm、室温の条件下で行うことができる。プラスチック基板に対する上記の熱処理又は真空処理は、この工程で加わるレーザーアニールの熱に対して顕著に効果があり、プラスチック基板11とTFTとの剥離を防ぐことができる。
次に、図2(D)に示すように、ポリシリコン薄膜21p上にレジスト膜23を形成し、その後レジスト膜23をパターニングする。レジスト膜23は、例えばポジ型フォトレジスト等が好ましく用いられる。レジスト膜23は、レジストをスピンナー等の手段で全面に塗布・硬化させて形成される。レジスト膜をパターニングした後、図2(D)に示すようにイオン注入24を行う。イオン注入24は、例えば、リン(P)を注入電圧:10keV、室温下で、2×1015/cmのドープレベルとなるように注入される。こうしたイオン注入によりポリシリコン薄膜にソース側拡散膜13s及びドレイン側拡散膜13dが形成され、さらに両膜13s,13dの間に、半導体チャネル膜13cが形成される
次に、図2(E)に示すように、形成されたソース側拡散膜13s及びドレイン側拡散膜13dにエネルギービーム25を照射して両膜13s,13dを活性化する。エネルギービーム25としては、上記と同様のXeClエキシマレーザーを用いることができ、一例として、パルス幅:30nsec、エネルギー密度:250mJ/cm、室温の条件下で行うことができる。プラスチック基板に対する上記の熱処理又は真空処理は、この工程で加わるエネルギービームの熱に対して顕著に効果があり、プラスチック基板11とTFTとの剥離を防ぐことができる。
なお、上記の活性化処理の後には、通常、ポリシリコン薄膜の欠陥を低減処理するための酸素プラズマ処理が施される。酸素プラズマ処理は、一例として、RF100W、1Torr、150℃の条件下で行われ、その後においては、120℃の条件下での乾燥処理が施される。
次に、図3(F)に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、SF等を用いることができる。
次に、図3(G)に示すように、ソース側拡散膜13s、半導体チャネル膜13c及びドレイン側拡散膜13dを含む全面にゲート絶縁膜14を形成する。ゲート絶縁膜14の形成方法は、例えばRFマグネトロンスパッタリング装置を用い、8インチのSiOターゲットに投入電力:1.0kW(=3W/cm)、圧力:1.0Pa、ガス:アルゴン+O(50%)の成膜条件で厚さ約100nmの酸化シリコンを形成した。
次に、図3(H)に示すように、ソース側拡散膜13s及びドレイン側拡散膜13d上のゲート絶縁膜14をマスクを用いて選択的にエッチングすることにより、コンタクトホール26,26を形成する。このときのエッチングとしては、例えば2%HF溶液を用いたウエットエッチングを適用できる。
次に、図3(I)に示すように、全面に例えば厚さ200nmのアルミニウム(Al)膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極15s、ドレイン電極15d及びゲート電極15gを形成する。なお、電極材料は、Cu、その他の導電性材料であってもよく、スパッタリング等の他の成膜プロセスにより形成してもよい。
最後に、図3(J)に示すように、水素プラズマ27による処理を行って多結晶ポリシリコン薄膜のシリコンの欠陥をターミネートする。例えば、水素プラズマ処理により、シリコン表面のタングリングボンドをなくし、ポリシリコンとゲート絶縁膜との界面のリークパスをなくす方法がとられる。こうして図3(J)に示す一態様の薄膜トランジスタが製造される。
以上のように、本発明の製造工程で施される熱処理又は真空処理は、プラスチック基板に含まれるガス成分や水分を除去するように作用すると考えられるため、その後にレーザーアニール時の熱が加わっても、プラスチック基板に含まれるガス成分や水分の影響に基づく剥離がTFTとの間で生じないと考えられる。その結果、製造工程中で発生する界面剥離を防ぐことができ、製造歩留まりを向上させることができる。こうして製造された薄膜トランジスタ搭載パネルは、フレキシブルなプラスチック基板の上にTFTが形成された形態であるので、例えば有機EL素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。
(実施例1)
プラスチック基板として厚さ0.2mmで50mm×50mmのポリエーテルサルホン(PES)を用い、そのプラスチック基板を大気雰囲気に保持されたオーブンに入れ、120℃・20分の条件で熱処理した。その後、アモルファスシリコンをRFマグネトロンスパッタリング法(成膜温度:室温、成膜圧力:1.0Pa(アルゴン))により厚さ50nm形成した。
その後、上述した図2(C)〜図3(J)の工程の説明欄で例示した条件に基づいてTFT搭載パネルを作製した。特に、図2(C)の結晶化工程では、XeClエキシマレーザーを用いたレーザーアニールをエネルギー密度400mJ/cm、パルス幅30nsec、室温、照射回数20回の条件で照射した。図2(D)のイオン注入工程では、リンを注入電圧10keV、室温下で、2×1015/cmのドープレベルとなるようにイオン注入した。図2(E)の活性化工程では、XeClエキシマレーザーを用い、パルス幅30nsec、エネルギー密度250mJ/cm、室温の条件下で活性化処理を行った。その活性化処理後には、酸素プラズマ処理をRF100W、1Torr、150℃の条件下で行った。次いで、アイランド形成工程、コンタクトホール形成工程、ウエットエッチング工程、水素プラズマ処理工程を経てTFT搭載パネルを製造した。
参考例1及び実施例2,3
プラスチック基板又は熱処理条件を表1に記載のように変更した以外は、実施例1と同様にして、薄膜トランジスタ搭載パネルを製造した。
参考例2
プラスチック基板として厚さ0.2mmで50mm×50mmのポリエーテルサルホン(PES)を用い、そのプラスチック基板を真空雰囲気に保持された真空デシケータに入れ、1×10−4Pa・240分の条件で真空処理した。その後、アモルファスシリコンをRFマグネトロンスパッタリング法(成膜温度:室温、成膜圧力:1.0Pa(アルゴン))により厚さ50nm形成した。さらにその後、上述した図2(C)〜図3(J)の工程の説明欄で例示した条件に基づいた実施例1と同じ条件でTFT搭載パネルを作製した。
参考例3〜5
プラスチック基板又は真空処理条件を表1に記載のように変更した以外は、参考例2と同様にして、薄膜トランジスタ搭載パネルを製造した。
(比較例1〜4)
熱処理条件又は真空処理条件等を表1に記載のように変更した以外は、実施例1又は参考例2と同様にして、薄膜トランジスタ搭載パネルを製造した。
(密着性評価)
熱処理条件又は真空処理条件の効果を、プラスチック基板とポリシリコンとの密着性を評価することによって判断した。密着性(耐剥離性)は、スコッチメンディングテープ(住友スリーエム製、長さ30m×幅12mm)を用い、そのテープの一部(長さ30mm)を作製したTFT上に貼り付けた後に一気に引き剥がして剥離の有無を評価するテープ剥離試験法で評価した。密着性の結果を表1に示した。密着性の評価は、剥離も亀裂も全く生じていなかったものを◎とし、エッジ部分などに変色が僅かに生じていたが実用上全く問題がないものを○とし、数回の剥離テストを繰り返すことで剥離が生じていたが実用上使用可能なものを△とし、素子部分に剥離が生じていて使用が難しいものを×とした。表1の結果からもわかるように、熱処理については、90℃以上200℃以下の範囲内で10分以上の条件で好ましい結果が得られ、真空処理については、1×10−3Pa以下1×10−5Pa以上の範囲内で60分以上の条件で好ましい結果が得られた。
Figure 0004527004
本発明の製造方法で得られた薄膜トランジスタ搭載パネルのTFT素子部の一例を示す模式断面図である。 本発明の薄膜トランジスタ搭載パネルの製造方法を示す工程説明図である。 本発明の薄膜トランジスタ搭載パネルの製造方法を示す工程説明図である。
符号の説明
10 TFT素子部
11 プラスチック基板
13 ポリシリコン半導体薄膜
13s ソース側拡散膜
13c 半導体チャネル膜
13d ドレイン側拡散膜
14 ゲート絶縁膜
15s ソース電極
15g ゲート電極
15d ドレイン電極
21a アモルファスシリコン薄膜
21p ポリシリコン薄膜
22 レーザーアニール
23 レジスト膜
24 イオン注入
25 エネルギービーム
26 コンタクトホール
27 水素プラズマ

Claims (1)

  1. ポリエーテルサルホン又はポリエチレンナフタレートからなるプラスチック基板を熱処理する工程と、前記熱処理されたプラスチック基板上にアモルファスシリコン薄膜をスパッタリング法で形成する工程と、前記アモルファスシリコン薄膜をレーザーアニールしてポリシリコン薄膜を形成する工程と、前記ポリシリコン薄膜の所定領域に不純物イオンを添加した後にレーザーアニールすることによって熱活性化して不純物拡散領域を形成する工程と、全面にゲート絶縁膜を形成する工程と、ゲート電極、ソース電極及びドレイン電極を形成する工程と、をその順で有する薄膜トランジスタ搭載パネルの製造方法であって、
    前記熱処理は、大気雰囲気で、110℃以上150℃以下の範囲内で10分〜30分の条件で行われることを特徴とする薄膜トランジスタ搭載パネルの製造方法。
JP2005158676A 2005-05-31 2005-05-31 薄膜トランジスタ搭載パネルの製造方法 Expired - Fee Related JP4527004B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005158676A JP4527004B2 (ja) 2005-05-31 2005-05-31 薄膜トランジスタ搭載パネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005158676A JP4527004B2 (ja) 2005-05-31 2005-05-31 薄膜トランジスタ搭載パネルの製造方法

Publications (2)

Publication Number Publication Date
JP2006339204A JP2006339204A (ja) 2006-12-14
JP4527004B2 true JP4527004B2 (ja) 2010-08-18

Family

ID=37559543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005158676A Expired - Fee Related JP4527004B2 (ja) 2005-05-31 2005-05-31 薄膜トランジスタ搭載パネルの製造方法

Country Status (1)

Country Link
JP (1) JP4527004B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134694A (ja) * 2002-10-15 2004-04-30 Toppan Printing Co Ltd 有機薄膜トランジスタとその製造方法
JP2004328002A (ja) * 2004-05-26 2004-11-18 Semiconductor Energy Lab Co Ltd 携帯型コンピュータ
JP2004339580A (ja) * 2003-05-16 2004-12-02 Seiko Epson Corp 電気光学基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134694A (ja) * 2002-10-15 2004-04-30 Toppan Printing Co Ltd 有機薄膜トランジスタとその製造方法
JP2004339580A (ja) * 2003-05-16 2004-12-02 Seiko Epson Corp 電気光学基板の製造方法
JP2004328002A (ja) * 2004-05-26 2004-11-18 Semiconductor Energy Lab Co Ltd 携帯型コンピュータ

Also Published As

Publication number Publication date
JP2006339204A (ja) 2006-12-14

Similar Documents

Publication Publication Date Title
US7323368B2 (en) Method for manufacturing semiconductor device and heat treatment method
KR100417539B1 (ko) 반도체장치
JP5515266B2 (ja) ディスプレイ用薄膜トランジスタ基板及びその製造方法
JP5211645B2 (ja) 薄膜トランジスタ基板及びその製造方法
JPH09260680A (ja) 半導体装置およびその作製方法
JP2006324368A (ja) 薄膜トランジスタ搭載パネル及びその製造方法
JP4675433B2 (ja) 半導体装置の作製方法
JP4579054B2 (ja) 薄膜トランジスタ搭載パネル及びその製造方法
JP4527004B2 (ja) 薄膜トランジスタ搭載パネルの製造方法
JP2008147207A (ja) 薄膜トランジスタ基板
JPH07169975A (ja) 半導体装置およびその作製方法
JP4987198B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
JP5332030B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP2008028001A (ja) 薄膜トランジスタ基板及びその製造方法
JP2001102585A (ja) 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置
JP2010278095A (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板形成用中間構造物
JP3804881B2 (ja) 半導体装置の作製装置および半導体装置の作製方法
JP5125436B2 (ja) 半導体装置の製造方法
JP5515276B2 (ja) 半導体装置の製造方法及び半導体装置
JP5217124B2 (ja) 多結晶シリコン膜の製造方法及び製造装置
JP4417327B2 (ja) 半導体装置の作製方法
JPH1065181A (ja) 半導体装置およびその作製方法
JP2007095989A (ja) 薄膜トランジスタの製造方法
JP3804945B2 (ja) 薄膜トランジスタの作製方法
JP2003023014A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees