JP4527004B2 - 薄膜トランジスタ搭載パネルの製造方法 - Google Patents
薄膜トランジスタ搭載パネルの製造方法 Download PDFInfo
- Publication number
- JP4527004B2 JP4527004B2 JP2005158676A JP2005158676A JP4527004B2 JP 4527004 B2 JP4527004 B2 JP 4527004B2 JP 2005158676 A JP2005158676 A JP 2005158676A JP 2005158676 A JP2005158676 A JP 2005158676A JP 4527004 B2 JP4527004 B2 JP 4527004B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- plastic substrate
- tft
- film transistor
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
プラスチック基板として厚さ0.2mmで50mm×50mmのポリエーテルサルホン(PES)を用い、そのプラスチック基板を大気雰囲気に保持されたオーブンに入れ、120℃・20分の条件で熱処理した。その後、アモルファスシリコンをRFマグネトロンスパッタリング法(成膜温度:室温、成膜圧力:1.0Pa(アルゴン))により厚さ50nm形成した。
プラスチック基板又は熱処理条件を表1に記載のように変更した以外は、実施例1と同様にして、薄膜トランジスタ搭載パネルを製造した。
プラスチック基板として厚さ0.2mmで50mm×50mmのポリエーテルサルホン(PES)を用い、そのプラスチック基板を真空雰囲気に保持された真空デシケータに入れ、1×10−4Pa・240分の条件で真空処理した。その後、アモルファスシリコンをRFマグネトロンスパッタリング法(成膜温度:室温、成膜圧力:1.0Pa(アルゴン))により厚さ50nm形成した。さらにその後、上述した図2(C)〜図3(J)の工程の説明欄で例示した条件に基づいた実施例1と同じ条件でTFT搭載パネルを作製した。
プラスチック基板又は真空処理条件を表1に記載のように変更した以外は、参考例2と同様にして、薄膜トランジスタ搭載パネルを製造した。
熱処理条件又は真空処理条件等を表1に記載のように変更した以外は、実施例1又は参考例2と同様にして、薄膜トランジスタ搭載パネルを製造した。
熱処理条件又は真空処理条件の効果を、プラスチック基板とポリシリコンとの密着性を評価することによって判断した。密着性(耐剥離性)は、スコッチメンディングテープ(住友スリーエム製、長さ30m×幅12mm)を用い、そのテープの一部(長さ30mm)を作製したTFT上に貼り付けた後に一気に引き剥がして剥離の有無を評価するテープ剥離試験法で評価した。密着性の結果を表1に示した。密着性の評価は、剥離も亀裂も全く生じていなかったものを◎とし、エッジ部分などに変色が僅かに生じていたが実用上全く問題がないものを○とし、数回の剥離テストを繰り返すことで剥離が生じていたが実用上使用可能なものを△とし、素子部分に剥離が生じていて使用が難しいものを×とした。表1の結果からもわかるように、熱処理については、90℃以上200℃以下の範囲内で10分以上の条件で好ましい結果が得られ、真空処理については、1×10−3Pa以下1×10−5Pa以上の範囲内で60分以上の条件で好ましい結果が得られた。
11 プラスチック基板
13 ポリシリコン半導体薄膜
13s ソース側拡散膜
13c 半導体チャネル膜
13d ドレイン側拡散膜
14 ゲート絶縁膜
15s ソース電極
15g ゲート電極
15d ドレイン電極
21a アモルファスシリコン薄膜
21p ポリシリコン薄膜
22 レーザーアニール
23 レジスト膜
24 イオン注入
25 エネルギービーム
26 コンタクトホール
27 水素プラズマ
Claims (1)
- ポリエーテルサルホン又はポリエチレンナフタレートからなるプラスチック基板を熱処理する工程と、前記熱処理されたプラスチック基板上にアモルファスシリコン薄膜をスパッタリング法で形成する工程と、前記アモルファスシリコン薄膜をレーザーアニールしてポリシリコン薄膜を形成する工程と、前記ポリシリコン薄膜の所定領域に不純物イオンを添加した後にレーザーアニールすることによって熱活性化して不純物拡散領域を形成する工程と、全面にゲート絶縁膜を形成する工程と、ゲート電極、ソース電極及びドレイン電極を形成する工程と、をその順で有する薄膜トランジスタ搭載パネルの製造方法であって、
前記熱処理は、大気雰囲気で、110℃以上150℃以下の範囲内で10分〜30分の条件で行われることを特徴とする薄膜トランジスタ搭載パネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158676A JP4527004B2 (ja) | 2005-05-31 | 2005-05-31 | 薄膜トランジスタ搭載パネルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158676A JP4527004B2 (ja) | 2005-05-31 | 2005-05-31 | 薄膜トランジスタ搭載パネルの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339204A JP2006339204A (ja) | 2006-12-14 |
JP4527004B2 true JP4527004B2 (ja) | 2010-08-18 |
Family
ID=37559543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005158676A Expired - Fee Related JP4527004B2 (ja) | 2005-05-31 | 2005-05-31 | 薄膜トランジスタ搭載パネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4527004B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004134694A (ja) * | 2002-10-15 | 2004-04-30 | Toppan Printing Co Ltd | 有機薄膜トランジスタとその製造方法 |
JP2004328002A (ja) * | 2004-05-26 | 2004-11-18 | Semiconductor Energy Lab Co Ltd | 携帯型コンピュータ |
JP2004339580A (ja) * | 2003-05-16 | 2004-12-02 | Seiko Epson Corp | 電気光学基板の製造方法 |
-
2005
- 2005-05-31 JP JP2005158676A patent/JP4527004B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004134694A (ja) * | 2002-10-15 | 2004-04-30 | Toppan Printing Co Ltd | 有機薄膜トランジスタとその製造方法 |
JP2004339580A (ja) * | 2003-05-16 | 2004-12-02 | Seiko Epson Corp | 電気光学基板の製造方法 |
JP2004328002A (ja) * | 2004-05-26 | 2004-11-18 | Semiconductor Energy Lab Co Ltd | 携帯型コンピュータ |
Also Published As
Publication number | Publication date |
---|---|
JP2006339204A (ja) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7323368B2 (en) | Method for manufacturing semiconductor device and heat treatment method | |
KR100417539B1 (ko) | 반도체장치 | |
JP5515266B2 (ja) | ディスプレイ用薄膜トランジスタ基板及びその製造方法 | |
JP5211645B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JPH09260680A (ja) | 半導体装置およびその作製方法 | |
JP2006324368A (ja) | 薄膜トランジスタ搭載パネル及びその製造方法 | |
JP4675433B2 (ja) | 半導体装置の作製方法 | |
JP4579054B2 (ja) | 薄膜トランジスタ搭載パネル及びその製造方法 | |
JP4527004B2 (ja) | 薄膜トランジスタ搭載パネルの製造方法 | |
JP2008147207A (ja) | 薄膜トランジスタ基板 | |
JPH07169975A (ja) | 半導体装置およびその作製方法 | |
JP4987198B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
JP5332030B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP2008028001A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP2001102585A (ja) | 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置 | |
JP2010278095A (ja) | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板形成用中間構造物 | |
JP3804881B2 (ja) | 半導体装置の作製装置および半導体装置の作製方法 | |
JP5125436B2 (ja) | 半導体装置の製造方法 | |
JP5515276B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5217124B2 (ja) | 多結晶シリコン膜の製造方法及び製造装置 | |
JP4417327B2 (ja) | 半導体装置の作製方法 | |
JPH1065181A (ja) | 半導体装置およびその作製方法 | |
JP2007095989A (ja) | 薄膜トランジスタの製造方法 | |
JP3804945B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2003023014A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |