JP2001102585A - 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置 - Google Patents
薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置Info
- Publication number
- JP2001102585A JP2001102585A JP27409299A JP27409299A JP2001102585A JP 2001102585 A JP2001102585 A JP 2001102585A JP 27409299 A JP27409299 A JP 27409299A JP 27409299 A JP27409299 A JP 27409299A JP 2001102585 A JP2001102585 A JP 2001102585A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- polycrystalline silicon
- film transistor
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタの素子サイズを大きくした
り、ガラス基板の損傷を懸念したりすることなく、ソー
スおよびドレイン領域の活性化の効率を高める。 【解決手段】 ガラス基板１１上に島状の金属膜３１を
形成する。次に絶縁層のバッファー層１２を形成後、そ
の上に島状の多結晶シリコン膜１３を形成する。ゲート
絶縁膜１４，ゲート電極１５を形成後、ゲート電極１５
をマスクとしてＬＤＤ領域を形成するためｎ型不純物を
注入する。ＬＤＤ領域をフォトレジスト２５で被覆しソ
ースおよびドレイン領域を形成するためｎ型不純物を注
入する。ＲＴＡにより、注入した不純物の活性化処理を
行う。金属膜３１がＲＴＡによる熱を蓄積し、poly−Ｓ
ｉ膜１３には、ＲＴＡのＸｅランプ光の吸収に加え、金
属膜３１からも熱供給が行われ、活性化の効率を高める
ことができる。
り、ガラス基板の損傷を懸念したりすることなく、ソー
スおよびドレイン領域の活性化の効率を高める。 【解決手段】 ガラス基板１１上に島状の金属膜３１を
形成する。次に絶縁層のバッファー層１２を形成後、そ
の上に島状の多結晶シリコン膜１３を形成する。ゲート
絶縁膜１４，ゲート電極１５を形成後、ゲート電極１５
をマスクとしてＬＤＤ領域を形成するためｎ型不純物を
注入する。ＬＤＤ領域をフォトレジスト２５で被覆しソ
ースおよびドレイン領域を形成するためｎ型不純物を注
入する。ＲＴＡにより、注入した不純物の活性化処理を
行う。金属膜３１がＲＴＡによる熱を蓄積し、poly−Ｓ
ｉ膜１３には、ＲＴＡのＸｅランプ光の吸収に加え、金
属膜３１からも熱供給が行われ、活性化の効率を高める
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ガラス基板上に絶
縁層を介して設けられた薄膜トランジスタ（ＴＦＴ）、
またそれらを応用した薄膜集積回路装置、アクティブ型
液晶表示装置（液晶ディスプレー）に関し、またそれら
の薄膜トランジスタおよび薄膜集積回路装置の製造方法
に関する。
縁層を介して設けられた薄膜トランジスタ（ＴＦＴ）、
またそれらを応用した薄膜集積回路装置、アクティブ型
液晶表示装置（液晶ディスプレー）に関し、またそれら
の薄膜トランジスタおよび薄膜集積回路装置の製造方法
に関する。
【０００２】
【従来の技術】近年、ガラス等の絶縁基板上に薄膜トラ
ンジスタを有する装置、例えば、薄膜トランジスタを画
素の駆動に用いるアクティブ型液晶表示装置が開発され
ている。これらの装置に用いられる薄膜トランジスタに
は、薄膜状のシリコン半導体を用いるのが一般的であ
る。薄膜状のシリコン半導体の中で、結晶性を有する多
結晶シリコンからなるものがあり、この多結晶シリコン
薄膜トランジスタは非晶質シリコン薄膜トランジスタに
比べて電子移動度が２桁以上大きく、素子の微細化や駆
動回路を同一基板上に集積可能である等の利点を有して
いる。近年液晶表示装置の分野では、この多結晶シリコ
ン薄膜トランジスタを用いた駆動回路内蔵型薄膜トラン
ジスタアレイを安価で大面積化が容易なガラス基板上に
作製する技術の開発が活発であり、一部で実用化が始ま
っている。
ンジスタを有する装置、例えば、薄膜トランジスタを画
素の駆動に用いるアクティブ型液晶表示装置が開発され
ている。これらの装置に用いられる薄膜トランジスタに
は、薄膜状のシリコン半導体を用いるのが一般的であ
る。薄膜状のシリコン半導体の中で、結晶性を有する多
結晶シリコンからなるものがあり、この多結晶シリコン
薄膜トランジスタは非晶質シリコン薄膜トランジスタに
比べて電子移動度が２桁以上大きく、素子の微細化や駆
動回路を同一基板上に集積可能である等の利点を有して
いる。近年液晶表示装置の分野では、この多結晶シリコ
ン薄膜トランジスタを用いた駆動回路内蔵型薄膜トラン
ジスタアレイを安価で大面積化が容易なガラス基板上に
作製する技術の開発が活発であり、一部で実用化が始ま
っている。
【０００３】多結晶シリコン薄膜トランジスタを低温度
で形成するには、多結晶シリコン薄膜の低温形成技術と
同時に、多結晶シリコン薄膜へ注入した不純物の低温活
性化手法の開発が重要である。大面積基板に低温度で良
質な多結晶シリコン薄膜を形成する技術としては通常エ
キシマレーザーによる低温結晶化手法が用いられる。一
方、活性化には通常加熱炉による熱アニールが用いられ
ることが多いが、熱アニールの場合は処理温度を下げる
と活性化率が大きく低下するという課題がある。これら
の課題に対して、さらに高温でしかも短時間にアニール
を行い活性化率を向上する手法として、高パワーの光を
照射するランプアニール（以下「ＲＴＡ（Rapid Therma
l Anneal）」という）やエキシマレーザー活性化が提案
されている。ＲＴＡ活性化に関しては例えば電子ディス
プレイフォーラム'96 講演集1-23−1-28に記載されてい
る。ＲＴＡは、紫外域から赤外域までの広波長域の非可
干渉性の光を発する光源を用いてアニールするものであ
る。
で形成するには、多結晶シリコン薄膜の低温形成技術と
同時に、多結晶シリコン薄膜へ注入した不純物の低温活
性化手法の開発が重要である。大面積基板に低温度で良
質な多結晶シリコン薄膜を形成する技術としては通常エ
キシマレーザーによる低温結晶化手法が用いられる。一
方、活性化には通常加熱炉による熱アニールが用いられ
ることが多いが、熱アニールの場合は処理温度を下げる
と活性化率が大きく低下するという課題がある。これら
の課題に対して、さらに高温でしかも短時間にアニール
を行い活性化率を向上する手法として、高パワーの光を
照射するランプアニール（以下「ＲＴＡ（Rapid Therma
l Anneal）」という）やエキシマレーザー活性化が提案
されている。ＲＴＡ活性化に関しては例えば電子ディス
プレイフォーラム'96 講演集1-23−1-28に記載されてい
る。ＲＴＡは、紫外域から赤外域までの広波長域の非可
干渉性の光を発する光源を用いてアニールするものであ
る。
【０００４】従来の液晶表示装置に用いられるアクティ
ブマトリックスアレイ用薄膜トランジスタの製造方法を
図面を参照しながら説明する。図４はその従来の薄膜ト
ランジスタの製造方法を示す工程断面図である。
ブマトリックスアレイ用薄膜トランジスタの製造方法を
図面を参照しながら説明する。図４はその従来の薄膜ト
ランジスタの製造方法を示す工程断面図である。
【０００５】まず図４(a) に示すように、ガラス基板１
１にプラズマＣＶＤ法にてバッファー層１２となる酸化
シリコン膜を４００ｎｍ形成する。その後、バッファー
層１２を形成したガラス基板１１を大気中に取り出すこ
となくプラズマＣＶＤ法にて非晶質シリコン（ａ−Ｓ
ｉ）膜を５０ｎｍ堆積する。ついでａ−Ｓｉ膜中の水素
を低減するため１Torrの減圧窒素雰囲気下で４００〜４
５０℃、６０分程度の熱処理を行った後、エキシマレー
ザーアニールにてａ−Ｓｉ膜を多結晶化して多結晶シリ
コン（poly−Ｓｉ）膜１３を形成する。エキシマレーザ
ーは波長３０８ｎｍのＸｅＣｌエキシマレーザーを用
い、照射は真空中、エネルギー密度は３５０ｍＪ／ｃｍ
2 、平均照射数は３５shot/pointである。ａ−Ｓｉ膜を
結晶化してpoly−Ｓｉ膜１３を形成した後、poly−Ｓｉ
膜１３を薄膜トランジスタの形状に加工し、ゲート絶縁
膜１４となる酸化シリコン膜を９０ｎｍ形成する。その
後Ｍｏ・Ｗ合金からなるゲート電極１５を形成し、ゲー
ト電極１５をマスクとして薄膜トランジスタにＬＤＤ領
域を形成するため不純物を注入する。ここでは燐イオン
を加速電圧７０ｋｅＶ，ドーズ量１×１０13／ｃｍ2 に
て注入した。
１にプラズマＣＶＤ法にてバッファー層１２となる酸化
シリコン膜を４００ｎｍ形成する。その後、バッファー
層１２を形成したガラス基板１１を大気中に取り出すこ
となくプラズマＣＶＤ法にて非晶質シリコン（ａ−Ｓ
ｉ）膜を５０ｎｍ堆積する。ついでａ−Ｓｉ膜中の水素
を低減するため１Torrの減圧窒素雰囲気下で４００〜４
５０℃、６０分程度の熱処理を行った後、エキシマレー
ザーアニールにてａ−Ｓｉ膜を多結晶化して多結晶シリ
コン（poly−Ｓｉ）膜１３を形成する。エキシマレーザ
ーは波長３０８ｎｍのＸｅＣｌエキシマレーザーを用
い、照射は真空中、エネルギー密度は３５０ｍＪ／ｃｍ
2 、平均照射数は３５shot/pointである。ａ−Ｓｉ膜を
結晶化してpoly−Ｓｉ膜１３を形成した後、poly−Ｓｉ
膜１３を薄膜トランジスタの形状に加工し、ゲート絶縁
膜１４となる酸化シリコン膜を９０ｎｍ形成する。その
後Ｍｏ・Ｗ合金からなるゲート電極１５を形成し、ゲー
ト電極１５をマスクとして薄膜トランジスタにＬＤＤ領
域を形成するため不純物を注入する。ここでは燐イオン
を加速電圧７０ｋｅＶ，ドーズ量１×１０13／ｃｍ2 に
て注入した。
【０００６】次に図４(b) に示すように、薄膜トランジ
スタのＬＤＤ領域を被覆するようにフォトレジスト２５
にて不純物注入用のマスクを形成し、ソースおよびドレ
イン領域を形成するため不純物を注入する。ここでは燐
イオンを加速電圧７０ｋｅＶ，ドーズ量１×１０15／ｃ
ｍ2 にて注入した。図４(b) において、１３ａはチャネ
ル領域となる真性半導体領域、１３ｂはＬＤＤ領域とな
る低濃度ｎ型不純物注入領域、１３ｃはソースおよびド
レイン領域（ＳＤ領域）となる高濃度ｎ型不純物注入領
域である。
スタのＬＤＤ領域を被覆するようにフォトレジスト２５
にて不純物注入用のマスクを形成し、ソースおよびドレ
イン領域を形成するため不純物を注入する。ここでは燐
イオンを加速電圧７０ｋｅＶ，ドーズ量１×１０15／ｃ
ｍ2 にて注入した。図４(b) において、１３ａはチャネ
ル領域となる真性半導体領域、１３ｂはＬＤＤ領域とな
る低濃度ｎ型不純物注入領域、１３ｃはソースおよびド
レイン領域（ＳＤ領域）となる高濃度ｎ型不純物注入領
域である。
【０００７】次に図４(c) に示すように、ＲＴＡによ
り、注入した不純物の活性化処理を行う。活性化に使用
したＲＴＡ装置は、光源にはＸｅアークランプを用いて
おり、ランプパワーは２０ｋＷ、基板送り速度は１５ｍ
ｍ／秒である。
り、注入した不純物の活性化処理を行う。活性化に使用
したＲＴＡ装置は、光源にはＸｅアークランプを用いて
おり、ランプパワーは２０ｋＷ、基板送り速度は１５ｍ
ｍ／秒である。
【０００８】次に図４(d) に示すように、層間絶縁膜１
６となる酸化シリコン膜を２００ｎｍ形成した。層間絶
縁膜１６を形成後、ソースおよびドレイン領域上の絶縁
膜にコンタクトホールを開口し、ＴｉとＡｌの積層膜か
らなる配線２１，２２を形成する。最後に窒化シリコン
からなる保護絶縁膜２３を形成し、水素雰囲気でのアニ
ールを行うことで、poly−Ｓｉ膜１３中の未結合手を水
素にて補償し特性を向上させ薄膜トランジスタが完成す
る。
６となる酸化シリコン膜を２００ｎｍ形成した。層間絶
縁膜１６を形成後、ソースおよびドレイン領域上の絶縁
膜にコンタクトホールを開口し、ＴｉとＡｌの積層膜か
らなる配線２１，２２を形成する。最後に窒化シリコン
からなる保護絶縁膜２３を形成し、水素雰囲気でのアニ
ールを行うことで、poly−Ｓｉ膜１３中の未結合手を水
素にて補償し特性を向上させ薄膜トランジスタが完成す
る。
【０００９】
【発明が解決しようとする課題】しかしながら、従来例
に示したＲＴＡによる活性化は、poly−Ｓｉ膜１３での
熱吸収による温度上昇が支配的なため、poly−Ｓｉ膜１
３の面積で熱容量が変化し、活性化の効率を高めるため
にはpoly−Ｓｉ膜１３の面積を大きくするか、ＲＴＡの
ランプパワーを高くし、基板の送りスピードを遅くして
長時間の照射を行わなければならない。これらのこと
は、薄膜トランジスタの素子サイズが大きくなり、前述
のように液晶表示装置に用いられている場合、高精細な
液晶表示パネルが実現できなくなり、またガラス基板の
損傷も懸念されてくる。
に示したＲＴＡによる活性化は、poly−Ｓｉ膜１３での
熱吸収による温度上昇が支配的なため、poly−Ｓｉ膜１
３の面積で熱容量が変化し、活性化の効率を高めるため
にはpoly−Ｓｉ膜１３の面積を大きくするか、ＲＴＡの
ランプパワーを高くし、基板の送りスピードを遅くして
長時間の照射を行わなければならない。これらのこと
は、薄膜トランジスタの素子サイズが大きくなり、前述
のように液晶表示装置に用いられている場合、高精細な
液晶表示パネルが実現できなくなり、またガラス基板の
損傷も懸念されてくる。
【００１０】本発明の目的は、薄膜トランジスタの素子
サイズを大きくしたり、ガラス基板の損傷を懸念したり
することなく、ソースおよびドレイン領域の活性化の効
率を高めることができる薄膜トランジスタおよび薄膜集
積回路装置とそれらの製造方法と液晶表示装置を提供す
ることである。
サイズを大きくしたり、ガラス基板の損傷を懸念したり
することなく、ソースおよびドレイン領域の活性化の効
率を高めることができる薄膜トランジスタおよび薄膜集
積回路装置とそれらの製造方法と液晶表示装置を提供す
ることである。
【００１１】
【課題を解決するための手段】請求項１記載の薄膜トラ
ンジスタは、ガラス基板上に絶縁層を介して島状の多結
晶シリコン膜を形成し、多結晶シリコン膜上にゲート絶
縁膜を介してゲート電極を形成し、多結晶シリコン膜に
ソースおよびドレイン領域を形成した薄膜トランジスタ
であって、多結晶シリコン膜の下に絶縁層を介して金属
膜を設けたことを特徴とする。
ンジスタは、ガラス基板上に絶縁層を介して島状の多結
晶シリコン膜を形成し、多結晶シリコン膜上にゲート絶
縁膜を介してゲート電極を形成し、多結晶シリコン膜に
ソースおよびドレイン領域を形成した薄膜トランジスタ
であって、多結晶シリコン膜の下に絶縁層を介して金属
膜を設けたことを特徴とする。
【００１２】この構成によれば、多結晶シリコン膜のソ
ースおよびドレイン領域のアニールによる活性化を行う
際、多結晶シリコン膜の下に絶縁層を介して設けられた
金属膜にアニールによる熱が吸収蓄積され、その熱が多
結晶シリコン膜に対して相乗的に作用し、活性化の効率
を高めることができる。したがって、活性化の効率を高
めるために、多結晶シリコン膜の面積を大きくしたり、
アニールのランプパワーを高くしたり照射時間を長くす
る必要がないため、素子サイズの増加やガラス基板の損
傷を防止することができる。
ースおよびドレイン領域のアニールによる活性化を行う
際、多結晶シリコン膜の下に絶縁層を介して設けられた
金属膜にアニールによる熱が吸収蓄積され、その熱が多
結晶シリコン膜に対して相乗的に作用し、活性化の効率
を高めることができる。したがって、活性化の効率を高
めるために、多結晶シリコン膜の面積を大きくしたり、
アニールのランプパワーを高くしたり照射時間を長くす
る必要がないため、素子サイズの増加やガラス基板の損
傷を防止することができる。
【００１３】請求項２記載の薄膜トランジスタは、請求
項１記載の薄膜トランジスタにおいて、金属膜は、島状
の多結晶シリコン膜と同じ大きさまたはそれよりも若干
大きい形状であることを特徴とする。これにより、金属
膜がアニールにより吸収した熱を多結晶シリコン膜に効
果的に供給することができ、より活性化の効率を高める
ことができる。
項１記載の薄膜トランジスタにおいて、金属膜は、島状
の多結晶シリコン膜と同じ大きさまたはそれよりも若干
大きい形状であることを特徴とする。これにより、金属
膜がアニールにより吸収した熱を多結晶シリコン膜に効
果的に供給することができ、より活性化の効率を高める
ことができる。
【００１４】請求項３記載の薄膜トランジスタの製造方
法は、ガラス基板上に絶縁層を介して島状の多結晶シリ
コン膜を形成し、多結晶シリコン膜上にゲート絶縁膜を
介してゲート電極を形成し、多結晶シリコン膜にソース
およびドレイン領域を形成した薄膜トランジスタの製造
方法であって、絶縁層を形成する前に、ガラス基板上に
金属膜を形成する工程と、ソースおよびドレイン領域を
形成するための不純物を注入する工程と、紫外域から赤
外域までの広波長域の非可干渉性の光を発する光源を用
いてアニールすることにより不純物の活性化処理を行う
工程とを含むことを特徴とする。
法は、ガラス基板上に絶縁層を介して島状の多結晶シリ
コン膜を形成し、多結晶シリコン膜上にゲート絶縁膜を
介してゲート電極を形成し、多結晶シリコン膜にソース
およびドレイン領域を形成した薄膜トランジスタの製造
方法であって、絶縁層を形成する前に、ガラス基板上に
金属膜を形成する工程と、ソースおよびドレイン領域を
形成するための不純物を注入する工程と、紫外域から赤
外域までの広波長域の非可干渉性の光を発する光源を用
いてアニールすることにより不純物の活性化処理を行う
工程とを含むことを特徴とする。
【００１５】この製造方法によれば、多結晶シリコン膜
のソースおよびドレイン領域の不純物のアニールによる
活性化を行う際、多結晶シリコン膜の下に絶縁層を介し
て設けられた金属膜にアニールによる熱が吸収蓄積さ
れ、その熱が多結晶シリコン膜に対して相乗的に作用
し、活性化の効率を高めることができる。したがって、
活性化の効率を高めるために、多結晶シリコン膜の面積
を大きくしたり、アニールのランプパワーを高くしたり
照射時間を長くする必要がないため、素子サイズの増加
やガラス基板の損傷を防止することができる。
のソースおよびドレイン領域の不純物のアニールによる
活性化を行う際、多結晶シリコン膜の下に絶縁層を介し
て設けられた金属膜にアニールによる熱が吸収蓄積さ
れ、その熱が多結晶シリコン膜に対して相乗的に作用
し、活性化の効率を高めることができる。したがって、
活性化の効率を高めるために、多結晶シリコン膜の面積
を大きくしたり、アニールのランプパワーを高くしたり
照射時間を長くする必要がないため、素子サイズの増加
やガラス基板の損傷を防止することができる。
【００１６】請求項４記載の薄膜トランジスタの製造方
法は、請求項３記載の薄膜トランジスタの製造方法にお
いて、金属膜は、島状の多結晶シリコン膜と同じ大きさ
またはそれよりも若干大きい形状に形成することを特徴
とする。これにより、金属膜がアニールにより吸収した
熱を多結晶シリコン膜に効果的に供給することができ、
より活性化の効率を高めることができる。
法は、請求項３記載の薄膜トランジスタの製造方法にお
いて、金属膜は、島状の多結晶シリコン膜と同じ大きさ
またはそれよりも若干大きい形状に形成することを特徴
とする。これにより、金属膜がアニールにより吸収した
熱を多結晶シリコン膜に効果的に供給することができ、
より活性化の効率を高めることができる。
【００１７】請求項５記載の薄膜トランジスタの製造方
法は、請求項３または４記載の薄膜トランジスタの製造
方法において、金属膜とゲート電極とを同一材料で形成
することを特徴とする。これにより、金属膜とゲート電
極の形成膜を成膜するのに同一装置で行える。
法は、請求項３または４記載の薄膜トランジスタの製造
方法において、金属膜とゲート電極とを同一材料で形成
することを特徴とする。これにより、金属膜とゲート電
極の形成膜を成膜するのに同一装置で行える。
【００１８】請求項６記載の薄膜トランジスタの製造方
法は、請求項３，４または５記載の薄膜トランジスタの
製造方法において、アニールはガラス基板の両面に光を
照射することを特徴とする。これにより、活性化の効率
をさらにより高めることができる。
法は、請求項３，４または５記載の薄膜トランジスタの
製造方法において、アニールはガラス基板の両面に光を
照射することを特徴とする。これにより、活性化の効率
をさらにより高めることができる。
【００１９】請求項７記載の薄膜集積回路装置は、ガラ
ス基板上に絶縁層を介して島状の多結晶シリコン膜を形
成し、多結晶シリコン膜上にゲート絶縁膜を介してゲー
ト電極を形成し、多結晶シリコン膜にソースおよびドレ
イン領域を形成したｎ型およびｐ型の薄膜トランジスタ
を備えた薄膜集積回路装置であって、ｎ型薄膜トランジ
スタの多結晶シリコン膜の下に絶縁層を介して金属膜を
設けたことを特徴とする。
ス基板上に絶縁層を介して島状の多結晶シリコン膜を形
成し、多結晶シリコン膜上にゲート絶縁膜を介してゲー
ト電極を形成し、多結晶シリコン膜にソースおよびドレ
イン領域を形成したｎ型およびｐ型の薄膜トランジスタ
を備えた薄膜集積回路装置であって、ｎ型薄膜トランジ
スタの多結晶シリコン膜の下に絶縁層を介して金属膜を
設けたことを特徴とする。
【００２０】この構成によれば、ｎ型薄膜トランジスタ
の多結晶シリコン膜のソースおよびドレイン領域のアニ
ールによる活性化を行う際、多結晶シリコン膜の下に絶
縁層を介して設けられた金属膜にアニールによる熱が吸
収蓄積され、その熱が多結晶シリコン膜に対して相乗的
に作用し、活性化の効率を高めることができる。したが
って、従来のように活性化の効率を高めるため、多結晶
シリコン膜の面積を大きくすることによる素子サイズの
増加や、アニールのランプパワーを高くしたり照射時間
を長くすることによるガラス基板の損傷を防止すること
ができる。
の多結晶シリコン膜のソースおよびドレイン領域のアニ
ールによる活性化を行う際、多結晶シリコン膜の下に絶
縁層を介して設けられた金属膜にアニールによる熱が吸
収蓄積され、その熱が多結晶シリコン膜に対して相乗的
に作用し、活性化の効率を高めることができる。したが
って、従来のように活性化の効率を高めるため、多結晶
シリコン膜の面積を大きくすることによる素子サイズの
増加や、アニールのランプパワーを高くしたり照射時間
を長くすることによるガラス基板の損傷を防止すること
ができる。
【００２１】請求項８記載の薄膜集積回路装置は、請求
項７記載の薄膜集積回路装置において、金属膜は、ｎ型
薄膜トランジスタの島状の多結晶シリコン膜と同じ大き
さまたはそれよりも若干大きい形状であることを特徴と
する。これにより、金属膜がアニールにより吸収した熱
を多結晶シリコン膜に効果的に供給することができ、よ
り活性化の効率を高めることができる。
項７記載の薄膜集積回路装置において、金属膜は、ｎ型
薄膜トランジスタの島状の多結晶シリコン膜と同じ大き
さまたはそれよりも若干大きい形状であることを特徴と
する。これにより、金属膜がアニールにより吸収した熱
を多結晶シリコン膜に効果的に供給することができ、よ
り活性化の効率を高めることができる。
【００２２】請求項９記載の薄膜集積回路装置の製造方
法は、ガラス基板上に絶縁層を介して島状の多結晶シリ
コン膜を形成し、多結晶シリコン膜上にゲート絶縁膜を
介してゲート電極を形成し、多結晶シリコン膜にソース
およびドレイン領域を形成したｎ型およびｐ型の薄膜ト
ランジスタを備えた薄膜集積回路装置の製造方法であっ
て、絶縁層を形成する前に、ｎ型薄膜トランジスタ形成
領域のガラス基板上に金属膜を形成するとともに、ｎ型
薄膜トランジスタのソースおよびドレイン領域を形成す
るためのｎ型不純物を注入した後で、かつｐ型薄膜トラ
ンジスタのソースおよびドレイン領域を形成するための
ｐ型不純物を注入する前に、紫外域から赤外域までの広
波長域の非可干渉性の光を発する光源を用いてアニール
することによりｎ型不純物の活性化処理を行うことを特
徴とする。
法は、ガラス基板上に絶縁層を介して島状の多結晶シリ
コン膜を形成し、多結晶シリコン膜上にゲート絶縁膜を
介してゲート電極を形成し、多結晶シリコン膜にソース
およびドレイン領域を形成したｎ型およびｐ型の薄膜ト
ランジスタを備えた薄膜集積回路装置の製造方法であっ
て、絶縁層を形成する前に、ｎ型薄膜トランジスタ形成
領域のガラス基板上に金属膜を形成するとともに、ｎ型
薄膜トランジスタのソースおよびドレイン領域を形成す
るためのｎ型不純物を注入した後で、かつｐ型薄膜トラ
ンジスタのソースおよびドレイン領域を形成するための
ｐ型不純物を注入する前に、紫外域から赤外域までの広
波長域の非可干渉性の光を発する光源を用いてアニール
することによりｎ型不純物の活性化処理を行うことを特
徴とする。
【００２３】この製造方法によれば、ｎ型薄膜トランジ
スタの多結晶シリコン膜のソースおよびドレイン領域の
ｎ型不純物のアニールによる活性化を行う際、多結晶シ
リコン膜の下に絶縁層を介して設けられた金属膜にアニ
ールによる熱が吸収蓄積され、その熱が多結晶シリコン
膜に対して相乗的に作用し、活性化の効率を高めること
ができる。したがって、従来のように活性化の効率を高
めるため、多結晶シリコン膜の面積を大きくすることに
よる素子サイズの増加や、アニールのランプパワーを高
くしたり照射時間を長くすることによるガラス基板の損
傷を防止することができる。
スタの多結晶シリコン膜のソースおよびドレイン領域の
ｎ型不純物のアニールによる活性化を行う際、多結晶シ
リコン膜の下に絶縁層を介して設けられた金属膜にアニ
ールによる熱が吸収蓄積され、その熱が多結晶シリコン
膜に対して相乗的に作用し、活性化の効率を高めること
ができる。したがって、従来のように活性化の効率を高
めるため、多結晶シリコン膜の面積を大きくすることに
よる素子サイズの増加や、アニールのランプパワーを高
くしたり照射時間を長くすることによるガラス基板の損
傷を防止することができる。
【００２４】請求項１０記載の薄膜集積回路装置の製造
方法は、請求項９記載の薄膜集積回路装置の製造方法に
おいて、金属膜は、ｎ型薄膜トランジスタの島状の多結
晶シリコン膜と同じ大きさまたはそれよりも若干大きい
形状に形成することを特徴とする。これにより、金属膜
がアニールにより吸収した熱を多結晶シリコン膜に効果
的に供給することができ、より活性化の効率を高めるこ
とができる。
方法は、請求項９記載の薄膜集積回路装置の製造方法に
おいて、金属膜は、ｎ型薄膜トランジスタの島状の多結
晶シリコン膜と同じ大きさまたはそれよりも若干大きい
形状に形成することを特徴とする。これにより、金属膜
がアニールにより吸収した熱を多結晶シリコン膜に効果
的に供給することができ、より活性化の効率を高めるこ
とができる。
【００２５】請求項１１記載の薄膜集積回路装置の製造
方法は、請求項９または１０記載の薄膜集積回路装置の
製造方法において、金属膜とゲート電極とを同一材料で
形成することを特徴とする。これにより、金属膜とゲー
ト電極の形成膜を成膜するのに同一装置で行える。
方法は、請求項９または１０記載の薄膜集積回路装置の
製造方法において、金属膜とゲート電極とを同一材料で
形成することを特徴とする。これにより、金属膜とゲー
ト電極の形成膜を成膜するのに同一装置で行える。
【００２６】請求項１２記載の薄膜集積回路装置の製造
方法は、請求項９，１０または１１記載の薄膜集積回路
装置において、アニールはガラス基板の両面に光を照射
することを特徴とする。これにより、活性化の効率をさ
らにより高めることができる。
方法は、請求項９，１０または１１記載の薄膜集積回路
装置において、アニールはガラス基板の両面に光を照射
することを特徴とする。これにより、活性化の効率をさ
らにより高めることができる。
【００２７】請求項１３記載の液晶表示装置は、複数の
画素電極とこの各画素電極に接続された複数のｎ型薄膜
トランジスタとを設けた第１の基板と、画素電極と対向
配置する透明電極を設けた第２の基板との間に、液晶層
を挟持し、第１の基板の外側にバックライトを配置した
液晶表示装置であって、ｎ型薄膜トランジスタとして請
求項１または２記載の薄膜トランジスタを用いたことを
特徴とする。
画素電極とこの各画素電極に接続された複数のｎ型薄膜
トランジスタとを設けた第１の基板と、画素電極と対向
配置する透明電極を設けた第２の基板との間に、液晶層
を挟持し、第１の基板の外側にバックライトを配置した
液晶表示装置であって、ｎ型薄膜トランジスタとして請
求項１または２記載の薄膜トランジスタを用いたことを
特徴とする。
【００２８】これにより、ｎ型薄膜トランジスタの素子
サイズを小さくし、高精細な液晶表示パネルを実現でき
る。また、薄膜トランジスタに設けられた金属膜がバッ
クライトの光の多結晶シリコン膜への入射を遮断するた
め、バックライト光による光電流の発生を抑制する効果
も得られ、クロストークの発生も抑制でき、液晶表示装
置の表示特性を向上させることができる。
サイズを小さくし、高精細な液晶表示パネルを実現でき
る。また、薄膜トランジスタに設けられた金属膜がバッ
クライトの光の多結晶シリコン膜への入射を遮断するた
め、バックライト光による光電流の発生を抑制する効果
も得られ、クロストークの発生も抑制でき、液晶表示装
置の表示特性を向上させることができる。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。以下で説明する第１お
よび第２の実施の形態では、ｎ型薄膜トランジスタとｐ
型薄膜トランジスタとを有する薄膜集積回路装置につい
て説明する。
て図面を参照しながら説明する。以下で説明する第１お
よび第２の実施の形態では、ｎ型薄膜トランジスタとｐ
型薄膜トランジスタとを有する薄膜集積回路装置につい
て説明する。
【００３０】〔第１の実施の形態〕図１および図３は本
発明の第１の実施の形態の薄膜集積回路装置の製造方法
を示し、図１は同薄膜集積回路装置におけるｎ型薄膜ト
ランジスタの製造工程断面図、図３は同薄膜集積回路装
置におけるｐ型薄膜トランジスタの製造工程断面図であ
る。
発明の第１の実施の形態の薄膜集積回路装置の製造方法
を示し、図１は同薄膜集積回路装置におけるｎ型薄膜ト
ランジスタの製造工程断面図、図３は同薄膜集積回路装
置におけるｐ型薄膜トランジスタの製造工程断面図であ
る。
【００３１】まず図１(a) に示すように、ガラス基板１
１にスパッタ法にてＭｏ・Ｗ合金からなる金属膜３１を
１００ｎｍ形成し、その金属膜３１を島状に加工する。
次にプラズマＣＶＤ法にてバッファー層１２（絶縁層）
となる酸化シリコン膜を４００ｎｍ形成する。その後、
バッファー層１２を形成したガラス基板１１を大気中に
取り出すことなくプラズマＣＶＤ法にて非晶質シリコン
（ａ−Ｓｉ) 膜を５０ｎｍ堆積する。ついでａ−Ｓｉ膜
中の水素を低減するため１Torrの減圧窒素雰囲気下で４
５０℃、６０分の熱処理を行った後、エキシマレーザー
アニールにてａ−Ｓｉ膜１３を多結晶化して多結晶シリ
コン（poly−Ｓｉ）膜１３を形成する。エキシマレーザ
ーは波長３０８ｎｍのＸｅＣｌエキシマレーザーを用
い、照射は真空中、エネルギー密度は３５０ｍＪ／ｃｍ
2 、平均照射数は３５shot/pointである。ａ−Ｓｉ膜を
結晶化してpoly−Ｓｉ膜１３を形成した後、poly−Ｓｉ
膜１３を島状に加工する。本実施の形態では島状のpoly
−Ｓｉ膜１３と同一形状となるように、金属膜３１を加
工している。次に、ゲート絶縁膜１４となる酸化シリコ
ン膜９０ｎｍを形成し、その上に、Ｍｏ・Ｗ合金からな
るゲート電極１５を形成する。以上はｎ型薄膜トランジ
スタの工程について説明しているが、ｐ型薄膜トランジ
スタについては島状の金属膜３１以外は同時に形成さ
れ、ここまでの工程で図３(a) に示されるゲート電極１
５まで形成される。
１にスパッタ法にてＭｏ・Ｗ合金からなる金属膜３１を
１００ｎｍ形成し、その金属膜３１を島状に加工する。
次にプラズマＣＶＤ法にてバッファー層１２（絶縁層）
となる酸化シリコン膜を４００ｎｍ形成する。その後、
バッファー層１２を形成したガラス基板１１を大気中に
取り出すことなくプラズマＣＶＤ法にて非晶質シリコン
（ａ−Ｓｉ) 膜を５０ｎｍ堆積する。ついでａ−Ｓｉ膜
中の水素を低減するため１Torrの減圧窒素雰囲気下で４
５０℃、６０分の熱処理を行った後、エキシマレーザー
アニールにてａ−Ｓｉ膜１３を多結晶化して多結晶シリ
コン（poly−Ｓｉ）膜１３を形成する。エキシマレーザ
ーは波長３０８ｎｍのＸｅＣｌエキシマレーザーを用
い、照射は真空中、エネルギー密度は３５０ｍＪ／ｃｍ
2 、平均照射数は３５shot/pointである。ａ−Ｓｉ膜を
結晶化してpoly−Ｓｉ膜１３を形成した後、poly−Ｓｉ
膜１３を島状に加工する。本実施の形態では島状のpoly
−Ｓｉ膜１３と同一形状となるように、金属膜３１を加
工している。次に、ゲート絶縁膜１４となる酸化シリコ
ン膜９０ｎｍを形成し、その上に、Ｍｏ・Ｗ合金からな
るゲート電極１５を形成する。以上はｎ型薄膜トランジ
スタの工程について説明しているが、ｐ型薄膜トランジ
スタについては島状の金属膜３１以外は同時に形成さ
れ、ここまでの工程で図３(a) に示されるゲート電極１
５まで形成される。
【００３２】続いて図１(a) に示されるｎ型薄膜トラン
ジスタ領域では、ゲート電極１５をマスクとしてＬＤＤ
領域を形成するためｎ型不純物を注入する。ここでは燐
イオンを加速電圧７０ｋｅＶ，ドーズ量１×１０13／ｃ
ｍ2 にて注入した。
ジスタ領域では、ゲート電極１５をマスクとしてＬＤＤ
領域を形成するためｎ型不純物を注入する。ここでは燐
イオンを加速電圧７０ｋｅＶ，ドーズ量１×１０13／ｃ
ｍ2 にて注入した。
【００３３】次に図１(b) に示すように、ｎ型薄膜トラ
ンジスタのＬＤＤ領域を被覆するようにフォトレジスト
２５にて不純物注入用のマスクを形成し、ｎ型薄膜トラ
ンジスタのソースおよびドレイン領域を形成するためｎ
型不純物を注入する。ここでは燐イオンを加速電圧７０
ｋｅＶ，ドーズ量１×１０15／ｃｍ2 にて注入した。図
１(b) において、１３ａはチャネル領域となる真性半導
体領域、１３ｂはＬＤＤ領域となる低濃度ｎ型不純物注
入領域、１３ｃはソースおよびドレイン領域（ＳＤ領
域）となる高濃度ｎ型不純物注入領域である。
ンジスタのＬＤＤ領域を被覆するようにフォトレジスト
２５にて不純物注入用のマスクを形成し、ｎ型薄膜トラ
ンジスタのソースおよびドレイン領域を形成するためｎ
型不純物を注入する。ここでは燐イオンを加速電圧７０
ｋｅＶ，ドーズ量１×１０15／ｃｍ2 にて注入した。図
１(b) において、１３ａはチャネル領域となる真性半導
体領域、１３ｂはＬＤＤ領域となる低濃度ｎ型不純物注
入領域、１３ｃはソースおよびドレイン領域（ＳＤ領
域）となる高濃度ｎ型不純物注入領域である。
【００３４】続いて図１(c) に示すように、ＲＴＡによ
り、注入した不純物の活性化処理を行う。活性化に使用
したＲＴＡ装置は光源がＸｅランプで、ランプパワーは
１４ｋＷ、基板送り速度は１４ｍｍ／秒である。
り、注入した不純物の活性化処理を行う。活性化に使用
したＲＴＡ装置は光源がＸｅランプで、ランプパワーは
１４ｋＷ、基板送り速度は１４ｍｍ／秒である。
【００３５】次に図３(a) に示されるｐ型薄膜トランジ
スタ領域に、ソースおよびドレイン領域を形成するため
ゲート電極１５をマスクとしてｐ型不純物を注入する。
ここでは硼素イオンを加速電圧６０ｋｅＶ，ドーズ量１
×１０14／ｃｍ2 にて注入した。図３(a) において、１
３ｄはチャネル領域となる真性半導体領域、１３ｅはソ
ースおよびドレイン領域（ＳＤ領域）となるｐ型不純物
注入領域である。
スタ領域に、ソースおよびドレイン領域を形成するため
ゲート電極１５をマスクとしてｐ型不純物を注入する。
ここでは硼素イオンを加速電圧６０ｋｅＶ，ドーズ量１
×１０14／ｃｍ2 にて注入した。図３(a) において、１
３ｄはチャネル領域となる真性半導体領域、１３ｅはソ
ースおよびドレイン領域（ＳＤ領域）となるｐ型不純物
注入領域である。
【００３６】次に図１(d) および図３(b) に示されるよ
うに、ｎ型およびｐ型薄膜トランジスタ領域に、層間絶
縁膜１６となる酸化シリコン膜を２００ｎｍ形成する。
層間絶縁膜１６の形成後にｐ型薄膜トランジスタ領域に
注入したｐ型不純物の活性化をＲＴＡまたは熱炉にて行
う。その後、コンタクトホールを開口し、ＴｉとＡｌの
積層膜からなる配線２１，２２を形成する。最後に、窒
化シリコンからなる保護絶縁膜２３を形成し、水素雰囲
気でのアニールを行うことで、poly−Ｓｉ膜１３中の未
結合手を水素にて補償し特性を向上させ薄膜トランジス
タが完成する。アニールは２５０℃〜４００℃の温度範
囲で３０分〜３時間程度行うことが望ましく、ここでは
アニール温度３５０℃，アニール時間１時間を選択し
た。
うに、ｎ型およびｐ型薄膜トランジスタ領域に、層間絶
縁膜１６となる酸化シリコン膜を２００ｎｍ形成する。
層間絶縁膜１６の形成後にｐ型薄膜トランジスタ領域に
注入したｐ型不純物の活性化をＲＴＡまたは熱炉にて行
う。その後、コンタクトホールを開口し、ＴｉとＡｌの
積層膜からなる配線２１，２２を形成する。最後に、窒
化シリコンからなる保護絶縁膜２３を形成し、水素雰囲
気でのアニールを行うことで、poly−Ｓｉ膜１３中の未
結合手を水素にて補償し特性を向上させ薄膜トランジス
タが完成する。アニールは２５０℃〜４００℃の温度範
囲で３０分〜３時間程度行うことが望ましく、ここでは
アニール温度３５０℃，アニール時間１時間を選択し
た。
【００３７】なお、図１(a) と図１(b) のｎ型薄膜トラ
ンジスタ領域への不純物注入時にはｐ型薄膜トランジス
タ領域はフォトレジスト（図示せず）でマスクされ、図
３(a) のｐ型薄膜トランジスタ領域への不純物注入時に
はｎ型薄膜トランジスタ領域はフォトレジスト（図示せ
ず）でマスクされている。
ンジスタ領域への不純物注入時にはｐ型薄膜トランジス
タ領域はフォトレジスト（図示せず）でマスクされ、図
３(a) のｐ型薄膜トランジスタ領域への不純物注入時に
はｎ型薄膜トランジスタ領域はフォトレジスト（図示せ
ず）でマスクされている。
【００３８】以上のように本実施の形態によれば、ｎ型
薄膜トランジスタについて、バッファー層１２を介して
poly−Ｓｉ膜１３の下に金属膜３１を形成しているた
め、ＲＴＡによりｎ型薄膜トランジスタのpoly−Ｓｉ膜
１３に注入した不純物の活性化を行う際、バッファー層
１２下の金属膜３１がＲＴＡによる熱を蓄積する作用を
有する。これにより注入した不純物の活性化が必要なpo
ly−Ｓｉ膜１３の領域には、ＲＴＡのＸｅランプ光の吸
収に加え、バッファー層１２下の金属膜３１からも熱供
給が行われ、効率的に熱が供給されて活性化の効率を高
めることができる。したがって、従来のように活性化の
効率を高めるため、poly−Ｓｉ膜１３の面積を大きくす
ることによる素子サイズの増加や、ＲＴＡのランプパワ
ーを高くしたり照射時間を長くすることによるガラス基
板１１の損傷を防止することができる。
薄膜トランジスタについて、バッファー層１２を介して
poly−Ｓｉ膜１３の下に金属膜３１を形成しているた
め、ＲＴＡによりｎ型薄膜トランジスタのpoly−Ｓｉ膜
１３に注入した不純物の活性化を行う際、バッファー層
１２下の金属膜３１がＲＴＡによる熱を蓄積する作用を
有する。これにより注入した不純物の活性化が必要なpo
ly−Ｓｉ膜１３の領域には、ＲＴＡのＸｅランプ光の吸
収に加え、バッファー層１２下の金属膜３１からも熱供
給が行われ、効率的に熱が供給されて活性化の効率を高
めることができる。したがって、従来のように活性化の
効率を高めるため、poly−Ｓｉ膜１３の面積を大きくす
ることによる素子サイズの増加や、ＲＴＡのランプパワ
ーを高くしたり照射時間を長くすることによるガラス基
板１１の損傷を防止することができる。
【００３９】〔第２の実施の形態〕図２および図３は本
発明の第２の実施の形態の薄膜集積回路装置の製造方法
を示し、図２は同薄膜集積回路装置におけるｎ型薄膜ト
ランジスタの製造工程断面図、図３は同薄膜集積回路装
置におけるｐ型薄膜トランジスタの製造工程断面図であ
る。
発明の第２の実施の形態の薄膜集積回路装置の製造方法
を示し、図２は同薄膜集積回路装置におけるｎ型薄膜ト
ランジスタの製造工程断面図、図３は同薄膜集積回路装
置におけるｐ型薄膜トランジスタの製造工程断面図であ
る。
【００４０】まず図２(a) に示すように、ガラス基板１
１にスパッタ法にてＭｏ・Ｗ合金からなる金属膜３１を
１００ｎｍ形成し、その金属膜３１を島状に加工する。
次にプラズマＣＶＤ法にてバッファー層１２（絶縁層）
となる酸化シリコン膜を４００ｎｍ形成する。その後、
バッファー層１２を形成したガラス基板１１を大気中に
取り出すことなくプラズマＣＶＤ法にて非晶質シリコン
（ａ−Ｓｉ) 膜を５０ｎｍ堆積する。ついでａ−Ｓｉ膜
中の水素を低減するため１Torrの減圧窒素雰囲気下で４
５０℃、６０分の熱処理を行った後、エキシマレーザー
アニールにてａ−Ｓｉ膜１３を多結晶化して多結晶シリ
コン（poly−Ｓｉ）膜１３を形成する。エキシマレーザ
ーは波長３０８ｎｍのＸｅＣｌエキシマレーザーを用
い、照射は真空中、エネルギー密度は３５０ｍＪ／ｃｍ
2 、平均照射数は３５shot/pointである。ａ−Ｓｉ膜を
結晶化してpoly−Ｓｉ膜１３を形成した後、poly−Ｓｉ
膜１３を島状に加工する。本実施の形態では島状のpoly
−Ｓｉ膜１３と同一形状となるように、金属膜３１を加
工している。
１にスパッタ法にてＭｏ・Ｗ合金からなる金属膜３１を
１００ｎｍ形成し、その金属膜３１を島状に加工する。
次にプラズマＣＶＤ法にてバッファー層１２（絶縁層）
となる酸化シリコン膜を４００ｎｍ形成する。その後、
バッファー層１２を形成したガラス基板１１を大気中に
取り出すことなくプラズマＣＶＤ法にて非晶質シリコン
（ａ−Ｓｉ) 膜を５０ｎｍ堆積する。ついでａ−Ｓｉ膜
中の水素を低減するため１Torrの減圧窒素雰囲気下で４
５０℃、６０分の熱処理を行った後、エキシマレーザー
アニールにてａ−Ｓｉ膜１３を多結晶化して多結晶シリ
コン（poly−Ｓｉ）膜１３を形成する。エキシマレーザ
ーは波長３０８ｎｍのＸｅＣｌエキシマレーザーを用
い、照射は真空中、エネルギー密度は３５０ｍＪ／ｃｍ
2 、平均照射数は３５shot/pointである。ａ−Ｓｉ膜を
結晶化してpoly−Ｓｉ膜１３を形成した後、poly−Ｓｉ
膜１３を島状に加工する。本実施の形態では島状のpoly
−Ｓｉ膜１３と同一形状となるように、金属膜３１を加
工している。
【００４１】続いて図２(a) に示すように、ｎ型薄膜ト
ランジスタのチャネル領域およびＬＤＤ領域を被覆する
ようにフォトレジスト２５にて不純物注入用のマスクを
形成し、ｎ型薄膜トランジスタのソースおよびドレイン
領域を形成するためｎ型不純物を注入する。ここでは燐
イオンを加速電圧７０ｋｅＶ，ドーズ量１×１０15／ｃ
ｍ2 にて注入した。
ランジスタのチャネル領域およびＬＤＤ領域を被覆する
ようにフォトレジスト２５にて不純物注入用のマスクを
形成し、ｎ型薄膜トランジスタのソースおよびドレイン
領域を形成するためｎ型不純物を注入する。ここでは燐
イオンを加速電圧７０ｋｅＶ，ドーズ量１×１０15／ｃ
ｍ2 にて注入した。
【００４２】次に、図２(b) に示すように、ゲート絶縁
膜１４となる酸化シリコン膜９０ｎｍを形成し、その上
にＭｏ・Ｗ合金からなるゲート電極１５を形成する。以
上はｎ型薄膜トランジスタの工程について説明している
が、ｐ型薄膜トランジスタについては島状の金属膜３１
の形成とｎ型不純物の注入以外のものは同時に形成さ
れ、ここまでの工程で図３(a) に示されるゲート電極１
５まで形成される。
膜１４となる酸化シリコン膜９０ｎｍを形成し、その上
にＭｏ・Ｗ合金からなるゲート電極１５を形成する。以
上はｎ型薄膜トランジスタの工程について説明している
が、ｐ型薄膜トランジスタについては島状の金属膜３１
の形成とｎ型不純物の注入以外のものは同時に形成さ
れ、ここまでの工程で図３(a) に示されるゲート電極１
５まで形成される。
【００４３】続いて図２(b) に示すように、ＲＴＡによ
り、ｎ型薄膜トランジスタのソースおよびドレイン領域
に注入した不純物の活性化処理を行う。活性化に使用し
たＲＴＡ装置は光源がＸｅランプで、ランプパワーは１
４ｋＷ、基板送り速度は１４ｍｍ／秒である。
り、ｎ型薄膜トランジスタのソースおよびドレイン領域
に注入した不純物の活性化処理を行う。活性化に使用し
たＲＴＡ装置は光源がＸｅランプで、ランプパワーは１
４ｋＷ、基板送り速度は１４ｍｍ／秒である。
【００４４】次に図３(a) に示されるｐ型薄膜トランジ
スタ領域に、ソースおよびドレイン領域を形成するため
ゲート電極１５をマスクとしてｐ型不純物を注入する。
ここでは硼素イオンを加速電圧６０ｋｅＶ，ドーズ量１
×１０14／ｃｍ2 にて注入した。
スタ領域に、ソースおよびドレイン領域を形成するため
ゲート電極１５をマスクとしてｐ型不純物を注入する。
ここでは硼素イオンを加速電圧６０ｋｅＶ，ドーズ量１
×１０14／ｃｍ2 にて注入した。
【００４５】次に図２(c) に示すように、ｎ型薄膜トラ
ンジスタ領域で、ゲート電極１５をマスクとしてＬＤＤ
領域を形成するためｎ型不純物を注入する。ここでは燐
イオンを加速電圧７０ｋｅＶ，ドーズ量１×１０13／ｃ
ｍ2 にて注入した。図２(b)，(c) において、１３ａは
チャネル領域となる真性半導体領域、１３ｂはＬＤＤ領
域となる低濃度ｎ型不純物注入領域、１３ｃはソースお
よびドレイン領域（ＳＤ領域）となる高濃度ｎ型不純物
注入領域である。
ンジスタ領域で、ゲート電極１５をマスクとしてＬＤＤ
領域を形成するためｎ型不純物を注入する。ここでは燐
イオンを加速電圧７０ｋｅＶ，ドーズ量１×１０13／ｃ
ｍ2 にて注入した。図２(b)，(c) において、１３ａは
チャネル領域となる真性半導体領域、１３ｂはＬＤＤ領
域となる低濃度ｎ型不純物注入領域、１３ｃはソースお
よびドレイン領域（ＳＤ領域）となる高濃度ｎ型不純物
注入領域である。
【００４６】次に図２(d) および図３(b) に示されるよ
うに、ｎ型およびｐ型薄膜トランジスタ領域に、層間絶
縁膜１６となる酸化シリコン膜を２００ｎｍ形成する。
層間絶縁膜１６の形成後に、ｎ型薄膜トランジスタ領域
にＬＤＤ領域を形成するために注入したｎ型不純物の活
性化をＲＴＡまたは熱炉にて行う。その後、コンタクト
ホールを開口し、ＴｉとＡｌの積層膜からなる配線２
１，２２を形成する。最後に、窒化シリコンからなる保
護絶縁膜２３を形成し、水素雰囲気でのアニールを行う
ことで、poly−Ｓｉ膜１３中の未結合手を水素にて補償
し特性を向上させ薄膜トランジスタが完成する。アニー
ルは２５０℃〜４００℃の温度範囲で３０分〜３時間程
度行うことが望ましく、ここではアニール温度３５０
℃，アニール時間１時間を選択した。
うに、ｎ型およびｐ型薄膜トランジスタ領域に、層間絶
縁膜１６となる酸化シリコン膜を２００ｎｍ形成する。
層間絶縁膜１６の形成後に、ｎ型薄膜トランジスタ領域
にＬＤＤ領域を形成するために注入したｎ型不純物の活
性化をＲＴＡまたは熱炉にて行う。その後、コンタクト
ホールを開口し、ＴｉとＡｌの積層膜からなる配線２
１，２２を形成する。最後に、窒化シリコンからなる保
護絶縁膜２３を形成し、水素雰囲気でのアニールを行う
ことで、poly−Ｓｉ膜１３中の未結合手を水素にて補償
し特性を向上させ薄膜トランジスタが完成する。アニー
ルは２５０℃〜４００℃の温度範囲で３０分〜３時間程
度行うことが望ましく、ここではアニール温度３５０
℃，アニール時間１時間を選択した。
【００４７】なお、図２(a) と図２(c) のｎ型薄膜トラ
ンジスタ領域への不純物注入時にはｐ型薄膜トランジス
タ領域はフォトレジスト（図示せず）でマスクされ、図
３(a) のｐ型薄膜トランジスタ領域への不純物注入時に
はｎ型薄膜トランジスタ領域はフォトレジスト（図示せ
ず）でマスクされている。
ンジスタ領域への不純物注入時にはｐ型薄膜トランジス
タ領域はフォトレジスト（図示せず）でマスクされ、図
３(a) のｐ型薄膜トランジスタ領域への不純物注入時に
はｎ型薄膜トランジスタ領域はフォトレジスト（図示せ
ず）でマスクされている。
【００４８】以上のように本実施の形態によれば、第１
の実施の形態同様、ｎ型薄膜トランジスタについて、バ
ッファー層１２を介してpoly−Ｓｉ膜１３の下に金属膜
３１を形成しているため、ＲＴＡによりｎ型薄膜トラン
ジスタのpoly−Ｓｉ膜１３に注入した不純物の活性化を
行う際、その活性化の効率を高めることができ、従来の
ように、poly−Ｓｉ膜１３の面積を大きくすることによ
る素子サイズの増加や、ＲＴＡのランプパワーを高くし
たり照射時間を長くすることによるガラス基板１１の損
傷を防止することができる。
の実施の形態同様、ｎ型薄膜トランジスタについて、バ
ッファー層１２を介してpoly−Ｓｉ膜１３の下に金属膜
３１を形成しているため、ＲＴＡによりｎ型薄膜トラン
ジスタのpoly−Ｓｉ膜１３に注入した不純物の活性化を
行う際、その活性化の効率を高めることができ、従来の
ように、poly−Ｓｉ膜１３の面積を大きくすることによ
る素子サイズの増加や、ＲＴＡのランプパワーを高くし
たり照射時間を長くすることによるガラス基板１１の損
傷を防止することができる。
【００４９】上記の第１および第２の実施の形態におけ
る製造方法により作製されたｎ型薄膜トランジスタで
は、移動度１５０ｃｍ2 ／Ｖ・ｓｅｃ、しきい値Ｖth＝
２．０Ｖという優れた特性が得られ、ｎ型薄膜トランジ
スタの諸特性を向上することができた。
る製造方法により作製されたｎ型薄膜トランジスタで
は、移動度１５０ｃｍ2 ／Ｖ・ｓｅｃ、しきい値Ｖth＝
２．０Ｖという優れた特性が得られ、ｎ型薄膜トランジ
スタの諸特性を向上することができた。
【００５０】なお、上記第１および第２の実施の形態で
は、ｎ型薄膜トランジスタとｐ型薄膜トランジスタとを
有する薄膜集積回路装置について説明したが、ｎ型薄膜
トランジスタのみの構成について、図１，図２に示され
る構成およびその製造方法を適用することで、前述の効
果が得られることは言うまでもない。また、上記実施の
形態のように、ｎ型薄膜トランジスタにＬＤＤ領域を設
けることによりリーク電流の低減の効果を得ることがで
きる。
は、ｎ型薄膜トランジスタとｐ型薄膜トランジスタとを
有する薄膜集積回路装置について説明したが、ｎ型薄膜
トランジスタのみの構成について、図１，図２に示され
る構成およびその製造方法を適用することで、前述の効
果が得られることは言うまでもない。また、上記実施の
形態のように、ｎ型薄膜トランジスタにＬＤＤ領域を設
けることによりリーク電流の低減の効果を得ることがで
きる。
【００５１】また、上記第１および第２の実施の形態で
は、島状のpoly−Ｓｉ膜１３の直下に同じ大きさの島状
の金属膜３１を形成したが、金属膜３１がpoly−Ｓｉ膜
１３と同じかそれよりも若干大きい形状で、金属膜３１
の形成領域内にpoly−Ｓｉ膜１３が形成されてあれば、
金属膜３１がＲＴＡにより吸収した熱をpoly−Ｓｉ膜１
３に効果的に供給することができる。
は、島状のpoly−Ｓｉ膜１３の直下に同じ大きさの島状
の金属膜３１を形成したが、金属膜３１がpoly−Ｓｉ膜
１３と同じかそれよりも若干大きい形状で、金属膜３１
の形成領域内にpoly−Ｓｉ膜１３が形成されてあれば、
金属膜３１がＲＴＡにより吸収した熱をpoly−Ｓｉ膜１
３に効果的に供給することができる。
【００５２】また、金属膜３１の材料としては、高耐熱
性と高吸熱性の点から、高融点で熱容量の大きい金属材
料が望ましく、第１および第２の実施の形態のようにゲ
ート電極１５と同一材料とすることにより、金属膜３１
とゲート電極１５の形成膜を同一の装置で形成できる。
性と高吸熱性の点から、高融点で熱容量の大きい金属材
料が望ましく、第１および第２の実施の形態のようにゲ
ート電極１５と同一材料とすることにより、金属膜３１
とゲート電極１５の形成膜を同一の装置で形成できる。
【００５３】また、第１および第２の実施の形態では、
ＲＴＡによるｎ型不純物の活性化処理を行うのに、ＲＴ
Ａによるランプ光をガラス基板１１の表面側から照射す
るようにしたが、さらにガラス基板１１の裏面側からも
照射するようにし、両面から照射することにより、活性
化の効率をさらにより高めることができる。
ＲＴＡによるｎ型不純物の活性化処理を行うのに、ＲＴ
Ａによるランプ光をガラス基板１１の表面側から照射す
るようにしたが、さらにガラス基板１１の裏面側からも
照射するようにし、両面から照射することにより、活性
化の効率をさらにより高めることができる。
【００５４】また、図１および図２のｎ型薄膜トランジ
スタを液晶表示装置の画素電極のスイッチング素子とし
て用いた場合、すなわち複数の画素電極とこの各画素電
極に接続された複数のｎ型薄膜トランジスタとを設けた
第１の基板と、画素電極と対向配置する透明電極を設け
た第２の基板との間に、液晶層を挟持して液晶表示パネ
ルを構成し、この液晶表示パネルの第１の基板の外側に
バックライトを配置した液晶表示装置において、ｎ型薄
膜トランジスタとして図１や図２の薄膜トランジスタを
用いることにより、ｎ型薄膜トランジスタの素子サイズ
を小さくし、高精細な液晶表示パネルを実現できる。ま
た、薄膜トランジスタに設けられた金属膜がバックライ
ト光の多結晶シリコン膜への入射を遮断するため、バッ
クライト光による光電流の発生を抑制する効果も得ら
れ、クロストークの発生も抑制でき、液晶表示装置の表
示特性を向上させることができる。
スタを液晶表示装置の画素電極のスイッチング素子とし
て用いた場合、すなわち複数の画素電極とこの各画素電
極に接続された複数のｎ型薄膜トランジスタとを設けた
第１の基板と、画素電極と対向配置する透明電極を設け
た第２の基板との間に、液晶層を挟持して液晶表示パネ
ルを構成し、この液晶表示パネルの第１の基板の外側に
バックライトを配置した液晶表示装置において、ｎ型薄
膜トランジスタとして図１や図２の薄膜トランジスタを
用いることにより、ｎ型薄膜トランジスタの素子サイズ
を小さくし、高精細な液晶表示パネルを実現できる。ま
た、薄膜トランジスタに設けられた金属膜がバックライ
ト光の多結晶シリコン膜への入射を遮断するため、バッ
クライト光による光電流の発生を抑制する効果も得ら
れ、クロストークの発生も抑制でき、液晶表示装置の表
示特性を向上させることができる。
【００５５】
【発明の効果】以上のように本発明によれば、ｎ型薄膜
トランジスタの多結晶シリコン膜の下に絶縁層を介して
金属膜を形成しているため、多結晶シリコン膜のソース
およびドレイン領域のｎ型不純物のアニールによる活性
化を行う際、多結晶シリコン膜の下の金属膜にアニール
による熱が吸収蓄積され、その熱が多結晶シリコン膜に
対して相乗的に作用し、活性化の効率を高めることがで
きる。したがって、従来のように活性化の効率を高める
ため、多結晶シリコン膜の面積を大きくすることによる
素子サイズの増加や、アニールのランプパワーを高くし
たり照射時間を長くすることによるガラス基板の損傷を
防止することができる。
トランジスタの多結晶シリコン膜の下に絶縁層を介して
金属膜を形成しているため、多結晶シリコン膜のソース
およびドレイン領域のｎ型不純物のアニールによる活性
化を行う際、多結晶シリコン膜の下の金属膜にアニール
による熱が吸収蓄積され、その熱が多結晶シリコン膜に
対して相乗的に作用し、活性化の効率を高めることがで
きる。したがって、従来のように活性化の効率を高める
ため、多結晶シリコン膜の面積を大きくすることによる
素子サイズの増加や、アニールのランプパワーを高くし
たり照射時間を長くすることによるガラス基板の損傷を
防止することができる。
【００５６】さらに、この構成の薄膜トランジスタをＴ
ＦＴ型の液晶表示装置に用いることにより、薄膜トラン
ジスタの素子サイズを小さくし、高精細な液晶表示パネ
ルを実現できる。また、薄膜トランジスタに設けられた
金属膜がバックライトの光の多結晶シリコン膜への入射
を遮断するため、バックライト光による光電流の発生を
抑制する効果も得られ、クロストークの発生も抑制で
き、液晶表示装置の表示特性を向上させることができ
る。
ＦＴ型の液晶表示装置に用いることにより、薄膜トラン
ジスタの素子サイズを小さくし、高精細な液晶表示パネ
ルを実現できる。また、薄膜トランジスタに設けられた
金属膜がバックライトの光の多結晶シリコン膜への入射
を遮断するため、バックライト光による光電流の発生を
抑制する効果も得られ、クロストークの発生も抑制で
き、液晶表示装置の表示特性を向上させることができ
る。
【００５７】このように本発明は、薄膜トランジスタの
特性および信頼性を向上させ、さらにはＴＦＴ型液晶表
示装置の表示特性も向上させることができる。
特性および信頼性を向上させ、さらにはＴＦＴ型液晶表
示装置の表示特性も向上させることができる。
【図１】本発明の第１の実施の形態における薄膜集積回
路装置が有するｎ型薄膜トランジスタの製造工程断面
図。
路装置が有するｎ型薄膜トランジスタの製造工程断面
図。
【図２】本発明の第２の実施の形態における薄膜集積回
路装置が有するｎ型薄膜トランジスタの製造工程断面
図。
路装置が有するｎ型薄膜トランジスタの製造工程断面
図。
【図３】本発明の第１，第２の実施の形態における薄膜
集積回路装置が有するｐ型薄膜トランジスタの製造工程
断面図。
集積回路装置が有するｐ型薄膜トランジスタの製造工程
断面図。
【図４】従来の薄膜トランジスタの製造工程断面図。
１１ ガラス基板 １２ バッファー層 １３ 多結晶シリコン膜 １３ａ 真性半導体領域 １３ｂ 低濃度ｎ型不純物注入領域 １３ｃ 高濃度ｎ型不純物注入領域 １３ｄ 真性半導体領域 １３ｅ ｐ型不純物注入領域 １４ ゲート絶縁膜 １５ ゲート電極 １６ 層間絶縁膜 ２１，２２ 配線 ２３ 保護絶縁膜 ２５ フォトレジスト ３１ 金属膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１７Ｍ ６２７Ｆ Ｆターム(参考） 2H092 GA59 JA25 JA36 JA40 JA44 JA46 KA04 KA07 KA10 KA15 MA03 MA27 MA29 MA30 NA27 PA09 5F110 AA01 AA06 AA08 AA13 AA17 AA19 BB01 BB04 CC02 DD02 DD12 DD13 DD24 EE06 FF02 GG02 GG13 GG25 GG26 GG35 GG45 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL11 HM15 NN03 NN04 NN23 NN24 NN43 NN45 NN54 PP02 PP03 PP04 PP05 PP10 PP13 PP29 PP35 QQ09 QQ11 QQ24
Claims (13)
- 【請求項１】 ガラス基板上に絶縁層を介して島状の多
結晶シリコン膜を形成し、前記多結晶シリコン膜上にゲ
ート絶縁膜を介してゲート電極を形成し、前記多結晶シ
リコン膜にソースおよびドレイン領域を形成した薄膜ト
ランジスタであって、 前記多結晶シリコン膜の下に前記絶縁層を介して金属膜
を設けたことを特徴とする薄膜トランジスタ。 - 【請求項２】 金属膜は、島状の多結晶シリコン膜と同
じ大きさまたはそれよりも若干大きい形状であることを
特徴とする請求項１記載の薄膜トランジスタ。 - 【請求項３】 ガラス基板上に絶縁層を介して島状の多
結晶シリコン膜を形成し、前記多結晶シリコン膜上にゲ
ート絶縁膜を介してゲート電極を形成し、前記多結晶シ
リコン膜にソースおよびドレイン領域を形成した薄膜ト
ランジスタの製造方法であって、 前記絶縁層を形成する前に、前記ガラス基板上に金属膜
を形成する工程と、 前記ソースおよびドレイン領域を形成するための不純物
を注入する工程と、 紫外域から赤外域までの広波長域の非可干渉性の光を発
する光源を用いてアニールすることにより前記不純物の
活性化処理を行う工程とを含むことを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項４】 金属膜は、島状の多結晶シリコン膜と同
じ大きさまたはそれよりも若干大きい形状に形成するこ
とを特徴とする請求項３記載の薄膜トランジスタの製造
方法。 - 【請求項５】 金属膜とゲート電極とを同一材料で形成
することを特徴とする請求項３または４記載の薄膜トラ
ンジスタの製造方法。 - 【請求項６】 アニールはガラス基板の両面に光を照射
することを特徴とする請求項３，４または５記載の薄膜
トランジスタの製造方法。 - 【請求項７】 ガラス基板上に絶縁層を介して島状の多
結晶シリコン膜を形成し、前記多結晶シリコン膜上にゲ
ート絶縁膜を介してゲート電極を形成し、前記多結晶シ
リコン膜にソースおよびドレイン領域を形成したｎ型お
よびｐ型の薄膜トランジスタを備えた薄膜集積回路装置
であって、 前記ｎ型薄膜トランジスタの多結晶シリコン膜の下に前
記絶縁層を介して金属膜を設けたことを特徴とする薄膜
集積回路装置。 - 【請求項８】 金属膜は、ｎ型薄膜トランジスタの島状
の多結晶シリコン膜と同じ大きさまたはそれよりも若干
大きい形状であることを特徴とする請求項７記載の薄膜
集積回路装置。 - 【請求項９】 ガラス基板上に絶縁層を介して島状の多
結晶シリコン膜を形成し、前記多結晶シリコン膜上にゲ
ート絶縁膜を介してゲート電極を形成し、前記多結晶シ
リコン膜にソースおよびドレイン領域を形成したｎ型お
よびｐ型の薄膜トランジスタを備えた薄膜集積回路装置
の製造方法であって、 前記絶縁層を形成する前に、前記ｎ型薄膜トランジスタ
形成領域のガラス基板上に金属膜を形成するとともに、 前記ｎ型薄膜トランジスタのソースおよびドレイン領域
を形成するためのｎ型不純物を注入した後で、かつ前記
ｐ型薄膜トランジスタのソースおよびドレイン領域を形
成するためのｐ型不純物を注入する前に、紫外域から赤
外域までの広波長域の非可干渉性の光を発する光源を用
いてアニールすることにより前記ｎ型不純物の活性化処
理を行うことを特徴とする薄膜集積回路装置の製造方
法。 - 【請求項１０】 金属膜は、ｎ型薄膜トランジスタの島
状の多結晶シリコン膜と同じ大きさまたはそれよりも若
干大きい形状に形成することを特徴とする請求項９記載
の薄膜集積回路装置の製造方法。 - 【請求項１１】 金属膜とゲート電極とを同一材料で形
成することを特徴とする請求項９または１０記載の薄膜
集積回路装置の製造方法。 - 【請求項１２】 アニールはガラス基板の両面に光を照
射することを特徴とする請求項９，１０または１１記載
の薄膜集積回路装置の製造方法。 - 【請求項１３】 複数の画素電極とこの各画素電極に接
続された複数のｎ型薄膜トランジスタとを設けた第１の
基板と、前記画素電極と対向配置する透明電極を設けた
第２の基板との間に、液晶層を挟持し、前記第１の基板
の外側にバックライトを配置した液晶表示装置であっ
て、 前記ｎ型薄膜トランジスタとして請求項１または２記載
の薄膜トランジスタを用いたことを特徴とする液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27409299A JP2001102585A (ja) | 1999-09-28 | 1999-09-28 | 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27409299A JP2001102585A (ja) | 1999-09-28 | 1999-09-28 | 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001102585A true JP2001102585A (ja) | 2001-04-13 |
Family
ID=17536881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27409299A Pending JP2001102585A (ja) | 1999-09-28 | 1999-09-28 | 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001102585A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020077278A (ko) * | 2001-03-30 | 2002-10-11 | 산요 덴키 가부시키가이샤 | 반도체 장치 및 액티브 매트릭스형 표시 장치 |
| KR20020082346A (ko) * | 2001-04-23 | 2002-10-31 | 학교법인 경희대학교 | 다결정 실리콘의 저온 불순물 활성화를 위한 자외선열처리 방법 |
| JP2003017505A (ja) * | 2001-04-23 | 2003-01-17 | Toshiba Corp | 多結晶シリコン薄膜トランジスタの製造方法 |
| US7288480B2 (en) | 2004-04-23 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device |
| US7323368B2 (en) | 2002-09-20 | 2008-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and heat treatment method |
| KR100812473B1 (ko) | 2002-07-05 | 2008-03-10 | 샤프 가부시키가이샤 | 박막 트랜지스터 장치 및 그 제조 방법, 및 그것을 구비한박막 트랜지스터 기판 및 표시 장치 |
| US7605023B2 (en) | 2002-08-29 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for a semiconductor device and heat treatment method therefor |
-
1999
- 1999-09-28 JP JP27409299A patent/JP2001102585A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020077278A (ko) * | 2001-03-30 | 2002-10-11 | 산요 덴키 가부시키가이샤 | 반도체 장치 및 액티브 매트릭스형 표시 장치 |
| KR20020082346A (ko) * | 2001-04-23 | 2002-10-31 | 학교법인 경희대학교 | 다결정 실리콘의 저온 불순물 활성화를 위한 자외선열처리 방법 |
| JP2003017505A (ja) * | 2001-04-23 | 2003-01-17 | Toshiba Corp | 多結晶シリコン薄膜トランジスタの製造方法 |
| KR100812473B1 (ko) | 2002-07-05 | 2008-03-10 | 샤프 가부시키가이샤 | 박막 트랜지스터 장치 및 그 제조 방법, 및 그것을 구비한박막 트랜지스터 기판 및 표시 장치 |
| US7605023B2 (en) | 2002-08-29 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for a semiconductor device and heat treatment method therefor |
| US7323368B2 (en) | 2002-09-20 | 2008-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and heat treatment method |
| US7608492B2 (en) | 2002-09-20 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and heat treatment method |
| US7288480B2 (en) | 2004-04-23 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device |
| US7923778B2 (en) | 2004-04-23 | 2011-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7384860B2 (en) | Method of manufacturing a semiconductor device | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| KR100862547B1 (ko) | 표시 장치 | |
| US8247273B2 (en) | Semiconductor device provided with thin film transistor and method for manufacturing the semiconductor device | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| US7670885B2 (en) | Thin-film semiconductor device and method for manufacturing the same | |
| JP2004079735A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001102585A (ja) | 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置 | |
| JP2001250777A (ja) | 半導体装置の作製方法 | |
| JP3107345B2 (ja) | 半導体装置の製造方法 | |
| JP3861997B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1026772A (ja) | 集積回路およびアクティブマトリクス基板の製造方法 | |
| JP3338182B2 (ja) | 半導体装置の作製方法 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
| JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
| JP3338434B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2001156295A (ja) | 半導体装置の作製方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3493160B2 (ja) | 半導体装置の作製方法 | |
| JP2005183869A (ja) | 半導体薄膜の製造方法 | |
| JP2002353240A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| JP2004103841A (ja) | 半導体装置の製造方法、半導体装置、アクティブマトリクス基板、電気光学装置 | |
| JP2002270843A (ja) | 薄膜トランジスタの製造方法、不純物の活性化方法及び薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051220 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061116 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071127 |