JP2008147207A

JP2008147207A - 薄膜トランジスタ基板

Info

Publication number: JP2008147207A
Application number: JP2006328906A
Authority: JP
Inventors: Koji Ichimura; 公二市村; Yasuki Naito; 安紀内藤
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2006-12-06
Filing date: 2006-12-06
Publication date: 2008-06-26

Abstract

【課題】寸法安定性に乏しいプラスチック基材を用いて薄膜トランジスタ基板を製造する際に加わる熱や雰囲気によっても、薄膜トランジスタを構成する電極や半導体薄膜にクラックが生じることがなく且つ剥離し難い薄膜トランジスタ基板を提供する。
【解決手段】プラスチック基材１０と、プラスチック基材１０上に形成された無機材料からなる圧縮応力膜１２と、圧縮応力膜１２上に形成された金属電極膜１５又は半導体薄膜１３とを少なくとも有するようにして、上記課題を解決した。このとき、圧縮応力膜１２の応力値が０．０５ＧＰａ以上、１．０ＧＰａ以下の絶対値を有することが好ましく、圧縮応力膜１２が酸化ケイ素膜、窒化ケイ素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸窒化アルミニウム膜及び酸窒化ケイ素の群から選択されるいずれかであることが好ましい。
【選択図】図５

Description

本発明は、薄膜トランジスタ基板に関し、更に詳しくは、プラスチック基材を有する薄膜トランジスタ基板において、薄膜トランジスタを構成する金属電極膜又は半導体薄膜にクラックが生じることがなく且つ剥離し難い薄膜トランジスタ基板に関する。

アクティブマトリクス駆動型の表示装置において、ポリシリコン薄膜トランジスタ（以下、ＴＦＴという。）は、個々の画素に設けられるスイッチング素子や、表示装置のディスプレイ基板上の周辺回路を構成する回路素子等として利用されている。アクティブマトリクス駆動型の表示装置の一つである液晶ディスプレイパネルは、携帯電話やＰＤＡ等のモバイルディスプレイ用途に使用されることが多く、さらなる軽量化や耐衝撃性を有するＴＦＴ基板が望まれている。特に近年においては、ガラス基材の代わりにプラスチック基材を用いたＴＦＴ基板が提案されている。

プラスチック基材を用いたＴＦＴ基板の作製方法としては、主に２種類の作製方法が知られている。一つは、ガラス基材上に従来の技術でＴＦＴを作製し、その後、ガラス基材からＴＦＴを剥離し、剥離したＴＦＴをプラスチック基材に接着する方法である。この方法は、ガラス基材上にＴＦＴを作製するという従来技術を使用できることから、高い性能を有するＴＦＴを作製できるが、剥離や接着という複雑なプロセスが加わるので、製造コストの上昇が避けられないという難点がある。他の一つは、プラスチック基材を用い、そのプラスチック基材上に直接ＴＦＴを作製する方法である（例えば、特許文献１，２を参照）。
特開２０００−６８５１８号公報（段落番号００１７）特開２０００−１８８４０２号公報（段落番号００２８）

プラスチック基材上に直接ＴＦＴを作製する方法では、ガラス基材に比べて線膨張係数が大きく寸法安定性に乏しいプラスチック基材を用いることから、ＴＦＴ基板の製造工程中に加わる熱によってプラスチック基材が伸び易く、また、ＴＦＴ基板の製造工程としてプラスチック基材に適した低温プロセスを開発した場合であっても、水分の乾燥等で用いる低い温度（例えば１５０℃）でも伸び易い。また、洗浄工程等のように水を使用した場合には、膨潤によりプラスチック基材が伸びてしまうことがある。

ところで、ＴＦＴのほとんどは無機材料からなる電極や半導体薄膜により構成されるが、これらの膜は引張応力を有するものがほとんどであると共にプラスチック基材のような伸縮性を持たないため、熱や水分でプラスチック基材が伸びると、電極や半導体薄膜はプラスチック基材の伸びに追従できず、応力が集中してクラックが生じたり、最悪の場合には膜が剥離する場合がある。

本発明は、上記課題を解決するためになされたものであって、その目的は、寸法安定性に乏しいプラスチック基材を用いて薄膜トランジスタ基板を製造する際に加わる熱や雰囲気によっても、薄膜トランジスタを構成する電極や半導体薄膜にクラックが生じることがなく且つ剥離し難い薄膜トランジスタ基板を提供することにある。

本発明者は上記問題を解決するための検討を行っている過程で、プラスチック基材上に圧縮応力膜を形成したとき、薄膜トランジスタ基板の製造時に熱や水分が加わってプラスチック基材が伸びた場合であっても、電極や半導体薄膜にクラックが生じることがなく且つ剥離し難い現象が生じることを発見し、その知見に基づいて本発明を完成させた。

すなわち、本発明の薄膜トランジスタ基板は、プラスチック基材と、該プラスチック基材上に形成された無機材料からなる圧縮応力膜と、該圧縮応力膜上に形成された金属電極膜又は半導体薄膜とを少なくとも有することを特徴とする。

この発明によれば、プラスチック基材上に無機材料からなる圧縮応力膜を形成し、その上に引張応力を有する金属電極膜又は半導体薄膜を形成したので、その圧縮応力膜と金属電極膜又は半導体薄膜とで応力相殺が起こり、圧縮応力膜と金属電極膜又は半導体薄膜とからなる積層膜としてのトータル応力が小さくなる。その結果、薄膜トランジスタ基板の製造時に熱や水分が加わってプラスチック基材が伸びてそのプラスチック基材に圧縮応力が生じた場合であっても、トータル応力が小さくなった積層膜は、圧縮応力を生じたプラスチック基材上で応力集中を起こさず、金属電極膜や半導体薄膜にクラックや剥離が生じない。さらに、無機材料からなる圧縮応力膜と引張応力を有する金属電極膜又は半導体薄膜との積層膜はいわば無機積層膜であるので、有機材料からなるプラスチック基材上に金属電極膜や半導体薄膜を形成する場合に比べて、圧縮応力膜と金属電極膜又は半導体薄膜との密着性が優れている。その結果、薄膜トランジスタ基板の製造時に熱や水分が加わってプラスチック基材が多少伸びた場合であっても、金属電極膜や半導体薄膜にクラックや剥離が生じない。

本発明の薄膜トランジスタ基板において、前記圧縮応力膜の応力値が０．０５ＧＰａ以上、１．０ＧＰａ以下の絶対値を有することが好ましい。

この発明によれば、圧縮応力膜の応力値が上記範囲内であるので、その上に形成される金属電極膜又は半導体薄膜の引張応力が多様な値であっても、圧縮応力膜と引張応力を有する金属電極膜又は半導体薄膜とからなる積層膜としてのトータル応力を小さくすることができ、特に応力値が大きい圧縮応力膜を形成すれば、圧縮応力膜と金属電極膜又は半導体薄膜とからなる積層膜の応力を全体として圧縮応力にすることができる。その結果、薄膜トランジスタ基板の製造時に熱や水分が加わってプラスチック基材が伸びてそのプラスチック基材に圧縮応力が生じた場合であっても、その上に設けられた積層膜は応力が小さく又は圧縮応力膜になっているので、その積層膜は、圧縮応力を生じたプラスチック基材上で応力集中を起こさず、金属電極膜や半導体薄膜にクラックや剥離が生じない。

本発明の薄膜トランジスタ基板においては、（ａ）前記圧縮応力膜が、酸化ケイ素膜、窒化ケイ素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸窒化アルミニウム膜及び酸窒化ケイ素膜の群から選択されるいずれかであることが好ましく、（ｂ）前記金属電極膜が銅膜、アルミニウム膜、モリブデン膜又はクロム膜であることが好ましく、前記半導体薄膜が多結晶シリコン又は非晶質シリコンであることが好ましい。

なお、圧縮応力とは、形成された膜が伸びようとする力であり、引張応力とは、形成された膜が縮もうとする力である。

本発明の薄膜トランジスタ基板によれば、圧縮応力膜と引張応力を有する金属電極膜又は半導体薄膜とで応力相殺が起こり、圧縮応力膜と金属電極膜又は半導体薄膜とからなる積層膜としてのトータル応力が小さくなるので、薄膜トランジスタ基板の製造時に熱や水分が加わってプラスチック基材が伸びてそのプラスチック基材に圧縮応力が生じた場合であっても、トータル応力が小さくなった積層膜は、圧縮応力を生じたプラスチック基材上で応力集中を起こさず、金属電極膜や半導体薄膜にクラックや剥離が生じない。さらに、本発明の薄膜トランジスタ基板は、無機材料からなる圧縮応力膜と引張応力を有する金属電極膜又は半導体薄膜との密着性が優れているので、薄膜トランジスタ基板の製造時に熱や水分が加わってプラスチック基材が多少伸びた場合であっても、金属電極膜や半導体薄膜にクラックや剥離が生じ難い。

こうした本発明の薄膜トランジスタ基板は、製造歩留まりが向上し、さらに例えば有機ＥＬ素子等と組み合わせればフレキシブルなディスプレイを設計することも可能となる。

以下、本発明の薄膜トランジスタ基板について詳細に説明する。図１は、本発明の薄膜トランジスタ基板のＴＦＴ素子部の一例を示す模式断面図であり、図２は、本発明の薄膜トランジスタ基板のＴＦＴ素子部の他の例を示す模式断面図である。また、図３及び図４は、本発明の薄膜トランジスタ基板の製造工程を示す説明図である。また、図５は、プラスチック基材上に形成された圧縮応力膜と引張応力を有する金属電極膜又は半導体薄膜の作用を説明するための模式図である。なお、本発明は図面の形態や以下の実施形態に限定されるものではない。

本発明の薄膜トランジスタ基板は、図１及び図２に示すＴＦＴ素子部１を含むものであって、プラスチック基材１０と、プラスチック基材１０上に形成された圧縮応力膜１２と、圧縮応力膜１２上に形成された引張応力を有する金属電極膜１５又は半導体薄膜１３とを少なくとも有するものである。こうした薄膜トランジスタ基板は、例えばアクティブマトリックス駆動型の表示装置を構成するディスプレイパネルとして利用可能である。なお、図５中では、引張応力を有する金属電極膜１５又は半導体薄膜１３を引張応力膜５０として示しているが、図１〜図４では金属電極膜１５又は半導体薄膜１３として示し、引張応力膜５０としては示していない。

より詳しくは、図１に示すＴＦＴ素子部１は、プラスチック基材１０と、プラスチック基材１０上に形成された無機密着膜１１と、無機密着膜１１上に形成された無機材料からなる圧縮応力膜１２と、圧縮応力膜１２上に形成されたポリシリコン膜１３（ソース側拡散膜１３ｓ、チャネル膜１３ｃ及びドレイン側拡散膜１３ｄ）と、そのポリシリコン膜１３上に形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に、又はゲート絶縁膜１４のコンタクトホールを介して形成された金属電極１５（ソース電極１５ｓ、ゲート電極１５ｇ及びドレイン電極１５ｄ）と、金属電極１５等を覆う保護膜１８と、を有している。

以下においては、図１に示すトップゲート・トップコンタクト構造からなるＴＦＴ素子部１の構造形態を例にして、図３及び図４に基づいた製造工程順にその詳細を説明するが、本発明の薄膜トランジスタ基板は、図示の例に限定されず、プラスチック基材１０上に、無機材料からなる圧縮応力膜１２と、引張応力を有する金属電極膜１５又は半導体薄膜１３とがその順に積層された形態であれば、図２（Ａ）に示すボトムゲート・トップコンタクト構造、図２（Ｂ）に示すボトムゲート・ボトムコンタクト構造、図２（Ｃ）に示すトップゲート・ボトムコンタクト構造に対しても適用できる。

プラスチック基材１０は、薄膜トランジスタ基板の支持基材をなすものであり、例えば、ポリエーテルサルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基材、又はそれらの複合基材を挙げることができる。プラスチック基材１０は特に限定されず、剛性を有するものであってもよいし、厚さが５μｍ〜３００μｍ程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルなプラスチック基材１０の使用は、薄膜トランジスタ基板をフレキシブルなものとすることができるので、フィルムディスプレイ等に適用できる。

先ず、図３（Ａ）に示すように、準備されたプラスチック基材１０上に必要に応じて無機密着膜１１を形成する。無機密着膜１１は、必須の膜ではなく、後述の圧縮応力膜１２とプラスチック基材１０との密着性がよい場合には設けられていなくてもよい。無機密着膜１１を設ける場合、ＴＦＴが形成される領域には少なくとも形成されている必要があるが、それ以外の領域には形成されていてもいなくてもよく、プラスチック基材１０上の全面に形成してもよい。無機密着膜１１は、クロム、チタン、アルミニウム、シリコン、酸化クロム、酸化チタン、酸化アルミニウム、窒化シリコン、及び酸窒化シリコンの群から選択されるいずれかの材料で形成される。このうち、クロム、チタン、アルミニウム、又はシリコン等からなる金属系の無機密着膜が好ましく用いられる。

無機密着膜１１の厚さは、膜を構成する材質によってその範囲は若干異なるが、通常１〜２００ｎｍの範囲内であることが好ましく、３〜５０ｎｍの範囲内であることがより好ましい。なお、クロム、チタン、アルミニウム、又はシリコンからなる金属系の無機密着膜の場合には、３〜１０ｎｍの範囲内であることがより好ましく、酸化クロム、酸化チタン、酸化アルミニウム、窒化シリコン、又は酸窒化シリコンからなる化合物系の無機密着膜の場合には、５〜５０ｎｍの範囲内であることがより好ましい。

無機密着膜１１の形成には、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。

次に、図３（Ｂ）に示すように、プラスチック基材１０上（プラスチック基材１０上に無機密着膜１１が形成されている場合には無機密着膜１１上）に圧縮応力膜１２を形成する。圧縮応力膜１２は、薄膜トランジスタが形成されるＴＦＴ素子部１に少なくとも形成されている必須の膜であるが、それ以外の領域には形成されていてもいなくてもよく、プラスチック基材１０上の全面に形成されていてもよい。この圧縮応力膜１２は、圧縮応力膜１２とプラスチック基材１０との密着性がよい場合には、上記のような無機密着膜１１を介することなくプラスチック基材１０上に直接設けられる。

圧縮応力膜１２は、形成された膜が伸びようとする圧縮応力を有する膜であればよく、より大きな圧縮応力を有する膜であることが好ましい。

ここで、圧縮応力膜１２の作用について詳しく説明する。図５は、プラスチック基材１０上に形成された圧縮応力膜１２と本発明を構成する金属電極膜又は半導体薄膜からなる引張応力膜５０の作用を説明するための模式図である。図５（Ａ）は、プラスチック基材１０と引張応力膜５０との間に圧縮応力膜１２を設けない例を示し、図５（Ｂ）は、プラスチック基材１０と引張応力膜５０との間に圧縮応力膜１２を設けた例を示している。図５（Ａ）に示すように、プラスチック基材１０上に引張応力膜５０である金属電極膜又は半導体薄膜が形成された場合、その後の工程で熱が加わったり水に曝されたりすると、プラスチック基材１０には伸びようとする圧縮応力が発生し、プラスチック基材１０と引張応力膜５０との間で反対向きの応力が生じる。金属電極膜又は半導体薄膜等の無機膜からなる引張応力膜５０はプラスチック基材１０に比べて線膨張係数が小さいので、プラスチック基材１０と引張応力膜５０である金属電極膜又は半導体薄膜との間で生じた反対向きの応力に起因した応力集中が引張応力膜５０に生じると、プラスチック基材１０と引張応力膜５０との間の密着の弱い部分で引張応力膜５０にクラックが生じたり、引張応力膜５０の剥離が生じることがある。

これに対し、図５（Ｂ）に示すように、プラスチック基材１０上に圧縮応力膜１２を介して引張応力膜５０である金属電極膜又は半導体薄膜が形成された場合、その後の工程で熱が加わったり水に曝されたりしてプラスチック基材１０に圧縮応力が発生しても、プラスチック基材１０と圧縮応力膜１２との間では同方向の応力が生じる。このとき、圧縮応力膜１２がプラスチック基材１０に比べて線膨張係数が小さい無機系の膜であっても、プラスチック基材１０と圧縮応力膜１２との間で生じた応力が同方向であるので、圧縮応力膜１２に応力集中が生じ難い。加えて、引張応力膜５０と圧縮応力膜１２とは反対向きの応力が生じるが、いずれも無機系の膜からなる両膜は密着性に優れるので、クラック等は発生しにくく、また、両膜間で応力相殺が起こり、圧縮応力膜１２と引張応力膜５０とからなる積層膜５１としてのトータル応力が小さくなる。これらの結果より、薄膜トランジスタ基板の製造時に熱や水分が加わってプラスチック基材１０が伸びてそのプラスチック基材１０に圧縮応力が生じた場合であっても、トータル応力が小さくなった積層膜５１は、圧縮応力を生じたプラスチック基材１０上で応力集中を起こさず、金属電極膜や半導体薄膜等の引張応力膜５０にはクラックや剥離が生じない。

圧縮応力膜１２は、あまりに小さい応力を有するものよりもある程度大きい応力を有するものが好ましく、具体的には、「実質的に圧縮応力を有する」と認められる程度の絶対値を有すること、すなわち、０．０５ＧＰａ以上の絶対値を有することが好ましい。また、その上限値は１．０ＧＰａであることが好ましい。本発明においては、圧縮応力膜１２の応力方向がプラスチック基材１０の応力方向と同じであり、かつ、圧縮応力膜１２と引張応力膜５０である金属電極膜１５又は半導体薄膜１３との密着がよいので、上記の実質的に圧縮応力を有すると認められる程度の絶対値以上（０．０５ＧＰａ以上）で、１．０ＧＰａ以下の範囲内であっても、小さい応力を持つ圧縮応力膜１２よりも大きい応力を持つ圧縮応力膜１２を形成することが好ましい。また、圧縮応力膜１２の応力値を上記範囲内とすることにより、圧縮応力膜１２上に形成される引張応力膜５０の引張応力が多様な値であっても、圧縮応力膜１２と引張応力膜５０とからなる積層膜５１としてのトータル応力を小さくすることができる。

特に応力値が０．２ＧＰａ以上１．０ＧＰａ以下の絶対値を有する圧縮応力膜１２を形成すれば、ほとんどの場合、圧縮応力膜１２と引張応力膜５０とからなる積層膜５１の応力を全体として圧縮応力にすることができるので、製造工程中の熱や水分が加わってプラスチック基材１０が伸びてそのプラスチック基材１０に圧縮応力が生じた場合であっても、その上に設けられた積層膜５１は応力が小さく又は圧縮応力を有する膜になっている。その結果、その積層膜５１ないし引張応力膜５０は、圧縮応力を生じたプラスチック基材１０上で応力集中を起こさず、クラックや剥離が生じない。

圧縮応力膜１２は、酸化ケイ素膜、窒化ケイ素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸窒化アルミニウム膜及び酸窒化ケイ素膜等の無機膜の群から選択されるいずれかであることが好ましいが、特に成膜の容易さの観点からは、酸化ケイ素膜が好ましい。これらの膜は、通常の成膜条件に従えば圧縮応力膜になるが、成膜条件を変化させれば引張応力膜にすることも可能であるが、本発明においては、圧縮応力を有する成膜条件で形成されたものである。

なお、上述した応力は、ニュートンリング法に基づいた測定器を用いて測定することができる。この測定方法は、例えば膜応力測定システム（測定機名：ＦＴ−９００、株式会社ニデック（ＮＩＤＥＫ））等を用いて行うことができ、シリコン基板上に測定対象となる圧縮応力膜を成膜し、その圧縮応力膜が持つ膜応力により変形したシリコン基板の曲率半径を求め、その曲率半径と膜応力の関係式［Ｓｔｏｎｅｙの式：σ＝Ｅ×Ｄ^２／｛（１−ν）×６×ｄ×ｒ｝、Ｅ：シリコン基板のヤング率、Ｄ：シリコン基板の厚さ、ｄ：圧縮応力膜の薄厚、ν：ポアソン比、ｒ：曲率半径。］から求めることができる。

圧縮応力膜１２の厚さは、上述した膜応力を有する厚さであれば特に限定されず、実際に形成する膜の材質によってその範囲は若干異なるが、その厚さとしては、通常、１００ｎｍ以上１０００ｎｍ以下の範囲内であることが好ましく、成膜時間の点からは１００）ｎｍ以上３００ｎｍ以下の範囲内であることがより好ましい。圧縮応力膜１２の厚さが１００ｎｍ未満では、薄すぎて所望の応力にならないことがある。一方、圧縮応力膜１２の厚さが１０００ｎｍを超えると、発現する応力が飽和するので成膜時間が長くなりコストアップとなる。

圧縮応力膜１２の形成には、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。

次に、図３（Ｃ）に示すように、圧縮応力膜１２上にノンドープのアモルファスシリコン膜２１ａを形成する。図３及び図４の例においては、このアモルファスシリコン膜２１ａが図５（Ｂ）に示す引張応力膜５０となる。アモルファスシリコン膜２１ａが有する引張応力は、その成膜方法や成膜条件によって異なるが、いずれにしても引張応力を有し、上述した圧縮応力膜１２上に形成されて、圧縮応力膜１２と引張応力膜５０とからなる積層膜５１（図５（Ｂ）を参照）を構成する。この積層膜５１は、上述したように、圧縮応力膜１２と引張応力膜５０とで応力相殺が起こり、積層膜５０としてのトータル応力が小さくなるので、薄膜トランジスタ基板の製造時に熱や水分が加わってプラスチック基材１０が伸びてそのプラスチック基材１０に圧縮応力が生じた場合であっても、トータル応力が小さくなった積層膜５１は、圧縮応力を生じたプラスチック基材１０上で応力集中を起こさず、このアモルファスシリコン膜２１ａにクラックや剥離が生じない。

アモルファスシリコン膜２１ａは、ＲＦマグネトロンスパッタリング法やＣＶＤ法等の各種の方法で成膜可能である。例えばＲＦマグネトロンスパッタリング法でアモルファスシリコン膜を成膜する場合には、例えば、成膜温度：室温、成膜圧力：０．２Ｐａ、ガス：アルゴンの成膜条件で例えば厚さ５０ｎｍの厚さで成膜できる。なお、ＣＶＤ法でアモルファスシリコン膜を成膜する場合も２５℃程度の成膜温度で成膜可能であるが、原料ガスとしてＳｉＨ_４が使用されるので、成膜後に約４００℃の脱水素処理（真空中で１時間程度）が必要となる。上記の圧縮応力膜１２は、この脱水素処理時に加わる熱に対するバッファ膜として作用し、この脱水素処理時の熱に基づいたプラスチック基材１０との間の界面剥離を防ぐことができる。

アモルファスシリコン膜２１ａ上には酸化ケイ素膜（図示しない）を形成することが好ましい。この酸化ケイ素膜は、例えばＲＦマグネトロンスパッタリング法で厚さ５０〜１５０ｎｍ程度に形成され、後述のレーザー照射、レジストプロセス、イオン注入、レジストアッシング、レーザー活性化等の工程においてアモルファスシリコン膜２１ａ又はポリシリコン膜２１ｐを保護するように作用する。なお、このシリコン膜（図示しない）は、少なくとも後述のポリシリコン膜１３の欠陥処理工程前に、例えば２％ＨＦ溶液を用いたウエットエッチングにより除去される。

次に、図３（Ｄ）に示すように、レーザー照射２２を行ってアモルファスシリコン膜２１ａを結晶化して低抵抗のポリシリコン膜２１ｐに変化させる。レーザー照射２２は、アモルファスシリコン膜２１ａを結晶化させてポリシリコン膜２１ｐ（多結晶シリコン膜）にする結晶化手段であり、ＸｅＣｌエキシマレーザー、ＣＷ（Continuous Wave）レーザー等の種々のレーザーを用いて行うことができる。例えば、ＸｅＣｌエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅：３０ｎseｃ（ＦＷＨＭ（半値幅）：full width at half-maximum）、エネルギー密度：４００ｍＪ／ｃｍ^２、室温の条件下で行うことができる。上記の圧縮応力膜１２は、この工程で加わるレーザー照射時の熱を緩衝させるバッファ膜として作用し、このレーザー照射時の熱に基づくプラスチック基材１０との間の界面剥離を防ぐことができる。

また、このレーザー照射２２により、圧縮応力膜１２上に形成されたアモルファスシリコン膜２１ａがポリシリコン膜２１ｐになるが、圧縮応力膜１２上に形成された結晶化後のポリシリコン膜２１ｐもある程度の引張応力を有している。このときの引張応力は、膜の種類やレーザー照射条件等によって異なるが、いずれにしても引張応力を有し、上述した圧縮応力膜１２上に形成されて、圧縮応力膜１２と引張応力膜５０とからなる積層膜５１（図５（Ｂ）を参照）を構成している。したがって、この積層膜５１は、上述したアモルファスシリコン膜２１ａの場合と同様に、圧縮応力膜１２と引張応力膜５０とで応力相殺が起こり、積層膜５０としてのトータル応力が小さくなるので、薄膜トランジスタ基板の製造時に熱や水分が加わってプラスチック基材１０が伸びてそのプラスチック基材１０に圧縮応力が生じた場合であっても、トータル応力が小さくなった積層膜５１は、圧縮応力を生じたプラスチック基材１０上で応力集中を起こさず、このポリシリコン膜２１ｐにクラックや剥離が生じない。

次に、図３（Ｅ）に示すように、ポリシリコン膜２１ｐ上にレジスト膜２３を形成し、その後レジスト膜２３をパターニングする。レジスト膜２３は、ポリシリコン膜２１ｐの所定領域に添加される不純物イオンを遮蔽するためのレジスト膜であり、例えば上市されている各種のポジ型フォトレジスト等が好ましく用いられる。レジスト膜２３は、レジストをスピンナー等の手段で全面に塗布し、乾燥硬化させて、例えば７００ｎｍ程度の厚さで形成される。上記の圧縮応力膜１２は、この工程で加わる乾燥処理の熱に対しても緩衝効果がある。

レジスト膜をパターニングした後、図３（Ｅ）に示すようにイオン注入２４を行う。イオン注入２４は、例えば、リン（Ｐ）を注入電圧：１０ｋｅＶ、室温下で、２×１０^１５／ｃｍ^２のドープレベルとなるように注入される。こうしたイオン注入によりポリシリコン膜２１ｐにソース側拡散膜１３ｓ及びドレイン側拡散膜１３ｄが形成され、さらに両膜１３ｓ，１３ｄの間に、チャネル膜１３ｃが形成される。

次に、図３（Ｆ）に示すように、レジスト膜２３をプラズマアッシング法により除去する。プラズマアッシング法は、プラズマ化した酸素ガスとレジスト膜２３とを反応させ、有機物であるレジスト膜２３を炭酸ガスや水に分解（灰化）して除去する方法である。プラズマアッシング法は、プラズマアッシャと呼ばれる市販の装置（図示しない）を用い、例えば、ガス：酸素ガス、ガス流量：６０ｓｃｃｍ、印加電力：５００Ｗ、圧力：６．６Ｐａ、処理時間：１０分間、の条件で行うことができる。具体的には、チャンバー内を所定の酸素ガス雰囲気とした後、カソード電極板上にＴＦＴ素子作製工程中の基板を載せ、そのカソード電極板と、対向するアノード電極との間にＲＦ発信器で高周波電圧を印加することにより、酸素プラズマを発生させる装置を用いる。

次に、図３（Ｇ）に示すように、形成されたソース側拡散膜１３ｓ及びドレイン側拡散膜１３ｄにエネルギービーム２５を照射して両膜１３ｓ，１３ｄを活性化する。エネルギービーム２５としては、上記と同様のＸｅＣｌエキシマレーザーを用いることができ、一例として、パルス幅：３０ｎsec（ＦＷＨＭ）、エネルギー密度：１００〜２５０ｍＪ／ｃｍ^２、室温の条件下で行うことができる。また、非晶質シリコン膜２１ａ上に形成される酸化ケイ素膜（図示しない）は、この活性化処理後で下記の欠陥処理工程前に、ウエットエッチングにより除去される。

上記の活性化処理の後には、通常、ポリシリコン膜２１ｐの欠陥を低減処理するための酸素プラズマによる欠陥処理が施される。酸素プラズマ処理は、一例として、ＲＦ１００Ｗ、１Ｔｏｒｒ、１５０℃の条件下で行われ、その後においては、１２０℃の条件下での乾燥処理が施される。

次に、図４（Ｈ）に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、ＳＦ_６等を用いることができる。アイランドが形成された後においては、水洗、及び１２０℃の条件下での洗浄及び乾燥処理が施される。

次に、図４（Ｉ）に示すように、ソース側拡散膜１３ｓ、チャネル膜１３ｃ及びドレイン側拡散膜１３ｄを含む全面にゲート絶縁膜１４を形成する。ゲート絶縁膜１４の形成方法は、例えばＲＦマグネトロンスパッタリング装置を用い、８インチのＳｉＯ_２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ^２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ_２（５０％）の成膜条件で厚さ約１００ｎｍの酸化ケイ素を形成する。

次に、図４（Ｊ）に示すように、ソース側拡散膜１３ｓ及びドレイン側拡散膜１３ｄ上のゲート絶縁膜１４をレジストプロセスを用いて選択的にエッチングすることにより、コンタクトホール２６を形成する。例えば、ゲート絶縁膜１４上にレジスト膜を形成した後、フォトマスクを用いたレジストプロセスにより露光・現像してレジスト膜をパターニングする。そのパターニングにより露出したコンタクトホール形成部のゲート絶縁膜１４を、例えば２％ＨＦ溶液を用いてウエットエッチングしてコンタクトホール２６を形成し、その後、上記同様のプラズマアッシング法によりレジスト膜を除去する。

次に、図４（Ｋ）に示すように、全面に例えば厚さ２００ｎｍのアルミニウム（Ａｌ）膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極１５ｓ、ドレイン電極１５ｄ及びゲート電極１５ｇを形成する。なお、電極材料は、銅（Ｃｕ）、その他の導電性材料であってもよく、スパッタリング等の他の成膜プロセスにより形成してもよい。

次に、図４（Ｌ）に示すように、素子全体を覆うように保護膜１８を形成する。保護膜１８としては、酸化ケイ素膜を好ましく挙げることができる。保護膜１８は、例えばＲＦマグネトロンスパッタリングにより、約２０ｎｍ程度の厚さで形成することが好ましい。

最後に、図４（Ｍ）に示すように、高圧水蒸気２８による処理を行ってポリシリコン膜のシリコンの欠陥をターミネートする。例えば、高圧水蒸気処理により、シリコン表面のダングリングボンドを終端し、ポリシリコン１３とゲート絶縁膜１４との界面のリークパスをなくす方法がとられる。こうして図４（Ｍ）に示す一態様の薄膜トランジスタが製造される。

以上のように、本発明によれば、プラスチック基材１０上に無機材料からなる圧縮応力膜１２を形成し、その上に金属電極膜又は半導体薄膜等の引張応力膜５０を形成したので、薄膜トランジスタ基板の製造時に熱や水分が加わってプラスチック基材１０が伸びてそのプラスチック基材１０に圧縮応力が生じた場合であっても、積層膜５１ないし引張応力膜５０は圧縮応力を生じたプラスチック基材１０上で応力集中を起こさず、クラックや剥離が生じない。その結果、極めて歩留まりのよい薄膜トランジスタ基板を製造することができ、特にプラスチック基材を用いたモバイルディスプレイ用のポリシリコンＴＦＴに対して好ましく適用でき、液晶ディスプレイや有機ＥＬディスプレイ等を使用したモバイルディスプレイの低コスト化と信頼性向上に寄与することができる。

なお、図３及び図４に示す工程は、トップゲート・トップコンタクト構造からなる図１のＴＦＴ素子部１の製造例であるが、本発明の薄膜トランジスタ基板は、図示の工程例に限定されず、種々の変形態様で形成することができる。例えば、引張応力膜５０として適用される金属電極膜が銅膜、アルミニウム膜、モリブデン膜、クロム膜のいずれかであってもよいし、半導体薄膜が多結晶シリコン又は非晶質シリコンであってもよい。

また、図２（Ａ）に示すボトムゲート・トップコンタクト構造のＴＦＴ素子部１Ａは、プラスチック基材１０と、プラスチック基材１０上に必要に応じて形成された無機密着膜１１と、その無機密着膜１１上に形成された圧縮応力膜１２と、圧縮応力膜１２上に形成されたゲート電極１５ｇと、ゲート電極１５ｇを覆うように形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上で前記ゲート電極１５ｇに対向するように形成されたポリシリコン膜１３と、ポリシリコン膜１３上に離間して形成されたソース電極１５ｓ及びドレイン電極１５ｄと、それらを覆うようにして設けられた保護膜１８とを有している。この形態のＴＦＴ素子部１Ａでは、引張応力膜５０はゲート電極１５ｇとなり、したがって、圧縮応力膜１２と引張応力膜５０との積層膜５１（図５（Ｂ）を参照）は、圧縮応力膜１２とゲート電極１５ｇとの積層膜となる。

また、図２（Ｂ）に示すボトムゲート・ボトムコンタクト構造のＴＦＴ素子部１Ｂは、プラスチック基材１０と、プラスチック基材１０上に必要に応じて形成された無機密着膜１１と、その無機密着膜１１上に形成された圧縮応力膜１２と、圧縮応力膜１２上に形成されたゲート電極１５ｇと、ゲート電極１５ｇを覆うように形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上の離間した凹部に形成されたソース電極１５ｓ及びドレイン電極１５ｄと、そのソース電極１５ｓ及びドレイン電極１５ｄをまたぐように形成されたポリシリコン膜１３と、それらを覆うようにして設けられた保護膜１８とを有している。この形態のＴＦＴ素子部１Ｂでは、図２（Ａ）の場合と同様、引張応力膜５０はゲート電極１５ｇとなり、したがって、圧縮応力膜１２と引張応力膜５０との積層膜５１（図５（Ｂ）を参照）は、圧縮応力膜１２とゲート電極１５ｇとの積層膜となる。

また、図２（Ｃ）に示すトップゲート・ボトムコンタクト構造のＴＦＴ素子部１Ｃは、プラスチック基材１０と、プラスチック基材１０上に必要に応じて形成された無機密着膜１１と、その無機密着膜１１上に形成された圧縮応力膜１２と、圧縮応力膜１２上に離間して形成されたソース電極１５ｓ及びドレイン電極１５ｄと、そのソース電極１５ｓ及びドレイン電極１５ｄの間を埋めるように形成された絶縁層１９と、それらの上に形成されたポリシリコン膜１３と、ポリシリコン膜１３上に形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に形成されたゲート電極１５ｇと、それらを覆うようにして設けられた保護膜１８とを有している。この形態のＴＦＴ素子部１Ｃでは、引張応力膜５０はソース電極１５ｓ及びドレイン電極１５ｄとなり、したがって、圧縮応力膜１２と引張応力膜５０との積層膜５１（図５（Ｂ）を参照）は、圧縮応力膜１２ソース電極１５ｓ及びドレイン電極１５ｄとの積層膜となる。

以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。

（実施例１）
プラスチック基材１０として厚さ０．２ｍｍで１００ｍｍ×１００ｍｍのポリエーテルサルホン（ＰＥＳ）を用い、そのプラスチック基材上に、無機密着膜１１としてのアルミニウム膜をＤＣスパッタリング法（成膜圧力０．２Ｐａ（アルゴン）、投入電力１ｋＷ、成膜時間１０秒）により厚さ５ｎｍ形成した後、さらに圧縮応力膜１２としての酸化ケイ素膜をＲＦマグネトロンスパッタリング法（成膜圧力０．３Ｐａ（アルゴン：酸素＝３：１）、投入電力２ｋＷ、成膜時間（１．５時間）により厚さ５００ｎｍ形成した。さらに、アモルファスシリコン膜２１ａをＲＦマグネトロンスパッタリング法（成膜温度：室温、成膜圧力：１．０Ｐａ（アルゴン））により厚さ５０ｎｍ形成した。その後、上述した図３（Ｄ）〜図４（Ｍ）の工程の説明欄で例示した具体的条件に基づいてｎ型トランジスタ基板を作製した。

なお、レジスト膜をパターニングした後においては、図３（Ｅ）及びその説明欄に記載したように、リン（Ｐ）を注入電圧：１０ｋｅＶ、室温下で、２×１０^１５／ｃｍ^２のドープレベルとなるようにイオン注入した。また、図４（Ｋ）及びその説明欄に記載したように、金属電極膜として、厚さ２００ｎｍのアルミニウム（Ａｌ）膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極１５ｓ、ドレイン電極１５ｄ及びゲート電極１５ｇを形成した。

（実施例２）
実施例１において、圧縮応力膜１２としての酸化ケイ素膜の代わりに窒化アルミニウム膜をＲＦスパッタリング法（成膜圧力０．５Ｐａ（アルゴン：窒素＝１：１）、投入電力２ｋＷ、成膜時間１０分）により厚さ３００ｎｍ形成した他は、実施例１と同様にして、ｎ型トランジスタ基板を製造した。

（実施例３）
プラスチック基材として厚さ０．２ｍｍ×縦１００ｍｍ×横１００ｍｍのポリエチレンナフタレートフィルム（ＰＥＮ）を用いた他は、実施例１と同様にして、ｎ型トランジスタ基板を製造した。

（実施例４）
プラスチック基材として厚さ０．２ｍｍ×縦１００ｍｍ×横１００ｍｍのポリエチレンナフタレートフィルム（ＰＥＮ）を用いた他は、実施例２と同様にして、ｎ型トランジスタ基板を製造した。

（実施例５）
実施例１において、圧縮応力膜１２としての酸化ケイ素膜をＲＦスパッタリング法（成膜圧力０．３Ｐａ（アルゴン：酸素＝３：１）、投入電力２ｋＷ、成膜時間２０分）により厚さ１００ｎｍ形成した他は、実施例１と同様にして、ｎ型トランジスタ基板を製造した。

（実施例６）
実施例１において、圧縮応力膜１２としての酸化ケイ素膜をＲＦスパッタリング法（成膜圧力０．３Ｐａ（アルゴン：酸素＝３：１）、投入電力４ｋＷ、成膜時間２時間）により厚さ１０００ｎｍ形成した他は、実施例１と同様にして、ｎ型トランジスタ基板を製造した。

（実施例７）
実施例１において、圧縮応力膜１２としての酸化アルミニウム膜をＲＦスパッタリング法（成膜圧力０．３Ｐａ（アルゴン：酸素＝３：１）、投入電力２ｋＷ、成膜時間１時間）により厚さ５００ｎｍ形成した他は、実施例１と同様にして、ｎ型トランジスタ基板を製造した。

（実施例８）
実施例１において、圧縮応力膜１２としての酸化ケイ素膜の代わりに窒化ケイ素膜をＲＦスパッタリング法（成膜圧力０．５Ｐａ（アルゴン：窒素＝１：１）、投入電力２ｋＷ、成膜時間２５分）により厚さ３００ｎｍ形成した他は、実施例１と同様にして、ｎ型トランジスタ基板を製造した。

（比較例１）
圧縮応力膜１２を形成せず、その他の構成については実施例１と同様にして、薄膜トランジスタ基板を製造した。

（比較例２）
圧縮応力膜１２を形成せず、その他の構成については実施例３と同様にして、薄膜トランジスタ基板を製造した。

（比較例３）
実施例１において、圧縮応力膜１２として形成した酸化ケイ素膜の成膜条件を変更して０．０５ＧＰａ以上の圧縮応力が発生しないようにした他は、実施例１と同様にして、薄膜トランジスタ基板を製造した。なお、圧縮応力を生じない酸化ケイ素膜は、ＲＦマグネトロンスパッタリング法（成膜圧力２．０Ｐａ（アルゴン：酸素＝１：１）、投入電力０．５ｋＷ、成膜時間１．５時間）により厚さ３００ｎｍ形成する条件で成膜した。

（比較例４）
実施例２において、圧縮応力膜１２として形成した窒化アルミニウム膜の成膜条件を変更して０．０５ＧＰａ以上の圧縮応力が発生しないようにした他は、実施例２と同様にして、薄膜トランジスタ基板を製造した。なお、圧縮応力を生じない窒化アルミニウム膜は、ＲＦマグネトロンスパッタリング法（成膜圧力０．５Ｐａ（アルゴン：窒素＝１：１）、投入電力１ｋＷ、成膜時間１００秒）により厚さ８０ｎｍ形成する条件で成膜した。

（応力測定）
圧縮応力膜の応力の評価は、厚さ０．５２５ｍｍで６inchΦのシリコン基板上に上記の実施例１〜８及び比較例３，４で用いた圧縮応力膜のみを形成したとき、前記シリコン基板の曲率半径をニュートンリング法を用いた測定器により求め、求まった曲率半径と膜応力との関係式［Ｓｔｏｎｅｙの式：σ＝Ｅ×Ｄ^２／｛（１−ν）×６×ｄ×ｒ｝、Ｅ：シリコン基板のヤング率、Ｄ：シリコン基板の厚さ、ｄ：圧縮応力膜の膜厚、ν：ポアソン比、ｒ：曲率半径］により膜応力を算出する膜応力測定システム（測定機名：ＦＴ−９００、株式会社ニデック（ＮＩＤＥＫ））を用いて膜応力σを算出した。なお、シリコン基板のヤング率Ｅは、１６８．９ＧＰａとして計算した。また、ポアソン比νは、０．０６４として計算した。得られた応力はいずれも圧縮応力を示し、その値を表１に示した。

なお、実施例１〜８及び比較例１〜４では、半導体薄膜として厚さ５０ｎｍのアモルファスシリコン膜が形成されているが、このアモルファスシリコン膜のみの応力を前記同様の方法で測定したところ、約０．３ＧＰａの引張応力を有していることを確認した。また、実施例１〜８及び比較例１〜４では、金属電極膜として厚さ２００ｎｍのアルミニウム膜が形成されているが、このアルミニウム膜のみの応力を前記同様の方法で測定したところ、約０．２ＧＰａの引張応力を有していることを確認した。さらに、厚さ５０ｎｍのクロム膜のみの応力を前記同様の方法で測定したところ、約０．１５ＧＰａの引張応力を有しており、厚さ２００ｎｍのクロム膜のみの応力を前記同様の方法で測定したところ、約０．５ＧＰａの引張応力を有していることを確認した。

（クラック及び密着性の評価）
併せてクラックの発生の有無と密着性を評価した。クラックの発生の有無は、実施例１〜８及び比較例１〜４で得られた各薄膜トランジスタ基板を目視により評価し、クラックが発生していないものを「◎」とし、発生しているものを「×」とし、結果を表１に示した。一方、密着性（耐剥離性）は、スコッチメンディングテープ（住友スリーエム製、長さ３０ｍ×幅１２ｍｍ）を用い、そのテープの一部（長さ３０ｍｍ）を実施例１〜８及び比較例１〜４で得られた各薄膜トランジスタ基板上に貼り付けた後に一気に引き剥がして剥離の有無を評価するテープ剥離試験法で評価した。密着性の評価は、剥離も亀裂も全く生じていなかったものを「◎」とし、エッジ部分などに変色が僅かに生じていたが実用上全く問題がないものを「○」とし、数回の剥離テストを繰り返すことで剥離が生じていたが実用上使用可能なものを「△」とし、素子部分に剥離が生じていて使用が難しいものを「×」とした。

密着性の結果を表１に示した。表１の結果からもわかるように、０．０５ＧＰａ以上の圧縮応力を有する膜として形成した酸化ケイ素膜、窒化アルミニウム膜、酸化アルミニウム膜、窒化ケイ素膜を形成した薄膜トランジスタ基板はいずれも好ましい結果となったが、０．０５ＧＰａ以上の圧縮応力を有していない酸化ケイ素膜と窒化アルミニウム膜を形成した薄膜トランジスタ基板や、圧縮応力膜を形成していない薄膜トランジスタ基板は、クラックが発生したり、剥離し易いものとなっていた。

本発明の薄膜トランジスタ基板の一例を示す模式断面図である。本発明の薄膜トランジスタ基板の他の例を示す模式断面図である。本発明の薄膜トランジスタ基板の製造工程を示す説明図である。本発明の薄膜トランジスタ基板の製造工程を示す説明図である。プラスチック基材上に形成された圧縮応力膜と引張応力膜の作用を説明するための模式図である。

符号の説明

１，１Ａ，１Ｂ，１ＣＴＦＴ素子部
１０プラスチック基材
１１無機密着膜
１２圧縮応力膜
１３ポリシリコン膜（半導体薄膜）
１３ｓソース側拡散膜
１３ｃチャネル膜
１３ｄドレイン側拡散膜
１４ゲート絶縁膜
１５金属電極膜
１５ｓソース電極
１５ｇゲート電極
１５ｄドレイン電極
１８保護膜
１９絶縁膜
２１ａアモルファスシリコン膜
２１ｐポリシリコン膜
２２レーザーアニール
２３レジスト膜
２４イオン注入
２５エネルギービーム
２６コンタクトホール
２８高圧水蒸気
５０引張応力膜（金属電極膜又は半導体薄膜）
５１積層膜

Claims

プラスチック基材と、該プラスチック基材上に形成された無機材料からなる圧縮応力膜と、該圧縮応力膜上に形成された金属電極膜又は半導体薄膜とを少なくとも有することを特徴とする薄膜トランジスタ基板。
前記圧縮応力膜の応力値が０．０５ＧＰａ以上、１．０ＧＰａ以下の絶対値を有する、請求項１に記載の薄膜トランジスタ基板。
前記圧縮応力膜が、酸化ケイ素膜、窒化ケイ素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸窒化アルミニウム膜及び酸窒化ケイ素膜の群から選択されるいずれかである、請求項１又は２に記載の薄膜トランジスタ基板。
前記金属電極膜が銅膜、アルミニウム膜、モリブデン膜又はクロム膜である、請求項１から３のいずれかに記載の薄膜トランジスタ基板。
前記半導体薄膜が多結晶シリコン又は非晶質シリコンである、請求項１から４のいずれかに記載の薄膜トランジスタ基板。