CN107346769B - 静电放电保护装置 - Google Patents

静电放电保护装置 Download PDF

Info

Publication number
CN107346769B
CN107346769B CN201610289340.XA CN201610289340A CN107346769B CN 107346769 B CN107346769 B CN 107346769B CN 201610289340 A CN201610289340 A CN 201610289340A CN 107346769 B CN107346769 B CN 107346769B
Authority
CN
China
Prior art keywords
voltage
terminal
transistor
esd protection
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610289340.XA
Other languages
English (en)
Other versions
CN107346769A (zh
Inventor
李传胜
高秉佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhi Electronic Technology Chengdu Co ltd
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN201610289340.XA priority Critical patent/CN107346769B/zh
Priority to US15/463,568 priority patent/US10396068B2/en
Publication of CN107346769A publication Critical patent/CN107346769A/zh
Application granted granted Critical
Publication of CN107346769B publication Critical patent/CN107346769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种静电放电保护装置，包括静电放电保护单元以及控制电路。当信号输入端所接收到信号的电压位准达到静电保护电位时，静电放电保护单元将静电信号从信号输入端传递至***电压端。控制电路用以藉由静电放电保护单元控制信号输入端以及***电压端之间的导通状态。控制电路依据信号输入端所接收到的信号的电压位准及***电压端的***电压位准产生控制电压以控制静电放电保护单元，并且使静电放电保护单元在信号输入端所接收的信号的电压位准未达到静电保护电位时不传递信号至***电压端。

Description

静电放电保护装置
技术领域
本发明是有关于一种电路保护装置，且特别是有关于一种具有防漏电能力的静电放电保护装置。
背景技术
电子元件(例如，集成电路)于实际环境中往往会遭受静电放电(electrostaticdischarge；ESD)的冲击。由于静电放电之电压常远高于正常状况下所提供的***电压，因此当静电放电发生时，此静电放电电流很可能会将电子元件烧毁。因此必须对电子元件安排若干静电放电防护措施，释放静电放电电流以避免元件损毁。
目前常见的作法是在核心电路(Core Circuit)与信号垫(PAD)间，设计静电放电防护装置，以保护其内部电路。传统上使用例如包括串接二极体或栅极接地n型金氧半导体(gate-grounded N-type metal-oxide-semiconductor；GGNMOS)或栅极接电源p型金氧半晶体管(gate-connected to drain PMOS；GDPMOS)等元件来实作静电放电防护装置的电路。然而，一旦装置与装置之间有信号的传递且两装置的工作电压不同时，这样的静电放电防护装置便可能在静电放电现象实际并未发生时发生误动作而导致漏电流(Leakage)的情形。如此一来，静电放电防护装置的可靠度因而下降。
发明内容
本发明提供一种静电放电保护装置，可防止在正常模式时的信号电压位准下，误导通信号输入端与***电压端之间的电流路径而导致漏电流，因此具有良好的静电放电保护能力。
本发明的静电放电保护装置包括静电放电保护单元以及控制电路。静电放电保护单元耦接在信号输入端以及***电压端之间。当信号输入端所接收的信号的电压位准达到静电保护电位时，静电放电保护单元将信号从信号输入端传递至***电压端。控制电路耦接至静电放电保护单元的控制端，并用以藉由静电放电保护单元控制信号输入端以及***电压端之间的导通状态。控制电路依据信号输入端所接收到的信号的电压位准及***电压端的***电压位准产生控制电压以控制静电放电保护单元能牢牢紧闭，防止漏电流，并且使静电放电保护单元在信号输入端所接收的信号的电压位准未达到静电保护电位时不传递信号至***电压端。
基于上述，本发明实施例设置控制电路于静电放电保护单元的控制端，并依据信号输入端所输入信号的电压位准以及***电压端的***电压位准来控制静电放电保护单元皆处于紧闭状态。据此，可在小面积的电路布局中，具有良好的静电放电保护能力并提升可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1绘示本发明一实施例的静电放电保护装置的方块图。
图2绘示本发明一实施例的静电放电保护装置的方块图。
图3绘示本发明一实施例的静电放电保护装置的电路架构示意图。
图4绘示本发明一实施例的静电放电保护装置的电路图。
图5绘示本发明一实施例的静电放电保护装置的电路架构示意图。
图6绘示本发明一实施例的静电放电保护装置的电路图。
附图标记说明
100、200、300、500：静电放电保护装置
110、210、310、510：静电放电保护单元
120、220、320、520：控制电路
221、321、521：第一电压提供电路
223、323、523：第二电压提供电路
3211、5211：第一晶体管
3213：第一阻抗提供电路
3231、5231：第二晶体管
3233：第二阻抗提供电路
IN：信号输入端
PWR：***电压端
具体实施方式
图1绘示本发明一实施例的静电放电保护装置的方块图。在本发明一实施例中，***电压端PWR提供第一电子元件操作所需的电源(如，操作于0伏特至1.8伏特)。信号输入端IN接收不同电压域的信号电压位准(如，操作于0伏特至3.3伏特)。在上述的情形下，由于所述信号的电压域与静电放电保护装置的电压域不同，因此本发明实施例提供静电放电保护装置100于***电压端PWR与信号输入端IN之间，除避免信号输入端静电放电现象造成第一电子元件的损坏外，可同时避免从信号输入端IN接收到的较高电压信号时可能发生的漏电流情形。然而，本发明并不加以限制上述电压域的电压范围。另一方面，本发明亦不加以限制信号输入端所接收的信号来源。换言之，在其他实施例中，信号输入端所接收的信号也可例如是来自包括人体静电放电、机械静电放电或其他可能产生高电压的电信号源。
请参考图1，本实施例的静电放电保护装置100包括静电放电保护单元110以及控制电路120。静电放电保护装置100耦接于信号输入端IN以及***电压端PWR之间。控制电路120耦接至静电放电保护单元110的控制端，用以控制信号输入端IN在信号改变电压位准时不会与***电压端PWR产生漏电流。
具体而言，在本实施例中，当静电放电现象发生时，信号输入端IN所接收的信号的电压位准达到(或是远高于)预设的静电保护电位时，静电放电保护单元110会导通信号输入端IN与***电压端PWR之间的电流路径，以使信号从信号输入端IN传递至***电压端PWR的电源轨，最后接地，以释放静电放电电流。另一方面，当信号输入端IN所接收的信号的电压位准未达到静电保护电位时，控制电路120会产生控制信号来切断信号输入端IN与***电压端PWR之间的电流路径，以使信号从信号输入端IN不传递至***电压端PWR。
值得一提的是，本发明实施例中所述的「静电保护电位」系指可用来判断静电放电保护单元110是否导通信号输入端IN与***电压端PWR之间的电流路径的一预设电位数值。应用本实施例者应可知晓，可依据静电放电保护单元110的物理状态来设定此预设电位数值。举例而言，当静电放电保护单元110例如为晶体管时，此时静电保护电位可为使晶体管发生骤回崩溃(snapback breakdown)的电位值。换言之，静电保护电位是相对于***电压端PWR以及静电放电保护单元110本身特性的电位值，而非是绝对的电位阀值。实际的判断方式由所属技术领域具备通常知识者应可从各实施例中所揭露的电路中获致足够的教示。
在本实施例中，静电放电保护单元110可以P型金氧半晶体管(P-type metal-oxide-semiconductor；PMOS)或N型金氧半晶体管(N-type metal-oxide-semiconductor；NMOS)来实作，但本发明并不以此为限。此外，静电放电保护单元110至少具有一控制端(例如，栅极)连接至控制电路120，以接收来自控制电路120的控制信号。
在本实施例中，控制电路120会依据信号输入端IN所接收到的信号的电压位准以及***电压端PWR的***电压位准来产生控制信号并输出至静电放电保护单元110，以使静电放电现象并未发生时，静电放电保护单元110可避免信号输入端IN与***电压端PWR之前发生漏电流情形。
图2绘示本发明一实施例的静电放电保护装置的方块图。本实施例的静电放电保护装置200的架构类似于图1中的静电放电保护装置100，类似元件的说明将不于此赘述。请参考图2，在一实施例中，控制电路220包括第一电压提供电路221以及第二电压提供电路223。如先前段落所述，在静电放电现象未发生，或信号输入端IN所接收到的信号的电压位准未达到静电保护电位时，控制电路220会依据信号输入端IN所接收的信号的电压位准以及***电压端PWR的***电压位准，来控制电路220输出控制电压，以藉由静电放电保护单元210控制信号输入端IN与***电压端PWR之间的导通状态。
举例而言，假设***电压端PWR的***电压位准为1.8伏特，信号输入端IN接收电压位准介于0伏特至3.3伏特的信号。在本实施例中，当信号输入端IN接收到的信号的电压位准(例如，3.3伏特)高于***电压位准时，第一电压提供电路221会依据信号输入端IN所接收到信号的电压位准来提供控制电压，使信号输入端IN的信号不传递至***电压端PWR。另一方面，当信号输入端IN接收到的信号电压位准(例如，0伏特)低于***电压位准时，第二电压提供电路223会依据***电压位准来提供控制电压，使信号输入端IN的信号不传递至***电压端PWR。
为达上述目的，第一电压提供电路221以及第二电压提供电路223可以多种电路布局实现。以下的数个实施例将说明第一电压提供电路221以及第二电压提供电路223的实作方法。然而，本发明并不以实施例中所提出的实作方法为限定，所属技术领域中具有通常知识者当可对各实施例所提出的电路布局作适当的更动，以达到类似的功能或添加额外的功能以符合使用上的需求。
图3绘示本发明一实施例的静电放电保护装置的电路架构示意图。图4绘示本发明一实施例的静电保护装置的电路图。本实施例的静电放电保护装置300的架构类似于图2中的静电放电保护装置200，故类似元件的说明将不于此赘述。特别是，图2实施例中的第一电压提供电路221以及第二电压提供电路223可分别以如图3实施例中的第一电压提供电路321以及第二电压提供电路323实现。
请参考图3与图4，在本实施例中，静电放电保护单元310是P型金氧半晶体管，其临界电压值例如为0.5伏特，但本发明不限于此。控制电路320包括第一电压提供电路321以及第二电压提供电路323，其中第一电压提供电路321以及第二电压提供电路323分别耦接于信号输入端IN以及***电压端PWR之间。
详细来说，第一电压提供电路321包括第一晶体管3211以及第一阻抗提供电路3213，第二电压提供电路323包括第二晶体管3231以及第二阻抗提供电路3233。在本实施例中，第一晶体管3211的第二端耦接于信号输入端IN。第一阻抗提供电路3213的第一端耦接于***电压端PWR，并且第一阻抗提供电路3213的第二端耦接于第一晶体管3211的第一端以及静电放电保护单元310的控制端。另一方面，第二阻抗电路3233的第一端耦接于第二晶体管3231的控制端以及静电放电保护单元310的控制端，第二阻抗提供电路3233的第二端耦接于信号输入端IN。第二晶体管3231的第一端耦接于***电压端PRW，并且第二晶体管3231的第二端耦接于第二阻抗提供电路3233的第一端。
在本实施例中，第一晶体管3211以及第二晶体管3231例如是使用P型金氧半晶体管来实作，并且其中第一晶体管3211与第二晶体管3231的低临界电压值皆略低于静电放电保护单元之晶体管的临界电压值。例如，低临界电压值可以是0.1～0.3伏特。然而，本发明并不限于此，在其他实施例中，第一晶体管3211以及第二晶体管3231可适应电路上的需求而更换以N型金氧半晶体管来实作。
在本实施例中，如图4所示，第一阻抗电路3213由至少一个(例如，两个)晶体管串接而成，以调整第一电压提供电路321所输出的控制电压。类似地，第二阻抗电路3233由至少一个(例如，两个)晶体管串接而成，以调整第二电压提供电路323所输出的控制电压。
在一实施例中，假设***电压端PWR的***电压位准为1.8伏特，信号输入端IN所接收到的信号的电压例如介于0伏特至3.3伏特之间。藉由本实施例的电路实现控制电路310，当信号输入端IN接收到的信号的电压位准是高于***电压位准的高电压值(例如，3.3伏特)时，由于第一晶体管3211以及第二晶体管3231的低临界电压值皆约为0.2伏特，因此第一晶体管3211的控制端会提供控制电压(例如，约3.1伏特)至静电放电保护单元310的控制端，同时第二晶体管3231系处于截止状态。如此一来，将使静电放电保护单元310处于截止状态，进而使信号输入端IN不传递漏电流至***电压端PWR。另一方面，当信号输入端IN接收到的信号的电压位准是低于***电压位准的低电压值(例如，0伏特)时，第一晶体管3211系处于截止状态，并且第二晶体管3231会提供控制电压(例如，约1.6伏特)至静电放电保护单元310。如此一来，将使静电放电保护单元310处于截止状态，进而使信号输入端IN接收到的信号不传递至***电压端PWR。
值得一提的是，本实施例的第一阻抗电路3213以及第二阻抗电路3233可个别由两个P型金氧半晶体管所串接而成，以分别调整第一晶体管3211以及第二晶体管3231所提供的控制电压。然而，本发明并不限制阻抗电路的实现方式。在其他实施例中，第一阻抗电路3213以及第二阻抗电路3233也可由N型金氧半晶体管或电阻串接而成，以串接后的等效阻抗来调整第一晶体管3211以及第二晶体管3231所提供的控制电压。
图5绘示本发明一实施例的静电放电保护装置的电路架构示意图。图6绘示本发明一实施例的静电放电保护装置的电路图。本实施例的静电放电保护装置300的架构类似于图2中的静电放电保护装置200，故类似元件的说明将不于此赘述。特别是，图2实施例中的第一电压提供电路221以及第二电压提供电路223可分别以例如图5实施例中的第一电压提供电路521以及第二电压提供电路523来实作。
请参考图5与图6，在一实施例中，静电放电保护单元510可为P型金氧半晶体管，其临界电压值为0.5伏特，但本发明不限于此。控制电路520包括第一电压提供电路521以及第二电压提供电路523，其中第一电压提供电路521以及第二电压提供电路523分别耦接于信号输入端IN以及***电压端PWR之间。
在本实施例中，第一电压提供电路521为第一晶体管5211，第二电压提供电路523为第二晶体管5231。如图6所示，第一晶体管5211的第一端耦接至***电压端PWR。第二晶体管5231的控制端耦接至***电压端PWR。第一晶体管5211的第二端以及第二晶体管的第一端耦接至静电放电保护单元510的控制端，且第二晶体管的第二端耦接至信号输入端IN以及第一晶体管5211的控制端。
在一实施例中，如图6所示，第一晶体管5211可为P型金氧半晶体管，且第二晶体管5231可为N型金氧半晶体管。然而，本发明并不以此为限。在另一实施例中，当静电放电保护单元510为N型金氧半晶体管时，第一晶体管5211也可为N型金氧半晶体管，且第二晶体管为P型金氧半晶体管。
在本实施例中，假设***电压端PWR的***电压位准为1.8伏特，信号输入端IN所接收到的信号的电压位准介于0伏特至3.3伏特之间。藉由本实施例的电路来实现控制电路520，当信号输入端IN接收到的信号的电压位准是高于***电压位准的高电压值(例如，3.3伏特)时，第一晶体管5211为截止状态，且第二晶体管5231为导通状态。因此，由第二晶体管来提供静电放电保护单元510的控制端的控制电压(例如，约3.3伏特)。如此一来，将使静电放电保护单元510处于截止状态，进而使信号输入端IN不传递漏电流至***电压端PWR。另一方面，当信号输入端IN接收到的信号的电压位准是低于***电压位准的低电压值(例如，0伏特)时，第一晶体管5211为导通状态，且第二晶体管5231为截止状态。因此，由第一晶体管来提供静电放电保护单元510的控制端的控制电压(例如，约1.8伏特)。如此一来，将使静电放电保护单元510处于截止状态，进而，使信号输入端IN接收到的信号不传递至***电压端PWR。
综上所述，本发明实施例藉由设置控制电路于静电放电保护单元的控制端，并依据信号输入端所输入信号的电压位准以及***电压端的***电压位准来控制静电放电保护单元，以控制信号输入端所输入信号的传递路径。如此一来，在静电放电现象发生时，将电压过高的信号传递至***电压端，可避免大电流造成电路的损毁。另一方面，在静电放电现象并未发生时，利用控制电路使信号输入端所接收到的信号无论在高电压值或低电压值时都不会传递至***电压端，可避免信号传递时漏电流现象的发生。据此，本发明实施例所提供的静电放电保护装置，可在小面积的电路布局中，具有良好的静电放电保护能力并提升可靠度。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种静电放电保护装置，其特征在于，包括：
静电放电保护单元，耦接在信号输入端以及***电压端之间，用以当该信号输入端所接收的信号的电压位准达到静电保护电位时，将该信号从该信号输入端传递至该***电压端；以及
控制电路，耦接至该静电放电保护单元的控制端，用以藉由该静电放电保护单元控制该信号输入端以及该***电压端之间的导通状态，
其中，该控制电路包括第一电压提供电路以及第二电压提供电路，该第一电压提供电路以及该第二电压提供电路分别耦接在该信号输入端以及该***电压端之间，
其中，该控制电路依据该信号输入端所接收到的该信号的电压位准，来决定由该第一电压提供电路依据该信号的电压位准产生控制电压或是由该第二电压提供电路依据该***电压端的***电压位准产生该控制电压，该控制电路依据该控制电压以控制该静电放电保护单元，并且使该静电放电保护单元在该信号输入端所接收的该信号的该电压位准未达到该静电保护电位时不传递该信号至该***电压端。
2.如权利要求1所述的静电放电保护装置，其特征在于，该信号输入端所位在的电压域与该***电压端所位在的电压域不同。
3.如权利要求1所述的静电放电保护装置，其特征在于，该静电放电保护单元是P型金氧半晶体管以及N型金氧半晶体管的其中之一。
4.如权利要求1所述的静电放电保护装置，其特征在于，
当该信号输入端所接收的该信号的电压位准为高电压值时，该第一电压提供电路依据该信号的该高电压值而输出该控制电压，并且，
当该信号输入端所接收的该信号的电压位准为低电压值时，该第二电压提供电路依据该***电压端的该***电压位准而输出该控制电压。
5.如权利要求1所述的静电放电保护装置，其特征在于，该第一电压提供电路包括：
第一晶体管，其中该第一晶体管的第二端耦接该信号输入端；以及
第一阻抗提供电路，其中该第一阻抗提供电路的第一端耦接该***电压端，并且该第一阻抗提供电路的第二端耦接该第一晶体管的第一端以及该静电放电保护单元的该控制端。
6.如权利要求5所述的静电放电保护装置，其特征在于，该第二电压提供电路包括：
第二阻抗提供电路，其中该第二阻抗提供电路的第二端耦接该信号输入端；以及
第二晶体管，其中该第二晶体管的第一端耦接该***电压端，并且该第二晶体管的第二端耦接该第二阻抗提供电路的第一端。
7.如权利要求6所述的静电放电保护装置，其特征在于，该静电放电保护单元为晶体管，该第一晶体管以及该第二晶体管的低临界电压值皆略低于该静电放电保护单元之该晶体管的临界电压值。
8.如权利要求6所述的静电放电保护装置，其特征在于，该第一阻抗提供电路以及该第二阻抗提供电路分别由至少一个晶体管或至少一个电阻相互串接所组成。
9.如权利要求1所述的静电放电保护装置，其特征在于，
该第一电压提供电路为第一晶体管，其中该第一晶体管的第一端耦接该***电压端；以及
该第二电压提供电路为第二晶体管，其中该第二晶体管的控制端耦接该***电压端，该第一晶体管的第二端以及第二晶体管的第一端耦接至该静电放电保护单元的控制端，并且该第二晶体管的第二端耦接该信号输入端以及该第一晶体管的控制端。
10.如权利要求9所述的静电放电保护装置，其特征在于，该第一晶体管是N型金氧半晶体管以及P型金氧半晶体管的其中之一，并且该第二晶体管是N型金氧半晶体管以及P型金氧半晶体管的其中之另一。
CN201610289340.XA 2016-05-04 2016-05-04 静电放电保护装置 Active CN107346769B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610289340.XA CN107346769B (zh) 2016-05-04 2016-05-04 静电放电保护装置
US15/463,568 US10396068B2 (en) 2016-05-04 2017-03-20 Electrostatic discharge protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610289340.XA CN107346769B (zh) 2016-05-04 2016-05-04 静电放电保护装置

Publications (2)

Publication Number Publication Date
CN107346769A CN107346769A (zh) 2017-11-14
CN107346769B true CN107346769B (zh) 2020-03-10

Family

ID=60243084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610289340.XA Active CN107346769B (zh) 2016-05-04 2016-05-04 静电放电保护装置

Country Status (2)

Country Link
US (1) US10396068B2 (zh)
CN (1) CN107346769B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364522B (zh) * 2018-03-26 2021-10-08 瑞昱半导体股份有限公司 能保护低电压元件的电路架构
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201117216A (en) * 2009-11-13 2011-05-16 Ememory Technology Inc Flash memory circuit with ESD protection
CN102376706A (zh) * 2010-08-13 2012-03-14 瑞萨电子株式会社 半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589944B2 (en) * 2001-03-16 2009-09-15 Sofics Bvba Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US7495873B2 (en) 2004-10-29 2009-02-24 Agere Systems Inc. Electrostatic discharge protection in a semiconductor device
JP4504850B2 (ja) * 2005-03-17 2010-07-14 パナソニック株式会社 半導体集積回路装置
JP4806540B2 (ja) * 2005-05-18 2011-11-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7817386B2 (en) * 2007-10-10 2010-10-19 Amazing Microelectronics Corp. ESD protection circuit for IC with separated power domains
US10147717B2 (en) * 2015-09-03 2018-12-04 Novatek Microelectronics Corp. Electrostatic discharge protection circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201117216A (en) * 2009-11-13 2011-05-16 Ememory Technology Inc Flash memory circuit with ESD protection
CN102376706A (zh) * 2010-08-13 2012-03-14 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
US10396068B2 (en) 2019-08-27
US20170324238A1 (en) 2017-11-09
CN107346769A (zh) 2017-11-14

Similar Documents

Publication Publication Date Title
US9264034B2 (en) Circuit and method for body biasing
JP5266029B2 (ja) 負荷駆動装置
US9130520B2 (en) Differential output circuit and semiconductor device
KR19990067849A (ko) 허용 전압 출력 버퍼
US20180301898A1 (en) Electrostatic discharge protection device, detection circuit and protection method thereof
US8339757B2 (en) Electrostatic discharge circuit for integrated circuit with multiple power domain
US20180287377A1 (en) Electrostatic Discharge Protection Device and Circuit Apparatus
EP3340298A1 (en) Electrostatic discharge (esd) protection for use with an internal floating esd rail
EP3269039A1 (en) Transistors configured for gate overbiasing and circuits therefrom
CN114465616A (zh) 具有esd保护的电平移位器
CN107346769B (zh) 静电放电保护装置
US10897131B2 (en) Electrostatic discharge protection circuit for bypassing an ESD current
US10411690B2 (en) Low side output driver reverse current protection circuit
EP3101686A1 (en) Semiconductor integrated circuit device
CN101154799A (zh) 泄漏电流防护电路
US20200264643A1 (en) Controller area network (can) transceiver
US9548609B2 (en) Driver circuit and impedance adjustment circuit
US10305469B2 (en) Input/output circuit
US9385703B2 (en) Circuit and method for body biasing
KR19990083514A (ko) Ｃｍｏｓ기준전압발생기
US10218352B2 (en) Semiconductor integrated circuit
US10784252B2 (en) Electrostatic discharge protection circuit
TWI451560B (zh) 靜電放電保護裝置
KR100907894B1 (ko) 정전기 방전 보호회로
US9628069B2 (en) Transmission circuit with leakage prevention circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201112

Address after: 206, block a, Ziguang information port, No. 13, Langshan Road, North District, Science Park, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Yangzhi Electronic Technology (China) Co.,Ltd.

Address before: 6 / F, 1 Jinshan 8th Street, Hsinchu, Taiwan, China

Patentee before: ALI CORPORATION

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220729

Address after: Room 2702, unit 3, building 1, No. 333, Jiqing Third Road, Chengdu high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan 610095

Patentee after: Yangzhi Electronic Technology (Chengdu) Co.,Ltd.

Address before: Room 206, block a, Ziguang information port, No.13, Langshan Road, North District, Science Park, Nanshan District, Shenzhen, Guangdong 518052

Patentee before: Yangzhi Electronic Technology (China) Co.,Ltd.