JP5360460B2 - 静電保護回路 - Google Patents
静電保護回路 Download PDFInfo
- Publication number
- JP5360460B2 JP5360460B2 JP2008059502A JP2008059502A JP5360460B2 JP 5360460 B2 JP5360460 B2 JP 5360460B2 JP 2008059502 A JP2008059502 A JP 2008059502A JP 2008059502 A JP2008059502 A JP 2008059502A JP 5360460 B2 JP5360460 B2 JP 5360460B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity region
- electrically connected
- impurity
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
電圧を被保護回路から逸らせることも可能である。図10は、MOSトランジスタを用いた静電保護回路の回路構成の一例を表したものである。図10に例示した静電保護回路100は、n型MOSトランジスタ110と、p型MOSトランジスタ120とを備えたものである。n型MOSトランジスタ110は、ゲート、ソース、ドレインおよびp型半導体基板を有しており、n型MOSトランジスタ110のゲート、ソースおよびp型半導体基板がそれぞれ接地線路L3に接続され、n型MOSトランジスタ110のドレインが信号線路L1に接続されている。また、p型MOSトランジスタ120は、ゲート、ソース、ドレインおよびn型半導体基板を有しており、p型MOSトランジスタ120のゲート、ソースおよびn型半導体基板がそれぞれ電源線路L2に接続され、p型MOSトランジスタ120のドレインが信号線路L1に接続されている。これにより、この静電保護回路100では、信号線路に信号電圧が印加されたときには動作せず、信号線路にサージ電圧が印加されたときには、サージ電圧の大きさに応じて、p型MOSトランジスタ120がオンしたり、n型MOSトランジスタ110がブレイクダウンすることにより、サージ電圧を被保護回路から逸らせることが可能である(特許文献1参照)。
(A)第1導電型の不純物を含む第1不純物領域
(B)第1不純物領域の表面に形成されると共に、第1不純物領域の第1導電型の不純物濃度よりも高濃度の第1導電型の不純物を含む第2不純物領域
(C)第2不純物領域の表面に形成されると共に、信号線路に電気的に接続された第1電極
(D)第1不純物領域の表面に形成されると共に、第1導電型とは異なる第2導電型の不純物を含む第3不純物領域
(E)第3不純物領域の表面に形成されると共に、第3不純物領域の第2導電型の不純物濃度よりも高濃度の第2導電型の不純物を含む第4不純物領域
(F)第4不純物領域の表面に形成されると共に、信号線路に電気的に接続された第2電極
(G)第1不純物領域の表面のうち第3不純物領域の隣接領域に形成されると共に、第2導電型の不純物を含む第5不純物領域
(H)第5不純物領域の表面に形成されると共に、第1導電型の不純物を含む第6不純物領域
(I)第6不純物領域の表面に形成されると共に、参照電位線路に電気的に接続される第3電極
(J)少なくとも第1不純物領域の表面のうち第3不純物領域と第5不純物領域との間に形成されたゲート絶縁膜
(K)ゲート絶縁膜の表面に形成されると共に、信号線路にサージ電圧が印加されたときに参照電位線路に電気的に接続される第4電極
図1は、本発明の第1の実施の形態に係る静電保護回路1の断面構成および接続関係を表したものである。本実施の形態の静電保護回路1は、半導体装置において、集積回路と共にシリコン基板上に形成されたものであり、集積回路に電気的に接続された信号線路L1と接地線路L3(参照電位線路)との間に挿入接続されている。
図7は、本発明の第2の実施の形態に係る静電保護回路2の断面構成および接続関係を表したものである。本実施の形態の静電保護回路2は、上記実施の形態の静電保護回路1と同様、集積回路と共にシリコン基板上に形成されたものであり、集積回路に電気的に接続された信号線路L1と接地線路L3(参照電位線路)との間に挿入接続されている。
Claims (14)
- 第1導電型の不純物を含む第1不純物領域と、
前記第1不純物領域の表面に形成されると共に、前記第1不純物領域の第1導電型の不純物濃度よりも高濃度の第1導電型の不純物を含む第2不純物領域と、
前記第2不純物領域の表面に形成されると共に、信号線路に電気的に接続された第1電極と、
前記第1不純物領域の表面に形成されると共に、前記第1導電型とは異なる第2導電型の不純物を含む第3不純物領域と、
前記第3不純物領域の表面に形成されると共に、前記第3不純物領域の第2導電型の不純物濃度よりも高濃度の第2導電型の不純物を含む第4不純物領域と、
前記第4不純物領域の表面に形成されると共に、前記信号線路に電気的に接続された第2電極と、
前記第1不純物領域の表面のうち前記第3不純物領域の隣接領域に形成されると共に、前記第2導電型の不純物を含む第5不純物領域と、
前記第5不純物領域の表面に形成されると共に、前記第1導電型の不純物を含む第6不純物領域と、
前記第6不純物領域の表面に形成されると共に、参照電位線路に電気的に接続される第3電極と、
少なくとも前記第1不純物領域の表面のうち前記第3不純物領域と前記第5不純物領域との間に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面に形成されると共に、前記信号線路にサージ電圧が印加されたときに、前記参照電位線路に電気的に接続される第4電極と
を備えた静電保護回路。 - 前記第3電極は、常時、前記参照電位線路に電気的に接続されている
請求項1に記載の静電保護回路。 - 前記第3電極は、前記信号線路にサージ電圧が印加されたときに前記参照電位線路に電気的に接続される
請求項1に記載の静電保護回路。 - 前記第5不純物領域は、電気的に浮遊している
請求項1に記載の静電保護回路。 - 前記第5不純物領域の表面の一部に形成された第5電極と、
前記第5電極と前記参照電位線路との間に挿入接続された高抵抗素子と
を備える
請求項1に記載の静電保護回路。 - 前記信号線路にサージ電圧が印加されたときに前記第4電極と前記参照電位線路とを互いに電気的に接続し、前記信号線路に信号電圧が印加されたときに前記第4電極と前記信号線路とを互いに電気的に接続する制御回路を備える
請求項2に記載の静電保護回路。 - 前記信号線路にサージ電圧が印加されたときに前記第3電極および前記第4電極と前記参照電位線路とを互いに電気的に接続し、前記信号線路に信号電圧が印加されたときに前記第3電極および前記第4電極と前記信号線路とを互いに電気的に接続する制御回路を備える
請求項3に記載の静電保護回路。 - 半導体基板上に静電保護回路を備えた半導体装置であって、
前記静電保護回路は、
第1導電型の不純物を含む第1不純物領域と、
前記第1不純物領域の表面に形成されると共に、前記第1不純物領域の第1導電型の不純物濃度よりも高濃度の第1導電型の不純物を含む第2不純物領域と、
前記第2不純物領域の表面に形成されると共に、信号線路に電気的に接続された第1電極と、
前記第1不純物領域の表面に形成されると共に、前記第1導電型とは異なる第2導電型の不純物を含む第3不純物領域と、
前記第3不純物領域の表面に形成されると共に、前記第3不純物領域の第2導電型の不純物濃度よりも高濃度の第2導電型の不純物を含む第4不純物領域と、
前記第4不純物領域の表面に形成されると共に、前記信号線路に電気的に接続された第2電極と、
前記第1不純物領域の表面のうち前記第3不純物領域の隣接領域に形成されると共に、前記第2導電型の不純物を含む第5不純物領域と、
前記第5不純物領域の表面に形成されると共に、前記第1導電型の不純物を含む第6不純物領域と、
前記第6不純物領域の表面に形成されると共に、参照電位線路に電気的に接続される第3電極と、
少なくとも前記第1不純物領域の表面のうち前記第3不純物領域と前記第5不純物領域との間に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面に形成されると共に、前記信号線路にサージ電圧が印加されたときに、前記参照電位線路に電気的に接続される第4電極と
を有する
半導体装置。 - 半導体基板と、
電気的に浮遊しているベースと、信号線路に電気的に接続されたコレクタと、参照電位線路に電気的に接続されるエミッタとを有するバイポーラトランジスタと、
前記信号線路にサージ電圧が印加されたときに前記参照電位線路に電気的に接続されるゲートと、一方が前記信号線路に電気的に接続され、他方がベースに電気的に接続されたソースおよびドレインとを有するMOSトランジスタと
を備え、
前記半導体基板の表面に、前記バイポーラトランジスタが形成され、
前記半導体基板の表面で、かつ前記バイポーラトランジスタの前記コレクタ領域内に、前記MOSトランジスタのチャネル領域と前記ソースとドレインとが形成されている
静電保護回路。 - 前記バイポーラトランジスタの前記ベースと、前記MOSトランジスタの前記ドレインとが、一体の不純物領域となっている
請求項9に記載の静電保護回路。 - 前記エミッタは、常時、前記参照電位線路に電気的に接続されている
請求項9または請求項10に記載の静電保護回路。 - 前記エミッタは、前記信号線路にサージ電圧が印加されたときに前記参照電位線路に電気的に接続される
請求項9または請求項10に記載の静電保護回路。 - 前記信号線路にサージ電圧が印加されたときに前記ゲートと前記参照電位線路とを互いに電気的に接続し、前記信号線路に信号電圧が印加されたときに前記ゲートと前記信号線路とを互いに電気的に接続する制御回路を備える
請求項11に記載の静電保護回路。 - 前記信号線路にサージ電圧が印加されたときに前記エミッタおよび前記ゲートと前記参照電位線路とを互いに電気的に接続し、前記信号線路に信号電圧が印加されたときに前記エミッタおよび前記ゲートと前記信号線路とを互いに電気的に接続する制御回路を備える
請求項12に記載の静電保護回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008059502A JP5360460B2 (ja) | 2007-10-10 | 2008-03-10 | 静電保護回路 |
US12/283,681 US7944657B2 (en) | 2007-10-10 | 2008-09-15 | Electrostatic discharge protection circuit |
TW97138219A TWI390700B (zh) | 2007-10-10 | 2008-10-03 | 靜電保護電路 |
CN2008101618542A CN101533837B (zh) | 2007-10-10 | 2008-10-09 | 静电保护电路 |
KR1020080099554A KR20090037350A (ko) | 2007-10-10 | 2008-10-10 | 정전 보호 회로 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007264702 | 2007-10-10 | ||
JP2007264702 | 2007-10-10 | ||
JP2008059502A JP5360460B2 (ja) | 2007-10-10 | 2008-03-10 | 静電保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009111328A JP2009111328A (ja) | 2009-05-21 |
JP5360460B2 true JP5360460B2 (ja) | 2013-12-04 |
Family
ID=40779467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008059502A Expired - Fee Related JP5360460B2 (ja) | 2007-10-10 | 2008-03-10 | 静電保護回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5360460B2 (ja) |
TW (1) | TWI390700B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10692854B2 (en) * | 2017-03-28 | 2020-06-23 | Semtech Corporation | Method and device for electrical overstress and electrostatic discharge protection |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6331157A (ja) * | 1986-07-24 | 1988-02-09 | Fujitsu Ltd | C−mos lsiの保護回路 |
JP2576758B2 (ja) * | 1992-03-09 | 1997-01-29 | 日本電気株式会社 | 半導体素子 |
US5182220A (en) * | 1992-04-02 | 1993-01-26 | United Microelectronics Corporation | CMOS on-chip ESD protection circuit and semiconductor structure |
JP2005093497A (ja) * | 2003-09-12 | 2005-04-07 | Toshiba Corp | 保護回路を有する半導体装置 |
JP4197660B2 (ja) * | 2004-04-30 | 2008-12-17 | ローム株式会社 | Mosトランジスタおよびこれを備えた半導体集積回路装置 |
JP4504850B2 (ja) * | 2005-03-17 | 2010-07-14 | パナソニック株式会社 | 半導体集積回路装置 |
-
2008
- 2008-03-10 JP JP2008059502A patent/JP5360460B2/ja not_active Expired - Fee Related
- 2008-10-03 TW TW97138219A patent/TWI390700B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200937608A (en) | 2009-09-01 |
TWI390700B (zh) | 2013-03-21 |
JP2009111328A (ja) | 2009-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7495265B2 (en) | ESD protection circuit with SCR structure for semiconductor device | |
TWI277197B (en) | Semiconductor device | |
JP5041749B2 (ja) | 半導体装置 | |
US20050133839A1 (en) | Semiconductor device | |
JP2010016177A (ja) | 静電気放電保護素子 | |
JP2005347539A (ja) | 半導体装置 | |
JP2008218564A (ja) | 半導体装置 | |
JP2006074012A (ja) | 双方向型静電気放電保護素子 | |
JP2008140824A (ja) | 半導体装置 | |
JP2009277963A (ja) | 半導体装置 | |
JP2010086988A (ja) | 半導体装置 | |
JP2008078469A (ja) | 電界効果トランジスタ | |
US7944657B2 (en) | Electrostatic discharge protection circuit | |
JP2009038130A (ja) | 横型mosトランジスタ及びこれを用いた半導体装置 | |
JP3559075B2 (ja) | Cmos技術の集積電子回路用の極性反転保護装置 | |
JP5360460B2 (ja) | 静電保護回路 | |
JP3472911B2 (ja) | 半導体装置 | |
US9153570B2 (en) | ESD tolerant I/O pad circuit including a surrounding well | |
JP2001035935A (ja) | 半導体装置 | |
JP5156331B2 (ja) | 半導体装置 | |
JP4426967B2 (ja) | N型埋込層を使用することによるesdnmosのトリガリングの改善 | |
US7176529B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2006332144A (ja) | 集積回路 | |
JP4245644B1 (ja) | 静電気放電保護装置及びこれを備えた半導体集積回路 | |
JPH11297851A (ja) | 静電放電保護回路を有する半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130821 |
|
LAPS | Cancellation because of no payment of annual fees |