JP2011101308A - 信号処理装置、信号伝送方法、及びデータ復元方法 - Google Patents

Abstract

【課題】簡易な制御により省電力化することが可能な信号処理装置を提供すること。
【解決手段】第１データから、周波数ｆ１を有する第１クロックに同期した第１データ信号を生成する第１信号生成部と、第２データから、周波数ｆ２＝Ｎ＊ｆ１を有する第２クロックに同期し、かつ、第１クロックの１／２周期について振幅を合計した値が０となる第２データ信号を生成する第２信号生成部と、第１信号生成部により生成された第１データ信号と、第２信号生成部により生成された第２データ信号と、を加算して加算信号を生成する信号加算部と、信号加算部により生成された加算信号を送信する信号送信部と、第１信号生成部を常時動作させ、第２データを送信する場合に第２信号生成部を動作させ、第２データを送信しない場合には第２信号生成部の動作を停止させる制御回路と、を備える、信号処理装置が提供される。
【選択図】図１０

Description

本発明は、信号処理装置、信号伝送方法、及びデータ復元方法に関する。

携帯電話やノート型のパーソナルコンピュータ（以下、ノートＰＣ）等の情報処理装置は、ユーザが操作する本体部分と、情報が表示される表示部分とを接続するヒンジ部分に可動部材が用いられていることが多い。ところが、ヒンジ部分には多数の信号線や電力線が配線されており、配線の信頼性を維持する工夫が求められる。まず、考えられるのが、ヒンジ部分を通る信号線の数を減らすことである。そこで、本体部分と表示部分との間においては、パラレル伝送方式ではなく、シリアル伝送方式でデータの伝送処理が行われるようにする。このようにシリアル伝送方式を用いると信号線の本数が低減される。

さて、シリアル伝送方式の場合、データは符号化されてから伝送される。その際、符号化方式としては、例えば、ＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）符号方式やマンチェスター符号方式、或いは、ＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号方式等が用いられる。例えば、下記の特許文献１には、バイポーラ符号の代表例であるＡＭＩ符号を利用してデータ伝送する技術が開示されている。また、同文献には、データクロックを信号レベルの中間値で表現して伝送し、受信側で信号レベルに基づいてデータクロックを再生する技術が開示されている。

特開平３−１０９８４３号公報

しかしながら、ノートＰＣのような情報処理装置においては、上記の符号を用いるシリアル伝送方式を用いても、依然としてヒンジ部分に配線される信号線の本数が多い。例えば、ノートＰＣの場合、表示部分に伝送されるビデオ信号の他、ＬＣＤを照明するためのＬＥＤバックライトに関する配線が存在し、これらの信号線を含めると数十本程度の信号線がヒンジ部に配線されることになる。但し、ＬＣＤは、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙの略である。また、ＬＥＤは、Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅの略である。

上記のような理由から、直流成分を含まず、かつ、受信信号からクロック成分を容易に抽出することが可能な符号化方式（以下、新方式）が開発された。この新方式に基づいて生成された伝送信号は直流成分を含まないため、直流電源に重畳して伝送することができる。さらに、この伝送信号から極性反転周期を検出することにより、受信側でＰＬＬを用いずにクロックを再生することが可能になる。そのため、複数の信号線を纏めることが可能になり、信号線の本数を減らすことができると共に、消費電力及び回路規模の低減が実現される。但し、ＰＬＬは、Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐの略である。

消費電力を減らす他の方法としては、例えば、データ伝送に関する回路（以下、伝送回路）を間欠動作させる方法が知られている。この方法は、伝送すべきデータ量が少ない場合に伝送回路を一定の周期で間欠動作させるというものである。伝送回路を間欠動作させることにより、伝送回路の動作時間を低く抑えることが可能になる。その結果、伝送回路の動作に費やされる電力量を低減させることができる。但し、間欠動作により低減される電力量は、間欠動作の周期に依存する。つまり、間欠動作の周期が長いほど伝送回路の動作時間が大きく低減されるため、消費電力が大きく低減される。

しかし、伝送回路は、起動・停止する際に一定の時間を要する。そのため、間欠動作の周期を短くし過ぎると回路の動作時間率を小さく出来ず、消費電力低減の効果が小さくなる。一方、データの伝送に遅延が発生しないようにするには、間欠動作の周期を一定の時間以内に制限することが必要になる。例えば、制御データやセンサデータ等、許容される遅延時間が短いデータの伝送を考慮すると、間欠動作の周期は短時間に制限されてしまう。こうした理由から、伝送回路の間欠動作により低減可能な消費電力には限界があった。

そこで、本件発明者は、制御データやセンサデータ等のデータ量が少ないことに注目し、比較的単純な制御方法により、伝送回路の起動・停止に起因する伝送遅延の影響を抑えつつ、消費電力を効果的に低減することが可能なデータ伝送方法及び伝送回路の動作制御方法を考案した。本発明の目的とするところは、当該データ伝送方法及び伝送回路の動作制御方法、及び当該データ伝送方法及び伝送回路の動作制御方法を実現することが可能な信号処理装置、信号伝送方法、及びデータ復元方法を提供することにある。

上記課題を解決するために、本発明のある観点によれば、第１のデータから、周波数ｆ１を有する第１のクロックに同期した第１のデータ信号を生成する第１信号生成部と、第２のデータから、周波数ｆ２＝Ｎ＊ｆ１（Ｎは自然数）を有する第２のクロックに同期し、かつ、前記第１のクロックの１／２周期について振幅を合計した値が０となる第２のデータ信号を生成する第２信号生成部と、前記第１信号生成部により生成された第１のデータ信号と、前記第２信号生成部により生成された第２のデータ信号と、を加算して加算信号を生成する信号加算部と、前記信号加算部により生成された加算信号を送信する信号送信部と、前記第１信号生成部を常時動作させ、前記第２のデータを送信する場合に前記第２信号生成部を動作させ、前記第２のデータを送信しない場合には前記第２信号生成部の動作を停止させる制御回路と、を備える、信号処理装置が提供される。

また、上記の信号処理装置は、前記信号送信部により送信された加算信号を受信する信号受信部と、前記第１のクロックの１周期毎に前記信号受信部により受信された加算信号の振幅値を平均して前記第１のデータ信号を復元する第１信号復元部と、前記信号受信部により受信された加算信号から前記第１信号復元部により復元された第１のデータ信号を減算して前記第２のデータ信号を復元する第２信号復元部と、前記第１信号復元部により復元された第１のデータ信号から前記第１のデータを復元する第１データ復元部と、前記第２信号復元部により復元された第２のデータ信号から前記第２のデータを復元する第２データ復元部と、をさらに備えていてもよい。

また、前記制御回路は、前記第１信号復元部及び前記第１データ復元部を常時動作させ、前記第２のデータを受信する場合に前記第２信号復元部及び前記第２データ復元部を動作させ、前記第２のデータを受信しない場合には前記第２信号復元部及び前記第２データ復元部の動作を停止させるように構成されていてもよい。

また、前記制御回路は、前記第２信号復元部及び前記第２データ復元部の動作を制御するための制御データを前記第１のデータとして前記第１信号生成部に入力し、前記制御データは、前記第１信号生成部、前記信号加算部、前記信号生成部、前記信号受信部、前記第１信号復元部、前記第１データ復元部を介して伝送され、前記第２信号復元部及び前記第２データ復元部に入力され、前記第２信号復元部及び前記第２データ復元部は、前記制御データに応じて動作を開始又は停止するように構成されていてもよい。

前記第１信号生成部は、前記第１のデータを直流成分が抑圧されたシンボル列に符号化し、当該シンボル列に基づいて前記第１のデータ信号を生成するように構成されていてもよい。

また、前記第２信号生成部は、前記第２のクロックを生成するクロック生成部を含み、前記第２信号復元部は、前記第２のクロックを再生するクロック再生部を含み、前記制御回路は、前記第２信号生成部及び前記第２信号復元部の動作を制御する際に、少なくとも前記クロック生成部及び前記クロック再生部の動作を制御するように構成されていてもよい。

また、上記の信号処理装置は、画像データを表示する表示部と、前記画像データを出力する演算処理部と、をさらに備え、前記演算処理部により出力された画像データは、前記第２のデータとして前記第２信号生成部、前記信号加算部、前記信号送信部、前記信号受信部、前記第２信号復元部、前記第２データ復元部を介して伝送され、前記表示部に入力されるように構成されていてもよい。

また、上記課題を解決するために、本発明の別の観点によれば、第１のデータから、周波数ｆ１を有する第１のクロックに同期した第１のデータ信号を生成する第１信号生成ステップと、第２のデータから、周波数ｆ２＝Ｎ＊ｆ１（Ｎは自然数）を有する第２のクロックに同期し、かつ、前記第１のクロックの１／２周期について振幅を合計した値が０となる第２のデータ信号を生成する第２信号生成ステップと、前記第１信号生成ステップで生成された第１のデータ信号と、前記第２信号生成ステップで生成された第２のデータ信号と、を加算して加算信号を生成する加算ステップと、前記加算ステップで生成された加算信号を送信する送信ステップと、前記第１信号生成ステップの処理を常時実行し、前記第２のデータを送信する場合に前記第２信号生成ステップの処理を実行し、前記第２のデータを送信しない場合には前記第２信号生成ステップの処理を停止するように制御する制御ステップと、を含む、信号伝送方法が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、第１のデータから生成され、周波数ｆ１を有する第１のクロックに同期した第１のデータ信号と、第２のデータから生成され、周波数ｆ２＝Ｎ＊ｆ１（Ｎは自然数）を有する第２のクロックに同期し、かつ、前記第１のクロックの１／２周期について振幅を合計した値が０となる第２のデータ信号と、を加算して得られる加算信号の振幅値を、前記第１のクロックの１周期毎に平均して前記第１のデータ信号を復元する第１信号復元部と、前記加算信号から前記第１信号復元部により復元された第１のデータ信号を減算して前記第２のデータ信号を復元する第２信号復元部と、前記第１信号復元部により復元された第１のデータ信号から前記第１のデータを復元する第１データ復元部と、前記第２信号復元部により復元された第２のデータ信号から前記第２のデータを復元する第２データ復元部と、を備える、信号処理装置が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、第１のデータから生成され、周波数ｆ１を有する第１のクロックに同期した第１のデータ信号と、第２のデータから生成され、周波数ｆ２＝Ｎ＊ｆ１（Ｎは自然数）を有する第２のクロックに同期し、かつ、前記第１のクロックの１／２周期について振幅を合計した値が０となる第２のデータ信号と、を加算して得られる加算信号の振幅値を、前記第１のクロックの１周期毎に平均して前記第１のデータ信号を復元する第１信号復元ステップと、前記加算信号から前記第１信号復元ステップで復元された第１のデータ信号を減算して前記第２のデータ信号を復元する第２信号復元ステップと、前記第１信号復元ステップで復元された第１のデータ信号から前記第１のデータを復元する第１データ復元ステップと、前記第２信号復元ステップで復元された第２のデータ信号から前記第２のデータを復元する第２データ復元ステップと、を含む、データ復元方法が提供される。

以上説明したように本発明によれば、比較的単純な制御方法により、伝送回路の起動・停止に起因する伝送遅延の影響を抑えつつ、消費電力を効果的に低減することが可能なデータ伝送方法及び伝送回路の動作制御方法が実現可能になる。

シリアル伝送方式を採用した携帯端末の構成例を示す説明図である。 ＡＭＩ符号の信号波形を示す説明図である。 新方式に係る携帯端末１０の機能構成例を示す説明図である。 新方式に係る符号化方法の一例を示す説明図である。 新方式に係る符号化方法を用いて得られる多値信号の周波数スペクトラムの一例を示す説明図である。 低域に配置される狭帯域信号と高域に配置される広帯域信号とで構成される伝送信号の周波数スペクトラムの一例を示す説明図である。 広帯域信号の搬送波、データクロック、データ、符号の関係を示す説明図である。 低域に配置される狭帯域信号と高域に配置される広帯域信号とで構成される伝送信号の周波数スペクトラムの一例を示す説明図である。 低域に配置される狭帯域信号と高域に配置される広帯域信号とで構成される伝送信号の周波数スペクトラムの一例を示す説明図である。 本発明の一実施形態に係る信号伝送方法を実現することが可能な送信側の構成例を示す説明図である。 同実施形態に係る信号伝送方法を実現することが可能な送信側の構成例を示す説明図である。 同実施形態に係る信号伝送方法により伝送される高速データと低速データとの時間的な関係を示す説明図である。 同実施形態に係る高速データの構成を示す説明図である。 同実施形態に係る信号伝送方法に適用可能な２値符号の一例を示す説明図である。 同実施形態に係る信号伝送方法に適用可能な３値符号の一例を示す説明図である。 同実施形態に係る信号伝送方法に適用可能な５値符号の一例を示す説明図である。 同実施形態に係る信号伝送方法を実現することが可能な送信側の具体的な構成例を示す説明図である。 同実施形態に係る信号伝送方法を実現することが可能な受信側の具体的な構成例を示す説明図である。 同実施形態に係る信号伝送方法を実現することが可能な受信側の具体的な構成例のうち、クロックの再生に係る構成を詳細に示す説明図である。 同実施形態に係る信号伝送方法を実現することが可能な受信側の具体的な構成例のうち、データの復号に係る構成を詳細に示す説明図である。 パーシャル・レスポンス符号を生成するための生成回路の構成例を示す説明図である。 データ１に対応するパーシャル・レスポンス符号の信号波形を示す説明図である。 ３ビットの高速データをパーシャル・レスポンス符号に符号化して得られる信号波形を示す説明図である。 同実施形態に係る伝送信号の生成方法を示す説明図である。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

［説明の流れについて］
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図１を参照しながら、シリアル伝送方式を採用した携帯端末１０の装置構成について説明する。次いで、図２を参照しながら、ＡＭＩ符号の信号波形及びその特性について説明する。次いで、図３を参照しながら、新方式に係る携帯端末１０の機能構成について説明する。次いで、図４を参照しながら、新方式に係る符号化方法について説明する。

次いで、図５〜図９を参照しながら、低域に狭帯域信号が位置し、高域に広帯域信号が位置する周波数スペクトラムを持つ信号を伝送する際に生じる問題点について説明する。次いで、図１０、図１１を参照しながら、本発明の一実施形態に係る信号伝送方法、及びこの方法を実現することが可能な送信側及び受信側の構成について説明する。次いで、図１２、図１３を参照しながら、本実施形態に係る高速データと低速データとの間の関係について説明する。次いで、図１４Ａ〜図１４Ｃを参照しながら、高速データの伝送に適用可能な符号の構成について説明する。

次いで、図１５、図１６を参照しながら、本実施形態に係る信号伝送方法を実現することが可能な送信側及び受信側の具体的な構成について詳細に説明する。次いで、図１７を参照しながら、高速データ及び低速データの復号に用いるクロックの再生方法、及びこの方法を実現することが可能なクロック再生回路の構成について説明する。次いで、図１８を参照しながら、低速データを復号するための復号部の具体的な構成について説明する。次いで、図１９Ａ〜図１９Ｃ、図２０を参照しながら、パーシャル・レスポンス符号を適用した場合の高速データの信号波形及び信号伝送方法について説明する。

最後に、本実施形態の技術的思想について纏め、当該技術的思想から得られる作用効果について簡単に説明する。

（説明項目）
１：はじめに
１−１：シリアル伝送方式について
１−２：新方式（多値伝送方式）について
２：実施形態
２−１：信号伝送方法・動作制御方法の概要
２−２：信号伝送方法の詳細
２−２−１：送信側の構成
２−２−２：受信側の構成
３：まとめ

＜１：はじめに＞
以下で本発明の一実施形態に係る技術について詳細な説明を行うが、これに先立ち、本実施形態の技術を適用可能なシリアル伝送方式、及び上記の新方式について説明する。

［１−１：シリアル伝送方式について］
まず、図１を参照しながら、シリアル伝送方式を採用した携帯端末１０の装置構成について簡単に説明する。図１は、シリアル伝送方式を採用した携帯端末１０の装置構成の一例を示す説明図である。

図１には、携帯端末１０の一例として携帯電話が模式的に描画されている。しかし、以下で説明する技術の適用範囲は携帯電話に限定されない。例えば、ノートＰＣ等の情報処理装置や各種の携帯型電子機器にも適用可能である。また、以下の説明においては、一例として画像データが伝送されるケースについて述べるが、伝送される信号の種類はこれに限定されない。例えば、制御データや音声データ等の信号が伝送されてもよい。

図１に示すように、携帯端末１０は、主に、操作部１２と、ヒンジ部１４と、表示部１６と、を有する。操作部１２は、ベースバンドプロセッサ２２（ＢＢＰ）と、パラレル信号ライン２４と、シリアライザ２６とを有する。ヒンジ部１４には、シリアル信号ライン２８が配線されている。また、表示部１６は、主に、デシリアライザ３０と、パラレル信号ライン３２と、液晶部３４（ＬＣＤ）と、を有する。但し、ＬＣＤは、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙの略である。

液晶部３４は、表示部１６に設けられている。液晶部３４は、画像データを表示する表示手段の一例である。ここでは一例としてＬＣＤを示したが、表示部１６に設けられる表示手段の種類はこれに限定されない。例えば、表示部１６に設けられる表示手段は、ＯＥＬＤ（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙ）やＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）等であってもよい。

また、ヒンジ部１４は、表示部１６と操作部１２とを接続する部材（以下、接続部材）により形成される。この接続部材は、例えば、表示部１６をＺ−Ｙ平面内で１８０度回転できるようにしたり、或いは、Ｘ−Ｚ平面内で表示部１６を回転できるようにしたりする可動構造を有している。また、この接続部材は、自由な方向に表示部１６を配置できるような可動構造を有していてもよい。

また、ベースバンドプロセッサ２２は、携帯端末１０の通信制御やアプリケーションの実行機能を提供する演算処理部の一例である。ベースバンドプロセッサ２２は、制御データや画像データ等をパラレル信号の形で出力する。例えば、画像データのパラレル信号は、表示部１６に伝送され、液晶部３４における画面表示に用いられる。このようなパラレル信号をそのまま伝送するには、多数の信号線が必要になる。例えば、一般的な携帯電話の画面表示に用いられるパラレル信号線の本数は約５０本である。

そのため、パラレル伝送方式を採用する一般的な折り畳み式携帯電話の場合、ヒンジ部分に約５０本のパラレル信号線が配線されている。そのため、ヒンジ部分の可動範囲は、多くの場合、一方向に限られている。仮に、図１に示した携帯端末１０のように、Ｚ−Ｙ平面内で１８０度回転できるようにすると、ヒンジ部分に配線された約５０本のパラレル信号線に捻れや引っ張りの力が加わり、その力が強いとパラレル信号線が断線してしまう。そのため、パラレル伝送方式を採用する一般的な折り畳み式携帯電話の場合、ヒンジ部分の可動範囲が限られていた。

しかし、デザイン性やユーザの利便性を向上させるために、断線の危険を回避しつつ、ヒンジ部分の可動範囲を広げる工夫が求められている。こうした要求を受けて、図１に示すようなシリアル伝送方式の携帯端末１０が考案されたのである。携帯端末１０は、操作部１２から表示部１６に信号を伝送する際、パラレル信号を一旦シリアル信号に変換してから伝送する。そのため、携帯端末１０のヒンジ部１４に配線される信号線の本数は、パラレル伝送方式を採用する一般的な携帯電話に比べて格段に少ない。以下、携帯端末１０の構成について、より詳細に説明する。

携帯端末１０は、ヒンジ部１４に配線されたシリアル信号ライン２８を通じ、シリアル伝送方式に基づいて画像データ等のデータを伝送する。そのため、操作部１２には、シリアライザ２６が設けられている。シリアライザ２６は、ベースバンドプロセッサ２２から出力されたパラレル信号をシリアル化するものである。一方、表示部１６には、デシリアライザ３０が設けられている。デシリアライザ３０は、シリアル信号ライン２８を通じて伝送されるシリアル信号をパラレル化するものである。

ベースバンドプロセッサ２２から出力されたパラレル信号は、パラレル信号ライン２４を介してシリアライザ２６に入力される。パラレル信号が入力されると、シリアライザ２６は、入力されたパラレル信号をシリアル化してシリアル信号を生成する。シリアライザ２６により生成されたシリアル信号は、シリアル信号ライン２８を通じてデシリアライザ３０に入力される。シリアル信号が入力されると、デシリアライザ３０は、入力されたシリアル信号をパラレル化してパラレル信号を生成する。デシリアライザ３０により生成されたパラレル信号は、パラレル信号ライン３２を通じて液晶部３４に入力される。

上記の通り、シリアル信号ライン２８は、データ信号の伝送に利用される。但し、シリアル信号ライン２８は、データ信号とクロックとを共に伝送するために利用されてもよい。シリアル信号ライン２８の配線数ｋは、一般的な携帯電話のヒンジ部分に配線されるパラレル信号ラインの配線数ｎよりも大幅に少ない（１≦ｋ≪ｎ）。また、シリアル信号ライン２８の配線数ｋは、電源ラインにデータ信号及びクロックを重畳して伝送する方式（例えば、上記の新方式等）を利用した場合、１程度にまで低減される。

このように、シリアル伝送方式を採用すると、一般的な携帯電話で用いられるパラレル伝送方式を採用した場合に比べ、ヒンジ部１４に配線される信号線の数を大幅に低減させることができる。ヒンジ部１４に配線される信号線の本数が減ることにより、信号線の信頼性を維持しつつ、ヒンジ部１４の可動範囲を大きくすることができる。例えば、信号線の本数を１本程度に減らすと、ヒンジ部１４の変形に伴う信号線のねじれや引っ張り等が生じ難くなるため、信号線が断線する危険性は大幅に低くなる。

以上、携帯端末１０の装置構成について簡単に説明した。シリアル伝送方式を採用した携帯端末１０の装置構成は概ね上記の通りである。上記のように、シリアル伝送方式を採用することにより、ヒンジ部１４に配線される信号線の本数を減らすことができる。但し、信号線の本数は、シリアル信号ライン２８に流れる信号の特性や伝送方法に依存する。例えば、直流成分を含まないデータ信号を電源ラインに重畳して伝送する伝送方式の場合、データラインと電源ラインとを１〜２本程度に纏めることができるようになる。

ところで、多くの場合、シリアル信号ライン２８に流れるデータ信号は符号化されている。つまり、データを送信する際、携帯端末１０は、データを符号化して符号化データに変換し、符号化データに基づいて生成されたデータ信号をシリアル信号ライン２８で伝送する。また、携帯端末１０は、シリアル信号ライン２８で伝送されたデータ信号の振幅値をコンパレータにより検出し、符号化データを復元する。さらに、携帯端末１０は、符号化データを復号して元のデータを復元する。

符号化データの復号処理は、符号化データの生成時に用いたクロックが利用される。このクロックは、通常、ＰＬＬを用いてデータ信号から再生される。しかし、最近、ＰＬＬを用いずにデータ信号からクロックを再生することが可能な符号化方法（新方式）が考案された。この符号化方法を用いると、データ信号の受信側（例えば、表示部１６）にＰＬＬを設けずに済むようになり、消費電力を低減することができる。また、ＰＬＬを設けない分だけ回路規模を縮小することができる。携帯端末１０のような小型の電子機器においては、省電力化が強く求められており、新方式の符号化方法を用いることが望まれる。

［１−２：新方式（多値伝送方式）について］
ここで、図２〜図４を参照しながら、新方式の符号化方法について簡単に説明する。なお、以下では、ＡＭＩ符号をベースとする新方式の符号化方法に関して具体的な説明を試みるが、新方式の符号化方法に適用可能な符号の種類はＡＭＩ符号に限定されない。例えば、パーシャル・レスポンス符号、マンチェスター符号、ＣＭＩ符号、その他のバイポーラ符号やバイフェーズ符号等も適用対象に含まれる。

（ＡＭＩ符号の信号波形について）
まず、ＡＭＩ符号について簡単に説明する。図２を参照しながら、ＡＭＩ符号の信号波形、及びＡＭＩ符号の特性について簡単に説明する。図２は、ＡＭＩ符号の信号波形の一例を示す説明図である。ＡＭＩ符号は、データ０を電位０で表現し、データ１を電位Ａ又は−Ａ（Ａは任意の正数）で表現することで得られる。但し、電位Ａと電位−Ａとは交互に繰り返される。つまり、電位Ａでデータ１が表現された後、再びデータ１が現れた場合、そのデータ１は電位−Ａで表現される。このように極性反転を繰り返してデータが表現されるため、ＡＭＩ符号は、ほとんど直流成分を含まない符号となる。

ＡＭＩ符号と同様の特性を持つ符号としては、例えば、ＰＲ（１，−１）、ＰＲ（１，０，−１）、ＰＲ（１，０，…，−１）等で表現されるパーシャル・レスポンス符号が挙げられる。このように極性反転を利用してデータを表現する伝送符号のことをバイポーラ符号と呼ぶ。なお、後述する新方式の符号化方法には、ダイコード符号やバイフェーズ符号等を利用することも可能である。但し、以下の説明においては、デューティ１００％のＡＭＩ符号をベースとする符号化方法について述べる。

図２には、期間Ｔ１〜Ｔ１４のＡＭＩ符号が模式的に記載されている。図中において、データ１は、タイミングＴ２、Ｔ４、Ｔ５、Ｔ１０、Ｔ１１、Ｔ１２、Ｔ１４に現れている。タイミングＴ２において電位Ａである場合、タイミングＴ４では電位−Ａとなる。また、タイミングＴ５では電位Ａとなる。このように、データ１に対応する振幅は、プラスとマイナスとが交互に反転する。なお、プラス・マイナスが交互に反転する特性を極性反転と呼ぶことにする。一方、データ０に関しては全て電位０で表現される。

こうした表現によりＡＭＩ符号は直流成分をほとんど含まない符号となる。但し、タイミングＴ６、…、Ｔ９に見られるようにデータの組み合わせによっては電位０が連続する区間が現れてしまう。このように電位０が連続すると、ＰＬＬを用いずに信号波形からクロック成分を取り出すことが難しくなる。つまり、受信側にＰＬＬを設けることが必要になる。このような問題に鑑み、ＡＭＩ符号（又は同等の特性を有する符号）にクロックを重畳して伝送する方法（新方式の符号化方法）が考案された。

（携帯端末１０の機能構成）
以下、図３を参照しながら、新方式に係る携帯端末１０の機能構成について説明する。図３は、新方式に係る携帯端末１０の機能構成の一例を示す説明図である。但し、図３は、シリアライザ２６、及びデシリアライザ３０の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。

（シリアライザ２６）
まず、シリアライザ２６について説明する。図３に示すように、シリアライザ２６は、Ｐ／Ｓ変換部１０２と、エンコーダ１０４と、ドライバ１０６と、ＰＬＬ部１０８と、タイミング制御部１１０と、により構成される。

図３に示すように、シリアライザ２６には、ベースバンドプロセッサ２２から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ２６に入力されたパラレル信号は、Ｐ／Ｓ変換部１０２によりシリアル信号に変換される。Ｐ／Ｓ変換部１０２により変換されたシリアル信号は、エンコーダ１０４に入力される。エンコーダ１０４は、シリアル信号にヘッダ等を付加して送信フレームを生成する。さらに、エンコーダ１０４は、生成した送信フレームを後述する新方式の符号化方法により符号化して伝送信号を生成する。

ここで、図４を参照しながら、エンコーダ１０４における符号化信号の生成方法について説明する。図４は、新方式に係る符号化方法の一例を示す説明図である。なお、図４には、ＡＭＩ符号をベースとする符号化方法が記載されている。しかし、新方式の符号化方法に用いることが可能な符号の種類はこれに限定されず、ＡＭＩ符号と同等の特性を有する他の符号を同様に用いることができる。例えば、新方式の符号化方法は、バイポーラ符号やパーシャル・レスポンス符号等に応用することもできる。

図４（Ｃ）の符号波形は、新方式の符号化方法により生成されたものである。この符号波形は、データ１を複数の電位Ａ１（−１、−３、１、３）で表現し、データ０を電位Ａ１とは異なる複数の電位Ａ２（−２、２）で表現することにより得られたものである。この符号波形の特徴は、クロックの半周期毎に極性反転する点、及び連続して同じ電位とならない点にある。例えば、タイミングＴ６、…、Ｔ９においてデータ０が続く区間を参照すると、電位が−２、２、−２、２となっている。そのため、同じデータ値が連続して現れても、振幅の立ち上がり、立ち下がりの両エッジを検出することにより、ＰＬＬを用いずにクロック成分を検出することが可能になる。

このような符号波形は、例えば、図４（Ａ）に示すようなＡＭＩ符号の符号波形に、図４（Ｂ）に示すようなクロックを同期加算する方法により得られる。この方法を実現するため、エンコーダ１０４は加算器ＡＤＤを備えている。まず、エンコーダ１０４は、入力されたシリアル信号をＡＭＩ符号に符号化し、図４（Ａ）に示すようなＡＭＩ符号の符号波形を生成する。次いで、エンコーダ１０４は、生成したＡＭＩ符号の符号波形を加算器ＡＤＤに入力する。さらに、エンコーダ１０４は、図４（Ｂ）に示すようなクロックを発生させて加算器ＡＤＤに入力する。

但し、クロックは、図４（Ｂ）に示すように、ＡＭＩ符号の伝送速度Ｆｂの半分の周波数（Ｆｂ／２）を有する。さらに、このクロックは、ＡＭＩ符号の振幅に比べてＮ倍（Ｎ＞１；図４の例ではＮ＝２）の大きさの振幅を有する。このように、ＡＭＩ符号と、そのＡＭＩ符号が持つ振幅よりも大きな振幅を有するクロックとを加算することにより、図４（Ｃ）に示すように、クロックの半周期毎に振幅がゼロクロスする符号波形が得られる。このとき、ＡＭＩ符号の符号波形とクロックとはエッジを揃えて同期加算される。このようにしてエンコーダ１０４により新方式の符号波形（伝送信号）が生成される。

なお、新方式の符号波形は１つのデータに対して複数の振幅レベルを有する。例えば、図４（Ｃ）に例示した新方式の符号波形は、振幅レベルとして３、２、１、−１、−２、−３の６値を取り得るものである。そのうち、２、−２はデータ０に対応し、３、１、−１、−３はデータ１に対応する。つまり、新方式の符号は多値符号（図４の例では６値符号）である。また、新方式の符号波形が持つ周波数スペクトラムは、図５に示すような形状になる。上記の通り、新方式の符号にはクロック成分が含まれているため、周波数スペクトラムにも、クロック周波数Ｆｂ／２の位置に線スペクトルが現れている。

以上、エンコーダ１０４による符号化方法、及びエンコーダ１０４により生成される符号波形の特徴について説明した。なお、ここでは説明を簡単にするためにＡＭＩ符号とクロックとを同期加算して新方式の符号波形を生成する方法について述べたが、所定の符号則に基づいてデータを新方式の符号波形に直接エンコードする方法もある。例えば、図４の例では、所定の符号則に基づいてデータ列０、１、０、１、１、０、…、１から振幅レベル２、−１、２、−３、３、−２、…、−１を決定することで、その決定結果に基づいて新方式の符号波形が生成される。

再び図３を参照する。上記のようにしてエンコーダ１０４により符号化されたシリアル信号は、ドライバ１０６に入力される。ドライバ１０６は、入力されたシリアル信号をＬＶＤＳによる差動伝送方式でデシリアライザ３０に伝送する。一方、シリアライザ２６に入力されたパラレル信号用クロックは、ＰＬＬ部１０８に入力される。

ＰＬＬ部１０８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１０２、及びタイミング制御部１１０に入力する。タイミング制御部１１０は、入力されるシリアル信号用クロックに基づいてエンコーダ１０４によるシリアル信号の送信タイミングを制御する。このようにしてシリアライザ２６からデシリアライザ３０にシリアル信号が伝送される。

（デシリアライザ３０）
次に、デシリアライザ３０について説明する。図３に示すように、デシリアライザ３０は、主に、レシーバ１１２と、デコーダ１１４と、Ｓ／Ｐ変換部１１６と、タイミング制御部１２０と、クロック検出部１１８と、により構成される。なお、クロック検出部１１８は、ＰＬＬを持たない。

さて、デシリアライザ３０には、ＬＶＤＳによる差動伝送方式でシリアライザ２６からシリアル信号が伝送される。このシリアル信号は、レシーバ１１２により受信される。レシーバ１１２により受信されたシリアル信号は、デコーダ１１４、及びクロック検出部１１８に入力される。デコーダ１１４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、エンコーダ１０４により符号化されたシリアル信号を復号する。

ここで、再び図４を参照しながら、デコーダ１１４による復号方法について説明する。上記の通り、シリアル信号は、エンコーダ１０４により６値の振幅レベルを持つ符号波形に符号化されている。そこで、デコーダ１１４は、複数の閾値レベルを基準にして閾値判定を行い、各振幅レベルをコンパレートする。そして、デコーダ１１４は、閾値判定により得られた各振幅レベルを元のデータに変換することで、エンコーダ１０４により符号化されたシリアル信号を復号する。

例えば、図４（Ｃ）に示す４つの閾値（Ｌ１、Ｌ２、Ｌ３、Ｌ４）を用いることにより、データ１に対応する振幅レベルＡ１（−１、−３、１、３）と、データ０に対応する振幅レベルＡ２（−２、２）とが判別される。まず、デコーダ１１４は、入力された信号の振幅レベルと上記の４つの閾値レベルとを比較し、振幅レベルがＡ１であるか、Ａ２であるかを判定する。次いで、デコーダ１１４は、振幅レベルがＡ１と判定されたタイミングでデータ１を出力し、振幅レベルがＡ２と判定されたタイミングでデータ０を出力することにより、エンコーダ１０４により符号化されたシリアル信号を復号する。

再び図３を参照する。このようにしてデコーダ１１４により復元されたシリアル信号はＳ／Ｐ変換部１１６に入力される。Ｓ／Ｐ変換部１１６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１１６で変換されたパラレル信号は、液晶部３４に入力される。パラレル信号が映像信号である場合、液晶部３４により映像信号に基づいて映像が表示される。

さて、上記の復号処理を実行するにはクロックが必要になる。このクロックは、クロック検出部１１８により供給される。クロック検出部１１８は、レシーバ１１２により受信した信号からクロック成分を検出する。そして、クロック検出部１１８は、検出したクロック成分を用いて元のクロックを再生する。先に述べた通り、新方式の符号波形は、ＡＭＩ符号にクロックを同期加算して得られるものである。そして、この符号波形は、クロックの半周期毎に極性が反転する。そのため、クロック成分は、受信信号の振幅レベルがゼロクロスするタイミングを検出することで得られる。つまり、クロック検出部１１８は、ＰＬＬを用いずにクロックを再生することができる。そして、ＰＬＬを設けずに済む分だけ、デシリアライザ３０の消費電力及び回路規模を低減させることが可能になる。

クロック検出部１１８は、受信信号から検出したクロック成分を用いて元のクロックを再生する。そして、クロック検出部１１８により再生されたクロックは、デコーダ１１４、及びタイミング制御部１２０に入力される。デコーダ１１４に入力されたクロックは、デコーダ１１４における復号処理に用いられる。また、タイミング制御部１２０は、クロック検出部１１８から入力されたクロックに基づいて受信タイミングを制御する。また、タイミング制御部１２０に入力されたクロックは、パラレル信号用クロック（Ｐ−ＣＬＫ）に変換され、液晶部３４に向けて出力される。

なお、デコーダ１１４、及びクロック検出部１１８で実施される閾値判定処理は、各閾値に対応するコンパレータを用いて実行される。例えば、クロック検出部１１８は、閾値Ｌ０を持つコンパレータの出力結果に基づいてクロック成分を抽出する。また、デコーダ１１４は、６値の振幅レベル３、２、１、−１、−２、−３を判定するために、４つの閾値Ｌ１（２．５）、Ｌ２（１．５）、Ｌ３（−１．５）、Ｌ４（−２．５）を持つコンパレータを利用する。そして、これらコンパレータの出力結果に基づいて振幅レベルが判定される。さらに、その判定結果に基づいて元のＮＲＺデータが復元される。

このように、直流成分を含まず、極性反転周期からクロック成分を検出することが可能な新方式の符号を利用することで、デシリアライザ３０にて実行されるクロックの検出にＰＬＬを用いずに済み、携帯端末１０の消費電力が大きく低減する。なお、上記の例ではＬＶＤＳによる差動伝送方式が例示されていたが、直流電源から供給される電力信号に新方式の符号波形を重畳して伝送することも可能である。このような構成にすることで、ヒンジ部１４の可動範囲をさらに拡大することが可能になる。

（省電力化に関する考察）
近年、携帯端末１０の省電力化を進めるために、上記の新方式に係る符号化方法も含め、様々な方法が検討されている。例えば、高速なデータ伝送が求められる場合にはデータの伝送に係る回路（伝送回路）を常時動作させ、低速なデータ伝送しか求められない場合には伝送回路の動作を間欠的な動作に切り替えるという、動作制御の方法が提案されている。例えば、動画の再生が行われている場合、液晶部３４に表示された画像が頻繁に更新されるため、連続して大量のデータが表示部１６に送られる。一方、時計情報の更新、小さな表示オブジェクトの表示、制御情報の伝達の際には少量のデータしか表示部１６に送られない。そのため、データの伝送が行われない場合又は伝送速度が小さい場合に伝送回路の動作が停止又は間欠動作に切り替えられ、その間は伝送回路の動作時間率が低減するため、消費電力が抑制される。

但し、伝送回路を停止又は間欠動作させる場合、伝送回路の起動・停止に一定の時間を要するため、間欠周期を短くしすぎると動作時間率を小さく出来ず、消費電力の低減を実現することが出来ない。一方、消費電力を低減させるために間欠動作の周期を長くすると、その時間分だけ伝送遅延が発生してしまう。例えば、素早い伝送が求められる制御データ等の場合、伝送遅延により制御処理に支障を来すことにもなりかねない。そこで、本件発明者は、データ量は少ないが素早い伝送を求められるデータ（以下、低速データ）の伝送に用いる伝送回路を常時動作させておき、データ量が多く、高い伝送速度が求められるデータ（以下、高速データ）の伝送に用いる伝送回路を間欠動作させる方法について検討を行った。また、低速データの信号と高速データの信号とを重畳して伝送する方法について検討を行った。

低速データの信号は、低速データの値（又は符号化データの値）に応じて低い周波数の搬送波を変調することにより得られる。一方、高速データの信号は、高速データの値（又は符号化データの値）に応じて高い周波数の搬送波を変調することにより得られる。両信号を重畳して得られる周波数スペクトラムは、図６に示すように、高速データの信号に対応する広帯域信号が高域に、低速データの信号に対応する狭帯域信号が低域に配置された形状となる。両信号の中心周波数が十分に離れていれば、帯域濾波器等を利用して両信号を重畳した重畳信号から各信号を容易に分離することができる。しかし、各信号の周波数スペクトラムの広がりが大きいと信号間の干渉が大きくなる。その結果、各信号を正しく分離することが難しくなり、伝送誤り率が増加してしまう。このような問題を解消するには、広帯域信号を低域において十分減衰させればよい。

さて、図６に例示した広帯域信号における搬送波、データクロック、データ、符号（変調波）の関係は、図７に例示されている。搬送波は、広帯域信号の中心周波数を持つ。また、データクロックは、その立ち下がりでデータの変化点を示す。そして、データと搬送波とを掛け合わせたものが広帯域信号（符号（変調波））となる。図７に示すように、搬送波とデータクロックとのタイミングがずれていると、広帯域信号に半端なタイミングが生じてしまう。

このような半端なタイミングが生じていると、広帯域信号の波形に基づいてクロックを再生する際に正しいタイミングを持つクロックの再生が難しくなる。この問題を解決するためには、図９に示すように、搬送波の周波数を広帯域信号の帯域幅（主波の幅）で除した値が整数になるようにすればよい。但し、図９に示すように、広帯域信号と狭帯域信号との間に未使用の帯域が生じてしまう。このように、未使用の帯域が生じると、広帯域信号における伝送速度の低下に繋がる。

また、広帯域信号を低域において十分減衰させる方法としては、図８に示すように、広帯域信号の低域成分をフィルタでカットする方法が考えられる。例えば、ＡＭＩ符号等の直流成分を持たないベースバンド信号の低域成分をフィルタでカットし、カットされた位置に狭帯域信号を配置する方法が考えられる。しかし、この方法を適用すると、低域成分がフィルタでカットされることにより広帯域信号に歪みが生じてしまう。その結果、広帯域信号の伝送品質が低下してしまう。

＜２：実施形態＞
上記のような問題点に鑑み、本件発明者は、低速データの信号（低域の狭帯域信号）と高速データの信号（高域の広帯域信号）とが干渉することなく共存可能な符号化方法及び伝送方法を考案した。この方法を適用すると、簡単な制御で高速データに用いる伝送回路の動作・停止を切り替えることが可能になる。そのため、簡単な制御で消費電力の低減を図ることが可能になる。以下、本発明の一実施形態に係る信号伝送方法、及び伝送回路の動作制御方法について説明する。なお、伝送回路と表現した場合、その表現は、送信回路、受信回路の両方を念頭に置いて記述されている場合がある。

［２−１：信号伝送方法・動作制御方法の概要］
まず、図１０〜図１４Ｃを参照しながら、本実施形態に係る信号伝送方法・動作制御方法の概要について説明する。図１０は、本実施形態に係る信号伝送方法・動作制御方法を実現することが可能な送信側の構成例を示す説明図である。図１１は、本実施形態に係る信号伝送方法・動作制御方法を実現することが可能な受信側の構成例を示す説明図である。図１２は、本実施形態に係る信号伝送方法を適用した場合における伝送時の高速データと低速データとの間の時間的な関係を示す説明図である。図１３、図１４Ａ〜図１４Ｃは、本実施形態に係る高速データの構成及び符号化方法の一例を示す説明図である。

（送信側の構成）
まず、送信側の構成について説明する。図１０に示すように、送信側の構成には、低速データ送信部２０２と、高速データ送信部２０４と、制御回路２０６と、加算器２０８とが含まれる。低速データ送信部２０２は、低速データの送信に用いる伝送回路の一例である。高速データ送信部２０４は、高速データの送信に用いる伝送回路の一例である。また、制御回路２０６は、低速データ送信部２０２の動作、及び高速データ送信部２０４の動作を制御する回路である。そして、加算器２０８は、低速データ送信部２０２から出力された低速データ信号と、高速データ送信部２０４から出力された高速データ信号とを加算する回路である。

データ量の小さい低速送信データは、低速データ送信部２０２に入力される。また、データ量の大きい高速送信データは、高速データ送信部２０４に入力される。低速送信データが入力されると、低速データ送信部２０２は、その低速送信データを符号化して低速伝送用符号化データを生成し、低速伝送用符号化データに基づいて得られた低速データ信号を出力する。また、高速送信データが入力されると、高速データ送信部２０４は、その高速送信データを符号化して高速伝送用符号化データを生成し、高速伝送用符号化データに基づいて得られた高速データ信号を出力する。

低速データ送信部２０２から出力された低速データ信号は、加算器２０８に入力される。また、高速データ送信部２０４から出力された高速データ信号は、加算器２０８に入力される。低速データ信号及び高速データ信号が入力されると、加算器２０８は、これら低速データ信号と高速データ信号とを加算して加算信号（送信信号）を出力する。加算器２０８から出力された加算信号は、所定の信号ラインを通じて受信側へと伝送される。低速送信データは、例えば、制御データ、センサデータ、音声データ等である。高速送信データは、例えば、液晶部３４に表示される画像データ等である。所定の信号ラインは、例えば、シリアル信号ライン２８である。

また、高速送信データが高速データ送信部２０４に入力されていない場合、制御回路２０６は、高速データ送信部２０４の動作を停止させる。このとき、制御回路２０６は、高速データ信号の生成及び送信に用いるクロックの生成回路も停止させる。逆に、高速送信データが高速データ送信部２０４に入力されると、制御回路２０６は、クロックの生成回路も含め、高速データ送信部２０４の動作を開始させる。

当然のことながら、高速データ信号のデータクロックは、低速データのデータクロックよりも周波数が高い。また、高速データ信号の生成に用いる搬送波の周波数は、低速データ信号の生成に用いる搬送波の周波数よりも高い。そのため、高速データ送信部２０４には高速な動作が求められる。結果として、高速データ送信部２０４は、動作時に低速データ送信部２０２に比べて多くの電力を消費してしまう。つまり、高速データ送信部２０４の消費電力は、低速データ送信部２０２の消費電力よりも大きい。

従って、制御回路２０６により高速データ送信部２０４の動作を制御することで、送信側の消費電力を効果的に抑制することが可能になる。一方、制御回路２０６は、低速データ送信部２０２を常時動作させる。低速データ送信部２０２が常時動作していることにより、低速データ送信部２０２の動作開始・動作停止に伴う遅延が発生しなくなる。そのため、低速送信データは、低速データ送信部２０２から素早く送信される。その結果、制御データやセンサデータ等、許容される遅延時間の短いデータが素早く受信側に伝達され、伝送遅延に伴う不具合の発生を回避することが可能になる。

（受信側の構成）
次に、受信側の構成について説明する。図１１に示すように、受信側の構成には、低速データ受信部２１２と、高速データ受信部２１４と、制御回路２１６とが含まれる。低速データ受信部２１２は、低速データの受信に用いる伝送回路の一例である。高速データ受信部２１４は、高速データの受信に用いる伝送回路の一例である。また、制御回路２１６は、低速データ受信部２１２、及び高速データ受信部２１４の動作を制御する回路である。なお、低速データ受信部２１２、及び高速データ受信部２１４には、送信側の加算器２０８により生成された加算信号（受信信号）が入力される。

加算信号が入力されると、低速データ受信部２１２は、加算信号から低速データ信号を分離する。そして、低速データ受信部２１２は、分離した低速データ信号から低速送信データを復元し、復元した低速送信データを低速受信データとして出力する。また、低速データ受信部２１２は、加算信号から分離した低速データ信号を高速データ受信部２１４に入力する。低速データ信号及び加算信号が入力されると、高速データ受信部２１４は、低速データ信号を用いて加算信号から高速データ信号を分離する。そして、高速データ受信部２１４は、分離した高速データ信号から高速送信データを復元し、復元した高速送信データを高速受信データとして出力する。

また、高速送信データが送信されていない場合、制御回路２１６は、高速データ受信部２１４の動作を停止させる。このとき、制御回路２１６は、高速データ信号の分離及び高速送信データの復元に用いるクロックの生成回路も停止させる。逆に、高速送信データが送信された場合、制御回路２１６は、クロックの生成回路も含め、高速データ受信部２１４の動作を開始させる。但し、高速送信データが送信されたか否かを示すデータ（以下、動作制御データ）は、低速送信データの形で送信される。そのため、動作制御データは、低速データ受信部２１２により受信され、制御回路２１６に入力される。そして、制御回路２１６は、入力された動作制御データに応じて高速データ受信部２１４の動作を制御する。

制御回路２１６は、低速データ受信部２１２を常時動作させる。低速データ受信部２１２が常時動作していることにより、低速データ受信部２１２の動作開始・動作停止に伴う遅延の発生が生じなくなる。そのため、動作制御データが送信された場合、低速データ受信部２１２は、動作制御データを素早く受信できるようになる。また、動作制御データに限らず、低速送信データを低速データ受信部２１２により素早く受信できるようになる。その結果、制御データやセンサデータ等、許容される遅延時間の短いデータを素早く受信することが可能になり、伝送遅延に伴う不具合の発生を回避することができる。

（符号化方法）
次に、図１２、図１３、図１４Ａ〜図１４Ｃを参照しながら、本実施形態の信号伝送方法に係る符号化方法について説明する。上記の通り、本実施形態に係る信号伝送方法は、低速データ信号と高速データ信号とを加算して伝送する方法である。そのため、図１２に示すように、本実施形態に係る信号伝送方法は、同じ時間内で両信号が同時に送受信されるタイミングが存在する。そこで、低速データ信号と高速データ信号との干渉を避ける工夫が求められる。

こうした要求に対し、本件発明者は、図１３に示すように、低速データ信号の半周期毎にＤＣオフセットが０となる高速データ信号を送信する方法を考案した。ここで言うＤＣオフセットとは、ある期間における振幅値の合計値である。例えば、図１４Ａは、ＤＣオフセットが０となる２値信号の波形を示したものである。図１４Ａの例では、振幅値が｛＋１，−１，＋１，−１，−１，＋１，−１，＋１｝となっており、これら振幅値の合計は０となる。つまり、図１４Ａに例示した期間において、この２値信号のＤＣオフセットは０である。同様に、図１４ＢにはＤＣオフセットが０の３値信号の一例が、図１４ＣにはＤＣオフセットが０の５値信号の一例が示されている。

低速データ信号の半周期毎にＤＣオフセットが０になる高速データ信号と、低速データ信号とを加算して得られた加算信号は、次の方法を用いて低速データ信号と高速データ信号とに分離される。まず、この加算信号の振幅値を低速データ信号の半周期毎に平均化する。例えば、ある区間で低速データ信号の振幅値が１、その区間で高速データ信号の振幅値が｛−１，１，−１，１｝（ＤＣオフセット＝０）の場合、その区間で加算信号の振幅値｛０，２，０，２｝を平均すると（０＋２＋０＋２）／４＝１になる。つまり、加算信号の振幅値を低速データ信号の半周期毎に平均化することで高速データ信号の振幅値が０になってしまうのである。

従って、加算信号から低速データ信号を容易に分離することができる。また、低速データ信号が得られると、加算信号から低速データ信号を減算することにより高速データ信号が得られる。つまり、平均化処理及び減算処理により加算信号から低速データ信号と高速データ信号とを容易に分離することが可能になる。なお、低速データ信号の半周期毎にＤＣオフセットが０となる高速データ信号は、上記の高速データ送信部２０４により生成される。また、上記の平均化処理は、上記の低速データ受信部２１２により実行される。そして、上記の減算処理は、上記の高速データ受信部２１４により実行される。

上記の符号化方法、及び信号伝送方法を適用することにより、低速データ信号と高速データ信号との干渉が回避される。また、制御データ等、低速送信データを素早く送受信することができるため、伝送遅延に伴う不具合が回避される。さらに、高速データ送信部２０４、高速データ受信部２１４の動作を制御することにより、消費電力が効果的に低減される。以上説明したように、本実施形態に係る信号伝送方法・動作制御方法は、信号間の干渉を回避し、低速送信データの伝送遅延を回避しつつ、消費電力を効果的に低減するものである。

［２−２：信号伝送方法の詳細］
以下、本実施形態に係る信号伝送方法について、より具体的に説明する。なお、以下の説明では、動作制御に関する構成要素の記載は省略している。

（２−２−１：送信側の構成）
まず、図１５を参照しながら、本実施形態に係る送信側の構成について、より詳細に説明する。図１５は、本実施形態に係る送信側の構成例をより詳細に示したものである。

図１５に示すように、送信側の構成には、ＰＳ変換部２３２、２３６、符号化部２３４、２３８、及び加算器２４０が含まれる。ＰＳ変換部２３２は、パラレルデータの形で入力される高速送信データをシリアル化する手段である。そして、符号化部２３４は、高速送信データを符号化し、高速データ信号を生成する手段である。また、ＰＳ変換部２３６は、パラレルデータの形で入力される低速送信データをシリアル化する手段である。さらに、符号化部２３８は、低速送信データを符号化し、低速データ信号を生成する手段である。また、加算器２４０は、高速データ信号と低速データ信号とを加算する手段である。

ＰＳ変換部２３２には、高速送信データがパラレルデータの形で入力される。例えば、ベースバンドプロセッサ２２から出力され、パラレル信号ライン２４を介してシリアライザ２６に入力される画像データは、高速送信データの一例である。また、ＰＳ変換部２３２には、高速データ用のワードクロック、及びビットクロックが入力される。

ＰＳ変換部２３２は、ワードクロックが示すタイミングで高速送信データを取り込み、パラレルデータをシリアルデータに変換する。そして、ＰＳ変換部２３２は、ビットクロックが示すタイミングでシリアルデータに変換された高速送信データを出力する。ＰＳ変換部２３２により出力された高速送信データは、符号化部２３４に入力される。なお、１ワードを何ビットに設定するかは実施の態様に応じて適宜設定される。

符号化部２３４には、ＰＳ変換部２３２から入力される高速送信データの他、高速データ用のビットクロック及びシンボルクロックが入力される。高速送信データが入力されると、符号化部２３４は、ビットクロックが示すタイミングで高速送信データを取り込み、取り込んだ高速送信データを符号化する。このとき、符号化部２３４は、高速送信データを符号化し、低速データ信号の半周期（１／２シンボルクロック（低速））毎にＤＣオフセットが０となる符号化データを生成する。さらに、符号化部２３４は、生成した符号化データに基づいて高速データ信号を生成し、シンボルクロックが示すタイミングで出力する。符号化部２３４により生成された高速データ信号は、加算器２４０に入力される。

一方、ＰＳ変換部２３６には、低速送信データがパラレルデータの形で入力される。例えば、ベースバンドプロセッサ２２から出力され、パラレル信号ライン２４を介してシリアライザ２６に入力される表示制御データは、低速送信データの一例である。また、ＰＳ変換部２３６には、低速データ用のワードクロック、及びビットクロックが入力される。低速送信データが入力されと、ＰＳ変換部２３６は、ワードクロック及びビットクロックを用いて低速送信データをシリアル化する。ＰＳ変換部２３６によりシリアル化された低速送信データは、符号化部２３８に入力される。

符号化部２３８には、ＰＳ変換部２３６から入力される低速送信データの他、低速データ用のビットクロック及びシンボルクロックが入力される。低速送信データが入力されると、符号化部２３８は、ビットクロックが示すタイミングで低速送信データを取り込む。そして、符号化部２３８は、取り込んだ低速送信データを符号化して符号化データを生成する。さらに、符号化部２３８は、生成した符号化データに基づいて低速データ信号を生成し、シンボルクロックが示すタイミングで低速データ信号を出力する。但し、低速送信データの符号化に用いられる符号は、直流成分を含まない符号であることが好ましい。

符号化部２３８により出力された低速データ信号は、加算器２４０に入力される。高速データ信号及び低速データ信号が入力されると、加算器２４０は、高速データ信号と低速データ信号とを加算して加算信号を生成し、生成した加算信号を受信側に向けて出力する。この加算信号は、例えば、シリアル信号ライン２８を通じて受信側に伝送される。

（２−２−２：受信側の構成）
次に、図１６〜図１８を参照しながら、本実施形態に係る受信側の構成について、より詳細に説明する。図１６〜図１８は、本実施形態に係る送信側の構成例をより詳細に示したものである。

図１６に示すように、受信側の構成には、クロック再生回路２５２と、復号部２５４（低速）と、ＳＰ変換部２５６と、遅延回路２５８と、減算器２６０と、復号部２６２（高速）と、ＳＰ変換部２６４とが含まれる。クロック再生回路２５２は、各種のクロックを再生する手段である。復号部２５４は、加算信号から低速データ信号を分離し、低速送信データを復元する手段である。ＳＰ変換部２５６は、復号部２５４により復元された低速送信データ（以下、低速データ）をパラレル化する手段である。

遅延回路２５８は、復号部２５４により低速データ信号が分離される間、減算器２６０に入力される加算信号を遅延させる手段である。減算器２６０は、加算信号から低速データ信号を減算する手段である。復号部２６２は、高速データ信号から高速送信データを復元する手段である。そして、ＳＰ変換部２６４は、復号部２６２により復元された高速送信データ（以下、高速データ）をパラレル化する手段である。

送信側から伝送された加算信号（受信信号）は、クロック再生回路２５２、復号部２５４、及び遅延回路２５８に入力される。加算信号が入力されると、クロック再生回路２５２は、加算信号から低速データ用のワードクロック、ビットクロック、シンボルクロック、及び、高速データ用のワードクロック、ビットクロック、シンボルクロックを再生する。

クロック再生回路２５２により再生された低速データ用のワードクロックは、ＳＰ変換部２５６に入力される。また、低速データ用のビットクロックは、復号部２５４、ＳＰ変換部２５６に入力される。さらに、低速データ用のシンボルクロックは、復号部２５４、及び遅延回路２５８に入力される。また、クロック再生回路２５２により再生された高速データ用のワードクロックは、ＳＰ変換部２６４に入力される。そして、高速データ用のビットクロックは、復号部２６２、及びＳＰ変換部２６４に入力される。さらに、高速データ用のシンボルクロックは、復号部２６２に入力される。ここで、クロック再生回路２５２の構成について、図１７を参照しながら、より詳細に説明する。

図１７は、クロック再生回路２５２の詳細な構成例を示す説明図である。図１７に示すように、クロック再生回路２５２は、低速データ用シンボルクロック再生部２７２と、低速データ用ビットクロック再生部２７４と、低速データ用ワードクロック再生部２７６と、高速データ用シンボルクロック再生部２７８と、高速データ用ビットクロック再生部２８０と、高速データ用ワードクロック再生部２８２と、により構成される。

クロック再生回路２５２に入力された加算信号は、まず、低速データ用シンボルクロック再生部２７２に入力される。低速データ用シンボルクロック再生部２７２は、加算信号から低速データ用のシンボルクロックを再生する。そして、低速データ用シンボルクロック再生部２７２により再生された低速データ用シンボルクロックは、復号部２５４に向けて出力される。さらに、低速データ用シンボルクロックは、低速データ用ビットクロック再生部２７４、低速データ用ワードクロック再生部２７６、高速データ用シンボルクロック再生部２７８に入力される。

低速データ用シンボルクロックが入力されると、低速データ用ビットクロック再生部２７４は、低速データ用シンボルクロックに基づいて低速データ用ビットクロックを再生する。また、低速データ用ワードクロック再生部２７６は、低速データ用シンボルクロックに基づいて低速データ用ワードクロックを再生する。また、低速データ用シンボルクロックが入力されると、高速データ用シンボルクロック再生部２７８は、低速データ用シンボルクロックに基づいて高速データ用シンボルクロックを再生する。

高速データ用シンボルクロック再生部２７８により再生された高速データ用シンボルクロックは、高速データ用ビットクロック再生部２８０、及び高速データ用ワードクロック再生部２８２に入力される。高速データ用シンボルクロックが入力されると、高速データ用ビットクロック再生部２８０は、高速データ用シンボルクロックに基づいて高速データ用ビットクロックを再生する。また、高速データ用ワードクロック再生部２８２は、高速データ用シンボルクロックに基づいて高速データ用ワードクロックを再生する。

低速データ用シンボルクロック、低速データ用ビットクロック、低速データ用ワードクロック、高速データ用シンボルクロック、高速データ用ビットクロック、高速データ用ワードクロックの間には所定の関係が存在する。そのため、上記のように低速データ用シンボルクロックから順次、低速データ用ビットクロック、低速データ用ワードクロック、高速データ用シンボルクロック、高速データ用ビットクロック、高速データ用ワードクロックが生成される。なお、各クロックの生成順序や生成方法については、上記の例に限定されず、実施の態様に応じて適宜変更可能である。

再び図１６を参照する。クロック再生回路２５２から低速データ用シンボルクロックが入力されると、復号部２５４は、低速データ用シンボルクロックの半周期（１シンボル期間）毎に加算信号の振幅値を平均して低速データ信号を復元する。先に述べた通り、本実施形態においては、低速データ信号の１シンボル期間に高速データ信号のＮシンボル（Ｎ≧２；Ｎは自然数）が含まれるよう、高速データ信号の生成時に符号化する方法が用いられている。また、低速データ信号の１シンボル期間で高速データ信号の振幅値を合計すると０になるような符号が用いられている。

そのため、低速データ用シンボルクロックの半周期毎に加算信号の振幅値を平均することで、高速データ信号の成分を０にすることができる。この平均処理は、例えば、次の３ステップで実行される。

（Ｓ１）クロック再生回路２５２から入力された高速データ用シンボルクロックが示すタイミングで加算信号の振幅値をサンプリングするステップ。
（Ｓ２）ステップＳ１でサンプリングされた振幅値を低速データ用シンボルクロックの半周期（１シンボル期間）にわたって積算し、積算値を算出するステップ。
（Ｓ３）ステップＳ３で算出された積算値を低速データの１シンボル期間に含まれる高速データのシンボル数Ｎで割り、平均値を算出するステップ。

これら３ステップにより得られた各シンボル期間の平均値を振幅値として持つ信号が低速データ信号である。また、これら平均値のデータ列は、低速データである。つまり、上記３ステップにより低速データが復号される。ここで、復号部２５４の具体的な構成について、図１８を参照しながら、より詳細に説明する。図１８は、復号部２５４の具体的な構成例を示す説明図である。

図１８に示すように、復号部２５４は、例えば、加算器２９２と、レジスタ２９４と、復号回路２９８と、制御回路２９６とにより構成される。加算器２９２には、加算信号（受信信号）が入力される。レジスタ２９４、制御回路２９６には、高速データ用シンボルクロックが入力される。また、制御回路２９６、復号回路２９８には、低速データ用シンボルクロックが入力される。そして、復号回路２９８には、低速データ用ビットクロックが入力される。

レジスタ２９４は、加算器２９２による加算結果を保持する。また、加算器２９２には、加算信号に加え、レジスタ２９４により出力された信号が入力される。そして、加算器２９２は、加算信号とレジスタ２９４により出力された信号とを加算する。そのため、レジスタ２９４がリセット、ホールドするタイミングを適切に制御することにより、低速データの１シンボル期間にわたって加算信号の振幅値を積算することができる。

レジスタ２９４の制御は、制御回路２９６により行われる。制御回路２９６は、高速データ用シンボルクロック及び低速データ用シンボルクロックが示すタイミングに基づいてリセット信号及びホールド信号を出力する。制御回路２９６により出力されたリセット信号及びホールド信号は、レジスタ２９４に入力される。レジスタ２９４は、入力されたリセット信号、ホールド信号に応じてリセット、ホールドの動作を実行する。

レジスタ２９４は、リセット信号の入力に応じて、低速データの１シンボルの先頭でレジストの値を０とする。また、レジスタ２９４は、ホールド信号の入力に応じて、高速データ用シンボルクロックに同期して加算器２９２の出力をホールドする。このような動作により、低速データの各シンボルの最後には、高速データの影響が取り除かれたデータが得られる。レジスタ２９４の出力は、復号回路２９８に入力される。復号回路２９８は、レジスタ２９４の出力、低速データ用シンボルクロック、及び低速データ用ビットクロックを用いて低速データを復元する。

再び図１６を参照する。上記のようにして低速データを復元すると、復号部２５４は、クロック再生回路２５２により入力された低速データ用ビットクロックが示すタイミングで低速データを出力する。復号部２５４により出力された低速データは、ＳＰ変換部２５６に入力される。また、復号部２５４により復元された低速データ信号は、減算器２６０に入力される。

低速データが入力されると、ＳＰ変換部２５７は、クロック再生回路２５２により入力された低速データ用ビットクロックが示すタイミングで低速データを取り込み、シリアルデータの形で入力された低速データをパラレルデータの形に変換する。そして、ＳＰ変換部２５７は、パラレルデータの形に変換された低速データをクロック再生回路２５２により入力された低速データのワードクロックが示すタイミングで出力する。このようにして低速データが受信される。

一方、加算信号が入力されると、遅延回路２５８は、加算信号の出力タイミングを調整し、クロック再生回路２５２により入力された低速データ用シンボルクロックが示すタイミングで加算信号を出力する。遅延回路２５８により出力された加算信号は、減算器２６０に入力される。このように加算信号を所定時間遅延させ、その出力タイミングを調整することにより、復号部２５４から減算器２６０に入力される低速データ信号のタイミングと加算信号のタイミングとが同期する。

低速データ信号及び加算信号が入力されると、減算器２６０は、加算信号から低速データ信号を減算し、高速データ信号を復元する。そして、減算器２６０により復元された高速データ信号は、復号部２６２に入力される。復号部２６２は、クロック再生回路２５２により入力される高速データ用シンボルクロックが示すタイミングで高速データ信号を取り込み、高速データ信号から高速データを復元する。そして、復号部２６２は、復元した高速データをクロック再生回路２５２から入力される高速データ用ビットクロックが示すタイミングで出力する。

復号部２６２から出力された高速データは、ＳＰ変換部２６４に入力される。高速データが入力されると、ＳＰ変換部２６４は、クロック再生回路２５２により入力される高速データ用ビットクロックが示すタイミングで高速データを取り込み、シリアルデータの形で入力される高速データをパラレルデータの形に変換する。そして、ＳＰ変換部２６４は、クロック再生回路２５２により入力される高速データ用ワードクロックが示すタイミングでパラレルデータの形に変換された高速データを出力する。このようにして高速データが受信される。

以上、本実施形態に係る信号伝送方法を実現することが可能な送信側及び受信側の構成について詳細に説明した。上記の構成を適用することにより、高速データ信号と低速データ信号との干渉を回避することが可能になる。

（具体例：パーシャル・レスポンス符号）
ここで、高速データにパーシャル・レスポンス符号を用いるケースについて紹介する。パーシャル・レスポンス符号は、図１９Ａに示す回路（減算器３０２、遅延回路３０４）を用いて生成される。つまり、入力データを１クロック分だけ遅延させ、符号を反転させることで、入力データをパーシャル・レスポンス符号に変換することができる。例えば、入力データ１に対するパーシャル・レスポンス符号の波形は、図１９Ｂのようになる。一方、入力データ０に対するパーシャル・レスポンス符号は０である。

例えば、低速データの１シンボル期間に高速データのシンボルが４シンボル含まれるようにすると、図１９Ｃに例示した低速データ信号と高速データ信号との関係が得られる。パーシャル・レスポンス符号は、直流成分を含まない符号である。そのため、図１９Ｃの例からも明らかなように、高速データの４シンボル分でＤＣオフセットは０となる。なお、図１９Ｃの例では、低速データの１シンボル期間で３ビットの高速データが伝送される。４ビット目を０としているのは、低速データの各シンボル期間の最後をシンボル値０にリセットするためである。このような構成することで、パーシャル・レスポンス符号が、低速データの隣り合うシンボル期間に跨らなくなる。

このように、パーシャル・レスポンス符号を用いた場合、低速データの１シンボル期間の中で高速データのシンボル値を合計すると０になるため、高速データ信号と低速データ信号とを加算しても、両信号は互いに干渉による影響を及ぼさない。なお、パーシャル・レスポンス符号を用いた場合、低速データ信号（Ｌ）、高速データ信号（Ｈ）、加算信号（Ｃ）は、図２０に示すような信号波形となる。

以上、本実施形態の信号伝送方法を実現するための符号化方法にパーシャル・レスポンス符号を適用した場合の具体的な構成例について説明した。なお、高速データの生成に用いる符号としては、パーシャル・レスポンス符号の他、例えば、マンチェスター符号、ＡＭＩ符号等、低速データの１シンボル期間中でシンボル値の合計を０にできる任意の符号を用いることができる。また、低速データの生成に用いる符号としては、例えば、直流成分を持たない任意の符号が用いられる。

（補足）
ここで、上記説明の中で登場した高速データ、低速データの性質、及び動作制御方法について説明を補足する。携帯端末１０の操作部１２と表示部１６との間でやり取りされるデータには、例えば、液晶部３４に表示される表示データ、表示部１６に搭載されたカメラで撮像された撮像データ、音声データ、各種センサのデータ、液晶部３４及びカメラを制御するための制御データがある。表示データ、撮像データは高速データである。一方、音声データ、各種センサのデータ、制御データは低速データである。

また、各種センサデータや制御データの一部は、許容可能な遅延時間が短い。そのため、低速データ用の伝送回路（送信回路、受信回路）で長い遅延時間が発生するのを回避する必要がある。また、低速データ用の伝送回路、及び高速データ用の伝送回路の制御を単純化することも求められる。本実施形態に係る動作制御方法は、低速データ用の伝送回路を常時動作させる方式を採用している。そのため、許容可能な遅延時間が短い低速データの伝送機会が生じても、伝送回路の起動時間に起因する伝送遅延が発生しない。また、高速データ用の伝送回路については、高速データの有無に応じて動作の開始・停止が適切に制御されるため、簡単な制御により、消費電力を効率的に低減することができる。

以上、本実施形態に係る信号伝送方法について詳細に説明した。

＜３：まとめ＞
最後に、本発明の実施形態に係る技術内容について簡単に纏める。ここで述べる技術内容は、例えば、ＰＣ、携帯電話、携帯ゲーム機、携帯情報端末、情報家電、カーナビゲーションシステム等、種々の情報処理装置に対して適用することができる。

上記の情報処理装置の機能構成は、例えば、次のように表現することができる。当該情報処理装置は、次のような第１信号生成部、第２信号生成部、信号加算部、信号送信部、及び制御回路を有する。上記の第１信号生成部は、第１のデータから、周波数ｆ１を有する第１のクロックに同期した第１のデータ信号を生成する。また、上記の第２信号生成部は、第２のデータから、周波数ｆ２＝Ｎ＊ｆ１（Ｎは自然数）を有する第２のクロックに同期し、かつ、前記第１のクロックの１周期について振幅を合計した値が０となる第２のデータ信号を生成する。

上記の第１のデータは、第２のクロックに比べて低い周波数ｆ１を持つ第１のクロックに同期して送信される。そのため、第１のデータの伝送速度は、第２のデータよりも小さい。第１のデータの例としては、例えば、制御データ、センサデータ、音声データ等が挙げられる。制御データ、センサデータ、音声データ等のデータは、多くの場合、データ量が小さい。また、これらのデータは、許容可能な遅延時間が短い。

一方、上記の第２のデータは、第１のクロックに比べて高い周波数ｆ２を持つ第２のクロックに同期して送信される。そのため、第２のデータの伝送速度は、第１のデータよりも大きい。第２のデータの例としては、例えば、画面上に表示される画像データやカメラ機能により撮影された画像データ等が挙げられる。画像データ等のデータは、多くの場合、データ量が大きい。また、これらのデータは、制御データ、センサデータ、音声データ等のデータに比べて許容可能な遅延時間が長い。

第１及び第２のデータには、上記のような特性の違いがある。もちろん、第１のデータに画像データ等が含まれていたり、第２のデータに音声データ等が含まれていたりしてもよい。但し、許容可能な遅延時間、及びデータ量の多少に応じて、第１のデータとして送信されるデータの種類と、第２のデータとして送信されるデータの種類とを使い分ける方が好ましい。

また、上記の信号加算部は、前記第１信号生成部により生成された第１のデータ信号と、前記第２信号生成部により生成された第２のデータ信号と、を加算して加算信号を生成する。そして、上記の信号送信部は、前記信号加算部により生成された加算信号を送信する。このように、本実施形態に係る情報処理装置は、第１のデータ信号と第２のデータ信号とを加算して送信する。

上記の通り、第１のデータ信号は、周波数ｆ１を持つ第１のクロックに同期している。また、第２のデータ信号は、周波数ｆ１のＮ倍の周波数ｆ２を持つ第２のクロックに同期している。そのため、第１のデータ信号と第２のデータ信号とを加算すると、第１のデータ信号の振幅値が一定値となる第１のクロックの１／２周期の間に、第２のデータ信号の振幅変動が第２のクロックのＮ／２周期分だけ重畳された加算信号が得られる。

上記の通り、第２のデータ信号は、第１のクロックの１／２周期について振幅を合計した値が０となるように設定されている。そのため、加算信号の振幅値を第１のクロックの１／２周期毎に平均すると、第２のデータ信号の振幅成分が０となり、第１のデータ信号の成分が得られる。つまり、上記のような第２のデータ信号の生成方法を適用すると、加算信号から第１のデータ信号を容易に分離することが可能になる。さらに、加算信号から第１のデータ信号を減算することにより第２のデータ信号を容易に分離することが可能になる。

上記のように、本実施形態の技術を用いると、第１のデータ信号と第２のデータ信号とを同時に伝送することが可能になる。また、第２のデータの入力が停止されても、第１のデータが正しく伝送される。つまり、第１のデータ信号と第２のデータ信号との独立性が保たれている。そのため、第２のデータ信号の送信に関する構成要素の動作を停止させても、第１のデータの伝送には影響を与えずに済む。また、比較的低速な第１のクロックに同期して第１のデータ信号を送信するための構成要素は、比較的消費電力が少ない。

そこで、上記の制御回路は、前記第１信号生成部を常時動作させ、前記第２のデータを送信する場合に前記第２信号生成部を動作させ、前記第２のデータを送信しない場合には前記第２信号生成部の動作を停止させる。このように、第１のデータ信号の送信に関する構成要素を常時動作させておき、第２のデータ信号の送信に関する構成要素を間欠動作させることにより、伝送遅延を抑制しつつ、消費電力を効果的に低減させることができる。なお、上記の第２信号生成部の動作制御に伴い、第２のクロックを生成するためのクロック生成器の動作制御も上記の制御回路により行われる。

（備考）
上記の低速データ送信部２０２、符号化部２３８は、第１信号生成部の一例である。上記の高速データ送信部２０４、符号化部２３４は、第２信号生成部の一例である。上記の加算器２０８は、信号加算部、信号送信部の一例である。上記の低速データ受信部２１２、高速データ受信部２１４は、信号受信部の一例である。上記の低速データ受信部２１２、復号部２５４は、第１信号復元部、第１データ復元部の一例である。上記の高速データ受信部２１４、遅延回路２５８、減算器２６０、復号部２６２は、第２信号復元部、第２データ復元部の一例である。上記のクロック再生回路２５２は、クロック再生部の一例である。上記の低速データ送信部２０２は、クロック生成部を含む。また、上記のベースバンドプロセッサ２２は、演算処理部の一例である。上記の携帯端末１０は、信号処理装置の一例である。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

１０ 携帯端末
１２ 操作部
１４ ヒンジ部
１６ 表示部
２２ ベースバンドプロセッサ
２４、３２ パラレル信号ライン
２６ シリアライザ
２８ シリアル信号ライン
３０ デシリアライザ
３４ 液晶部
１０２ Ｐ／Ｓ変換部
１０４ エンコーダ
１０６ ドライバ
１０８ ＰＬＬ部
１１０ タイミング制御部
１１２ レシーバ
１１４ デコーダ
１１６ Ｓ／Ｐ変換部
１１８ クロック検出部
１２０ タイミング制御部
２０２ 低速データ送信部
２０４ 高速データ送信部
２０６ 制御回路
２０８ 加算器
２１２ 低速データ受信部
２１４ 高速データ受信部
２１６ 制御回路
２３２、２３６ ＰＳ変換部
２３４、２３８ 符号化部
２４０ 加算器
２５２ クロック再生回路
２５４、２６２ 復号部
２５６、２６４ ＳＰ変換部
２５８ 遅延回路
２６０ 減算器
２７２ 低速データ用シンボルクロック再生部
２７４ 低速データ用ビットクロック再生部
２７６ 低速データ用ワードクロック再生部
２７８ 高速データ用シンボルクロック再生部
２８０ 高速データ用ビットクロック再生部
２８２ 高速データ用ワードクロック再生部
２９２ 加算器
２９４ レジスタ
２９６ 制御回路
２９８ 復号回路
３０２ 減算器
３０４ 遅延回路

Claims (10)

1. 第１のデータから、周波数ｆ１を有する第１のクロックに同期した第１のデータ信号を生成する第１信号生成部と、
   第２のデータから、周波数ｆ２＝Ｎ＊ｆ１（Ｎは自然数）を有する第２のクロックに同期し、かつ、前記第１のクロックの１／２周期について振幅を合計した値が０となる第２のデータ信号を生成する第２信号生成部と、
   前記第１信号生成部により生成された第１のデータ信号と、前記第２信号生成部により生成された第２のデータ信号と、を加算して加算信号を生成する信号加算部と、
   前記信号加算部により生成された加算信号を送信する信号送信部と、
   前記第１信号生成部を常時動作させ、前記第２のデータを送信する場合に前記第２信号生成部を動作させ、前記第２のデータを送信しない場合には前記第２信号生成部の動作を停止させる制御回路と、
   を備える、信号処理装置。
2. 前記信号送信部により送信された加算信号を受信する信号受信部と、
   前記第１のクロックの１周期毎に前記信号受信部により受信された加算信号の振幅値を平均して前記第１のデータ信号を復元する第１信号復元部と、
   前記信号受信部により受信された加算信号から前記第１信号復元部により復元された第１のデータ信号を減算して前記第２のデータ信号を復元する第２信号復元部と、
   前記第１信号復元部により復元された第１のデータ信号から前記第１のデータを復元する第１データ復元部と、
   前記第２信号復元部により復元された第２のデータ信号から前記第２のデータを復元する第２データ復元部と、
   をさらに備える、請求項１に記載の信号処理装置。
3. 前記制御回路は、前記第１信号復元部及び前記第１データ復元部を常時動作させ、前記第２のデータを受信する場合に前記第２信号復元部及び前記第２データ復元部を動作させ、前記第２のデータを受信しない場合には前記第２信号復元部及び前記第２データ復元部の動作を停止させる、請求項２に記載の信号処理装置。
4. 前記制御回路は、前記第２信号復元部及び前記第２データ復元部の動作を制御するための制御データを前記第１のデータとして前記第１信号生成部に入力し、
   前記制御データは、前記第１信号生成部、前記信号加算部、前記信号生成部、前記信号受信部、前記第１信号復元部、前記第１データ復元部を介して伝送され、前記第２信号復元部及び前記第２データ復元部に入力され、
   前記第２信号復元部及び前記第２データ復元部は、前記制御データに応じて動作を開始又は停止する、請求項３に記載の信号処理装置。
5. 前記第１信号生成部は、前記第１のデータを直流成分が抑圧されたシンボル列に符号化し、当該シンボル列に基づいて前記第１のデータ信号を生成する、請求項４に記載の信号処理装置。
6. 前記第２信号生成部は、前記第２のクロックを生成するクロック生成部を含み、
   前記第２信号復元部は、前記第２のクロックを再生するクロック再生部を含み、
   前記制御回路は、前記第２信号生成部及び前記第２信号復元部の動作を制御する際に、少なくとも前記クロック生成部及び前記クロック再生部の動作を制御する、請求項５に記載の信号処理装置。
7. 画像データを表示する表示部と、
   前記画像データを出力する演算処理部と、
   をさらに備え、
   前記演算処理部により出力された画像データは、前記第２のデータとして前記第２信号生成部、前記信号加算部、前記信号送信部、前記信号受信部、前記第２信号復元部、前記第２データ復元部を介して伝送され、前記表示部に入力される、請求項６に記載の信号処理装置。
8. 第１のデータから、周波数ｆ１を有する第１のクロックに同期した第１のデータ信号を生成する第１信号生成ステップと、
   第２のデータから、周波数ｆ２＝Ｎ＊ｆ１（Ｎは自然数）を有する第２のクロックに同期し、かつ、前記第１のクロックの１／２周期について振幅を合計した値が０となる第２のデータ信号を生成する第２信号生成ステップと、
   前記第１信号生成ステップで生成された第１のデータ信号と、前記第２信号生成ステップで生成された第２のデータ信号と、を加算して加算信号を生成する加算ステップと、
   前記加算ステップで生成された加算信号を送信する送信ステップと、
   前記第１信号生成ステップの処理を常時実行し、前記第２のデータを送信する場合に前記第２信号生成ステップの処理を実行し、前記第２のデータを送信しない場合には前記第２信号生成ステップの処理を停止するように制御する制御ステップと、
   を含む、信号伝送方法。
9. 第１のデータから生成され、周波数ｆ１を有する第１のクロックに同期した第１のデータ信号と、第２のデータから生成され、周波数ｆ２＝Ｎ＊ｆ１（Ｎは自然数）を有する第２のクロックに同期し、かつ、前記第１のクロックの１／２周期について振幅を合計した値が０となる第２のデータ信号と、を加算して得られる加算信号の振幅値を、前記第１のクロックの１周期毎に平均して前記第１のデータ信号を復元する第１信号復元部と、
   前記加算信号から前記第１信号復元部により復元された第１のデータ信号を減算して前記第２のデータ信号を復元する第２信号復元部と、
   前記第１信号復元部により復元された第１のデータ信号から前記第１のデータを復元する第１データ復元部と、
   前記第２信号復元部により復元された第２のデータ信号から前記第２のデータを復元する第２データ復元部と、
   を備える、信号処理装置。
10. 第１のデータから生成され、周波数ｆ１を有する第１のクロックに同期した第１のデータ信号と、第２のデータから生成され、周波数ｆ２＝Ｎ＊ｆ１（Ｎは自然数）を有する第２のクロックに同期し、かつ、前記第１のクロックの１／２周期について振幅を合計した値が０となる第２のデータ信号と、を加算して得られる加算信号の振幅値を、前記第１のクロックの１周期毎に平均して前記第１のデータ信号を復元する第１信号復元ステップと、
    前記加算信号から前記第１信号復元ステップで復元された第１のデータ信号を減算して前記第２のデータ信号を復元する第２信号復元ステップと、
    前記第１信号復元ステップで復元された第１のデータ信号から前記第１のデータを復元する第１データ復元ステップと、
    前記第２信号復元ステップで復元された第２のデータ信号から前記第２のデータを復元する第２データ復元ステップと、
    を含む、データ復元方法。

Images