JP4476892B2 - ポリシリコン液晶表示装置の製造方法 - Google Patents
ポリシリコン液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4476892B2 JP4476892B2 JP2005215327A JP2005215327A JP4476892B2 JP 4476892 B2 JP4476892 B2 JP 4476892B2 JP 2005215327 A JP2005215327 A JP 2005215327A JP 2005215327 A JP2005215327 A JP 2005215327A JP 4476892 B2 JP4476892 B2 JP 4476892B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- substrate
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 55
- 229920005591 polysilicon Polymers 0.000 title claims description 55
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 52
- 238000000034 method Methods 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims description 75
- 238000003860 storage Methods 0.000 claims description 43
- 239000000565 sealant Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 94
- 239000010408 film Substances 0.000 description 52
- 239000010409 thin film Substances 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000003365 glass fiber Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 101150037603 cst-1 gene Proteins 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、ポリシリコン液晶表示装置に関し、特に、工程を単純化できるポリシリコン液晶表示装置及びその製造方法に関する。
通常、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）は、液晶表示パネル（以下、液晶パネル）にマトリクス状に配列された液晶セルのそれぞれがビデオ信号によって光透過率を調節することで、画像を表示する。
液晶セルのそれぞれには、ビデオ信号を独立的に供給するためのスイッチ素子として、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴ）が用いられる。このようなＴＦＴのアクティブ層としては、アモルファスシリコン（Ａｍｏｒｐｈｏｕｓ Ｓｉ）又はポリシリコン（Ｐｏｌｙ Ｓｉ）が用いられる。ここで、アモルファスシリコンより電荷移動度が約１００倍程度速いポリシリコンを用いる場合、高い応答速度を必要とする駆動回路を液晶パネルに内蔵することができる。
図１は、従来技術による駆動回路が内蔵されたポリシリコン液晶パネルのＴＦＴ基板を概略的に示す図である。
図１に示すポリシリコンＴＦＴ基板は、ゲートライン２及びデータライン４の交差により定義される画素領域ごとに、ＴＦＴ３０及び画素電極２２が形成される画像表示領域７と、画像表示領域７のデータライン４を駆動するためのデータドライバ５と、画像表示領域７のゲートライン２を駆動するためのゲートドライバ３とを備える。
画像表示領域７は、多数のゲートライン２及びデータライン４の交差により定義される画素領域の各々に形成されたＴＦＴ３０及び画素電極２２を備える。ＴＦＴ３０は、ゲートライン２のスキャン信号に応答してデータライン４からのビデオ信号を画素電極２２に充電する。ビデオ信号が充電された画素電極２２は、ＴＦＴ基板と液晶を挟んで向き合うカラーフィルター基板の共通電極と電位差を発生させ、その電位差のため、液晶分子が誘電異方性によって回転する。このような液晶分子の回転量に応じて、光透過率が変化することにより階調が具現される。
ゲートドライバ３は、ゲートライン２を順次駆動する。
データドライバ５は、ゲートライン２の駆動時ごとにデータライン４にビデオ信号を供給する。
図２は、図１に示すポリシリコンＴＦＴ基板の画像表示領域７に含まれた一画素領域を拡大して示す平面図であり、図３は、図１に示すＴＦＴ基板の画素領域のＩ−Ｉ’線に沿う断面図である。
図２及び図３に示すＴＦＴ基板は、ゲートライン２及びデータライン４と接続されるＴＦＴ３０及びＴＦＴ３０と接続される画素電極２２を備える。ＴＦＴ３０は、ＮＭＯＳ−ＴＦＴ又はＰＭＯＳ−ＴＦＴで形成されるが、以下では、ＮＭＯＳ−ＴＦＴで形成される場合について説明する。
ＴＦＴ３０は、ゲートライン２と接続されたゲート電極６、データライン４に含まれるソース電極、及び保護膜１８を貫通する画素コンタクトホール２０を介して画素電極２２と接続されるドレーン電極１０を備える。ゲート電極６は、ゲート絶縁膜１６を挟んでバッファ膜１２上に形成されるアクティブ層１４のチャンネル領域１４Ｃと重畳されるように形成される。ソース電極及びドレーン電極１０はゲート電極６と層間絶縁膜２６を挟んで形成される。そして、ソース電極及びドレーン電極１０は、層間絶縁膜２６及びゲート絶縁膜１６を貫通するソースコンタクトホール２４Ｓ及びドレーンコンタクトホール２４Ｄのそれぞれを介して、ｎ＋不純物が注入されたアクティブ層１４のソース領域１４Ｓ及びドレーン領域１４Ｄのそれぞれと接続される。
従来技術におけるポリシリコン型ＴＦＴ基板は、製造工程が複雑であるという問題点がある。
したがって、本発明は、従来技術の限界及び短所による一つ以上の問題点を実質的に取り除く液晶表示装置及びその製造方法に関する。
本発明の目的は、工程を単純化できる液晶表示装置及びその製造方法を提供することにある。
前記目的を達成するために、本発明に係る液晶表示装置の製造方法は、画像表示領域とドライバ領域を持つ第１基板及び第２基板を形成する工程と、前記第１基板及び第２基板の少なくとも一つの上に、前記ドライバ領域と重畳される第２シーラントを形成する工程と、前記第１基板及び前記第２基板間に液晶層を形成する工程とを含み、前記第１基板を形成する工程は、前記第１基板上にポリシリコンを積層した後、第１マスク工程で前記ポリシリコンをパターニングして前記第１基板上の画素領域に第１アクティブ層及びストレージ下部電極を形成して、前記第１基板上のドライバ領域に第２アクティブ層を形成する工程と、第２マスク工程で前記パターニングされたストレージ下部電極に不純物を注入する工程と、前記第１アクティブ層、前記ストレージ下部電極及び前記第２アクティブ層が形成された前記第１基板の全面を覆うように第１絶縁膜を形成した後、第３マスク工程で前記第１絶縁膜上にゲートライン、第１ゲート電極、ストレージライン及び第２ゲート電極を形成する工程と、第４マスク工程で前記第１アクティブ層のソース領域及びドレーン領域を形成する工程と、第５マスク工程で前記第２アクティブ層のソース領域及びドレーン領域を形成する工程と、前記ゲートライン、前記第１ゲート電極、前記ストレージライン及び前記第２ゲート電極が形成された第１絶縁膜上に第２絶縁膜を形成した後、第６マスク工程で前記第１アクティブ層及び前記第２アクティブ層のソース及びドレーン領域と、前記画素電極がそれぞれ露出されるように前記第２絶縁膜にそれぞれソース及びドレーンコンタクトホールと、透過ホールとを形成する工程と、第７マスク工程で前記第２絶縁膜上にデータラインを形成し、前記第１アクティブ層及び前記第２アクティブ層のソース及びドレーン領域にそれぞれ接続されるソース電極及びドレーン電極を形成する工程とを含む。
本発明に係る駆動装置と一体化したポリシリコン表示装置は、７マスク工程に工程数を減少できる。これにより、材料及び設備投資のコストの低減、且つ歩留まりの向上を図ることができる。また、本発明に係る駆動装置と一体化したポリシリコン表示装置は、シーラントを２列塗布してドライバの全体または一部と重畳させることで、ドライバで露出された電極を保護できる。特に、ドライバと重畳されたシーラントは、グラスファイバーを含まないことで、グラスファイバーによる電極の断線不良を防止できる。
以下、添付図面に基づき、本発明の好適な実施例を詳細に説明する。
実施例
図４は、本発明の実施例によるポリシリコンＴＦＴ基板の一部分を示す平面図であり、図５は、図４に示すＴＦＴ基板のＩＩＩ−ＩＩＩ’、ＩＶ−ＩＶ’線に沿う断面図である。
図４は、本発明の実施例によるポリシリコンＴＦＴ基板の一部分を示す平面図であり、図５は、図４に示すＴＦＴ基板のＩＩＩ−ＩＩＩ’、ＩＶ−ＩＶ’線に沿う断面図である。
図４及び図５に示すポリシリコンＴＦＴ基板は、画像表示領域１９６と、画像表示領域１９６のゲートライン１０２を駆動するゲートドライバ１９４と、データライン１０４を駆動するデータドライバ１９２とを備える。
画像表示領域１９６は、ゲートライン１０２及びデータライン１０４に接続されたＴＦＴ１３０と、ＴＦＴ１３０に接続された画素電極１２２及びストレージキャパシタ１６０とを備える。ＴＦＴ１３０は、ＮＭＯＳ−ＴＦＴ又はＰＭＯＳ−ＴＦＴで形成されるが、以下ではＮＭＯＳ−ＴＦＴで形成された場合について説明する。よって、画像表示領域１９６のＴＦＴ１３０は、第１ＮＭＯＳ−ＴＦＴ１３０で定義する。
データライン１０４は、層間絶縁膜１１８を挟んでゲートライン１０２及びストレージライン１５２と交差して画素電極１２２が形成される画素領域を定義する。
第１ＮＭＯＳ−ＴＦＴ１３０は、ゲートライン１０２のゲート信号に応答して、データライン１０４のビデオ信号を画素電極１２２に供給する。このために、第１ＮＭＯＳ−ＴＦＴ１３０は、ゲートライン１０２と接続された第１ゲート電極１０６と、データライン１０４に含まれた第１ソース電極と、画素電極１２２と接続された第１ドレーン電極１１０と、第１ソース電極及び第１ドレーン電極１１０間にチャンネルを形成する第１のアクティブ層１１４とを備える。
ここで、ゲートライン１０２及び第１ゲート電極１０６は、ストレージライン１５２と共に、透明導電層１０１とその上に金属層１０３が積層された二重層構造を持つ。
第１アクティブ層１１４は、バッファ膜１１２を挟んで下部基板１００上に形成される。第１アクティブ層１１４は、ゲート絶縁膜１１６を挟んで第１ゲート電極１０６と重畳されたチャンネル領域１１４Ｃ、チャンネル領域１１４Ｃを挟んでｎ＋不純物の注入されたソース領域１１４Ｓ及びドレーン領域１１４Ｄを備える。第１アクティブ層１１４のソース領域１１４Ｓ及びドレーン領域１１４Ｄは、層間絶縁膜１１８及びゲート絶縁膜１１６を貫通する第１ソースコンタクトホール１２４Ｓ及び第１ドレーンコンタクトホール１２４Ｄを介して、データライン１０４に含まれた第１ソース電極及び第１ドレーン電極１１０に各々接続される。そして、第１アクティブ層１１４は、オフ電流を減少させるために、チャンネル領域１１４Ｃ、ソース領域１１４Ｓ及びドレーン領域１１４Ｄ間にｎ−不純物の注入されたＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域をさらに備える。
画素電極１２２は、画素領域のゲート絶縁膜１１６上に形成された透明導電層１０１と、透明導電層１０１上の枠に沿って残存する金属層１０３とを備える。換言すれば、画素電極１２２の透明導電層１０１は、層間絶縁膜１１８及び金属層１０３を貫通する透過孔１２０を介して露出される。これとは異なり、画素電極１２２は、残存する金属層１０３なしに透明導電層１０１のみで形成することもできる。このような画素電極１２２は、ＴＦＴ１３０からストレージライン１５２を横切って透過孔１２０の側面に沿って延長された第１ドレーン電極１１０と接続される。具体的に、第１ドレーン電極１１０は、透過孔１２０を介して露出された画素電極１２２の金属層１０３及び透明導電層１０１と接続される。このような画素電極１２２は、薄膜トランジスタ１３０から供給されたビデオ信号を充電して、図示していないカラーフィルター基板に形成された共通電極と電位差を発生させる。この電位差のため、薄膜トランジスタ基板とカラーフィルター基板に位置する液晶が誘電異方性によって回転し、図示していない光源から画素電極１２２を経由してカラーフィルター基板に向かって入射される光の透過量を調節する。
ストレージキャパシタ１６０は、ストレージライン１５２とＴＦＴ１３０との間に並列接続された第１ストレージキャパシタＣｓｔ１及び第２ストレージキャパシタＣｓｔ２を備える。第１ストレージキャパシタＣｓｔ１は、ストレージライン１５２が第１アクティブ層１１４から延長されたストレージ下部電極１５０とゲート絶縁膜１１６を挟んで重畳して形成される。第２ストレージキャパシタＣｓｔ２は、第１ドレーン電極１１０が層間絶縁膜１１８を挟んでストレージライン１５２と交差して形成される。このような第１ストレージキャパシタＣｓｔ１及び第２ストレージキャパシタＣｓｔ２の並列連結により容量が増加されたストレージキャパシタ１６０は、画素電極１２２に充電されたビデオ信号を安定して維持する。
ゲートドライバ１９４及びデータドライバ１９２は、ＣＭＯＳ構造で連結した第２ＮＭＯＳ−ＴＦＴ１８０とＰＭＯＳ−ＴＦＴ１９０を含む。
第２ＮＭＯＳ−ＴＦＴ１８０は、バッファ膜１１２上に形成された第２アクティブ層１４４、ゲート絶縁膜１１６を挟んで第２アクティブ層１４４のチャンネル領域と重畳された第２ゲート電極１３６、第２ソースコンタクトホール１５４Ｓ及び第２ドレーンコンタクトホール１５４Ｄを介して第２アクティブ層１４４のソース領域及びドレーン領域の各々と接続された第２ソース電極１３８及び第２ドレーン電極１４０を備える。そして、第２アクティブ層１４４は、オフ電流を減少させるために、チャンネル領域、ソース領域及びドレーン領域間にｎ−不純物の注入されたＬＤＤ領域をさらに備える。このような第２ＮＭＯＳ−ＴＦＴ１８０は、画像表示領域１９６に形成された第１ＮＭＯＳ−ＴＦＴ１３０と同様な構造で形成される。
第２ＰＭＯＳ−ＴＦＴ１９０は、バッファ膜１１２上に形成された第３アクティブ層１７４、ゲート絶縁膜１１６を挟んで第３アクティブ層１７４のチャンネル領域１７４Ｃと重畳された第３ゲート電極１６６、第３ソースコンタクトホール１８４Ｓ及び第３のドレーンコンタクトホール１８４Ｄを介して第３アクティブ層１７４のソース領域１７４Ｓ及びドレーン領域１７４Ｄの各々と接続された第３ソース電極１６８並びに第３ドレーン電極１７０を備える。ここで、第３アクティブ層１７４のソース領域１７４Ｓ及びドレーン領域１７４Ｄはｐ不純物が注入されて形成される。
このように、本発明に係るポリシリコン型ＴＦＴ基板は、画素電極１２２が、二重層構造のゲートライン１０２、第１〜第３ゲート電極１０６、１３６、１６６及びストレージライン１５２と共に、ゲート絶縁膜１１６上に形成されることで、工程の単純化が可能である。結果として、第１ソース電極を含んだデータライン１０４、第２ソース電極１３８及び第３ソース電極１６８、第１〜第３ドレーン電極１１０、１４０、１７０を含むソース／ドレーン金属パターンが露出された構造を持つが、このようなソース／ドレーン金属パターンは、シーラントにより封止される領域に位置させて保護できる。例えば、シーラントにより封止される領域に形成されたソース／ドレーン金属パターンは、その上に塗布される配向膜だけでなく、封止領域に充填された液晶によって十分に保護できる。
図６Ａ〜図６Ｇは、本発明の実施例によるポリシリコンＴＦＴ基板の製造方法を段階的に説明する断面図である。ここで、ゲートドライバ１９４及びデータドライバ１９２に含まれる第２ＮＭＯＳ−ＴＦＴ１８０は、画像表示領域１９６の第１ＮＭＯＳ−ＴＦＴ１３０と同様な構造であり、図４を参照して説明する。
図６Ａを参照すれば、下部基板１００上にバッファ膜１１２が形成され、その上に第１マスク工程により一体化した第１アクティブ層１１４及びストレージ下部電極１５０が画像表示領域に形成され、第２アクティブ層１４４及び第３アクティブ層１７４がドライバ領域に形成される。
バッファ膜１１２は、下部基板１００上にＳｉＯ２などのような無機絶縁物質が全面に蒸着されて形成される。
次に、バッファ膜１１２上にＬＰＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの方法によりアモルファスシリコン薄膜を形成後、結晶化してポリシリコン薄膜を形成する。このとき、アモルファスシリコン薄膜の結晶化の前に、アモルファスシリコン薄膜内に存在する水素原子を除去するための脱水素化（Ｄｅｈｙｄｒｏｇｅｎａｔｉｏｎ）工程を行うこともできる。アモルファスシリコン薄膜の結晶化方法としては、エキシマレーザーアニーリング方法の一つとして、ラインビーム（Ｌｉｎｅ ｂｅａｍ）を横方向にスキャンしてグレーンを横方向に成長させることで、グレーンの大きさを向上させた逐次的横方向結晶化（ＳＬＳ）方法が主に用いられる。
そして、ポリシリコン薄膜を、第１マスクを用いたフォトリソグラフィ工程及びエッチング工程によりパターニングして一体化した第１アクティブ層１１４及びストレージ下部電極１５０を画像表示領域に形成し、第２アクティブ層１４４及び第３アクティブ層１７４をドライバ領域に形成する。
図６Ｂを参照すれば、第２マスク工程を用いて、ストレージ下部電極１５０にｎ＋不純物を注入して導電性を持つようにする。
具体的に、第２マスクを用いたフォトリソグラフィ工程により、ストレージ下部電極１５０を露出させるフォトレジストパターンを形成し、露出されたストレージ下部電極５０にｎ＋不純物を注入することで、ストレージ下部電極１５０が導電性を持つようにする。そして、フォトレジストパターンをストリップ工程により除去する。
図６Ｃを参照すれば、第１〜第３アクティブ層１１４、１４４、１７４とストレージ下部電極１５０が形成されたバッファ膜１１２上に、ゲート絶縁膜１１６が形成され、その上に、第３マスク工程により、二重層構造を持つゲートライン１０２、第１〜第３ゲート電極１０６、１３６、１６６及びストレージライン１５２と共に画素電極１２２が形成される。
ゲート絶縁膜１１６は、第１〜第３アクティブ層１１４、１４４、１７４とストレージ下部電極１５０が形成されたバッファ膜１１２上に、ＳｉＯ２などのような無機絶縁物質が全面に蒸着されて形成される。
続いて、ゲート絶縁膜１１６上に透明導電層１０１及び金属層１０３がスパッタ法などにより積層される。透明導電層１０１としては、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）及びＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などが用いられ、金属層１０３としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金などのような金属物質が単一層又は少なくとも二重層構造で用いられる。次に、第２マスクを用いたフォトリソグラフィ工程及びエッチング工程により、金属層１０３及び透明導電層１０１がパターニングされることで、二重層構造を持つゲートライン１０２、第１〜第３ゲート電極１０６、１３６、１６６及びストレージライン１５２と共に画素電極１２２が形成される。
図６Ｄを参照すれば、第４マスク工程により、第１アクティブ層１１４及び第２アクティブ層１４４のソース領域１１４Ｓ及びドレーン領域１１４ＤとＬＤＤ領域が形成される。
具体的に、第１ゲート電極１０６及び第２ゲート電極１３６をマスクとして、第１アクティブ層１１４及び第２アクティブ層１４４の露出部にＬＤＤ領域を形成するためのｎ−不純物を注入する。
続いて、第４マスクを用いたフォトリソグラフィ工程により、第１アクティブ層１１４及び第２アクティブ層１４４のソース領域１１４Ｓ及びドレーン領域１１４Ｄを露出させるフォトレジストパターンを形成し、露出されたソース領域１１４Ｓ及びドレーン領域１１４Ｄにｎ＋不純物を注入する。このような第１アクティブ層１１４及び第２アクティブ層１４４のソース領域１１４Ｓ及びドレーン領域１１４Ｄは、ゲート電極１０６、１３６と重畳されたチャンネル領域１１４Ｃと、前記ｎ−不純物のみを注入したＬＤＤ領域とを挟んで位置する。そして、フォトレジストパターンをストリップ工程により除去する。
図６Ｅを参照すれば、第５マスク工程により、第３アクティブ層１７４にｐ＋不純物を注入して、第３アクティブ層１７４のソース領域１７４Ｓ及びドレーン領域１７４Ｄが形成される。
具体的に、第５マスクを用いたフォトリソグラフィ工程により、第３アクティブ層１７４の両側領域及びドレーン領域１７４Ｄを露出させるフォトレジストパターンを形成する。そして、露出された第３アクティブ層１７４の両側領域にｐ＋不純物を注入することで、第３アクティブ層１７４のソース領域１７４Ｓ及びドレーン領域１７４Ｄを形成する。このような第３アクティブ層１７４のソース領域１７４Ｓ及びドレーン領域１７４Ｄは、第３ゲート電極１６６と重畳されるチャンネル領域１７４Ｃを挟んで位置する。次に、フォトレジストパターンは、ストリップ工程により除去される。
図６Ｆを参照すれば、ゲートライン１０２、ゲート電極１０６、１３６、１６６、ストレージライン１５２及び画素電極１２２が形成されたゲート絶縁膜１１６上に、第６マスク工程により、ソースコンタクトホール１２４Ｓ、１５４Ｓ、１８４Ｓ及びドレーンコンタクトホール１２４Ｄ、１５４Ｄ、１８４Ｄと透過孔１２０を持つ層間絶縁膜１１８が形成される。
層間絶縁膜１１８は、ゲートライン１０２、ゲート電極１０６、１３６、１６６、ストレージライン１５２及び画素電極１２２が形成されたゲート絶縁膜１１６上に、ＳｉＯ２やＳｉＮｘなどのような無機絶縁物質が全面に蒸着されて形成される。
続いて、第６マスクを用いたフォトリソグラフィ工程及びエッチング工程により、層間絶縁膜１１８及びゲート絶縁膜１１６を貫通する第１〜第３ソースコンタクトホール１２４Ｓ、１５４Ｓ、１８４Ｓ、第１〜第３ドレーンコンタクトホール１２４Ｄ、１５４Ｄ、１８４Ｄ、並びに層間絶縁膜１１８を貫通する透過孔１２０が形成される。第１〜第３ソースコンタクトホール１２４Ｓ、１５４Ｓ、１８４Ｓは第１〜第３アクティブ層１１４、１４４、１７４のソース領域１１４Ｓ、１７４Ｓの各々を露出させ、第１〜第３ドレーンコンタクトホール１２４Ｄ、１５４Ｄ、１８４Ｄは第１〜第３アクティブ層１１４、１４４、１７４のドレーン領域１１４Ｄ、１７４Ｄの各々を露出させる。透過孔１２０は、画素電極１２２の上部層である金属層１０３を露出させる。
次に、透過孔１２０を介して露出された画素電極１２２の金属層１０３をエッチングして透明導電層１０１を露出させる。このとき、透明導電層１０１の周辺部には、層間絶縁膜１１８と重畳された金属層１０３が残存することもある。
図６Ｇを参照すれば、第７マスク工程により、層間絶縁膜１１８上に第１ソース電極を含んだデータライン１０４、第２ソース電極１３８及び第３ソース電極１６８、第１〜第３ドレーン電極１１０、１４０、１７０を含むソース／ドレーン金属パターンが形成される。
ソース／ドレーン金属パターンは、層間絶縁膜１１８上にソース／ドレーン金属層を形成後、第７マスクを用いたフォトリソグラフィ工程及びエッチング工程により、ソース／ドレーン金属層をパターニングして形成される。データライン１０４及び第１ドレーン電極１１０は、第１ソースコンタクトホール１２４Ｓ及び第１ドレーンコンタクトホール１２４Ｄを介して、第１アクティブ層１１４のソース領域１１４Ｓ及びドレーン領域１１４Ｄの各々と接続される。また、第１ドレーン電極１１０は、ストレージライン１５２と重畳されながら透過孔１２０を介して画素電極１２２と接続される。第２のソース電極１３８及び第２ドレーン電極１４０は、第２ソースコンタクトホール１５４Ｓ及び第２ドレーンコンタクトホール１５４Ｄを介して、第２アクティブ層１４４のソース領域及びドレーン領域の各々と接続される。第３ソース電極１６８及び第３のドレーン電極１７０は、第３ソースコンタクトホール１８４Ｓ及び第３のドレーンコンタクトホール１８４Ｄを介して、第３アクティブ層１７４のソース領域１７４Ｓ及びドレーン領域１７４Ｄの各々と接続される。
このように、本発明の実施例によるポリシリコンＴＦＴ基板の製造方法は、７マスク工程に工程の単純化が可能である。結果として、本発明の実施例によるポリシリコンＴＦＴ基板は、保護膜の不在によりソース／ドレーン金属パターンが露出された構造を持つが、全てシーラントにより封止される領域に位置するので、その上に塗布される配向膜だけでなく、封止領域に充填される液晶によって十分に保護できる。
具体的に、図７は、本発明の実施例によるポリシリコン薄膜トランジスタ基板を用いたポリシリコン液晶パネルを概略的に示すブロック図である。
図７に示す液晶パネルは、画像を表示する画像表示領域２１０と、画像表示領域２１０のデータラインを駆動するためのデータドライバ２３０と、画像表示領域２１０のゲートラインを駆動するためのゲートドライバ２２０とを備える。
画像表示領域２１０は、多数のゲートライン及びデータラインの交差により定義された画素領域の各々に形成されたＴＦＴ及び画素電極を備える。ＴＦＴは、ゲートラインのスキャン信号に応答して、データラインからのビデオ信号を画素電極に充電する。ビデオ信号が充電された画素電極は、ＴＦＴ基板と液晶を挟んで向き合うカラーフィルター基板の共通電極と電位差を発生させ、その電位差のため、液晶分子が誘電異方性によって回転する。このような液晶分子の回転量によって光透過率が変化することにより、階調が具現される。
ゲートドライバ２２０は、ゲートラインを順次駆動する。
データドライバ２３０は、ゲートラインの駆動時毎にデータラインにビデオ信号を供給する。
このようなポリシリコン型液晶パネルは、ＴＦＴ基板とカラーフィルター基板をシーラント２４０で貼り合わせ、貼り合わせた両基板間のセルギャップに液晶を注入し封止することにより完成される。このとき、液晶は、両基板の貼り合わせの後に液晶を注入する真空注入方式の他にも、少なくとも一つの基板に液晶を滴下後に貼り合わせることにより液晶層を形成する液晶滴下方式により形成することができる。ＴＦＴ基板には、画像表示領域２１０に含まれたゲートライン、データライン、ＴＦＴ、画素電極などと共に、ゲートドライバ２２０及びデータドライバ２３０が形成される。カラーフィルター基板には、カラーフィルター、ブラックマトリクス及び共通電極が形成される。シーラント２４０は、ゲートドライバ２２０及びデータドライバ２３０の枠に沿って形成され、ＴＦＴ基板とカラーフィルター基板とを貼り合わせる。これにより、ゲートドライバ２２０及びデータドライバ２３０は、シーラント２４０で封止される領域内に位置する。
具体的に、図８に示すように、ゲートドライバ又はデータドライバに含まれたＴＦＴ（例えば図５に示すＰＭＯＳ−ＴＦＴ１９０）が、シーラント２４０により封止された領域内にシーラント２４０と離隔位置することになる。シーラント２４０は、接着力の強化のために、図８に示すＴＦＴ基板及びカラーフィルター基板３００の各々に有機絶縁物質で形成された上下部配向膜３１０、３２０と接触されないように離隔形成される。これにより、ＴＦＴ基板に形成されたＰＭＯＳ−ＴＦＴ１９０は、一部は、下部配向膜３１０と重畳され、もう一部は、下部配向膜３１０と重畳されない構造を持つ。よって、ＰＭＯＳ−ＴＦＴ１９０の一部電極、例えば、ソース電極１６８が露出された構造を持つことになり、腐食または上下板のショット不良などを招く恐れがある。
これを防止するために、図９及び図１０に示す本発明の他の実施例によるポリシリコン液晶パネルは、図７及び図８に示すポリシリコン液晶パネルに比べてドライバ領域を経由する第２シーラント２５０をさらに備える。
図９及び図１０に示すように、第１シーラント２４０は、ゲートドライバ２２０及びデータドライバ２３０の枠に沿って形成され、第２シーラント２５０は、第１シーラント２４０の内側にゲートドライバ２２０及びデータドライバ２３０の内部を経由するように形成される。これにより、第１シーラント２４０及び第２シーラント２５０は、２列に形成されてＴＦＴ基板とカラーフィルター基板とを貼り合わせる。ここで、第１シーラント２４０は、ＴＦＴ基板とカラーフィルター基板とを貼り合わせ、第２シーラント２５０は、ゲートドライバ２２０及びデータドライバ２３０に含まれたＴＦＴの電極が露出されないように保護する。よって、前記第１シーラント２４０は、グラスファイバーを含むこともできる。
例えば、図１０に示すように、第２シーラント２５０は、ドライバ領域に形成されたＰＭＯＳ−ＴＦＴ１９０のソース電極１６８と重畳されてソース電極１６８を保護する。ＰＭＯＳ−ＴＦＴ１９０のドレーン電極１７０は、下部配向膜３１０により保護する、あるいは第２シーラント２５０により保護することができる。
この場合、第２シーラント２５０は、ゲートドライバ２２０及びデータドライバ２３０に含まれたＴＦＴのソース電極１６８及び／またはドレーン電極１７０と重畳されるべきであるので、電極断線を誘発するグラスファイバーがない材料を用いる。
これにより、ゲートドライバ２２０及びデータドライバ２３０に含まれたＴＦＴのソース電極１６８及びドレーン電極１７０は、保護膜がなくても配向膜３１０及びグラスファイバーの含まれない第２シーラント２５０により十分に保護できる。
前述したように、本発明に係る駆動装置と一体化したポリシリコン表示装置は、７マスク工程に工程数を低減できる。これにより、材料及び設備投資のコストの低減、且つ、歩留まりの向上を図ることができる。また、本発明に係る駆動装置と一体化したポリシリコン表示装置は、シーラントを２列塗布してドライバの全体又は一部と重畳させることで、ドライバで露出された電極を保護できる。特に、ドライバと重畳されたシーラントは、グラスファイバーを含まないことで、グラスファイバーによる電極の断線不良を防止できる。
１、１００ 基板、２、１０２ ゲートライン、３、１９４、２２０ ゲートドライバ、４、１０４ データライン、５、１９２、２３０ データドライバ、６、１０６、１３６、１６６ ゲート電極、７、１９６、２１０ 画像表示領域、１０、１１０、１４０、１７０ ドレーン電極、１２、１１２ バッファ膜、１４、１１４、１４４、１７４ アクティブ層、１４Ｓ、１１４Ｓ、１７４Ｓ ソース領域、１４Ｄ、１１４Ｄ、１７４Ｄ ドレーン領域、１４Ｃ、１１４Ｃ、１７４Ｃ チャンネル領域、１６、１１６ ゲート絶縁膜、１８ 保護膜、２０ 画素コンタクトホール、２２、１２２ 画素電極、２４Ｓ、１２４Ｓ、１５４Ｓ、１８４Ｓ ソースコンタクトホール、２４Ｄ、１２４Ｄ、１５４Ｄ、１８４Ｄ ドレーンコンタクトホール、２６、１１８ 層間絶縁膜、３０、１３０、１８０、１９０ 薄膜トランジスタ、１０１ 透明導電層、１０３ 金属層、１５０ ストレージ下部電極、１６０ ストレージキャパシタ、２００ 液晶パネル、２４０、２５０ シーラント、３００ カラーフィルター基板、３１０、３２０ 配向膜。
Claims (13)
- 画像表示領域とドライバ領域を持つ第１基板及び第２基板を形成する工程と、
前記第１基板及び第２基板の少なくとも一つの上に、前記ドライバ領域と重畳される第２シーラントを形成する工程と、
前記第１基板及び前記第２基板間に液晶層を形成する工程と
を含み、
前記第１基板を形成する工程は、
前記第１基板上にポリシリコンを積層した後、第１マスク工程で前記ポリシリコンをパターニングして前記第１基板上の画素領域に第１アクティブ層及びストレージ下部電極を形成して、前記第１基板上のドライバ領域に第２アクティブ層を形成する工程と、
第２マスク工程で前記パターニングされたストレージ下部電極に不純物を注入する工程と、
前記第１アクティブ層、前記ストレージ下部電極及び前記第２アクティブ層が形成された前記第１基板の全面を覆うように第１絶縁膜を形成した後、第３マスク工程で前記第１絶縁膜上にゲートライン、第１ゲート電極、ストレージライン及び第２ゲート電極を形成する工程と、
第４マスク工程で前記第１アクティブ層のソース領域及びドレーン領域を形成する工程と、
第５マスク工程で前記第２アクティブ層のソース領域及びドレーン領域を形成する工程と、
前記ゲートライン、前記第１ゲート電極、前記ストレージライン及び前記第２ゲート電極が形成された第１絶縁膜上に第２絶縁膜を形成した後、第６マスク工程で前記第１アクティブ層及び前記第２アクティブ層のソース及びドレーン領域と、画素電極がそれぞれ露出されるように前記第２絶縁膜にそれぞれソース及びドレーンコンタクトホールと、透過ホールとを形成する工程と、
第７マスク工程で前記第２絶縁膜上にデータラインを形成し、前記第１アクティブ層及び前記第２アクティブ層のソース及びドレーン領域にそれぞれ接続されるソース電極及びドレーン電極を形成する工程と
を含むことを特徴とするポリシリコン液晶表示装置の製造方法。 - 前記ドライバ領域の周囲を囲む第１シーラントを形成する工程をさらに含むことを特徴とする請求項１に記載のポリシリコン液晶表示装置の製造方法。
- 前記第２シーラントは、前記ドライバ領域で露出されたソース電極を保護することを特徴とする請求項１に記載のポリシリコン液晶表示装置の製造方法。
- 前記第２シーラントは、前記ドライバ領域で露出された前記ソース電極と重畳されることを特徴とする請求項３に記載のポリシリコン液晶表示装置の製造方法。
- 前記画像表示領域に形成され、前記ドライバ領域まで伸張された配向膜を形成する工程をさらに含むことを特徴とする請求項１に記載のポリシリコン液晶表示装置の製造方法。
- 前記配向膜は、前記第１基板の最上部層であることを特徴とする請求項５に記載のポリシリコン液晶表示装置の製造方法。
- 前記配向膜は、前記第２シーラントから離隔されていることを特徴とする請求項５に記載のポリシリコン液晶表示装置の製造方法。
- 前記配向膜は、前記ドライバ領域で露出された前記ドレーン電極と重畳されることを特徴とする請求項４に記載のポリシリコン液晶表示装置の製造方法。
- 前記第１ゲート電極は、前記第１アクティブ層と交差し、前記第２ゲート電極は、前記第２アクティブ層と交差することを特徴とする請求項１に記載のポリシリコン液晶表示装置の製造方法。
- 前記第２シーラントは、前記ドライバ領域に形成された前記ソース電極及び前記ドレーン電極の少なくとも一つを保護することを特徴とする請求項１に記載のポリシリコン液晶表示装置の製造方法。
- 前記ゲートライン、前記第１ゲート電極、前記ストレージライン及び前記第２ゲート電極は、透明導電層と金属層の二重層構造を持ち、前記第１基板上の画素領域に形成された前記ドレーン電極は、前記画素電極に接続される
ことを特徴とする請求項１に記載のポリシリコン液晶表示装置の製造方法。 - 前記画素電極を形成する工程は、
前記第１絶縁膜上に二重導電層を形成する工程と、
前記二重導電層上に第２絶縁膜を形成し、前記第２絶縁膜を貫通する前記透過孔を形成する工程と、
前記透過孔を介して前記二重導電層の金属層をエッチングすることにより前記透明導電層を露光する工程と
を含むことを特徴とする請求項１に記載のポリシリコン液晶表示装置の製造方法。 - 前記画素電極の金属層は、前記透過孔を囲むことを特徴とする請求項１２に記載のポリシリコン液晶表示装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118561A KR101125252B1 (ko) | 2004-12-31 | 2004-12-31 | 폴리 액정 표시 패널 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006189777A JP2006189777A (ja) | 2006-07-20 |
| JP4476892B2 true JP4476892B2 (ja) | 2010-06-09 |
Family
ID=36639973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005215327A Active JP4476892B2 (ja) | 2004-12-31 | 2005-07-26 | ポリシリコン液晶表示装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7595859B2 (ja) |
| JP (1) | JP4476892B2 (ja) |
| KR (1) | KR101125252B1 (ja) |
| CN (1) | CN100426105C (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4789369B2 (ja) * | 2001-08-08 | 2011-10-12 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| KR101073403B1 (ko) * | 2004-09-09 | 2011-10-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| US8031312B2 (en) * | 2006-11-28 | 2011-10-04 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of manufacturing the same |
| KR101350709B1 (ko) * | 2007-02-20 | 2014-01-14 | 삼성디스플레이 주식회사 | 표시패널 및 표시기판의 제조 방법 |
| JP5491833B2 (ja) * | 2008-12-05 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN101989018B (zh) * | 2009-08-05 | 2012-09-05 | 群康科技(深圳)有限公司 | 薄膜晶体管基板 |
| TWI407227B (zh) * | 2009-10-01 | 2013-09-01 | Au Optronics Corp | 具控制電路保護功能之平面顯示裝置 |
| KR102116896B1 (ko) | 2013-10-14 | 2020-06-01 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102446823B1 (ko) * | 2017-06-16 | 2022-09-26 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| TWI642044B (zh) * | 2018-01-09 | 2018-11-21 | 友達光電股份有限公司 | 電子裝置及其製造方法 |
| CN109143693A (zh) * | 2018-09-28 | 2019-01-04 | 深圳市华星光电半导体显示技术有限公司 | 一种液晶显示面板及其制备方法 |
Family Cites Families (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2580617B2 (ja) * | 1987-09-09 | 1997-02-12 | セイコーエプソン株式会社 | 液晶装置 |
| JPH04324826A (ja) | 1991-04-25 | 1992-11-13 | Seiko Epson Corp | ドライバー内蔵型液晶表示装置 |
| JPH06138488A (ja) * | 1992-10-29 | 1994-05-20 | Seiko Epson Corp | 液晶表示装置 |
| JPH06186588A (ja) * | 1992-12-17 | 1994-07-08 | Seiko Epson Corp | 液晶表示装置 |
| JPH06186580A (ja) * | 1992-12-17 | 1994-07-08 | Seiko Epson Corp | 液晶表示装置 |
| JP3413230B2 (ja) * | 1993-03-02 | 2003-06-03 | セイコーエプソン株式会社 | 液晶表示装置 |
| KR970003717B1 (ko) | 1993-07-16 | 1997-03-21 | 엘지반도체 주식회사 | 반도체 장치의 금속배선 형성방법 |
| KR100297706B1 (ko) | 1993-07-30 | 2001-10-24 | 윤종용 | 다결정실리콘박막트랜지스터 |
| KR970008589B1 (ko) | 1994-01-11 | 1997-05-27 | 주식회사 유공 | 글리콜에테르의 제조방법 |
| US5663575A (en) * | 1994-06-22 | 1997-09-02 | Samsung Electronics Co., Ltd. | Liquid crystal display device providing a high aperture ratio |
| KR970011966B1 (ko) | 1994-10-12 | 1997-08-08 | 엘지전자 주식회사 | 브이씨알의 위상오차 검출에 의한 오토트랙킹 방법 |
| KR0175408B1 (ko) | 1995-10-17 | 1999-02-18 | 김광호 | 액정표시장치용 박막 트랜지스터 기판의 제조방법 |
| KR0161461B1 (ko) | 1995-11-22 | 1999-01-15 | 김광호 | 폴리실리콘 박막트랜지스터 액정디스플레이 제조 방법 |
| KR0177785B1 (ko) | 1996-02-03 | 1999-03-20 | 김광호 | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 |
| KR100192593B1 (ko) | 1996-02-21 | 1999-07-01 | 윤종용 | 폴리 실리콘 박막 트랜지스터의 제조방법 |
| KR0184509B1 (ko) | 1996-05-22 | 1999-04-15 | 김광호 | 박막 트랜지스터 및 그 제조 방법 |
| JP3663741B2 (ja) * | 1996-05-22 | 2005-06-22 | セイコーエプソン株式会社 | アクティブマトリックス型液晶表示装置及びその製造方法 |
| US6288764B1 (en) * | 1996-06-25 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device or electronic device having liquid crystal display panel |
| KR100486717B1 (ko) * | 1996-09-19 | 2005-08-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| JPH10268361A (ja) * | 1997-03-27 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその製造方法 |
| US6195140B1 (en) * | 1997-07-28 | 2001-02-27 | Sharp Kabushiki Kaisha | Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region |
| JPH11167123A (ja) | 1997-09-30 | 1999-06-22 | Sanyo Electric Co Ltd | 表示装置 |
| US6731260B2 (en) * | 1997-10-13 | 2004-05-04 | Sanyo Electric Co., Ltd. | Display device |
| JP2004118215A (ja) | 1997-10-13 | 2004-04-15 | Sanyo Electric Co Ltd | 表示装置 |
| JP2000047259A (ja) | 1998-07-29 | 2000-02-18 | Sharp Corp | 液晶表示装置 |
| KR100538295B1 (ko) | 1998-10-13 | 2006-03-07 | 삼성전자주식회사 | 폴리 실리콘 액정표시장치 구동장치 |
| KR100500631B1 (ko) | 1998-10-23 | 2005-11-25 | 삼성전자주식회사 | 박막트랜지스터의 제조방법_ |
| KR100541274B1 (ko) | 1998-10-23 | 2006-03-09 | 삼성전자주식회사 | 박막트랜지스터 |
| KR100571037B1 (ko) | 1998-11-06 | 2006-08-30 | 삼성전자주식회사 | 박막트랜지스터 소자 제조 방법 |
| JP2000231345A (ja) | 1998-12-11 | 2000-08-22 | Toshiba Corp | 平面表示装置 |
| KR100278606B1 (ko) | 1998-12-22 | 2001-03-02 | 윤종용 | 박막트랜지스터 |
| JP4004672B2 (ja) * | 1998-12-28 | 2007-11-07 | シャープ株式会社 | 液晶表示装置用基板及びその製造方法 |
| JP2000199915A (ja) * | 1999-01-06 | 2000-07-18 | Matsushita Electric Ind Co Ltd | 液晶表示パネル |
| JP3376376B2 (ja) | 1999-03-19 | 2003-02-10 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示装置及びそれを用いた電子機器 |
| KR100355713B1 (ko) | 1999-05-28 | 2002-10-12 | 삼성전자 주식회사 | 탑 게이트 방식 티에프티 엘시디 및 제조방법 |
| JP3983460B2 (ja) * | 1999-07-06 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100697262B1 (ko) | 1999-08-30 | 2007-03-21 | 삼성전자주식회사 | 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법 |
| KR100697263B1 (ko) | 1999-08-30 | 2007-03-21 | 삼성전자주식회사 | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 |
| JP5020428B2 (ja) | 1999-08-30 | 2012-09-05 | 三星電子株式会社 | トップゲート形ポリシリコン薄膜トランジスター製造方法 |
| KR100307456B1 (ko) | 1999-12-08 | 2001-10-17 | 김순택 | 박막 트랜지스터의 제조 방법 |
| KR100307457B1 (ko) | 1999-12-09 | 2001-10-17 | 김순택 | 박막 트랜지스터의 제조 방법 |
| KR100307459B1 (ko) | 1999-12-14 | 2001-10-17 | 김순택 | 박막트랜지스터 제조방법 |
| KR100325079B1 (ko) * | 1999-12-22 | 2002-03-02 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
| JP3384398B2 (ja) | 2000-05-25 | 2003-03-10 | セイコーエプソン株式会社 | 液晶装置、その製造方法および電子機器 |
| KR100693246B1 (ko) | 2000-06-09 | 2007-03-13 | 삼성전자주식회사 | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 |
| JP4356201B2 (ja) | 2000-06-28 | 2009-11-04 | ソニー株式会社 | 適応歪み補償装置 |
| KR20020009188A (ko) | 2000-07-25 | 2002-02-01 | 윤종용 | 반도체 제조에서의 식각 방법 |
| KR100414225B1 (ko) | 2000-09-19 | 2004-01-07 | 삼성전자주식회사 | 패널 배선을 이용하여 데이터를 전송하는 액정 디스플레이장치 |
| KR100437473B1 (ko) | 2001-03-02 | 2004-06-23 | 삼성에스디아이 주식회사 | 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법 |
| KR100590264B1 (ko) | 2001-03-02 | 2006-06-15 | 삼성에스디아이 주식회사 | 오프셋영역을 갖는 씨모스 박막 트랜지스터 및 그의제조방법 |
| KR100582724B1 (ko) | 2001-03-22 | 2006-05-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법 |
| KR100686331B1 (ko) | 2001-04-04 | 2007-02-22 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법 |
| KR100600845B1 (ko) | 2001-04-12 | 2006-07-14 | 삼성에스디아이 주식회사 | 평판 표시장치 제조 방법 |
| KR100437475B1 (ko) | 2001-04-13 | 2004-06-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자 제조 방법 |
| KR100774561B1 (ko) | 2001-07-13 | 2007-11-08 | 삼성전자주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스 |
| KR100542982B1 (ko) | 2001-10-09 | 2006-01-20 | 삼성에스디아이 주식회사 | 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 |
| JP2003202584A (ja) * | 2002-01-08 | 2003-07-18 | Toshiba Corp | 液晶表示装置 |
| US7411215B2 (en) * | 2002-04-15 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| KR100904757B1 (ko) | 2002-12-30 | 2009-06-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| KR100470208B1 (ko) | 2003-04-03 | 2005-02-04 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 |
| KR100598737B1 (ko) * | 2003-05-06 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| JP2004133489A (ja) | 2004-02-05 | 2004-04-30 | Sony Corp | 液晶表示装置 |
-
2004
- 2004-12-31 KR KR1020040118561A patent/KR101125252B1/ko active IP Right Grant
-
2005
- 2005-06-27 US US11/166,091 patent/US7595859B2/en active Active
- 2005-06-30 CN CNB2005100824286A patent/CN100426105C/zh active Active
- 2005-07-26 JP JP2005215327A patent/JP4476892B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20060146244A1 (en) | 2006-07-06 |
| JP2006189777A (ja) | 2006-07-20 |
| CN100426105C (zh) | 2008-10-15 |
| US7595859B2 (en) | 2009-09-29 |
| CN1797153A (zh) | 2006-07-05 |
| KR20060078574A (ko) | 2006-07-05 |
| KR101125252B1 (ko) | 2012-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4403115B2 (ja) | 表示装置及びその製造方法 | |
| JP4476892B2 (ja) | ポリシリコン液晶表示装置の製造方法 | |
| JP4629568B2 (ja) | 薄膜トランジスタ液晶表示パネル及びその製造方法 | |
| JP4420462B2 (ja) | 液晶表示装置及びその製造方法 | |
| US8013974B2 (en) | Thin film transistor substrate and fabricating method thereof | |
| JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
| JP5384088B2 (ja) | 表示装置 | |
| US20080197356A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| JP4781034B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2007165824A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| KR100647774B1 (ko) | 폴리 실리콘형 박막 트랜지스터 기판 및 제조 방법 | |
| KR101201313B1 (ko) | 액정표시소자 및 그 제조방법 | |
| US9851595B2 (en) | Display device and manufacturing method thereof | |
| KR101258084B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100798311B1 (ko) | 액정표시장치의 배선구조 및 액정표시장치 | |
| KR20070076903A (ko) | 박막 트랜지스터 기판과 그 제조 방법 및 이를 포함한 액정표시 장치 | |
| KR20050104893A (ko) | 폴리형 박막 트랜지스터 기판 및 제조 방법 | |
| KR20050064298A (ko) | 액정표시소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100310 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4476892 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |