JP3413230B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3413230B2 JP3413230B2 JP04145893A JP4145893A JP3413230B2 JP 3413230 B2 JP3413230 B2 JP 3413230B2 JP 04145893 A JP04145893 A JP 04145893A JP 4145893 A JP4145893 A JP 4145893A JP 3413230 B2 JP3413230 B2 JP 3413230B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- seal
- insulating film
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は２枚の基板間に封入され
た液晶を用いて表示を行う、ドライバー回路一体形成の
アクティブマトリクス型液晶表示装置の構造に関する。
た液晶を用いて表示を行う、ドライバー回路一体形成の
アクティブマトリクス型液晶表示装置の構造に関する。
【０００２】
【従来の技術】従来のドライバー回路内蔵アクティブマ
トリクス型液晶表示装置（以下、単に液晶表示装置とす
る）の一例を図１を用いて説明する。図１（ａ）は従来
の液晶表示装置の概略の外観図であり、図１（ｂ）は図
１（ａ）のＡ−Ａにおける縦断面図、図１（ｃ）は図１
（ａ）のＢ−Ｂ縦断面図である。素子基板１０１上には
表示領域１０２、走査線及び信号線のドライバー回路１
０３及び１０４、外部接続端子１０５が形成され、対向
基板１０６がシール１０７で素子基板１０１に接合さ
れ、素子基板１０１と対向基板１０６の間に液晶１０８
が封入されている。対向基板１０６上には共通電極１０
９が設けられ、この共通電極１０９は素子基板１０１上
のコモン端子１１０に導通剤１１１で接続されている。
また、対向基板１０６上には遮光層１１２が設けられて
いる。素子基板１０１の表示領域１０２には、画素駆動
トランジスタ１１３が設けられ、画素電極１１４が画素
駆動トランジスタ１１３に接続されている。画素駆動ト
ランジスタ１１３及びドライバー回路１０３（１０４）
のゲート電極と走査線を含む第１の配線層１１５は層間
絶縁膜１１６で第２の配線層１１７と隔てられ、必要な
箇所で第２の配線層１１７と接続されている。第２の配
線層１１７は表示領域の信号線を含み、画素電極１１４
と同層に設けられている。第２の配線層１１７の上層は
液晶保護絶縁膜１１８で第２の配線層１１７の信号が液
晶に直接漏れるのを防ぐために設けられる。液晶保護絶
縁膜１１８は画素電極１１４上は通常取り除いておく。
素子基板１０１上と対向基板１０６上には更に配向膜１
１９がある。
トリクス型液晶表示装置（以下、単に液晶表示装置とす
る）の一例を図１を用いて説明する。図１（ａ）は従来
の液晶表示装置の概略の外観図であり、図１（ｂ）は図
１（ａ）のＡ−Ａにおける縦断面図、図１（ｃ）は図１
（ａ）のＢ−Ｂ縦断面図である。素子基板１０１上には
表示領域１０２、走査線及び信号線のドライバー回路１
０３及び１０４、外部接続端子１０５が形成され、対向
基板１０６がシール１０７で素子基板１０１に接合さ
れ、素子基板１０１と対向基板１０６の間に液晶１０８
が封入されている。対向基板１０６上には共通電極１０
９が設けられ、この共通電極１０９は素子基板１０１上
のコモン端子１１０に導通剤１１１で接続されている。
また、対向基板１０６上には遮光層１１２が設けられて
いる。素子基板１０１の表示領域１０２には、画素駆動
トランジスタ１１３が設けられ、画素電極１１４が画素
駆動トランジスタ１１３に接続されている。画素駆動ト
ランジスタ１１３及びドライバー回路１０３（１０４）
のゲート電極と走査線を含む第１の配線層１１５は層間
絶縁膜１１６で第２の配線層１１７と隔てられ、必要な
箇所で第２の配線層１１７と接続されている。第２の配
線層１１７は表示領域の信号線を含み、画素電極１１４
と同層に設けられている。第２の配線層１１７の上層は
液晶保護絶縁膜１１８で第２の配線層１１７の信号が液
晶に直接漏れるのを防ぐために設けられる。液晶保護絶
縁膜１１８は画素電極１１４上は通常取り除いておく。
素子基板１０１上と対向基板１０６上には更に配向膜１
１９がある。
【０００３】図１の液晶表示装置では画素電極１１４と
信号線（第２の配線層１１７）が同層にあり、短絡を避
けるため有る程度の間隔を確保する必要があり、その間
隔の部分は表示に寄与しない。これは液晶表示装置の高
開口率化や高精細化の妨げとなる。この問題を解決する
ため、信号線上に更に層間絶縁膜を設け、この上層に画
素電極を設ける事で画素電極と信号線の短絡を避けつつ
画素電極と信号線の距離を小さくする、あるいは信号線
と画素電極を重ねるといった方法がとられる場合があ
る。上記の信号線上の層間絶縁膜はＳｉＯ２あるいはポ
リイミド等の有機薄膜が用いられる。信号線上の層間絶
縁膜は、その形成方法の簡便さ、誘電率の小ささ（信号
線と画素電極の結合容量を小さくするため）、ストレス
が小さい事による厚膜化の容易さ（誘電率と同じ理由に
よる）、さらには膜表面の平坦性をＳｉＯ２よりも良く
しやすいので表示品質が良い等の観点からポリイミドを
用いるのが有利である。
信号線（第２の配線層１１７）が同層にあり、短絡を避
けるため有る程度の間隔を確保する必要があり、その間
隔の部分は表示に寄与しない。これは液晶表示装置の高
開口率化や高精細化の妨げとなる。この問題を解決する
ため、信号線上に更に層間絶縁膜を設け、この上層に画
素電極を設ける事で画素電極と信号線の短絡を避けつつ
画素電極と信号線の距離を小さくする、あるいは信号線
と画素電極を重ねるといった方法がとられる場合があ
る。上記の信号線上の層間絶縁膜はＳｉＯ２あるいはポ
リイミド等の有機薄膜が用いられる。信号線上の層間絶
縁膜は、その形成方法の簡便さ、誘電率の小ささ（信号
線と画素電極の結合容量を小さくするため）、ストレス
が小さい事による厚膜化の容易さ（誘電率と同じ理由に
よる）、さらには膜表面の平坦性をＳｉＯ２よりも良く
しやすいので表示品質が良い等の観点からポリイミドを
用いるのが有利である。
【０００４】
【発明が解決しようとする課題】図１に示した従来の液
晶表示装置では、ドライバー回路がシールよりも外側に
あるため装置自体が大きくなってしまい、また、取扱い
中にドライバー回路を傷つけ易く故障を招き易いという
問題があった。また、ドライバー回路がシールよりも外
側にあるため、シールを横切る配線（信号線と走査線）
が多く、特に、開口率を大きくするために信号線上に層
間絶縁膜（以後第１の配線層と第２の配線層の間の層間
絶縁膜を第１の層間絶縁膜、第２の配線層（信号線）上
の層間絶縁を第２の層間絶縁膜とする）を設け、画素電
極と信号線の絶縁を行う場合、第２の層間絶縁膜がポリ
イミドであると、ドライバー回路からの配線とポリイミ
ドの界面を通じて水分が液晶中に浸入し、表示を劣化さ
せるという問題があった。
晶表示装置では、ドライバー回路がシールよりも外側に
あるため装置自体が大きくなってしまい、また、取扱い
中にドライバー回路を傷つけ易く故障を招き易いという
問題があった。また、ドライバー回路がシールよりも外
側にあるため、シールを横切る配線（信号線と走査線）
が多く、特に、開口率を大きくするために信号線上に層
間絶縁膜（以後第１の配線層と第２の配線層の間の層間
絶縁膜を第１の層間絶縁膜、第２の配線層（信号線）上
の層間絶縁を第２の層間絶縁膜とする）を設け、画素電
極と信号線の絶縁を行う場合、第２の層間絶縁膜がポリ
イミドであると、ドライバー回路からの配線とポリイミ
ドの界面を通じて水分が液晶中に浸入し、表示を劣化さ
せるという問題があった。
【０００５】
【課題を解決するための手段】本発明は、一対の基板間
のシール部の内側に液晶が挟持されてなり、 前記一対
の基板の一方の基板の前記シール部の内側にはトランジ
スタと画素電極とを有し、前記一方の基板のシール部の
辺に対向する領域には前記トランジスタを駆動する駆動
回路が配置されてなり、前記トランジスタ及び前記駆動
回路上には同時に形成された絶縁膜が配置されてなり、
前記一対の基板の他方の基板上には前記画素電極と前記
シール部に対向する領域に対向電極が配置されてなり、
コモン端子と前記対向電極はシール部の角の領域でシー
ル内にある導通剤で電気的に接続されており、前記画素
電極は前記絶縁膜上に形成し、前記駆動回路上では前記
画素電極が取り除かれてなることを特徴とする。本発明
は、一対の基板間のシール部の内側に液晶が挟持されて
なり、前記一対の基板の一方の基板の前記シール部の内
側にはトランジスタと画素電極とを有し、前記一方の基
板のシール部の辺に対向する領域には前記トランジスタ
を駆動する駆動回路が配置されてなり、前記トランジス
タ及び前記駆動回路上には同時に形成された絶縁膜が配
置されてなり、前記一対の基板の他方の基板上には前記
画素電極と前記シール部に対向する領域に対向電極が配
置されてなり、コモン端子と前記対向電極はシール部の
角の領域でシール内にある導通剤で電気的に接続されて
おり、前記画素電極は前記絶縁膜上に形成し、前記駆動
回路上では前記画素電極と同一膜の導電膜が取り除かれ
てなることを特徴とする。
のシール部の内側に液晶が挟持されてなり、 前記一対
の基板の一方の基板の前記シール部の内側にはトランジ
スタと画素電極とを有し、前記一方の基板のシール部の
辺に対向する領域には前記トランジスタを駆動する駆動
回路が配置されてなり、前記トランジスタ及び前記駆動
回路上には同時に形成された絶縁膜が配置されてなり、
前記一対の基板の他方の基板上には前記画素電極と前記
シール部に対向する領域に対向電極が配置されてなり、
コモン端子と前記対向電極はシール部の角の領域でシー
ル内にある導通剤で電気的に接続されており、前記画素
電極は前記絶縁膜上に形成し、前記駆動回路上では前記
画素電極が取り除かれてなることを特徴とする。本発明
は、一対の基板間のシール部の内側に液晶が挟持されて
なり、前記一対の基板の一方の基板の前記シール部の内
側にはトランジスタと画素電極とを有し、前記一方の基
板のシール部の辺に対向する領域には前記トランジスタ
を駆動する駆動回路が配置されてなり、前記トランジス
タ及び前記駆動回路上には同時に形成された絶縁膜が配
置されてなり、前記一対の基板の他方の基板上には前記
画素電極と前記シール部に対向する領域に対向電極が配
置されてなり、コモン端子と前記対向電極はシール部の
角の領域でシール内にある導通剤で電気的に接続されて
おり、前記画素電極は前記絶縁膜上に形成し、前記駆動
回路上では前記画素電極と同一膜の導電膜が取り除かれ
てなることを特徴とする。
【０００６】
【実施例】以下に、本発明のドライバー回路内蔵アクテ
ィブマトリクス型液晶表示装置とその製造工程について
実施例に基づき詳しく説明する。
ィブマトリクス型液晶表示装置とその製造工程について
実施例に基づき詳しく説明する。
【０００７】図２に本実施例の液晶表示装置の構造を示
す。図２（ａ）は本実施例の液晶表示装置の外観図であ
り、図２（ｂ）、図２（ｃ）はそれぞれ図１（ａ）のＡ
−Ａ、Ｂ−Ｂにおける縦断面図である。透明な素子基板
２０１上には表示領域２０２ドライバー回路２０３、外
部接続端子２０４、コモン端子２０５およびこれらを接
続する配線等が形成されており、シール２０６によって
素子基板２０１と対向基板２０７が接合され、両基板間
に液晶が封入されている。この時、ドライバー回路２０
３とシール２０６とが重なる配置とする。表示領域２０
２には画素駆動トランジスタ２０８、画素電極２０９、
走査線と画素駆動トランジスタ２０８及びドライバー回
路２０３のゲート電極を含む第１の配線層２１１、信号
線を含む第２の配線層２１２が形成され、第１の配線層
２１１と第２の配線層２１２は第１の層間絶縁膜２１３
で、また、第２の配線層２１２と画素電極２１０は第２
の層間絶縁膜２１４で絶縁されている。素子基板２０１
上には、さらに液晶を配向するための配向膜２１５が形
成されている。コモン端子２０５と対向基板２０７上の
共通電極２１６は導通剤２１７で電気的に接続され共通
電極２１６の電位が制御される。対向基板２０７上には
共通電極２１６の他に配向膜２１５と必要に応じて遮光
膜２１８及びカラーフィルターが予め形成されている。
（本実施例ではカラーフィルターは省略してある。）対
向基板２０７上の共通電極２１６のシール２０６と重な
る部分は、製造工程上は取り除かずにおくのがよいが、
取り除くことで素子基板２０１上のドライバー回路２０
３と共通電極２１６がシール２０６中のゴミ等により短
絡することを防げるため、取り除いても良い。
す。図２（ａ）は本実施例の液晶表示装置の外観図であ
り、図２（ｂ）、図２（ｃ）はそれぞれ図１（ａ）のＡ
−Ａ、Ｂ−Ｂにおける縦断面図である。透明な素子基板
２０１上には表示領域２０２ドライバー回路２０３、外
部接続端子２０４、コモン端子２０５およびこれらを接
続する配線等が形成されており、シール２０６によって
素子基板２０１と対向基板２０７が接合され、両基板間
に液晶が封入されている。この時、ドライバー回路２０
３とシール２０６とが重なる配置とする。表示領域２０
２には画素駆動トランジスタ２０８、画素電極２０９、
走査線と画素駆動トランジスタ２０８及びドライバー回
路２０３のゲート電極を含む第１の配線層２１１、信号
線を含む第２の配線層２１２が形成され、第１の配線層
２１１と第２の配線層２１２は第１の層間絶縁膜２１３
で、また、第２の配線層２１２と画素電極２１０は第２
の層間絶縁膜２１４で絶縁されている。素子基板２０１
上には、さらに液晶を配向するための配向膜２１５が形
成されている。コモン端子２０５と対向基板２０７上の
共通電極２１６は導通剤２１７で電気的に接続され共通
電極２１６の電位が制御される。対向基板２０７上には
共通電極２１６の他に配向膜２１５と必要に応じて遮光
膜２１８及びカラーフィルターが予め形成されている。
（本実施例ではカラーフィルターは省略してある。）対
向基板２０７上の共通電極２１６のシール２０６と重な
る部分は、製造工程上は取り除かずにおくのがよいが、
取り除くことで素子基板２０１上のドライバー回路２０
３と共通電極２１６がシール２０６中のゴミ等により短
絡することを防げるため、取り除いても良い。
【０００８】次に、本実施例の液晶表示装置の製造工程
を図３を用いて説明する。図３は本実施例の液晶表示装
置の構造を説明した図２（ｂ）に相当する部分の縦断面
で製造工程を説明する図である。
を図３を用いて説明する。図３は本実施例の液晶表示装
置の構造を説明した図２（ｂ）に相当する部分の縦断面
で製造工程を説明する図である。
【０００９】まず、素子基板３０１上に画素駆動トラン
ジスタ３０２、ドライバー回路３０３を形成する。走査
線及び画素駆動トランジスタ３０２とドライバー回路３
０３のゲート電極を含む第１の配線層３０４、第１の層
間絶縁膜３０５、信号線を含む第２の配線層３０６をこ
の時形成する（図３（ａ））。本実施例では画素トラン
ジスタ３０２とドライバー回路３０３は多結晶シリコン
薄膜トランジスタで構成される。第１の配線層３０４に
は多結晶シリコンを用いるが、金属シリサイドあるいは
金属を用いても良く、第１の層間絶縁膜３０５はシリコ
ン酸化膜（ＳｉＯ2）かシリコン窒化膜（Ｓｉ3Ｎ4）、
あるいはそれらの多層膜である。第２の配線層３０６に
は通常アルミニウム（Ａｌ）合金（銅とシリコンを含
む）を用いる。
ジスタ３０２、ドライバー回路３０３を形成する。走査
線及び画素駆動トランジスタ３０２とドライバー回路３
０３のゲート電極を含む第１の配線層３０４、第１の層
間絶縁膜３０５、信号線を含む第２の配線層３０６をこ
の時形成する（図３（ａ））。本実施例では画素トラン
ジスタ３０２とドライバー回路３０３は多結晶シリコン
薄膜トランジスタで構成される。第１の配線層３０４に
は多結晶シリコンを用いるが、金属シリサイドあるいは
金属を用いても良く、第１の層間絶縁膜３０５はシリコ
ン酸化膜（ＳｉＯ2）かシリコン窒化膜（Ｓｉ3Ｎ4）、
あるいはそれらの多層膜である。第２の配線層３０６に
は通常アルミニウム（Ａｌ）合金（銅とシリコンを含
む）を用いる。
【００１０】次に、素子基板３０１上に第２の層間絶縁
膜３０７を形成し、その上に画素電極３０８を形成し、
画素駆動トランジスタ３０２に第２の層間絶縁膜３０７
に開けたコンタクト孔を通じて接続する。さらに配向膜
３０９を形成する（図３（ｂ））。第２の層間絶縁膜３
０７はここではポリイミド薄膜であるが、他の樹脂薄膜
でも比較的耐熱性が高く、透明であれば用いる事が出来
る。画素電極３０８は酸化インジウムスズ（ＩＴＯ）で
ある。また配向膜３０９もポリイミド薄膜であり、形成
は印刷技術（フレキソ印刷等）を用いて行い、液晶を配
向するために必要な部分にのみ形成する。配向膜３０９
の形成はスピンコート法で行うこともある。画素電極３
０８の形成時にＩＴＯのエッチングを王水系のエッチン
グ剤（少なくとも硝酸と塩酸を含む水溶液）で行う場
合、第２の配線層３０６（Ａｌ合金）はＩＴＯのエッチ
ング剤に触れると腐食するので、第２の配線層３０６上
には少なくとも第２の層間絶縁膜３０７かＩＴＯ（画素
電極３０８）があるようにしておく。ＩＴＯ（即ち画素
電極３０８）を例えば水素やメタンを含むプラズマ中で
エッチング成形する場合には第２の配線層３０６は露出
していてもかまわない。本実施例ではＩＴＯ（画素電極
３０８）のエッチングは王水系のエッチング剤で行い、
第２の配線層３０６を露出させる必要のある部分、即ち
外部接続端子（図２（ａ）の２０４）はその上の第２の
層間絶縁膜３０７を後の工程であらためて除去する。外
部接続端子を露出するためには、画素電極の形成後、フ
ォトリソグラフ技術で第２の層間絶縁膜３０７を取り除
く方法と、素子基板３０１と対向基板３１１を接合した
後、酸素プラズマ等を用いて対向基板３１１よりも外側
の第２の層間絶縁膜を除去する方法がある。
膜３０７を形成し、その上に画素電極３０８を形成し、
画素駆動トランジスタ３０２に第２の層間絶縁膜３０７
に開けたコンタクト孔を通じて接続する。さらに配向膜
３０９を形成する（図３（ｂ））。第２の層間絶縁膜３
０７はここではポリイミド薄膜であるが、他の樹脂薄膜
でも比較的耐熱性が高く、透明であれば用いる事が出来
る。画素電極３０８は酸化インジウムスズ（ＩＴＯ）で
ある。また配向膜３０９もポリイミド薄膜であり、形成
は印刷技術（フレキソ印刷等）を用いて行い、液晶を配
向するために必要な部分にのみ形成する。配向膜３０９
の形成はスピンコート法で行うこともある。画素電極３
０８の形成時にＩＴＯのエッチングを王水系のエッチン
グ剤（少なくとも硝酸と塩酸を含む水溶液）で行う場
合、第２の配線層３０６（Ａｌ合金）はＩＴＯのエッチ
ング剤に触れると腐食するので、第２の配線層３０６上
には少なくとも第２の層間絶縁膜３０７かＩＴＯ（画素
電極３０８）があるようにしておく。ＩＴＯ（即ち画素
電極３０８）を例えば水素やメタンを含むプラズマ中で
エッチング成形する場合には第２の配線層３０６は露出
していてもかまわない。本実施例ではＩＴＯ（画素電極
３０８）のエッチングは王水系のエッチング剤で行い、
第２の配線層３０６を露出させる必要のある部分、即ち
外部接続端子（図２（ａ）の２０４）はその上の第２の
層間絶縁膜３０７を後の工程であらためて除去する。外
部接続端子を露出するためには、画素電極の形成後、フ
ォトリソグラフ技術で第２の層間絶縁膜３０７を取り除
く方法と、素子基板３０１と対向基板３１１を接合した
後、酸素プラズマ等を用いて対向基板３１１よりも外側
の第２の層間絶縁膜を除去する方法がある。
【００１１】配向膜３０９を形成した素子基板３０１は
シール３１０で対向基板３１１と接合し、液晶３１２を
封入する。シール３１０はドライバー回路３０３上に重
なるように形成する。さらに酸素プラズマ３１３で第２
の配線層３０６上の第２の層間絶縁膜３０７を取り除く
ことで外部接続端子を露出し（図３（ｃ））、外部回路
と接続して液晶表示装置を完成する。シール３１０の下
の第２の層間絶縁膜３０７は取り除かずに残すことで、
シールに含まれることのあるギャップ材からドライバー
回路を保護することが出来る。
シール３１０で対向基板３１１と接合し、液晶３１２を
封入する。シール３１０はドライバー回路３０３上に重
なるように形成する。さらに酸素プラズマ３１３で第２
の配線層３０６上の第２の層間絶縁膜３０７を取り除く
ことで外部接続端子を露出し（図３（ｃ））、外部回路
と接続して液晶表示装置を完成する。シール３１０の下
の第２の層間絶縁膜３０７は取り除かずに残すことで、
シールに含まれることのあるギャップ材からドライバー
回路を保護することが出来る。
【００１２】
【発明の効果】本発明の液晶表示装置では、信号線と画
素電極がポリイミドを層間絶縁膜として別層に形成され
ることで開口率が大きいうえに、素子基板表面が平坦な
ため液晶の配向の乱れが無く高品質な表示が得られる。
さらに素子基板上のドライバー回路がシールの下にある
ためドライバー回路から画素領域に延びる延べ数百本に
及ぶ信号線や走査線がシールを横切ることがなく、シー
ルを横切る配線を外部接続端子からドライバー回路につ
ながる電源線、クロック線、ビデオ信号線など高々数十
本と従来比べ格段に少なくできるので、シールを横切る
配線とポリイミドの界面から浸入する水分を格段に少な
くでき、信頼性が高い。また、ドライバー回路がシール
の下にあるのでドライバー回路がシールの外にある場合
に比べて装置を小型にできる効果もある。
素電極がポリイミドを層間絶縁膜として別層に形成され
ることで開口率が大きいうえに、素子基板表面が平坦な
ため液晶の配向の乱れが無く高品質な表示が得られる。
さらに素子基板上のドライバー回路がシールの下にある
ためドライバー回路から画素領域に延びる延べ数百本に
及ぶ信号線や走査線がシールを横切ることがなく、シー
ルを横切る配線を外部接続端子からドライバー回路につ
ながる電源線、クロック線、ビデオ信号線など高々数十
本と従来比べ格段に少なくできるので、シールを横切る
配線とポリイミドの界面から浸入する水分を格段に少な
くでき、信頼性が高い。また、ドライバー回路がシール
の下にあるのでドライバー回路がシールの外にある場合
に比べて装置を小型にできる効果もある。
【図１】従来のドライバー回路内蔵のアクティブマトリ
クス型液晶表示装置の構造図。
クス型液晶表示装置の構造図。
【図２】本発明のドライバー回路内蔵のアクティブマト
リクス型液晶表示装置の構造図。
リクス型液晶表示装置の構造図。
【図３】本発明のドライバー回路内蔵のアクティブマト
リクス型液晶表示装置の製造方法を説明する工程図。
リクス型液晶表示装置の製造方法を説明する工程図。
１０１、２０１、３０１ …素子基板
１０２、２０２ …表示領域
１０３、１０４、２０３、３０３…ドライバー回路
１０５、２０４ …外部接続端子
１０６、２０７、３１１ …対向基板
１０７、２０６、３１０ …シール
１０８、２０９、３１２ …液晶
１０９、２１８ …共通電極
１１０、２０５ …コモン端子
１１１、２１７ …導通剤
１１２、２１６ …遮光層
１１３、２０７、３０２ …画素駆動トランジス
タ １１４、２１０、３０８ …画素電極 １１５、２１１、３０４ …第１の配線層 １１６ …層間絶縁膜 １１７、２１２、３０６ …第２の配線層 １１８ …液晶保護絶縁膜 １１９、２１５、３０９ …配向膜 ２１３、３０５ …第１の層間絶縁膜 ２１４、３０７ …第２の層間絶縁膜 ３１３ …酸素プラズマ
タ １１４、２１０、３０８ …画素電極 １１５、２１１、３０４ …第１の配線層 １１６ …層間絶縁膜 １１７、２１２、３０６ …第２の配線層 １１８ …液晶保護絶縁膜 １１９、２１５、３０９ …配向膜 ２１３、３０５ …第１の層間絶縁膜 ２１４、３０７ …第２の層間絶縁膜 ３１３ …酸素プラズマ
Claims (2)
- 【請求項１】 一対の基板間のシール部の内側に液晶
が挟持されてなり、前記一対の基板の一方の基板の前記
シール部の内側にはトランジスタと画素電極とを有し、
前記一方の基板のシール部の辺に対向する領域には前記
トランジスタを駆動する駆動回路が配置されてなり、前
記トランジスタ及び前記駆動回路上には同時に形成され
た絶縁膜が配置されてなり、前記一対の基板の他方の基
板上には前記画素電極と前記シール部に対向する領域に
対向電極が配置されてなり、コモン端子と前記対向電極
はシール部の角の領域でシール内にある導通剤で電気的
に接続されており、前記画素電極は前記絶縁膜上に形成
し、前記駆動回路上では前記画素電極が取り除かれてな
ることを特徴とする液晶表示装置。 - 【請求項２】 一対の基板間のシール部の内側に液晶
が挟持されてなり、前記一対の基板の一方の基板の前記
シール部の内側にはトランジスタと画素電極とを有し、
前記一方の基板のシール部の辺に対向する領域には前記
トランジスタを駆動する駆動回路が配置されてなり、前
記トランジスタ及び前記駆動回路上には同時に形成され
た絶縁膜が配置されてなり、前記一対の基板の他方の基
板上には前記画素電極と前記シール部に対向する領域に
対向電極が配置されてなり、コモン端子と前記対向電極
はシール部の角の領域でシール内にある導通剤で電気的
に接続されており、前記画素電極は前記絶縁膜上に形成
し、前記駆動回路上では前記画素電極と同一膜の導電膜
が取り除かれてなることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04145893A JP3413230B2 (ja) | 1993-03-02 | 1993-03-02 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04145893A JP3413230B2 (ja) | 1993-03-02 | 1993-03-02 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06258662A JPH06258662A (ja) | 1994-09-16 |
| JP3413230B2 true JP3413230B2 (ja) | 2003-06-03 |
Family
ID=12608936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04145893A Expired - Lifetime JP3413230B2 (ja) | 1993-03-02 | 1993-03-02 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3413230B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612856B2 (en) | 2005-03-28 | 2009-11-03 | Nec Lcd Technologies, Ltd. | Display device |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994721A (en) | 1995-06-06 | 1999-11-30 | Ois Optical Imaging Systems, Inc. | High aperture LCD with insulating color filters overlapping bus lines on active substrate |
| US5641974A (en) | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| JP3477301B2 (ja) | 1995-12-19 | 2003-12-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置及びその製造方法 |
| JP3737176B2 (ja) | 1995-12-21 | 2006-01-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH09281508A (ja) * | 1996-04-12 | 1997-10-31 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
| US7298447B1 (en) | 1996-06-25 | 2007-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display panel |
| US6288764B1 (en) | 1996-06-25 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device or electronic device having liquid crystal display panel |
| JP3640224B2 (ja) | 1996-06-25 | 2005-04-20 | 株式会社半導体エネルギー研究所 | 液晶表示パネル |
| KR101023972B1 (ko) * | 2003-10-20 | 2011-03-28 | 삼성전자주식회사 | 상부기판 및 이를 갖는 액정표시장치 |
| US8125601B2 (en) * | 2003-01-08 | 2012-02-28 | Samsung Electronics Co., Ltd. | Upper substrate and liquid crystal display device having the same |
| KR101125252B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
| WO2009072336A1 (ja) * | 2007-12-04 | 2009-06-11 | Sharp Kabushiki Kaisha | 表示装置及びその製造方法 |
| JP5499622B2 (ja) * | 2009-10-23 | 2014-05-21 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2011221433A (ja) * | 2010-04-14 | 2011-11-04 | Seiko Epson Corp | 液晶装置および電子機器 |
| JP5679532B2 (ja) * | 2013-06-05 | 2015-03-04 | 株式会社半導体エネルギー研究所 | アクティブマトリックス型表示装置 |
-
1993
- 1993-03-02 JP JP04145893A patent/JP3413230B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612856B2 (en) | 2005-03-28 | 2009-11-03 | Nec Lcd Technologies, Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06258662A (ja) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413239B2 (ja) | 液晶表示装置 | |
| JP3413230B2 (ja) | 液晶表示装置 | |
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| US6088072A (en) | Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JP2001042355A (ja) | 液晶表示装置 | |
| JPS62109085A (ja) | アクテイブ・マトリクス | |
| JP3253383B2 (ja) | 液晶表示装置 | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| JP3819590B2 (ja) | 液晶表示素子ならびに該素子を用いた液晶表示装置、および反射型液晶表示装置 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPH06235929A (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| JP3484307B2 (ja) | 液晶表示装置 | |
| JPH0933950A (ja) | 液晶表示装置 | |
| JP3119912B2 (ja) | 液晶表示装置 | |
| JP3803640B2 (ja) | 液晶表示装置 | |
| JP2003248237A (ja) | 液晶表示装置 | |
| JP3519272B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH11337968A (ja) | 液晶表示装置 | |
| JPH0895075A (ja) | 液晶表示装置 | |
| JP2004046245A (ja) | 液晶表示装置 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| JP3077439B2 (ja) | マトリクス基板及びその製造方法 | |
| JPH10253991A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |