JP4476247B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4476247B2
JP4476247B2 JP2006172961A JP2006172961A JP4476247B2 JP 4476247 B2 JP4476247 B2 JP 4476247B2 JP 2006172961 A JP2006172961 A JP 2006172961A JP 2006172961 A JP2006172961 A JP 2006172961A JP 4476247 B2 JP4476247 B2 JP 4476247B2
Authority
JP
Japan
Prior art keywords
ball
bonding wire
bonding
capillary
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006172961A
Other languages
English (en)
Other versions
JP2006253727A (ja
Inventor
誠 坪野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006172961A priority Critical patent/JP4476247B2/ja
Publication of JP2006253727A publication Critical patent/JP2006253727A/ja
Application granted granted Critical
Publication of JP4476247B2 publication Critical patent/JP4476247B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、複数の半導体チップを重ね合わせてモールドしつつ、パッケージ外形の薄型化が可能な、半導体装置に関する。
半導体装置の封止技術として最も普及しているのが、図４（Ａ）に示したような、半導体チップ１の周囲を熱硬化性のエポキシ樹脂２で封止するトランスファーモールド技術である。半導体チップ１の支持素材としてリードフレームを用いており、リードフレームのアイランド３に半導体チップ１をダイボンドし、半導体チップ１のボンディングパッドとリード４をワイヤ５でワイヤボンドし、所望の外形形状を具備する金型内にリードフレームをセットし、金型内にエポキシ樹脂を注入、これを硬化させることにより製造される。
一方、各種電子機器に対する小型、軽量化の波はとどまるところを知らず、これらに組み込まれる半導体装置にも、一層の大容量、高機能、高集積化が望まれることになる。
そこで、以前から発想としては存在していた（例えば、特開昭５５ー１１１１５１７号）、１つのパッケージ内に複数の半導体チップを封止する技術が注目され、実現化する動きが出てきた。つまり図４（Ｂ）に示すように、アイランド３上に第１の半導体チップ１ａを固着し、第１の半導体チップ１ａの上に第２の半導体チップ１ｂを固着し、対応するボンディングパッドとリード４とを第１と第２のボンディングワイヤ５ａ、５ｂで接続し、樹脂２で封止したものである。
コストアップになるにも関わらず複数のチップを一体化させることは、即ち軽薄短小化の要求が極めて強いからに他ならない。故に外形寸法に余裕のあるＤＩＰ型パッケージよりは、表面実装型の、しかも薄型のパッケージに収納したい意向が強く、その方が全体としてのメリットが大きい。
しかしながら、半導体チップ１には、機械的強度を持たせる必要性から、ある程度の厚み以上には薄くすることができないので、チップを積層した分だけパッケージ外形を大型化する欠点がある。
また、第２のボンディングワイヤ５ｂは、第１の半導体チップ１ａとの接触を避けることと、第１のボンディングワイヤ５ａと交差したときの接触を避けるという意味で、ワイヤループを相当大きく取る必要性が生じる。そのため、ワイヤループの高さ６が大きくなりがちであり、これがパッケージ全体の厚みを厚くして、薄形化を阻害するという欠点があった。
本発明は上述した従来の課題に鑑み成されたもので、
第１に、ボンディングパッドを有する半導体チップにボールバンプを形成する半導体装置の製造方法であり、
前記ボールバンプは、ボンディングワイヤのボールボンディングが活用され、
先端にボールが配置されたキャピラリを使い、前記ボンディングパッドに前記ボールを固着し、
前記ボールの付け根付近の前記ボンディングワイヤが前記キャピラリの内部に収納されないように、前記キャピラリを上昇させ、
前記キャピラリを水平移動させることによって、前記ボールと前記ボンディングワイヤの間に細いボンディングワイヤを形成し、
前記細いボンディングワイヤが前記ボールと連続している状態で、前記ボンディングワイヤをクランプしてキャピラリを上昇させることにより、前記細いボンディングワイヤを切断させて前記ボールバンプを形成することで解決するものである。
第２に、前記キャピラリの水平移動の距離を、前記ボンディングワイヤの直径のほぼ３分の２を越える距離とすることで解決するものである。
第３に、前記ボンディングワイヤをクランプし水平方向に移動させることにより、剪断しながら前記細いボンディングワイヤを形成することで解決するものである。
以上に説明した通り、本発明によれば、１つのパッケージ内に複数の半導体チップ１０、１１を積層する事により、電子機器の軽薄短小化の要求に沿った高密度実装の製品を提供できる利点を有する。
また、ボンディングワイヤ１８と内部電極１４とを、第１のボンディングパッド１２ａを介して接続するので、パッド１２ｂからパッド１２ａまでのボンディングワイヤ１８の長さを短くできる利点を有する。これにより、ループ高さ２２を低く抑えることができるので、パッケージの厚みを薄形化できる利点を有する。
そして、第２のボンディングパッド１２ｂから内部電極１４に直接ワイヤボンドしないので、ボンディングワイヤ１８の交差が無くなり、電気的短絡という事故を防ぐ他、ボンディングワイヤ１８と第１の半導体チップ１０との接触をも防止することができる。
更に内部電極１４へのステッチボンドが１本で済むので、ボンディングエリアを小さくすることができ、半導体装置の小型化を図ることができる。
以下に本発明の一実施の形態を図面を参照しながら詳細に説明する。
先ず、図１（Ａ）は本発明の半導体装置を示す断面図、図１（Ｂ）は要部拡大断面図である。
図中、１０、１１は各々第１と第２の半導体チップを示している。第１と第２の半導体チップ１０、１１のシリコン表面には、前工程において各種の能動、受動回路素子が形成されている。第１の半導体チップ１０の表面には外部接続用の第１のボンディングパッド１２ａが形成されている。同様に第２の半導体チップ１１の表面には第２のボンディングパッド１２ｂが形成されている。各チップ表面には各ボンディングパッド１２ａ、１２ｂを被覆するようにシリコン窒化膜、シリコン酸化膜、ポリイミド系絶縁膜などのパッシベーション皮膜が形成され、ボンディングパッド１２ａ、１２ｂの上部は電気接続のために開口されている。
絶縁性のフィルム基板１３は、これら第１と第２の半導体チップ１０、１１を支持する基板となる。フィルム基板１３の表面には金メッキ層によって導電パターンが描画されている。導電パターンは各ボンディングパッド１２ａ、１２ｂとバンプ電極２０とを各々接続するための内部電極１４とを形成する。
第１の半導体チップ１０は、前記アイランド部の上にエポキシ系絶縁接着剤１５により固着されている。第２の半導体チップ１１は第１の半導体チップ１０の前記パッシベーション皮膜上に絶縁性のエポキシ系接着剤１５により固着されている。但し第２の半導体チップ１１は第１のボンディングパッド１２ａを被覆しないチップサイズである。
第１のボンディングパッド１２ａの上部には、ボールバンプ１７が形成されている。ボールバンプ１７は、金ワイヤのボールボンディング手法を利用して、金ボール部分だけを残す形で形成したバンプ電極である。そして、第２のボンディングパッド１２ｂと内部電極１４とが、ボールバンプ１７を経由して、連続したボンディングワイヤ１８によって接続されている。ボンディングワイヤ１８は第２の電極パッド１２ｂ表面にボードボンドされ（ファーストボンド）、ボールバンプ１７の上部で一端ステッチボンドされ、そして内部電極１４表面で再度ステッチボンドされて接続されている。このボールバンプ１７は、ボンディングワイヤ１８を第１の電極パッド１２ａ上にセカンドボンド（ステッチボンド）する際に、ボンディングツールの先端が第１の半導体チップ１０の表面に直接当接する事を防止する緩衝剤となる。
複数のバンプ電極２０が、フィルム基板１３の裏面側に形成されている。フィルム基板１３には図示せぬ貫通孔が設けられており、この貫通孔を介して内部電極１４とバンプ電極２０とが接続している。
エポキシ系の熱硬化樹脂２１が、第１と第２の半導体チップ１０、１１の周囲を被覆する。熱硬化性樹脂２１はフィルム基板１３の上側を被覆して、パッケージ外形を形成する。
図２は、ボンディングワイヤ１８を形成するときのステップを示している。あらかじめ図２（Ａ）に示したように、第１の電極パッド１２ａ上にボールバンプ１７を形成しておき、キャピラリ３０を利用して第２の電極パッド１２ｂ上に金ボール３３をファーストボンドし、続いてキャピラリ３０を移動してボールバンプ１７上に金ワイヤ３２をステッチボンドし、この時に金ワイヤ３２を切断せずに連続させて延在させ、そして内部電極１４表面にセカンドボンドを行う。
第１と第２の半導体チップ１０、１１は、メモリ装置で組み合わせることが簡便である。例えば、第１と第２の半導体チップ１０、１１としてＥＥＰＲＯＭ（フラッシュメモリ）等の半導体記憶装置を用いた場合（第１の組み合わせ例）は、１つのパッケージで記憶容量を２倍、３倍・・・にすることができる。また、第１の半導体チップ１０にＥＥＰＲＯＭ（フラッシュメモリ）等の半導体記憶装置を、第２の半導体チップ１１にはＳＲＡＭ等の半導体記憶装置を形成するような場合（第２の組み合わせ例）も考えられる。
どちらの組み合わせの場合でも、各チップにはデータの入出力を行うＩ／Ｏ端子と、データのアドレスを指定するアドレス端子、及びデータの入出力を許可するチップイネーブル端子とを具備しており、両チップのピン配列が酷似している。そのため、第１と第２の半導体チップ１０、１１のＩ／Ｏ端子やアドレス端子用の内部電極１４を共用することが可能であり、各チップに排他的なチップイネーブル信号を印加することにより、どちらか一方の半導体チップのメモリセルを排他的に選択することが可能である。また、斯かる構成によって、第１と第２のボンディングパッド１２ａ、１２ｂを電気的に接続することが可能となる。
尚、第１と第２のボンディングパッド１２ａ、１２ｂを電気的に接続できない回路構成である場合は、第１のボンディングパッド１２ａを電気的に独立させて回路的な機能を持たないダミーのパッドとし、該ダミーパッド上にボールバンプ１７を形成して、図１のようにボンディングワイヤ１８で接続する。
図３は、ボールバンプ１７の製造方法を簡単に説明するための断面図である。
図３（Ａ）参照：キャピラリ３０の中心孔３１に直径が２０〜３０μ程度の金ワイヤ３２を挿通し、そのワイヤ３２の先端にあらかじめスパークなどの手段によって直径が６０〜８０μの金ボール３３を形成しておく。これを第１のボンディングパッド１２ａ上方に移動し、キャピラリ３０を下降させることにより、金ボール３３を電極パッド１２ａ表面に当接し、一定の圧力を加える。同時にキャピラリ１２を通して超音波振動を与え且つ加熱して、金ボール３３と第１のボンディングパッド１２ａとを固着する。
図３（Ｂ）参照：キャピラリ３０を垂直に上昇させ、再度垂直に下降させる。キャピラリ３０の先端と金ボール３３の上端（平坦部）との距離３４が１０〜３０μｍとなるような位置でキャピラリ３０を停止する。金ボール３３の付け根付近はキャピラリ３０内部に収納されず、露出した状態となる。
図３（Ｃ）参照：上記の距離３４を維持した上で、金ワイヤ３２の直径の３分の２を超える距離だけキャピラリ３０を水平移動する。例えば、キャピラリ１２先端部の穴の直径が４０μであるときは２５μ〜３５μだけ移動する。金ワイヤ３２はキャピラリ３０の先端部で途中まで剪断され、糸を引くように細い部分３５でかろうじて連続している状態となる。
本工程で剪断を与えるために、距離３４は重要な意味を持つ。この距離３４が大きすぎると金ワイヤ３２が塑性変形するだけで細い部分３５を作れなくなるし、距離３４が小さすぎると、接合した金ボール１７を剥がすことになる。キャピラリ３０の先端が、図３（Ｄ）に示したように、金ボール３３の付け根近傍で、塑性変形の影響を受けずに金ワイヤ３２が本来の直径Φ１を維持した部分の直ぐ上部に位置するようにコントロールする。
図３（Ｅ）参照：再びキャピラリ１２を垂直上昇させた状態を示している。金ワイヤ３２と金ボール３３とが細い部分３５だけで連続している状態を示した。
図３（Ｆ）参照：今まで解放していた図示せぬクランパを閉じて金ワイヤ３２を挟持し、上方に引き上げることで細い部分３５を完全に切断する。この様な工程により第１のボンディングパッド１２ａ上部にボールバンプ１７が形成される。
以上に説明した本発明の半導体装置は、第２のボンディングパッド１２ｂを第１のボンディングパッド１２ａに接続することによって、両者の距離が近いので、ボンディングワイヤ１８のループ長さを短くすることが可能である。従って、ループ高さ２２（図１）を低く押さえることができる。これは、第１の半導体チップ１０と第２の半導体チップ１１とのチップサイズの差が大きい場合に特に有効になる。そして、ボンディングワイヤ１８と第１の半導体チップ１０との接触事故を回避することができる。、更には、ボンディングワイヤの交差配置が無くなるので、両者の電気的短絡をも回避することができる。
以上に説明した通り、本発明によれば、１つのパッケージ内に複数の半導体チップ１０、１１を積層する事により、電子機器の軽薄短小化の要求に沿った高密度実装の製品を提供できる利点を有する。
また、ボンディングワイヤ１８と内部電極１４とを、第１のボンディングパッド１２ａを介して接続するので、パッド１２ｂからパッド１２ａまでのボンディングワイヤ１８の長さを短くできる利点を有する。これにより、ループ高さ２２を低く抑えることができるので、パッケージの厚みを薄形化できる利点を有する。
そして、第２のボンディングパッド１２ｂから内部電極１４に直接ワイヤボンドしないので、ボンディングワイヤ１８の交差が無くなり、電気的短絡という事故を防ぐ他、ボンディングワイヤ１８と第１の半導体チップ１０との接触をも防止することができる。
更に内部電極１４へのステッチボンドが１本で済むので、ボンディングエリアを小さくすることができ、半導体装置の小型化を図ることができる。
本発明を説明するための断面図である。 本発明を説明するための断面図である。 本発明を説明するための断面図である。 従来例を説明するための断面図である。

Claims (6)

  1. 半導体チップ上のボンディングパッドに、ボールバンプを形成する半導体装置の製造方法であり、
    前記ボールバンプの形成は、ボンディングワイヤのボールボンディング法が活用され、
    前記ボンディングワイヤが挿通され、先端にボールが配置されたキャピラリを使い、前記ボンディングパッドに前記ボールを固着し、
    前記ボールの付け根付近の前記ボンディングワイヤが前記キャピラリの内部に収納されないように、前記キャピラリを上昇させ、
    前記キャピラリを水平移動させることによって、前記ボンディングワイヤを途中まで剪断して細い部分を形成し、
    前記ボンディングワイヤが前記細い部分を通じて前記ボールと連続している状態で、前記キャピラリを上昇させた後に、前記ボンディングワイヤをクランプして前記キャピラリを上昇させることにより、前記細い部分を完全に切断させて前記ボールバンプを形成することを特徴とした半導体装置の製造方法。
  2. 前記剪断の位置は、前記ボールから延在される前記ボンディングワイヤの直径を維持した所で、前記ボンディングワイヤの付け根の直ぐ上部である請求項１に記載の半導体装置の製造方法。
  3. 前記ボールバンプの上にボンディングワイヤをボンドする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記半導体チップは、前記半導体チップを支持する基板に固着されている請求項１、請求項２または請求項３に記載の半導体装置の製造方法。
  5. 前記半導体チップの表面にはパッシベーション皮膜が設けられると共に、前記ボンディングパッドの上部は前記パッシベーション皮膜が開口され、
    前記半導体チップは、絶縁接着剤によりフィルム基板に固着され、
    前記パッシベーション皮膜の開口された所のボンディングパッドに前記ボールバンプを形成する請求項１〜請求項４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記半導体チップの表面にはパッシベーション皮膜が設けられると共に、前記ボンディングパッドの上部は前記パッシベーション皮膜が開口され、
    前記半導体チップは、前記半導体チップを支持する基板に設けられた絶縁接着剤により固着され、
    前記半導体チップを支持する基板には、金メッキから成る内部電極が設けられ、金から成る前記金属細線は、前記ボールバンプの上部と前記内部電極の間で接続される請求項１〜請求項４のいずれか１項に記載の半導体装置の製造方法。
JP2006172961A 2006-06-22 2006-06-22 半導体装置の製造方法 Expired - Lifetime JP4476247B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006172961A JP4476247B2 (ja) 2006-06-22 2006-06-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006172961A JP4476247B2 (ja) 2006-06-22 2006-06-22 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP29554698A Division JP3869562B2 (ja) 1998-10-16 1998-10-16 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007079664A Division JP4476308B2 (ja) 2007-03-26 2007-03-26 ボールバンプの製造方法およびその製造装置

Publications (2)

Publication Number Publication Date
JP2006253727A JP2006253727A (ja) 2006-09-21
JP4476247B2 true JP4476247B2 (ja) 2010-06-09

Family

ID=37093789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006172961A Expired - Lifetime JP4476247B2 (ja) 2006-06-22 2006-06-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4476247B2 (ja)

Also Published As

Publication number Publication date
JP2006253727A (ja) 2006-09-21

Similar Documents

Publication Publication Date Title
JP3865055B2 (ja) 半導体装置の製造方法
US20180025967A1 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
JP3643706B2 (ja) 半導体装置
JP2005183923A (ja) 半導体装置およびその製造方法
JP3958522B2 (ja) 半導体装置
JP2007134486A (ja) 積層型半導体装置及びその製造方法
JP3869562B2 (ja) 半導体装置の製造方法
JP2000243887A (ja) 半導体装置とその製造方法
JP3378809B2 (ja) 半導体装置
JP3670853B2 (ja) 半導体装置
JP2007214238A (ja) 半導体装置およびその製造方法
JP3643705B2 (ja) 半導体装置とその製造方法
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JP4476247B2 (ja) 半導体装置の製造方法
JP4642047B2 (ja) 半導体装置
JP4476308B2 (ja) ボールバンプの製造方法およびその製造装置
JPH10335366A (ja) 半導体装置
JP3888438B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005167286A (ja) 半導体装置およびその製造方法
JP4007917B2 (ja) 半導体装置及びその製造方法
JP3172472B2 (ja) 半導体装置
US7968993B2 (en) Stacked semiconductor device and semiconductor memory device
JP3172473B2 (ja) 半導体装置
JP3954586B2 (ja) 半導体装置
JP3954585B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100309

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term