JP4459969B2 - Pllシンセサイザ - Google Patents
Pllシンセサイザ Download PDFInfo
- Publication number
- JP4459969B2 JP4459969B2 JP2007008245A JP2007008245A JP4459969B2 JP 4459969 B2 JP4459969 B2 JP 4459969B2 JP 2007008245 A JP2007008245 A JP 2007008245A JP 2007008245 A JP2007008245 A JP 2007008245A JP 4459969 B2 JP4459969 B2 JP 4459969B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- switching
- frequency divider
- variable
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
…,N−1,N,N+1,…
とすると、引き込み後の電圧制御発振器5の出力周波数は、
…,(N−1)Δf,NΔf,(N+1)Δf,…
となり、間隔Δfの周波数チャネルを有することになる。
…,N/L−1,N/L,N/L+1,…
とすると(N/Lは整数)、引き込み後の電圧制御発振器5の出力周波数は、
…,(N−L)Δf,NΔf,(N+L)Δf,…
となる。このとき、周波数は間隔LΔfで変化するので、間隔Δfの周波数チャネルに対して使用できない周波数チャネルが生じ、必ずしも収束時間を短縮できない問題がある。
N/L,(N+1)/L,(N+2)/L,…
とすると、引き込み後の電圧制御発振器5の出力周波数は、
NΔf,(N+1)Δf,(N+2)Δf,…
となり、周波数は間隔Δfで変化するので、すべての周波数チャネルを使用できることになる。
足立寿史,他,「分数分周方式を用いた高速周波数切換シンセサイザ」,電子情報通信学会論文誌 C-1, Vol.J76-C-1, No.11, pp.445-452, 1993年11月
Tacq =Ω0 2/(2ζωn 3) …(a)
で表されるときに、制動係数ζを
0.5 ≦ζ≦1
とし、PLL起動時に固有周波数ωn が (a)式を満たすように分数分周モードの分周比を設定し、周波数誤差が収束したと見なすタイミングTs(=Tacq)で、ループフィルタを切り換えることなく、整数分周モードの分周比に切り換える構成である。
Tacq =(1/ζωn) ln(Ω0/(φfωn)) …(b)
で表されるときに、制動係数ζを
0.5 ≦ζ≦1
とし、PLL起動時に固有周波数ωn が (b)式を満たすように分数分周モードの分周比を設定し、周波数誤差が収束したと見なすタイミングTs(=Tacq)で、ループフィルタを切り換えることなく、整数分周モードの分周比に切り換える構成である。
Tacq =Ω0 2/(2ζωn 3) …(a)
で表されるときに、制動係数ζを
0.5 ≦ζ≦1
とし、PLL起動時に固有周波数ωn が (a)式を満たすように分数分周モードの分周比を設定し、周波数誤差が低減したと見なすタイミングTs1 (<Tacq)で、収束時間Tacq が、制動係数ζ、固有周波数ωn 、初期周波数差Ω0 、収束したと見なす位相誤差φf に対して、
Tacq =(1/ζωn) ln(Ω0/(φfωn)) …(b)
で表されるときに、制動係数ζを
0.5 ≦ζ≦1
とし、固有周波数ωn が (b)式を満たすように分数分周モードの分周比を設定し、周波数誤差が収束したと見なすタイミングTs2(=Tacq)で、ループフィルタを切り換えることなく、整数分周モードの分周比に切り換える構成である。
図1は、本発明のPLLシンセサイザの実施形態を示す。図1において、本実施形態のPLLシンセサイザは、高精度の基準周波数信号を出力する基準発振器1、分周比の切り換えが可能な切換型基準分周器11、位相比較器3、ループフィルタ4、電圧制御発振器(VCO)5、分数分周モードと整数分周モードの切り換えが可能な切換型可変分周器12、切換型可変分周器12の切り換えタイミングを制御し、かつその切り換えタイミングに対応させて切換型基準分周器11の分周比を切り換える切換制御回路13により構成される。なお、電圧制御発振器5の出力段に分周器7を備え、電圧制御発振器5の出力信号を分周して取り出すようにしてもよい。
fv /ff =Nv +n/m
に設定する。なお、Nv は整数であり、n/m<1である。
Tacq =Ω0 2/(2ζωn 3) …(1)
の関係があることが知られている(A.Blanchard,"Phase-locked loops, application to coherent receiver design", John Wiley & Sons, pp.241-278, 1975)。なお、図3の横軸は位相、縦軸は周波数を表す。
ζ=(τ2/2)ωn …(2)
ωn =(2πK1KpKv/τ1 N)1/2 …(3)
τ1 =C/gm (時定数)
τ2 =R2 C (時定数)
と表される。また、固有周波数ωn が一定の条件下で速やかな収束を可能にするには、制動係数ζを 0.5〜1に設定することが一般的になっている。
ωn =Ω0 2/(2ζTacq)1/3 …(4)
N=2πK1KpKv/(τ1ωn 2) …(5)
に基づいて分周比Nを設定する。
第1の実施形態では、分周モードの切換時間Ts と、PLL起動時(同期開始時)から収束に至るまでの収束時間Tacq が等しくなるように設定したが、本実施形態では、
Ts <Tacq
の関係でTs 、Tacq をそれぞれ設定する。そして、分数分周モードで制動係数ζをできるだけ大きな値、すなわち整数分周モードにおける制動係数ζ(0.5≦ζ≦1)の数倍程度に設定し、(1),(3) 式((4),(5) 式)に基づいて分周比Nを設定する。
第1の実施形態のPLLシンセサイザでは、初期周波数差および位相誤差が大きいときの場合であったが、本実施形態では初期周波数および位相誤差が小さく、サイクル・スリップが少ないことが明らかな場合を想定する。
Tacq =(1/ζωn) ln(Ω0/(φfωn)) …(6)
の関係があることが知られている(K.Kishine and H.Onodera,"Acquisition-time estimation for over 10 Gbit/s clock and data recovery ICs", Electronics Letters Vol.41, No.23, Nov.2005 )。
第1の実施形態のPLLシンセサイザでは、初期周波数差および位相誤差が大きいときの場合であったが、その場合でも収束に至るまでに周波数差および位相誤差が小さな状態を経る。第2の実施形態では、Ts <Tacq の関係にある切換時間Ts で分数分周モードから整数分周モードに切り換えていた。本実施形態では、その切換時間を第1の切換時間Ts1(<Tacq )として、PLL起動時(同期開始時)から第1の切換時間Ts1までは、収束時間Tacq に対して分数分周モードで制動係数ζを 0.5〜1、固有周波数ωn が(4),(5) 式を満たすように分周比Nを設定する。
2 基準分周器
3 位相比較器
4 ループフィルタ
5 電圧制御発振器(VCO)
6A 可変整数分周器
6B 可変分数分周器
7 分周器
11 切換型基準分周器
12 切換型可変分周器
13 切換制御回路
Claims (3)
- 入力する制御信号に応じた発振周波数の信号を出力する電圧制御発振器と、
前記電圧制御発振器の出力信号を分岐して入力し、可変設定される分周比で分周して出力する可変分周器と、
高精度の基準周波数信号を出力する基準発振器と、
前記基準周波数信号を所定の分周比で分周して出力する基準分周器と、
前記基準分周器の出力信号と前記可変分周器の出力信号を入力して位相比較を行い、その位相差信号を出力する位相比較器と、
前記位相差信号を平滑化して前記制御信号として前記電圧制御発振器に与えるループフィルタとを備え、
前記電圧制御発振器の出力信号を前記可変分周器を介して前記位相比較器にフィードバックする位相同期ループ(PLL)構成により、前記基準分周器の出力信号に対して前記電圧制御発振器の出力信号の周波数および位相の同期引き込みを行うPLLシンセサイザにおいて、
前記可変分周器は、分周比が整数である可変整数分周器と、1クロック当たりの平均分周比が分数で表される可変分数分周器としての機能を有し、外部からの切換信号によりこの2つの分周器の機能を切り換える手段を含む切換型可変分周器であり、
前記基準分周器は、外部からの切換信号により分周比の切り換えが可能な切換型基準分周器であり、
前記切換型可変分周器を前記可変分数分周器として機能させ、かつ前記切換型基準分周器の出力信号の周波数が前記電圧制御発振器の出力信号の周波数チャネル間隔より大きくなるようにその分周比を設定する分数分周モードと、前記切換型可変分周器を前記可変整数分周器として機能させ、かつ前記切換型基準分周器の出力信号の周波数が前記電圧制御発振器の出力信号の周波数チャネル間隔に等しくなるようにその分周比を設定する整数分周モードとを切り換える前記切換信号を生成し、前記切換型可変分周器および前記切換型基準分周器に送出する切換制御回路を備え、
前記切換制御回路は、PLL起動時から収束に至るまでの収束時間Tacq を設定し、その収束時間Tacq が、制動係数ζ、固有周波数ωn 、初期周波数差Ω0 に対して、
Tacq =Ω0 2/(2ζωn 3) …(a)
で表されるときに、制動係数ζを
0.5 ≦ζ≦1
とし、前記PLL起動時に固有周波数ωn が (a)式を満たすように前記分数分周モードの分周比を設定し、周波数誤差が収束したと見なすタイミングTs(=Tacq)で、前記ループフィルタを切り換えることなく、前記整数分周モードの分周比に切り換える構成である
ことを特徴とするPLLシンセサイザ。 - 入力する制御信号に応じた発振周波数の信号を出力する電圧制御発振器と、
前記電圧制御発振器の出力信号を分岐して入力し、可変設定される分周比で分周して出力する可変分周器と、
高精度の基準周波数信号を出力する基準発振器と、
前記基準周波数信号を所定の分周比で分周して出力する基準分周器と、
前記基準分周器の出力信号と前記可変分周器の出力信号を入力して位相比較を行い、その位相差信号を出力する位相比較器と、
前記位相差信号を平滑化して前記制御信号として前記電圧制御発振器に与えるループフィルタとを備え、
前記電圧制御発振器の出力信号を前記可変分周器を介して前記位相比較器にフィードバックする位相同期ループ(PLL)構成により、前記基準分周器の出力信号に対して前記電圧制御発振器の出力信号の周波数および位相の同期引き込みを行うPLLシンセサイザにおいて、
前記可変分周器は、分周比が整数である可変整数分周器と、1クロック当たりの平均分周比が分数で表される可変分数分周器としての機能を有し、外部からの切換信号によりこの2つの分周器の機能を切り換える手段を含む切換型可変分周器であり、
前記基準分周器は、外部からの切換信号により分周比の切り換えが可能な切換型基準分周器であり、
前記切換型可変分周器を前記可変分数分周器として機能させ、かつ前記切換型基準分周器の出力信号の周波数が前記電圧制御発振器の出力信号の周波数チャネル間隔より大きくなるようにその分周比を設定する分数分周モードと、前記切換型可変分周器を前記可変整数分周器として機能させ、かつ前記切換型基準分周器の出力信号の周波数が前記電圧制御発振器の出力信号の周波数チャネル間隔に等しくなるようにその分周比を設定する整数分周モードとを切り換える前記切換信号を生成し、前記切換型可変分周器および前記切換型基準分周器に送出する切換制御回路を備え、
前記切換制御回路は、PLL起動時から収束に至るまでの収束時間Tacq を設定し、その収束時間Tacq が、制動係数ζ、固有周波数ωn 、初期周波数差Ω0 、収束したと見なす位相誤差φf に対して、
Tacq =(1/ζωn) ln(Ω0/(φfωn)) …(b)
で表されるときに、制動係数ζを
0.5 ≦ζ≦1
とし、前記PLL起動時に固有周波数ωn が (b)式を満たすように前記分数分周モードの分周比を設定し、周波数誤差が収束したと見なすタイミングTs(=Tacq)で、前記ループフィルタを切り換えることなく、前記整数分周モードの分周比に切り換える構成である
ことを特徴とするPLLシンセサイザ。 - 入力する制御信号に応じた発振周波数の信号を出力する電圧制御発振器と、
前記電圧制御発振器の出力信号を分岐して入力し、可変設定される分周比で分周して出力する可変分周器と、
高精度の基準周波数信号を出力する基準発振器と、
前記基準周波数信号を所定の分周比で分周して出力する基準分周器と、
前記基準分周器の出力信号と前記可変分周器の出力信号を入力して位相比較を行い、その位相差信号を出力する位相比較器と、
前記位相差信号を平滑化して前記制御信号として前記電圧制御発振器に与えるループフィルタとを備え、
前記電圧制御発振器の出力信号を前記可変分周器を介して前記位相比較器にフィードバックする位相同期ループ(PLL)構成により、前記基準分周器の出力信号に対して前記電圧制御発振器の出力信号の周波数および位相の同期引き込みを行うPLLシンセサイザにおいて、
前記可変分周器は、分周比が整数である可変整数分周器と、1クロック当たりの平均分周比が分数で表される可変分数分周器としての機能を有し、外部からの切換信号によりこの2つの分周器の機能を切り換える手段を含む切換型可変分周器であり、
前記基準分周器は、外部からの切換信号により分周比の切り換えが可能な切換型基準分周器であり、
前記切換型可変分周器を前記可変分数分周器として機能させ、かつ前記切換型基準分周器の出力信号の周波数が前記電圧制御発振器の出力信号の周波数チャネル間隔より大きくなるようにその分周比を設定する分数分周モードと、前記切換型可変分周器を前記可変整数分周器として機能させ、かつ前記切換型基準分周器の出力信号の周波数が前記電圧制御発振器の出力信号の周波数チャネル間隔に等しくなるようにその分周比を設定する整数分周モードとを切り換える前記切換信号を生成し、前記切換型可変分周器および前記切換型基準分周器に送出する切換制御回路を備え、
前記切換制御回路は、PLL起動時から収束に至るまでの収束時間Tacq を設定し、その収束時間Tacq が、制動係数ζ、固有周波数ωn 、初期周波数差Ω0 に対して、
Tacq =Ω0 2/(2ζωn 3) …(a)
で表されるときに、制動係数ζを
0.5 ≦ζ≦1
とし、前記PLL起動時に固有周波数ωn が (a)式を満たすように前記分数分周モードの分周比を設定し、周波数誤差が低減したと見なすタイミングTs1 (<Tacq)で、収束時間Tacq が、制動係数ζ、固有周波数ωn 、初期周波数差Ω0 、収束したと見なす位相誤差φf に対して、
Tacq =(1/ζωn) ln(Ω0/(φfωn)) …(b)
で表されるときに、制動係数ζを
0.5 ≦ζ≦1
とし、前記固有周波数ωn が (b)式を満たすように前記分数分周モードの分周比を設定し、周波数誤差が収束したと見なすタイミングTs2(=Tacq)で、前記ループフィルタを切り換えることなく、前記整数分周モードの分周比に切り換える構成である
ことを特徴とするPLLシンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007008245A JP4459969B2 (ja) | 2007-01-17 | 2007-01-17 | Pllシンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007008245A JP4459969B2 (ja) | 2007-01-17 | 2007-01-17 | Pllシンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008177766A JP2008177766A (ja) | 2008-07-31 |
JP4459969B2 true JP4459969B2 (ja) | 2010-04-28 |
Family
ID=39704464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007008245A Expired - Fee Related JP4459969B2 (ja) | 2007-01-17 | 2007-01-17 | Pllシンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4459969B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101496713B1 (ko) | 2009-02-13 | 2015-02-27 | 삼성전자주식회사 | 시스템 타이머 및 이를 포함하는 모바일 시스템 |
-
2007
- 2007-01-17 JP JP2007008245A patent/JP4459969B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008177766A (ja) | 2008-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9024666B2 (en) | Phase-locked loop device with synchronization means | |
JP4679872B2 (ja) | クロック発生装置 | |
JP3848325B2 (ja) | 分数分周シンセサイザおよび出力位相の同期化方法 | |
KR20160060515A (ko) | 반도체 장치 | |
JP2914297B2 (ja) | Pll周波数シンセサイザ | |
JP2007189455A (ja) | 位相比較回路およびそれを用いたpll周波数シンセサイザ | |
JP2014217060A (ja) | ランダムノイズ動作モードへの管理された遷移を伴う位相ロックループ装置 | |
JP4459923B2 (ja) | Pllシンセサイザ | |
JP3866959B2 (ja) | 周波数差検知装置および周波数差検知方法 | |
JPH0946226A (ja) | Pll周波数シンセサイザ | |
JP4459969B2 (ja) | Pllシンセサイザ | |
JPS63120538A (ja) | タイミング再生回路 | |
JP2007053685A (ja) | 半導体集積回路装置 | |
JP2016144054A (ja) | 周波数シンセサイザ | |
KR101207072B1 (ko) | 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법 | |
JP2000244315A (ja) | ジッタを軽減した位相同期ループ回路 | |
RU2530248C1 (ru) | Импульсный частотно-фазовый детектор | |
JP2000148281A (ja) | クロック選択回路 | |
JP4459928B2 (ja) | Pllシンセサイザ | |
JP3668157B2 (ja) | 周波数シンセサイザ | |
JPH09307432A (ja) | Pll回路 | |
JP2004241960A (ja) | 周波数シンセサイザ | |
JP2790564B2 (ja) | 周波数シンセサイザ | |
JP2006222879A (ja) | 多相クロック生成回路 | |
JPH09224063A (ja) | クロック再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |