JP3668157B2

JP3668157B2 - 周波数シンセサイザ

Info

Publication number: JP3668157B2
Application number: JP2001198411A
Authority: JP
Inventors: 潤今井; 一樹吉野
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-06-29
Filing date: 2001-06-29
Publication date: 2005-07-06
Anticipated expiration: 2021-06-29
Also published as: JP2003018005A

Description

【０００１】
【発明の属する技術分野】
本発明は周波数シンセサイザ、特に比較周波数が小さい広帯域可変の周波数シンセサイザに関するものである。
【０００２】
【従来の技術】
従来、周波数シンセサイザの切り替え時間を短縮するために、シンセサイザ内の低域ろ波回路の定数を切り替えて所定の出力を得る方式の提案が、たとえば特開平７−２１２２２８号や特開平７−２６０９０４号などの公報に記載されたものが知られている。図５はそのような従来の一例の概略構成を示すブロック図である。図において、基準信号発生回路１の基準信号を分周する固定分周器２、入力された２つの周波数の位相を比較し、位相差に対応した信号、例えば位相差に対応したパルスを有する信号を出力する位相比較器３、その位相比較信号が入力される低域ろ波回路４、入力電圧に対応した周波数を出力する電圧制御発振器５、電圧制御発振器の出力を出力周波数にあわせて分周する可変分周器６、可変分周器６と低域ろ波回路４の帯域特性を出力周波数にあわせて可変する制御回路７である。
【０００３】
次に動作について説明する。基準信号１の信号を固定分周器２で分周し、位相比較器３に出力する。電圧制御発振器５は制御電圧に対応した出力を出力する。この出力を２分配したものの一方を出力側に出力し、他方を帰還側として可変分周器６に出力する。このとき、電圧制御発振器５の出力をｆ０、可変分周器６からの出力をｆｐ、可変分周器６の分周数をＮとすると、
ｆｐ＝ｆ０／Ｎ
となる。
【０００４】
また、基準信号回路１の出力を分周した固定分周器２の出力をｆｒとすると位相比較器３は、ｆｒとｆｐの位相比較を行い、位相差に対応した電圧を低域ろ波回路４に出力する。低域ろ波回路４は、位相比較器３の出力電圧のリップルを除去したものを電圧制御発振器５に制御電圧として出力する。このようにして周波数シンセサイザのループが構成され、位相比較器３が常にｆｒとｆｐの位相差を検出し、低域ろ波回路４を通り、電圧制御発振器５がその位相差分だけ出力周波数を変化させ、これを再び帰還させることによりｆｒ＝ｆｐとなるように動作する。従ってこの周波数シンセサイザの出力周波数は、
ｆ０＝Ｎ・ｆｒ
が保たれることになる。
【０００５】
周波数シンセサイザにおけるループの伝達関数のループ自然周波数ωｎは、

となる。ただし、
Ｋφ ：位相比較器の利得
Ｋｖ：電圧制御発振器の利得
Ｔ：低域ろ波回路の定数
ωｎと周波数切り替え時間ｔとの関係は、
ωｎ・ｔ＝ｘ
となる。ｘはループのダンピングファクタにより決定される。このことより、低域ろ波回路の定数Ｔが大きいと、周波数切り替え時間tが大きくなり、Ｔが小さいとtは小さくなることが分かる。
【０００６】
一方、電圧制御発振器５の出力信号の純度を向上させるには、不要となるスプリアス等を抑圧させるために、低域ろ波回路の定数を大きくする必要がある。従来例では、出力周波数の可変量に応じて、制御回路７から低域ろ波回路４の定数を可変し、シンセサイザの切り替え速度を向上させた後、所定の切り替え周波数に引き込み終わった後に低域ろ波回路の定数を元の帯域に戻すことで、周波数切り替え速度の向上が行われている。
【０００７】
【発明が解決しようとする課題】
しかしながら、周波数シンセサイザのωｎを決定する低域ろ波回路が周波数−電圧変換機能をはたすために、周波数シンセサイザのωｎは比較周波数ｆｒの固有周波数ωｒ以下に設定する必要がある。したがって、従来のシンセサイザにおいては、ｆｒが固定されているため、１ループの周波数シンセサイザで、部分分周を行わない場合には、分解能と比較周波数は同一となり、分解能の高い周波数シンセサイザを構築しようとした場合に低域ろ波回路の定数Ｔの上限に限界があり、十分な高速化が困難であるといった問題があった。
【０００８】
本発明は、従来の問題を解決するためになされたもので、分解能の高い周波数シンセサイザにおいても、出力周波数の切り替え動作の改善が大幅な付加回路もなく、切り替え時に制御容易な切り替え信号のみで実現でき、所定の出力周波数を容易に得ることができる周波数シンセサイザを提供し、したがって、低域ろ波回路の定数Ｔの上限に無関係に、十分な高速化を図ることを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、基準信号発生手段と、基準信号発生手段の基準信号を分周する切り替え機能付き分周手段と、入力された２つの周波数の位相を比較し、位相差に対応した信号を出力する位相比較手段と、位相比較手段に接続された低域ろ波手段と、入力電圧に対応した周波数を出力する電圧制御発振手段と、電圧制御発振手段の出力を出力周波数にあわせて分周する可変分周手段と、切り替え機能付き分周手段と低域ろ波手段および可変分周手段に対する制御手段を有する周波数シンセサイザにおいて、切り替え機能付き分周手段は、制御手段からの切り替え信号に応じて２つの出力信号を出力することが可能であり、かつ可変分周手段は、制御手段からの切り替え信号に応じてモジュラス制御分周とモジュラス制御を行わない分周とに切り替え可能な機能を有する周波数シンセサイザである。
【００１０】
この構成により、回路構成を大きく変えることなく周波数の切り替え速度の高速化が可能となる。
【００１１】
また、本発明は、切り替え機能付き分周手段と制御手段の間に切り替え機能付き分周手段から生成される基準信号発生手段と同期した比較周波数同期信号に分周切り替え信号を同期させるためのタイミング補正手段を有し、タイミング補正手段からの比較周波数同期信号に同期した分周切り替え信号により、切り替え機能付き分周手段の出力及び可変分周手段の分周数を変更する周波数シンセサイザである。
【００１２】
この構成により、切り替え時の位相変化を最小限に抑えて、滑らかな切り替えを可能とし、切り替え速度を更に高速化することができる。
【００１３】
この構成により、基準信号周波数および第１の分周手段を切り替える際に、位相ずれを防止することにより、より高速での周波数切り替え動作が可能となる。
【００１４】
また、本発明は、制御手段は、比較周波数の切り替え時に切り替え機能付き分周手段、可変分周手段および位相比較手段をリセットする周波数シンセサイザである。
【００１５】
この構成により、切り替え時の位相差をなくすことおよび切り替え指示の即時の実効性により、切り替え時の切り替え時間にかかるロスをなくすことができ、切り替え速度をさらに高速化することができる。
【００１６】
また、本発明は、制御手段は、比較周波数の切り替え時に切り替え機能付き分周手段からの同期信号に応じて、可変分周手段および位相比較手段をリセットする周波数シンセサイザである。
【００１７】
この構成により、切り替え時の位相差をなくすことで、切り替え時の切り替え時間にかかるロスをなくすことができ、切り替え速度をさらに高速化することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１９】
本発明の第１の実施の形態の周波数シンセサイザを図１に示す。
【００２０】
図１において、本発明の第１の実施の形態の周波数シンセサイザは、基準信号発生回路１１と、基準信号発生回路１１の基準信号を分周し、２系統の出力周波数を取り出す切り替え機能を含んだ分周器１２と、入力された２つの周波数の位相を比較し、位相差に対応した信号、例えば位相差に対応したパルスを有する信号を出力する位相比較器１３と、その位相比較信号が入力される低域ろ波回路１４と、入力電圧に対応した周波数を出力する電圧制御発振器１５と、電圧制御発振器１５の出力を出力周波数にあわせて分周する可変分周器１６とを有する。そして、可変分周器１６は、デュアルモジュラス形式で分周する場合と固定の分周出力に切り替え可能なプリスケーラ１７と、プリスケーラ１７がデュアルモジュラス形式で分周した場合の余り値をカウントするスワローカウンタ１８と、プリスケーラ１７がデュアルモジュラス形式で分周した場合の商値をカウントするプログラマブルカウンタ１９とから構成される。さらに、本発明の第１の実施の形態の周波数シンセサイザは、切り替え機能付き分周器１２の切り替え制御、低域ろ波回路１４の帯域特性の切り替え制御、プリスケーラ１７をデュアルモジュラス形式で分周する場合と固定の分周出力の場合の切り替え制御を出力周波数にあわせて制御する制御回路２０を有するものである。図４に示された従来の周波数シンセサイザと異なる点は、基準信号を分周する固定分周器１２が２つの出力を切り替えて送出できる機能を有していること、および可変分周器１６として、パルススワローカウンタ方式を用い、そのデュアルモジュラス形式のプリスケーラがスワローカウンタからのモジュラス信号を無視して、固定の分周器となる機能を有していることである。
【００２１】
第１の実施の形態の構成は以上のようであり、以下にその動作を説明する。
【００２２】
基準信号１１の信号を切り替え機能付き分周器１２で分周し、位相比較器１３に出力する。電圧制御発振器１５は制御電圧に対応した出力を出力する。この出力を２分配したものの一方を出力側出力し、他方を帰還側として可変分周器１６に出力する。このとき、電圧制御発振器１５の出力をｆ０、可変分周器１６からの出力をｆｐ、可変分周器１６の分周数をＮとすると、
ｆｐ＝ｆ０／Ｎ
となる。
【００２３】
この可変分周器１６は、プリスケーラ１７と、スワローカウンタ１８と、プログラマブルカウンタ１９とで構成されおり、プリスケーラ１７は分周数ＭまたはＭ＋１のモジュラス動作と、Ｓ／Ｍの固定動作の機能を持っている。スワローカウンタ１８はパルススワロー方式での余り値のカウンタで、カウンタ値をＡとする。プログラマブルカウンタ１９はパルススワロー方式での商値のカウンタで、カウンタ値をＰとする。
【００２４】
通常時に、可変分周器はパルススワローカウンタの動作を行うので、分周数Ｎは、
Ｎ＝Ａ・（Ｍ＋１）＋（Ｐ−Ａ）・Ｍ＝Ｍ・Ｐ＋Ａ
で表される。以下このときのＮをＮ１とする。
【００２５】
周波数切り替え情報から周波数可変量が大きな場合に可変分周器１６の分周器を以下のように変更し、比較周波数を上げる。プリスケーラ１７は高速動作が要求されることからカウンタの内部構成としてＭ＝２^mの形式を用いている。周波数の可変量が大きい場合にプリスケーラ１７の分周比をＳ＝２^s（Ｓ＜ｍ）とする。分周比が２のべき乗の関係式にあることから内部の構成を大きく変更せずに構築できる。この高速動作時のＮは、
Ｎ＝Ｓ・Ｐ
で表される。以下このときのＮをＮ２とする。
ｆｐ１＝ｆ０／Ｎ１（通常動作時）
ｆｐ２＝ｆ０／Ｎ２（高速動作時）
また、基準周波数１１を分周する切り替え機能付き分周器１２は通常の分周数をｒ１とすると切り替え時の分周数ｒ２は、
ｒ２＝ｒ１・（Ｓ／Ｍ）
で表される。基準信号１１の出力をｆｙとし、分周した切り替え機能付き分周器１２の出力をｆｒとすると、以下の２種類の出力を切り替える。
ｆｒ１＝ｆｙ／ｒ１
ｆｒ２＝ｆｙ／ｒ２＝ｆｙ／｛ｒ１・（Ｓ／Ｍ）｝
位相比較器１３は、ｆｒとｆｐの位相比較を行い、位相差に対応した電圧を低域ろ波回路１４に出力する。低域ろ波回路１４は、位相比較器１３の出力電圧のリップルを除去したものを電圧制御発振器１５に制御電圧として出力する。このようにして周波数シンセサイザのループが構成され、位相比較器１３が常にｆｒとｆｐの位相差を検出し、低域ろ波回路１４を通り、電圧制御発振器１５がその位相差分だけ出力周波数を変化させ、これを再び帰還させることによりｆｒ＝ｆｐとなるように動作する。従ってこの周波数シンセサイザの出力周波数は、
ｆ０＝Ｎ・ｆｒ
が保たれることになる。
【００２６】
通常動作時には
ｆ０１＝Ｎ１・ｆｒ１＝（Ｍ・Ｐ＋Ａ）・（ｆｙ／ｒ１）
高速動作時には
ｆ０２＝Ｎ２・ｆｒ２＝（Ｓ・Ｐ）・［ｆｙ／｛ｒ１・（Ｓ／Ｍ）｝］
となる。
【００２７】
通常時と高速時の比較周波数は、
ｒ２/ｒ１＝｛ｒ１・（Ｓ／Ｍ）｝／ｒ１＝Ｓ／Ｍとなり、高速時にはＭ／Ｓ倍で動作する。
【００２８】
通常時と高速時の周波数ロックしたときの誤差は、

となる。
【００２９】
（ｆｙ／ｒ１）は通常時の比較周波数、Ａは余り演算なので、最大Ｍ−１の値となる。
具体的なシステム例としては、
出力周波数：７０ＭＨｚ〜１４０ＭＨｚ
最小分解能：１００Ｈｚ
プリスケーラの分周比として
通常のスワローカウンタ動作時：１２８又は１２９（Ｍ＝１２８）
高速動作時：８
とすると、高速時にはＭ／Ｓ＝１２８／８＝１６倍の比較周波数で動作する。
【００３０】
通常時と高速時の周波数ロックしたときの誤差の最大値は（ｆｙ／ｒ１）・Ａ＝１００・１２７Ｈｚ＝１２．７ｋＨｚとなる。

ωｎ・ｔ＝ｘ
との関係から、上記比較周波数の可変動作とその高速化した比較周波数に呼応し、低域ろ波回路の帯域特性を可変することで、一時的な高速動作時にＮ、Ｔをともに小さな値にとることができる。一方、高速動作時の周波数ロックの誤差は上記の様なシステムのように広帯域可変をする場合、数十ＭＨｚ可変することが要求されるので、大きな誤差とはならない。また、制御方法についても周波数設定のカウンタ値を変更することが無いので、切り替えタイミングをロジック動作で行うことができる。
【００３１】
すなわち、本発明の第１の実施の形態の周波数シンセサイザは、入力電圧に対応した周波数を出力する電圧制御発振器１５と周波数可変情報により、電圧制御発振器１５の出力を可変分周する可変分周器１６でパルススワローカウンタ構成を用いながら、可変分周器１６を構成するモジュララスプリスケーラ１７の分周比を小さく固定し、余り演算識別制御用のモジュラス信号を一時的に無視できる手段と、基準信号を比較周波数まで分周する際に、周波数可変情報により、分周出力が切り替え可能な機能付き分周器１２と可変分周器１６および基準信号の分周器１２の出力を位相比較する位相比較器１３とこの位相比較器１３からの信号を電圧制御発振器１５に出力する周波数可変情報により、帯域可変可能な低域ろ波回路１４と、可変分手段１６、切り替え可能な機能を有する分周手段１２、低域ろ波回路１４を所定のタイミングで切り替える切り替え手段とを有し、切り替え時にカウンタの設定を変更しない周波数シンセサイザである。
【００３２】
このように、第１の実施の形態の周波数シンセサイザによれば、出力周波数を切り替えるときに、前記デュアルモジュラス形式で分周する場合と固定の分周出力の場合に切り替え可能なプリスケーラ１７と系統の出力周波数を取り出す切り替え機能付き分周器１２により比較周波数を高くし、その比較周波数に対応して低域ろ波回路１４の帯域を切り替えることで、周波数の切り替え速度を高速化することができる。
【００３３】
次に、本発明の第２の実施の形態の周波数シンセサイザを図２に示す。
【００３４】
本発明の第２の実施の形態の周波数シンセサイザは、上述した第１の実施の形態に対して、切り替え機能付き分周器１２と制御回路２０との間に、比較周波数の切り替えタイミングを補正するタイミング補正回路２１を追加して構成したものである。図２には、このように切り替えタイミング回路２１を追加した場合の周波数シンセサイザの構成ブロック図が示されている。図２において参照符号１１〜１９を付している構成要素は、図１の場合と同一のものであるから説明は省略する。
【００３５】
以上のように構成された周波数シンセサイザについて、図２を用いてその追加動作を説明する。制御回路２０から切り替えタイミング回路２１に切り替え信号が入力される。切り替えタイミング回路２１は、その切り替え信号と切り替え機能付き分周器１２での通常比較周波数と同期させて、切り替え機能付き分周器１２の出力およびプリスケーラ１７の分周数を変更する。
【００３６】
本発明の第１の実施の形態の周波数シンセサイザでは、ｆｒとｆｐの切り替え時に位相がはずれる可能性があるが、その位相ずれを最小限にするために、本発明の第２の実施の形態では、切り替えタイミング回路２１を設けて位相ずれを防止することができるものである。
【００３７】
このように、本発明の第２の実施の形態の周波数シンセサイザによれば、基準信号周波数および分周器を切り替える際に、位相のずれを最小限に抑えることにより、実施例１の場合に比べてより高速での周波数切り替え動作が可能となる。
【００３８】
次に、本発明の第３の実施の形態の周波数シンセサイザを図３に示す。
【００３９】
本発明の第３の実施の形態の周波数シンセサイザは、上述した、本発明の第１の実施の形態の周波数シンセサイザに対して、比較周波数の切り替え時に、切り替え機能付き分周器１２と可変分周器１６と位相比較器１３をリセットさせる機能を制御回路１９にもたせて構成することもできる。図３には、このように切り替え時にリセット信号を追加した場合の周波数シンセサイザの構成ブロック図が示されている。図３において参照符号１１〜１９を付している構成要素は、図１と同一のものであるから説明は省略する。
【００４０】
以上のように構成された周波数シンセサイザについて、図３を用いてその追加動作を説明する。制御回路１９から切り替え信号を送信する際、リセット信号も送出し、切り替え機能付き分周器１２と可変分周器１６と位相比較器１３をリセットさせる。
【００４１】
第１の実施の形態の周波数シンセサイザでは、ｆｒとｆｐの切り替え時に位相がはずれる可能性があるが、第３の実施の形態の周波数シンセサイザでは、その位相ずれを最小限にするために、切り替え機能付き分周器１２と可変分周器１６と位相比較器１３をリセットし、位相ずれを防止することができる。
【００４２】
このように、本発明の第３の実施の形態の周波数シンセサイザによれば、基準信号周波数および分周器を切り替える際に、位相のずれを最小限に抑えることおよび切り替え指示の即時の実効性により、切り替え時の切り替え時間にかかるロスをなくすことを可能にし、また第１の実施の形態の周波数シンセサイザに比べて切り替え速度をさらに高速化することができる。
【００４３】
次に、本発明の第４の実施の形態の周波数シンセサイザを図４に示す。
【００４４】
本発明の第４の実施の形態の周波数シンセサイザは、第１の実施の形態の周波数シンセサイザに対して、比較周波数の切り替え時に、切り替え機能付き分周器１２の通常比較周波数と同期させて、可変分周器１６と位相比較器１３をリセットさせる機能を制御回路１９にもたせて構成したものである。図４には、このように切り替え時にリセット信号を追加した場合の周波数シンセサイザの構成ブロック図が示されている。図４において参照符号１１〜１９を付している構成要素は、図１と同一のものであるから説明は省略する。
【００４５】
以上のように構成された第４の実施の形態の周波数シンセサイザについて、図４を用いてその追加動作を説明する。制御回路２０から切り替え信号を送信する際、切り替え機能付き分周器１２の通常比較周波数と同期させて、リセット信号も送出し、可変分周器１６と位相比較器１３をリセットさせている。
【００４６】
第１の実施の形態周波数シンセサイザでは、ｆｒとｆｐの切り替え時に位相がはずれる可能性があるが、第４の実施の形態周波数シンセサイザでは、その位相ずれを最小限にするために、可変分周器１６と位相比較器１３をリセットし、位相ずれを防止することができる。
【００４７】
このように、第４の実施の形態の周波数シンセサイザによれば、切り替え時の位相ずれを最小限に抑えることにより、切り替え時の切り替え時間にかかるロスを最小限にすることができ、第１の実施の形態の周波数シンセサイザに比べて切り替え速度をさらに高速化することができる。
【００４８】
【発明の効果】
以上説明したように、本発明は、基準信号発生手段と、基準信号発生手段の基準信号を分周する切り替え機能付き分周手段と、入力された２つの周波数の位相を比較し、位相差に対応した信号を出力する位相比較手段と、位相比較手段に接続された低域ろ波手段と、入力電圧に対応した周波数を出力する電圧制御発振手段と、電圧制御発振手段の出力を出力周波数にあわせて分周する可変分周手段と、切り替え機能付分周手段と低域ろ波手段および可変分周手段に対する制御手段を有する周波数シンセサイザにおいて、切り替え機能付き分周手段は、制御手段からの切り替え信号に応じて２つの出力信号を出力することが可能であり、かつ可変分周手段は、制御手段からの切り替え信号に応じてモジュラス制御分周とモジュラス制御を行わない分周とに切り替え可能であることにより、出力周波数を切り替えるときに、切り替え機能付き分周手段により比較周波数を高くし、その比較周波数に対応して低域ろ波手段の帯域を切り替えることで、大きく周波数を可変にした場合に引き込み動作を高速化することができると言う優れた効果を有する周波数シンセサイザを提供することができるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の周波数シンセサイザのブロック図
【図２】本発明の第２の実施の形態の周波数シンセサイザのブロック図
【図３】本発明の第３の実施の形態の周波数シンセサイザのブロック図
【図４】本発明の第４の実施の形態の周波数シンセサイザのブロック図
【図５】従来の周波数シンセサイザのブロック図
【符号の説明】
１基準信号
２固定分周器
３位相比較器
４低域ろ波回路
５電圧制御発振器
６可変分周器
７制御回路
１１基準信号
１２切り替え機能付き分周器
１３位相比較器
１４低域ろ波回路
１５電圧制御発振器
１６可変分周器
１７プリスケーラ
１８スワローカウンタ
１９プログラマブルカウンタ
２０制御回路
２１タイミング補正回路

Claims

基準信号発生手段と、前記基準信号発生手段の基準信号を分周する切り替え機能付き分周手段と、入力された２つの周波数の位相を比較し、位相差に対応した信号を出力する位相比較手段と、前記位相比較手段に接続された低域ろ波手段と、入力電圧に対応した周波数を出力する電圧制御発振手段と、前記電圧制御発振手段の出力を出力周波数にあわせて分周する可変分周手段と、前記切り替え機能付き分周手段と前記低域ろ波手段および前記可変分周手段に対する制御手段を有する周波数シンセサイザにおいて、前記切り替え機能付き分周手段は、前記制御手段からの切り替え信号に応じて２つの出力信号を出力することが可能であり、かつ前記可変分周手段は、前記制御手段からの切り替え信号に応じてモジュラス制御分周とモジュラス制御を行わない分周とに切り替え可能な機能を有することを特徴とする周波数シンセサイザ。
前記切り替え機能つき分周手段と前記制御手段の間に切り替え機能付き分周手段から生成される前記基準信号発生手段と同期した比較周波数同期信号に分周切り替え信号を同期させるためのタイミング補正手段を有し、前記タイミング補正手段からの比較周波数同期信号に同期した分周切り替え信号により、前記切り替え機能付き分周手段の出力及び前記可変分周手段の分周数を変更することを特徴とする請求項１記載の周波数シンセサイザ。
前記制御手段は、比較周波数の切り替え時に前記切り替え機能付き分周手段、前記可変分周手段および前記位相比較手段をリセットすることを特徴とする請求項１記載の周波数シンセサイザ。
前記制御手段は、比較周波数の切り替え時に前記切り替え機能付き分周手段からの同期信号に応じて、前記可変分周手段および前記位相比較手段をリセットすることを特徴とする請求項１記載の周波数シンセサイザ。