KR101207072B1 - 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법 - Google Patents

위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법 Download PDF

Info

Publication number
KR101207072B1
KR101207072B1 KR1020110014022A KR20110014022A KR101207072B1 KR 101207072 B1 KR101207072 B1 KR 101207072B1 KR 1020110014022 A KR1020110014022 A KR 1020110014022A KR 20110014022 A KR20110014022 A KR 20110014022A KR 101207072 B1 KR101207072 B1 KR 101207072B1
Authority
KR
South Korea
Prior art keywords
phase
clocks
clk
locked loop
div
Prior art date
Application number
KR1020110014022A
Other languages
English (en)
Other versions
KR20120094640A (ko
Inventor
전정훈
권기원
정고은
김석
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020110014022A priority Critical patent/KR101207072B1/ko
Publication of KR20120094640A publication Critical patent/KR20120094640A/ko
Application granted granted Critical
Publication of KR101207072B1 publication Critical patent/KR101207072B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명에 따른 위상 보간 기능을 갖는 위상고정루프(100)는 동일한 위상 간격의 서로 다른 위상을 갖는 복수 개의 출력 클락(OUT_CLK)을 생성하는 전압 제어 발진기(VCO; 110), 전압 제어 발진기(VCO; 110)에서 생성되는 출력 클락(OUT_CLK) 중 인접한 2개의 클락을 선택하는 먹스(MUX; 120), 먹스(120)에서 선택된 클락이 각각 입력되는 주파수 분주기(DIV; 160), 분주된 2개의 클락(DIV_CLK 0, DIV_CLK 1)과 외부에서 들어온 기준 클락(REF_CLK)을 각각 비교하는 2개의 위상 비교기(PFD; 131, 132) 및 위상 비교기(131, 132)에서 출력되는 신호에 따라 전류가 출력되는 2개의 전하 펌프(141, 142)를 포함한다.
위상고정루프(100)에 복수 개의 전하 펌프(140)와 먹스(120)를 구비하여 별도의 위상 보간기 없이 위상고정루프 자체에서 클락의 위상 보간이 가능하다.

Description

위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법{PHASE LOCKED LOOP HAVING FUNCTION OF PHASE INTERPOLATION AND METHOD FOR PHASE INTERPOLATION IN PHASE LOCKED LOOP}
본 발명은 위상고정루프(Phase Locked Loop: PLL)에 관한 것이다. 특히 본 발명은 복수 개의 전하 펌프 및 멀티플렉서(MUX)를 이용하여 위상 보간 기능을 갖는 위상고정루프 및 이 위상고정루프를 이용하여 위상 보간을 수행하는 방법에 관한 것이다.
고속 데이터링크에서의 수신단은 샘플링하기 위한 타이밍 마진을 확보하기 위하여 클락과 데이터의 상대적 위상차를 조절해야 한다. 칩 내부에서 다양한 위상의 클락이 사용되는 경우가 많아 복수의 위상을 가지는 클락을 생성해 줄 필요가 있다. 이를 위하여 클락의 위상을 360도 전 범위에 걸쳐 충분히 작은 간격으로 조정할 수 있는 위상 보간기가 추가적으로 필요하다.
보편적으로 위상고정루프에서 만들어진 클락이 위상고정루프 외부에서 복수 개의 위상 보간기에 연결되어 클락의 위상을 조절하는 구조를 갖는다. 이 경우, 그에 따른 추가적인 전력소모와 면적소모가 발생하고 복수의 위상 보간기 간의 잘못된 매칭(mismatching)로 인한 스큐(skew)문제가 발생할 수 있다. 또한 추가적인 클락 분배가 이루어져 클락 분배 과정에서 외부의 잡음으로 발생할 수 있는 클락 스큐(Clock Skew), 듀티 싸이클(Duty Cycle) 및 위상 보간의 선형성 문제가 발생할 수 있다.
한편, 클락과 데이터 속도가 빨라짐에 따라 칩 성능 향상을 위하여 전자파 간섭 현상(EMI)을 줄이는 것이 중요하다. 전자파 간섭 현상을 줄이기 위한 가장 쉬운 방법으로는 위상고정루프 외부에 필터를 적용하는 것이지만 이 방법은 신호의 개수가 증가함에 면적소모가 커 비효율적인 문제점이 있었다.
본 발명에 따른 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법은 다음과 같은 해결과제를 목적으로 한다.
첫째, 위상고정루프 내에 클락의 위상을 조절하는 보간 기능을 부여하여 위상고정루프 이외 다수의 위상 보간기를 필요 없게 한다
둘째, 보간 기능을 갖는 위상고정루프를 통해 샘플링을 위한 타이밍 마진을 확보하고자 한다.
셋째, 전자파 간섭 현상(EMI)을 줄일 수 있는 확산 대역 클락 발생이 가능한 위상고정루프를 제공하고자 한다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
본 발명에 따른 위상 보간 기능을 갖는 위상고정루프는 동일한 위상 간격의 서로 다른 위상을 갖는 복수 개의 출력 클락(OUT_CLK)을 생성하는 전압 제어 발진기, 전압 제어 발진기에서 생성되는 출력 클락(OUT_CLK) 중 인접한 2개의 클락을 선택하는 먹스(MUX), 먹스에서 선택된 클락이 각각 입력되는 2개의 위상 비교기, 위상 비교기에서 출력되는 신호에 따라 전류가 출력되는 2개의 전하펌프 및 전하 펌프와 전압 제어 발진기 사이에 배치되어, 전하 펌프가 생성하는 제어 전류의 노이즈를 제거하는 루프 필터(Loopfilter)를 포함한다.
본 발명에 따른 위상 비교기에서 출력되는 신호는 2개의 위상 비교기에서 각각 기준 클락(REF_CLK)과 분주된 클락(DIV_CLK 0, DIV_CLK 1)을 비교하여, 양 클락의 위상차를 기준으로 출력되는 업(Up 0, Up 1) 또는 다운(Down 0, Down 1) 신호인 것을 특징으로 한다.
본 발명에 따른 전하 펌프는 복수 개의 단위셀로 구성된 것으로, 단위셀은 전류원(電流原), 업 신호 스위치, 다운 신호 스위치, 보완 신호(complementary signal)인 sel 및 selb가 연결된 셀 자체를 on 또는 off 시키는 두 개의 스위치가 스택(Stack)되어 있는 구조를 갖는 것을 특징으로 한다.
본 발명에 따른 전압 제어 발진기는 45° 위상차를 갖는 8개의 클락을 생성하고, 전하펌프는 16개의 단위셀로 구성되어, 위상고정루프가 360 / (8 × 16)의 해상도(Resolution)를 갖는 것을 특징으로 한다.
본 발명에 따른 단위셀의 온(On)또는 오프(Off)를 결정하는 스위치는 각각 on상태의 단위셀의 개수를 조절하여 전하 펌프가 루프필터로 공급하는 전류의 웨이트(weight)를 결정하여, 보간 기능이 수행되는 것을 특징으로 한다.
본 발명의 보간 기능은 먹스를 통하여 출력 클락(OUT_CLK) 중 인접한 2개의 클락이 선택되고, 이 클락들은 주파수 분주기를 통하여 선택된 출력 클락 간의 위상차는 유지하나 주파수가 1/N 이 된 2개의 분주된 클락(DIV_CLK 0, DIV_CLK 1)을 발생하는 것을 특징으로 한다.
본 발명에 따른 위상 보간 기능을 갖는 위상고정루프는 2개의 전하펌프에서 on 상태의 단위셀의 개수가 16개로 일정하게 유지되어, 루프 필터로 전달되는 제어 전류가 일정하게 유지되는 것을 특징으로 한다.
본 발명에 따른 위상고정루프에서 위상 보간을 수행하는 방법은 전압 제어 발진기에서 동일한 위상 간격의 서로 다른 위상을 갖는 복수 개의 출력 클락(OUT_CLK)이 생성되는 S1 단계, S1 단계에서 생성된 출력 클락(OUT_CLK) 중 인접한 2개의 클락이 선택되는 S2 단계, S2 단계에서 선택된 2개의 클락이 주파수 분주기를 통하여 분주되어 분주된 클럭(DIV_CLK 0,DIV_CLK 1)을 생성하고 이 신호들이 서로 다른 위상 비교기에 분배되는 S3 단계, S3 단계에서 분배된 분주된 클락(DIV_CLK 0, DIV_CLK 1)이 외부에서 입력되는 기준 클락(REF_CLK)과 위상 비교기에서 비교되어, 업(Up 0, Up 1) 또는 다운(Down 0, Down 1) 신호가 생성되는 S4 단계, S4 단계에서 2개의 위상 비교기를 통하여 생성된 업(Up 0, Up 1) 또는 다운(Down 0, Down 1) 신호가 각각의 전하펌프로 입력되고, 2개의 전하펌프를 구성하는 단위셀들이 총 on이 되는 개수는 일정하게 유지하면서, 각 전하 펌프의 on이 되는 단위셀들의 비율은 다르게 조절하여 보간 기능이 수행되는 S5 단계 및 전하 펌프에서 생성되는 제어 전류는 노이즈가 제거된 후 전압 제어 발진기에 전달되는 S6 단계를 포함한다.
본 발명에 따른 전하 펌프는 복수 개의 단위셀로 구성된 것으로, 단위셀은 전류원(電流原), 업 신호 스위치, 다운 신호 스위치, 보완 신호(complementary signal)인 sel 및 selb가 연결된 셀 자체를 on 또는 off 시키는 두 개의 스위치가 스택(Stack)되어 있는 구조를 갖는 것을 특징으로 한다.
본 발명에 따른 전압 제어 발진기는 45° 위상차를 갖는 8개의 클락을 생성하고, 전하펌프는 16개의 단위셀로 구성되어, 위상고정루프가 360/(8 × 16)의 해상도(Resolution)를 갖는 것을 특징으로 한다.
본 발명에 따른 위상 보간 기능을 갖는 위상고정루프에서 위상고정루프의 위상을 시간에 따라 조절하여 주파수 범위를 넓히고, 중심 주파수의 파워를 낮추어 확산 대역 클락을 생성하는 방법을 특징으로 한다.
본 발명에 따른 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법은 다음과 같은 효과를 갖는다.
첫째, 위상고정루프에 복수 개의 전하 펌프와 먹스를 구비하여 별도의 위상 보간기 없이 위상고정루프 자체에서 클락의 위상 보간이 가능하다.
둘째, 위상고정루프 내에서 위상 보간을 수행하여 외부 잡음에 강인하다.
셋째, 보간 기능을 갖는 위상고정루프를 이용하여 고주파에서 전자파 간섭 현상(EMI)을 줄일 수 있는 확산 대역 클락 발생이 가능하다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
도 1은 종래의 위상고정루프의 주요 구성을 도시한 블록다이어그램이다.
도 2는 본 발명에 따른 위상고정루프의 주요 구성을 도시한 블록다이어그램이다.
도 3은 본 발명에 따른 전하 펌프 단위셀에 대한 개략적인 회로구성도이다.
도 4는 본 발명에 따른 위상고정루프에서 위상 보간을 수행하는 방법에 대한 순서도이다.
본 명세서에서 사용되는 용어에서 단수의 표현은 문맥상 명백하게 다르게 해석되지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함한다" 등의 용어는 설시된 특징, 개수, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 의미하는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 단계 동작 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하지 않는 것으로 이해되어야 한다.
도 1은 종래의 위상고정루프의 주요 구성을 도시한 블록다이어그램이다. 기존의 위상 동기 루프(10)는 위상 주파수 비교기(11), 전하펌프(13), 전압 제어 발진기(15) 및 루프필터(17)로 구성된다.
위상 주파수 비교기(PFD; 11)는 입력되는 기준신호와 피드백 신호의 위상 차이를 검출하여, 출력신호를 기준신호에 동기화시키기 위한 Up 또는 Down 펄스를 생성한다.
전하펌프(13)는 업 제어신호와 다운 제어신호에 따라 펌핑 전류를 출력한다. 업 제어신호(Up)가 전달되면 전하가 전원에서 루프필터로 이동하고, 다운 제어신호(Down)가 전달되면 루프필터에서 접지로 전하가 이동한다. 전압의 관점에서 살펴보면 업 제어신호(Up)가 전달되는 경우 펌핑 전압의 전위가 상승되고, 다운 제어신호(Down)가 전달되는 경우 펌핑 전압의 전위가 하강된다.
종래의 PLL 회로는 외부에서 입력되는 기준신호에 동기화되는 내부 출력신호를 생성하기 위한 회로에 불과하다. 수신단에서 샘플링을 위한 타이밍 마진을 확보하기 위해서는 클락과 데이터의 상대적인 위상차를 별도의 위상 보간기(미도시 하였음)로 조절해야만 한다.
이하에서는 도면을 참조하면서 본 발명에 따른 위상 보간 기능을 갖는 위상고정루프(100) 및 위상고정루프에서 위상 보간을 수행하는 방법에 관하여 구체적으로 설명하겠다.
도 2는 본 발명에 따른 위상고정루프(100)의 주요 구성을 도시한 블록다이어그램이다.
본 발명에 따른 위상 보간 기능을 갖는 위상고정루프(100)는 동일한 위상 간격의 서로 다른 위상을 갖는 복수 개의 출력 클락(OUT_CLK)을 생성하는 전압 제어 발진기(VCO; 110), 전압 제어 발진기(VCO; 110)에서 생성되는 출력 클락(OUT_CLK) 중 인접한 2개의 클락을 선택하는 먹스(MUX; 120), 먹스(120)에서 선택된 클락이 각각 입력되는 주파수 분주기(DIV; 160), 분주된 2개의 클락(DIV_CLK 0, DIV_CLK 1)과 외부에서 들어온 기준 클락(REF_CLK)을 각각 비교하는 2개의 위상 비교기(PFD; 131, 132) 및 위상 비교기(131, 132)에서 출력되는 신호에 따라 전류가 출력되는 2개의 전하 펌프(141, 142)를 포함한다.
일반적인 위상고정루프(100)에서는 전압 제어 발진기(VCO; 110)의 출력 클락 중 하나의 클락이 분주회로를 통하여 N 분주가 수행되고, 분주된 클락과 기준 클락을 비교하는 위상 비교기(PFD; 130)의 입력 신호 중의 하나인 비교 주파수로 사용된다.
본 발명에서는 전압 제어 발진기(VCO; 110)의 복수 개의 출력 클락(OUT_CLK) 중 하나의 클락을 주파수 분주기(Frequency Divider: DIV)에서 분주하여 위상 비교기(PFD; 131, 132)에 보내는 것이 아니라, 먹스(MUX; 120)가 복수 개의 출력 클락 중 인접한 클락 2개를 선택한 후 주파수 분주기(DIV; 160)을 통하여 이를 분주한다.
이때, 분주기를 통과한 두 개의 클락은 전압 제어 발진기 (VCO)에서의 위상차는 유지하나 주파수가 1/N이 된 두 개의 클락을 발생시키고 이를 위상 비교기(PFD; 131, 132)에 전달한다.
먹스(120)에서 선택된 2개의 클락은 주파수 분주기를 통하여 2개의 분주된 클락(DIV_CLK 0,DIV_CLK 1)을 생성하며 이 클락들을 입력 신호로 받는 2개의 위상 비교기(131,132)에서는 외부에서 들어오는 기준 클락(REF_CLK)과 분주된 클락(DIV_CLK 0,DIV_CLK 1)을 비교하여 그 위상차에 의하여 각각 업 신호(UP 0,UP 1), 다운신호 (DOWN 0,DOWN 1)을 생성하여 전하 펌프(141,142)에 전달한다. DIV_CLK 0 이 입력되는 위상 비교기(131)은 UP 0 또는 DOWN 0 신호를 생성하여 전하 펌프(141)에 전달하고, DIV_CLK 1 이 입력되는 위상 비교기(132)은 UP 1 또는 DOWN 1 신호를 생성하여 전하 펌프(142)에 전달한다.
본 발명에 따른 전하 펌프(140)는 복수 개의 단위셀로 구성된다. 도 3에 도시된 바와 같이, 단위셀은 전류원(電流原), 업 신호 스위치, 다운 신호 스위치, 보완 신호(complementary signal)인 sel, selb가 연결된 단위셀 자체를 on/off 시키는 두 개의 스위치가 스택(Stack)되어 있는 구조를 갖는다.
이렇게 구성된 단위셀은 Sel = 0, selb = 1일 때는 off, sel = 1, selb = 0일때는 on 상태이다. 도 2에서의 보완 신호(complementary signal) con<0:15>, conb<0:15> 신호는 각각 단위셀에 적용되어 on상태의 단위셀의 개수를 조절하여 각각의 전하 펌프(141,142)가 루프필터(150)로 공급하는 전류의 웨이트(weight)가 결정된다.
2개의 전하펌프(141,142)를 구성하는 단위셀들이 총 on이 되는 개수는 일정하게 유지하면서, 각 전하 펌프 마다 on이 되는 단위셀들의 비율은 다르게 조절하여 클락의 위상을 조절하는 보간 기능이 수행되는 것이다.
본 발명에서 전압 제어 발진기(VCO; 110)는 복수 개의 클락을 생성하고, 전하 펌프(140: 141, 142)는 복수 개의 단위셀로 구성이 된다. 전압 제어 발진기(VCO; 110)에서 생성하는 클락의 개수와 전하 펌프(140) 단위셀의 개수에 따라 위상고정루프(100)의 해상도(Resolution)가 결정된다.
예시된 전압 제어 발진기(VCO; 110)는 45° 위상차를 갖는 8개의 클락을 생성하고, 각각의 전하 펌프(141, 142)는 16개의 단위셀을 갖는다. 이때 위상고정루프(100)가 360 / (8 × 16)의 해상도를 갖게된다.
본 발명에 따른 위상 보간 기능을 갖는 위상고정루프(100)는 전하 펌프(140)와 전압 제어 발진기(VCO; 110) 사이에 배치되어, 전하 펌프(140)가 생성하는 제어 전류의 노이즈를 제거하는 루프 필터(Loopfilter; 150)를 포함한다.
전하 펌프(140)는 2개(141,142)이고, on상태가 되는 전체 단위셀의 개수가 일정하게 유지되어, 루프 필터(150)로 전달되는 제어 전류가 일정하게 유지된다. 브랜치의 스위치는 단위셀의 작동여부를 결정하는 것으로, on이 되는 전체 단위셀의 개수는 하나의 전하 펌프(141 또는 142)에 속한 단위셀의 개수와 동일하다.
이하 본 발명에 따른 위상고정루프에서 위상 보간을 수행하는 방법을 설명하고자 한다. 전술한 위상 보간 기능을 갖는 위상고정루프(100)와 동일한 내용에 대해서는 간략하게 설명한다.
도 4는 본 발명에 따른 위상고정루프(100)에서 위상 보간을 수행하는 방법에 대한 순서도이다.
본 발명에 따른 위상고정루프(100)에서 위상 보간을 수행하는 방법은 전압 제어 발진기(VCO; 110)에서 동일한 위상차를 갖는 복수 개의 출력 클락(OUT_CLK)이 생성되는 S1 단계, S1 단계에서 생성된 출력 클락(OUT_CLK) 중 인접한 2개의 클락이 선택되는 S2 단계, S2 단계에서 선택된 클락이 주파수 분주기를 통하여 분주되어 DIV_CLK 0, DIV_CLK 1을 생성하고 이 신호가 서로 다른 위상 비교기(PFD; 131, 132)에 분배되는 S3 단계, S3 단계에서 분주된 클락(DIV_CLK)이 기준 클락(REF_CLK)과 위상 비교기(PFD; 130)에서 비교되어, 업(Up 0, Up 1) 또는 다운(Down 0, Down 1) 신호가 생성되는 S4 단계 및 S4 단계에서 생성되는 업(Up 0, Up 1) 또는 다운(Down 0, Down 1) 신호가 전하펌프(141,142)로 입력되고, 전하펌프를 구성하는 단위셀이 on되는 개수를 상대적으로 조절하여 발생하는 각각 전하펌프의 웨이트(weight)에 의하여 보간 기능이 수행되는 S5 단계를 포함한다.
본 발명에 따른 위상고정루프에서 위상 보간을 수행하는 방법은 전하 펌프(140)에서 생성되는 제어 전류는 노이즈가 제거된 후 전압제어 발진기에 전달되는 S6 단계를 포함한다.
본 발명의 핵심적 구성 중 하나인 전하 펌프(140)는 전술한 위상 보간 기능을 갖는 위상고정루프에서 사용되는 것과 동일하다.
한편 클락의 위상의 조절되는 단계인 S5 단계는 전술한 본 발명의 위상고정루프의 전하펌프(140)에서 위상 보간이 수행되는 방법과 동일하다.
본 발명의 다른 실시예는 확산 대역 클락 발생기 또는 확산 대역 클락 발생방법이다.
확산 대역 클락을 생성하는 방법은 위상고정루프의 클락 분주기의 비율을 동적으로 조절하는 방법과 위상 보간 방법이 있다. 본 발명에 따른 위상고정루프(100)는 위상고정루프 내부에서의 con<0:15>, conb<0:15>을 동적으로 조절하여 위상 보간 기능을 할 수 있도록 구현되었기에 이를 이용하여 전자파 간섭 현상(EMI)을 줄일 수 있는 확산 대역 클락을 생성할 수 있다.
따라서, 본 발명에 따른 위상고정루프는 루프 내에서 위상을 시간에 따라 조절하여 얻을 수 있는 주파수의 범위를 넓히고, 중심 주파수가 갖는 파워를 낮추어 고주파수에서의 전자파 간섭 현상(EMI)을 줄일 수 있는 확산 대역 클락 발생기로서도 이용 가능하다.
본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.
100 : 위상 보간 기능을 갖는 PLL 110 : 전압 제어 발진기
120 : 먹스 130 : 위상 비교기
131, 132 : 위상비교기 140 : 전하 펌프
141, 142 : 각각 131 및 132에 연결된 전하펌프 150 : 루프 필터
160 : 주파수 분주기

Claims (11)

  1. 위상고정루프(Phase Locked Loop)에 있어서,
    동일한 위상 간격의 서로 다른 위상을 갖는 복수 개의 출력 클락(OUT_CLK)을 생성하는 전압 제어 발진기;
    상기 전압 제어 발진기에서 생성되는 출력 클락(OUT_CLK) 중 인접한 2개의 클락을 선택하는 먹스(MUX);
    상기 먹스에서 선택된 클락이 각각 입력되는 2개의 위상 비교기;
    상기 위상 비교기에서 출력되는 신호에 따라 전류가 출력되는 2개의 전하펌프; 및
    상기 전하 펌프와 상기 전압 제어 발진기 사이에 배치되어, 상기 전하 펌프가 생성하는 제어 전류의 노이즈를 제거하는 루프 필터(Loopfilter)를 포함하는 것을 특징으로 하는 위상 보간 기능을 갖는 위상고정루프.
  2. 제1항에 있어서,
    상기 위상 비교기에서 출력되는 신호는 상기 2개의 위상 비교기에서 각각 기준 클락(REF_CLK)과 분주된 클락(DIV_CLK 0, DIV_CLK 1)을 비교하여, 양 클락의 위상차를 기준으로 출력되는 업(Up 0, Up 1) 또는 다운(Down 0, Down 1) 신호인 것을 특징으로 하는 위상 보간 기능을 갖는 위상고정루프.
  3. 제1항에 있어서,
    상기 전하 펌프는 복수 개의 단위셀로 구성된 것으로, 상기 단위셀은 전류원(電流原), 업 신호 스위치, 다운 신호 스위치, 보완 신호(complementary signal)인 sel 및 selb가 연결된 셀 자체를 on 또는 off 시키는 두 개의 스위치가 스택(Stack)되어 있는 구조를 갖는 것을 특징으로 하는 위상 보간 기능을 갖는 위상고정루프.
  4. 제3항에 있어서,
    상기 전압 제어 발진기는 45° 위상차를 갖는 8개의 클락을 생성하고, 상기 전하펌프는 16개의 단위셀로 구성되어, 위상고정루프가 360 / (8 × 16)의 해상도(Resolution)를 갖는 것을 특징으로 하는 위상 보간 기능을 갖는 위상고정루프.
  5. 제3항에 있어서,
    상기 단위셀의 온(On)또는 오프(Off)를 결정하는 스위치는 각각 on상태의 단위셀의 개수를 조절하여 전하 펌프가 루프필터로 공급하는 전류의 웨이트(weight)를 결정하여, 보간 기능이 수행되는 것을 특징으로 하는 위상 보간 기능을 갖는 위상고정루프.
  6. 제1항에 있어서,
    상기 먹스를 통하여 출력 클락(OUT_CLK) 중 인접한 2개의 클락이 선택되고, 이 클락들은 주파수 분주기를 통하여 선택된 출력 클락 간의 위상차는 유지하나 주파수가 1/N 이 된 2개의 분주된 클락(DIV_CLK 0, DIV_CLK 1)을 발생하는 것을 특징으로 하는 위상 보간 기능을 갖는 위상고정루프.
  7. 제1항에 있어서,
    상기 2개의 전하펌프에서 on 상태의 단위셀의 개수가 16개로 일정하게 유지되어, 루프 필터로 전달되는 제어 전류가 일정하게 유지되는 것을 특징으로 하는 위상 보간 기능을 갖는 위상고정루프.
  8. 전압 제어 발진기에서 동일한 위상 간격의 서로 다른 위상을 갖는 복수 개의 출력 클락(OUT_CLK)이 생성되는 S1 단계;
    상기 S1 단계에서 생성된 출력 클락(OUT_CLK) 중 인접한 2개의 클락이 선택되는 S2 단계;
    상기 S2 단계에서 선택된 2개의 클락이 주파수 분주기를 통하여 분주되어 분주된 클럭(DIV_CLK 0,DIV_CLK 1)을 생성하고 이 신호들이 서로 다른 위상 비교기에 분배되는 S3 단계;
    상기 S3 단계에서 분배된 분주된 클락(DIV_CLK 0, DIV_CLK 1)이 외부에서 입력되는 기준 클락(REF_CLK)과 위상 비교기에서 비교되어, 업(Up 0, Up 1) 또는 다운(Down 0, Down 1) 신호가 생성되는 S4 단계;
    상기 S4 단계에서 2개의 위상 비교기를 통하여 생성된 업(Up 0, Up 1) 또는 다운(Down 0, Down 1) 신호가 각각의 전하펌프로 입력되고, 2개의 전하펌프를 구성하는 단위셀들이 총 on이 되는 개수는 일정하게 유지하면서, 각 전하 펌프의 on이 되는 단위셀들의 비율은 다르게 조절하여 보간 기능이 수행되는 S5 단계; 및
    상기 전하 펌프에서 생성되는 제어 전류는 노이즈가 제거된 후 상기 전압 제어 발진기에 전달되는 S6 단계를 포함하는 것을 특징으로 하는 위상고정루프에서 위상 보간을 수행하는 방법.
  9. 제8항에 있어서,
    상기 전하 펌프는 복수 개의 단위셀로 구성된 것으로, 상기 단위셀은 전류원(電流原), 업 신호 스위치, 다운 신호 스위치, 보완 신호(complementary signal)인 sel 및 selb가 연결된 셀 자체를 on 또는 off 시키는 두 개의 스위치가 스택(Stack)되어 있는 구조를 갖는 것을 특징으로 하는 위상고정루프에서 위상 보간을 수행하는 방법.
  10. 제9항에 있어서,
    상기 전압 제어 발진기는 45° 위상차를 갖는 8개의 클락을 생성하고, 상기 전하펌프는 16개의 단위셀로 구성되어, 위상고정루프가 360/(8 × 16)의 해상도(Resolution)를 갖는 것을 특징으로 하는 위상고정루프에서 위상 보간을 수행하는 방법.
  11. 제1항 내지 제7항 중 어느 한 항에 따른 위상 보간 기능을 갖는 위상고정루프에서 위상고정루프의 위상을 시간에 따라 조절하여 주파수 범위를 넓히고, 중심 주파수의 파워를 낮추어 확산 대역 클락을 생성하는 방법.
KR1020110014022A 2011-02-17 2011-02-17 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법 KR101207072B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110014022A KR101207072B1 (ko) 2011-02-17 2011-02-17 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110014022A KR101207072B1 (ko) 2011-02-17 2011-02-17 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법

Publications (2)

Publication Number Publication Date
KR20120094640A KR20120094640A (ko) 2012-08-27
KR101207072B1 true KR101207072B1 (ko) 2012-11-30

Family

ID=46885448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110014022A KR101207072B1 (ko) 2011-02-17 2011-02-17 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법

Country Status (1)

Country Link
KR (1) KR101207072B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114546030A (zh) * 2022-02-15 2022-05-27 海光信息技术股份有限公司 芯片的时钟设计方法、芯片、装置及相关设备
WO2023245152A2 (en) * 2022-06-17 2023-12-21 University Of Utah Research Foundation A wide-band, multi-phase phase-locked loop circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242851A (ja) 1997-02-25 1998-09-11 Hitachi Ltd Ｐｌｌ回路
JPH11127076A (ja) 1997-10-21 1999-05-11 Matsushita Electric Ind Co Ltd フェイズロックループ回路
JP2000082956A (ja) 1998-09-07 2000-03-21 Nec Ic Microcomput Syst Ltd Ｐｌｌ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242851A (ja) 1997-02-25 1998-09-11 Hitachi Ltd Ｐｌｌ回路
JPH11127076A (ja) 1997-10-21 1999-05-11 Matsushita Electric Ind Co Ltd フェイズロックループ回路
JP2000082956A (ja) 1998-09-07 2000-03-21 Nec Ic Microcomput Syst Ltd Ｐｌｌ回路

Also Published As

Publication number Publication date
KR20120094640A (ko) 2012-08-27

Similar Documents

Publication Publication Date Title
US8085101B2 (en) Spread spectrum clock generation device
JP5672092B2 (ja) スペクトラム拡散クロック発生回路
KR101217345B1 (ko) 재구성 가능한 주파수 생성을 위한 방법 및 장치
US8779817B2 (en) Spur suppression in a phase-locked loop
JP2007053770A (ja) ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法
US11327523B2 (en) Method and apparatus to utilize a digital-time-conversion (DTC) based clocking in computing systems
JP5799536B2 (ja) フラクショナルｐｌｌ回路
KR20120047379A (ko) 확산 스펙트럼 클럭 발생 회로
RU2668737C1 (ru) Делитель частоты, схема автоматической фазовой подстройки частоты, приёмопередатчик, радиостанция и способ частотного разделения
BR112017026676B1 (pt) Circuito detector de fase em quadratura, corretor de fase em quadratura, circuito de rádio de múltiplas antenas, estação de rádio e método
KR101207072B1 (ko) 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법
US8692597B1 (en) Phase-locked loop based clock generator and method for operating same
JP2017512446A (ja) 周波数シンセサイザ
JP2006211208A (ja) スペクトラム拡散クロック生成回路
JP2012075000A (ja) 位相同期回路及び無線機
TWI592788B (zh) 多相位時脈產生器
KR101628160B1 (ko) 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법
KR101765306B1 (ko) 분수형 주파수체배 지연고정루프
EP3624344B1 (en) Pll circuit
JP2015222918A (ja) フラクショナルｐｌｌ回路
US20180138934A1 (en) Glitch free phase selection multiplexer enabling fractional feedback ratios in phase locked loops
JP2000148281A (ja) クロック選択回路
US8405436B2 (en) Multi-phase clock generator
Chao et al. Low-jitter code-jumping for all-digital PLL to support almost continuous frequency tracking
US7778377B2 (en) Methods and apparatus for spread spectrum generation using a voltage controlled delay loop

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee