JP2009278152A - インターフェース回路 - Google Patents

インターフェース回路 Download PDF

Info

Publication number
JP2009278152A
JP2009278152A JP2008124567A JP2008124567A JP2009278152A JP 2009278152 A JP2009278152 A JP 2009278152A JP 2008124567 A JP2008124567 A JP 2008124567A JP 2008124567 A JP2008124567 A JP 2008124567A JP 2009278152 A JP2009278152 A JP 2009278152A
Authority
JP
Japan
Prior art keywords
signal
amplifier
transmission
output
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008124567A
Other languages
English (en)
Other versions
JP4752865B2 (ja
Inventor
Hajime Ichimura
元 市村
Yasuhisa Nakajima
康久 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008124567A priority Critical patent/JP4752865B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to KR1020097025691A priority patent/KR20110009608A/ko
Priority to EP09746592.6A priority patent/EP2278748B1/en
Priority to RU2009149435/09A priority patent/RU2009149435A/ru
Priority to PCT/JP2009/058844 priority patent/WO2009139386A1/ja
Priority to BRPI0903903-1A priority patent/BRPI0903903A2/pt
Priority to CN2009800005445A priority patent/CN101743713B/zh
Priority to US12/452,636 priority patent/US8711908B2/en
Publication of JP2009278152A publication Critical patent/JP2009278152A/ja
Application granted granted Critical
Publication of JP4752865B2 publication Critical patent/JP4752865B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/81—Monomedia components thereof
    • H04N21/8106—Monomedia components thereof involving special audio data, e.g. different tracks for different languages
    • H04N21/8113—Monomedia components thereof involving special audio data, e.g. different tracks for different languages comprising music, e.g. song in MP3 format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/173—Analogue secrecy systems; Analogue subscription systems with two-way working, e.g. subscriber sending a programme selection signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1461—Suppression of signals in the return path, i.e. bidirectional control circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
    • H04N21/43072—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen of multiple content streams on the same device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/439—Processing of audio elementary streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】ＳＰＤＩＦのような片方向の伝送インターフェースにおいて、伝送方向を双方向化する。
【解決手段】プレーヤ１０およびＡＶアンプ２０は、ケーブル３０により接続される。増幅器１１は出力端子１４に供給された出力信号を増幅して、送信信号としてケーブル３０に出力する。増幅器２１は出力端子２４に供給された出力信号を増幅して、送信信号としてケーブル３０に出力する。演算器１２はケーブル３０に出力された送信信号から、出力端子１４に供給された出力信号を減算する。演算器２２はケーブル３０に出力された送信信号から、出力端子２４に供給された出力信号を減算する。これにより、入力端子１５にはＡＶアンプ２０からの送信信号が供給され、入力端子２５にはプレーヤ１０からの送信信号が供給される。送信信号には双方向通信が可能であるか否かを示す双方向通信ビットが含まれる。
【選択図】図２

Description

本発明は、インターフェース回路に関し、特に機器間で音声信号などのデジタル信号を伝送するためのインターフェース回路に関する。
近年、音声信号や映像信号などのデジタル信号を扱うＡＶ（Audio/Visual）機器が普及するにつれて、これらＡＶ機器間においてデジタル信号を伝送するためのインターフェースとして様々な方式のものが提案されている。このようなインターフェース一つとして、ＳＰＤＩＦ（Sony Philips Digital InterFace）が知られている。このＳＰＤＩＦは、デジタルオーディオ信号を伝送するためのインターフェースであり、ＩＥＣ（International Electrotechnical Commission：国際電気標準会議）において「IEC 60958」として規格化されている。
このＳＰＤＩＦはデジタルオーディオ信号を伝送することを主目的としたものであるが、これをより利用し易くするために、音量や音質などに関する付随情報を併せて伝送する試みもなされている（例えば、特許文献１参照。）。
特開２００５−１５１４７３号公報（図１）
しかしながら、このＳＰＤＩＦの伝送方向はソース機器からシンク機器への片方向に限られており、シンク機器からソース機器に対して信号を伝送することができない。このため、他のＩＥＥＥ（Institute of Electrical and Electronics Engineers）１３９４規格や、ＨＤＭＩ（High-Definition Multimedia Interface）規格（ＨＤＭＩは登録商標）などと比べてアプリケーションが限られてしまうという問題がある。
本発明はこのような状況に鑑みてなされたものであり、ＳＰＤＩＦのような片方向の伝送インターフェースにおいて、伝送方向を双方向化することを目的とする。
本発明は、上記課題を解決するためになされたものであり、その第１の側面は、双方向通信に対応する旨を示す双方向情報を含む出力信号を外部機器へ伝送路を介して送信する送信部と、上記伝送路上の信号に上記出力信号の反転信号を加えることにより入力信号を抽出する抽出部とを具備するインターフェース回路である。これにより、外部機器との間の伝送路上で双方向通信を行わせるという作用をもたらす。
また、この第１の側面において、上記出力信号または上記入力信号は、クロック成分を含んでもよい。これにより、クロック成分を送受信させるという作用をもたらす。この一例として、バイフェーズマーク変調された信号を含んでもよい。
また、この第１の側面において、上記出力信号または上記入力信号は、当該出力信号の内容が暗号化されているか否かを示す暗号化情報を含んでもよい。これにより、伝送路上でセキュアな送受信を行わせるという作用をもたらす。
また、本発明の第２の側面は、出力信号を外部機器へ伝送路を介して送信する送信部と、上記伝送路上の信号に上記出力信号の反転信号を加えることにより入力信号を抽出する抽出部とを具備し、上記送信部は、双方向通信に対応する旨を示す双方向情報が上記入力信号に含まれている場合に限り上記出力信号を送信するインターフェース回路である。これにより、双方向情報が入力信号に含まれている場合に限り外部機器との間の伝送路上で双方向通信を行わせるという作用をもたらす。
また、この第２の側面において、上記出力信号または上記入力信号は、クロック成分を含んでもよい。これにより、クロック成分を送受信させるという作用をもたらす。この一例として、バイフェーズマーク変調された信号を含んでもよい。
また、この第２の側面において、上記出力信号または上記入力信号は、当該出力信号の内容が暗号化されているか否かを示す暗号化情報を含んでもよい。これにより、伝送路上でセキュアな送受信を行わせるという作用をもたらす。
また、この第２の側面において、上記出力信号は、上記外部機器に対する制御信号を含んでもよい。これにより、伝送路において逆方向に制御信号を伝送して外部機器を制御させるという作用をもたらす。
また、本発明の第３の側面は、第１の出力信号を差動信号として伝送路を介して外部機器へ送信する第１の送信部と、上記伝送路上の信号に上記第１の出力信号の反転信号を加えることにより第１の入力信号を抽出する第１の抽出部と、双方向通信に対応する旨を示す双方向情報を含む第２の出力信号を同相信号として上記伝送路に重畳して上記外部機器へ送信する第２の送信部と、上記伝送路上の信号に上記第２の出力信号の反転信号を加えることにより第２の入力信号を抽出する第２の抽出部とを具備するインターフェース回路である。これにより、差動信号により双方向通信を行う伝送路において、同相信号による双方向通信を行わせるという作用をもたらす。
また、本発明の第４の側面は、第１の出力信号を差動信号として伝送路を介して外部機器へ送信する第１の送信部と、上記伝送路上の信号に上記第１の出力信号の反転信号を加えることにより第１の入力信号を抽出する第１の抽出部と、第２の出力信号を同相信号として上記伝送路に重畳して上記外部機器へ送信する第２の送信部と、上記伝送路上の信号に上記第２の出力信号の反転信号を加えることにより第２の入力信号を抽出する第２の抽出部とを具備し、上記第２の送信部は、双方向通信に対応する旨を示す双方向情報が上記第２の入力信号に含まれている場合に限り上記第２の出力信号を送信するインターフェース回路である。これにより、差動信号により双方向通信を行う伝送路において、双方向情報が入力信号に含まれている場合に限り同相信号による双方向通信を行わせるという作用をもたらす。
なお、本発明の第３および第４の側面において、上記第１の送信部における差動信号による双方向通信として、インターネットプロトコル（ＩＰ）に準拠した双方向通信を行うことができる。また、上記伝送路は、ＨＤＭＩケーブルを構成するリザーブラインおよびホットプラグ検出ラインを利用することができる。
本発明によれば、ＳＰＤＩＦのような片方向の伝送インターフェースにおいて、伝送方向を双方向化することができるという優れた効果を奏し得る。
次に本発明の実施の形態について図面を参照して詳細に説明する。
図１は、本発明の実施の形態におけるインターフェースの概念構成図である。この図では、プレーヤ１０とＡＶ（Audio/Visual）アンプ２０との間に、ＳＰＤＩＦ（Sony Philips Digital InterFace）規格に準拠するケーブル３０が接続されている。ＳＰＤＩＦ規格では、伝送方向は片方向であり、送信側の機器をソース機器、受信側の機器をシンク機器と呼んでいる。この例では、プレーヤ１０がソース機器、ＡＶアンプ２０がシンク機器に該当する。
したがって、従来のＳＰＤＩＦ規格では、プレーヤ１０からＡＶアンプ２０に対する正方向の信号（ＳＰＤＩＦ正信号３１）のみが伝送されていた。これに対し、本発明の実施の形態では、ＡＶアンプ２０からプレーヤ１０に対する逆方向の信号（ＳＰＤＩＦ逆信号３２）もケーブル３０によって伝送できるようにする。すなわち、ケーブル３０の物理的なコネクタのピン配置を変更することなく、ＳＰＤＩＦの双方向化を実現するものである。
図２は、本発明の実施の形態におけるインターフェースの回路構成図の一例である。ケーブル３０は、プレーヤ１０とＡＶアンプ２０とを接続している。接地線３９はプレーヤ１０およびＡＶアンプ２０における共通の接地線であり、接地端子ＧＮＤに接地している。
プレーヤ１０は、ケーブル３０への接続回路として、増幅器１１および１３と、演算器１２とを備えている。
増幅器１１は、出力端子１４に供給された出力信号を増幅して、送信信号としてケーブル３０に出力する増幅器である。この増幅器１１から出力された送信信号は、ケーブル３０に出力されるとともに、演算器１２の一方の入力にも供給される。
演算器１２は、出力端子１４に供給された出力信号を反転した上で、増幅器１１からケーブル３０に出力された送信信号に加算する演算器である。この演算器１２における演算は、増幅器１１からケーブル３０に出力された送信信号から、出力端子１４に供給された出力信号を減算することと等価である。
増幅器１３は、演算器１２の演算結果を受信信号として増幅する増幅器である。この増幅器１３の出力は入力端子１５に供給される。
また、ＡＶアンプ２０は、プレーヤ１０の場合と同様に、ケーブル３０に対する接続回路として、増幅器２１および２３と、演算器２２とを備えている。
増幅器２１は、出力端子２４に供給された出力信号を増幅して、送信信号としてケーブル３０に出力する増幅器である。この増幅器２１から出力された送信信号は、ケーブル３０に出力されるとともに、演算器２２の一方の入力にも供給される。
演算器２２は、出力端子２４に供給された出力信号を反転した上で、増幅器２１からケーブル３０に出力された送信信号に加算する演算器である。この演算器２２における演算は、増幅器２１からケーブル３０に出力された送信信号から、出力端子２４に供給された出力信号を減算することと等価である。
増幅器２３は、演算器２２の演算結果を受信信号として増幅する増幅器である。この増幅器２３の出力は入力端子２５に供給される。
このように、増幅器１１および２２において送信信号から出力信号を減算することによって、他の装置から送信された信号を受信することができるようになり、本来のＳＰＤＩＦ規格における正信号に加えて、逆信号を送受することが可能になる。
本発明の実施の形態において、増幅器１１および２１は、特許請求の範囲に記載の送信部の一例である。また、演算器１２および２２は、特許請求の範囲に記載の抽出部の一例である。
なお、この例では接地線３９を明示しているが、以下の例では図面上、接地線を省略して説明する。
次にＳＰＤＩＦ規格について図面を参照して説明する。
図３は、ＳＰＤＩＦ規格におけるフレーム構成を示す図である。ＳＰＤＩＦ規格では、各フレームは２つのサブフレームから構成される。２チャンネルステレオ音声の場合、１つ目のサブフレームに左チャンネル信号が含まれ、２つ目のサブフレームに右チャンネル信号が含まれる。
サブフレームの先頭には後述するようにプリアンブルが設けられ、左チャンネル信号にはプリアンブルとして「Ｍ」が、右チャンネル信号にはプリアンブルとして「Ｗ」が付与される。但し、１９２フレーム毎に先頭のプリアンブルにはブロックの開始を表す「Ｂ」が付与される。すなわち、１ブロックは１９２フレームにより構成される。ブロックは、後述するチャンネルステータスを構成する単位である。
図４は、ＳＰＤＩＦ規格におけるサブフレーム構成を示す図である。サブフレームは、第０乃至第３１の計３２のタイムスロットから構成される。
第０乃至第３タイムスロットは、プリアンブル（Sync preamble）を示す。このプリアンブルは、上述のように左右チャンネルの区別やブロックの開始位置を表すために「Ｍ」、「Ｗ」または「Ｂ」の何れかを示す。
第４乃至第２７タイムスロットはメインデータフィールドであり、２４ビットコードレンジが採用される場合には全体が音声データを表す。また、２０ビットコードレンジが採用される場合には第８乃至第２７タイムスロットが音声データ（Audio sample word）を表す。後者の場合、第４乃至第７タイムスロットは追加情報（Auxiliary sample bits）として利用することができる。
第２８タイムスロットは、メインデータフィールドの有効フラグ（Validity flag）である。
第２９タイムスロットは、ユーザデータ（User data）の１ビット分を表す。各フレームにまたがってこの第２９タイムスロットを累積することによって一連のユーザデータを構成することができる。このユーザデータのメッセージは８ビットの情報ユニット（ＩＵ：Information Unit）を単位として構成され、１つのメッセージには３乃至１２９個の情報ユニットが含まれる。情報ユニット間には０乃至８ビットの「０」が存在し得る。情報ユニットの先頭は開始ビット「１」により識別される。メッセージ内の最初の７個の情報ユニットは予約されており、８個目以降の情報ユニットにユーザは任意の情報を設定することができる。メッセージ間は８ビット以上の「０」により分割される。
第３０タイムスロットは、チャンネルステータス（Channel status）の１ビット分を表す。各フレームにまたがってブロック毎に第３０タイムスロットを累積することによって一連のチャンネルステータスを構成することができる。なお、ブロックの先頭位置は、上述のように、プリアンブル（第０乃至第３タイムスロット）により示される。チャンネルステータスのフォーマットについては後述する。
第３１タイムスロットは、パリティビット（Parity bit）である。第４乃至第３１タイムスロットに含まれる「０」および「１」の数が偶数になるように、このパリティビットが付与される。
図５は、ＳＰＤＩＦ規格における信号変調方式を示す図である。ＳＰＤＩＦ規格では、サブフレームのうちプリアンブルを除く第４乃至第３１タイムスロットがバイフェーズマーク変調される。
このバイフェーズマーク変調の際には、元の信号（ソースコーディング）の２倍速のクロックが用いられる。元の信号のクロックサイクルを前半と後半に分けると、前半のクロックサイクルのエッジで、バイフェーズマーク変調の出力は必ず反転する。また、後半クロックサイクルのエッジにおいて、元の信号が「１」を示しているときには反転し、元の信号が「０」を示しているときには反転しない。これにより、バイフェーズマーク変調された信号から元の信号におけるクロック成分を抽出できることになる。
図６は、ＳＰＤＩＦ規格におけるプリアンブルのチャンネルコーディングを示す図である。上述のように、サブフレームのうち第４乃至第３１タイムスロットはバイフェーズマーク変調される。一方、第０乃至第３タイムスロットのプリアンブルは通常のバイフェーズマーク変調ではなく、２倍速のクロックに同期したビットパターンとして扱われる。すなわち、第０乃至第３タイムスロットの各タイムスロットに２ビットずつ割り当てることにより、同図のような８ビットパターンを得る。
直前の状態が「０」であれば、プリアンブル「Ｂ」には「１１１０１０００」が、「Ｍ」には「１１１０００１０」が、「Ｗ」には「１１００１００」がそれぞれ割り当てられる。一方、直前の状態が「１」であれば、プリアンブル「Ｂ」には「０００１０１１１」が、「Ｍ」には「０００１１１０１」が、「Ｗ」には「０００１１０１１」がそれぞれ割り当てられる。
図７は、ＳＰＤＩＦ規格におけるチャンネルステータスのフォーマットを示す図である。チャンネルステータスは、サブフレームにおける第３０タイムスロットをブロック毎に累積したものであり、同じサブフレームによって伝送されるオーディオチャンネルに関する情報を保持するものである。この図では、チャンネルステータスの内容が縦方向に１バイトずつ配置され、横方向には各バイトにおけるビット構成が示されている。なお、ここでは、民生用（Consumer use）のフォーマットを想定して説明する。
第０バイトにおいて、第０ビット目は、このチャンネルステータスが民生用であることを示すビットである。第１ビット目は、リニアＰＣＭのサンプルであるか否かを示すビットである。第２ビット目は、著作権の設定されているソフトウェアであるか否かを示すビットである。第３乃至５ビットは、追加フォーマット情報（Additional format information）として、例えば、プリエンファシス（pre-emphasis）の有無などを含むフィールドである。第６および７ビットは、モードを示すフィールドである。
第１バイトは、カテゴリーコードを示すフィールドである。このカテゴリーコードは、オーディオ信号を生成する装置の機種を示すものである。このカテゴリーコードは、チャンネルステータスの先頭から数えて第８乃至１５ビットに配置される。
第２バイトにおいて、第０乃至３ビットは、ソース番号を示すフィールドである。このソース番号は、ソースを識別する番号であり、「１」から「１５」のレンジを示す。第４乃至７ビットは、チャンネル番号を示すフィールドである。このチャンネル番号は、右チャンネルか左チャンネルかを識別する番号である。
第３バイトにおいて、第０乃至３ビットは、サンプリング周波数を示すフィールドである。このサンプリング周波数として、例えば、「００００」は４４．１ＫＨｚを表す。第４および５ビットは、クロック精度を示すフィールドである。このクロック精度は、精度のレベルを３段階で示す。
第４バイトにおいて、第０乃至３ビットは、ワード長を示すフィールドである。第０ビット目が「０」であれば最大サンプル長は２０ビット、「１」であれば最大サンプル長は２４ビットであることを意味する。そして、続く第１乃至３ビットにおいて具体的なビット数を特定することが可能である。第４および５ビットは、オリジナルサンプリング周波数を示すフィールドである。
第５バイト以降については、現行のＳＰＤＩＦ規格では定義されていない。そこで、本発明の実施の形態では、双方向通信が可能であるか否かを示す双方向通信ビットとして、第５バイトの第０ビット目が使用される。すなわち、例えば、プレーヤ１０からの信号のチャンネルステータスにおいて、第５バイトの第０ビット目が「１」を示している場合には、ＡＶアンプ２０がプレーヤ１０に対して逆方向通信を行うことができることを意味する。プレーヤ１０から受信したＳＰＤＩＦ正信号３１のチャンネルステータスにおいて双方向通信ビットが「１」を示している場合には、ＡＶアンプ２０はＳＰＤＩＦ逆信号３２により応答する。これにより、ケーブル３０における双方向通信のシーケンスが開始される。一方、プレーヤ１０からの信号のチャンネルステータスにおいて、第５バイトの第０ビット目が「０」を示している場合には、ＡＶアンプ２０からプレーヤ１０に対する逆方向通信は行うことができないことを意味する。なお、双方向通信ビットは、特許請求の範囲に記載の双方向情報の一例である。
また、本発明の実施の形態では、オーディオデータが暗号化されているか否かを示す暗号化ビットとして、第５バイトの第１ビット目が使用可能である。すなわち、例えば、プレーヤ１０からの信号のチャンネルステータスにおいて、第５バイトの第１ビット目が「１」を示している場合には、プレーヤ１０からのオーディオデータが暗号化されていることを意味する。一方、プレーヤ１０からの信号のチャンネルステータスにおいて、第５バイトの第１ビット目が「０」を示している場合には、プレーヤ１０からのオーディオデータが暗号化されていないことを意味する。
図８は、ＳＰＤＩＦ規格におけるユーザデータのフォーマットを示す図である。ユーザデータは、サブフレームにおける第２９タイムスロットをブロック毎に累積したものである。上述のように、ユーザデータのメッセージは、８ビットの情報ユニット（ＩＵ）を単位として構成され、１つのメッセージには３乃至１２９個の情報ユニットが含まれる。また、メッセージ間は８ビット以上の「０」により分割され、情報ユニットの先頭は開始ビット「１」により識別される。
先頭の情報ユニットは、図８（ａ）に示すように、モードおよびアイテムを含む。モードは、メッセージのクラスを示すフィールドであり、例えばプリセット情報などを示す。アイテムは、メッセージのタイプをさらに定義するためのフィールドである。
２番目の情報ユニットは、図８（ｂ）に示すように、情報ユニットの数を含む。先頭ビットを除く７ビットにより、「１」から「１２７」のレンジで情報ユニットの数を示すことができる。
３番目の情報ユニットは、図８（ｃ）に示すように、カテゴリーコードを含む。このカテゴリーコードは、図７のチャンネルステータスの第１バイトにより示されるオーディオデータの生成元におけるカテゴリーコードである。ユーザデータでは情報ユニットの先頭ビットが開始ビットとなるため、有効なデータは７ビット分である。この７ビットは、チャンネルステータスにおける第８乃至１４ビットに相当する。第１５ビット目であるＬビットは、商用のプリレコードソフトウェアを示すビットであるため、このユーザデータのメッセージには含まれない。
４乃至７番目の情報ユニットは、図８（ｄ）に示すように、３つのユーザ情報Ｘ、ＹおよびＺが含まれる。これら３つのユーザ情報としては１バイト（８ビット）ずつ割り当てられている。したがって、本発明の実施の形態においては、ユーザデータ内に情報通信フレームを新たに定義して、ユーザ情報Ｘによって情報の種類を識別し、ユーザ情報ＹおよびＺにおいて各方向における実データを伝達することが可能である。
次に、本発明の実施の形態による双方向通信を資料したシステムの具体例について図面を参照して説明する。
図９は、本発明の実施の形態において情報通信フレームを双方向に送受信するインターフェースの構成図の一例である。この例では、プレーヤ６１０とＡＶアンプ６２０がケーブル６３０により接続されている。プレーヤ６１０における、増幅器６１１、演算器６１２、増幅器６１３、出力端子６１４および入力端子６１５は、増幅器１１、演算器１２、増幅器１３、出力端子１４および入力端子１５に対応する。また、ＡＶアンプ６２０における、増幅器６２１、演算器６２２、増幅器６２３、出力端子６２４および入力端子６２５は、増幅器２１、演算器２２、増幅器２３、出力端子２４および入力端子２５に対応する。
プレーヤ６１０は、出力端子６１４に正信号を送信するための正信号送信部６１６と、入力端子６１５から逆信号を受信するための逆信号受信部６１７とを備える。プレーヤ６１０は、ＡＶアンプ６２０に対してユーザデータＵＡを送信する。また、プレーヤ６１０は、ＡＶアンプ６２０からユーザデータＵＢを受信する。
ＡＶアンプ６２０は、出力端子６２４に正信号を送信するための正信号送信部６２６と、入力端子６２５から逆信号を受信するための逆信号受信部６２７とを備える。ＡＶアンプ６２０は、プレーヤ６１０に対してユーザデータＵＢを送信する。また、ＡＶアンプ６２０は、プレーヤ６１０からユーザデータＵＡを受信する。
このように、本発明の実施の形態では、プレーヤ６１０およびＡＶアンプ６２０においてそれぞれ演算器６１２および６２２を設けて、ケーブル６３０上の信号から送信信号を減算することにより、他の装置からの受信信号を抽出することができる。
図１０は、本発明の実施の形態によるインターフェースを用いたシステム構成例を示す図である。このシステム構成例では、プレーヤ１０およびＡＶアンプ２０がケーブル３０により接続されるとともに、ＡＶアンプ２０およびテレビジョン受像機器４０がケーブル５０により接続されている。
プレーヤ１０とＡＶアンプ２０との接続関係では、プレーヤ１０がソース機器となり、ＡＶアンプ２０がシンク機器となる。また、ＡＶアンプ２０とテレビジョン受像機器４０との接続関係では、ＡＶアンプ２０がソース機器となり、テレビジョン受像機器４０がシンク機器となる。
ケーブル３０では、プレーヤ１０からＡＶアンプ２０に対する正方向のＳＰＤＩＦ正信号３１と、ＡＶアンプ２０からプレーヤ１０に対する逆方向のＳＰＤＩＦ逆信号３２とが伝送される。また、ケーブル５０では、ＡＶアンプ２０からテレビジョン受像機器４０に対する正方向のＳＰＤＩＦ正信号５１と、テレビジョン受像機器４０からＡＶアンプ２０に対する逆方向のＳＰＤＩＦ逆信号５２とが伝送される。
このような接続においては、オーディオ信号はプレーヤ１０からＡＶアンプ２０を介してテレビジョン受像機器４０に正信号として伝送される。本発明の実施の形態では、さらに、テレビジョン受像機器４０からＡＶアンプ２０を介してプレーヤ１０に逆信号を伝送することができる。これにより、例えば、テレビジョン受像機器４０のリモコン操作信号を逆信号として伝送して、プレーヤ１０に対する電源オン／スタンバイ、再生／停止、早送りなどの機器制御を行うことが可能となる。また、曲名などの情報を取得することが可能となる。
図１１は、本発明の実施の形態によるインターフェースを用いたクロック伝送の一例を示す図である。ここでは、プレーヤ７１０およびＡＶアンプ７２０をケーブル７３０によって接続することにより構成されたＡＶシステムを想定している。ここでは、インターフェース部分については明示していないが、図２と同様の構成を備えることを想定している。
プレーヤ７１０は、内部クロック発生回路７１１と、クロック成分再構成回路７１２と、クロック切替器７１３と、制御マイコン７１４と、記録媒体アクセス部７１５と、復号部７１６とを備えている。
内部クロック発生回路７１１は、プレーヤ７１０の内部におけるクロック信号を発生する回路である。この内部クロック発生回路７１１は、例えば水晶発振子（クリスタル）などの発振子による発振振幅電圧を利用してクロック信号を生成する。
クロック成分再構成回路７１２は、ＡＶアンプ７２０から信号線７１８に供給されたＳＰＤＩＦ逆信号に基づいてクロック成分を再構成する回路である。このクロック成分再構成回路７１２は、具体的には、ＰＬＬ（Phase Locked Loop）回路によって実現され、ＡＶアンプ７２０から供給されたＳＰＤＩＦ逆信号と位相および周波数が一致するクロック信号を生成する。
クロック切替器７１３は、内部クロック発生回路７１１において生成されたクロックまたはクロック成分再構成回路７１２において再構成されたクロックの何れかを選択して、出力するクロックを切り替える回路である。
制御マイコン７１４は、プレーヤ７１０の動作を制御するためのマイクロコンピュータである。この制御マイコン７１４は、クロック成分再構成回路７１２においてクロック成分が再構成されたことを検知すると、クロック成分再構成回路７１２からのクロックを選択するようクロック切替器７１３に対して指示する。
記録媒体アクセス部７１５は、クロック切替器７１３から出力されたクロックに従って、記録媒体７１７から映像信号および音声信号を読み出す回路である。
復号部７１６は、クロック切替器７１３から出力されたクロックに従って、記録媒体アクセス部７１５によって読み出された映像信号および音声信号を復号するものである。この復号部７１６によって復号された信号は信号線７１９からＡＶアンプ７２０にＳＰＤＩＦ正信号として伝送される。
ＡＶアンプ７２０は、プレーヤ７１０から信号線７２８に供給された信号を受信し、その受信された信号のうち音声信号を増幅するものである。このＡＶアンプ７２０は、内部クロック発生回路７２１と、クロック成分再構成回路７２２と、クロック切替器７２３と、制御マイコン７２４と、ラッチ７２５と、Ｄ／Ａ変換器７２６と、逆信号送信部７２７を備えている。
内部クロック発生回路７２１は、ＡＶアンプ７２０の内部におけるクロック信号を発生する回路である。この内部クロック発生回路７２１は、内部クロック発生回路７１１と同様に、例えば水晶発振子（クリスタル）などの発振子による発振振幅電圧を利用してクロック信号を生成する。
クロック成分再構成回路７２２は、プレーヤ７１０から信号線７２８に供給されたＳＰＤＩＦ逆信号に基づいてクロック成分を再構成する回路である。このクロック成分再構成回路７２２は、クロック成分再構成回路７１２と同様に、ＰＬＬ回路によって実現され、プレーヤ７１０から供給されたＳＰＤＩＦ正信号と位相および周波数が一致するクロック信号を生成する。
クロック切替器７２３は、内部クロック発生回路７２１において生成されたクロックまたはクロック成分再構成回路７２２において再構成されたクロックの何れかを選択して、出力するクロックを切り替える回路である。
制御マイコン７２４は、ＡＶアンプ７２０の動作を制御するためのマイクロコンピュータである。この制御マイコン７２４は、チャンネルステータス（図７）の第５バイトの第０ビット目が逆方向通信を行うことができる旨を示している場合には、内部クロック発生回路７２１によって生成されたクロックをクロック切替器７２３に選択させる。一方、逆方向通信を行うことができない旨を示している場合には、クロック成分再構成回路７２２によって再構成されたクロックをクロック切替器７２３に選択させる。
ラッチ７２５は、プレーヤ７１０から信号線７２８に供給された信号を保持するラッチである。Ｄ／Ａ変換器７２６は、ラッチ７２５に保持された信号をデジタル信号からアナログ信号に変換するものである。このようにして変換されたアナログ信号は、後段の（図示しない）増幅部において音声信号が増幅される。なお、これらラッチ７２５およびＤ／Ａ変換器７２６は、クロック切替器７２３から供給されたクロックに従って動作する。
逆信号送信部７２７は、クロック切替器７２３から供給されたクロックを信号線７２９からプレーヤ７１０に対して送信するものである。このクロックは、ケーブル７３０によってＳＰＤＩＦ逆信号として伝送され、信号線７１８からクロック成分再構成回路７１２に供給される。このＳＰＤＩＦ逆信号はＡＶアンプ７２０の内部で生成されたクロック成分を含んでいる。ＳＰＤＩＦ逆信号はバイフェーズマーク変調されて伝送されるため、例え無音信号であってもクロック成分はＡＶアンプ７２０からプレーヤ７１０に伝送される。すなわち、この例におけるＳＰＤＩＦ逆信号は有効な音声信号を含んでいなくてもよい。
この構成例によれば、ＡＶアンプ７２０において生成されたクロック信号がプレーヤ７１０に伝送され、その伝送されたクロック信号に従ってプレーヤ７１０からＡＶアンプ７２０に映像信号および音声信号を伝送することができる。したがって、ＡＶアンプ７２０の内部クロックをマスタクロックとしてプレーヤ７１０を動作させることができ、いわゆるジッタレス再生を実現することができる。これにより、ＡＶアンプ７２０において速度調整のために利用されるバッファを省くことができるようになる。また、各機器において生成されるクロックの精度に着目すると、一般にプレーヤよりもＡＶアンプの方がクロックの精度が高いことが多い。したがって、ＡＶアンプ７２０のクロックをマスタクロックとしてプレーヤ７１０を動作させることによって、音声信号の再生品質を向上させることができる。
図１２は、本発明の実施の形態における双方向通信により実現可能な認証処理のシーケンス例を示す図である。この認証処理は、デジタル・トランスミッション・コンテント・プロテクション（ＤＴＣＰ）規格では、ＡＫＥ（Authentication and Key Exchange）処理と呼ばれており、デジタルデータのやりとりに先立って、シンク機器１がコピー制御情報を適切に扱うことのできる機器であることの認証を行った上で暗号化および復号化のための鍵を交換する。そして、ソース機器２でデジタルデータを暗号化して、暗号化されたデジタルデータをシンク機器１で復号する。これにより、シンク機器１におけるデジタルコンテンツの保護が保証されるとともに、それ以外の機器によるデジタルコンテンツの盗用が防止される。
認証処理を行う際には、処理が重複しないように、シンク機器１から処理を開始することになっている。まず、シンク機器１は、ＡＫＥステータスコマンド１００１によりソース機器２の状態を調べる。その結果、ソース機器２からＡＫＥステータスレスポンス２００１として受け入れ可能である旨の応答が得られれば、シンク機器１は乱数および証明書を添付してＣＨＡＬＬＥＮＧＥサブファンクション１００２を発行する。この証明書はＤＴＣＰの管理機構であるデジタル・トランスミッション・ライセンシング・アドミニストレータ（ＤＴＬＡ）から各機器に対して発行されたものである。ソース機器２はシンク機器１からの証明書を認証してその結果をレスポンス２００２としてシンク機器１に返す。そして、ソース機器２は、同様の手順をソース機器２側から行う（２００３、１００３、２００４、１００４）。
続いて、ソース機器２は、シンク機器１から受け取った乱数に基づいて所定の数値を計算して、ＲＥＳＰＯＮＳＥサブファンクション２００５によりシンク機器１に送信する。同様に、シンク機器１は、ソース機器２から受け取った乱数に基づいて所定の数値を計算して、ＲＥＳＰＯＮＳＥサブファンクション１００６によりソース機器２に送信する。なお、これらＲＥＳＰＯＮＳＥサブファンクション２００５または１００６を受信した機器は、それぞれ認証処理を行う。
そして、ソース機器２は、エクスチェンジ鍵をＥＸＣＨＡＮＧＥ＿ＫＥＹサブファンクション２００７により送信する。コンテンツ鍵を計算するためのシードをシンク機器１がＣＯＮＴＥＮＴ＿ＫＥＹ＿ＲＥＱサブファンクション２０１０により要求すると、ソース機器２はシードをレスポンス１０１０により送信する。これにより、シンク機器１はエクスチェンジ鍵およびシードからコンテンツ鍵を計算する。コンテンツのコピー制御情報としては、上述のように、コピーネバー、コピーワンジェネレーション、ノーモアコピー、コピーフリーの４種類があり、暗号化されているのは前３者である。コンテンツ鍵はその３者に対応して３種類設けられる。
また、ＳＲＭサブファンクション１００８および２００８では、ＳＲＭ（System Renewability Message）の交換が行われる。このＳＲＭは、正当な機器に対して更新されたメッセージを送信することにより、そのような正当な機器以外を認証できないようにするためのものである。このＳＲＭサブファンクションを受信した機器は、認証処理を行って、送信されてきたＳＲＭが間違っていないかどうかを確認する。
本発明の実施の形態では、図８（ｄ）に示したユーザデータのユーザ情報Ｘ乃至Ｚを用いることにより、上述の著作権保護のための認証および鍵交換などが可能である。また、図７に示したチャンネルステータスの第５バイトの第１ビット目を用いることにより、暗号化の有無を定義することができる。これにより、従来のＳＰＤＩＦ規格とは異なり、オーディオデータを暗号化して伝送することが可能となり、セキュアに伝送することが可能となる。
なお、上の例は全認証（Full Authentication）と呼ばれる手順で、全３種類の鍵を交換するものである。これに対してより簡易な限定認証（Restricted Authentication）と呼ばれる手順では一種類の鍵のみを交換する。この限定認証の場合、全認証のほぼ半分程度の時間で認証処理を行うことができる。また、この例では、ＤＴＣＰにより著作権保護を行う例について説明したが、本発明はこれに限定されるものではなく、例えばＨＤＣＰ（High-bandwidth Digital Content Protection system）などを用いるようにしてもよい。
図１３は、本発明の実施の形態によるインターフェースを用いた復号処理の一例を示す図である。この例では、プレーヤ８１０とＡＶアンプ８２０がケーブル８３０により接続されている。プレーヤ８１０における、増幅器８１１、演算器８１２、増幅器８１３、出力端子８１４および入力端子８１５は、増幅器１１、演算器１２、増幅器１３、出力端子１４および入力端子１５に対応する。また、ＡＶアンプ８２０における、増幅器８２１、演算器８２２、増幅器８２３、出力端子８２４および入力端子８２５は、増幅器２１、演算器２２、増幅器２３、出力端子２４および入力端子２５に対応する。
プレーヤ８１０は、出力端子８１４に正信号を送信するための正信号送信部８１６と、入力端子８１５から逆信号を受信するための逆信号受信部８１７とを備える。プレーヤ８１０は、ＡＶアンプ８２０に対して符号化信号を送信する。また、プレーヤ８１０は、ＡＶアンプ８２０から復号信号を受信する。
ＡＶアンプ８２０は、入力端子８２５から符号化信号を受信するための逆信号受信部８２７と、符号化信号を復号して復号信号を生成する復号部８２８と、出力端子８２４に復号信号を送信するための正信号送信部８２６とを備える。ＡＶアンプ８２０は、プレーヤ８１０から符号化信号を受信する。そして、符号化信号を復号部８２８により復号して、復号信号をプレーヤ８１０に対して送信する。この復号信号の送信は、ケーブル３０上のＳＰＤＩＦ逆信号により行われる。
このように、本発明の実施の形態では、プレーヤ８１０から送信された符号化信号をＡＶアンプ８２０において復号して、その復号信号をプレーヤ８１０に返送することにより、ＡＶアンプ８２０の復号部８２８を利用した復号を行うことができる。例えば、プレーヤ８１０における（図示しない）復号部のバージョンが古いために符号化信号を復号できないような場合、ＡＶアンプ８２０における復号部８２８を利用して復号し、プレーヤ８１０に返送することができる。
図１４は、本発明の実施の形態によるインターフェースを用いたマルチトラックレコーディング処理の一例を示す図である。この例では、レコーダ８４０と変換器８５０がケーブル８６０により接続されている。レコーダ８４０における、増幅器８４１、演算器８４２、増幅器８４３、出力端子８４４および入力端子８４５は、増幅器１１、演算器１２、増幅器１３、出力端子１４および入力端子１５に対応する。また、変換器８５０における、増幅器８５１、演算器８５２、増幅器８５３、出力端子８５４および入力端子８５５は、増幅器２１、演算器２２、増幅器２３、出力端子２４および入力端子２５に対応する。
レコーダ８４０は、出力端子８４４に再生信号を送信するための再生部８４６と、入力端子８４５から記録信号を受信するための記録部８４７とを備える。レコーダ８４０は、変換器８５０に対して再生信号を送信する。また、レコーダ８４０は、変換器８５０から記録信号を受信する。
変換器８５０は、入力端子８５５から再生信号を受信してデジタル信号からアナログ信号に変換するためのＤ／Ａ変換器８５７と、外部から入力されたアナログ信号をデジタル信号に変換するためのＡ／Ｄ変換器８５６とを備える。Ｄ／Ａ変換器８５７にはスピーカ８７１が接続されており、Ｄ／Ａ変換器８５７によって変換されたアナログ信号がスピーカ８７１から音声出力される。Ａ／Ｄ変換器８５６にはマイクロホン８７２が接続されており、マイクロホン８７２入力された音声がＡ／Ｄ変換器８５６によってデジタル信号に変換されて、出力端子８５４に供給される。これらＡ／Ｄ変換器８５６およびＤ／Ａ変換器８５７は、クロック発生回路８５８によって発生された共通のクロックによって動作する。
このように、本発明の実施の形態では、スピーカ８７１から出力される音声と、マイクロホン８７２に入力される音声とをクロック発生回路８５８による共通のクロックにより制御することができる。そして、マイクロホン８７２に入力された音声をデジタル信号に変換して、記録信号として伝送することにより、再生信号と記録信号との間の同期を測ることが可能となる。この場合、再生信号はケーブル８６０上のＳＰＤＩＦ正信号としてレコーダ８４０から変換器８５０に伝送され、記録信号はケーブル８６０上のＳＰＤＩＦ逆信号として変換器８５０からレコーダ８４０に伝送される。
次に、本発明の実施の形態におけるインターフェースをＨＤＭＩ（High-Definition Multimedia Interface）規格（ＨＤＭＩは登録商標）によるケーブルに適用した場合の応用例について説明する。
図１５は、ＨＤＭＩ規格によるインターフェースの概念構成図である。ＨＤＭＩ規格では、基本となる高速伝送ラインによる伝送方向を一方向に定めており、送信側の機器をソース機器、受信側の機器をシンク機器と呼んでいる。この例では、ソース機器１００およびシンク機器２００がＨＤＭＩケーブル３００により接続されている。そして、ソース機器１００には送信動作を行うトランスミッタ１０１が含まれ、シンク機器２００には受信動作を行うレシーバ２０１が含まれている。
トランスミッタ１０１とレシーバ２０１との間の伝送には、ＴＭＤＳ（Transition Minimized Differential Signaling）と呼ばれるシリアル伝送方式が用いられる。ＨＤＭＩ規格では、映像信号および音声信号は３つのＴＭＤＳチャンネル３１０乃至３３０を用いて伝送される。すなわち、ある垂直同期信号から次の垂直同期信号までの区間の内、水平帰線区間および垂直帰線区間を除いた区間である有効画像区間において、非圧縮の１画面分の画像の画素データに対応する差動信号が、ＴＭＤＳチャンネル３１０乃至３３０により、シンク機器２００に向けて一方向に送信される。また、水平帰線区間または垂直帰線区間においては、音声データ、制御データまたはその他の補助データ等に対応する差動信号が、ＴＭＤＳチャンネル３１０乃至３３０により、シンク機器２００に向けて一方向に送信される。
また、ＨＤＭＩ規格では、クロック信号がＴＭＤＳクロックチャンネル３４０により伝送される。ＴＭＤＳチャンネル３１０乃至３３０の各々では、ＴＭＤＳクロックチャンネル３４０により伝送される１クロックの間に、１０ビット分の画素データを送信することができる。
また、ＨＤＭＩ規格では、ディスプレイデータチャンネル（ＤＤＣ：Display Data Channel）３５０が設けられる。このディスプレイデータチャンネル３５０は、シンク機器２００におけるＥ−ＥＤＩＤ（Enhanced Extended Display Identification Data）情報をソース機器が読み出すために用いられる。Ｅ−ＥＤＩＤ情報とは、シンク機器２００がディスプレイ装置である場合に、その機種、解像度、色の特性およびタイミングなどの設定や性能に関する情報を示すものである。このＥ−ＥＤＩＤ情報は、シンク機器２００のＥＤＩＤ ＲＯＭ２０２に保持される。なお、図示していないが、ソース機器１００もシンク機器２００と同様に、Ｅ−ＥＤＩＤ情報を記憶し、必要に応じてそのＥ−ＥＤＩＤ情報をシンク機器２００に送信することができる。
さらに、ＨＤＭＩ規格では、ＣＥＣ（Consumer Electronics Control）ライン３６１、リザーブライン３６２およびＨＰＤ（Hot Plug Detect）ライン３６３等が設けられる。ＣＥＣライン３６１は、機器制御信号の双方向通信を行うためのラインである。ディスプレイデータチャンネル３５０が機器間を１対１に接続するのに対して、このＣＥＣライン３６１はＨＤＭＩに接続される全機器を直接接続する。
リザーブライン３６２は、ＨＤＭＩ規格上は利用されていないラインである。また、ＨＰＤライン３６３は、ＨＤＭＩのケーブルによって他の機器と接続されていること（ホットプラグ）を検知するためのラインである。本発明の実施の形態では、このリザーブライン３６２およびＨＰＤライン３６３を用いてイーサネット（登録商標）信号、ＳＰＤＩＦ正信号およびＳＰＤＩＦ逆信号を伝送することを想定する。
図１６は、ＨＤＭＩ規格によるコネクタのピン配置例を示す図である。ここでは、タイプＡと呼ばれるピン配置におけるピン番号３０１と信号名称３０２との対応関係が示されている。
ＴＭＤＳチャンネル３１０乃至３３０およびＴＭＤＳクロックチャンネル３４０は、それぞれ正極、シールドおよび負極の３ピンから構成されており、１乃至３番ピンがＴＭＤＳチャンネル３３０、４乃至６番ピンがＴＭＤＳチャンネル３２０、７乃至９番ピンがＴＭＤＳチャンネル３１０、１０乃至１２番ピンがＴＭＤＳクロックチャンネル３４０にそれぞれ対応している。
また、１３番ピンがＣＥＣライン３６１に、１４番ピンがリザーブライン３６２に、１９番ピンがＨＰＤライン３６３に、それぞれ対応している。また、ディスプレイデータチャンネル３５０は、シリアルクロック（ＳＣＬ）、シリアルデータ（ＳＤＡ）および接地（グランド）の３ピンから構成されており、１５乃至１７番ピンがそれぞれ対応する。なお、ディスプレイデータチャンネル３５０の接地（１７番ピン）は、ＣＥＣライン３６１の接地と共通化されている。１８番ピンは電源供給ライン（＋５Ｖ）に対応する。
図１７は、本発明の実施の形態におけるソース機器１００およびシンク機器２００の内部構成例について示す図である。ここでは、本発明の実施の形態における要部であるリザーブライン３６２およびＨＰＤライン３６３に関する構成を示している。ソース機器１００は、シンク機種検出回路１１０と、プラグ接続検出回路１２０と、ソース側送受信回路１４０と、ＳＰＤＩＦ送受信回路１７０と、イーサネット送受信回路１６０とを備えている。また、シンク機器２００は、ソース機種検出回路２１０と、プラグ接続伝達回路２２０と、シンク側送受信回路２５０と、ＳＰＤＩＦ送受信回路２７０と、イーサネット送受信回路２６０とを備えている。
リザーブライン３６２は、上述のとおりＨＤＭＩ規格上は利用されていないラインであるが、ここではピンの有効利用のため、接続される機器の機種を検出するために用いられるものとしている。すなわち、ソース機器１００におけるシンク機種検出回路１１０では、リザーブライン３６２を介してシンク機器２００の機種を検出する。また、シンク機器２００におけるソース機種検出回路２１０では、リザーブライン３６２を介してソース機器１００の機種を検出する。ここにいう機種としては、例えば、ＨＤＭＩ規格を拡張してリザーブライン３６２およびＨＰＤライン３６３によりイーサネット信号を双方向伝送するようにした機種（以下、ＨＤＭＩ拡張機種という。）を想定することができる。
ＨＰＤライン３６３は、上述のとおりＨＤＭＩのケーブルによって他の機器と接続されていることを検知するためのラインである。シンク機器２００におけるプラグ接続伝達回路２２０は、ＨＰＤライン３６３に接続する端子を所定の電圧にバイアスすることにより、シンク機器２００が接続されている旨を伝達する。ソース機器１００におけるプラグ接続検出回路１２０は、ＨＰＤライン３６３に接続する端子の電位を基準電位と比較することにより、シンク機器２００の接続を検出する。
このような機能を有するリザーブライン３６２およびＨＰＤライン３６３に対して、本発明の実施の形態では、ソース側送受信回路１４０およびシンク側送受信回路２５０を接続する。すなわち、ソース機器１００におけるソース側送受信回路１４０は、コンデンサ１３１および１３２と抵抗１３３とを介してリザーブライン３６２およびＨＰＤライン３６３に接続する。また、シンク機器２００におけるシンク側送受信回路２５０は、コンデンサ２３１および２３２と抵抗２３３とを介してリザーブライン３６２およびＨＰＤライン３６３に接続する。
ソース側送受信回路１４０は、リザーブライン３６２およびＨＰＤライン３６３を用いて双方向伝送されるイーサネット信号をイーサネット送受信回路１６０に接続し、リザーブライン３６２およびＨＰＤライン３６３を用いて双方向伝送されるＳＰＤＩＦ信号をＳＰＤＩＦ送受信回路１７０に接続する。
シンク側送受信回路２５０は、リザーブライン３６２およびＨＰＤライン３６３を用いて双方向伝送されるイーサネット信号をイーサネット送受信回路２６０に接続し、リザーブライン３６２およびＨＰＤライン３６３を用いて双方向伝送されるＳＰＤＩＦ信号をＳＰＤＩＦ送受信回路２７０に接続する。
イーサネット送受信回路１６０および２６０は、イーサネット信号を送受信する回路であり、例えばインターネットプロトコル（ＩＰ）に準拠した双方向通信を行うものである。この場合、インターネットプロトコル（ＩＰ）の上位層としては、ＴＣＰ（Transmission Control Protocol）やＵＤＰ（User Datagram Protocol）を用いることができる。これらイーサネット送受信回路１６０および２６０は、従来技術により実現され得る。
ＳＰＤＩＦ送受信回路１７０および２７０は、本発明の実施の形態における双方向のＳＰＤＩＦ信号を送受信するものである。ＳＰＤＩＦ信号の双方向化は、ソース側送受信回路１４０およびシンク側送受信回路２５０において行われるため、ＳＰＤＩＦ送受信回路１７０および２７０は従来技術によるＳＰＤＩＦ規格に準拠した送受信回路を用いることができる。
図１８は、本発明の実施の形態におけるソース側送受信回路１４０およびシンク側送受信回路２５０の一構成例を示す図である。
図１８（ａ）に示すように、シンク側送受信回路２５０は、増幅器５１０、５２０、５３０、５５０、５８１および５８２と、インバータ５４１と、演算器５４２、５６０、５７１、５７２および５８３とを備えている。
増幅器５１０は、イーサネット送受信回路２６０から信号線５１１および５１２を介して供給される信号を増幅する増幅器である。信号線５１１および５１２の信号は差動信号になっており、増幅器５１０は差動入力により動作する。
増幅器５２０は、増幅器５１０の出力を増幅する増幅器である。この増幅器５２０の出力は差動信号になっており、演算器５７１には正極の信号が、演算器５７２には負極の信号がそれぞれ供給される。
増幅器５３０は、リザーブライン３６２およびＨＰＤライン３６３からの信号を増幅する増幅器である。リザーブライン３６２およびＨＰＤライン３６３の信号は差動信号になっており、増幅器５３０は差動入力により動作する。
インバータ５４１は、増幅器５１０の出力を反転させる回路である。演算器５４２は、インバータ５４１の出力と増幅器５３０の出力を加算する回路である。すなわち、インバータ５４１および演算器５４２は、リザーブライン３６２およびＨＰＤライン３６３における信号からシンク機器２００の出力信号を取り除いた信号を、増幅器５５０に入力する。
増幅器５５０は、演算器５４２の出力を増幅する増幅器である。この増幅器５５０出力は差動信号になっており、信号線５５８には正極の信号が、信号線５５９には負極の信号がそれぞれ供給される。信号線５５８および５５９にはイーサネット送受信回路２６０が接続されており、リザーブライン３６２およびＨＰＤライン３６３における信号からシンク機器２００の出力信号を取り除いた信号がイーサネット送受信回路２６０に供給される。
増幅器５８１は、ＳＰＤＩＦ送受信回路２７０から信号線５６８を介して供給される信号を増幅する増幅器である。
演算器５７１は、増幅器５８１の出力と増幅器５２０の正極出力とを加算する回路である。演算器５７２は、増幅器５８１の出力と増幅器５２０の負極出力とを加算する回路である。
すなわち、増幅器５２０から出力されるイーサネット信号が差動信号であるのに対して、演算器５７１および５７２により重畳されるＳＰＤＩＦ信号は同相信号である。これにより、イーサネット信号およびＳＰＤＩＦ信号の両者は、同じ一対の信号線（リザーブライン３６２およびＨＰＤライン３６３）によって伝送することが可能となる。
演算器５６０は、リザーブライン３６２およびＨＰＤライン３６３の出力を加算する回路である。演算器５８３は、演算器５６０の出力と増幅器５８１の反転出力とを加算する回路である。
増幅器５８２は、演算器５８３の出力を増幅する増幅器である。この増幅器５８２の出力は、信号線５６９を介してＳＰＤＩＦ送受信回路２７０に供給される。
すなわち、演算器５７１および５７２により重畳されるＳＰＤＩＦ信号から、増幅器５８１により供給される信号を演算器５８３によって減じることにより、ソース側送受信回路１４０からの信号を信号線５６９に供給することが可能となる。
図１８（ｂ）に示すように、ソース側送受信回路１４０は、増幅器４１０、４２０、４３０、４５０、４８１および４８２と、インバータ４４１と、演算器４４２、４６０、４７１、４７２および４８３とを備えている。
増幅器４１０は、イーサネット送受信回路１６０から信号線４１１および４１２を介して供給される信号を増幅する増幅器である。信号線４１１および４１２の信号は差動信号になっており、増幅器４１０は差動入力により動作する。
増幅器４２０は、増幅器４１０の出力を増幅する増幅器である。この増幅器４２０の出力は差動信号になっており、演算器４７１には正極の信号が、演算器４７２には負極の信号がそれぞれ供給される。
増幅器４３０は、リザーブライン３６２およびＨＰＤライン３６３からの信号を増幅する増幅器である。リザーブライン３６２およびＨＰＤライン３６３の信号は差動信号になっており、増幅器４３０は差動入力により動作する。
インバータ４４１は、増幅器４１０の出力を反転させる回路である。演算器４４２は、インバータ４４１の出力と増幅器４３０の出力を加算する回路である。すなわち、インバータ４４１および演算器４４２は、リザーブライン３６２およびＨＰＤライン３６３における信号からソース機器１００の出力信号を取り除いた信号を、増幅器４５０に入力する。
増幅器４５０は、演算器４４２の出力を増幅する増幅器である。この増幅器４５０出力は差動信号になっており、信号線４５８には正極の信号が、信号線４５９には負極の信号がそれぞれ供給される。信号線４５８および４５９にはイーサネット送受信回路１６０が接続されており、リザーブライン３６２およびＨＰＤライン３６３における信号からソース機器１００の出力信号を取り除いた信号がイーサネット送受信回路１６０に供給される。
増幅器４８１は、ＳＰＤＩＦ送受信回路１７０から信号線４６８を介して供給される信号を増幅する増幅器である。
演算器４７１は、増幅器４８１の出力と増幅器４２０の正極出力とを加算する回路である。演算器４７２は、増幅器４８１の出力と増幅器４２０の負極出力とを加算する回路である。
すなわち、増幅器４２０から出力されるイーサネット信号が差動信号であるのに対して、演算器４７１および４７２により重畳されるＳＰＤＩＦ信号は同相信号である。これにより、イーサネット信号およびＳＰＤＩＦ信号の両者は、同じ一対の信号線（リザーブライン３６２およびＨＰＤライン３６３）によって伝送することが可能となる。
演算器４６０は、リザーブライン３６２およびＨＰＤライン３６３の出力を加算する回路である。演算器４８３は、演算器４６０の出力と増幅器４８１の反転出力とを加算する回路である。
増幅器４８２は、演算器４８３の出力を増幅する増幅器である。この増幅器４８２の出力は、信号線４６９を介してＳＰＤＩＦ送受信回路１７０に供給される。
すなわち、演算器４７１および４７２により重畳されるＳＰＤＩＦ信号から、増幅器４８１により供給される信号を演算器４８３によって減じることにより、シンク側送受信回路２５０からの信号を信号線４６９に供給することが可能となる。
なお、増幅器４２０および５２０は、特許請求の範囲に記載の第１の送信部の一例である。また、演算器４４２および５４２は、特許請求の範囲に記載の第１の抽出部の一例である。また、演算器４７１、４７２、５７１および５７２は、特許請求の範囲に記載の第２の送信部の一例である。また、演算器４８３および５８３は、特許請求の範囲に記載の第２の抽出部の一例である。
図１９は、本発明の実施の形態の応用例における動作の概要を示す図である。本発明の実施の形態の応用例では、上述のように、リザーブライン３６２およびＨＰＤライン３６３を用いてイーサネット信号を差動信号として伝送するとともに、同じラインを利用してＳＰＤＩＦ信号（ＳＰＤＩＦ正信号およびＳＰＤＩＦ逆信号）を同相信号として伝送する。
このような本発明の実施の形態の応用例における動作をまとめると同図のようになる。上述のように、１４番ピンはリザーブライン３６２に対応し、１９番ピンはＨＰＤライン３６３に対応する。イーサネット信号またはＳＰＤＩＦ信号の何れも伝送されない場合には、従来のＨＤＭＩ規格の動作になる。イーサネット信号が伝送される場合には、１４番ピンにイーサネット信号の正極信号が重畳され、１９番ピンにイーサネット信号の負極信号が重畳される。また、ＳＰＤＩＦ信号が伝送される場合には、１４番ピンおよび１９番ピンにＳＰＤＩＦ信号の正極信号が重畳される。さらに、イーサネット信号およびＳＰＤＩＦ信号の両者が伝送される場合には、１４番ピンにイーサネット信号の正極信号およびＳＰＤＩＦ信号の正極信号が重畳され、１９番ピンにイーサネット信号の負極信号およびＳＰＤＩＦ信号の正極信号が重畳される。
したがって、イーサネット信号およびＳＰＤＩＦ信号は、リザーブライン３６２およびＨＰＤライン３６３において互いに独立して伝送することができ、両信号を伝送する場合や一方の信号のみを伝送する場合でも、受信側（ソース側送受信回路１４０）に特別な機構を要することなく対応することができる。
図２０は、本発明の実施の形態の応用例におけるシンク機種検出回路１１０およびソース機種検出回路２１０の構成例を示す図である。
図２０（ａ）に示すように、シンク機種検出回路１１０は、抵抗１１１および１１２と、コンデンサ１１３と、比較器１１６とを備えている。抵抗１１１は、リザーブライン３６２を＋５Ｖにプルアップするものである。この抵抗１１１は、ソース機器１００が特定の機種（例えば、ＨＤＭＩ拡張機種）である場合のみ存在し、ソース機器１００が特定の機種でない場合にはプルアップが行われない。抵抗１１２およびコンデンサ１１３は、ローパスフィルタを構成するものである。このローパスフィルタの出力は信号線１１４に供給される。比較器１１６は、ローパスフィルタから信号線１１４に供給された直流電位を、信号線１１５に与えられた基準電位と比較するものである。
また、図２０（ｂ）に示すように、ソース機種検出回路２１０は、抵抗２１１および２１２と、コンデンサ２１３と、比較器２１６とを備えている。抵抗２１１は、リザーブライン３６２を接地電位にプルダウンするものである。この抵抗２１１は、シンク機器２００が特定の機種である場合のみ存在し、シンク機器２００が特定の機種でない場合にはプルダウンが行われない。抵抗２１２およびコンデンサ２１３は、ローパスフィルタを構成するものである。このローパスフィルタの出力は信号線２１５に供給される。比較器２１６は、ローパスフィルタから信号線２１５に供給された直流電位を、信号線２１４に与えられた基準電位と比較するものである。
シンク機器２００が特定の機種であれば抵抗２１１によるプルダウンが行われてリザーブライン３６２の電位が２．５Ｖとなり、シンク機器２００が特定の機種でなければ開放されて５Ｖとなる。したがって、信号線１１５の基準電位を例えば３．７５Ｖとすれば、信号線１１７の出力に基づいて、ソース機器１００においてシンク機器２００の機種を識別することができる。
同様に、ソース機器１００が特定の機種であれば抵抗１１１によるプルアップが行われてリザーブライン３６２の電位が２．５Ｖとなり、ソース機器１００が特定の機種でなければ０Ｖとなる。したがって、信号線２１４の基準電位を例えば１．２５Ｖとすれば、信号線２１７の出力に基づいて、シンク機器２００においてソース機器１００の機種を識別することができる。
これら機種検出のための信号は直流バイアス電位で伝達されるため、交流信号として伝達されるイーサネット信号またはＳＰＤＩＦ信号に影響を与えるものではない。
図２１は、本発明の実施の形態におけるプラグ接続検出回路１２０およびプラグ接続伝達回路２２０の構成例を示す図である。
図２１（ａ）に示すように、プラグ接続伝達回路２２０は、チョークコイル２２１と、抵抗２２２および２２３とを備えている。これらチョークコイル２２１、抵抗２２２および２２３は、ＨＰＤライン３６３を例えば約４Ｖにバイアスするものである。
また、図２１（ｂ）に示すように、プラグ接続検出回路１２０は、抵抗１２１および１２２と、コンデンサ１２３と、比較器１２６とを備えている。抵抗１２１は、ＨＰＤライン３６３を接地電位にプルダウンするものである。抵抗１２２およびコンデンサ１２３は、ローパスフィルタを構成するものである。このローパスフィルタの出力は信号線１２４に供給される。比較器１２６は、ローパスフィルタから信号線１２４に供給された直流電位を、信号線１２５に与えられた基準電位と比較するものである。
ここで、信号線１２５に基準電位として例えば１．４Ｖを与えるものとする。ソース機器１００がＨＰＤライン３６３に接続されていなければ、入力電位は抵抗１２１によるプルダウンされることにより信号線１２４の電位は信号線１２５の基準電位よりも低くなる。一方、ソース機器１００がＨＰＤライン３６３に接続されていれば、約４Ｖにバイアスされるため、信号線１２４の電位は信号線１２５の基準電位よりも高くなる。したがって、信号線１２７の出力に基づいて、ソース機器１００においてシンク機器２００の接続の有無を検出することができる。
これらプラグ接続検出のための信号は直流バイアス電位で伝達されるため、交流信号として伝達されるイーサネット信号またはＳＰＤＩＦ信号に影響を与えるものではない。
すなわち、この応用例によれば、ＨＤＭＩ規格のケーブル上においても、ＳＰＤＩＦ正信号およびＳＰＤＩＦ逆信号による双方向通信を行うことができる。
このように、本発明の実施の形態によれば、プレーヤ１０の増幅器１１からＡＶアンプ２０に送信されるケーブル３０上の信号に対して、プレーヤ１０の出力信号の反転信号を演算器１２によって加えることにより、プレーヤ１０の入力信号を抽出することができる。同様に、ＡＶアンプ２０の増幅器２１からプレーヤ１０に送信されるケーブル３０上の信号に対して、ＡＶアンプ２０の出力信号の反転信号を演算器２２によって加えることにより、ＡＶアンプ２０の入力信号を抽出することができる。これらにより、ケーブル３０によってＳＰＤＩＦ正信号３１およびＳＰＤＩＦ逆信号３２の双方向通信を実現することができる。ＡＶアンプ２０は、プレーヤ１０からの信号のチャンネルステータスの双方向通信ビットが双方向通信可能である旨を示している場合には、ＳＰＤＩＦ逆信号を送信することにより、双方向通信のシーケンスが開始される。これにより、ＳＰＤＩＦ規格と互換性を維持しながら、双方向通信の拡張を行って、新しいアプリケーションに対応することができる。
例えば、図９および１０により説明したように、情報通信フレームを用いることにより機器制御を行うことができる。また、図１１により説明したように、クロック同期を行うことができる。また、図１２により説明したように、暗号化ビットおよびユーザ情報を用いることにより、セキュアな伝送を行うことができる。また、図１３により説明したように、符号化データの復号を他の装置に行わせることができる。また、図１４により説明したように、マルチトラックレコーディングにおけるＤ／Ａ変換およびＡ／Ｄ変換の同期を容易に実現することができる。さらに、本発明の実施の形態は、図１８により説明したように、ＳＰＤＩＦ規格のケーブルだけでなく、ＨＤＭＩ規格のケーブルにも適用することができる。
なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、以下に示すように特許請求の範囲における発明特定事項とそれぞれ対応関係を有するが、これに限定されるものではなく本発明の要旨を逸脱しない範囲において種々の変形を施すことができる。
また、本発明の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disk）、メモリカード（memory card）、ブルーレイディスク（Blu-ray Disc（登録商標））等の記録媒体を用いることができる。
本発明の実施の形態におけるインターフェースの概念構成図である。 本発明の実施の形態におけるインターフェースの回路構成図の一例である。 ＳＰＤＩＦ規格におけるフレーム構成を示す図である。 ＳＰＤＩＦ規格におけるサブフレーム構成を示す図である。 ＳＰＤＩＦ規格における信号変調方式を示す図である。 ＳＰＤＩＦ規格におけるプリアンブルのチャンネルコーディングを示す図である。 ＳＰＤＩＦ規格におけるチャンネルステータスのフォーマットを示す図である。 ＳＰＤＩＦ規格におけるユーザデータのフォーマットを示す図である。 本発明の実施の形態において情報通信フレームを双方向に送受信するインターフェースの構成図の一例である。 本発明の実施の形態によるインターフェースを用いたシステム構成例を示す図である。 本発明の実施の形態によるインターフェースを用いたクロック伝送の一例を示す図である。 本発明の実施の形態における双方向通信により実現可能な認証処理のシーケンス例を示す図である。 本発明の実施の形態によるインターフェースを用いた復号処理の一例を示す図である。 本発明の実施の形態によるインターフェースを用いたマルチトラックレコーディング処理の一例を示す図である。 ＨＤＭＩ規格によるインターフェースの概念構成図である。 ＨＤＭＩ規格によるコネクタのピン配置例を示す図である。 本発明の実施の形態におけるソース機器１００およびシンク機器２００の内部構成例について示す図である。 本発明の実施の形態におけるソース側送受信回路１４０およびシンク側送受信回路２５０の一構成例を示す図である。 本発明の実施の形態の応用例における動作の概要を示す図である。 本発明の実施の形態の応用例におけるシンク機種検出回路１１０およびソース機種検出回路２１０の構成例を示す図である。 本発明の実施の形態におけるプラグ接続検出回路１２０およびプラグ接続伝達回路２２０の構成例を示す図である。
符号の説明
１０、６１０、７１０、８１０ プレーヤ
１１、１３、２１、２３、６１１、６１３、６２１、６２３、８１１、８１３、８２１、８２３、８４１、８４３、８５１、８５３ 増幅器
１２、２２、６１２、６２２、８１２、８２２、８４２、８５２ 演算器
１４、２４、６１４、６２４、８１４、８２４、８４４、８５４ 出力端子
１５、２５、６１５、６２５、８１５、８２５、８４５、８５５ 入力端子
２０、６２０、７２０、８２０ ＡＶアンプ
３０、５０、６３０、７３０、８３０、８６０ ケーブル
３１、５１ ＳＰＤＩＦ正信号
３２、５２ ＳＰＤＩＦ逆信号
３９ 接地線
４０ テレビジョン受像機器
１００ ソース機器
１０１ トランスミッタ
１１０ シンク機種検出回路
１１１、１１２、１２１、１２２、１３３、２１１、２１２、２２２、２３３ 抵抗
１１３、１２３、１３１、２１３、２３１ コンデンサ
１１６、１２６、２１６ 比較器
１２０ プラグ接続検出回路
１４０ ソース側送受信回路
１６０ イーサネット送受信回路
１７０、２７０ ＳＰＤＩＦ送受信回路
２００ シンク機器
２０１ レシーバ
２１０ ソース機種検出回路
２２０ プラグ接続伝達回路
２２１ チョークコイル
２５０ シンク側送受信回路
２６０ イーサネット送受信回路
３００ ケーブル
４１０、４２０、４３０、４５０、４８１、４８２、５１０、５２０、５３０、５５０、５８１、５８２ 増幅器
４４１、５４１ インバータ
４４２、４６０、４７１、４７２、４８３、５４２、５６０、５７１、５７２、５８３ 演算器
６１６、８１６、８２６ 正信号送信部
６１７、８１７、８２７ 逆信号受信部
６２６ 正信号送信部
６２７ 逆信号受信部
７１１、７２１ 内部クロック発生回路
７１２、７２２ クロック成分再構成回路
７１３、７２３ クロック切替器
７１４、７２４ 制御マイコン
７１５ 記録媒体アクセス部
７１６、８２８ 復号部
７１７ 記録媒体
７２５ ラッチ
７２６ Ｄ／Ａ変換器
７２７ 逆信号送信部
８４０ レコーダ
８４６ 再生部
８４７ 記録部
８５０ 変換器
８５６ Ａ／Ｄ変換器
８５７ Ｄ／Ａ変換器
８５８ クロック発生回路
８７１ スピーカ
８７２ マイクロホン

Claims (11)

  1. 双方向通信に対応する旨を示す双方向情報を含む出力信号を外部機器へ伝送路を介して送信する送信部と、
    前記伝送路上の信号に前記出力信号の反転信号を加えることにより入力信号を抽出する抽出部と
    を具備するインターフェース回路。
  2. 前記出力信号または前記入力信号は、クロック成分を含む信号である請求項１記載のインターフェース回路。
  3. 前記出力信号または前記入力信号は、バイフェーズマーク変調された信号を含む請求項２記載のインターフェース回路。
  4. 前記出力信号または前記入力信号は、当該出力信号の内容が暗号化されているか否かを示す暗号化情報を含む請求項１記載のインターフェース回路。
  5. 出力信号を外部機器へ伝送路を介して送信する送信部と、
    前記伝送路上の信号に前記出力信号の反転信号を加えることにより入力信号を抽出する抽出部と
    を具備し、
    前記送信部は、双方向通信に対応する旨を示す双方向情報が前記入力信号に含まれている場合に限り前記出力信号を送信する
    インターフェース回路。
  6. 前記出力信号または前記入力信号は、クロック成分を含む信号である請求項５記載のインターフェース回路。
  7. 前記出力信号または前記入力信号は、バイフェーズマーク変調された信号を含む請求項６記載のインターフェース回路。
  8. 前記出力信号または前記入力信号は、当該出力信号の内容が暗号化されているか否かを示す暗号化情報を含む請求項５記載のインターフェース回路。
  9. 前記出力信号は、前記外部機器に対する制御信号を含む請求項５記載のインターフェース回路。
  10. 第１の出力信号を差動信号として伝送路を介して外部機器へ送信する第１の送信部と、
    前記伝送路上の信号に前記第１の出力信号の反転信号を加えることにより第１の入力信号を抽出する第１の抽出部と、
    双方向通信に対応する旨を示す双方向情報を含む第２の出力信号を同相信号として前記伝送路に重畳して前記外部機器へ送信する第２の送信部と、
    前記伝送路上の信号に前記第２の出力信号の反転信号を加えることにより第２の入力信号を抽出する第２の抽出部と
    を具備するインターフェース回路。
  11. 第１の出力信号を差動信号として伝送路を介して外部機器へ送信する第１の送信部と、
    前記伝送路上の信号に前記第１の出力信号の反転信号を加えることにより第１の入力信号を抽出する第１の抽出部と、
    第２の出力信号を同相信号として前記伝送路に重畳して前記外部機器へ送信する第２の送信部と、
    前記伝送路上の信号に前記第２の出力信号の反転信号を加えることにより第２の入力信号を抽出する第２の抽出部と
    を具備し、
    前記第２の送信部は、双方向通信に対応する旨を示す双方向情報が前記第２の入力信号に含まれている場合に限り前記第２の出力信号を送信する
    インターフェース回路。
JP2008124567A 2008-05-12 2008-05-12 インターフェース回路 Expired - Fee Related JP4752865B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2008124567A JP4752865B2 (ja) 2008-05-12 2008-05-12 インターフェース回路
EP09746592.6A EP2278748B1 (en) 2008-05-12 2009-05-12 Interface circuit
RU2009149435/09A RU2009149435A (ru) 2008-05-12 2009-05-12 Схема интерфейса
PCT/JP2009/058844 WO2009139386A1 (ja) 2008-05-12 2009-05-12 インターフェース回路
KR1020097025691A KR20110009608A (ko) 2008-05-12 2009-05-12 인터페이스 회로
BRPI0903903-1A BRPI0903903A2 (pt) 2008-05-12 2009-05-12 Circuito de interface
CN2009800005445A CN101743713B (zh) 2008-05-12 2009-05-12 接口电路
US12/452,636 US8711908B2 (en) 2008-05-12 2009-05-12 Interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008124567A JP4752865B2 (ja) 2008-05-12 2008-05-12 インターフェース回路

Publications (2)

Publication Number Publication Date
JP2009278152A true JP2009278152A (ja) 2009-11-26
JP4752865B2 JP4752865B2 (ja) 2011-08-17

Family

ID=41318753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008124567A Expired - Fee Related JP4752865B2 (ja) 2008-05-12 2008-05-12 インターフェース回路

Country Status (8)

Country Link
US (1) US8711908B2 (ja)
EP (1) EP2278748B1 (ja)
JP (1) JP4752865B2 (ja)
KR (1) KR20110009608A (ja)
CN (1) CN101743713B (ja)
BR (1) BRPI0903903A2 (ja)
RU (1) RU2009149435A (ja)
WO (1) WO2009139386A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013527643A (ja) * 2010-03-10 2013-06-27 ナショナル セミコンダクター コーポレーション 共通の導体ペアを介して同時双方向通信を提供するデータ信号トランシーバ回路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102065262B (zh) 2006-11-07 2013-04-03 索尼株式会社 电子装置和控制信息接收方法
JP4645717B2 (ja) 2008-09-26 2011-03-09 ソニー株式会社 インタフェース回路および映像装置
JP2011172156A (ja) * 2010-02-22 2011-09-01 Sony Corp コンテンツ再生システム、コンテンツ受信装置、音声再生装置、コンテンツ再生方法およびプログラム
US9654810B2 (en) 2010-07-23 2017-05-16 Lattice Semiconductor Corporation Mechanism for partial encryption of data streams
JP2013031087A (ja) * 2011-07-29 2013-02-07 D & M Holdings Inc コンテンツデータ伝送システム及びコンテンツデータ伝送方法
JP2013085224A (ja) * 2011-07-29 2013-05-09 D & M Holdings Inc コンテンツデータ伝送システム及びコンテンツデータ伝送方法
US8964979B2 (en) 2011-10-07 2015-02-24 Silicon Image, Inc. Identification and handling of data streams using coded preambles
TW201328079A (zh) * 2011-12-23 2013-07-01 Hon Hai Prec Ind Co Ltd 電視機轉接器
US9413985B2 (en) 2012-09-12 2016-08-09 Lattice Semiconductor Corporation Combining video and audio streams utilizing pixel repetition bandwidth
US10986070B2 (en) * 2014-09-29 2021-04-20 Sony Corporation Transmission apparatus, transmission method, reception apparatus, and reception method
CN106257435A (zh) * 2015-06-17 2016-12-28 深圳市创成微电子有限公司 一种spdif异步接收频率匹配解决方法
JP6863282B2 (ja) * 2015-07-10 2021-04-21 ソニーグループ株式会社 受信装置および受信方法
JP6797579B2 (ja) * 2016-07-04 2020-12-09 キヤノン株式会社 電子機器、電子機器の制御方法及びプログラム
EP3791420B1 (en) * 2018-05-06 2024-06-12 AES Global Holdings, Pte. Ltd. Deposition system to reduce crazing
JP7396300B2 (ja) * 2018-12-26 2023-12-12 ソニーグループ株式会社 送信装置、送信方法、受信装置および受信方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290051A (ja) * 1985-10-15 1987-04-24 Nec Corp デ−タ転送送受信回路
JP2002204272A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 信号伝送装置および信号伝送システム
JP2007311884A (ja) * 2006-05-16 2007-11-29 Sony Corp 通信システム、送信装置及び受信装置、通信方法、並びにプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485488A (en) * 1994-03-29 1996-01-16 Apple Computer, Inc. Circuit and method for twisted pair current source driver
JPH0823354A (ja) * 1994-07-06 1996-01-23 Hitachi Ltd 信号入出力装置
JP2760325B2 (ja) * 1995-09-22 1998-05-28 日本電気株式会社 加入者回路
US6738417B1 (en) * 1998-09-10 2004-05-18 Silicon Image, Inc. Method and apparatus for bidirectional data transfer between a digital display and a computer
US20040213170A1 (en) * 2003-04-22 2004-10-28 Gordon Bremer Extended-performance echo-canceled duplex (EP ECD) communication
JP2005151473A (ja) 2003-11-19 2005-06-09 Sony Corp ディジタル音声伝送システム並びにディジタル音声伝送装置及びその方法
US7292637B2 (en) * 2003-12-17 2007-11-06 Rambus Inc. Noise-tolerant signaling schemes supporting simplified timing and data recovery
GB2419265B (en) * 2004-10-18 2009-03-11 Wolfson Ltd Improved audio processing
JP4665486B2 (ja) * 2004-11-04 2011-04-06 パナソニック株式会社 音声信号遅延装置
JP4949816B2 (ja) * 2006-12-01 2012-06-13 ルネサスエレクトロニクス株式会社 双方向通信回路、双方向通信システム及び双方向通信回路の通信方法
US8363707B2 (en) * 2008-03-21 2013-01-29 Micron Technology, Inc. Mixed-mode signaling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290051A (ja) * 1985-10-15 1987-04-24 Nec Corp デ−タ転送送受信回路
JP2002204272A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 信号伝送装置および信号伝送システム
JP2007311884A (ja) * 2006-05-16 2007-11-29 Sony Corp 通信システム、送信装置及び受信装置、通信方法、並びにプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013527643A (ja) * 2010-03-10 2013-06-27 ナショナル セミコンダクター コーポレーション 共通の導体ペアを介して同時双方向通信を提供するデータ信号トランシーバ回路

Also Published As

Publication number Publication date
EP2278748A1 (en) 2011-01-26
RU2009149435A (ru) 2011-07-10
BRPI0903903A2 (pt) 2015-06-30
CN101743713B (zh) 2013-03-27
JP4752865B2 (ja) 2011-08-17
WO2009139386A1 (ja) 2009-11-19
US8711908B2 (en) 2014-04-29
KR20110009608A (ko) 2011-01-28
EP2278748A4 (en) 2014-08-20
EP2278748B1 (en) 2017-03-22
CN101743713A (zh) 2010-06-16
US20100118927A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
JP4752865B2 (ja) インターフェース回路
US10033553B2 (en) Interface circuit for transmitting and receiving digital signals between devices
US20110206355A1 (en) Content reproduction system, content receiving apparatus, sound reproduction apparatus, content reproduction method and program
JP6683276B2 (ja) インターフェース回路および情報処理システム
JP2010081434A (ja) インタフェース回路および映像装置
JP6863282B2 (ja) 受信装置および受信方法
JP6589875B2 (ja) 送信装置、送信方法、受信装置および受信方法
JP6809470B2 (ja) 送信装置、送信方法、受信装置および受信方法
JP4596087B2 (ja) インターフェース回路
WO2018061810A1 (ja) 送信装置、送信方法、受信装置および受信方法
JP6973402B2 (ja) 送信装置、送信方法、受信装置および受信方法
JP4596085B2 (ja) インターフェース回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4752865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees