JP4433298B2 - 多段構成半導体モジュール - Google Patents

多段構成半導体モジュール Download PDF

Info

Publication number
JP4433298B2
JP4433298B2 JP2004364570A JP2004364570A JP4433298B2 JP 4433298 B2 JP4433298 B2 JP 4433298B2 JP 2004364570 A JP2004364570 A JP 2004364570A JP 2004364570 A JP2004364570 A JP 2004364570A JP 4433298 B2 JP4433298 B2 JP 4433298B2
Authority
JP
Japan
Prior art keywords
embedded
conductors
semiconductor module
resin substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004364570A
Other languages
English (en)
Other versions
JP2006173387A (ja
Inventor
元昭 佐藤
毅 川端
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004364570A priority Critical patent/JP4433298B2/ja
Priority to KR1020050056232A priority patent/KR20060069229A/ko
Priority to US11/274,414 priority patent/US20060131715A1/en
Priority to CNB2005101271800A priority patent/CN100505242C/zh
Priority to TW094144285A priority patent/TW200623354A/zh
Publication of JP2006173387A publication Critical patent/JP2006173387A/ja
Priority to US11/594,760 priority patent/US7327021B2/en
Application granted granted Critical
Publication of JP4433298B2 publication Critical patent/JP4433298B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体チップを搭載した樹脂基板とシート部材とを交互に積層して立体的に構成した多段構成半導体モジュールに関する。
携帯電話やデジタルカメラ等の各種電子装置の小型化、高機能化の要請に伴い、電子部品、特に半導体チップを複数個積層し、それらを一体化してなる多段構成の半導体モジュールが提案されている。
このような積層型の半導体モジュールを簡便かつ安価に製造するための方法が従来から提案されている。
従来の半導体モジュールは、所定の配線回路を形成させたプリント基板と、プリント基板上に搭載された半導体チップと、半導体チップを収容可能な開口部が形成され、プリント基板の配線回路に接続可能な導電性バンプを有する層間部材とをひとまとまりとして積層したものである。そして、従来の半導体モジュールは、層間部材となる絶縁性基材の両面に保護フィルムを貼り付ける工程と、絶縁性基材の所定の位置にスルーホールを形成する工程と、スルーホールに導電性ペーストを充填して導電性バンプを形成する工程と、保護フィルムを剥離する工程と、絶縁性基材に半導体チップを収容可能な開口部を形成する工程と、絶縁性基材とプリント基板とを交互に積層して接着する工程とを含む方法によって製造される（例えば、特許文献１参照）。
この方法によれば、両面に保護フィルムを貼りつけた絶縁性基材の所定の位置にスルーホールを形成させ、このスルーホールに導電性ペーストを充填した後に、保護フィルムを剥離することにより、絶縁性基材の両面に突出した導電性バンプを形成することができる。この方法においては、絶縁性基材を貫通するスルーホールに導電性ペーストを充填するため、一方の開口が閉止されたビアホールの場合と比較して、充填の際に孔内に隙間が生じることを回避でき、接続信頼性を高めることができる。また、時間と手間を要する電解メッキを行う必要がないため、簡便かつ安価に半導体モジュールを製造することができる。
さらに、ＩＣカードや携帯電話等の電子機器の小型化に伴い、半導体モジュールの更なる高密度化と薄型化を実現するために、半導体チップが実装された回路基板と層間部材とを交互に積層し、加熱プレスすることによって作製された積層型の半導体モジュールも提案されている（例えば、特許文献２参照）。具体的には、半導体チップを予め実装しておいた回路基板と、半導体チップを収容可能な開口部を有する層間部材とを接着剤層を介して交互に積層し、その積層体を加熱プレスする。これにより、半導体チップを層間部材の開口部内に埋設し、層間部材に形成させた導体ポストを介して半導体チップ間の電気的接続をとることができる。この方法によれば、半導体チップ間の距離の短縮化を図り、配線抵抗やインダクタンスに起因する不具合を低減することができる。その結果、遅延なく電気信号を伝達することができ、配線基板の高密度化、高機能化および薄型化を図ることができる。
特開２００２−６４１７９号公報 特開２００３−２１８２７３号公報
近年、半導体チップを研磨して薄くする技術と、その薄い半導体チップを基板に歩留まりよく実装する技術が開発されてきており、多段に積層する場合の積層数はさらに増加する傾向にある。また、例えば、半導体メモリにおいては、メモリ容量の増加に伴ってチップ面積も大きくなってきている。面積の大きな半導体チップを多段に積層してモジュールとした場合、モジュールの反りが問題となる。また、モジュールの反りは、プリント基板の薄型化が進むほど大きくなる傾向にある。そのため、半導体チップを実装したプリント基板と層間部材とを多段に積層するためには、反りの発生を抑制することが重要となってきている。
一方、近年、電子装置の小型、薄型化を実現するために半導体チップや半導体モジュールの実装は、ＢＧＡ（ボール・グリッド・アレイ）方式等により行われることが多くなっている。このような実装方法においては、マザーボードと接続するために形成する半田ボールやバンプ電極の高さはあまり大きくできない。したがって、常温で反りがある場合や接合時の加熱で反りが発生する場合には、半導体モジュールをマザーボード上に実装することができなくなる。あるいは、反りの発生により部分的に実装不良が生じてしまうことがある。すなわち、半導体モジュールは、電気特性としては良品であっても、実装面では不良品となるという課題がある。なお、メモリを主体とするモジュールでは、例えばＤＲＡＭとＳＲＡＭとの混載やＤＲＡＭとフラッシュメモリとの混載、さらにはこれらを制御する制御用半導体素子の搭載も要求されている。従って、厚みや特性が異なる半導体チップを積層した場合の反りを抑制することも望まれている。
これに対し、上述した従来の方法では、同じ形状の半導体チップを実装した基板を積層する構成およびそのための方法のみが示されている。また、図面においても、混載構成や制御用半導体素子を搭載する構成は示されていない。すなわち、これらの先行例では、積層構成については開示しているが、積層した場合の半導体モジュールの反りを抑制することについては何ら示していない。
本発明は、反りの発生が抑制された多段構成の半導体モジュールを提供することを目的とする。
上記課題を解決するために、本発明の第１の多段構成半導体モジュールは、複数の第１の埋め込み導体を有し、上面上に半導体チップが実装された樹脂基板と、前記半導体チップを収納するための開口部が形成され、前記複数の第１の埋め込み導体と電気的に接続された複数の第２の埋め込み導体を有するシート部材とが交互に積層されてなる多段構成半導体モジュールであって、前記複数の第１の埋め込み導体は、前記半導体チップを実装するための実装領域を囲む領域に、内外に位置する複数の列に分けて配置され、前記複数の第１の埋め込み導体で構成された複数の列のうち外側の列を構成する第１の埋め込み導体の配置間隔は、内側の列を構成する第１の埋め込み導体の配置間隔よりも大きくなっている。
この構成により、半導体モジュールの製造時に樹脂基板に加わる加圧反発力を面内で均等にすることができるので、反りの発生を抑えることができる。そのため、本発明の半導体モジュールはマザーボード等に接続する際に接続不良を起こしにくくなっている。
特に、前記複数の第２の埋め込み導体は、前記開口部を囲む領域に、内外に位置する複数の列に分けて配置され、前記複数の第２の埋め込み導体で構成された複数の列のうち外側の列を構成する第２の埋め込み導体の配置間隔は、内側の列を構成する第２の埋め込み導体の配置間隔よりも大きくなっていることにより、第１の埋め込み導体と第２の埋め込み導体との接触面積を列ごとにほぼ等しくできる。このため、樹脂基板やシート部材の面内で生じる加圧反発力を均等化して反りの発生を抑えることができる。このため、マザーボードなどに実装する際の接続不良の発生を抑えることができるので、本発明の半導体モジュールは、従来よりも信頼性が向上している。また、樹脂基板上に実装された半導体チップに形成された半導体装置の電気特性のばらつきや第１の埋め込み導体と第２の埋め込み導体との間の接続抵抗のばらつきなどを小さくすることができる。
前記シート部材の樹脂コアの厚みは、少なくとも前記半導体チップよりも厚く、前記複数の第１の埋め込み導体および前記複数の第２の埋め込み導体は加圧により圧縮変形可能な導電性樹脂材料からなっていることが好ましい。
本発明の第２の多段構成半導体モジュールは、複数の第１の埋め込み導体を有し、上面上に半導体チップが実装された樹脂基板と、前記半導体チップを収納するための開口部が形成され、前記複数の第１の埋め込み導体と電気的に接続された複数の第２の埋め込み導体を有するシート部材とが交互に積層されてなる多段構成半導体モジュールであって、前記複数の第１の埋め込み導体は、前記半導体チップを実装するための実装領域を囲む領域に、内外に位置する複数の列に分けて配置され、前記複数の第１の埋め込み導体で構成された複数の列のうち互いに隣接する列を構成する第１の埋め込み導体間の最短距離は、内周側から外周側に向かうにつれ大きくなっている。
この構成により、製造時の樹脂基板に加わる加圧反発力を樹脂基板の面内で均一にすることができるので、反り量を小さくすることができる。また、上述の構成によれば、樹脂基板上に実装された半導体チップに形成された半導体装置の電気特性のばらつきや第１の埋め込み導体と第２の埋め込み導体との間の接続抵抗のばらつきなどを小さくすることができる。
前記複数の第２の埋め込み導体が、前記開口部を囲む領域に、内外に位置する複数の列に分けて配置され、前記複数の第２の埋め込み導体で構成された複数の列のうち互いに隣接する列を構成する第２の埋め込み導体間の最短距離が、内周側から外周側に向かうにつれ大きくなっていれば、製造時に樹脂基板およびシート部材に加わる加圧反発力を面内で均一にし、反り量を小さくすることができる。
本発明の第３の多段構成半導体モジュールは、複数の第１の埋め込み導体を有し、上面上に半導体チップが実装された樹脂基板と、前記半導体チップを収納するための開口部が形成され、前記複数の第１の埋め込み導体と電気的に接続された複数の第２の埋め込み導体を有するシート部材とが交互に積層されてなる多段構成半導体モジュールであって、前記複数の第１の埋め込み導体は、前記半導体チップを実装するための実装領域を囲む領域に配置され、前記複数の第１の埋め込み導体の各々の径は、前記実装領域との距離が近いほど大きくなっていることにより、製造時に樹脂基板に加わる加圧反発力を面内で均一にし、反り量を抑えることができる。
前記複数の第２の埋め込み導体は、前記開口部を囲む領域に配置され、前記複数の第２の埋め込み導体の各々の径は、前記開口部との距離が近いほど大きくなっていることにより、第１の埋め込み導体と第２の埋め込み導体との接触部分の面積を樹脂基板およびシート部材の面内でほぼ均一にすることができるので、反りの発生をより効果的に抑えることが可能となる。
特に、前記複数の第１の埋め込み導体は、前記半導体チップを実装するための実装領域を囲む領域に、内外に位置する複数の列に分けて配置され、前記複数の第２の埋め込み導体は、前記開口部を囲む領域に、内外に位置する複数の列に分けて配置され、前記複数の第１の埋め込み導体で構成された複数の列のうち内側の列を構成する第１の埋め込み導体の径は、外側の列を構成する第１の埋め込み導体の径より大きくなっており、前記複数の第２の埋め込み導体で構成された複数の列のうち内側の列を構成する第２の埋め込み導体の径は、外側の列を構成する第２の埋め込み導体の径より大きくなっていることが好ましい。
本発明の第４の多段構成半導体モジュールは、複数の第１の埋め込み導体を有し、上面上に半導体チップが実装された樹脂基板と、前記半導体チップを収納するための開口部が形成され、前記複数の第１の埋め込み導体と電気的に接続された複数の第２の埋め込み導体を有するシート部材とが交互に積層されてなる多段構成半導体モジュールであって、前記複数の第１の埋め込み導体は、前記半導体チップを実装するための実装領域を囲む領域に、内外に位置する複数の列に分けて配置され、前記複数の第１の埋め込み導体のうち、前記樹脂基板の対角線上に配置された第１の埋め込み導体の径は他の第１の埋め込み導体の径以上であり、且つ前記実装領域に近づくにつれて大きくなっている。
このように、樹脂基板の対角線上に配置された第１の埋め込み導体の径のみを変更するようにしても、反りの発生を抑制することができる。
この場合、前記複数の第２の埋め込み導体は、前記開口部を囲む領域に、内外に位置する複数の列に分けて配置され、前記複数の第２の埋め込み導体のうち、前記シート部材の対角線上に配置された第２の埋め込み導体の径は他の第２の埋め込み導体の径以上であり、且つ前記開口部に近づくにつれて大きくなっていればさらに好ましい。
また、本発明の各多段構成半導体モジュールにおいて、前記半導体チップが電源供給用端子と接地用端子とを有しており、前記樹脂基板の対角線上に配置された第１の埋め込み導体および前記シート部材の対角線上に配置された第２の埋め込み導体のうち、内周列に配置された第１の埋め込み導体および第２の埋め込み導体は前記接地用端子に接続され、外周列に配置された第１の埋め込み導体および第２の埋め込み導体は前記電源供給用端子に接続されていてもよい。この構成によれば、製造時に加熱および加圧された後でも、半導体チップ上に形成された半導体装置への電源供給および接地電位の供給を安定に行うことができる。
本発明の各多段構成半導体モジュールにおいて、前記樹脂基板は、前記実装領域上に形成され、前記半導体チップに接続される接続端子と、前記複数の第１の埋め込み導体のいずれかと前記接続端子とを接続する配線とをさらに有していることにより、樹脂基板上に半導体チップを実装した後、必要な電気的検査やバーンイン試験を行い、良品であることを確認してからモジュール化することができる。
本発明の各多段構成半導体モジュールにおいて、前記樹脂基板のうち最下段に配置された樹脂基板の裏面上に外部接続端子が形成されていることにより、本発明の多段構成半導体モジュールをマザーボードに実装することができる。外部接続端子としては、例えばバンプや半田ボールなどを用いることができる。なお、外部接続端子は最下段に配置された樹脂基板の裏面の一定領域に集中して形成されていてもよいし、裏面全体に形成されていてもよい。
本発明の各多段構成半導体モジュールにおいて、前記樹脂基板のうち最下段に配置された樹脂基板以外の樹脂基板上に実装された前記半導体チップには半導体記憶素子が形成されており、前記最下段に配置された樹脂基板上に実装された前記半導体チップには、前記半導体記憶素子を制御するための制御用半導体素子が形成されていてもよい。この構成により、半導体記憶素子に対する制御を含めたモジュールが実現でき、かつマザーボードに実装する場合に生じる接続不良の発生を大幅に低減できる。
本発明の多段構成半導体モジュールは、樹脂基板およびシート部材に設けられた埋め込み導体について配置間隔の変更やサイズの変更などを行うことによって、面内に生じる加圧反発力が均一化されており、モジュール全体および各樹脂基板および各シート部材に生じる反りを低減することができる。この結果、マザーボードに接続される端子数が増加しても信頼性よく実装でき、電子装置の高機能化と低コスト化に大きな効果を奏する。
（第１の実施形態）
本発明の第１の実施形態に係る多段構成の半導体モジュールについて、図１〜図３を参照して説明する。
図１は、本発明の各実施形態の半導体モジュール１の全体構成を示す概略斜視図であり、図２は、本発明の各実施形態の半導体モジュール１を図１に示すII−II線に沿って切断したときの断面図である。また、図３（ａ）、（ｃ）は、それぞれ本実施形態の半導体モジュール１に用いられる第１の樹脂基板３およびシート部材５を示す平面図である。また、図３（ｂ）は、第１の樹脂基板３をIIIb−IIIb線に沿って切断したときの断面図であり、（ｄ）は、シート部材５をIIId−IIId線に沿って切断したときの断面図である。なお、これらの図において、半導体モジュール各部の厚みや長さおよび形状等は図示しやすいものを示したため、実際の形状とは異なっている。また、埋め込み導体や外部接続用の外部接続端子の個数や形状も実際のものとは異なり、図示しやすい形状としている。これは、以下の実施形態でも同様とする。
図１、２に示すように、本実施形態の半導体モジュール１は、上面に半導体チップ２を実装した第１の樹脂基板３とシート部材５とを交互に積層することで形成されている。さらに、半導体モジュール１においては、最下段に用いる樹脂基板を他の樹脂基板より厚くするとともに裏面に外部接続端子を設けている。半導体モジュール１は、これら第１の樹脂基板３、第２の樹脂基板４およびシート部材５を積層し、加熱と加圧により一体化した構造を有している。なお、最下段の樹脂基板と他の樹脂基板とを区別するために、他の樹脂基板を第１の樹脂基板３、最下段の樹脂基板を第２の樹脂基板４として図示している。
また、図３（ａ）、（ｂ）に示すように、本実施形態の多段構成の半導体モジュール１に用いる第１の樹脂基板３は、第１の樹脂基材（第１の樹脂コア）８と、第１の樹脂基材８の中央領域に形成され、半導体チップ２と接続するための複数の半導体素子接続端子１１と、第１の樹脂基材８の周辺部に設けられ、第１の樹脂基材８を貫通する複数の第１の埋め込み導体７と、第１の埋め込み導体７の両端に設けられた接続用ランド１３と、所定の半導体素子接続端子１１および接続用ランド１３と第１の埋め込み導体７とを接続する複数の配線１２とを有している。
ここで、第１の埋め込み導体７の材料としては、導電性樹脂材料またはメッキ導体を用いる。
また、最下段に配置された第２の樹脂基板４は、第１の樹脂基板３と全体としては同様の構造であり、第１の樹脂基材８、半導体素子接続端子１１、第１の埋め込み導体７を有しているが、第１の樹脂基板３より厚いことが好ましく、かつマザーボードと接続するための外部接続端子であるランド上に半田ボール１６が形成されている。この半田ボール１６は、基板の裏面に所定間隔で形成されている。半導体モジュール１は、この半田ボール１６を用いてマザーボードに接合される。本実施形態の半導体モジュールの特徴は、第１の樹脂基板３および第２の樹脂基板４における第１の埋め込み導体７の配置および大きさを工夫していることにあるが、これについては後に詳述する。
半導体チップ２は、電極バンプ１７により第１の樹脂基板３および最下段に配置された第２の樹脂基板４の半導体素子接続端子１１に接続され、その周囲を封止樹脂１８により保護されている。この封止樹脂１８は半導体チップ２の回路形成面を外部環境から保護するとともに熱歪等を吸収する作用を有する。
さらに、図３（ｃ）、（ｄ）に示すように、シート部材５は、第２の樹脂基材（第２の樹脂コア）６と、第２の樹脂基材６の両面に形成された接着層１５と、第１の樹脂基板３の第１の埋め込み導体７と一致する位置に設けられ、導電性樹脂材料からなる第２の埋め込み導体９とを有しており、第２の樹脂基材６の中央領域には半導体チップ２を収容し得る開口部１０が形成されている。ただし、開口部１０はシート部材５の上面から裏面まで貫通していてもよい。また、シート部材５の厚さが半導体チップ２より厚く、且つ開口部１０が裏面側にのみ開口する半導体チップ２の高さ分の窪みであってもよい。また、開口部１０を設けずに、柔らかなシート部材５の下面に半導体チップ２が食い込むように積層される場合もある。
第２の埋め込み導体９は、第２の樹脂基材６を貫通するとともに、その両端が第２の樹脂基材６の表面から所定の高さだけ突き出た形状をしている。また、この第２の埋め込み導体９は積層前には半硬化状態であり、積層後の加圧と加熱により圧縮されて硬化するとともに、第１の樹脂基板３および第２の樹脂基板４の第１の埋め込み導体７とは主として機械的な接触により電気的接続を生じる。
先に触れたように、本実施形態の半導体モジュール１の特徴は、平面的にみて、複数の第１の埋め込み導体７が半導体チップ２を実装するための領域（以下、「実装領域」と称する）を囲む領域に、内外に位置する複数の列を形成し、内周の列より外周の列の方が第１の埋め込み導体７間の間隔が大きくなるよう配置されていることにある。さらに、第２の埋め込み導体９も第１の埋め込み導体７との接続をとるために開口部１０を囲む複数の列状に配置されており、第２の埋め込み導体９の配置間隔も内周列より外周列の方が大きくなっている。また、第１の埋め込み導体７および第２の埋め込み導体９は平面的にみて共に左右対称および上下対称に配置されている。
図３に示す例では、内周側からみて一列目の第１の埋め込み導体７または第２の埋め込み導体９の配置間隔をＤ、二列目の第１の埋め込み導体７または第２の埋め込み導体９の配置間隔をＣ、三列目の第１の埋め込み導体７または第２の埋め込み導体９の配置間隔をＢとすると、Ｂ＞Ｃ＞Ｄとなっている。これにより、内周列と外周列で埋め込み導体数を等しくすることができる。
本実施形態のような多段構成の半導体モジュールは、半導体チップを実装した樹脂基板と両面に接着層を有するシート部材とを交互に積層した後に最上段および最下段から加熱および加圧して樹脂基板とシート部材とを接着させる。この加圧および加熱処理によって第１の埋め込み導体と第２の埋め込み導体とを物理的に接触させる。従来の半導体モジュールにおいては、第１の埋め込み導体７および第２の埋め込み導体９の配置が特に考慮されていなかったため、加圧時に樹脂基板やシート部材の面内で不均衡な加圧反発力が生じ、半導体モジュール内で反りやうねりが生じることがあった。これに対し、本実施形態の半導体モジュールでは、樹脂基板やシート部材の面内で加圧反発力が均等に加わるため、反りやうねりの発生を抑えることができる。
また、本実施形態の半導体モジュール１において第２の樹脂基板４を除く第１の樹脂基板３とシート部材５とが複数回交互に積層されている場合、最下段に配置された第２の樹脂基板４を除く第１の樹脂基板３の厚み、およびシート部材５の厚みをそれぞれ均一にすることで、各樹脂基板および各シート部材の反りをさらに小さくすることができる。
なお、第１の樹脂基板３および第２の樹脂基板４を構成する第１の樹脂基材８、シート部材５を構成する第２の樹脂基材６は、ガラスエポキシ樹脂やアラミド樹脂等の同一の材料を使用してもよいが、第１の樹脂基材８として例えばガラスエポキシ樹脂を用い、第２の樹脂基材６としては、例えばアラミド樹脂を用いる等、異なる材料を用いてもよい。なお、第１の樹脂基板３および第２の樹脂基板４とシート部材５の平面的な外形寸法は互いに同一とする。
また、本実施形態の多段構成の半導体モジュール１についての各構成部材の主要部の形状の一例を下記に示す。
半導体モジュール全体の形状は例えば直方体であって、半導体チップ２の厚みは３０μｍ以上１５０μｍ以下が好ましい。また、第１の樹脂基板３の厚みは６０μｍ以上２００μｍ以下、第１の埋め込み導体７の径は１５０μｍ以上５００μｍ以下で、そのピッチは３００μｍ以上７５０μｍ以下の範囲で適宜設計する。
また、第２の樹脂基板４の厚みは１００μｍ以上３００μｍ以下の範囲とし、少なくとも第１の樹脂基板３より厚くする。なお、第１の埋め込み導体７の径とピッチは第１の樹脂基板３と同様にする。
シート部材５の構成部材である第２の樹脂基材６の厚みは４５μｍ以上２００μｍ以下とし、この両面に１０μｍ以上１００μｍ以下の厚みを有する接着層を設ける。なお、第２の埋め込み導体９の径とピッチは第１の樹脂基板３と同様にする。これらの範囲を基本にして設計すれば、本実施形態の多段構成の半導体モジュール１を実現できる。
上述した本実施形態の多段構成の半導体モジュール１の構造によれば、第１の樹脂基板３および第２の樹脂基板４については、半導体チップ２を実装後必要な電気検査とバーンイン試験を行い良品のみを用いることができる。第１の樹脂基板３、第２の樹脂基板４およびシート部材５の積層後は、シート部材５の第２の埋め込み導体９が加圧・加熱により圧縮され、硬化するので、第１の埋め込み導体７との電気的接続と第２の埋め込み導体９の低抵抗化を同時に実現できる。さらに、加圧しても半導体チップ２に対して不均衡な荷重が加わらないので、半導体チップ２および半導体チップ２と樹脂基板との接続部で不良が発生することがない。また、半導体チップ２の厚みよりもシート部材５の厚みの方が厚いので、半導体チップ２に対して荷重は加わらない。そして、最下段に配置された第２の樹脂基板４をその他の第１の樹脂基板３よりも厚くしておけば、半導体モジュールの反り量を小さくすることができる。
この結果、半田ボール１６を使用したマザーボードへの実装において不良が発生しにくくなるので、低コストで高い信頼性を実現することができる。
（第２の実施形態）
本発明の第２の実施形態に係る多段構成の半導体モジュールについて、図１、図２、図４を参照して説明する。図４（ａ）、（ｃ）は、それぞれ本実施形態の半導体モジュール１に用いられる第１の樹脂基板３およびシート部材５を示す平面図である。また、図４（ｂ）は、第１の樹脂基板３をIVb−IVb線に沿って切断したときの断面図であり、（ｄ）は、シート部材５をIVd−IVd線に沿って切断したときの断面図である。
本実施形態の半導体モジュールは、図１、図２に示すように、第１の埋め込み導体７および第２の埋め込み導体９の配置以外は第１の実施形態の半導体モジュールと同じであるので、同一部分の説明は省略する。
図４（ａ）に示すように、本実施形態の第１の樹脂基板３および第２の樹脂基板４において、第１の埋め込み導体７は基本的に左右対称および上下対称に配置されている。また、第１の埋め込み導体７は半導体チップ２の実装領域を囲む複数の列を形成している。そして、各列の第１の埋め込み導体７の配置間隔Ｆが互いに同一であるとともに、ある列の第１の埋め込み導体７と１つ外側の列の第１の埋め込み導体７との間隔が、内周から外周に向かうほど大きくなっている。ここで、ある列の第１の埋め込み導体７と１つ外側の列の第１の埋め込み導体７との間隔（最短の間隔）のことを以後「オフセット寸法」と呼ぶ。図４（ａ）に示す例では、「内周側のオフセット寸法Ｈ」＞「外周側のオフセット寸法Ｇ」となっている。なお、各第１の埋め込み導体７の径は等しくなっている。
これと同様に、第２の埋め込み導体９も、シート部材５のうち開口部１０を囲む領域に、内外に配置された複数の列を形成している。そして、各列の第２の埋め込み導体９の配置間隔Ｆが同一であるとともに、内周側のオフセット寸法よりも外周側のオフセット寸法の方が大きくなっている。
以上の配置により、外周列の埋め込み導体数を外周列よりも内側にある内周列の埋め込み導体数の合計と等しくすることができる。また、埋め込み導体をシート部材５および樹脂基板３の中心部近傍と外周部とに隔たらせて配置し、中心部近傍に配置された埋め込み導体の面積と外周部に配置された埋め込み導体の面積とを均等にすることができる。このため、本実施形態の半導体モジュールにおいては、樹脂基板やシート部材に加わる加圧反発力が均等化されるので、製造工程において加熱および加圧された場合にも反りやうねりが生じにくくなっている。そのため、本実施形態の半導体モジュールはマザーボードとの接続を良好にとることが可能となる。特に、本実施形態の配置によれば、第１の実施形態の配置に比べて複数の内周列を構成する埋め込み導体数を多くすることができるので、半導体モジュールを加圧接着させる際にモジュール内部に加わる圧力を十分に強くすることができる。
なお、本実施形態の半導体モジュールにおいては、第１の埋め込み導体７および第２の埋め込み導体９が３列（３周）に分けて配置される例を示したが、第１の埋め込み導体７および第２の埋め込み導体９は、４列以上に分けて配置されていてもよい。この場合、最外周の列と最内周の列の中間位置より内側にある列を内周列、外側にある列を外周列として扱い、外周列を構成する埋め込み導体数と内周列を構成する埋め込み導体数とをほぼ等しくすればよい。
（第３の実施形態）
本発明の第３の実施形態に係る多段構成の半導体モジュールについて、図１、図２、図５を参照して説明する。図５（ａ）、（ｃ）は、それぞれ本実施形態の半導体モジュール１に用いられる第１の樹脂基板３およびシート部材５を示す平面図である。また、図５（ｂ）は、第１の樹脂基板３をVb−Vb線に沿って切断したときの断面図であり、（ｄ）は、シート部材５をVd−Vd線に沿って切断したときの断面図である。
本実施形態の半導体モジュールは、図１、図２に示すように、第１の埋め込み導体７および第２の埋め込み導体９の配置および径以外は第１の実施形態の半導体モジュールと同じであるので、同一部分の説明は省略する。
図５（ａ）に示すように、本実施形態の第１の樹脂基板３および第２の樹脂基板４において、第１の埋め込み導体７は基本的に左右対称および上下対称に配置されている。また、第１の埋め込み導体７は半導体チップ２の実装領域を囲む領域に、内外に配置された複数の列を形成している。そして、各列の第１の埋め込み導体７の配置間隔Ｌは互いに同一であるとともに、第１の埋め込み導体７の直径寸法が外周列から内周列に向かうにつれて大きくなっている。図５（ａ）、（ｂ）に示す例では、直径寸法がＯ＞Ｎ＞Ｍとなる配置となっている。
また、図５（ｃ）に示すように、第２の埋め込み導体９も、開口部１０を囲む領域に、内外に配置された複数の列を形成している。そして、各列の第２の埋め込み導体９の配置間隔Ｌが同一であるとともに、第２の埋め込み導体９の直径寸法が外周列から内周列に向かうにつれて大きくなっている。
このような構成により、本実施形態の半導体モジュールでは、内周列と外周列の埋め込み導体の平面面積の合計値をほぼ等しくすることができる。従って、本実施形態の半導体モジュールにおいては、加圧および加熱時に樹脂基板やシート部材に加わる加圧反発力が均等化され、製造工程において加熱および加圧された場合にも反りやうねりが生じにくくなっている。そのため、本実施形態の半導体モジュールは半田ボール１６等を介したマザーボードとの接続において接続不良を起こしにくくなっており、信頼性が大幅に向上している。
なお、本実施形態の半導体モジュールに用いられる第１の樹脂基板３および第２の樹脂基板４において、第１の埋め込み導体７は必ずしも列状に配置されている必要はなく、実装領域を囲む第１の埋め込み導体７の径が樹脂基板の中央部に近づくほど大きくなっていればよい。ただし、列状にして外周列を構成する埋め込み導体の合計面積を内周列を構成する埋め込み導体の合計面積とほぼ等しくする方が、反りを抑える効果が大きいので好ましい。これは、第２の埋め込み導体９についても同様である。
（第４の実施形態）
本発明の第４の実施形態に係る多段構成の半導体モジュールについて、図１、図２、図６を参照して説明する。図６（ａ）、（ｃ）は、それぞれ本実施形態の半導体モジュール１に用いられる第１の樹脂基板３およびシート部材５を示す平面図である。また、図６（ｂ）は、第１の樹脂基板３をVIb−VIb線に沿って切断したときの断面図であり、（ｄ）は、シート部材５をVId−VId線に沿って切断したときの断面図である。
本実施形態の半導体モジュールは、図１、図２に示すように、第１の埋め込み導体７および第２の埋め込み導体９の配置および径以外は第１の実施形態の半導体モジュールと同じであるので、同一部分の説明は省略する。
図６（ａ）に示すように、本実施形態の第１の樹脂基板３および第２の樹脂基板４において、第１の埋め込み導体７は基本的に左右対称および上下対称に配置されている。また、第１の埋め込み導体７は半導体チップ２の実装領域を囲む領域に、内外に配置された複数の列を形成している。そして、各列の第１の埋め込み導体７の配置間隔Ｑは互いに同一であるとともに、樹脂基板の対角線上に位置する第１の埋め込み導体７の直径寸法が外周列から内周列に向かうにつれて大きくなっている。その他の第１の埋め込み導体７の直径寸法は最外周のコーナー部分に位置する第１の埋め込み導体７の直径寸法と同じである。図６（ａ）、（ｂ）に示す例では、直径寸法がＴ＞Ｓ＞Ｒとなっている。
また、図６（ｃ）に示すように、第２の埋め込み導体９も、開口部１０を囲む領域に、内外に配置された複数の列を形成している。そして、各列の第２の埋め込み導体９の配置間隔Ｑが同一であるとともに、シート部材５の対角線上に位置する第２の埋め込み導体９の直径寸法が外周列から内周列に向かうにつれて大きくなっている。その他の第２の埋め込み導体９の直径寸法は最外周のコーナー部分に位置する第２の埋め込み導体９の直径寸法と同じである。
なお、第１の樹脂基板３、第２の樹脂基板４およびシート部材５が四辺形以外の場合には、列の一部の埋め込み導体の径を左右対称および上下対称になるように大きくする。
以上の構成により、内周列を構成する埋め込み導体の平面面積の合計と外周列を構成する埋め込み導体の平面面積の合計とを均等にすることができる。従って、本実施形態の半導体モジュールにおいては、加熱および加圧時に樹脂基板やシート部材に加わる加圧反発力が均等化されている。そのため、本実施形態の半導体モジュールは半田ボール１６等を介したマザーボードとの接続において接続不良を起こしにくくなっており、信頼性が大幅に向上している。
（第５の実施形態）
本発明の第５の実施形態に係る多段構成の半導体モジュールについて、図１、図２、図６を参照して説明する。本実施形態の半導体モジュール１の構成は、第４の実施形態の半導体モジュールと同一であるが、樹脂基板またはシート部材の対角線上に配置された埋め込み導体の接続先のみが異なっている。
具体的には、図６（ａ）、（ｂ）に示すように３つの列に属する第１の埋め込み導体７の直径寸法がＴ＞Ｓ＞Ｒとなっている場合、Ｒの直径を有する外周列内の第１の埋め込み導体７が半導体チップ２の電源端子に接続され、ＴおよびＳの直径を有する内周列内の第１の埋め込み導体７は半導体チップ２のグランド端子（ＧＮＤ端子）に接続されている。
この構成により、加熱および加圧時に樹脂基板やシート部材に加わる加圧反発力が均等化され、加圧反発力を受けても電源供給および接地電位の供給を安定して行うことができる。そのため、半導体モジュールの信頼性が従来よりも向上している。
（第６の実施形態）
本発明の第６の実施形態に係る多段構成の半導体モジュールについて、図７を参照して説明する。図７（ａ）、（ｂ）は、本実施形態の半導体モジュールのうち半導体チップが搭載された第１の樹脂基板を示す平面図および断面図である。
図７（ａ）、（ｂ）に示すように、本実施形態の半導体モジュール用の第１の樹脂基板３および第２の樹脂基板４は、半導体チップ２を実装するための実装領域が形成され、実装領域以外の領域に設けられた第１の埋め込み導体７と、実装領域に設けられた半導体素子接続端子１１と、第１の埋め込み導体７と半導体素子接続端子１１とを接続する配線１２とを有している。このように、第１の埋め込み導体７を形成する領域と半導体チップ２を実装するための領域とを分離することで、モジュールの多段構成化に必要な半導体素子接続端子１１を基板の外周列、内周列に分散させる事ができる。この構成により、加熱および加圧された場合に加圧反発力バラツキを抑止する基板設計が可能となる。
（第７の実施形態）
図８は、本発明の各実施形態に係る半導体モジュールを分解して示す断面図である。ここでは、第１〜６の各実施形態の半導体モジュールの構成を分かりやすく示している。ただし、第１〜６の実施形態の半導体モジュールにおいては、半導体チップ２ａ、２ｂ、２ｃ、２ｄは共に同一の半導体チップである。
ここで示す半導体モジュールにおいて、最下段に配置された第２の樹脂基板４には、制御用の半導体チップ２ｄを実装する面と反対側の面上に外部機器と接続するための複数の接続用ランド１３と半田ボール１６が形成されており、多段構成化と外部機器への実装化の両方の機能を兼ね備えている。
この構成により、本発明の各実施形態に係る半導体モジュールは、半田ボール１６などの外部接続端子によってマザーボード上に実装することが可能になる。
（第８の実施形態）
本発明の第８実施形態に係る多段構成の半導体モジュールについて、図８を参照して説明する。
本実施形態の半導体モジュールでは、第１の樹脂基板３ａ、３ｂ、３ｃ上に半導体記憶素子が形成された半導体チップ２ａ、２ｂ、２ｃがそれぞれ実装されている。さらに、第２の樹脂基板４の上には半導体記憶素子を制御するための制御用半導体素子が形成された半導体チップ２ｄが実装されている。
この構成により、製品等の外部基板へと導通する信号端子を最大限に多く取り出すことができると共に、検査の不必要な記憶素子の信号系をモジュール内で閉じる事が容易となり高密度実装が可能となる。
本発明の多段構成半導体モジュールは、製造工程で反りの発生が抑制され、マザーボードに対して歩留まりよく接合でき、携帯電話やデジタルカメラ等の各種電子装置の小型化、高機能化に対して有用である。
本発明の各実施形態の半導体モジュールの全体構成を示す概略斜視図である。 本発明の各実施形態の半導体モジュールを図１に示すII−II線に沿って切断したときの断面図である。 （ａ）、（ｃ）は、それぞれ本実施形態の半導体モジュールに用いられる第１の樹脂基板およびシート部材を示す平面図であり、（ｂ）は、第１の樹脂基板をIIIb−IIIb線に沿って切断したときの断面図であり、（ｄ）は、シート部材をIIId−IIId線に沿って切断したときの断面図である。 （ａ）、（ｃ）は、それぞれ第２の実施形態に係る半導体モジュールに用いられる第１の樹脂基板およびシート部材を示す平面図であり、（ｂ）は、第１の樹脂基板をIVb−IVb線に沿って切断したときの断面図であり、（ｄ）は、シート部材をIVd−IVd線に沿って切断したときの断面図である。 （ａ）、（ｃ）は、それぞれ第３の実施形態に係る半導体モジュールに用いられる第１の樹脂基板およびシート部材を示す平面図であり、（ｂ）は、第１の樹脂基板をVb−Vb線に沿って切断したときの断面図であり、（ｄ）は、シート部材をVd−Vd線に沿って切断したときの断面図である。 （ａ）、（ｃ）は、それぞれ第４、第５の実施形態に係る半導体モジュールに用いられる第１の樹脂基板およびシート部材を示す平面図であり、（ｂ）は、第１の樹脂基板をVIb−VIb線に沿って切断したときの断面図であり、（ｄ）は、シート部材をVId−VId線に沿って切断したときの断面図である。 （ａ）、（ｂ）は、第６の実施形態に係る半導体モジュールのうち半導体チップが搭載された第１の樹脂基板を示す平面図および断面図である。 本発明の第７、第８の実施形態に係る半導体モジュールを分解して示す断面図である。
符号の説明
１ 半導体モジュール
２、２ａ、２ｂ、２ｃ、２ｄ 半導体チップ
３ 第１の樹脂基板
４ 第２の樹脂基板
５ シート部材
６ 第２の樹脂基材
７ 第１の埋め込み導体
８ 第１の樹脂基材
９ 第２の埋め込み導体
１０ 開口部
１１ 半導体素子接続端子
１２ 配線
１３ 接続用ランド
１５ 接着層
１６ 半田ボール
１７ 電極バンプ
１８ 封止樹脂
１９ 最下層基板ビア

Claims (6)

  1. 複数の第１の埋め込み導体を有し、上面上に半導体チップが実装された樹脂基板と、前記半導体チップを収納するための開口部が形成され、前記複数の第１の埋め込み導体と電気的に接続された複数の第２の埋め込み導体を有するシート部材とが交互に積層されてなる多段構成半導体モジュールであって、
    前記複数の第１の埋め込み導体は、前記半導体チップを実装するための実装領域を囲む領域に配置され、
    前記複数の第１の埋め込み導体の各々の径は、前記実装領域との距離が近いほど大きくなっていることを特徴とする多段構成半導体モジュール。
  2. 前記複数の第２の埋め込み導体は、前記開口部を囲む領域に配置され、
    前記複数の第２の埋め込み導体の各々の径は、前記開口部との距離が近いほど大きくなっていることを特徴とする請求項１に記載の多段構成半導体モジュール。
  3. 前記複数の第１の埋め込み導体は、前記半導体チップを実装するための実装領域を囲む領域に、内外に位置する複数の列に分けて配置され、
    前記複数の第２の埋め込み導体は、前記開口部を囲む領域に、内外に位置する複数の列に分けて配置され、
    前記複数の第１の埋め込み導体で構成された複数の列のうち内側の列を構成する第１の埋め込み導体の径は、外側の列を構成する第１の埋め込み導体の径より大きくなっており、
    前記複数の第２の埋め込み導体で構成された複数の列のうち内側の列を構成する第２の埋め込み導体の径は、外側の列を構成する第２の埋め込み導体の径より大きくなっていることを特徴とする請求項２に記載の多段構成半導体モジュール。
  4. 複数の第１の埋め込み導体を有し、上面上に半導体チップが実装された樹脂基板と、前記半導体チップを収納するための開口部が形成され、前記複数の第１の埋め込み導体と電気的に接続された複数の第２の埋め込み導体を有するシート部材とが交互に積層されてなる多段構成半導体モジュールであって、
    前記複数の第１の埋め込み導体は、前記半導体チップを実装するための実装領域を囲む領域に、内外に位置する複数の列に分けて配置され、
    前記複数の第１の埋め込み導体のうち、前記樹脂基板の対角線上に配置された第１の埋め込み導体の径は他の第１の埋め込み導体の径以上であり、且つ前記実装領域に近づくにつれて大きくなっていることを特徴とする多段構成半導体モジュール。
  5. 前記複数の第２の埋め込み導体は、前記開口部を囲む領域に、内外に位置する複数の列に分けて配置され、
    前記複数の第２の埋め込み導体のうち、前記シート部材の対角線上に配置された第２の埋め込み導体の径は他の第２の埋め込み導体の径以上であり、且つ前記開口部に近づくにつれて大きくなっていることを特徴とする請求項４に記載の多段構成半導体モジュール。
  6. 前記半導体チップは電源供給用端子と接地用端子とを有しており、
    前記樹脂基板の対角線上に配置された第１の埋め込み導体および前記シート部材の対角線上に配置された第２の埋め込み導体のうち、内周列に配置された第１の埋め込み導体および第２の埋め込み導体は前記接地用端子に接続され、外周列に配置された第１の埋め込み導体および第２の埋め込み導体は前記電源供給用端子に接続されていることを特徴とする請求項５に記載の多段構成半導体モジュール。
JP2004364570A 2004-12-16 2004-12-16 多段構成半導体モジュール Expired - Fee Related JP4433298B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004364570A JP4433298B2 (ja) 2004-12-16 2004-12-16 多段構成半導体モジュール
KR1020050056232A KR20060069229A (ko) 2004-12-16 2005-06-28 다단구성 반도체모듈
US11/274,414 US20060131715A1 (en) 2004-12-16 2005-11-16 Multi-level semiconductor module
CNB2005101271800A CN100505242C (zh) 2004-12-16 2005-11-30 多层构成半导体微型组件
TW094144285A TW200623354A (en) 2004-12-16 2005-12-14 Multi-level semiconductor module
US11/594,760 US7327021B2 (en) 2004-12-16 2006-11-09 Multi-level semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004364570A JP4433298B2 (ja) 2004-12-16 2004-12-16 多段構成半導体モジュール

Publications (2)

Publication Number Publication Date
JP2006173387A JP2006173387A (ja) 2006-06-29
JP4433298B2 true JP4433298B2 (ja) 2010-03-17

Family

ID=36594631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004364570A Expired - Fee Related JP4433298B2 (ja) 2004-12-16 2004-12-16 多段構成半導体モジュール

Country Status (5)

Country Link
US (2) US20060131715A1 (ja)
JP (1) JP4433298B2 (ja)
KR (1) KR20060069229A (ja)
CN (1) CN100505242C (ja)
TW (1) TW200623354A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
JP4504798B2 (ja) * 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP4880218B2 (ja) * 2004-12-22 2012-02-22 三洋電機株式会社 回路装置
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
TW200743035A (en) * 2006-05-09 2007-11-16 Siliconware Precision Industries Co Ltd Circuit card module and method for fabricating the same
US8581380B2 (en) * 2006-07-10 2013-11-12 Stats Chippac Ltd. Integrated circuit packaging system with ultra-thin die
JP4843515B2 (ja) * 2007-02-01 2011-12-21 パナソニック株式会社 半導体チップの積層構造
US8134235B2 (en) 2007-04-23 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional semiconductor device
JP2008306105A (ja) * 2007-06-11 2008-12-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
US8053900B2 (en) * 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
EP2405727A1 (en) * 2009-04-02 2012-01-11 Panasonic Corporation Manufacturing method for circuit board, and circuit board
JP5340789B2 (ja) * 2009-04-06 2013-11-13 新光電気工業株式会社 電子装置及びその製造方法
KR101665556B1 (ko) 2009-11-19 2016-10-13 삼성전자 주식회사 멀티 피치 볼 랜드를 갖는 반도체 패키지
KR102161173B1 (ko) * 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9589936B2 (en) * 2014-11-20 2017-03-07 Apple Inc. 3D integration of fanout wafer level packages
JP6517629B2 (ja) * 2015-08-20 2019-05-22 株式会社東芝 平面型アンテナ装置
CN109285825B (zh) * 2017-07-21 2021-02-05 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
US10686105B2 (en) * 2018-06-18 2020-06-16 Advanced Semiconductor Engineering, Inc. Optical package device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
JP3610661B2 (ja) * 1996-02-21 2005-01-19 株式会社日立製作所 三次元積層モジュール
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP2001068617A (ja) * 1999-08-27 2001-03-16 Toshiba Corp 半導体装置
US6285560B1 (en) * 1999-09-20 2001-09-04 Texas Instruments Incorporated Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP4365515B2 (ja) 2000-08-21 2009-11-18 イビデン株式会社 半導体モジュールの製造方法
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
JP4746770B2 (ja) * 2001-06-19 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
US20030042587A1 (en) * 2001-08-31 2003-03-06 Tsung-Jen Lee IC packaging and manufacturing methods
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置
JP4022405B2 (ja) 2002-01-23 2007-12-19 イビデン株式会社 半導体チップ実装用回路基板
JP2003234431A (ja) * 2002-02-08 2003-08-22 Ibiden Co Ltd 半導体チップ実装回路基板とその製造方法および多層化回路基板
JP2004186494A (ja) * 2002-12-04 2004-07-02 Toshiba Corp 積層型半導体装置の製造方法

Also Published As

Publication number Publication date
US7327021B2 (en) 2008-02-05
CN1790706A (zh) 2006-06-21
US20070057358A1 (en) 2007-03-15
JP2006173387A (ja) 2006-06-29
TW200623354A (en) 2006-07-01
CN100505242C (zh) 2009-06-24
US20060131715A1 (en) 2006-06-22
KR20060069229A (ko) 2006-06-21

Similar Documents

Publication Publication Date Title
JP4433298B2 (ja) 多段構成半導体モジュール
JP4504798B2 (ja) 多段構成半導体モジュール
KR100602106B1 (ko) 반도체장치
US7638362B2 (en) Memory module with improved mechanical strength of chips
JP5222509B2 (ja) 半導体装置
US7514770B2 (en) Stack structure of carrier board embedded with semiconductor components and method for fabricating the same
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
KR20060064518A (ko) 반도체적층모듈과 그 제조방법
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
US10262930B2 (en) Interposer and method for manufacturing interposer
KR100791576B1 (ko) 볼 그리드 어레이 유형의 적층 패키지
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
US20100055834A1 (en) Semiconductor device manufacturing method
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP2006339293A (ja) 回路モジュール
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
JP2016063002A (ja) 半導体装置およびその製造方法
JP2010056121A (ja) 積層型半導体装置
JP2008277571A (ja) 半導体パッケージ
JP2005236072A (ja) 積層半導体装置
CN105590920B (zh) 半导体封装
KR20220016337A (ko) 양면 실장 반도체 소자 패키지 및 제조 방법
CN117810092A (zh) 封装结构及其制造方法
JP2006080258A (ja) 半導体装置
KR20060015919A (ko) 박리 방지용 홀더를 갖는 적층형 반도체 칩 패키지와 그를포함하는 반도체 모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees