JP2003234431A - 半導体チップ実装回路基板とその製造方法および多層化回路基板 - Google Patents

半導体チップ実装回路基板とその製造方法および多層化回路基板

Info

Publication number
JP2003234431A
JP2003234431A JP2002032710A JP2002032710A JP2003234431A JP 2003234431 A JP2003234431 A JP 2003234431A JP 2002032710 A JP2002032710 A JP 2002032710A JP 2002032710 A JP2002032710 A JP 2002032710A JP 2003234431 A JP2003234431 A JP 2003234431A
Authority
JP
Japan
Prior art keywords
circuit board
base material
semiconductor chip
conductive
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002032710A
Other languages
English (en)
Inventor
Seiji Shirai
誠二 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2002032710A priority Critical patent/JP2003234431A/ja
Publication of JP2003234431A publication Critical patent/JP2003234431A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 隣接する回路基板間に半導体チップを埋設す
ることによって、半導体チップ間の距離の短縮化を図
り、配線の抵抗やインダクタンスに起因する不具合をな
くして、高速で遅延なく電気信号を伝達すること。 【解決手段】 絶縁性樹脂基材の一面側に、ほぼ中央部
に半導体チップが第１の導電性バンプを介して表面実装
された導体回路を含み、その導体回路は、第１の導電性
バンプから絶縁性樹脂基材の周辺部に向けて延設され、
絶縁性樹脂基材の他面側には、導体回路に達するバイア
ホールが設けられ、そのバイアホールの真上に他の回路
基板に電気的に接続される第２の導電性バンプが形成さ
れてなる半導体チップ実装回路基板とその製造方法なら
びに半導体チップ実装回路基板を他の片面回路基板と積
層した多層化回路基板を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁性樹脂基材上
に設けた導体回路にＩＣチップ等の半導体チップを実装
するのに好適な回路基板とその実装回路基板の製造方法
ならびに半導体チップを実装した回路基板を積層してな
る多層化回路基板に関する。
【０００２】
【従来の技術】最近、プリント配線板の高密度化や高機
能化の要求に応えるべく基板内に半導体チップを埋め込
む技術が提案されている。例えば、特開平１０−２５６
４２９号には、セラミック基板内に半導体チップを埋め
込んだパッケージが開示されている。そのようなパッケ
ージは、セラミック基板に形成された凹部内に半導体チ
ップを埋設し、その半導体チップをフリップチップ実装
によって基板上に設けた導体回路と接続したＢＧＡ構造
を有しており、それによって、半導体チップからの放熱
性の向上を図り、さらに狭ピッチ配線への対応等を図る
ことができる旨が記載されている。
【０００３】しかしながら、上記従来技術によるパッケ
ージ基板においては、半導体チップから外部への電気的
接続を行う配線の引き出しが基板だけで行うものである
ため、そのような基板を積層させることは困難である。
仮に、積層させるとしても、半導体チップが埋設された
基板と、それに積層させる基板の構造が基本的に異なる
ために、半導体チップから引き出された配線と積層させ
る基板との接続が極めて困難である。
【０００４】そもそも、上記従来技術による半導体チッ
プが埋設されたセラミック基板は、パッケージ基板とし
て使用され、微細ピッチで形成された半導体チップ側の
端子からプリント基板への接続を行うためのものであ
る。引き出された配線は、半田ボール（ＢＧＡ）やピン
（ＰＧＡ）を経て、外部基板への電気的接続が行われる
ものであり、それ故に、そのような基板を積層させるこ
との認識がなく、さらに基板を積層して半導体チップの
積層を可能とする構造ではない。したがって、仮に、積
層したとしても、基板と基板の接続において剥離などを
引き起こし、電気的接続性や信頼性が低下してしまうと
いう問題があった。
【０００５】本発明は、従来技術が抱える上記問題点に
鑑みてなされたものであり、その主たる目的は、半導体
チップとの電気的接続を確実に行うことができるととも
に、半導体チップから引き出された配線をさらに積層化
することができるような構造を有する半導体チップ実装
用の回路基板を提供することにある。本発明の他の目的
は、半導体チップ実装用の回路基板の製造方法を提案す
ることにある。本発明のさらに他の目的は、半導体チッ
プが実装された回路基板を積層し、加熱プレスにより多
層化されてなる多層化回路基板を提供することにある。
【０００６】
【課題を解決するための手段】そこで、本発明者らは、
上掲の目的を実現するために鋭意研究した結果、絶縁性
樹脂基材の一面に導体回路を有し、この絶縁性樹脂基材
の他面から導体回路に達するバイアホールが形成され、
そのバイアホールの直上に導電性バンプが形成されてな
る回路基板の複数枚を接着剤を介して積層し、その積層
された複数枚の回路基板を加熱プレスにより多層化して
なる多層化回路基板において、回路基板のうちのいくつ
かには、その導体回路上に半導体チップを実装し、その
半導体チップを実装した回路基板と隣接する他の回路基
板との間に半導体チップを埋設することによって、半導
体チップ間の距離の短縮化を図り、配線の抵抗やインダ
クタンスに起因する不具合を低減することができ、その
結果、高速で遅延なく電気信号を伝達することができる
ので、配線基板の高密度化および高機能化を図ることが
できることを知見し、以下の内容を要旨構成とする本発
明に想到した。すなわち、
【０００７】本発明の半導体チップ実装用の回路基板
は、絶縁性樹脂基材の一面側には、そのほぼ中央部に半
導体チップを実装する領域を有し、その実装領域内に第
１の導電性バンプが形成されるとともに、その第１の導
電性バンプから絶縁性樹脂基材の周辺部に向けて導体回
路が延設され、前記絶縁性樹脂基材の他面側には、前記
導体回路に達する開口内に導電性物質を充填してなるバ
イアホールが設けられるとともに、そのバイアホールの
真上に他の回路基板に電気的に接続される第２の導電性
バンプが設けられていることを特徴とする回路基板であ
り、
【０００８】また、本発明の半導体チップ実装回路基板
は、絶縁性樹脂基材の一面側には、そのほぼ中央部に半
導体チップを第１の導電性バンプを介して実装する導体
回路を含み、その導体回路は、前記第１の導電性バンプ
から絶縁性樹脂基材の周辺部に向けて延設され、前記絶
縁性樹脂基材の他面側には、前記導体回路に達する開口
内に導電性物質を充填してなるバイアホールが設けら
れ、そのバイアホールの真上に他の回路基板に電気的に
接続される第２の導電性バンプが形成されてなる回路基
板である。
【０００９】上記（１）および（２）のような構成によ
れば、回路基板の一面に形成された導体回路上に第１の
導電性バンプを介して半導体チップを直接実装させるこ
とができるとともに、回路基板の他面に設けた第２の導
電性バンプを介して、あるいは導体回路のバイアホール
との接続部近傍において、他の回路基板に接続させるこ
とができるので、配線基板の高密度化を図ることが可能
となり、さらに半導体チップ間の距離の短縮化を図り、
配線の抵抗やインダクタンスに起因する不具合を低減す
ることができるので、電気信号を遅延なく高速で伝達す
ることができる。
【００１０】上記（１）および（２）に記載の回路基板
において、導電性バンプは、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、
Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金から選ば
れる少なくとも１種の金属から形成されることが望まし
い。このような金属は、耐蝕性に優れた点で有利であ
り、溶融温度が樹脂基板よりも低い金属から形成した場
合には、反りや変形が生じない点で有利である。
【００１１】また、上記導電性バンプは、電解めっきま
たは無電解めっきによって形成されることが望ましく、
特に、電解めっきが好ましく、その中でも電解すずめっ
きがより好ましい。
【００１２】上記（１）および（２）に記載の回路基板
において、導電性物質は、電解銅めっきから形成される
とともに、導電性バンプは、電解すずめっきから形成さ
れることが望ましい。このような構成によれば、導体と
導体とを接着する役目を果して電気的接続を確実に行う
ことができ、接続性や信頼性という点で有利である。
【００１３】また上記（１）および（２）に記載の回路
基板において、導体回路の表面には、粗化層が形成され
ることが望ましく、絶縁樹脂層と導体層との間の密着性
が向上する点で有利である。
【００１４】本発明による半導体チップ実装用の回路基
板の製造方法は、絶縁性樹脂基材の一面に形成された導
体回路上に、前記基材のほぼ中央部に配置される半導体
チップを実装するための第１の導電性バンプが形成さ
れ、前記絶縁性樹脂基材の他面から前記導体回路に達す
る開口内に導電性物質を充填してなるバイアホールが設
けられ、そのバイアホール上には他の回路基板に接続さ
れるべき第２の導電性バンプが設けられている回路基板
を製造するに当たって、その製造工程中に、少なくとも
以下の〜の工程、すなわち、 一面に銅箔が貼付けられた絶縁性樹脂基材の他面側
に、前記銅箔に達する開口を形成するとともに、その開
口内に導電性物質を充填して充填バイアホールを形成す
る工程、 前記充填バイアホールの真上に位置して電解めっき
膜あるいは導電性ペーストによって第２の導電性バンプ
を形成する工程、 前記絶縁性樹脂基材の前記他面に保護フィルムを貼
付し、前記絶縁性樹脂基材の一面のほぼ中央部に実装半
導体チップの端子位置に対応する開口を有するめっきレ
ジスト層を形成する工程、 前記の工程で得られた絶縁性樹脂基材に対して電
解めっき処理を行って、前記開口内に電解めっき膜を充
填して実装半導体チップの端子位置に対応した第１の導
電性バンプを形成する工程、 前記めっきレジスト層を除去した後、前記第１の導
電性バンプから前記絶縁性樹脂基材の周辺部に向かって
延在する所定の回路パターンに対応するエッチングレジ
スト層を形成し、そのエッチングレジスト層が形成され
ていない銅箔部分をエッチング処理によって除去するこ
とによって、前記所定の回路パターンを形成する工程、
とを含んでなる半導体チップ実装用の回路基板の製造方
法であり、
【００１５】（４） また、本発明の半導体チップ実装
用の回路基板の製造方法は、絶縁性樹脂基材の一面に形
成された導体回路上に、前記基材のほぼ中央部に配置さ
れる半導体チップを実装するための第１の導電性バンプ
が形成され、前記絶縁性樹脂基材の他面から前記導体回
路に達する開口内に導電性物質を充填してなるバイアホ
ールが設けられ、そのバイアホール上には他の回路基板
に接続されるべき第２の導電性バンプが設けられている
回路基板を製造するに当たって、その製造工程中に、少
なくとも以下の〜の工程、すなわち、 一面に銅箔が貼付けられた絶縁性樹脂基材の他の面
に光透過性樹脂フィルムを貼付し、その樹脂フィルムの
上方から絶縁性樹脂基材の他の面に対してレーザ照射を
行って、前記銅箔に達する開口を形成するとともに、そ
の開口内に残った残滓をクリーニングする工程、 前記絶縁性樹脂基材の一面を保護フィルムで覆った
状態で、電解銅めっき処理を行って、前記開口内に電解
銅めっき膜を充填して充填バイアホールを形成する工
程、 前の工程で得られた絶縁性樹脂基材に対して電解
すずめっき処理を行って、前記充填バイアホールの真上
に電解すずめっき膜からなる第２の導電性バンプを形成
する工程、 前記保護フィルムおよび樹脂フィルムをそれぞれ絶
縁性樹脂基材から剥離させた後、前記絶縁性樹脂基材の
前記他の面に保護フィルムを貼付し、前記絶縁性樹脂基
材の一面のほぼ中央部に実装半導体チップの端子位置に
対応する開口を有するめっきレジスト層を形成する工
程、 前記の工程で得られた絶縁性樹脂基材に対して電
解すずめっき処理を行って、前記開口内に電解すずめっ
き膜を充填して実装半導体チップの端子位置に対応した
第１の導電性バンプを形成する工程、 前記めっきレジスト層を除去した後、前記第１の導
電性バンプから前記絶縁性樹脂基材の周辺部に向かって
延在する所定の回路パターンに対応するエッチングレジ
スト層を形成し、そのエッチングレジスト層が形成され
ていない銅箔部分をエッチング処理によって除去するこ
とによって、前記所定の回路パターンを形成する工程、
とを含んでなる半導体チップ実装用回路基板の製造方法
である。
【００１６】（５） 本発明の多層化回路基板は、絶縁
性樹脂基材の一面に導体回路を有し、この絶縁性樹脂基
材の他面から前記導体回路に達するバイアホールが形成
され、そのバイアホールの直上に導電性バンプが形成さ
れてなる回路基板の複数枚を接着剤を介して積層し、そ
の積層された複数枚の回路基板を加熱プレスにより一体
化してなる多層化回路基板において、前記回路基板のう
ちのいくつかには、その導体回路上に半導体チップが実
装され、それらの実装半導体チップは、前記回路基板と
隣接する他の回路基板との間に埋設されていることを特
徴とする多層化回路基板であり、
【００１７】（６） また、本発明の多層化回路基板
は、絶縁性樹脂基材の一面に導体回路を有し、この絶縁
性樹脂基材の他面から前記導体回路に達するバイアホー
ルが形成され、そのバイアホールの直上に導電性バンプ
が形成されてなる回路基板の複数枚を接着剤を介して積
層し、その積層された複数枚の回路基板を加熱プレスに
より一体化してなる多層化回路基板において、前記回路
基板のうちのいくつかは、そのほぼ中央部において、前
記導体回路上に半導体チップが実装されるとともに、そ
の導体回路は、実装半導体チップの端子位置から前記回
路基板の周辺部に向けて延設され、かつその周辺部にお
いて前記バイアホールに接続されるように構成されるこ
とを特徴とする多層化回路基であり、
【００１８】（７） 本発明の多層化回路基板は、絶縁
性樹脂基材の一面に導体回路を有し、この絶縁性樹脂基
材の他面から前記導体回路に達するバイアホールが形成
され、そのバイアホールの直上に導電性バンプが形成さ
れてなる回路基板の複数枚を接着剤を介して積層し、そ
の積層された複数枚の回路基板を加熱プレスにより一体
化してなる多層化回路基板において、前記回路基板のう
ちのいくつかは、そのほぼ中央部において、前記導体回
路上に半導体チップが実装され、その導体回路は、実装
半導体チップの端子位置から前記回路基板の周辺部に向
けて延設され、かつその周辺部において前記バイアホー
ルに接続されるように構成され、一方、前記半導体チッ
プが実装された回路基板に隣接する他の回路基板には、
前記実装半導体チップが通過できるような開口が形成さ
れていることを特徴とする多層化回路基板である。
【００１９】上記（５）〜（７）に記載の多層化回路基
板において、導電性バンプは、Ｓｎ、Ｐｂ、Ａｇ、Ａ
ｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金から
選ばれる少なくとも１種の金属から形成されることが望
ましい。このような金属は、耐蝕性に優れた点で有利で
あり、溶融温度が樹脂基板よりも低い金属から形成した
場合には、反りや変形が生じない点で有利である。
【００２０】上記導電性バンプは、電解めっきまたは無
電解めっきによって形成されることが望ましく、特に、
電解めっきが好ましく、その中でも電解すずめっきがよ
り好ましい。また、上記バイアホールは、電解銅めっき
から形成されるとともに、導電性バンプは、電解すずめ
っきから形成されることが最も好ましい実施の形態であ
る。
【００２１】上記（５）〜（７）に記載の多層化回路基
板において、導体回路の表面には、粗化層が形成される
ことが望ましい。
【００２２】
【発明の実施の形態】本発明にかかる半導体チップ実装
用回路基板の特徴は、ICチップ等の半導体チップを実装
した状態で、ほぼ同じ構造を有する他の積層用回路基板
と共に積層されて、半導体チップ間の信号伝達を速やか
に行うことができる多層化回路基板の製造に好適に用い
られる点にある。
【００２３】すなわち、本発明にかかる半導体チップ実
装用回路基板は、絶縁性樹脂基板の一方の表面のほぼ中
央部に半導体チップを実装する領域を有し、その実装領
域を取り囲んで多数の実装用の導電性バンプ（以下、
「第１の導電性バンプ」という）が形成されるととも
に、それらの第１の導電性バンプに電気的接続され、か
つ実装領域から基板周辺部に向かって導体回路が延設さ
れている。一方、絶縁性基板の他方の表面から導体回路
に達する開口が設けられ、その開口内に導電性物質が充
填されてなる充填バイアホールが、基板周辺部に位置し
て形成されると共に、そのバイアホールの真上には、他
の回路基板に電気的に接続される接続用の導電性バンプ
（以下、「第２の導電性バンプ」という）が形成されて
いる。
【００２４】このような半導体チップが実装された回路
基板は、回路形成されたほぼ同じ構造を有する他の回路
基板や、別の半導体チップが実装された実装回路基板と
共に積層され、加熱プレスによって一体化されて、高密
度化および高機能化が図れた多層化回路基板が形成され
る。
【００２５】上記多層化に際しては、例えば、その表層
側には、演算機能を主として有する半導体チップを実装
した回路基板を配置させ、内層側には、メモリー機能を
主として有する半導体チップを実装した回路基板を配置
させ、それらの半導体チップ実装回路基板間には、絶縁
性基材のほぼ中央部に半導体チップ実装領域に対応した
開口が設けられ、かつその一面に導体回路を有し、絶縁
性基材の他面にはその導体回路に達する開口内に導電性
物質を充填してなる充填バイアホールを形成すると共
に、そのバイアホールの直上に導電性バンプを形成して
なる積層用回路基板を配置させた状態で、それらの回路
基板を積層し加熱プレスによって一体化が行われる。
【００２６】そのようにして得られた多層化回路基板に
おいて、回路基板上に実装された半導体チップは、隣接
する積層用回路基板の中央開口内に臨んで樹脂封止され
た状態で、第１の導電性バンプを介して基板外周部に向
かって延設された導体回路に接続され、さらにバイアホ
ールおよび第２の導電性バンプを介して内層側の実装回
路基板上の半導体チップに接続されているので、半導体
チップ間の距離が短縮され、配線抵抗やインダクタンス
に起因する不具合が低減されるので、その結果、電気信
号の伝達を遅延なく高速で行うことができる。
【００２７】本発明の回路基板に使用する絶縁性樹脂基
材は、有機系絶縁性基材であれば使用でき、具体的に
は、アラミド不織布−エポキシ樹脂基材、ガラス布エポ
キシ樹脂基材、アラミド不織布−ポリイミド基材、ビス
マレイミドトリアジン樹脂基材、ＦＲ−４、ＦＲ−５か
ら選ばれるリジッド（硬質）の積層基材、あるいは、ポ
リフェニレンエーテル（ＰＰＥ）フィルム、ポリイミド
（ＰＩ）などのフィルムからなるフレキシブル基材から
選ばれる１種であることが望ましい。
【００２８】特に、硬質の絶縁性樹脂基材は、従来のよ
うな半硬化状態のプリプレグではなく、完全に硬化した
樹脂材料から形成されるので、このような材料を用いる
ことによって、絶縁性基材上へ銅箔を加熱プレスによっ
て圧着させる際に、プレス圧による絶縁性基材の最終的
な厚みの変動がなくなるので、ビアホールの位置ずれを
最小限度に抑えて、ビアランド径を小さくできる。した
がって配線ピッチを小さくして配線密度を向上させるこ
とができる。また、基材の厚みを実質的に一定に保つこ
とができるので、後述する充填ビアホール形成用の開口
をレーザ加工によって形成する場合には、そのレーザ照
射条件の設定が容易となる。
【００２９】上記絶縁性樹脂基材の一方の表面には、適
切な樹脂接着剤を介して銅箔が貼り付けられ、後述する
エッチング処理によって導体回路が形成される。このよ
うな絶縁性基材上への銅箔の貼付に代えて、絶縁性基材
上に予め銅箔を貼付した片面銅張積層板を用いることも
でき、その銅箔は密着性改善のためにマット処理されて
いてもよい。片面銅張積層板を使用することが最も好ま
しい実施の形態である。
【００３０】上記片面銅張積層板は、エポキシ樹脂基
材、フェノール樹脂、ビスマレイミド−トリアジン樹脂
などの熱硬化性樹脂をガラスクロスに含浸させてＢステ
ージとしたプリプレグと銅箔を積層して加熱加圧プレス
することにより得られる基板である。この片面銅張積層
板は、リジッドな基板であり、扱いやすくコスト的にも
最も有利である。また、絶縁性樹脂基材の表面に、金属
を蒸着した後、電解めっきを用いて、金属層を形成する
こともできる。
【００３１】上記絶縁性樹脂基材の厚さは、１０〜２０
０μｍ、好ましくは１５〜１００μｍであり、２０〜８
０μｍが最適である。これらの範囲より薄くなると強度
が低下して取扱が難しくなり、逆に厚すぎると微細なバ
イアホールの形成および導電性材料による充填が難しく
なるからである。
【００３２】一方、導体回路を形成する銅箔の厚さは、
５〜３６μｍ、好ましくは８〜３０μｍであり、１２〜
２５μｍがより好適である。その理由は、後述するよう
にバイアホール形成用の開口をレーザ加工によって設け
る際に、薄すぎると貫通してしまうからであり、逆に厚
すぎるとエッチングにより、ファインパターンを形成し
難いからである。
【００３３】バイアホール形成用の開口は、絶縁性樹脂
基材の銅箔貼付面と反対側の表面に、半硬化状態の樹脂
接着剤層を介して予め光透過性の樹脂フィルムを粘着さ
せ、その樹脂フィルム上からレーザ照射を行って形成さ
れる。
【００３４】上記レーザ照射によって開口が設けられた
樹脂フィルムは、絶縁性基材の表面から銅箔に達する開
口内に導電性物質を充填してバイアホールを形成する際
には印刷用マスクとして機能し、また開口内に導電性物
質を充填した後、バイアホール表面の直上に導電性バン
プを形成する際には、そのバンプの突出高さを調整する
機能を果たすものであり、所定の工程を経た後に、接着
剤層から剥離されるような粘着剤層を有する。
【００３５】上記樹脂フィルムは、たとえば、粘着剤層
の厚みが１〜２０μｍであり、フィルム自体の厚みが１
０〜５０μｍであるポリエチレンテレフタレート樹脂フ
ィルム（以下、「ＰＥＴフィルム」と言う）から形成さ
れるのが好ましい。その理由は、ＰＥＴフィルムの厚さ
に依存して、導電性バンプの絶縁性基材表面からの突出
量が決まるので、１０μｍ未満の厚さでは突出量が小さ
すぎて接続不良になりやすく、逆に５０μｍを超えた厚
さでは、溶融した導電性バンプが接続界面において拡が
りすぎるので、ファインパターンの形成ができないから
である。
【００３６】上記レーザ加工機としては、炭酸ガスレー
ザ加工機や、ＵＶレーザ加工機、エキシマレーザ加工機
等を使用できる。特に、炭酸ガスレーザ加工機は、加工
速度が速く、安価に加工できるため工業的に用いるには
最も適しており、本発明に最も望ましいレーザ加工機で
ある。
【００３７】このような炭酸ガスレーザによって、上記
範囲の厚さを有する絶縁性樹脂基材に形成される開口の
口径は、５０〜２００μｍの範囲であることが望まし
く、その際のレーザ照射条件は、パルスエネルギーが
０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パル
ス間隔が０．５ｍｓ以上、ショット数が３〜５０である
ことが望ましい。
【００３８】開口の口径に制限を設けた理由は、５０μ
ｍ未満では開口内に導電性ペーストを充填し難くなると
共に、接続信頼性が低くなるからであり、２００μｍを
超えると、高密度化が困難になるからである。
【００３９】開口に導電性物質を充填してバイアホール
を形成する前に、開口の内壁面に残留する樹脂残滓を取
り除くためのデスミア処理、例えば、酸や過マンガン
酸、クロム酸などの酸化剤などに浸漬する化学的除去方
法、あるいは、プラズマ放電やコロナ放電などを用いた
物理的除去方法によって処理することが接続信頼性確保
の点から望ましい。
【００４０】特に、絶縁性基材上に接着剤層や保護フィ
ルムが貼付けられた状態で行う場合には、たとえば、プ
ラズマ放電やコロナ放電等を用いたドライデスミア処理
によることが望ましい。ドライデスミア処理のうち、プ
ラズマクリーニング装置を使用したプラズマクリーニン
グがとくに好ましい。この実施態様では、バイアホール
形成用の開口をレーザ加工で形成したが、ドリル加工、
パンチング加工等の機械的方法で穴開けすることも可能
である。
【００４１】上記デスミア処理を行った開口内に導電性
物質を充填してバイアホールを形成する方法には、めっ
き処理によるめっき充填方法や導電性ペーストの充填に
よる方法がある。特に、めっき充填による場合には、絶
縁性基材上の銅箔にめっきが析出しないように、予め保
護フィルムを貼付してめっき液との接触を阻止する措置
を取り、その上で開口内にめっきを充填してバイアホー
ルとする。
【００４２】上記バイアホール形成用開口内へのめっき
充填は、電解めっき処理または無電解めっき処理のいず
れによっても行うことができるが、電解めっき処理が望
ましい。
【００４３】電解めっきとしては、例えば、Ｓｎ、Ｐ
ｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田または
スズ合金等を使用できるが、特に、電解銅めっきが最適
である。電解めっき処理により充填する場合は、絶縁性
基材に形成された銅箔をめっきリードとして電解めっき
を行う。この銅箔（金属層）は、絶縁性基材の一方の表
面の全域に亘って形成されているため、電流密度が均一
となり、開口を電解めっきにて均一な高さで充填するこ
とができる。ここで、電解めっき処理の前に、開口内の
金属層の表面を酸などで活性化処理しておくとよい。
【００４４】また、電解めっきした後、孔から盛り上が
った電解めっき（金属）を研磨などで除去して、平坦化
することもできる。研磨は、ベルトサンダーやバフ研磨
等を使用できる。なお、電解めっきを絶縁基板よりも若
干高くなるように残しておくこともできる。
【００４５】また、めっき処理による導電性物質充填の
代わりに、導電性ペーストを充填する方法、あるいは電
解めっき処理又は無電解めっき処理によって開口の一部
を充填し、残存部分に導電ペーストを充填して行うこと
もできる。
【００４６】上記導電性ペーストとしては、銀、銅、
金、ニッケル、各種はんだから選ばれる1種または2種以
上の金属粒子からなる導電性ペーストを使用できる。
【００４７】また、上記金属粒子としては、金属粒子の
表面に異種金属をコーティングしたものも使用できる。
具体的には銅粒子の表面に金または銀のような貴金属を
被覆した金属粒子を使用することができる。なお、導電
性ペーストとしては、金属粒子に、エポキシ樹脂などの
熱硬化性樹脂や、ポリフェニレンスルフィド（ＰＰＳ）
樹脂を加えた有機系導電性ペーストが望ましい。
【００４８】一方、この実施形態においては、レーザ加
工によって形成された開口は、その孔径が５０〜２００
μｍの微細孔としたため、導電ペーストを充填する場合
には、気泡が残り易いので、電解めっきによる充填が実
用的である。
【００４９】絶縁性樹脂基材の銅箔貼付面（金属層）と
反対側のバイアホールの露出表面上に他の回路基板との
電気的接続を確保する目的で形成される第２の導電性バ
ンプは、めっき処理または導電性ペーストを印刷するこ
とによって形成されることが望ましく、レーザ照射によ
って保護フィルムに形成された開口内に、保護フィルム
の厚さに関連する高さを有するめっきを充填することに
よって形成されることがより望ましい。
【００５０】上記めっき充填は、電解めっき処理または
無電解めっき処理のいずれによっても行うことができる
が、電解めっき処理がより望ましい。
【００５１】電解めっきとしては、例えば、Ｓｎ、Ｐ
ｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田または
スズ合金等を使用できるが、この実施形態においては、
電解すずめっきが最適である。
【００５２】上記第２の導電性バンプの高さとしては、
３〜６０μｍの範囲が望ましい。その理由は、３μｍ未
満では、バンプの変形により、バンプの高さのばらつき
を許容することができず、また、６０μｍを越えると抵
抗値が高くなる上、バンプを形成した際に横方向に拡が
ってショートの原因となるからである。
【００５３】また、第２の導電性バンプは、めっき処理
の代わりに、レーザ照射によって保護フィルムに形成さ
れた開口内に、導電性ペーストを充填することによって
形成することもできる。この場合には、電解めっきの高
さのばらつきは、充填される導電性ペースト量を調整す
ることにより是正され、多数の導電性バンプの高さをそ
ろえることができる。
【００５４】この導電性ペーストからなるバンプは、半
硬化状態であることが望ましい。導電性ペーストは、半
硬化状態でも硬く、熱プレス時に軟化した有機接着剤層
を貫通させることができるからである。また、熱プレス
時に変形して接触面積が増大し、導通抵抗を低くするこ
とができるだけでなく、バンプの高さのばらつきを是正
することができるからである。
【００５５】この他に、例えば、導電性ペーストを、所
定位置に開口の設けられたメタルマスクを用いてスクリ
ーン印刷する方法、低融点金属であるはんだペーストを
印刷する方法の他、はんだめっきを行う方法、あるいは
はんだ溶融液に浸漬する方法によって導電性バンプを形
成することができる。上記低融点金属としては、Ｐｂ−
Ｓｎ系はんだ、Ａｇ−Ｓｎ系はんだ、インジウムはんだ
等を使用することができる。
【００５６】一方、絶縁性樹脂基材の銅箔貼付面（金属
層）に形成される、ICチップ等の半導体チップを実装す
るための第１の導電性バンプは、めっき処理や、導電性
ペーストの印刷によって行うことが望ましい。特に、絶
縁性樹脂基材の銅箔貼付面に、まず感光性ドライフィル
ムを貼付するか、あるいは液状感光性レジストを塗布し
た後、マスク露光、現像処理によって半導体チップとの
電気的接続を行うバンプを形成するための開口部を有す
るめっきレジスト層を形成し、その開口部内にめっき処
理によってバンプを形成させることが最も好ましい実施
形態である。
【００５７】上記めっきによるバンプ形成は、電解めっ
き処理または無電解めっき処理のいずれによっても行う
ことができるが、電解めっき処理によるバンプ形成がよ
り望ましい。電解めっきとしては、例えば、Ｓｎ、Ｐ
ｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田または
スズ合金等を使用できるが、電解すずめっきが最も好ま
しい実施形態である。
【００５８】上記第1の導電性バンプの形状としては、
円柱、楕円柱、直方体、または立方体を採用することが
でき、その高さとしては、１〜３０μｍの範囲が望まし
い。その理由は、１μｍ未満では、導電性バンプを均一
に形成することができないからであり、また、３０μｍ
を越えるとマイグレーションやウイスカーの発生が増加
するからである。特に、5μｍの高さとすることが最も
好ましい。
【００５９】上記第1の導電性バンプを円柱形または楕
円柱とした場合には、その口径は、５０〜２００μｍの
範囲であることが望ましく、８０μｍであることが最も
好ましい。
【００６０】第１の導電性バンプを形成した後、ＮａＯ
ＨやＫＯＨ等のアルカリ、硫酸、硝酸、酢酸等の酸、ア
ルコール等の溶剤等を用いてめっきレジスト層を完全に
除去する。
【００６１】絶縁性樹脂基材の銅箔貼付面に形成される
導体回路は、銅箔面に感光性ドライフィルムを貼付する
か、液状感光性レジストを塗布した後、所定の配線パタ
ーンを有するマスクを載置し、露光・現像処理すること
によってめっきレジスト層を形成した後、エッチングレ
ジスト非形成部分の銅箔をエッチング処理することによ
って形成される。
【００６２】上記導体回路の配線パターンは、基板のほ
ぼ中央部に実装される半導体チップの端子に対応して形
成された多数のランド（パッド）と、そこから基板の外
周部に向かって延設された微細な線幅のアウターリード
と、そのアウターリードの終端近くにバイアホール位置
に対応して形成された多数のランド（パッド）とを有し
ており、前者のランド上に半導体チップ実装用の導電性
バンプが形成され、後者のランドには、後述するよう
に、積層される他の回路基板の導電性バンプが接続され
るようになっている。
【００６３】上記配線パターンは、その厚みが５〜３０
μｍであることが望ましく、１２μｍであることが好ま
しい。また、線幅と線間距離との比（Ｌ／Ｄ）は、５０
μｍ／５０μｍ〜１００μｍ／１００μｍであることが
望ましい。さらに、配線パターン上に形成されるランド
は、その口径が１５０〜５００μｍであることが望まし
く、特に、３５０μｍであることが好ましい。
【００６４】上記パターン形成のためのエッチングは、
硫酸−過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄
の水溶液から選ばれる少なくとも1種により行われる。
上記導体回路の配線パターン表面に形成される粗化層
は、回路基板相互を接合する接着剤層との密着性を改善
し、剥離（デラミネーション）の発生を防止するためで
ある。
【００６５】粗化処理は、例えばソフトエッチング処理
や、黒化（酸化）−還元処理、銅−ニッケル−リンから
なる針状合金めっき（荏原ユージライト製 商品名イン
タープレート）の形成、メック社製の商品名「メック
エッチボンド」なるエッチング液による表面粗化が望ま
しい。
【００６６】また、必要に応じて、粗化層が形成された
配線パターン上にさらに金属層を被覆してもよい。形成
される金属としては、チタン、アルミニウム、亜鉛、
鉄、インジウム、タリウム、コバルト、ニッケル、ス
ズ、鉛、ビスマスの中から選ばれるいずれかの金属で被
覆してもよい。
【００６７】その被覆金属層の厚みは、０．０１〜３μ
ｍの範囲が望ましい。その理由は、０．０１μｍ未満で
は、粗化層を完全に被覆できないことがあり、３μｍを
越えると、形成した粗化層の凹部に被覆金属が充填され
てしまい、粗化層を相殺してしまうことがあるからであ
る。特に望ましい範囲は、０．０３〜１μｍの間であ
る。その一例として、ホウフッ化スズとチオ尿素からな
るスズ置換液を用いて、粗化層を被覆してもよい。
【００６８】絶縁性樹脂基材の銅箔貼付面と反対側の面
に形成される接着剤層は、基板表面に樹脂を塗布し、乾
燥させて、未硬化状態としたものであることが望まし
い。この実施形態では、接着剤層に導通のための孔開け
の必要がないからである。
【００６９】上記接着剤層は、有機系接着剤から形成す
ることが望ましく、その有機系接着剤としては、エポキ
シ樹脂、ポリイミド樹脂、熱硬化型ポリフェニレンエー
テル（ＰＰＥ：Ｐｏｌｙｐｈｅｎｙｌｅｎ ｅｔｈｅ
ｒ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポ
キシ樹脂とシリコン樹脂との複合樹脂、ＢＴレジンから
選ばれる少なくとも１種の樹脂であることが望ましい。
ここで、有機系接着剤の溶剤としては、ＮＭＰ、ＤＭ
Ｆ、アセトン、エタノールを用いることができる。
【００７０】上記有機系接着剤である未硬化樹脂の塗布
方法は、カーテンコータ、スピンコータ、ロールコー
タ、スプレーコータ、スクリーン印刷などを使用でき
る。また、樹脂の塗布後、減圧・脱泡を行って、粗化層
と樹脂との界面の気泡を完全に除去することも可能であ
る。なお、接着剤層の形成は、接着剤シートをラミネー
トすることによって行うこともできる。上記接着剤層の
厚さは、５〜５０μｍが望ましい。接着剤層は、取扱が
容易になるため、予備硬化（プレキュア）しておくこと
が好ましい。
【００７１】回路基板に実装される半導体チップは、第
１の導電性バンプを介して導体回路上に表面実装され
る。バンプとチップとの接続方法としては、半導体チッ
プと回路基板との位置合わせをした状態でリフローする
方法や、予めバンプを加熱、溶解させておいた状態でチ
ップと回路基板とを接合させる方法などがある。
【００７２】その際に加える温度は、６０〜２２０℃の
範囲が望ましい。６０℃未満では導電性金属が溶融しな
いし、２２０℃を越えると、バンプをなす導電性金属が
隣り合うバンプとの間で短絡を引き起こしたりするから
である。
【００７３】特に、導電性金属にスズを用いた実施形態
では、８０〜２００℃の範囲の温度がより好ましい。そ
の温度内であれば、バンプの形状保持性が保たれつつ
も、溶解して接続を行えるからである。
【００７４】半導体チップと回路基板との隙間に充填さ
れる封止樹脂は、チップと樹脂基板の熱膨張率のミスマ
ッチを防止するものであり、熱硬化性樹脂や、熱可塑性
樹脂、紫外硬化樹脂、感光性樹脂等を用いることができ
る。
【００７５】具体的には、エポキシ樹脂、シリコン樹
脂、ポリイミド樹脂、フェノール樹脂、フッ素樹脂等を
含んだ液状の樹脂や、それらの樹脂をシート状に形成し
た非導電性樹脂フィルム（例えば、ＮＣＦ）等を用いる
ことができる。
【００７６】上記半導体チップが実装された回路基板
は、ほぼ類似の基板構造を有する他の回路基板や、別の
半導体チップが実装された回路基板と共に積層されて、
多層化回路基板が形成される。
【００７７】上記積層用回路基板は、最外層に積層され
る回路基板を除いて、基板中央部に実装半導体チップよ
りわずかにサイズが大きな開口が形成され、積層時に半
導体チップがその開口内に配置されるように構成され
る。
【００７８】すなわち、積層用回路基板は、絶縁性樹脂
基材のほぼ中央部に実装半導体チップを収容できるよう
な開口が形成され、その一面側には導体回路が形成さ
れ、他面側には導体回路に達するバイアホールが形成さ
れ、そのバイアホールの直上には隣接する回路基板に電
気的接続される導電性バンプが形成される。
【００７９】上記半導体チップ実装回路基板と積層用回
路基板とを積層する際には、複数の半導体チップ実装回
路基板と積層用回路基板とを交互に配置して、たとえ
ば、最下層には半導体チップ実装回路基板が、最上層に
は積層用回路基板が位置するように配置する。
【００８０】このような配置を採用した場合には、最上
層の積層用回路基板の中央開口部から半導体チップが露
出するので、積層時には、その最上層の回路基板に隣接
した外側には、中央開口部を有していない他の積層用回
路基板を配置させ、また最下層の半導体チップ実装回路
基板に隣接した外側には、銅箔を配置させた状態で加熱
プレスして一体化する。
【００８１】このような回路基板の重ね合わせは、各基
板に予め設けた位置決め用孔をＣＣＤカメラ等で光学的
に検出し、その位置合わせを行いながら進める。
【００８２】上記積層体は、５０〜２５０℃の温度で加
熱されながら、０．５〜５MＰａの圧力でプレスされ
て、すべての回路基板が、１度のプレス成形により一体
化される。加熱温度の範囲としては、１６０〜２００℃
が好ましい。
【００８３】一体化された後、最上層の積層用回路基板
の表面に保護フィルムを貼付した状態で、最下層の半導
体チップ実装回路基板の銅箔面がエッチング処理され
て、最下層の外側に所定の配線パターンを有する導体回
路が形成される。
【００８４】そして、最上層の導体回路のバイアホール
ランド上には、たとえば、ニッケル−金層を形成し、そ
の金−ニッケル層上にはんだバンプを設け、さらにその
はんだバンプ上に半導体チップ以外の他の電子部品を搭
載するように構成し、同様に、最下層の導体回路のバイ
アホールバンド上にも、たとえば、ニッケル−金層を形
成し、その金−ニッケル層上にはんだボールまたはＴピ
ンを接合して、マザーボードへの接続端子とすることが
できる。
【００８５】以下、本発明にかかる半導体チップ実装用
の回路基板および多層化回路基板の製造方法の一例につ
いて、添付図面を参照にして具体的に説明する。
【００８６】本発明にかかる半導体チップ実装用回路
板を製造するに当たって、絶縁性樹脂基材１０の片面に
銅箔１２が貼付けられたものを出発材料として用いる
（図１(a)参照）。この絶縁性樹脂基材１０は、たとえ
ば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミ
ドトリアジン樹脂基材、ガラス布ポリフェニレンエーテ
ル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラ
ミド不織布−ポリイミド樹脂基材から選ばれるリジッド
な（硬質）積層基材が使用され得るが、ガラス布エポキ
シ樹脂基材が最も好ましい。
【００８７】上記絶縁性樹脂基材１０の厚さは、１０〜
２００μｍが望ましい。その理由は、１０μｍ未満の厚
さでは、強度が低下して取扱が難しくなるとともに、電
気的絶縁性に対する信頼性が低くなり、２００μｍを超
える厚さでは微細なビアホールの形成および導電性ペー
ストの充填が難しくなるとともに、基板そのものが厚く
なるためである。
【００８８】また銅箔１２の厚さは、５〜３６μｍが望
ましい。その理由は、後述するようなレーザ加工を用い
て、絶縁性基材にビアホール形成用の開口を形成する際
に、薄すぎると貫通してしまうからであり、逆に厚すぎ
るとエッチングにより、ファインパターンを形成し難い
からである。
【００８９】上記絶縁性基材１０および銅箔１２として
は、特に、エポキシ樹脂をガラスクロスに含浸させてＢ
ステージとしたプリプレグと銅箔とを積層して加熱プレ
スすることにより得られる片面銅張積層板を用いること
が好ましい。その理由は、銅箔１２が後述するようにエ
ッチングされた後の取扱中に、配線パターンやビアホー
ルの位置がずれることがなく、位置精度に優れるからで
ある。
【００９０】このような絶縁性基材１０の銅箔１２が
貼付けられた表面と反対側の表面に、保護フィルム１４
を貼付する。この保護フィルム１６は、後述する導電性
バンプの高さ調整用に使用され、たとえば、表面に粘着
層を設けたポリエチレンテレフタレート（ＰＥＴ）フィ
ルムが使用され得る。
【００９１】前記ＰＥＴフィルム１４は、粘着剤層の厚
みが１〜２０μｍ、フィルム自体の厚みが１０〜５０μ
ｍであるようなものが使用される。
【００９２】ついで、絶縁性基材１０上に貼付けられ
たＰＥＴフィルム１４の上方からレーザ照射を行って、
ＰＥＴフィルム１４を貫通して、絶縁性基材１０の表面
から銅箔１２に達する開口１６を形成する（図１(b)参
照）。
【００９３】このレーザ加工は、パルス発振型炭酸ガス
レーザ加工装置によって行われ、そのレーザ照射条件
は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅
が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショ
ット数が３〜５０の範囲内であることが望ましい。この
ような加工条件のもとで形成され得る開口１６の口径
は、５０〜２００μｍであることが望ましい。
【００９４】前記の工程で形成された開口１６の内
壁面に残留する樹脂残滓を取り除くために、デスミア処
理を行う。このデスミア処理としては、プラズマ放電、
コロナ放電等を用いたドライデスミア処理が、接続信頼
性の確保の点から望ましい。
【００９５】次に、絶縁性樹脂基材１０の銅箔１２が
貼付けられた表面に、保護フィルム１８を貼付けた後、
電解銅めっき処理を施して、デスミア処理された開口１
６内に、電解銅めっき膜を充填してバイアホール２０を
形成する（図1(c)参照）。
【００９６】その後、電解すずめっき処理を施して、
レーザ照射によってPETフィルム１４に形成された開口
内に、電解すずめっき膜を充填し、バイアホール２０の
真上に位置して、他の回路基板との接続用の第２の導電
性バンプ２２を形成する。
【００９７】ついで、絶縁性樹脂基材１０の両面に貼
付けられたPETフィルム１４および保護フィルム１８を
剥離させた後、絶縁性樹脂基材の銅箔貼付面と反対側の
表面に保護膜２６を貼付し、絶縁性樹脂基材の銅箔貼付
面に感光性ドライフィルムを貼付し、マスク露光、現像
処理によって半導体チップとの電気的接続を行うバンプ
を形成するための開口部を有するめっきレジスト層２４
を形成し（図１(e)参照）、その開口部２８内に電解す
ずめっき処理によって、電解すずめっき膜３０を充填し
て、銅箔１２上に半導体チップ実装用の第１の導電性バ
ンプ３２を形成する（図１(f)参照）。
【００９８】次に、銅箔１２の不要な部分をエッチン
グ処理によって除去して、導体回路を形成する。この処
理工程においては、先ず、半導体チップ実装用の第１の
導電性バンプ３２および銅箔１２を覆って感光性ドライ
フィルムレジスト３４を貼付した（図2(b)参照）後、所
定の回路パターンに沿って露光、現像処理してエッチン
グレジスト層３８を形成し（図2(c)参照）、エッチング
レジスト非形成部分の銅箔をエッチングして、所定の配
線パターンを有する導体回路パターン４０を形成する
（図2(d)参照）。
【００９９】エッチング液としては、硫酸一過酸化水
素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選
ばれる少なくとも1種の水溶液が望ましい。導体回路の
一部としてのランドは、その内径がバイアホール口径と
ほぼ同様であるが、その外径は、１５０〜５００μｍの
範囲に形成されることが好ましい。
【０１００】次に、前記の工程で形成した導体回路
４０の表面を粗化処理して粗化層４１を形成し（図2(e)
参照）、その後、絶縁性樹脂基材の銅箔貼付面と反対側
の表面から保護膜２６を剥離させ、その表面に接着剤層
４３を形成する。この粗化処理は、多層化する際に、接
着剤層との密着性を改善し、剥離（デラミネーション）
を防止するためである。
【０１０１】粗化処理方法としては、例えば、ソフトエ
ッチング処理や、黒化（酸化）−還元処理、銅−ニッケ
ルーリンからなる針状合金めっき（荏原ユージライト
製：商品名インタープレート）の形成、メック社製の商
品名「メック エッチボンド」なるエッチング液による
表面粗化がある。
【０１０２】この実施形態においては、上記粗化層の形
成は、エッチング液を用いて形成されるのが好ましく、
たとえば、導体回路の表面を第二銅錯体と有機酸の混合
水溶液からエッチング液を用いてエッチング処理するこ
とによって形成することができる。かかるエッチング液
は、スプレーやバブリングなどの酸素共存条件下で、銅
導体回路を溶解させることができ、反応は、次のように
進行するものと推定される。
【０１０３】 Ｃｕ＋Ｃｕ（II）Ａｎ →２Ｃｕ（Ｉ）Ａｎ／２ ２Ｃｕ（Ｉ）Ａｎ／２ ＋ｎ／４Ｏ２ ＋ｎＡＨ （エアレーション） →２Ｃｕ（II）Ａｎ ＋ｎ／２Ｈ２Ｏ 式中、Ａは錯化剤（キレート剤として作用）、ｎは配位
数を示す。
【０１０４】この式に示されるように、発生した第一銅
錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体
となって、再び銅の酸化に寄与する。本発明で用いられ
る第二銅錯体は、アゾール類の第二銅錯体がよい。この
有機酸−第二銅錯体からなるエッチング液は、アゾール
類の第二銅錯体および有機酸（必要に応じてハロゲンイ
オン）を、水に溶解して調製することができる。
【０１０５】上記エッチング液は、たとえば、イミダゾ
ール銅(ＩＩ)錯体 １０重量部、グリコール酸 ７重量
部、塩化カリウム ５重量部を混合した水溶液から形成
される。
【０１０６】本発明にかかる半導体チップ実装用の回路
基板は、上記〜の工程にしたがって製造され、さら
に、図３に示すように、回路基板の第１の導電性バンプ
３２と半導体チップ４２との間に、シート状の封止用樹
脂４６を介在させ、例えば、加熱雰囲気下で半導体チッ
プ４２の端子４４を第１の導電性バンプ３２に接合させ
ることによって、端子−バンプ間の電気的接続がなされ
るとともに、半導体チップと回路基板との隙間が樹脂封
止されて、半導体チップの表面実装が行われ、半導体チ
ップ実装回路基板Ａが製造される。
【０１０７】次に、このような半導体チップ実装回路基
板Ａに積層される片面回路基板Ｂの製造方法について、
図４を参照にして説明する。
【０１０８】(1) 半導体チップ実装用回路基板の処理
工程〜と同様な工程によって、絶縁性樹脂基材５０
に開口５６を形成し、絶縁性樹脂基材の銅箔貼付面に保
護フィルム５８を貼付させた状態で、開口５６内に電解
銅めっき膜を充填してバイアホール６０を形成し、さら
に、バイアホール６０上に電解すずめっき膜からなる導
電性バンプ６２を形成する（図4(a)〜(d)参照）。
【０１０９】(2) 次いで、保護フィルム５８を剥離さ
せ、絶縁性樹脂基材の銅箔貼付面と反対側の表面にエッ
チング保護フィルム６４を貼付させた状態で、銅箔５２
の表面に感光性ドライフィルムレジストを貼付した後、
所定の回路パターンに沿って露光、現像処理してエッチ
ングレジスト層６８を形成し、エッチングレジスト非形
成部分の銅箔５２をエッチングして、バイアホール６０
のランドを含んだ導体回路パターン７０を形成する。
【０１１０】上記エッチング液としては、硫酸一過酸化
水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から
選ばれる少なくとも1種の水溶液が望ましい。上記銅箔
５２をエッチングして導体回路７０を形成する前処理と
して、ファインパターンを形成しやすくするため、あら
かじめ、銅箔の表面全面をエッチングして厚さを1〜１
０μｍ、より好ましくは２〜８μｍ程度まで薄くするこ
とができる。
【０１１１】(3) 絶縁性樹脂基材５０の片面に導体回
路７０を形成した後、半導体チップ実装用回路基板の処
理工程と同様な工程によって、その導体回路７０の表
面に粗化処理を施して、粗化層７２を形成し、その後、
絶縁性樹脂基材５０の表面からPETフィルム５４および
保護フィルム６４を剥離させ、さらに絶縁性樹脂基材５
０のほぼ中央部に半導体チップの外形とほぼ同じサイズ
の開口７４を形成し、最後に、導電性バンプ６２が形成
された絶縁性樹脂基材５０の表面に接着剤層７６を形成
する（図4(e)〜(f)参照）。
【０１１２】(4) このように、上記(1)〜(3)の工程に
よって製造される積層用回路基板Ｂは、絶縁性樹脂基材
５０の一方の表面に導体回路７０を有し、他方の表面に
は導電性バンプ６２を有しており、半導体チップ実装回
路基板と交互に積層されて多層化される。
【０１１３】上記各回路基板の重ね合わせは、各基板に
予め設けた位置決め用孔をＣＣＤカメラ等で光学的に検
出し、その位置合わせを行いながら進める。このような
積層体は、５０〜２５０℃の温度で加熱されながら、
０．５〜５ＭＰａの圧力でプレスされて、すべての回路
基板が、１度のプレス成形により一体化される。加熱温
度の範囲としては、１６０〜２００℃が好ましい。
【０１１４】たとえば、図５は、４枚の半導体チップ実
装回路基板Ａ１〜Ａ４を、４枚の積層用回路基板Ｂ１〜
Ｂ４と交互に積層し、最上層の積層用回路基板Ｂ４のさ
らに外側には、中央開口部を有しない他の積層用回路基
板Ｂ５を配置し、さら最下層の半導体チップ実装回路基
板Ａ１の外側には、接着剤層を介して銅箔５２を配置し
たものを積層する。このような積層に際して、実装半導
体チップを取り囲む基板間の隙間には、封止樹脂が充填
される。
【０１１５】図６は、このように９層に積層された積層
体を示し、1度の加熱プレス成形により一体化される。
加圧と同時に加熱することで、各回路基板に設けた接着
剤層が硬化して、半導体チップ実装回路基板Ａ１〜Ａ４
と積層用回路基板Ｂ１〜Ｂ５との間で強固な接着が行わ
れる。なお、熱プレスとしては、真空熱プレスを用いる
ことが好適である。
【０１１６】(5) そして、最上層の積層用回路基板Ｂ
５の表面に半導体チップ実装回路基板Ａ１に貼り付けた
銅箔上には、エッチングレジスト層８０を形成した後、
エッチング処理によって所定の配線パターンを有する導
体回路８２を形成する。
【０１１７】(6) 次いで、エッチング保護フィルム７
８を剥離させた後、積層用回路基板Ｂ５の導体回路７０
および半導体チップ実装回路基板Ａ１の導体回路８２の
バイアホールランド上に、ニッケル−金層（図示を省略
する）をそれぞれ形成し、さらに、導体回路７０のニッ
ケル−金層には電子部品を実装搭載するための半田バン
プ８４が、一方、導体回路８２のニッケル−金層には、
マザーボード側の端子に接続される半田ボール８６また
はＴ形ピンが配設される。
【０１１８】なお、絶縁性樹脂基材の表面に予め形成さ
れた接着剤層３８に代えて、各片面回路基板が製造され
て後、多層化する段階において、絶縁性樹脂基材の第２
の導電性バンプ側の表面全体に接着剤を塗布し、乾燥化
した状態の未硬化樹脂からなる接着剤層として形成する
こともできる。この接着剤層は、取扱が容易になるた
め、プレキュアしておくことが好ましく、その厚さは、
５〜５０μｍの範囲が望ましい。
【０１１９】上述した実施形態では、４枚の半導体チッ
プ実装回路基板と５枚の積層用回路基板とを用いて９層
に多層化したが、それに限定されるものではなく、実装
する半導体チップのサイズや数量、絶縁性樹脂基材の種
類、厚さ等に応じて、９層以下あるいは１０層以上の多
層化回路基板の製造にも適用できることは勿論のことで
ある。
【０１２０】
【実施例】（実施例１） （１）エポキシ樹脂をガラスクロスに含浸させてＢステ
ージとしたプリプレグと、銅箔とを積層して加熱プレス
することにより得られる片面銅張積層板を基板として用
いる。絶縁性樹脂基材１０の厚さは５０μｍ、銅箔１２
の厚さは、１８μｍとした。
【０１２１】（２）このような絶縁性基材１０の銅箔１
２が貼付けられた表面と反対側の表面に、厚さ２２μｍ
のＰＥＴフィルム１４を貼付ける。このＰＥＴフィルム
１４は、厚みが１０μｍの粘着剤層と、厚みが１２μｍ
のＰＥＴフィルムベースとからなる。
【０１２２】（３）次いで、ＰＥＴフィルム１４の上方
から、以下のようなレーザ加工条件でパルス発振型炭酸
ガスレーザを照射して、ビアホール形成用の開口１６を
形成した後、開口１６の開口内壁に残留する樹脂を取り
除くために、プラズマクリーニング処理を施した。 〔レーザ加工条件〕 パルスエネルギー ０．５〜１００ｍＪ パルス幅 １〜１００μｓ パルス間隔 ０．５ｍｓ以上 ショット数 ３〜５０
【０１２３】（４）次いで、絶縁性樹脂基材１０の銅箔
１２が貼付けられた表面に、保護フィルム１８を貼付け
た後、下記組成の電解めっき水溶液で下記めっき条件に
て電解銅めっき処理を施して、開口１６の内部に電解銅
めっきを充填して、口径１５０μｍ、バイアホール間距
離５００μｍのバイアホール２０を形成した。
【０１２４】〔電解めっき水溶液〕 硫酸 １８０ｇ／ｌ 硫酸銅 ８０ｇ／ｌ 添加剤 １ml／ｌ （アトテックジャパン製、商品名：カパラシドＧＬ） 〔電解めっき条件〕 電流密度 ２Ａ／ｄｍ２ 時間 ３０分 温度 ２５℃
【０１２５】（５）次に、下記組成の電解めっき水溶液
で下記めっき条件にて電解すずめっき処理を施して、PE
Tフィルム１４に形成された開口内に、電解すずめっき
膜を充填し、バイアホール２０上に、直径１５０μｍ、
高さ５μｍ、バンプ間距離５００μｍの第２の導電性バ
ンプ２２を形成した。
【０１２６】〔電解めっき水溶液〕 硫酸 １０５ｍｌ／ｌ 硫酸すず（SnSO4） ３０ｇ／ｌ 添加剤 ４０ml／ｌ 〔電解めっき条件〕 電流密度 ２Ａ／ｄｍ２ 時間 ２０分 温度 ２５℃
【０１２７】（６） PETフィルム１４および保護フィ
ルム１８を剥離させた後、絶縁性樹脂基材の銅箔貼付面
と反対側の表面に保護膜２６を貼付し、絶縁性樹脂基材
の銅箔貼付面にめっきレジスト層２４を形成し、下記組
成の電解めっき水溶液で下記めっき条件にて電解すずめ
っき処理を施して、開口部２８内に電解すずめっき膜３
０を充填して、銅箔１２上に、直径（バンプ径）が８０
μｍ、高さが２０μｍ、バンプ間距離（ピッチ）が１４
０μｍの第１の導電性バンプ３２を形成した。
【０１２８】〔電解めっき水溶液〕 硫酸 １０５ｍｌ／ｌ 硫酸すず（SnSO4） ３０ｇ／ｌ 添加剤 ４０ml／ｌ 〔電解めっき条件〕 電流密度 ４Ａ／ｄｍ２ 時間 ５０分 温度 ２５℃
【０１２９】（７）その後、エッチングレジスト層３８
を形成し、エッチングレジスト非形成部分の銅箔をエッ
チングして、第１の導電性バンプ３２下に直径８５μｍ
のインナーランドを、バイアホール２０対応位置に直径
３５０μｍのアウターランドを有する、Ｌ／Ｓ（μｍ）
が５０／５０であるような導体回路パターン４０を形成
した。
【０１３０】（８）次いで、導体回路４０の表面をエッ
チング液で粗化して粗化層４１を形成し、その後、銅箔
貼付面と反対側の表面から保護膜２６を剥離させ、その
表面に接着剤層４３を形成して、半導体チップ実装用の
片面回路基板を製造した。
【０１３１】（９）前記（８）で得た片面回路基板と半
導体チップ４２との間にシート状の封止用樹脂４６を介
在させた状態で、ポッティングのような方法で、第１の
導電性バンプ３２に対して半導体チップ４２を表面実装
して、半導体チップ実装回路基板Ａを作製した。
【０１３２】（１０）次に、半導体チップ実装用回路基
板の処理工程〜と同様な工程によって、絶縁性樹脂
基材５０にバイアホール６０を形成し、さらに、バイア
ホール６０上に導電性バンプ６２を形成する。
【０１３３】（１１）その後、絶縁性樹脂基材の銅箔貼
付面と反対側の表面にエッチング保護膜６４を貼付させ
た状態で、銅箔５２の表面にエッチングレジスト層６８
を形成し、エッチングレジスト非形成部分の銅箔５２を
エッチングして、バイアホール６０のランドを含んだ導
体回路パターン７０を形成する。
【０１３４】（１２）導体回路７０の表面にエッチング
処理によって粗化層７２を形成し、その後、絶縁性樹脂
基材５０のほぼ中央部に開口７４を形成し、最後に、導
電性バンプ６２が形成された絶縁性樹脂基材５０の表面
に接着剤層７６を形成して積層用回路基板Ｂを作製し
た。
【０１３５】（１３）４枚の半導体チップ実装回路基板
Ａ１〜Ａ４を、４枚の積層用回路基板Ｂ１〜Ｂ４と交互
に積層し、さらに最上層の積層用回路基板Ｂ４の外側
に、中央開口部が形成されていない他の積層用回路基板
Ｂ５を配置し、一方、半導体チップ実装回路基板Ａ１の
外側に銅箔を配置した状態で、各基板間の隙間に充填樹
脂を注入しながら、温度１８０℃で加熱するとともに、
圧力２MＰａでプレスして、すべての回路基板を１度の
プレス成形により一体化した。
【０１３６】（１４）前記（１３）で得た積層体の最上
層にある積層用回路基板Ｂ５の表面にエッチング保護フ
ィルム７８を貼付け、最下層にある半導体チップ実装回
路基板Ａ１の銅箔表面に、所定の配線パターンに対応し
たエッチングレジスト層８０を形成した後、エッチング
処理によって導体回路８２を形成する。
【０１３７】（１５）次に、最上層にある積層用回路基
板Ｂ５の表面および最下層にある半導体チップ実装回路
基板Ａ１の表面にそれぞれめっきレジスト層を形成した
後、めっき処理を施して、導体回路７０および導体回路
８２のそれぞれのバイアホールランド上に、ニッケル−
金層（図示を省略する）を形成し、さらに、導体回路７
０のニッケル−金層上には他の電子部品を実装するため
の半田バンプ８４を、一方、導体回路８２のニッケル−
金層上にはマザーボードの端子に接続する半田ボール８
６を配設して、ＢＧＡ構造を有する多層化回路基板を作
製した。
【０１３８】（実施例２）低融点金属であるスズ−銀系
はんだからなる導電性ペーストを用いて、印刷によっ
て、直径（バンプ径）が８０μｍ、高さが２０μｍ、バ
ンプ間距離（ピッチ）が１４０μｍの第１の導電性バン
プ３２を形成するとともに、直径１５０μｍ、高さ５μ
ｍ、バンプ間距離５００μｍの第２の導電性バンプ２２
を形成した以外は、実施例１と同様に処理して半導体チ
ップ実装用回路基板および多層化回路基板を作製した。
【０１３９】上記実施例１および２によって製造された
多層化回路基板について、目視検査および導通検査を行
い、物理的および電気的接続性を調べた。その結果、実
施例１および２は、接続性や密着性という点では問題が
なく、ヒートサイクル条件下においても、１０００サイ
クルまでチップおよび導体接続部分では剥離やクラック
などは確認されず、抵抗値の上昇も確認されなかった。
【０１４０】
【発明の効果】以上説明したように、本発明によれば、
半導体チップ間の距離の短縮化を図り、配線の抵抗やイ
ンダクタンスに起因する不具合を低減することができ、
その結果、高速で遅延なく電気信号を伝達することがで
きるので、配線基板の高密度化および高機能化を図るこ
とができる。
【図面の簡単な説明】
【図1】(a)〜(f)は、本発明の半導体チップ実装用回路
基板の製造工程の一部を示す図である。
【図２】(a)〜(e)は、本発明の半導体チップ実装用回路
基板の製造工程の一部を示す図である。
【図３】本発明の半導体チップ実装回路基板の製造工程
の一部を示す図である。
【図４】(a)〜(f)は、本発明による半導体チップ実装回
路基板とともに積層される片面回路基板の製造工程の一
部を示す図である。
【図５】本発明による半導体チップ実装回路基板と積層
用回路基板とを積層した多層化回路基板の製造工程の一
部を示す図である。
【図６】本発明による半導体チップ実装回路基板と積層
用回路基板とを積層した多層化回路基板の製造工程の一
部を示す図である。
【図７】本発明による半導体チップ実装回路基板と積層
用回路基板とを積層した多層化回路基板の製造工程の一
部を示す図である。
【図８】 本発明による多層化回路基板の全体を示す図
である。
【符号の説明】
１０ 絶縁性樹脂基材 １２ 銅箔 １４ 光透過性フィルム １６ 開口 １８ 保護フィルム ２０ 充填バイアホール ２２ 第２の導電性バンプ ２４ めっきレジスト層 ２６ 保護フィルム ３０ 電解すずめっき ３２ 第１の導電性バンプ ３４ ドライフィルム ３８ めっきレジスト層 ４０ 導体回路 ４１ 粗化層 ４２ 半導体チップ ４３ 接着剤層 ４６ 封止用樹脂シート ７０、８２ 導体回路 ８４ 半田バンプ ８６ 半田ボール Ａ１〜Ａ４ 半導体チップ実装回路基板 Ｂ１〜Ｂ５ 積層用片面回路基板

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性樹脂基材の一面側には、そのほぼ
    中央部に半導体チップを実装する領域を有し、その実装
    領域内に第１の導電性バンプが形成されるとともに、そ
    の第１の導電性バンプから絶縁性樹脂基材の周辺部に向
    けて導体回路が延設され、前記絶縁性樹脂基材の他面側
    には、前記導体回路に達する開口内に導電性物質を充填
    してなるバイアホールが設けられるとともに、そのバイ
    アホールの真上に他の回路基板に電気的に接続される第
    ２の導電性バンプが設けられていることを特徴とする半
    導体チップ実装用の回路基板。
  2. 【請求項２】 絶縁性樹脂基材の一面側には、そのほぼ
    中央部に半導体チップを第１の導電性バンプを介して実
    装する導体回路を含み、その導体回路は、前記第１の導
    電性バンプから絶縁性樹脂基材の周辺部に向けて延設さ
    れ、前記絶縁性樹脂基材の他面側には、前記導体回路に
    達する開口内に導電性物質を充填してなるバイアホール
    が設けられ、そのバイアホールの真上に他の回路基板に
    電気的に接続される第２の導電性バンプが形成されてな
    る半導体チップ実装回路基板。
  3. 【請求項３】 上記導電性バンプは、Ｓｎ、Ｐｂ、Ａ
    ｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合
    金から選ばれる少なくとも１種の金属から形成されるこ
    とを特徴とする請求項１または２に記載の回路基板。
  4. 【請求項４】 上記導電性バンプは、電解めっきまたは
    無電解めっきから形成されていることを特徴とする請求
    項３に記載の回路基板。
  5. 【請求項５】 上記導電性物質は、電解銅めっき膜から
    形成されるとともに、上記導電性バンプは、電解すずめ
    っき膜から形成されることを特徴とする請求項１または
    ２に記載の回路基板。
  6. 【請求項６】 前記導体回路の表面には粗化層が形成さ
    れていることを特徴とする請求項１〜５のいずれかに記
    載の回路基板。
  7. 【請求項７】 絶縁性樹脂基材の一面に形成された導体
    回路上に、前記基材のほぼ中央部に配置される半導体チ
    ップを実装するための第１の導電性バンプが形成され、
    前記絶縁性樹脂基材の他面から前記導体回路に達する開
    口内に導電性物質を充填してなるバイアホールが設けら
    れ、そのバイアホール上には他の回路基板に接続される
    べき第２の導電性バンプが設けられている半導体チップ
    実装用の回路基板を製造するに当たって、その製造工程
    中に、少なくとも以下の〜の工程、すなわち、 一面に銅箔が貼付けられた絶縁性樹脂基材の他面側
    に、前記銅箔に達する開口を形成するとともに、その開
    口内に導電性物質を充填して充填バイアホールを形成す
    る工程、 前記充填バイアホールの真上に位置して電解めっき
    膜あるいは導電性ペーストによって第２の導電性バンプ
    を形成する工程、 前記絶縁性樹脂基材の前記他面に保護フィルムを貼
    付し、前記絶縁性樹脂基材の一面のほぼ中央部に実装半
    導体チップの端子位置に対応する開口を有するめっきレ
    ジスト層を形成する工程、 前記の工程で得られた絶縁性樹脂基材に対して電
    解めっき処理を行って、前記開口内に電解めっき膜を充
    填して実装半導体チップの端子位置に対応した第１の導
    電性バンプを形成する工程、 前記めっきレジスト層を除去した後、前記第１の導
    電性バンプから前記絶縁性樹脂基材の周辺部に向かって
    延在する所定の回路パターンに対応するエッチングレジ
    スト層を形成し、そのエッチングレジスト層が形成され
    ていない銅箔部分をエッチング処理によって除去するこ
    とによって、前記所定の回路パターンを形成する工程、 とを含んでなる半導体チップ実装用の回路基板の製造方
    法。
  8. 【請求項８】 絶縁性樹脂基材の一面に形成された導体
    回路上に、前記基材のほぼ中央部に配置される半導体チ
    ップを実装するための第１の導電性バンプが形成され、
    前記絶縁性樹脂基材の他面から前記導体回路に達する開
    口内に導電性物質を充填してなるバイアホールが設けら
    れ、そのバイアホール上には他の回路基板に接続される
    べき第２の導電性バンプが設けられている半導体チップ
    実装用の回路基板を製造するに当たって、その製造工程
    中に、少なくとも以下の〜の工程、すなわち、 一面に銅箔が貼付けられた絶縁性樹脂基材の他の面
    に光透過性樹脂フィルムを貼付し、その樹脂フィルムの
    上方から絶縁性樹脂基材の他の面に対してレーザ照射を
    行って、前記銅箔に達する開口を形成するとともに、そ
    の開口内に残った残滓をクリーニングする工程、 前記絶縁性樹脂基材の一面を保護フィルムで覆った
    状態で、電解銅めっき処理を行って、前記開口内に電解
    銅めっき膜を充填して充填バイアホールを形成する工
    程、 前記の工程で得られた絶縁性樹脂基材に対して電
    解すずめっき処理を行って、前記充填バイアホールの真
    上に電解すずめっき膜からなる第２の導電性バンプを形
    成する工程、 前記保護フィルムおよび樹脂フィルムをそれぞれ絶
    縁性樹脂基材から剥離させた後、前記絶縁性樹脂基材の
    前記他の面に保護フィルムを貼付し、前記絶縁性樹脂基
    材の一面のほぼ中央部に実装半導体チップの端子位置に
    対応する開口を有するめっきレジスト層を形成する工
    程、 前記の工程で得られた絶縁性樹脂基材に対して電
    解すずめっき処理を行って、前記開口内に電解すずめっ
    き膜を充填して実装半導体チップの端子位置に対応した
    第１の導電性バンプを形成する工程、 前記めっきレジスト層を除去した後、前記第１の導
    電性バンプから前記絶縁性樹脂基材の周辺部に向かって
    延在する所定の回路パターンに対応するエッチングレジ
    スト層を形成し、そのエッチングレジスト層が形成され
    ていない銅箔部分をエッチング処理によって除去して、
    前記所定の回路パターンを形成する工程、 とを含んでなる半導体チップ実装用の回路基板の製造方
    法。
  9. 【請求項９】 絶縁性樹脂基材の一面に導体回路を有
    し、この絶縁性樹脂基材の他面から前記導体回路に達す
    るバイアホールが形成され、そのバイアホールの直上に
    導電性バンプが形成されてなる回路基板の複数枚を接着
    剤を介して積層し、その積層された複数枚の回路基板を
    加熱プレスすることによって製造される多層化回路基板
    において、 前記回路基板のうちのいくつかには、その導体回路上に
    半導体チップが実装され、それらの実装半導体チップ
    は、前記回路基板と隣接する他の回路基板との間に埋設
    されていることを特徴とする多層化回路基板。
  10. 【請求項１０】 絶縁性樹脂基材の一面に導体回路を有
    し、この絶縁性樹脂基材の他面から前記導体回路に達す
    るバイアホールが形成され、そのバイアホールの直上に
    導電性バンプが形成されてなる回路基板の複数枚を接着
    剤を介して積層し、その積層された複数枚の回路基板を
    加熱プレスすることによって製造される多層化回路基板
    において、 前記回路基板のうちのいくつかは、そのほぼ中央部にお
    いて、前記導体回路上に半導体チップが実装されるとと
    もに、その導体回路は、実装半導体チップの端子位置か
    ら前記回路基板の周辺部に向けて延設され、かつその周
    辺部において前記バイアホールに接続されるように構成
    された多層化回路基板。
  11. 【請求項１１】 絶縁性樹脂基材の一面に導体回路を有
    し、この絶縁性樹脂基材の他面から前記導体回路に達す
    るバイアホールが形成され、そのバイアホールの直上に
    導電性バンプが形成されてなる回路基板の複数枚を接着
    剤を介して積層し、その積層された複数枚の回路基板を
    加熱プレスすることによって製造される多層化回路基板
    において、 前記回路基板のうちのいくつかは、そのほぼ中央部にお
    いて、前記導体回路上に半導体チップが実装され、その
    導体回路は、実装半導体チップの端子位置から前記回路
    基板の周辺部に向けて延設され、かつその周辺部におい
    て前記バイアホールに接続されるように構成され、一
    方、前記半導体チップが実装された回路基板に隣接する
    他の回路基板には、前記実装半導体チップが通過できる
    ような開口が形成されていることを特徴とする多層化回
    路基板。
  12. 【請求項１２】 上記導電性バンプは、Ｓｎ、Ｐｂ、Ａ
    ｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合
    金から選ばれる少なくとも１種の金属から形成されるこ
    とを特徴とする請求項９〜１１のいずれかに記載の多層
    化回路基板。
  13. 【請求項１３】 上記導電性バンプは、電解めっきまた
    は無電解めっきから形成されることを特徴とする請求項
    １２に記載の多層化回路基板。
  14. 【請求項１４】 上記バイアホールは、電解銅めっきか
    ら形成されるとともに、上記導電性バンプは、電解すず
    めっきから形成されることを特徴とする請求項９〜１１
    のいずれかに記載の多層化回路基板。
  15. 【請求項１５】 前記導体回路の表面には粗化層が形成
    されていることを特徴とする請求項９〜１４いずれかに
    記載の多層化回路基板。
JP2002032710A 2002-02-08 2002-02-08 半導体チップ実装回路基板とその製造方法および多層化回路基板 Pending JP2003234431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002032710A JP2003234431A (ja) 2002-02-08 2002-02-08 半導体チップ実装回路基板とその製造方法および多層化回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002032710A JP2003234431A (ja) 2002-02-08 2002-02-08 半導体チップ実装回路基板とその製造方法および多層化回路基板

Publications (1)

Publication Number Publication Date
JP2003234431A true JP2003234431A (ja) 2003-08-22

Family

ID=27775748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002032710A Pending JP2003234431A (ja) 2002-02-08 2002-02-08 半導体チップ実装回路基板とその製造方法および多層化回路基板

Country Status (1)

Country Link
JP (1) JP2003234431A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173387A (ja) * 2004-12-16 2006-06-29 Matsushita Electric Ind Co Ltd 多段構成半導体モジュール
JP2007250764A (ja) * 2006-03-15 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
WO2008018524A1 (en) * 2006-08-11 2008-02-14 Sanyo Electric Co., Ltd. Semiconductor device and its manufacturing method
US8766408B2 (en) 2006-03-07 2014-07-01 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
CN107731698A (zh) * 2017-10-26 2018-02-23 日月光半导体(上海)有限公司 集成电路封装件、封装基板及其制造方法
CN117715405A (zh) * 2024-02-01 2024-03-15 赛晶亚太半导体科技(浙江)有限公司 一种叠层结构贴片方法及叠层结构贴片***

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173387A (ja) * 2004-12-16 2006-06-29 Matsushita Electric Ind Co Ltd 多段構成半導体モジュール
US8766408B2 (en) 2006-03-07 2014-07-01 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
JP2007250764A (ja) * 2006-03-15 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
WO2008018524A1 (en) * 2006-08-11 2008-02-14 Sanyo Electric Co., Ltd. Semiconductor device and its manufacturing method
US8102039B2 (en) 2006-08-11 2012-01-24 Sanyo Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
JP5258567B2 (ja) * 2006-08-11 2013-08-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
CN107731698A (zh) * 2017-10-26 2018-02-23 日月光半导体(上海)有限公司 集成电路封装件、封装基板及其制造方法
CN107731698B (zh) * 2017-10-26 2024-03-26 日月光半导体(上海)有限公司 集成电路封装件、封装基板及其制造方法
CN117715405A (zh) * 2024-02-01 2024-03-15 赛晶亚太半导体科技(浙江)有限公司 一种叠层结构贴片方法及叠层结构贴片***
CN117715405B (zh) * 2024-02-01 2024-05-24 赛晶亚太半导体科技(浙江)有限公司 一种叠层结构贴片方法及叠层结构贴片***

Similar Documents

Publication Publication Date Title
US7656032B2 (en) Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module
KR101111930B1 (ko) 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
JP3853219B2 (ja) 半導体素子内蔵基板および多層回路基板
WO2004077560A1 (ja) 多層プリント配線板
JP4592891B2 (ja) 多層回路基板および半導体装置
JP4022405B2 (ja) 半導体チップ実装用回路基板
JP2003234432A (ja) 半導体チップ実装回路基板および多層化回路基板
JP4475875B2 (ja) プリント配線板
JP4376891B2 (ja) 半導体モジュール
JP4230680B2 (ja) 多層化回路基板
JP4493923B2 (ja) プリント配線板
JP4592889B2 (ja) 多層回路基板
JP2003234431A (ja) 半導体チップ実装回路基板とその製造方法および多層化回路基板
WO2010035867A1 (ja) 半導体素子搭載用パッケージ基板とその製造方法
JP2001217356A (ja) 多層回路基板および半導体装置
JP4376890B2 (ja) 半導体チップ実装用回路基板
JP3963620B2 (ja) 半導体チップ及びその製造方法
JP4017451B2 (ja) 多層化回路基板およびその製造方法
JP4037697B2 (ja) 多層化回路基板およびその製造方法
JP2001217544A (ja) 多層回路基板
JP4975913B2 (ja) 多層化プリント回路基板
JP2004311705A (ja) 多層プリント配線板
JP2004031828A (ja) 多層プリント配線板
JP2004335505A (ja) 多層プリント配線板
JP2004079554A (ja) 片面回路基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071127