JP4425720B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP4425720B2
JP4425720B2 JP2004178315A JP2004178315A JP4425720B2 JP 4425720 B2 JP4425720 B2 JP 4425720B2 JP 2004178315 A JP2004178315 A JP 2004178315A JP 2004178315 A JP2004178315 A JP 2004178315A JP 4425720 B2 JP4425720 B2 JP 4425720B2
Authority
JP
Japan
Prior art keywords
conductive film
resist
substrate
post
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004178315A
Other languages
English (en)
Other versions
JP2006003526A (ja
Inventor
文博 小場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004178315A priority Critical patent/JP4425720B2/ja
Publication of JP2006003526A publication Critical patent/JP2006003526A/ja
Application granted granted Critical
Publication of JP4425720B2 publication Critical patent/JP4425720B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Electron Beam Exposure (AREA)

Description

本発明はLSI、超LSI等の高密度集積回路、フォトマスク等を製造する際の高精細なレジストパターンの形成方法に関する。
近年半導体装置の高集積化に伴い、微細なパターンを形成すること、すなわちリソグラフィ技術の高精度化が求められている。例えば電子線を照射する電子線リソグラフィ技術は、光を光源とする光リソグラフィ技術よりも高い解像度が得られることもあり、現在はもちろん将来のリソグラフィ技術としてもその適用が期待されている。
しかしこの電子線リソグラフィでは、基板構造の種類や厚さにより、照射した電子の一部がレジスト膜中で停止し滞留してしまうことがある。従来の被処理基板の断面図である図3に示したように基板上に化学増幅型レジストを塗布した状態で電子線照射を行うと、レジスト膜中で電子が滞留しやすい。このようにレジスト膜が帯電すると次に入射する電子線の軌道が電荷の作る電界により曲がってしまい、描画位置精度が劣化する原因となる。
そこで従来は、図4に示したように、基板の上にレジスト膜を形成し、その上に帯電防止用の導電膜を形成し、この導電膜を接地電位に保ちつつ電子線を照射してレジスト膜の帯電を防止するようにしていた(特許文献1、特許文献2参照)。しかしながら、導電膜は優れた帯電防止効果を示すものの、酸性であるという性質を有している。そのため、化学増幅型レジスト膜と導電膜とが化学反応を起こし、レジスト形状を変化させてしまうという問題がある。
導電膜適用時のシーケンスは、通常、「PEB後剥離シーケンス」と呼ばれている手法で行う。この「PEB後剥離シーケンス」とは、基板上にレジストを塗布し、導電膜を塗布し、電子線露光を行い、露光後ベーク(PEB)を行った後、水洗で水溶性の導電膜を除去し、最後に現像を行うというシーケンスである。例えば住友化学製化学増幅型電子線リソグラフィ用ネガ型レジストであるNEB−22を基板表面に塗布し、このレジスト膜上に帯電防止効果をもつ導電膜を塗布し、続いて、ラインアンドスペースパターンを形成するべく、電子線照射を行い、露光後ベークを行った後、水洗で水溶性の導電膜を除去し、現像を行って得られたレジストパターン(ラインアンドスペース)の形状は、図5のようにレジストの肩が張ったT−TOPぎみの形状である。そして、ラインエッジラフネスが大きなレジストパターンが得られる。
これは、導電膜とレジストとが化学反応を起こし、その界面において難溶化層を形成し、この難溶化層の現像速度が遅いために、レジスト形状がT−TOPぎみで、ラインエッジラフネスが大きくなっているということである。この形状は、ドライエッチング耐性には優れるものの、パターンの寸法精度を劣化させてしまうことになる。
これに対し、基板表面にNEB−22を塗布し、このレジスト膜上に帯電防止効果をもつ導電膜を塗布し、続いて、ラインアンドスペースパターンを形成するべく、電子線照射を行い、水洗で水溶性の導電膜を除去した後、露光後ベークを行い、現像を行って得られたレジストパターン(ラインアンドスペース)の形状は、図6のようにレジストの肩が落ちて丸まった形状となる。この場合ラインエッジラフネスは比較的小さなものが得られる。
これは、露光後ベークを行うときには既に導電膜が除去されてしまうため、導電膜とレジストが化学反応を起こさず、その界面において難溶化層が形成されない。そのため、現像速度が比較的均一であるため、ラインエッジラフネスの小さいパターンが得られ、寸法均一性が向上するが、その反面現像速度が早いため、レジストの肩が落ちて丸くなり、エッチング耐性の弱いパターンとなってしまう。
特開2003−307856号公報 特開平11−97325号公報
上述したように、従来技術では、ドライエッチング耐性とラインエッジラフネスの両立が困難であった。本発明は、上述の係る問題を解決するためになされたものであり、ドライエッチング耐性とラインエッジラフネスに優れたパターンの形成方法を提供することを目的としている。
第1の本発明は、基材の一方の表面に、化学増幅型レジスト膜と前記化学増幅型レジスト膜上に形成され加熱により酸を放出する導電膜とを有する基板上に、前記導電膜側から電子をパターン状に照射する照射工程と、
前記電子線が照射された基板に対し、露光後ベーク処理を施す第1の露光後ベーク工程と、
前記第1の露光後ベーク処理が施された基板から、前記導電膜を除去する導電膜除去工程と、
前記導電膜が除去された基板に対し、露光後ベーク処理を施す第2の露光後ベーク工程と、
前記第2の露光後ベーク処理が施された基板に対して現像を行い、化学増幅型レジストからなるパターンを形成する現像工程とを有することを特徴とするレジストパターン形成方法である。
前記第1の本発明において、前記導電膜は、水溶性であることが好ましい。また、前記第1の露光後ベーク工程のベーク温度が、前記第2の露光後ベーク工程のベーク温度以下で、かつ、80℃以上であることが好ましい。
第2の本発明は、基材の一方の表面に、化学増幅型レジスト膜と、前記化学増幅型レジスト膜上に形成され加熱により酸を放出する第1の導電膜と、前記第1の導電膜上に形成され加熱により酸を放出する第2の導電膜を有する基板上に、前記第2の導電膜側から電子をパターン状に照射する照射工程と、
前記電子線が照射された基板に対し、露光後ベーク処理を施す露光後ベーク工程と、
前記露光後ベーク処理が施された基板から、前記第1の導電膜及び第2の導電膜を除去する導電膜除去工程と、
前記第1の導電膜及び第2の導電膜が除去された基板に対し、現像を行い、化学増幅型レジストからなるパターンを形成する現像工程とを有することを特徴とするレジストパターン形成方法である。
前記第2の本発明において、前記第1の導電膜及び第2の導電膜は、水溶性であることが好ましい。また、前記第1の導電膜の酸性度が、前記第2の導電膜の酸性度よりも弱いことが好ましい。さらに、前記第1の導電膜には、前記化学増幅型レジスト材料に含まれる酸発生剤が含まれていることが好ましい。
以下本発明の第1の実施の形態について、そのプロセス工程図を示す図1を用いて説明する。
本実施の形態のプロセスは、基板11表面に、レジスト層12を塗布する工程(レジスト層形成工程:図1(a))、このレジスト層12表面に導電膜13を形成する工程(導電膜形成工程:図1(b))、これに図示しないマスクを用いて、電子線14をパターン状に照射して、レジスト層12及び導電膜13を露光させる工程(露光工程:図(c))、露光した被処理基板を加熱して、第1回目のPEB処理を行う工程(第1のPEB工程:図1(d))、PEB処理を行った基板を水洗し、その表面に形成した導電膜13を除去する工程(水洗工程:図1(e))、水洗した被処理基板は、次いで第2回目のPEB処理を行う工程(第2のPEB工程:図1(f))、現像処理を施して、レジストパターンを形成する工程(現像工程:図1(g))からなっている。
以下、各プロセスについて詳述する。
(レジスト層形成工程)
この工程は、図1(a)に示すように、基板11の表面にレジスト層を形成する工程である。この工程で、基板11としては、シリコンウェハそのものであってもよいし、シリコンウェハ表面に、デバイスを形成したものであってもよい。さらに、金属や絶縁膜を形成し、配線、層間絶縁膜、あるいは各種機能膜を形成したものであってもよい。また、シリコンウェハ以外に、液晶用ガラス、セラミックス板など、高精細のパターン形成を必要とする各種基板であってもよい。
この工程において用いるレジストとしては、ネガ型レジストとして知られている化学増幅型の各種材料を使用することができる。ネガ型の化学増幅型レジストは、ベースポリマー、酸発生剤、及び架橋剤から構成されるものである。このレジストに電子線が照射されると、酸発生剤から発生する酸によって、ベースポリマー及び架橋剤が反応し、照射部分が不溶化して、パターン形成が可能となるものである。
ベースポリマーとしては、ノボラック樹脂等を用いることができる。具体的には、住友化学製のNEB−22等が挙げられる。また、架橋剤としては、メラミン等を用いることができる。さらに、酸発生剤としては、公知のものを用いることができる。
レジスト塗布工程は、レジスト材料を溶剤に溶解し、スピンコーター、ロールコーター、ディップコーターなど公知のレジスト塗布装置を用いて行うことができる。レジストを塗布した被処理基板から溶剤を揮散させることにより、乾燥させる。この際に、被処理基板をホットプレートなどの加熱装置を用いて加熱(プリベーク)してもよい。
(導電膜形成工程)
図1(b)に示すように、レジスト層12を形成した被処理基板表面に、導電膜を形成する材料を塗布または蒸着などの手段を用いて、導電膜13を形成する。
この導電膜材料としては、導電性を有し、且つ、加熱により酸を発生する材料であって、水溶性の材料を用いることができる。このような材料としては、ポリチエニルアルカンスルホン酸誘導体、錯体、TCNQ、ポリアニリン誘導体、PVAなどを挙げることができる。具体的には、昭和電工製のエスペイサー300N2等が挙げられる。
この導電膜形成工程において、レジスト層形成と同様に、溶剤を用いた層形成を行った場合には、プリベーク処理によって溶剤を揮散させることが望ましい。
(露光工程)
図1(c)に示すように、導電膜13を形成した被処理基板表面に、図示しない電子ビーム露光装置を用いてレジスト層に電子線でパターン状に描画する。この工程において、レジスト層の酸発生剤が活性化し、酸を発生させる。
(第1のPEB工程)
次いで、図1(d)に示すように、露光後のベーク処理すなわちPEB処理を行う。この際の加熱温度は、後述する第2のPEB処理の温度条件以下とすることが望ましい。この工程によって、ネガ型レジスト層12と、導電膜13の界面に薄い難溶化層を形成する。この難溶化層の厚さが厚くなると、レジストの肩が張ったT−Top気味の形状となってしまう。また、難溶化層の厚さが薄いと、エッチング耐性が劣り、図5に示すようにレジストの肩が落ちた形状となってしまう。これらの形状の劣化を回避するために、前記の条件でのPEB処理とすることが好ましい。
(水洗処理)
図1(e)に示すように、この工程は、前記導電膜13を水で洗浄することにより剥離除去する工程である。この工程において、除去手段としては、純水、もしくは界面活性剤あるいはアルコールなどを添加した水を用いて、導電膜13を溶解もしくは軟化剥離することによって行うことができる。具体的には、被処理基板を、純水等に浸漬して除去する方法、純水等をスプレーによって被処理基板に噴霧し、除去する方法等がある。また、浸漬によって除去する際に、超音波振動を印加することによって溶解を促進することができる。純水等の温度は、沸騰しない範囲で加温することによって溶解を促進することができる。
(第2のPEB工程)
図1(f)に示すように、この工程は、水洗工程を終了した被処理基板に対して第2回目のPEB処理を行なう。すなわち、前記露光工程によって酸発生剤から発生した酸を触媒とし、ネガ型レジストと架橋剤との反応によってレジストを架橋して難溶化する工程である。この工程において、加熱条件は、ホットプレートなどを用いて通常行われているPEB処理の条件と同等の条件で行うことができる。
(現像工程)
図1(g)に示すように、この工程は、現像液を用いて、レジストの未露光部を溶解除去し、前記第2のPEB工程において難溶化したレジスト露光部12aからなるレジストパターン15を形成する工程である。この工程においては、常用されているテトラメチルアンモニウムハイドロオキサイド(TMAH)のようなアルカリ現像液を用いることができる。
[第2の実施の形態]
以下、第2の実施の形態のプロセスを示す図2を用いて、本実施の形態について説明する。このプロセスは、レジスト層の表面に2層の導電膜を形成することによって、前述のように、エッチング耐性を向上させ且つラインエッジラフネスを改善するものである。すなわち、このプロセスは、基板上にレジスト層を形成する工程(レジスト塗布工程:図2(a))、このレジスト層に第1の導電膜を形成する工程(第1の導電膜形成工程:図2(b))、第1の導電膜上に第2の導電膜を形成する工程(第2の導電膜形成工程:図2(c))、第2の導電膜、第1の導電膜、及びレジスト層に電子線を照射して潜像を形成する露光工程(露光工程:図2(d))、潜像を形成した被処理基板を加熱する工程(PEB工程:図2(e))、前記第1及び第2の導電膜を水洗除去する工程(水洗工程:図2(f))、及びレジストの潜像を顕像化する工程(現像工程:図2(g))から成っている。以下これらの工程について詳細に説明するが、前記第1の実施の形態と同等のプロセスについては、その説明を省略する。
(レジスト塗布工程)
この工程は、前記第1の実施の形態におけるレジスト層形成工程と異なるところはない。
(第1の導電膜形成工程)
図2(b)の第1の導電膜形成工程は、前記レジスト層の表面に第1の導電膜を形成する工程である。この工程において採用することのできる導電膜形成手段は、前述の第1の実施の形態において採用した方法と同等の方法を採用することができる。この工程において用いることのできる導電膜材料としては、以後に説明する第2の導電膜材料と比較して、酸性度の弱い導電膜を用いることが好ましい。これによって、レジスト層と第1の導電膜の界面での酸を触媒とした反応により、レジスト表面に難溶化膜が生成することが回避される。
この工程において用いる導電膜材料としては、市販の材料を用いることができる。
(第2の導電膜形成工程)
図2(c)に示すように、前工程において第1の導電膜を形成された基板は、次いで、第2の導電膜が形成される。この工程において用いることのできる導電膜形成材料としては、前述の通り、第1の導電膜用材料より、酸性度の高い材料を用いる。この導電膜用材料も市販材料のなかから選択して用いることができる。さらに、この工程において採用することのできる導電膜形成手段は、前記導電膜材料が異なるのみで、他の点については、前記工程と異なるところはない。
(露光工程)
次の工程は、図2(d)に示すように、基板、レジスト層22、第1の導電膜23及び第2の導電膜24を形成した被処理基板に電子線を照射して、レジスト層等を露光し、レジスト層22にレジストパターンの潜像22aを形成する工程である。この工程においても、前記第1の実施の形態の露光工程と異なるところはない。
(PEB工程)
次の工程は、図2(e)に示すように、レジスト層、第1の導電膜及び第2の導電膜を形成した被処理基板を加熱処理し、レジスト層に含まれている酸発生剤から酸を発生させ、レジスト層22の露光部22aにおいて、発生する酸を触媒として、レジスト層22、及び架橋剤とを反応させて、レジスト層の潜像が形成されている部位のレジストパターンを難溶化する。
(水洗工程)
次の工程は、図2(f)に示すように、前記工程までに形成した第1及び第2の導電膜を洗浄除去する工程である。この工程においても、前記第1の実施の形態において採用している手法とほとんど異なるところはない。
(現像工程)
次の工程は、図2(g)に示すように、レジスト層22に形成したレジストパターン潜像25を顕像化するために現像する工程である。この工程においても、前記第1の実施の形態における処理と異なるところはない。
[第3の実施の形態]
前記第2の実施の形態においては、レジスト層表面に形成する導電膜の材料として、第1の導電膜材料が第2の導電膜材料より低い酸性度を示す材料を用いる例を示したが、この第3の実施の形態においては、第1の導電膜23材料として、導電膜材料にレジスト層に含まれる酸発生剤と同じ酸発生剤を添加するものである。そして、この第3の実施の形態は、導電材料に含まれる酸発生剤が異なるのみで、他の点については前記第2の実施の形態におけるものと異なるところはないため、詳細な説明は省略する。
尚、前述の第1ないし第3の実施の形態においては、基板表面に形成したレジスト層とその表面に1層もしくは2層の導電膜を形成した例を示したが、これらに加えて、照射電子線の反射による解像度の低下を防止するために、反射防止剤を狭装することもできる。また、膜相互の反応を防止するために、反応防止膜を形成することもできる。さらに、本発明は、上述の本発明の本質を損なわない限り、他の機能膜の形成を排除するものではない。
[第1の実施例]
第一の実施例としては、ネガ型レジスト上に導電膜を塗布し、電子線露光後、1回目の露光後ベーク(2回目の露光後ベークより低い温度で処理し、難溶化層を薄く形成する)を行ってから、水洗で導電膜を除去し、2回目の露光後ベーク(通常のPEBと同じ温度で処理)を行い、現像するというシーケンスを採用した。これにより、レジストパターン(ライン)が矩形でありドライエッチング耐性が良好、かつ、ラインエッジラフネスの小さいレジストパターンの形成が可能となる。ネガ型化学増幅系レジストである住友化学製NEB−22、及び帯電防止用導電膜として昭和電工製エスペイサー300N2を使った場合、1回目の露光後ベークを90度60秒、2回目の露光後ベークを100℃60秒にして実験した結果、矩形性が良好かつラインエッジラフネスが良好なレジストパターンを得ることができた。
1回目の露光後ベークで、導電膜とレジストの界面に薄い難溶化層が形成され、このためレジストパターン(ライン)の肩落ちが防止でき、比較的矩形性の良いパターンが得られドライエッチング耐性が向上した。また、難溶化層は薄いため、ラインエッジラフネスを劣化させることもほとんどなかった。
[第2の実施例]
基材の一方の表面に、化学増幅型レジスト膜と、前記化学増幅型レジスト膜上に形成され加熱により酸を放出する第1の導電膜と、前記第1の導電膜上に形成され加熱により酸を放出する第2の導電膜を有する基板上に、前記第2の導電膜側から電子をパターン状に照射する。この基板に対し、露光後ベークを施した後、水洗により前記第1の導電膜及び第2の導電膜を除去し、最後に現像処理を行って目的とするパターンを得る。ここで、前記第1の導電膜として、その酸性度が、前記第2の導電膜の酸性度よりも弱い材料を使用した。
この実施例によれば、第1の導電膜の酸性度が弱いため、導電膜とレジスト界面に生じる難溶化層は薄くなり、第1の実施例と同様に、レジストパターン(ライン)の肩落ちが防止でき、比較的矩形性の良いパターンが得られ、ドライエッチング耐性が向上する。また、ラインエッジラフネスを劣化させることもほとんどなかった。そして、第2の導電膜よりも酸性度の弱い第1の導電膜の上には、通常の第2の導電膜を塗布したため、帯電防止効果を劣化させることもなかった。
なお、実施の形態においては、同じ材料系で酸性度を弱めようとすると導電性が下がる傾向にあることから、第1の導電膜の酸性度が低いことによって生じる導電率の低下を第2の導電膜を形成することによって、実用的に十分な被処理基板表面の低抵抗値を実現するものである。
[第3の実施例]
基材の一方の表面に、化学増幅型レジスト膜と、前記化学増幅型レジスト膜上に形成され加熱により酸を放出する第1の導電膜と、前記第1の導電膜上に形成され加熱により酸を放出する第2の導電膜を有する基板上に、前記第2の導電膜側から電子をパターン状に照射する。この基板に対し、露光後ベークを施した後、水洗により前記第1の導電膜及び第2の導電膜を除去し、最後に現像処理を行って目的とするパターンを得る。この実施例では、前記第1の導電膜に前記化学増幅型レジスト材料に含まれる酸発生剤と同種のものが含まれていることを特徴とする。
第1の導電膜中に化学増幅型レジスト材料に含まれる酸発生剤と同種のものが含まれているため、導電膜とレジスト界面における難溶化層の発生を阻害する。そのため難溶化層の形成が不十分となり、第1の実施例と同様に、レジストパターン(ライン)の肩落ちが防止でき、比較的矩形性の良いパターンが得られドライエッチング耐性が向上する。また、ラインエッジラフネスを劣化させることもほとんどなかった。そして、導電膜1の上には、通常の導電膜2を塗布するため、帯電防止効果を劣化させることもなかった。
本発明のレジストパターン形成方法の工程を示す概略断面図。 本発明の他のレジストパターン形成方法の工程を示す概略断面図。 従来の電子線リソグラフィを適用する被処理基板の概略断面図。 従来の電子線リソグラフィの他の適用例を示す概略断面図。 従来の技術によって形成されたレジストパターンの断面図。 従来の技術によって形成されたレジストパターンの断面図。 本発明で得られるレジストパターンの断面図。
符号の説明
11…基板
12…レジスト層
12a…レジスト露光部
13…導電膜
13a…導電膜露光部
15…レジストパターン
21…基板
22…レジスト層
22a…レジスト露光部
23…第1の導電膜
23a…導電膜露光部
24…第2の導電膜
25…レジストパターン

Claims (6)

  1. 基材の一方の表面に、化学増幅型レジスト膜と前記化学増幅型レジスト膜上に形成され加熱により酸を放出する導電膜とを有する基板上に、前記導電膜側から電子をパターン状に照射する照射工程と、
    前記電子線が照射された基板に対し、露光後ベーク処理を施す第1の露光後ベーク工程と、
    前記第1の露光後ベーク処理が施された基板から、前記導電膜を除去する導電膜除去工程と、
    前記導電膜が除去された基板に対し、露光後ベーク処理を施す第2の露光後ベーク工程と、
    前記第2の露光後ベーク処理が施された基板に対して現像を行い、化学増幅型レジストからなるパターンを形成する現像工程とを有することを特徴とするレジストパターン形成方法。
  2. 前記導電膜が、水溶性であることを特徴とする請求項1に記載のレジストパターン形成方法。
  3. 前記第1の露光後ベーク工程のベーク温度が、前記第2の露光後ベーク工程のベーク温度以下で、かつ、80℃以上であることを特徴とする請求項1に記載のレジストパターン形成方法。
  4. 基材の一方の表面に、化学増幅型レジスト膜と、前記化学増幅型レジスト膜上に形成され加熱により酸を放出する第1の導電膜と、前記第1の導電膜上に形成され加熱により酸を放出する第2の導電膜を有する基板上に、前記第2の導電膜側から電子をパターン状に照射する照射工程と、
    前記電子線が照射された基板に対し、露光後ベーク処理を施す露光後ベーク工程と、
    前記露光後ベーク処理が施された基板から、前記第1の導電膜及び第2の導電膜を除去する導電膜除去工程と、
    前記第1の導電膜及び第2の導電膜が除去された基板に対し、現像を行い、化学増幅型レジストからなるパターンを形成する現像工程とを有することを特徴とするレジストパターン形成方法。
  5. 前記第1の導電膜の酸性度が、前記第2の導電膜の酸性度よりも低いことを特徴とする請求項4に記載のレジストパターン形成方法。
  6. 前記第1の導電膜が、前記化学増幅型レジスト材料に含まれる酸発生剤と同等の酸発生剤を含有していることを特徴とする請求項4に記載のレジストパターン形成方法。

JP2004178315A 2004-06-16 2004-06-16 パターン形成方法 Expired - Fee Related JP4425720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004178315A JP4425720B2 (ja) 2004-06-16 2004-06-16 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004178315A JP4425720B2 (ja) 2004-06-16 2004-06-16 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2006003526A JP2006003526A (ja) 2006-01-05
JP4425720B2 true JP4425720B2 (ja) 2010-03-03

Family

ID=35771980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004178315A Expired - Fee Related JP4425720B2 (ja) 2004-06-16 2004-06-16 パターン形成方法

Country Status (1)

Country Link
JP (1) JP4425720B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6159746B2 (ja) * 2014-02-28 2017-07-05 富士フイルム株式会社 パターン形成方法、処理剤、電子デバイス及びその製造方法

Also Published As

Publication number Publication date
JP2006003526A (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
TWI483079B (zh) Pattern formation method
US20080261125A1 (en) Resist pattern and reflow technology
JP2001023893A (ja) フォトレジストパターンの形成方法
JP2000298356A (ja) 微細パターン形成材料を用いた半導体装置の製造方法および半導体装置
JP3242568B2 (ja) パターン形成方法
US4259369A (en) Image hardening process
JP4425720B2 (ja) パターン形成方法
JP2009139695A (ja) 半導体装置の製造方法
KR20110060724A (ko) 콘택홀 패턴 형성방법
US20030027060A1 (en) Photoresist and process for structuring such a photoresist
JP2010156819A (ja) 半導体装置の製造方法
TWI245168B (en) Method for manufacturing resist pattern
US20050048413A1 (en) Pattern forming method, semiconductor device and method for manufacturing the same
JP3509761B2 (ja) レジストパターン形成方法及び微細パターン形成方法
JPH0795509B2 (ja) レジストパタ−ンの形成方法
JP2663815B2 (ja) レジストパターン形成方法
US20120220129A1 (en) Method for forming mask for forming contact holes of semiconductor device
JPH10123693A (ja) 感光性有機膜のパターン形成方法およびフオトマスクパターンの形成方法
JP5034410B2 (ja) 現像ローディング測定方法および現像ローディング測定基板
JP2692059B2 (ja) 電子線レジストパターンの形成方法
JPH10207072A (ja) リソグラフィー方法
JP3023882B2 (ja) 多層レジスト形成方法
JPH04338959A (ja) パターンの形成方法
JPH081884B2 (ja) レジストパタ−ンの形成方法
JPH10221851A (ja) パターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091209

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees