JPH10221851A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH10221851A JPH10221851A JP9026403A JP2640397A JPH10221851A JP H10221851 A JPH10221851 A JP H10221851A JP 9026403 A JP9026403 A JP 9026403A JP 2640397 A JP2640397 A JP 2640397A JP H10221851 A JPH10221851 A JP H10221851A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- resist
- positive
- beam resist
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【課題】 パターン形成方法に関し、ポジ型電子線レジ
ストにおける現像減膜を低減して、高解像度のパターン
を形成する。 【解決手段】 パターンを形成する基体１上に塗布する
ポジ型電子線レジスト２として、ネガ型の構造を併せ持
つレジストを用いるとともに、塗布したポジ型電子線レ
ジスト２の一番薄い部分の厚さを１５０〜３００ｎｍに
する。
ストにおける現像減膜を低減して、高解像度のパターン
を形成する。 【解決手段】 パターンを形成する基体１上に塗布する
ポジ型電子線レジスト２として、ネガ型の構造を併せ持
つレジストを用いるとともに、塗布したポジ型電子線レ
ジスト２の一番薄い部分の厚さを１５０〜３００ｎｍに
する。
Description
【０００１】
【発明の属する技術分野】本発明はパターン形成方法に
関するものであり、特に、ポジ型電子線レジストを用い
たパターニング工程における、現像処理工程の際のレジ
スト減膜の防止手段に特徴のあるパターン形成方法に関
するものである。
関するものであり、特に、ポジ型電子線レジストを用い
たパターニング工程における、現像処理工程の際のレジ
スト減膜の防止手段に特徴のあるパターン形成方法に関
するものである。
【０００２】
【従来の技術】近年の半導体デバイスのパターンの微細
化に伴い露光方法として電子線描画技術が用いられるよ
うになってきているが、この場合、パターンの解像性を
高めるためには電子線レジストの薄膜化が必要になって
いる。
化に伴い露光方法として電子線描画技術が用いられるよ
うになってきているが、この場合、パターンの解像性を
高めるためには電子線レジストの薄膜化が必要になって
いる。
【０００３】例えば、フォトマスク或いはレチクルを作
製する場合には、下地が平坦な基板であるので、この基
板上に電子線レジストを塗布する場合には、容易に均一
な厚さの薄膜として形成でき、その結果、解像度の高い
遮光膜パターンを形成することができる。
製する場合には、下地が平坦な基板であるので、この基
板上に電子線レジストを塗布する場合には、容易に均一
な厚さの薄膜として形成でき、その結果、解像度の高い
遮光膜パターンを形成することができる。
【０００４】なお、電子線レジストとしては、一般に、
下記の一般式、
下記の一般式、
【化３】 で表されるレジストが用いられており、一般式における
Ｒ1 が−ＣＨ3 （メチル基）の場合にはポジ型となり、
Ｒ1 が−Ｈ（水素）の場合にはネガ型となるものであ
り、ネガ型の場合には解像度をあげるために金属元素と
塩を作りやすいハロゲン元素を結合させている。
Ｒ1 が−ＣＨ3 （メチル基）の場合にはポジ型となり、
Ｒ1 が−Ｈ（水素）の場合にはネガ型となるものであ
り、ネガ型の場合には解像度をあげるために金属元素と
塩を作りやすいハロゲン元素を結合させている。
【０００５】ここで、図４を参照して、従来のフォトマ
スクにおけるパターン形成方法を説明する。 図４（ａ）参照 まず、石英ガラス基板３１上に、ＣｒＯx ／Ｃｒ／Ｃｒ
Ｏx の三層構造にして反射率を低減させた遮光膜３２を
堆積させ、次いで、ポジ型電子線レジスト３３をスピン
コータを用いて塗布したのち、電子ビーム露光装置を用
いて電子線３４を所定パターンに直接描画することによ
って遮光部に対応する未露光部３５及び光透過部に対応
する露光部３６を形成する。
スクにおけるパターン形成方法を説明する。 図４（ａ）参照 まず、石英ガラス基板３１上に、ＣｒＯx ／Ｃｒ／Ｃｒ
Ｏx の三層構造にして反射率を低減させた遮光膜３２を
堆積させ、次いで、ポジ型電子線レジスト３３をスピン
コータを用いて塗布したのち、電子ビーム露光装置を用
いて電子線３４を所定パターンに直接描画することによ
って遮光部に対応する未露光部３５及び光透過部に対応
する露光部３６を形成する。
【０００６】図４（ｂ）参照 次いで、現像液により現像することにより露光部３６の
ポジ型電子線レジスト３３を除去して、未露光部３５の
ポジ型電子線レジスト３３からなるエッチングパターン
を形成する。
ポジ型電子線レジスト３３を除去して、未露光部３５の
ポジ型電子線レジスト３３からなるエッチングパターン
を形成する。
【０００７】図４（ｃ）参照 次いで、エッチングパターンをマスクとして遮光膜３２
をエッチング除去することにより遮光膜パターン３９を
形成したのち、未露光部３５のポジ型電子線レジスト３
３を除去することによりフォトマスクが得られる。
をエッチング除去することにより遮光膜パターン３９を
形成したのち、未露光部３５のポジ型電子線レジスト３
３を除去することによりフォトマスクが得られる。
【０００８】この場合、ポジ型電子線レジスト３３の厚
さｔ1 を十分薄くすることによって、高解像度の遮光膜
パターン３９を得ることができる。
さｔ1 を十分薄くすることによって、高解像度の遮光膜
パターン３９を得ることができる。
【０００９】
【発明が解決しようとする課題】しかし、ポジ型電子線
レジスト３３を用いた場合、従来のポジ型電子線レジス
トはレジストが現像液に対して溶解性を有するので、ポ
ジ型電子線レジスト３３の厚さｔ1 を十分薄くすると現
像処理工程において未露光部３５においても８０〜１５
０ｎｍ程度の減膜が生じ、未露光部３５の膜厚が薄くな
りすぎるため、その後のエッチング工程に耐えられず、
遮光膜パターン３９に多数のピンホール状の欠陥が発生
するという問題がある。
レジスト３３を用いた場合、従来のポジ型電子線レジス
トはレジストが現像液に対して溶解性を有するので、ポ
ジ型電子線レジスト３３の厚さｔ1 を十分薄くすると現
像処理工程において未露光部３５においても８０〜１５
０ｎｍ程度の減膜が生じ、未露光部３５の膜厚が薄くな
りすぎるため、その後のエッチング工程に耐えられず、
遮光膜パターン３９に多数のピンホール状の欠陥が発生
するという問題がある。
【００１０】この問題を解決するには、ポジ型電子線レ
ジストの膜厚を厚くすれば良いが、そうすると解像性が
低下し、特に、微細パターンの場合には電子線がポジ型
電子線レジストの最下部まで到達できず、エッチング処
理後の遮光膜パターンの線幅が所望の設計値よりも著し
くずれてしまうという問題が生ずる。
ジストの膜厚を厚くすれば良いが、そうすると解像性が
低下し、特に、微細パターンの場合には電子線がポジ型
電子線レジストの最下部まで到達できず、エッチング処
理後の遮光膜パターンの線幅が所望の設計値よりも著し
くずれてしまうという問題が生ずる。
【００１１】図５（ａ）参照 例えば、ポジ型電子線レジスト３３の膜厚ｔ2 を５００
ｎｍ程度とした場合、右側のパターン幅の広い露光部３
６においてはポジ型電子線レジスト３３の最下部まで電
子線３４が十分到達して、所望の設計値通りに露光が行
われるが、左側のパターン幅の狭い露光部３６において
はポジ型電子線レジスト３３の最下部まで電子線３４が
十分に到達せず、露光が不十分に行われることになる。
ｎｍ程度とした場合、右側のパターン幅の広い露光部３
６においてはポジ型電子線レジスト３３の最下部まで電
子線３４が十分到達して、所望の設計値通りに露光が行
われるが、左側のパターン幅の狭い露光部３６において
はポジ型電子線レジスト３３の最下部まで電子線３４が
十分に到達せず、露光が不十分に行われることになる。
【００１２】図５（ｂ）参照 そして、この様に露光されたポジ型電子線レジスト３３
を現像した場合、パターン幅の広い部分においては所望
の設計値通りのエッチング用の開口部４０が得られるも
のの、パターン幅の狭い部分においては断面形状がテー
パー状の開口部４１が形成されることになる。
を現像した場合、パターン幅の広い部分においては所望
の設計値通りのエッチング用の開口部４０が得られるも
のの、パターン幅の狭い部分においては断面形状がテー
パー状の開口部４１が形成されることになる。
【００１３】図５（ｃ）参照 この様なパターンのポジ型電子線レジスト３３をマスク
として遮光膜３２をエッチングすると、パターン幅の広
い部分においては所望の設計値通りの光透過部４２が形
成されるものの、パターン幅の狭い部分においては設計
値よりかなり幅狭の光透過部４３が形成されることにな
る。
として遮光膜３２をエッチングすると、パターン幅の広
い部分においては所望の設計値通りの光透過部４２が形
成されるものの、パターン幅の狭い部分においては設計
値よりかなり幅狭の光透過部４３が形成されることにな
る。
【００１４】したがって、半導体デバイスの微細化に伴
ってパターン幅が狭くなるにつれて、設計値からのずれ
が大きくなり、所期の素子構造及び素子特性が得られな
くなるという問題が生ずる。
ってパターン幅が狭くなるにつれて、設計値からのずれ
が大きくなり、所期の素子構造及び素子特性が得られな
くなるという問題が生ずる。
【００１５】さらに、半導体装置等の段差を有する基板
上にポジ型電子線レジストを塗布した場合には、凸部上
においてはポジ型電子線レジストの膜厚が薄くなり、一
方、凹部上においてはポジ型電子線レジストの膜厚が厚
くなり、表面形状に応じて膜厚分布が生ずる。
上にポジ型電子線レジストを塗布した場合には、凸部上
においてはポジ型電子線レジストの膜厚が薄くなり、一
方、凹部上においてはポジ型電子線レジストの膜厚が厚
くなり、表面形状に応じて膜厚分布が生ずる。
【００１６】この場合、凸部上におけるポジ型電子線レ
ジストの厚さが現像工程における現像減膜に耐えられる
厚さにすると、凹部上におけるポジ型電子線レジストの
厚さが厚くなりすぎてパターン幅が設計値から大幅にず
れることになる。
ジストの厚さが現像工程における現像減膜に耐えられる
厚さにすると、凹部上におけるポジ型電子線レジストの
厚さが厚くなりすぎてパターン幅が設計値から大幅にず
れることになる。
【００１７】逆に、凹部上におけるポジ型電子線レジス
トの厚さを設計値通りの幅が得られる厚さにした場合に
は、凸部上におけるポジ型電子線レジストの厚さが薄く
なりすぎ、現像工程における現像減膜の結果、その後の
エッチング処理に耐えられず、被エッチング物の被覆部
にピンホール状の欠陥が多数発生することになる。
トの厚さを設計値通りの幅が得られる厚さにした場合に
は、凸部上におけるポジ型電子線レジストの厚さが薄く
なりすぎ、現像工程における現像減膜の結果、その後の
エッチング処理に耐えられず、被エッチング物の被覆部
にピンホール状の欠陥が多数発生することになる。
【００１８】ここで、この様な表面に段差のある場合の
パターン形成工程、例えば、半導体装置における配線層
のパターニング工程の問題点を図６を参照して説明す
る。なお、図６（ａ）はＭＯＳＦＥＴの概略的構造を上
から透視して示したものであり、また、図６（ｂ）は、
図６（ａ）におけるＡ−Ａ’を結ぶ一点鎖線にそった断
面図であり、さらに、図６（ｃ）の左右の図は、夫々図
６（ａ）におけるＢ−Ｂ’を結ぶ一点鎖線、及び、Ｃ−
Ｃ’を結ぶ一点鎖線に沿った断面を示すものである。
パターン形成工程、例えば、半導体装置における配線層
のパターニング工程の問題点を図６を参照して説明す
る。なお、図６（ａ）はＭＯＳＦＥＴの概略的構造を上
から透視して示したものであり、また、図６（ｂ）は、
図６（ａ）におけるＡ−Ａ’を結ぶ一点鎖線にそった断
面図であり、さらに、図６（ｃ）の左右の図は、夫々図
６（ａ）におけるＢ−Ｂ’を結ぶ一点鎖線、及び、Ｃ−
Ｃ’を結ぶ一点鎖線に沿った断面を示すものである。
【００１９】図６（ａ）及び（ｂ）参照 この場合のＭＯＳＦＥＴの構造は極めて一般的なもので
あり、ｐ型シリコン基板５１を選択酸化して選択酸化膜
５２に囲まれた素子形成領域を形成したのち、ゲート酸
化膜５３及びゲート電極５４を形成し、ゲート電極５４
をマスクとしてＰ等のｎ型不純物をイオン注入すること
によってｎ型ソース・ドレイン領域５５を形成する。
あり、ｐ型シリコン基板５１を選択酸化して選択酸化膜
５２に囲まれた素子形成領域を形成したのち、ゲート酸
化膜５３及びゲート電極５４を形成し、ゲート電極５４
をマスクとしてＰ等のｎ型不純物をイオン注入すること
によってｎ型ソース・ドレイン領域５５を形成する。
【００２０】次いで、全面に形成した層間絶縁膜５６を
介してＡｌ層５７を堆積させたのち、このＡｌ層５７を
パターニングしてゲート電極５４と直交する方向に延在
する２本の配線層を形成するために、ポジ型電子線レジ
スト５８を塗布して電子線の直接描画により露光部６０
及び未露光部６１を形成し、次いで、現像することによ
って露光部６０のポジ型電子線レジスト５８を除去す
る。
介してＡｌ層５７を堆積させたのち、このＡｌ層５７を
パターニングしてゲート電極５４と直交する方向に延在
する２本の配線層を形成するために、ポジ型電子線レジ
スト５８を塗布して電子線の直接描画により露光部６０
及び未露光部６１を形成し、次いで、現像することによ
って露光部６０のポジ型電子線レジスト５８を除去す
る。
【００２１】図６（ｃ）参照 この場合、図６（ｃ）の左側の図に示すように、ゲート
電極５４上のポジ型電子線レジスト３３の厚さとして現
像減膜を考慮したエッチング耐性を保つことのできる限
界膜厚程度にしておくと、露光部６０に形成される開口
部６２のパターン幅はほぼ設計値通りとなる。
電極５４上のポジ型電子線レジスト３３の厚さとして現
像減膜を考慮したエッチング耐性を保つことのできる限
界膜厚程度にしておくと、露光部６０に形成される開口
部６２のパターン幅はほぼ設計値通りとなる。
【００２２】一方、図６（ｃ）の右側の図に示すよう
に、ｎ型ソース・ドレイン領域５５上のポジ型電子線レ
ジスト３３の厚さはかなり厚くなり、露光が不十分とな
って露光部に形成される開口部６３の断面形状はテーパ
ー状となる。
に、ｎ型ソース・ドレイン領域５５上のポジ型電子線レ
ジスト３３の厚さはかなり厚くなり、露光が不十分とな
って露光部に形成される開口部６３の断面形状はテーパ
ー状となる。
【００２３】したがって、この様なパターンのポジ型電
子線レジスト５８をマスクとしてＡｌ層５７をエッチン
グした場合には、開口部６３において十分なエッチング
が行われず、配線層間の間隔が狭くなりエッチング残渣
による短絡や、寄生容量による信号遅延の原因となる。
子線レジスト５８をマスクとしてＡｌ層５７をエッチン
グした場合には、開口部６３において十分なエッチング
が行われず、配線層間の間隔が狭くなりエッチング残渣
による短絡や、寄生容量による信号遅延の原因となる。
【００２４】逆に、ｎ型ソース・ドレイン領域５５上の
ポジ型電子線レジスト３３の厚さを解像不良が生じない
程度に薄くした場合には、上述のように、ゲート電極５
４上のポジ型電子線レジスト３３の厚さが薄くなりす
ぎ、現像減膜によりエッチング工程において配線層に多
数のピンホール状の欠陥等が発生することになる。
ポジ型電子線レジスト３３の厚さを解像不良が生じない
程度に薄くした場合には、上述のように、ゲート電極５
４上のポジ型電子線レジスト３３の厚さが薄くなりす
ぎ、現像減膜によりエッチング工程において配線層に多
数のピンホール状の欠陥等が発生することになる。
【００２５】したがって、本発明は、ポジ型電子線レジ
ストにおける現像減膜を低減して、高解像度のパターン
を形成することを目的とする。
ストにおける現像減膜を低減して、高解像度のパターン
を形成することを目的とする。
【００２６】
【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。 図１（ａ）乃至（ｃ）参照 （１）本発明は、パターンを形成する基体１上にポジ型
電子線レジスト２を塗布し、このポジ型電子線レジスト
２を電子線３で露光したのち、現像によって形成したポ
ジ型電子線レジスト２のパターンにより基体１をエッチ
ングするパターン形成方法において、ポジ型電子線レジ
スト２としてネガ型の構造を併せ持つレジストを用いる
とともに、塗布したポジ型電子線レジスト２の一番薄い
部分の厚さを１５０〜３００ｎｍにすることを特徴とす
る。
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。 図１（ａ）乃至（ｃ）参照 （１）本発明は、パターンを形成する基体１上にポジ型
電子線レジスト２を塗布し、このポジ型電子線レジスト
２を電子線３で露光したのち、現像によって形成したポ
ジ型電子線レジスト２のパターンにより基体１をエッチ
ングするパターン形成方法において、ポジ型電子線レジ
スト２としてネガ型の構造を併せ持つレジストを用いる
とともに、塗布したポジ型電子線レジスト２の一番薄い
部分の厚さを１５０〜３００ｎｍにすることを特徴とす
る。
【００２７】この様に、ポジ型電子線レジスト２として
ネガ型の構造を併せ持つレジストを用いて現像減膜を大
幅に低減させることにより、塗布したポジ型電子線レジ
スト２の一番薄い部分の厚さを１５０〜３００ｎｍ程度
と十分薄くすることができるので、高解像度のパターニ
ングを欠陥を発生させることなく行うことができる。
ネガ型の構造を併せ持つレジストを用いて現像減膜を大
幅に低減させることにより、塗布したポジ型電子線レジ
スト２の一番薄い部分の厚さを１５０〜３００ｎｍ程度
と十分薄くすることができるので、高解像度のパターニ
ングを欠陥を発生させることなく行うことができる。
【００２８】（２）また、本発明は、上記（１）におい
て、ポジ型電子線レジスト２として、下記の一般式、
て、ポジ型電子線レジスト２として、下記の一般式、
【化４】 で表されるαメチルスチレン系レジストを用いたことを
特徴とする。
特徴とする。
【００２９】この様なネガ型の構造を併せ持つポジ型電
子線レジスト２としては、上記の一般式で表されるαメ
チルスチレン系レジストが有用である。
子線レジスト２としては、上記の一般式で表されるαメ
チルスチレン系レジストが有用である。
【００３０】（３）また、本発明は、上記（１）または
（２）において、ポジ型電子線レジスト２を電子線３で
露光したのち、このポジ型電子線レジスト２上にスルホ
ン基を有する高分子ポリマー７の溶液を塗布し、熱処理
を行うことによりポジ型電子線レジスト２の表面に硬化
膜６を形成したことを特徴とする。
（２）において、ポジ型電子線レジスト２を電子線３で
露光したのち、このポジ型電子線レジスト２上にスルホ
ン基を有する高分子ポリマー７の溶液を塗布し、熱処理
を行うことによりポジ型電子線レジスト２の表面に硬化
膜６を形成したことを特徴とする。
【００３１】この様に、ポジ型電子線レジスト２上にス
ルホン基を有する高分子ポリマー７の溶液を塗布し、熱
処理を行うことにより、ポジ型電子線レジスト２の有す
るネガ型感応基（−Ｘ）が高分子ポリマー７の溶液中の
スルホン基と反応して、ポジ型電子線レジスト２の表面
に架橋した硬化膜６が形成され、この硬化膜６が耐現像
性の保護膜として作用し、未露光部４のポジ型電子線レ
ジスト２の減膜を防止する。
ルホン基を有する高分子ポリマー７の溶液を塗布し、熱
処理を行うことにより、ポジ型電子線レジスト２の有す
るネガ型感応基（−Ｘ）が高分子ポリマー７の溶液中の
スルホン基と反応して、ポジ型電子線レジスト２の表面
に架橋した硬化膜６が形成され、この硬化膜６が耐現像
性の保護膜として作用し、未露光部４のポジ型電子線レ
ジスト２の減膜を防止する。
【００３２】（４）また、本発明は、上記（３）におい
て、スルホン基を有する高分子ポリマー７の溶液が、下
記の一般式、
て、スルホン基を有する高分子ポリマー７の溶液が、下
記の一般式、
【化５】 で表されるスルホン化ポリアニリン系のアンモニウム塩
と、塗布溶媒とからなる溶液であることを特徴とする。
と、塗布溶媒とからなる溶液であることを特徴とする。
【００３３】この様なスルホン基を有する高分子ポリマ
ー７の溶液としては、上記の一般式で表されるスルホン
化ポリアニリン系のアンモニウム塩と、塗布溶媒、例え
ば、水とからなる溶液が有用である。
ー７の溶液としては、上記の一般式で表されるスルホン
化ポリアニリン系のアンモニウム塩と、塗布溶媒、例え
ば、水とからなる溶液が有用である。
【００３４】（５）また、本発明は、上記（１）乃至
（４）のいずれかにおいて、パターンを形成する基体１
が、表面に遮光膜を設けたフォトマスクまたはレチクル
を構成する透明絶縁基板であることを特徴とする。
（４）のいずれかにおいて、パターンを形成する基体１
が、表面に遮光膜を設けたフォトマスクまたはレチクル
を構成する透明絶縁基板であることを特徴とする。
【００３５】この様に、本発明のポジ型電子線レジスト
２をフォトマスク或いはレチクルの製造工程に用いた場
合には、全体のポジ型電子線レジスト２の膜厚を解像不
良が生じない薄い膜厚で且つ均一に形成することができ
るので、高解像度の遮光膜パターンを得ることができ
る。
２をフォトマスク或いはレチクルの製造工程に用いた場
合には、全体のポジ型電子線レジスト２の膜厚を解像不
良が生じない薄い膜厚で且つ均一に形成することができ
るので、高解像度の遮光膜パターンを得ることができ
る。
【００３６】（６）また、本発明は、上記（１）乃至
（４）のいずれかにおいて、パターンを形成する基体１
が、表面に絶縁層及び導電層からなる凹凸構造を有する
半導体基板であることを特徴とする。
（４）のいずれかにおいて、パターンを形成する基体１
が、表面に絶縁層及び導電層からなる凹凸構造を有する
半導体基板であることを特徴とする。
【００３７】この様に、本発明のポジ型電子線レジスト
２を半導体装置の製造工程に用いた場合には、表面に凹
凸があっても、凸部上のポジ型電子線レジスト２の膜厚
をエッチング工程に耐え得る限界膜厚まで薄くすること
ができるので、凹部における膜厚も解像不良が生じない
薄い膜厚に設定することができ、全体のパターン幅を設
計値通りにすることができる。
２を半導体装置の製造工程に用いた場合には、表面に凹
凸があっても、凸部上のポジ型電子線レジスト２の膜厚
をエッチング工程に耐え得る限界膜厚まで薄くすること
ができるので、凹部における膜厚も解像不良が生じない
薄い膜厚に設定することができ、全体のパターン幅を設
計値通りにすることができる。
【００３８】
【発明の実施の形態】まず、本発明の第１の実施の形態
であるフォトマスクの製造工程を図２を参照して説明す
る。 図２（ａ）参照 まず、石英ガラス基板１１上に、ＣｒＯx ／Ｃｒ／Ｃｒ
Ｏx の三層構造にして反射率を低減させた遮光膜１２を
堆積させ、次いで、下記の一般式、
であるフォトマスクの製造工程を図２を参照して説明す
る。 図２（ａ）参照 まず、石英ガラス基板１１上に、ＣｒＯx ／Ｃｒ／Ｃｒ
Ｏx の三層構造にして反射率を低減させた遮光膜１２を
堆積させ、次いで、下記の一般式、
【化６】 で表されるαメチルスチレン系レジストからなるポジ型
電子線レジスト１３をスピンコータを用いて厚さ１５０
〜３００ｎｍ、例えば、２００ｎｍ塗布する。
電子線レジスト１３をスピンコータを用いて厚さ１５０
〜３００ｎｍ、例えば、２００ｎｍ塗布する。
【００３９】このαメチルスチレン系レジストにおける
メチル基、即ち、−ＣＨ3 がポジ型構造を与え、−Ｘが
ネガ型構造を与えるので全体としてポジ型を保つために
は、ｍ＞ｎである必要がある。
メチル基、即ち、−ＣＨ3 がポジ型構造を与え、−Ｘが
ネガ型構造を与えるので全体としてポジ型を保つために
は、ｍ＞ｎである必要がある。
【００４０】次いで、電子ビーム露光装置を用いて電子
線１４を所定パターンに直接描画することによって遮光
部に対応する未露光部１５及び光透過部に対応する露光
部１６を形成する。
線１４を所定パターンに直接描画することによって遮光
部に対応する未露光部１５及び光透過部に対応する露光
部１６を形成する。
【００４１】図２（ｂ）参照 次いで、全面に、下記の一般式、
【化７】 で表されるスルホン化ポリアニリン系のアンモニウム塩
を溶剤とし、水を溶媒とした高分子ポリマー溶液を塗布
し、８０〜１２０℃、例えば、１００℃で、２０〜３０
分、例えば、２０分熱処理を行う。
を溶剤とし、水を溶媒とした高分子ポリマー溶液を塗布
し、８０〜１２０℃、例えば、１００℃で、２０〜３０
分、例えば、２０分熱処理を行う。
【００４２】この加熱処理工程において、ポジ型電子線
レジスト１３の有するネガ型感応基、即ち、−Ｘがスル
ホン化ポリアニリン系のアンモニウム塩水溶液中の一部
のスルホン基と反応してポジ型電子線レジスト１３の表
面に架橋した硬化膜１７を形成すると共に、スルホン化
ポリアニリン系のアンモニウム塩の架橋反応により高分
子ポリマー１８が形成される。
レジスト１３の有するネガ型感応基、即ち、−Ｘがスル
ホン化ポリアニリン系のアンモニウム塩水溶液中の一部
のスルホン基と反応してポジ型電子線レジスト１３の表
面に架橋した硬化膜１７を形成すると共に、スルホン化
ポリアニリン系のアンモニウム塩の架橋反応により高分
子ポリマー１８が形成される。
【００４３】図２（ｃ）参照 次いで、アルカリ水溶液を用いて高分子ポリマー１８を
除去したのち、トルエンを用いて現像することによって
露光部１６のポジ型電子線レジスト１３を除去して遮光
膜１２をエッチングするためのマスクパターンを形成す
る。
除去したのち、トルエンを用いて現像することによって
露光部１６のポジ型電子線レジスト１３を除去して遮光
膜１２をエッチングするためのマスクパターンを形成す
る。
【００４４】この場合、ネガ型の結合は付近に存在した
もの同士での結合になるため、ポジ型の主鎖の切断によ
る低分子化で除去可能になり、それによって露光部１６
の硬化膜１７を除去することができるものであり、ま
た、未露光部１５においては硬化膜１７が耐現像性の保
護膜として作用するために、現像中における未露光部１
５のポジ型電子線レジスト１３の減膜は１０〜２０ｎｍ
程度に抑えることができる。
もの同士での結合になるため、ポジ型の主鎖の切断によ
る低分子化で除去可能になり、それによって露光部１６
の硬化膜１７を除去することができるものであり、ま
た、未露光部１５においては硬化膜１７が耐現像性の保
護膜として作用するために、現像中における未露光部１
５のポジ型電子線レジスト１３の減膜は１０〜２０ｎｍ
程度に抑えることができる。
【００４５】図２（ｄ）参照 次いで、このポジ型電子線レジスト１３からなるマスク
パターンをマスクとして遮光膜１２をエッチング除去す
ることにより遮光膜パターン１９を形成したのち、未露
光部１５のポジ型電子線レジスト１３を除去することに
よってフォトマスクが得られる。
パターンをマスクとして遮光膜１２をエッチング除去す
ることにより遮光膜パターン１９を形成したのち、未露
光部１５のポジ型電子線レジスト１３を除去することに
よってフォトマスクが得られる。
【００４６】この場合、解像度を高めるためにポジ型電
子線レジスト１３の厚さを１５０〜３００ｎｍとしてい
るが、硬化膜１７の作用により現像減膜が１０〜２０ｎ
ｍ程度に低減され、１３０〜２９０ｎｍの厚さのポジ型
電子線レジスト１３からなるマスクパターンが残存する
ことになり、この膜厚はエッチング工程に十分耐え得る
膜厚であるので、遮光膜パターン１９にピンホール等の
欠陥が発生することがない。
子線レジスト１３の厚さを１５０〜３００ｎｍとしてい
るが、硬化膜１７の作用により現像減膜が１０〜２０ｎ
ｍ程度に低減され、１３０〜２９０ｎｍの厚さのポジ型
電子線レジスト１３からなるマスクパターンが残存する
ことになり、この膜厚はエッチング工程に十分耐え得る
膜厚であるので、遮光膜パターン１９にピンホール等の
欠陥が発生することがない。
【００４７】次に、第３図を参照して本発明の第２の実
施の形態である半導体装置の配線層のパターニング工程
を説明する。なお、図３（ａ）はＭＯＳＦＥＴの概略的
構造を上から透視して示したものであり、また、図３
（ｂ）は、図３（ａ）におけるＡ−Ａ’を結ぶ一点鎖線
に沿った断面図であり、さらに、図３（ｃ）の左右の図
は、夫々図３（ａ）におけるＢ−Ｂ’を結ぶ一点鎖線、
及び、Ｃ−Ｃ’を結ぶ一点鎖線に沿った断面を示すもの
である。
施の形態である半導体装置の配線層のパターニング工程
を説明する。なお、図３（ａ）はＭＯＳＦＥＴの概略的
構造を上から透視して示したものであり、また、図３
（ｂ）は、図３（ａ）におけるＡ−Ａ’を結ぶ一点鎖線
に沿った断面図であり、さらに、図３（ｃ）の左右の図
は、夫々図３（ａ）におけるＢ−Ｂ’を結ぶ一点鎖線、
及び、Ｃ−Ｃ’を結ぶ一点鎖線に沿った断面を示すもの
である。
【００４８】図３（ａ）及び（ｂ）参照 この場合のＭＯＳＦＥＴの構造は極めて一般的なものと
して説明するが、ｐ型シリコン基板２１を選択酸化して
選択酸化膜２２に囲まれた素子形成領域を形成したの
ち、ゲート酸化膜２３及びゲート電極２４を形成し、ゲ
ート電極２４をマスクとしてＡｓをイオン注入すること
によってｎ型ソース・ドレイン領域２５を形成する。
して説明するが、ｐ型シリコン基板２１を選択酸化して
選択酸化膜２２に囲まれた素子形成領域を形成したの
ち、ゲート酸化膜２３及びゲート電極２４を形成し、ゲ
ート電極２４をマスクとしてＡｓをイオン注入すること
によってｎ型ソース・ドレイン領域２５を形成する。
【００４９】次いで、全面に形成した層間絶縁膜２６を
介してＡｌ層２７を堆積させたのち、上記の第１の実施
の形態と同様の構成のポジ型電子線レジスト２８をゲー
ト電極２４上の厚さが１５０〜３００ｎｍ、例えば、１
５０ｎｍとなるように塗布したのち、電子線の直接描画
により露光を行ってゲート電極２４と直交する方向に延
在する２本の配線層を形成するためのパターンの未露光
部３０を形成する。
介してＡｌ層２７を堆積させたのち、上記の第１の実施
の形態と同様の構成のポジ型電子線レジスト２８をゲー
ト電極２４上の厚さが１５０〜３００ｎｍ、例えば、１
５０ｎｍとなるように塗布したのち、電子線の直接描画
により露光を行ってゲート電極２４と直交する方向に延
在する２本の配線層を形成するためのパターンの未露光
部３０を形成する。
【００５０】次いで、上記の第１の実施の形態と同様の
構成のスルホン化ポリアニリン系のアンモニウム塩水溶
液からなる高分子ポリマー溶液を塗布し、８０〜１２０
℃、例えば、１００℃で、２０〜３０分、例えば、２０
分熱処理を行うことにより、ポジ型電子線レジスト２８
の表面に架橋した硬化膜２９を形成すると共に、スルホ
ン化ポリアニリン系のアンモニウム塩の架橋反応により
高分子ポリマー（図示せず）を形成する。
構成のスルホン化ポリアニリン系のアンモニウム塩水溶
液からなる高分子ポリマー溶液を塗布し、８０〜１２０
℃、例えば、１００℃で、２０〜３０分、例えば、２０
分熱処理を行うことにより、ポジ型電子線レジスト２８
の表面に架橋した硬化膜２９を形成すると共に、スルホ
ン化ポリアニリン系のアンモニウム塩の架橋反応により
高分子ポリマー（図示せず）を形成する。
【００５１】次いで、アルカリ水溶液を用いて高分子ポ
リマーを除去したのち、トルエンを用いて現像すること
によって露光部のポジ型電子線レジスト２８を除去して
Ａｌ層２７をエッチングするためのマスクパターンを形
成する。
リマーを除去したのち、トルエンを用いて現像すること
によって露光部のポジ型電子線レジスト２８を除去して
Ａｌ層２７をエッチングするためのマスクパターンを形
成する。
【００５２】図３（ｃ）参照 この場合、図３（ｃ）の左の図に示すように、ゲート電
極２４上のポジ型電子線レジスト２８の厚さは、１５０
〜３００ｎｍ、例えば、１５０ｎｍであるので、１０〜
２０ｎｍ程度の減膜を考慮しても１３０〜１４０ｎｍの
厚さのポジ型電子線レジスト１３が残存することにな
り、エッチング工程においてほぼ設計値通りの幅の配線
層を形成することができると共に、未露光部３０下の配
線層自体が異常にエッチングされることがない。
極２４上のポジ型電子線レジスト２８の厚さは、１５０
〜３００ｎｍ、例えば、１５０ｎｍであるので、１０〜
２０ｎｍ程度の減膜を考慮しても１３０〜１４０ｎｍの
厚さのポジ型電子線レジスト１３が残存することにな
り、エッチング工程においてほぼ設計値通りの幅の配線
層を形成することができると共に、未露光部３０下の配
線層自体が異常にエッチングされることがない。
【００５３】また、図３（ｃ）の右の図に示すように、
ｎ型ソース・ドレイン領域２５上のポジ型電子線レジス
ト２８の厚さは４００〜６００ｎｍ程度と解像不良が生
じない程度の厚さまで薄くすることができるので、この
領域においてもほぼ設計値通りの幅の配線層を形成する
ことができ、全体としてほぼ均一な幅の配線層を形成す
ることができる。
ｎ型ソース・ドレイン領域２５上のポジ型電子線レジス
ト２８の厚さは４００〜６００ｎｍ程度と解像不良が生
じない程度の厚さまで薄くすることができるので、この
領域においてもほぼ設計値通りの幅の配線層を形成する
ことができ、全体としてほぼ均一な幅の配線層を形成す
ることができる。
【００５４】したがって、設計ルールが微細化しても、
エッチング不良やエッチング残渣による配線層間の短絡
や、寄生容量による信号遅延が発生することがなく、高
集積度の半導体装置を性能を向上させることができる。
エッチング不良やエッチング残渣による配線層間の短絡
や、寄生容量による信号遅延が発生することがなく、高
集積度の半導体装置を性能を向上させることができる。
【００５５】以上、第１及び第２の実施の形態を説明し
てきたが、本発明は、フォトマスク或いはレチクルの製
造工程、及び、半導体装置の製造工程に限られるのでは
なく、ポジ型電子線レジストを用いた各種のパターニン
グ工程に適用されるものである。
てきたが、本発明は、フォトマスク或いはレチクルの製
造工程、及び、半導体装置の製造工程に限られるのでは
なく、ポジ型電子線レジストを用いた各種のパターニン
グ工程に適用されるものである。
【００５６】また、上記の各実施の形態の説明において
は、ネガ型構造を有するポジ型電子線レジストとしてα
メチルスチレン系レジストを用いているが、この様なα
メチルスチレン系レジストに限られるものではなく、例
えば、ポリメチルメタクリレート−ｃｏ−トリクロロエ
チルアクリレート（ＰＭＭＡ−ｃｏ−ＴＣＥＡ）、ポリ
メチルメタクリレート−ｃｏ−アクリロニトリル（ＰＭ
ＭＡ−ｃｏ−ＡＮ）、或いは、ポリメタクロニトリル−
ｃｏ−メチルαクロロアクリレート（ＰＭＡＮ−ｃｏ−
ＭＣＡ）を用いても良いものである。
は、ネガ型構造を有するポジ型電子線レジストとしてα
メチルスチレン系レジストを用いているが、この様なα
メチルスチレン系レジストに限られるものではなく、例
えば、ポリメチルメタクリレート−ｃｏ−トリクロロエ
チルアクリレート（ＰＭＭＡ−ｃｏ−ＴＣＥＡ）、ポリ
メチルメタクリレート−ｃｏ−アクリロニトリル（ＰＭ
ＭＡ−ｃｏ−ＡＮ）、或いは、ポリメタクロニトリル−
ｃｏ−メチルαクロロアクリレート（ＰＭＡＮ−ｃｏ−
ＭＣＡ）を用いても良いものである。
【００５７】また、上記の各実施の形態の説明において
は、ポジ型電子線レジスト表面に硬化膜を形成するため
に、スルホン化ポリアニリン系アンモニウム塩水溶液を
用いているが、この様なスルホン化ポリアニリン系アン
モニウム塩水溶液に限られるものではなく、スルホン基
を有するアンモニウム塩で、熱架橋により高分子ポリマ
ーを形成するものであれば何でも良いものである。
は、ポジ型電子線レジスト表面に硬化膜を形成するため
に、スルホン化ポリアニリン系アンモニウム塩水溶液を
用いているが、この様なスルホン化ポリアニリン系アン
モニウム塩水溶液に限られるものではなく、スルホン基
を有するアンモニウム塩で、熱架橋により高分子ポリマ
ーを形成するものであれば何でも良いものである。
【００５８】
【発明の効果】本発明によれば、ポジ型電子線レジスト
の露光後に、その表面に架橋による硬化膜を形成して現
像工程における現像減膜を少なくすることによって、ポ
ジ型電子線レジストの膜厚をエッチング耐性を保つこと
のできる限界膜厚まで薄くすることができるので、欠陥
を発生させることなく高解像度のパターン形成を行うこ
とができ、半導体装置等の微細化に寄与するところが大
きい。
の露光後に、その表面に架橋による硬化膜を形成して現
像工程における現像減膜を少なくすることによって、ポ
ジ型電子線レジストの膜厚をエッチング耐性を保つこと
のできる限界膜厚まで薄くすることができるので、欠陥
を発生させることなく高解像度のパターン形成を行うこ
とができ、半導体装置等の微細化に寄与するところが大
きい。
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の説明図である。
【図３】本発明の第２の実施の形態の説明図である。
【図４】従来のパターン形成方法の説明図である。
【図５】従来のパターン形成方法の問題点の説明図であ
る。
る。
【図６】従来の配線層のパターニング工程の問題点の説
明図である。
明図である。
１ 基体 ２ ポジ型電子線レジスト ３ 電子線 ４ 未露光部 ５ 露光部 ６ 硬化膜 ７ 高分子ポリマー １１ 石英ガラス基板 １２ 遮光膜 １３ ポジ型電子線レジスト １４ 電子線 １５ 未露光部 １６ 露光部 １７ 硬化膜 １８ 高分子ポリマー １９ 遮光膜パターン ２１ ｐ型シリコン基板 ２２ 選択酸化膜 ２３ ゲート酸化膜 ２４ ゲート電極 ２５ ｎ型ソース・ドレイン領域 ２６ 層間絶縁膜 ２７ Ａｌ層 ２８ ポジ型電子線レジスト ２９ 硬化膜 ３０ 未露光部 ３１ 石英ガラス基板 ３２ 遮光膜 ３３ ポジ型電子線レジスト ３４ 電子線 ３５ 未露光部 ３６ 露光部 ３９ 遮光膜パターン ４０ 開口部 ４１ 開口部 ４２ 光透過部 ４３ 光透過部 ５１ ｐ型シリコン基板 ５２ 選択酸化膜 ５３ ゲート酸化膜 ５４ ゲート電極 ５５ ｎ型ソース・ドレイン領域 ５６ 層間絶縁膜 ５７ Ａｌ層 ５８ ポジ型電子線レジスト ６０ 露光部 ６１ 未露光部 ６２ 開口部 ６３ 開口部
Claims (6)
- 【請求項１】 パターンを形成する基体上にポジ型電子
線レジストを塗布し、前記ポジ型電子線レジストを電子
線で露光したのち、現像によって形成した前記ポジ型電
子線レジストのパターンにより前記基体をエッチングす
るパターン形成方法において、前記ポジ型電子線レジス
トとしてネガ型の構造を併せ持つレジストを用いるとと
もに、前記塗布したポジ型電子線レジストの一番薄い部
分の厚さを１５０〜３００ｎｍにすることを特徴とする
パターン形成方法。 - 【請求項２】 上記ポジ型電子線レジストとして、下記
の一般式、 【化１】 で表されるαメチルスチレン系レジストを用いたことを
特徴とする請求項１記載のパターン形成方法。 - 【請求項３】 上記ポジ型電子線レジストを電子線で露
光したのち、前記ポジ型電子線レジスト上にスルホン基
を有する高分子ポリマーの溶液を塗布し、熱処理を行う
ことにより前記ポジ型電子線レジストの表面に硬化膜を
形成したことを特徴とする請求項１または２に記載のパ
ターン形成方法。 - 【請求項４】 上記スルホン基を有する高分子ポリマー
の溶液が、下記の一般式、 【化２】 で表されるスルホン化ポリアニリン系のアンモニウム塩
と、塗布溶媒とからなる溶液であることを特徴とする請
求項３記載のパターン形成方法。 - 【請求項５】 上記パターンを形成する基体が、表面に
遮光膜を設けたフォトマスクまたはレチクルを構成する
透明絶縁基板であることを特徴とする請求項１乃至４の
いずれか１項に記載のパターン形成方法。 - 【請求項６】 上記パターンを形成する基体が、表面に
絶縁層及び導電層からなる凹凸構造を有する半導体基板
であることを特徴とする請求項１乃至４のいずれか１項
に記載のパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9026403A JPH10221851A (ja) | 1997-02-10 | 1997-02-10 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9026403A JPH10221851A (ja) | 1997-02-10 | 1997-02-10 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10221851A true JPH10221851A (ja) | 1998-08-21 |
Family
ID=12192598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9026403A Pending JPH10221851A (ja) | 1997-02-10 | 1997-02-10 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10221851A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569578B2 (en) | 2000-03-03 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Method for forming photo-mask |
| JP2006284894A (ja) * | 2005-03-31 | 2006-10-19 | Cmk Corp | 画像処理装置、基板配線露光システム及び基板配線形成システム |
-
1997
- 1997-02-10 JP JP9026403A patent/JPH10221851A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569578B2 (en) | 2000-03-03 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Method for forming photo-mask |
| JP2006284894A (ja) * | 2005-03-31 | 2006-10-19 | Cmk Corp | 画像処理装置、基板配線露光システム及び基板配線形成システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
| JP2003297850A (ja) | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 | |
| JP4556757B2 (ja) | 半導体装置の製造方法 | |
| JP2002151381A (ja) | パターン形成方法 | |
| JPH10221851A (ja) | パターン形成方法 | |
| JPH0458167B2 (ja) | ||
| KR100437621B1 (ko) | 반도체소자의제조방법 | |
| JP3421268B2 (ja) | パターン形成法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| KR101096208B1 (ko) | 반도체 소자의 소자 분리용 패턴 형성 방법 | |
| JPH05283358A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP4425720B2 (ja) | パターン形成方法 | |
| KR0156106B1 (ko) | 금속배선 공정에서의 패턴 형성방법 | |
| KR0138066B1 (ko) | 위상반전마스크 제작 방법 | |
| KR0179339B1 (ko) | 감광막패턴 형성방법 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| US20040157168A1 (en) | Method of improving pattern profile of thin photoresist layer | |
| KR0137610B1 (ko) | 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법 | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| KR20040057634A (ko) | 정렬 버니어 형성 방법 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| JP3243904B2 (ja) | レジストパターンの形成方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JP2000315646A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |